DE10250192A1

DE10250192A1 - Integrierte Halbleiterschaltungs-Vorrichtung mit einer externes Einstellen eines internen Versorgungspotentials erlaubenden internen Potential-Erzeugerschaltung

Info

Publication number: DE10250192A1
Application number: DE10250192A
Authority: DE
Inventors: Tsukasa Ooishi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-12-19
Filing date: 2002-10-28
Publication date: 2003-07-10
Also published as: JP2003187598A; US6795355B2; KR20030051208A; KR100469835B1; TW569217B; US20030112676A1; CN1430227A; JP4278325B2; CN1258770C

Abstract

Eine integrierte Halbleiterschaltungs-Vorrichtung (1000) beinhaltet eine Vielzahl von internen Schaltkreisen (100.1-100.4), interne Potential-Erzeugerschaltungen (200.1-200.4) zum Umwandeln eines Pegels eines externen Versorgungspotentials um ein internes Versorgungspotential auf einem Pegel, der einem Pegel-Einstellsignal entspricht, zu liefern, einen Steuerabschnitt (20) zum sukzessiven Anlegen der Vielzahl von Pegel-Einstellsignalen an jede der internen Potential-Erzeugerschaltungen und Mess-Schaltungen (300.1-300.4) zum Vergleichen jedes internen Potentials mit einem Referenzpotential und zum Festhalten von Information, die die Ergebnisses des Vergleichs darstellt. Während eines Testzeitraums vergleicht eine Vergleich-Schaltung (235) in der internen Potential-Erzeugerschaltung einen Pegel, der dem Pegel-Einstellsignal entspricht, mit einem Vergleich-Referenzpotential.

Description

Beschreibung
[0001] Die vorliegende Erfindung bezieht sich auf eine integrierte Halbleiterschaltungs-"V"orrichtung und vor allem auf eine mit einer internen Potential-Erzeugerschaltung ausgestattete Halbleiterschaltungs-"V"orrichtung, die externes Einstellen eines internen Versorgungspotentials erlaubt.
[0002] Eine herkömmliche integrierte Halbleiterschaltungs-"V"orrichtung ist mit einer internen Versorgungspotential-Erzeugerschaltung versehen zum Herstellen eines internen Versorgungspotentials, das niedriger oder höher als ein externes Versorgungspotential ist, und um es an interne Schaltkreise anzulegen. Da das Ausgangspotential der internen Versorgungspotential-Erzeugerschaltung aufgrund von Abweichungen des Herstellungsprozesses und anderem variiert, ist die Vorrichtung im allgemeinen derart eingerichtet, dass externes Einstellen des Ausgangspotentials der internen Versorgungspotential-Erzeugerschaltung möglich ist. [0003] Gemäß dem Stand der Technik wird jedoch das Ausgangspotential der internen Versorgungspotentia"l"-Er"z"eugerschaltung eingestellt, während es durch einen externen Tester überwacht wird. Daher ist das Einstellen nicht leicht.
[0004] In den letzten Jahren, kann ein "Sys"te"m"-"L"SI-Element oder ähnliches mit internen Versorgungspotential-Er"z"eugerschaltungen für die Bereitstellung von unterschiedlichen Versorgungspotentialen an interne Schaltkreise, die jeweils verschiedene Funktionen haben, ausgestattet sein. Bei diesem Aufbau ist es notwendig, die Ausgangspotential-"P"egel der Vielzahl an internen Versorgungspotential-"E"rzeuger-Schaltungen einzustellen, während diese Ausgangspotential-Pegel durch einen Tester überwacht werden. Dies erhöht die Schwierigkeit beim Einstellen.
[0005] Die Ergebnisse einer solchen Einstellung der internen Versorgungspotential-Erzeugerschaltung müssen schließlich auf eine nichtflüchtige Art innerhalb der integrierten Halbleiterschaltungs-"V"orrichtung gespeichert werden. Die Verarbeitung für solch einen Speicher wird im folgenden als "Programmierungs-Verarbeitung" bezeichnet. Solch Programmieren wird gemäß dem Stand der Technik im allgemeinen durch Durchbrennen von Sicherungselementen ausgeführt. Jedoch werden zum Programmieren eines Ausgangspotential-Pegels jeder von einer Vielzahl von internen Versorgungspotential-Erzeugerschaltungen viele Sicherungselemente benötigt, was in Hinsicht auf die Schaltkreisfläche nachteilig ist.
[0006] Folglich wird es gewünscht, dass das Element zum Programmieren der Ausgangspotential-Pegel nichtflüchtiges Programmieren von Daten erlaubt.
[0007] Aufmerksamkeit wurde auf eine MRAM (engl. Magnetic Random Access Memory = magnetischer Direktzugriffsspeiche"r"-Vorrichtung als Speichervorrichtung gerichtet, die nichtflüchtig Daten mit niedrigem Leistungsbedarf speichern kann. Die MRAM-"V"orrichtung ist eine Speichervorrichtung, bei der eine Vielzahl von magnetischen Dünnschichtelementen in einer integrierten Halbleiterschaltung zum nichtflüchtigen Speichern von Daten ausgebildet ist und ein direkter Zugriff auf jedes magnetische Dünnschichtelement möglich ist.
[0008] Vor allem in den letzten Jahren wurde angekündigt, dass die Leistungsfähigkeit des MRAM-E"l"ements dramatisch durch die Verwendung der magnetischen Dünnschichtelemente verbessert werden kann, die MTJs (engl. Magnetic Tunnel Junctions = magnetische Tunnelübergänge) als Speicherzellen verwenden. Das MRAM-E"l"ement mit Speicherzellen, die die magnetischen Tunnelübergänge haben, wurde in technischen Veröffentlichungen, wie z. B. "A 10ns Read and Write Non-"V"olatile Memory Array Using a Magnetic Tunnel Junction Elements", ISS"C" Digest of Technical Papers, TA7.2, 08. Februar 2000 und "Nonvolatile RAM based on Magnetic Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7.3, 08. Februar 2000, offenbart.
[0009] Fig. 32 zeigt schematisch den Aufbau einer Speicherzelle, die einen magnetischen Tunnelübergang besitzt und im folgenden einfach mit "MTJ-Speicherze"ll"e" bezeichnet wird.
[0010] Nach Fig. 32 beinhaltet eine MTJ-Speicherzelle ein magnetoresistives Tunnelelement TMR, das einen elektrischen Widerstand besitzt, der gemäß des Pegels eines Speicherdatenwertes variabel ist, und einen Zugriffstransistor ATR zum Ausbilden eines Pfades eines Auslesestroms Is, der bei einem Datenauslese-"V"organg durch das magnetoresistive Tunnlelelement geht. Der Zugriffstransistor ATR ist z. B. aus einem Feldeffekttransistor ausgebildet und ist zwischen das magnetoresistive Tunnelelement TMR und eine feste Spannung (Massepotential Vss) geschaltet.
[0011] Für die MTJ-Speicherzelle beinhaltet der Aufbau eine "Sc"hreib-"W"ort-Leitung WWL zum Anweisen des Datenschreibens, eine Lese-"W"ort-Leitung RWL zum Ausführen des Datenlesens und eine Bitleitung BL, die eine Datenleitung zum Übermitteln eines elektrischen Signals gemäß eines Datenpegels des Speicherdatenwertes ist.
[0012] Fig. 33 zeigt schematisch einen Vorgang des Auslesens von Daten aus der MTJ-Speicherzelle.
[0013] Nach Fig. 33 besitzt das magnetoresistive Tunnelelement TMR eine ferromagnetische Schicht, die eine einheitliche Magnetisierungsrichtung aufweist und im folgenden einfach als "feste magnetische Schicht" bezeichnet wird, und eine ferromagnetische Schicht VL, die in einer von einem extern angelegten Magnetfeld abhängigen Richtung ausgerichtet ist und im folgenden einfach als "freie magnetische Schicht" bezeichnet wird. Eine aus einer Isolierschicht ausgebildete Tunnelbarriere TB ist zwischen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL angeordnet. Die freie magnetische Schicht VL ist gemäß dem Datenpegel eines Speicherdatenwerts in die gleiche Richtung magnetisiert wie die feste magnetische Schicht FL oder in eine unterschiedliche Richtung.
[0014] Bei dem Datenauslese-"V"organg wird der Zugriffstransistor ATR als Antwort auf die Aktivierung der Lese-Wort-Leitung RWL eingeschaltet. Dadurch kann der Auslesestrom Is durch einen von der Bitleitung BL, dem "m"agnetoresistiven Tunnelelement TMR, den Zugriffstransistor ATR und dem Massepotential Vss gebildeten Strompfad fließen.
[0015] Das magnetoresistive Tunnelelement TMR hat einen elektrischen Widerstand, der variabel von der Korrelation der Magnetisierungsrichtung zwischen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL abhängt. Insbesondere, wenn die Magnetisierungsrichtung der festen magnetischen Schicht FL und die auf die freie magnetische Schicht VL geschriebene Magnetisierung parallel zueinander sind, ist der elektrische Widerstand des magnetoresistiven Tunnelelements TMR geringer als wenn diese Schichten FL und VL jeweils in entgegengesetzte Richtungen magnetisiert sind.
[0016] Wie oben beschrieben hat das magnetoresistive Tunnelelement TMR einen elektrischen Widerstand, der variabel von der Magnetisierungsrichtung abhängt. Daher kann das Datenspeichern durch die Festlegung einer Beziehung zwischen den zwei Magnetisierungsrichtungen der freien magnetischen Schicht VL in dem magnetoresistiven Tunnelelement TMR und den Pegeln ("1" und "0") der gespeicherten Daten ausgeführt werden.
[0017] Änderungen der Spannung, die in dem magnetoresistiven Tunnelelement TMR durch den Auslesestrom Is
verursacht werden, hängen von der Magnetisierungsrichtung der freien magnetischen Schicht, d. h. dem Speicherdaten-Pegel, a"b". Wenn z.B. der Auslesestrom Is nach dem vorherigen Aufladen der Bitleitung BL auf eine vorher festgelegte Spannung durch das magnetoresistive Tunnelelement TMR geleitet wird, kann der Speicherdatenwert der MTJ-Speicherzelle durch das Erfassen der Spannung auf der Bitleitung BL ausgelesen werden.
[0018] Fig. 34 zeigt schematisch einen Vorgang des Schreibens von Daten in die MTJ-Speicherze"ll"e.
[0019] Nach Fig. 34 ist bei dem Daten-Schreibvorgang die Lesewort-"L"eitung RWL inaktiv und der Zugriffstransistor ATR ausgeschaltet. In diesem Zustand werden die Daten-Schreibströme zum Magnetisieren der freien magnetischen Schicht VL in die vom Pegel des Schreibdatenwertes abhängige Richtung in die Schreib-Wort-Leitung WWL bzw. Bitleitung BL eingespeist. Die Magnetisierungsrichtung der freien magnetischen Schicht VL hängt von den jeweiligen Daten-Schreibströmen, die durch die Schreib-Wort-Leitung WWL und die Bitleitung BL fließen, ab. [0020] Fig. 35 zeigt schematisch den Zusammenhang zwischen der Richtung des Daten-Schreibstroms und der Magnetisierungsrichtung bei dem Daten-Schreibvorgang. [0021] Nach Fig. 35 gibt eine Abszisse Hx die Richtung eines Datenschreibmagnetfeldes H(BL) an, das durch den durch die Bitleitung BL fließenden Daten-Schreibstrom erzeugt wird. Eine Ordinate Hy zeigt die Richtung eines Datenschreibmagnetfeldes H(WWL) an, das durch den durch die Schreib-Wort-Leitung WWL fließenden Daten-Schreibstrom erzeugt wird. [0022] Die Magnetisierungsrichtung der freien magnetischen Schicht VL kann erst wieder beschrieben werden, wenn die Summe der angelegten Magnetfelder H(BL) und H(WWL) in einen Bereich außerhalb einer in Fig. 35 gezeigten Asteroid-"K"ennlinie fällt. [0023] Daher ändert sich die Magnetisierungsrichtung der freien magnetischen Schicht VL nicht, wenn die daran angelegten Datenschreibmagnetfelder Intensitäten besitzen, die dem Bereich innerhalb der Asteroid-"K"ennlinie entsprechen. Zum Aktualisieren des Speicherdatenwertes der MTJ-Speicherzelle, müssen Ströme eines vorher festgelegten Pegels oder höher jeweils durch sowohl die Schreib-Wort-Leitung WWL als auch die Bitleitung BL, geleitet werden. Die Magnetisierungsrichtung, die einmal in das magnetoresistive Tunnelelement TMR geschrieben wurde, und somit der Speicherdatenwert der MTJ-Speicherzelle wird nichtflüchtig festgehalten bis das nächste Datenschreiben ausgeführt wird.
[0024] Bei dem Daten-Lesevorgang fließt der Auslesestrom Is durch die Bitleitung BL. Jedoch ist der Auslesestrom im allgemeinen um ein oder zwei Größenordnungen kleiner als der schon beschriebene Daten-Schreibstrom. Daher ist es unwahrscheinlich, dass der Auslesestrom Is fälschlicherweise den Speicherdatenwert der MTJ-Speicherzelle bei einem Daten-Lesevorgang überschreibt.
[0025] Die zuvor beschriebenen Schriften haben Technologien für die Integration solcher MTJ-Speicherze"ll"en auf einem Halbleiter-Substrat für ein Direktzugriffsspeicher (MRAM)-Ele"m"ent offenbart.
[0026] Jedoch wurde keine ausreichende Studie geeigneter Schaltkreis-Strukturen für das Ausführen der vorhergehenden "Programmierungs-"V"erarbeitung" mit solch ""m"agnetoresistiven Tunnelelementen TMRs", und da ist das Problem, dass die für die "Programmierungs-"V"erarbeitung" benötigte Schaltkreis-Struktur nicht genügend geklärt ist. [0027] Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltungs-"V"orrichtung bereitzustellen, die einfaches Einstellen von internen Versorgungspotentialen, die von einer Vielzahl von internen Versorgungspotential-Erzeugerschaltungen erzeugt werden, erlaubt.
[0028] Weiterhin soll eine integrierte Halbleiterschaltungs-"V"orrichtung bereitgestellt werden, die elektrisch und nichtflüchtig Ergebnisse des Einstellens von internen Versorgungspotentialen, die von einer Vielzahl an internen Versorgungspotential-Erzeugerschaltungen erzeugt werden, aufzeichnen.
[0029] Die Aufgabe wird gelöst durch eine integrierte Halbleiterschaltungs-"V"orrichtung nach Anspruch "1".
[0030] Zusammengefasst sieht die Erfindung eine integrierte Halbleiterschaltungs-"V"orrichtung mit zumindest einem internen Schaltkreis, einer internen Versorgungspotential-Erzeugerschaltung; einer Test-Steuerschaltung, einer Messschaltung und einer Übertragungsschaltung vor.
[0031] Der interne Schaltkreis führt vorher festgelegte Verarbeitung auf der Grundlage von wenigstens extern angelegten Daten in bezug auf die integrierte Halbleiterschaltungs-"V"orrichtung oder gegenseitig übertragenen Daten durch. Die interne Versorgungspotential-Erzeugerschaltung wird entsprechend für den internen Schaltkreis vorgesehen zum Empfangen eines Pegel-Einstellsignals mit Information, die den Pegel eines internen Potentials darstellt, und zur Erzeugung eines internen Potentials auf einem Pegel, der dem Pegel-Einstellsignal entspricht. Die interne Potential-Erzeugerschaltung beinhaltet eine Vergleichsschaltung zum Vergleichen eines Vergleichs-Referenz-Potentials mit einem Pegel, der dem Pegel-Einstellsignal in einem Testbetrieb entspricht. Die Test-Steuerschaltung steuert die Test-Verarbeitung des Pegels eines Ausgangspotentials der internen Potential-Erzeugerschaltung und arbeitet im Testbetrieb derart, dass sie nacheinander die Vielzahl von Pegel-Einstellsignalen an die interne Potential-Erzeugerschaltung anlegt. Die Messschaltung führt zum Erfassen eines Einstellwertes, der bei dem Pegel-"E"instellsignal benötigt wird, auf der Grundlage von Ergebnissen des Vergleichs durch die Vergleich-Schaltung zwischen den Pegeln, die der Vielzahl von Pegel-Einstellsignalen entsprechen, und dem Vergleichs-Referenzpotential eine Messung im Testbetrieb durch. Die "Ü"bertragungs-Schaltung überträgt Ergebnisse der Messung der Messschaltung an die Test-Steuerschaltung.
[0032] Die Aufgabe wird auch gelöst durch eine integrierte Halbleiterschaltungs-"V"orrichtung nach Anspruch 10. [0033] Die integrierte Halbleiterschaltungs-"V"orrichtung beinhaltet eine Programm-"Sc"haltung zum Festhalten von Information, die sich auf die integrierte Halbleiterschaltungs-Vorrichtung bezieht. Die Programm-Schaltung beinhaltet eine Haltekreis-Schaltung zum Empfangen eines Versorgungspotentials über erste und zweite Spannungsversorgungs-"K"noten. Die Haltekreis-Schaltung wird als Antwort auf das Einschalten der Haltekreis-Schaltung aktiviert. Die Programm-Schaltung beinhaltet weiter erste und zweite magnetoresistive Tunnelelemente, die zwischen den ersten bzw. zweiten Versorgungsspannungs-"K"noten und die Haltekreis-Schaltung angeordnet sind.
[0034] Die Aufgabe wird auch gelöst durch eine integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach Anspruch 13. [0035] Die integrierte Halbleiterschaltungs-"V"orrichtung beinhaltet wenigstens einen internen Schaltkreis, eine interne Potential-Erzeugerschaltung, eine Test-Steuerschaltung, eine Messschaltung und eine Übertragungs-Schaltung. [0036] Der interne Schaltkreis führt vorher festgelegte Verarbeitung auf der Grundlage von zumindest extern angelegten Daten in bezug auf die integrierte Halbleiterschaltungs-"V"orrichtung oder gegenseitig übertragenen Daten durch. Die interne Potential-Erzeugerschaltung ist dem in-
ternen Schaltkreis entsprechend zum Empfangen eines Pegel-Einstellsignals mit Information, die den Pegel eines internen Potential darstellt, und zum Erzeugen eines interne Potentials auf einem Pegel, der dem Pegel-Einstellsignal entspricht, vorgesehen.
[0037] Die interne Potential-Erzeugerschaltung beinhaltet eine Vergleichsschaltung und eine Potential-Steuerschaltung. Die Vergleichsschaltung arbeitet im normalen Betrieb derart, dass sie das von der internen Potential-Erzeugerschaltung erzeugte interne Potential mit dem Pegel, der dem Pegel-Einstellsignal entspricht, vergleicht, und arbeitet im Testbetrieb derart, dass sie den Vergleich zwischen dem Pegel, der dem Pegel-"E"instellsignal entspricht, und dem internen Potential anhält und ein Vergleichs-Referenzpotential mit dem Pegel, der dem Pegel-Einstellsignal entspricht, vergleicht. Die Potential-Steuerschaltung stellt den Pegel des internen Potentials gemäß dem Ausgang der Vergleichsschaltung ein.
[0038] Die Test-Steuerschaltung steuert die Test-"V"erarbeitung des Pegels des Ausgangspotentials der internen Potentia"l"-Erzeugerscha"l"tung und arbeitet im Testbetrieb derart, dass sie nacheinander die Vielzahl der Pegel-"E"instellsignale an die interne Potential-Erzeugerschaltung anlegt, um nacheinander die Vielzahl von internen Potentialen mit jeweils unterschiedlichen Pegeln zu erzeugen. Die Messschaltung führt im Testbetrieb eine Messung zur Erfassung eines Einstellwertes, der für das Pegel-Einstellsignal benötigt wird, auf der Grundlage von Ergebnissen des Vergleichs durch die Vergleichsschaltung zwischen den jeweiligen von den internen Potential-Erzeugerschaltungen erzeugten internen Potentialen und dem Vergleichs-Referenzpotential durch. Die Übertragungsschaltung überträgt Ergebnisse der Messung der Messschaltung an die Test-Steuerschaltung.
[0039] Folglich hat die Erfindung folgenden Vorteil. Bei dem Aufbau, der die den jeweiligen internen Potentialen entsprechenden internen Potential-Erzeugungsschaltungen hat kann das Pegel-Einstellsignal zum Erzeugen des dem Referenzpotential entsprechenden internen Potentials auf der Grundlage des Ausgangssignals der Messschaltung leicht erfasst werden. Daher kann das interne Potential auf der Grundlage der Ergebnisse der Erfassung leicht eingestellt werden. Weiter ist es möglich Zeit einzusparen, die für das Erfassungs-"V"erarbeitung des Pegel-Einstellsignals benötigt wird.
[0040] Weiter hat die Erfindung den Vorteil, dass der Wert des erfassten Pegel-Einstellsignals mit einem magnetoresistiven Element programmiert werden kann.
[0041] Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
[0042] Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
[0043] Von den Figuren zeigen:
[0044] Fig. 1 ein "s"chematisches Blockschaltbild, das den Schaltungsaufbau einer integrierten Halbleiterschaltungs-Vorrichtung 1000 einer ersten Ausführungsform der Erfindung zeigt;
[0045] Fig. 2 ein schematisches Blockschaltbild, das als Ausschnitt den Aufbau eines Steuerabschnitts 20 und eines Daten-Ein-Ausgabe-"A"bschnitts 30 aus Fig. 1 zeigt; [0046] Fig. 3 einen Schaltplan, der den Aufbau eines Referenzspannungs-Erzeugerabschnittes 44 aus Fig. 2 zeigt; [0047] Fig. 4 ein schematisches Blockschaltbild, das den Aufbau einer internen Versorgungspotential-Erzeugerschaltung 200.1 aus Fig. 1 zeigt; [0048] Fig. 5 ein schematisches Blockschaltbild, das den Aufbau einer Messschaltung 300.1 aus Fig. 1 zeigt;
[0049] Fig. 6 beispielhaft die Signale P0-P3, die Einstellinformation darstellen, und einen relativen Wert VRI' eines internen Referenz-Potentials VRI und eines Ausgangssignals der Vergleichsschaltung 310;
[0050] Fig. 7 schematisch das durch eine Erfassungsschaltung 320 ausgeführte Verarbeiten, wenn die Signale P0-P3 sich wie in Fig. 6 gezeigt verändern;
[0051] Fig. 8 eine Zeitablaufdarstellung, die einen Selbsttest-Betrieb der integrierten Halbleiterschaltungs-"V"orrichtung 1000 darstellt;
[0052] Fig. 9 ein schematisches Blockschaltbild, das den Aufbau einer internen Versorgungspotential-"E"rzeugerschaltung 200.1 und einer Messschaltung 302.1 einer zweiten Ausführungsform der Erfindung zeigt;
[0053] Fig. 10 ein Schaltplan, der den detaillierten Aufbau einer Treiberschaltung 204 und eines Vergleichers 310 zeigt; [0054] Fig. 11 ein schematisches Blockschaltbild, das eine Situation zeigt, bei der die interne Versorgungspotential-Erzeugerschaltung 200.1 ein internes Versorgungspotential erzeugt, das größer ist als ein externes Versorgungspotential ext. Vcc;
[0055] Fig. 12 ein schematisches Blockschaltbild, das als Ausschnitt den Aufbau der internen Versorgungspotential-Erzeugerschaltung 200.1 und der Messschaltung 300.1 zeigt;
[0056] Fig. 13 einen Schaltplan, der Verbindungszustände von Schaltgliedern SW20-SW32 in dem in Fig. 12 gezeigten Aufbau während des normalen Betriebs darstellt;
[0057] Fig. 14 einen Schaltplan, der "Sc"haltungszustände von Schaltgliedern SW20-SW32 in dem in Fig. 12 gezeigten Aufbau während einer inneren Selbsttest-Betriebsart darstellt;
[0058] Fig. 15 in Form eines Beispiels ein in dem Programmabschnitt 46 aus Fig. 2 angeordnetes Programm-Element;
[0059] Fig. 16 schematisch den Betrieb während des Programmierens in einem Programmierungs-Element PGE und nach dem Anschalten des Betriebszustandes;
[0060] Fig. 17 schematisch einen Zustand des Programmierungs-Elements PGE, bevor ein Signal PORl nach dem Einschalten ansteigt;
[0061] Fig. 18 schematisch einen Zustand des Programmierungs-Elements PGE, bevor ein Signal P"O"R2 nach dem Ansteigen des Signals PORl ansteigt;
[0062] Fig. 19 schematisch einen Zustand des Programmierungs-Elements PGE, nachdem die Signale PORl und P"O"R2 ansteigen;
[0063] Fig. 20 eine Zeitablaufdarstellung, die einen Lese-Betrieb für das Programmierungs-Element PGE aus Fig. 15 zeigt;
[0064] Fig. 21 einen Schaltplan, der den Aufbau eines Programmierungs-Elements PGE aus Fig. 15 zeigt;
[0065] Fig. 22 schematisch Zustände von verschiedenen Elementen während des Programmierens des in Fig. 21 gezeigten Programmier-"E"lements PGE';
[0066] Fig. 23 schematisch einen Zustand des in Fig. 21 gezeigten Programmierungs-Elements PGE' unmittelbar nach dem Einschalten;
[0067] Fig. 24 einen Zustand, in dem das Einscha"l"t-Reset-Signal PORl im Programmierungs-Element PGE' nach dem Einschalten den Pegel "H" erreicht;
[0068] Fig. 25 schematisch einen Zustand, in dem das Datenauslesen in dem in Fig. 21 gezeigten Programmierungs-Element PGE' ausgeführt wird;
[0069] Fig. 26 ein Zeitablaufdarstellung, die das Auslesen des in Fig. 22-25 gezeigten Programmierungs-Elements PGE' zeigt;
[0070] Fig. 27 ein schematisches Blockschaltbild, das den Aufbau einer Speicherschaltung 100.1 zeigt;
[0071] Fig. 28 ein "s"chematisches Blockschaltbild, das vor allem eine Vergleichsschaltung 135 zum Ziehen eines Vergleichs zwischen einer vorprogrammierten fehlerhaften Zeilenadresse und einer angelegten internen Eingangs-Zeilenadresse zeigt; [0072] Fig. 29 einen Schaltplan, der den Aufbau einer in Fig. 28 gezeigten Programmierungs-Schaltung PRGO darstellt;
[0073] Fig. 30 eine Zeitablaufdarstellung, die den Betrieb der in Fig. 28 gezeigten Vergleichsschaltung 135 wiedergibt;
[0074] Fig. "3""1" eine zweite Zeitablaufsdarstellung, die den Betrieb der in Fig. 28 gezeigten Vergleichsschaltung 135 wiedergibt;
[0075] Fig. 32 schematisch einen Aufbau einer Speicherzelle, die einen magnetischen Tunnelübergang besitzt;
[0076] Fig. 33 schematisch einen Vorgang des Datenauslesens aus einer MTJ-Speicherze"ll"e;
[0077] Fig. 34 schematisch einen Vorgang des Datenschreibens in eine MTJ-Speicherzelle; und [0078] Fig. 35 schematisch einen Zusammenhang zwischen der Richtung eines Daten-Schreibstroms und der Magnetisierungsrichtung bei einem Datenschreib-"V"organg;
[0079] Es werden nun die Ausführungsformen der Erfindung mit Bezug auf die Zeichnungen beschrieben. [0080] Fig. 1 ist ein schematisches Blockschaltbild, das den Schaltungsaufbau einer integrierten Halbleiterschaltungs-"V"orrichtung 1000 einer ersten Ausführungsform der Erfindung zeigt.
[0081] Nach Fig. 1 beinhaltet die integrierte Halbleiterschaltungs-"V"orrichtung 1000: eine Steuersignal-Eingangsanschlussgruppe 10 für den externen Empfang von Steuersignalen; eine Daten-Ein-/Ausgabe-Anschlussgruppe 12 zum externen Senden und Empfangen von Daten; einen Spannungsversorgungsanschluss 14 zum externen Empfangen eines externen Versorgungspotentials Vcc; einen Massepotentialanschluss 16 zum externen Empfangen eines Massepotentials Vss; einen Steuerabschnitt 20 zum Steuern eines Vorgangs der integrierten Halbleiterschaltungs-"V"orrichtung 1000 auf der Grundlage eines von der externen Steuersigna"l"-Eingangsansch"l"ussgruppe 10 gesendeten Signals; einen Daten-Ein-/Ausgabe-Abschnitt 30 zum externen Senden und Empfangen von Daten über die Daten-Ein-/Ausgabe-Ansch"l"ussgruppe 12; interne Schaltkreise 100.1-100.4, die durch den Steuerabschnitt 20 derart gesteuert werden, dass sie Datenübertragung vom und zum Daten-Ein-/Ausgabe-"A"bschnitt 30, sowie Datenübertragung untereinander ausführen, und dass sie vorher festgelegte Datenverarbeitung ausführen; eine Spannungsversorgungs-Verbindung V"C""L" für das Übertr"a"gen eines externen Versorgungspotentials ext. Vcc von dem Spannungsversorgungsanschluss 14 zu den internen Schaltkreisen 100.1-100.4 und eine Massepotential-"V"erbindung VSL für das Übertragen des Massepotentials Vss von dem Massepotentialanschluss 16 zu den internen Schaltkreisen 100.1-100.4. Obwohl Fig. 1 die vier internen Schaltkreise zum Zwecke der Veranschaulichung darstellt, können die internen Schaltkreise mehr oder weniger als vier sein.
[0082] Die integrierte Halbleiterschaltungs-"V"orrichtung 1000 beinhaltet weiter interne Versorgungspotential-"E"rzeugerschaltungen 200.1-200.4, die zwischen die internen Schaltkreise 100.1-100.4 und die Spannungsversorgungs-Verbindung V"C"L zum Anheben oder Erniedrigen des externen Versorgungs-Potentials ext. Vcc derart angeordnet sind, dass die angehobenen oder erniedrigten Spannungen in die internen Schaltkreise 100.1-100.4 dementsprechend eingespeist werden, interne Spannungsversorgungs-Leitungen LV1-LV4 zum Übertragen der internen Versorgungspotentiale, die von den internen Versorgungspotential-Erzeugerschaltungen 200.1-200.4 geliefert werden, an die entsprechenden internen Schaltungen 100.1-100.4 und Messschaltungen 300.1-30"B".4, die entsprechend den internen Schaltkreisen 100.1-100.4 zum Empfangen von vom Steuerabschnitt 20 gelieferten Messungs-Referenzpotentialen VMR1-VMR4, zum Messen der Potentialpegel der internen Spannungsversorgungs-Leitungen LV1-LV4 in den entsprechenden internen Schaltungen und zum Ausgeben der jeweiligen Messresultate vorgesehen sind. Jeder der von den internen Versorgungspotential-Erzeugerschaltungen
200.1-200.4 erzeugten Potential-Pegel kann verschieden von allen anderen oder gleich einem, mehreren oder allen anderen sein.
[0083] Der Steuerabschnitt 20 gibt ein internes Steuersignal int Cmd an die internen Schaltkreise 100.1-100.4 zum Steuern der Schaltvorgänge der jeweiligen internen Schaltkreise 100.1-100.4.
[0084] Die integrierte Halbleiterschaltungs-"V"orrichtung 1000 hat weiter einen Abtastpfad SCP zum aufeinanderfolgend und seriellen Übertragen von Testsignalen von dem Steuerabschnitt 20, die an die entsprechenden internen Schaltkreise 100.1-100.4 angelegt werden sollen, zum Empfangen von als Folge der Test-Schaltvorgänge von internen Schaltkreisen 100.1-100.4 erzeugten Signalen, sowie von untereinander zwischen den internen Schaltkreisen 100.1-100.4 zu übertragenden Daten, und zum seriellen Übertragen der empfangenen Signale und Daten an den Steuerabschnitt 20. Der Abtastpfad SCP ist mit Schieberegistern SR1-SR8 zum Übertragen der an die internen Schaltkreise 100.1-100.4 anzulegenden Daten, zum Empfangen der Ausgangsdaten von den internen Schaltkreisen 100.1-100.4 und zum seriellen Übertragen der empfangenen Daten ausgestattet.
[0085] Fig. 2 ist ein schematisches Blockschaltbild, das schematisch den Aufbau des in Fig. 1 gezeigten Steuerabschnittes 20 und des Daten-Ein-/Ausgabe-Abschnittes 30 darstellt.
[0086] Der Steuerabschnitt 20 beinhaltet eine Steuerschaltung 40 zum Betreiben gemäß von Signalen, die von der Steuersignal-Eingangsanschlussgruppe 10 angelegt sind, um im normalen Betrieb Signale zum Steuern der Schaltvorgänge der internen Schaltungen 100.1-100.4 auszugeben, und um im Testbetrieb Signale zum Steuern von Start und Ende eines inneren Tests auszugeben, eine eingebaute Selbsttestschaltung 42, die den inneren Selbsttest gemäß einem von der Steuerschaltung 40 übertragenen Signal startet, Daten über den Abtastpfad SCP an und von internen Schaltkreisen 100.1-100.4 überträgt und dabei den inneren Selbsttest ausführt, einen Referenzspannungs-Erzeugerabschnitt 44 zum Erzeugen von Referenzspannungen VMR1-VMR4, die gesteuert von der eingebauten Selbsttestschaltung 42 an die Messschaltungen 300.1-300.4 angelegt werden sollen, und einen Programmabschnitt 46, der nichtflüchtig Informationen zum Einstellen der von internen Versorgungspotential-Erzeugerschaltungen 200.1-200.4 erzeugten internen Versorgungspotentiale speichert und Programm-Daten entsprechend der Einstell-"I"nformation an entsprechende interne Versorgungspotential-Erzeugerschaltungen 200.1-200.4 anlegt.
[0087] Während des Zeitraums des inneren Selbsttests, steuert, wie später beschrieben wird, ein Ausgangssignal der eingebauten Selbsttestschaltung, das von der eingebauten Selbsttestschaltung 42 angelegt wird und im folgenden als "B"I"ST-Scha"l"tungs-Ausgangssigna"l"" bezeichnet werden soll, die Ausgangspotentiale der internen Versorgungspotential-Erzeugerschaltungen 200.1-200.4 an Stelle eines von dem Programmabschnitt 46 angelegten Programmabschnitts-
Ausgangssignals.
[0088] Der Programmabschnitt 46 ist mit Sicherungselementen oder dergleichen zum nichtflüchtigen Speichern von Information für das Einstellen, z. B. durch externe Laser-Bestrahlung, versehen. Alternativ dazu kann der Programmabschnitt 46 mit einem nichtflüchtigen Speicherelement zum nichtflüchtigen Speichern von Information für das Einstellen durch ein elektrisches Signal SPRG versehen sein, so dass die Einstellinformation gemäß Anweisungen von der eingebauten Selbsttestschaltung 42 gespeichert werden kann.
[0089] Wenn die Messschaltungen 300.1-300.4 die Schaltvorgänge des Messens der Betriebsspannungen der internen Versorgungspotential-"E"rzeugerschaltungen
200.1-200.4 beenden, empfängt die eingebaute Selbsttest-Schaltung 42 die Daten der Ergebnisse der Messungen von den Messschaltungen 300.1-300.4 über den Abtastpfad SCR Danach gibt eine Ausgangs-Steuerschaltung 34 in dem Daten-Ein/Ausgabe-Abschnitt 30 die Daten der durch die eingebaute Selbsttestschaltung 42 empfangenen Messergebnisse über einen Ein-/Ausgabe-"P"uffer 32 gemäß von der eingebauten Selbsttest-Schaltung 42 angelegten Anweisungen extern aus.
[0090] Im normalen Betrieb gibt der Ein-/Ausgabe-Puffer 32 die von den internen Schaltkreisen 100.1-100.4 angelegten Daten über die Daten-Ein/Ausgabe-"A"nschlussgruppe 12 aus und gibt die extern angelegten Signale über die Daten-Ein-/Ausgabe-Anschlussgruppe 12 an interne Schaltkreise 100.1-100.4 aus.
[0091] Fig. 3 ist ein Schaltplan, der den Aufbau eines in Fig. 2 gezeigten Referenzspannungs-Erzeugerabschnittes 44 darstellt.
[0092] Der Referenzspannungs-Erzeugerabschnitt 44 beinhaltet einen p-Kana"l" MOS-Transistor TPl und Widerstände R"11"-R14, die in Serie zwischen das Versorgungspotential Vcc und das Massepotential Vss geschaltet sind. Der Transistor TPl empfängt an seinem Gate ein Steuersignal S"C"RV von der eingebauten Selbsttestschaltung 42 und ist während des Zeitraums des internen Selbsttests an.
[0093] Die Referenzspannung VMRl wird von einem Verbindungsknoten zwischen Transistor TPl und Widerstand R"I"l ausgegeben, und die Referenzspannung VMR2 wird von einem Verbindungsknoten zwischen den Widerständen R"I"l und R12 ausgegeben. Auch wird die Referenzspannung VMR3 von einem Verbindungsknoten zwischen den Widerständen R12 und R13 ausgegeben, und die Referenzspannung VMR4 wird von einem Verbindungsknoten zwischen den Widerständen Rl 3 und R14 ausgegeben.
[0094] Die Widerstandswerte der Widerstände R"11"-R14 und die Widerstands-"V"erhältnisse zwischen diesen sind vorher festgelegt. Daher nehmen die Referenzspannungen VMR1-VMR4 jeweils vorher festgelegte Werte an.
[0095] Fig. 4 ist ein "s"chematisches Blockschaltbild, das den Aufbau einer in Fig. 1 gezeigten internen Versorgungspotential-Erzeugerschaltung 200.1 darstellt. [0096] Andere interne Versorgungspotential-Erzeugerschaltungen 200.2-200.4 haben im wesentlichen den gleichen Aufbau wie die interne Versorgungspotential-Erzeugerschaltung 200.1.
[0097] Nach Fig. 4 beinhaltet die interne Versorgungspotential-"E"rzeugerschaltung 200.1 ein Schaltglied 202, das ein von dem Programmabschnitt 46 gesendetes Programmabschnitts-Ausgangssignal und ein von der eingebauten Selbsttestschaltung (im folgenden einfach als "B"I"ST-Scha"l"tung" bezeichnet) B"I"ST-Scha"l"tungs-Ausgangssigna"l" e"m"pfängt und die empfangenen Signale als Signale P0-P3, die die Einstell-"I"nformation darstellen, selektiv gemäß dem von der B"I"ST-Scha"l"tung 42 versendeten Steuersignal ausgibt, eine Referenzpotential-Erzeugerschaltung 204a zum Empfangen des Ausgangssignals des Schaltglieds 202 und zum Erzeugen des Referenzpotentials auf der Grundlage des empfangenen Ausgangssignals, und eine Treiberschaltung 204b zum Ansteuern des Potentialpegels einer internen Spannungsversorgungs-Leitung "L"Vl gemäß eines Referenzpotentials VRI der Referenzpotential-Erzeugerschaltung 204a.
[0098] Die Referenzpotential-Erzeugerschaltung 204a beinhaltet eine Konstantstromquelle 220 und einen Einstellwiderstands-Abschnitt TRP. Der Einste"ll"widerstands-Abschnitt TRP beinhaltet Widerstandselemente 221-225, Übertragungsgatter 226-229 und Inverter 230-233. Die Konstantstromquelle 220 ist zwischen die Spannungsversorgungs-"V"erbindung VCL eines externen Versorgungspotentials ext. Vcc und einen Ausgangsknoten N20 geschaltet und versorgt den Knoten N20 mit einem vorher festgelegten konstanten Strom I.
[0099] Die Widerstandselemente 221-225 sind in Serie zwischen den Ausgangsknoten N20 und die Versorgungsleitung VSL des Massepotentials Vss geschaltet. Die Widerstandselemente 221-225 haben vorher festgelegte Widerstandswerte Rl, R2, R4, R8 und RB, die dementsprechend den Zusammenhang Rl : R2 : R4 : R8 = 1 : 2 : 4 : 8 erfüllen.
[0100] Die Widerstandselemente 221-224 sind parallel zu den jeweiligen Übertragungsgatter 226-229 geschaltet. Die von der BIST-Schaltung 42 oder dem Programmabschnitt 46 angelegten Signale P0-P2 sind direkt an die Gates der p-Kanal MOS-Transistoren der jeweiligen Übertragungsgatter 226-228 angelegt und sind auch über die Inverter 230-232 an die Gates der η-Kanal MOS-Transistoren der jeweiligen Übertragungsgatter 226-228 angelegt. Das von der BIST-Schaltung 42 oder dem Programmabschnitt 46 gesendete Signal P3 ist direkt an das Gate eines n-"K"anal MOS-Transistors des Übertragungsgatters 229 angelegt und ist an das Gate eines p-Kanal MOS-Transistors des Übertragungsgatters 229 über einen Inverter 233 angelegt.
[0101] Ein Widerstandswert R zwischen dem Ausgangsknoten N20 und der Versorgungsleitung VSL auf dem Massepotential Vss ist in 16 Stufen gemäß Kombinationen der logischen Pegel von Signalen P0-P3 einstellbar. Z. B. wenn alle Signale P0-P3 auf dem Pegel "L" sind, dann sind die Übertragungsgatter 226-228 angeschaltet und das Übertragungsgatter 229 ist ausgeschaltet, so dass der Widerstandswert R gleich (R8 + RB) ist. Dieser Widerstandswert von (R8 + RB) ist gleich einem konstruierten Wert und ist so vorher festgelegt. Das Potential VRI des Ausgangsknotens N20 ist gleich (R x I).
[0102] Die Treiberschaltung 204b beinhaltet einen p-Kanal MOS-Transistor 234 und einen Differenzverstärker 235. Der p-Kanal MOS-Transistor 234 ist zwischen die Versorgungsleitung VSL des externen Versorgungspotentials ext. Vcc und die Versorgungsleitung LVl eines internen Versorgungspotential int. Vcc geschaltet. Der Differenzverstärker 235 wird durch ein Signal ΦΑ1 gesteuert, welches während des normalen Betriebs von der Steuerschaltung 40 in dem Steuerabschnitt 20 und während des Testbetriebs von der eingebauten Selbsttestschaltung 42 in dem Steuerabschnitt 20 angelegt wird. Der Differenzverstärker 25 empfängt ein Ausgangspotential VRI der Referenzpotential-Erzeugerschaltung 204a an seinem invertierten Eingangsknoten, hat einen nicht-invertierten Eingangsknoten mit der Versorgungsleitung LVI des internen Versorgungspotentials int. Vcc verbunden und speist sein Ausgangssignal in das Gate des p-Kanal MOS-Transistors 234 ein.
[0103] Wenn das Signal ΦΑ1 Inaktiv ist und somit auf dem Pegel "L" ist das Ausgangssignal des Differenzverstär-
"k"ers 235 auf dem Pegel "H" festgehalten und der p-Kana"l" MOS-Transistor 234 ist ausgeschaltet.
[0104] Wenn das Signal ΦΑ1 aktive und damit auf dem Pegel "H" ist, steuert der Differenzverstärker 235 das Gatepotential des p-Kanal MOS-Transistors 234 so, dass das interne Versorgungspotential int. Vcc"." gleich dem Referenzpotential VRI sein kann. Daher ist der Pegel des internen Versorgungspotentials int. Vcc gleich dem des Referenzpotentials VRI.
[0105] Deshalb wird in Fig. 4 der interne Schaltkreis 100.1 von dem internen Versorgungspotential int. Vcc gespeist, das durch die Erniedrigung des externen Versorgungspotentials ext. Vcc und das Massepotential Vss vorbereitet wird.
[0106] Fig. 5 ist eine "s"chematisches Blockschaltbild, das den Aufbau einer in Fig. 1 gezeigten Messschaltung 300.1 darstellt.
[0107] Andere Mess-Scha"l"tungen 300.2-300.4 haben im wesentlichen den gleichen Aufbau wie die Messschaltung 300.1.
[0108] Die Mess-Scha"l"tung 300.1 beinhaltet ein Schaltglied 302, das den Potentialpegel der internen Versorgungsleitung "L"Vl des entsprechenden internen Schaltkreises 100.1 und das von dem Referenzspannungs-Erzeugerabschnitt 44 angelegte Mess-Referenzpotentia"l" VMRl empfängt und gibt diese Potentialpegel an die Steuerung der B"I"ST-Scha"l"tung 42, und einem Vergleicher 310, der durch ein von einer eingebauten Selbsttestschaltung 42 gesendetes Signal ΦΑ2 derart aktiviert wird, dass ein Vergleich zwischen dem Pegel des von dem Schaltglied 302 angelegten Potentials einer internen Spannungsversorgungs-Leitung LVl und dem Mess-Referenzpotential VMRl gemacht wird.
[0109] Im Testbetrieb verändert die BIST-Schaltung 42, wie später beschrieben werden wird, schrittweise den an die interne Versorgungspotential-Erzeugerschaltung 200.1 anzulegenden Pegel des B"I"ST-Scha"l"tungs-Ausgangssigna"l"s. Die Mess-Schaltung 300.1 empfängt das B"I"ST-Scha"l"tungs-Ausgangssignal von der eingebauten Selbsttestschaltung 42. Die Messschaltung 300.1 beinhaltet weiter eine Ermittlungs-"Sc"haltung 320 zum Betrieb im Testbetrieb, um auf der Grundlage des Ausgangs des Vergleichers 310 den Zeitpunkt zu erfassen, zu dem das B"I"ST-Scha"l"tungs-Ausgangssignal den vorher festgelegten Pegel erreicht hat und der Potentialpegel der internen Spannungsversorgungs-Leitung LVl mit dem durch den Referenzspannungs-Erzeugerabschnitt 44 erzeugten Mess-Referenzpotential VMRl übereinstimmt, und um dadurch selektiv das B"I"ST-Scha"l"tungs-Ausgangssignal auszugeben.
[OUO] Die Ermittlungs-Schaltung 320 beinhaltet eine Verschränkungs-Schaltung 324, Haltekreis-Schaltungen 326 und 328, EXKLUS"I"V-ODER-Gatterscha"l"tung 330, eine Haltekreis-Schaltung 332 und eine Gatterschaltung 334. [Oll"i"] Die Verschränkungs-Schaltung 324 legt erst einen Pegel "L" an den Haltekreis 326 an und legt den Ausgangspegel der Vergleichs-Schaltung 310 abwechselnd an die Haltekreis-Schaltungen 328 und 326 an. Schließlich hält die Verschränkungs-Schaltung 324 den von der Verschränkungsschaltung angelegten Signalpegel fest und legt den gleichen an die EXKLUSIV-ODER-Gatterschaltung 330 an. [0112] Die EXKLUSIV-ODER-Gatterschaltung 330 gibt ein Signal auf dem Pegel "L" aus, wenn die Ausgangspegel der Haltekreis-Schaltungen 326 und 328 miteinander übereinstimmen und gibt ansonsten ein Signal auf dem Pegel "H" aus.
[0113] Wenn z. B. der Pegel des B"I"ST-Scha"l"tungs-Ausgangssignals sich in mehrfachen Schritten ändert und sich das Ausgangssignal des Vergleichers 310 vom Pegel "L" auf den Pegel "H" in einem bestimmten Schritt ändert, dann erreicht der Ausgangspegel der EXKLUSIV-ODER-Gatterschaltung 330 den Pegel "H". In den anderen Schritten ist der Ausgang der EXKLUSIV-ODER-Gatterschaltung 330 auf dem Pegel "L".
[0114] Bei jedem Schritt, bei dem sich das B"I"ST-Scha"l"tungs-Ausgangssigna"l" ändert, hält die Haltekreis-Schaltung 332 seinen Pegel und die Gatterschaltung 334 gibt als Antwort auf eine steigende Flanke des Ausgangssignals der EX-KLUS"I"V-ODER-Gatterscha"l"tung 330 BIST-"Sc"haltungs-Ausgangssignale PT"O"-PT3 aus.
[0115] Das von der Ermittlungs-Schaltung 320 angelegte B"I"ST-Scha"l"tungs-Ausgangssigna"l" wird in die Schreib-Steuer-Schaltung 342 in der Speicher-Schaltung 340 eingespeist. Die Schreib-Steuer-Schaltung 342 wird durch die BIST-Schaltung 42 derart gesteuert, dass das von der Ermittlungs-Schaltung 320 angelegte BIST-Schaltungs-Ausgangssignal in eine Speicher-Schaltung 344 geschrieben wird.
[0116] Nachdem der Messvorgang endet, steuert die BIST-Schaltung 42 die Lese-Steuer-Schaltung 346 derart, dass das in der Speicher-Schaltung 344 gespeicherte BIST-Schaltungs-Ausgangssignal daraus ausgelesen wird, und speichert es in einem Register SR"C"KT in der Schieberegister-Schaltung SR"I" auf dem Abtastpfad S"C"P
[0117] Der oben beschriebene Selbsttestvorgang kann wie folgt zusammengefasst werden. Im normalen Betrieb, wird das von dem Programmabschnitt 46 angelegte Programm-Ausgangssignal für das Ändern des Pegels der Referenzspannung VRI verwendet, die für die Erzeugung des von der internen Versorgungspotential-Erzeugerschaltung 200.1 ausgegebenen internen Versorgungspotentials int. Vcc verwendet wird. Während des Zeitraums des Selbsttests wird jedoch das von der BIST-Schaltung 42 angelegte BIST-Schaltungs-Ausgangssignal an Stelle des vorhergehenden Programm-Ausgangssignals für das Ändern des Pegels der Referenzspannung VRI verwendet.
[0118] Dadurch führt die BIST-Schaltung 42 die Steuerung derart aus, dass der Referenz-Potentialpegel VRI geändert wird und dass damit der Pegel des internen Versorgungspotentials int. Vcc während des Zeitraums des Selbsttests geändert wird. Andere interne Versorgungspotential-Erzeugerschaltungen 200.2-200.4 funktionieren ähnlich.
[0119] Das durch die BIST-Schaltung 42 geänderte interne Versorgungspotential int. Vcc wird mit den vom Referenzspannungs-Erzeugerabschnitt 44 angelegten Referenzpotentialen VMR1-VMR4 verglichen. Auf der Grundlage dieses Vergleichs summiert die Schreib-Steuer-Schaltung 342 das BIST-Schaltungs-Ausgangssignal, das ausgegeben wird, wenn das interne Versorgungspotential int. Vcc den dem Referenzpotential entsprechenden Pegel erreicht, in der Speicher-Schaltung 344 auf dem Chip auf.
[0120] Auf dies Art wird die Messung wiederholt und das BIST-Schaltungs-Ausgangssignal, das in der Speicher-Schaltung 344 gemäß der Ermittlung aufsummiert ist, wird gesteuert von der Selbsttest-Schaltung 42 seriell über den Abtastpfad SCP übertragen und wird in die eingebaute Selbsttest-Schaltung 42 eingespeist.
[0121] Fig. 6 zeigt an Hand eines Beispiels Signale P0-P3, die die von dem Programmabschnitt 46 oder der BIST-Schaltung 42 gelieferte Einstellinformation darstellen, einen relativen Wert VRI' des internen Referenzpotentials VRI und ein Ausgangssignal Φ"3""1"0 der Vergleichs-Schaltung 310. [0122] In Fig. 6 wird dieser Einstellmodus in 16 Schritten durchgeführt. Die Signale P3-P0 ändern sich nacheinander in 1000, 1001, . . ., 1111, 0000, 0001, ... und Oll"i" in 16 Schritten.
[0123] Angenommen, dass das interne Referenzpotential
VRI gleich 0 ist, wenn die Signale "P"3-"P"0 gleich "0000" sind, ändert sich der relative Wert VRI' des internen Referenzpotentials VRI nacheinander in 16 Schritten in -8, -7, ...,-1,0,1,...,+"?".
[0124] Das Ausgangssignal Φ"3""1"0 des Vergleichers 310 ist in den Schritten 1-6 auf dem Pegel "L" und in den Schritten 7-16 auf dem Pegel "H". Das bedeutet, dass das interne Versorgungspotential int. Vcc in den Schritten 1-6 niedriger und in den Schritten 7-16 größer als das externe Referenzpotential VR ist. [0125] Fig. "7" zeigt schematisch die Verarbeitung der Ermittlungs-Schaltung 320 in dem Fall, bei dem die Signale P0-P3 sich wie in Fig. 6 dargestellt ändern.
[0126] Nach Fig. 7 legt die Gatterschaltung 334 als Antwort auf die steigende Flanke des Ausgangssignals Φ"3""1"0 der EX"K"LUS"I"V-ODER-Gatterscha"l"tung 330 in der Ermittlungs-Schaltung 320 die Signale P0-P3 an die Speicher-Schaltung 340 an.
[0127] In dem in Fig. 6 gezeigten Fall werden die Signale (P3, P2, Pl, PO), die gleich (1101) sind, in Schritt 6 an die Speicher-Schaltung 340 angelegt.
[0128] Die Speicher-Schaltung 340 speichert die von der Gatter-Schaltung 334 angelegten Signale P0-P3, die gleich "1101" sind. Die Signale P3-P0, die gleich "1101" sind, werden gemäß einem von der B"I"ST-Scha"l"tung 42 angelegten Steuersignal ausgelesen und werden einer nach dem anderen an den Abtastpfad S"C"P ausgegeben.
[0129] Fig. 8 ist eine Zeitablaufdarstellung, die den Vorgang des Selbsttests der integrierten Halbleiterschaltungs-V"o"rrichtung 1000 zeigt.
[0130] Wenn in Fig. 8 eine Eingabe im inneren Selbsttest durch das externe Steuersignal zu einem bestimmten Zeitpunkt t0 vorgegeben wird, hebt eine Puls-Erzeugungsschaltung (nicht gezeigt) in der Selbsttest-Schaltung 42 ein Signal Φ1 für die Zählsteuerung auf den Pegel "H" pulsförmig an.
[0131] Wenn das Signal Φ1 auf den Pegel "H" ansteigt, werden B"I"ST-Scha"l"tungs-Ausgangssigna"l"e P3-P1 auf einen Anfangswert, z.B. auf "1000", gesetzt, und ein von der BIST-Schaltung 42 geliefertes Signal ΦΑ1 steigt auf den Pegel "H" an, so dass der Differenzverstärker 235 aktiv wird, und das Gate-Potential des p-Kana"l" MOS-Transistors 234 wird derart gesteuert, dass ein internes Versorgungspotential int. Vcc, das mit dem internen Referenzpotential übereinstimmt, bereit gestellt wird. Bei dem inneren Selbsttest, werden die von der BIST-Schaltung 42 gelieferten Signale als Signale P0-P3 über das Schaltglied 202 an die Versorgungspotential-Erzeugerschaltung 204 angelegt. In der internen Versorgungspotential-Erzeugerschaltung 204 in Fig. 4 werden alle "Ü"bertragungsgatter 226-229 als Antwort auf die Signa"l"e P3-P0, die gleich " 1000" sind angeschaltet und das interne Referenzpotential VRI erreicht den niedrigsten Pegel ("IxR"B).
[0132] Wenn das Signal Φ1 auf den Pegel "H" angehoben wird, startet ein Zähler (nicht dargestellt) in der B"I"ST-Scha"l"tung 42 zu zählen und das Signal Φ2 wird zu einem Zeitpunkt t2 nach einer vorher festgelegten Zeit nach dem Zeitpunkt t0 auf den Pegel "H" pulsförmig angehoben. Während dieser Zeit zwischen den Zeitpunkten t0 und t2 ist das interne Versorgungspotential int. Vcc stabilisiert. [0133] Wenn das Signal Φ2 auf den Pegel "H" ansteigt, wird das Signal ΦΑ2 auf den Pegel "H" angehoben und die Vergleich-Schaltung 310 in Fig. 5 wird aktiviert. Die Vergleichs-Schaltung 310 vergleicht das Referenzpotential VMRl mit dem internen Versorgungspotential int. Vcc und gibt ein Signal auf einem dem Ergebnis des Vergleichs entsprechenden Pegel an die Verschränkungs-Schaltung 324 aus.
[0134] Wenn das Signal Φ2 auf den Pegel "H" ansteigt, beginnt der Zähler (nicht dargestellt) in der BIST-Schaltung 42 wieder das Zählen derart, dass ein Signal Φ3 auf den Pegel "H" pulsartig angehoben wird, wenn eine vorher festgelegte Zeit vom Zeitpunkt t2 an abläuft. Das Signal Φ3 fällt zu einem Zeitpunkt t3 ab. Ein Vergleich zwischen dem Referenzpotential VMRl und dem internen Versorgungspotential int. Vcc wird während des Zeitraums zwischen den Zeitpunkten t2 und t3 durchgeführt.
[0135] Als Antwort auf die fallende Flanke des Signals Φ3, erreichen die Signale ΦΑ1 und ΦΑ2 den Pegel ""L"". Dadurch sind der Differenzverstärker 235 und die Vergleich-Schaltung 310 deaktiviert.
[0136] Wenn z. B. die Signale sich wie in Fig. 6 ändern, wird das EXKLUSIV-ODER-Gatterschaltung 330 in Schritt 1 entsprechend den Signalen P3-P0, die gleich "1000" sind, nicht aktiviert, so dass der Datenwert nicht in die Speicher-Schaltung 344 über die Gatterschaltung 334 und die Schreib-Steuer-Schaltung 342 geschrieben wird.
[0137] Da der Ausgang der EXKLUSIV-ODER-Gatterschaltung 330 selbst in den Schritten 2-6 nicht aktiviert ist, werden keine Daten in die Speicher-Schaltung über die Gatterschaltung 334 und die Schreib-Steuer-Schaltung 342 geschrieben.
[0138] In Schritt 7 gehen die die Ergebnisse des Vergleichs der Vergleich-Schaltung 310 darstellenden Daten als Antwort auf die fallende Flanke des Signals Φ3 durch die Verschränkungs-Schaltung 324, wobei der Ausgang der EXKLUSIV-ODER-Gatterschaltung 330 aktiv wird. Als Antwort darauf wird die Speicher-Schaltung 344 mit dem BIST-Schaltungs-Ausgangssignal über die Gatterschaltung 334 und die Schreib-Steuer-Schaltung 342 versorgt.
[0139] Danach wird der Test auch in anderen internen Versorgungspotential-Erzeugerschaltungen 200.2-200.4 fortgesetzt, die parallel getestet werden, bis zum Ende des Schrittes 16 zum Erfassen der Tatsache, dass die in den Haltkreis-Schaltungen 326 und 328 gespeicherten Daten voneinander verschieden sind, durch die EXKLUSIV-ODER-Gatterschaltung 330. Der obige Testvorgang kann immer bis zum Ende des letzten Schrittes (d. h. Schritt 16) fortgesetzt werden. Alternativ könnte der Selbsttest beendet werden, wenn die Ausgänge der EXKLUSIV-ODER-Gatterschaltung 330 in allen internen Versorgungspotential-Erzeugerschaltungen 200.2-200.4 aktiviert sind.
[0140] Gemäß des Aufbaus der oben beschriebenen integrierten Halbleiterschaltungs-"V"orrichtung 1000 wird der Wert der Signale P0-P3 für die Bereitstellung eines internen Versorgungspotential int. Vcc, welches im wesentlichen gleich einem Referenzpotential VMRl oder dergleichen ist, intern durch die integrierte Halbleiterschaltungs-"V"orrichtung 1000 für jede der internen Versorgungspotential-Erzeugerschaltungen 200.1-200.4 erreicht und wird extern ausgegeben. Bei dem inneren Selbsttest kann der optimale Wert der Signale P0-P3 leicht erreicht werden und das interne Versorgungspotential int. Vcc kann leicht eingestellt werden.
[0141] Nach dem Ende des obigen inneren Selbsttests wird das Verarbeiten des Durchbrennens von Sicherungen im Programmabschnitt 46 oder das Verarbeiten der Schreibdaten in das nichtflüchtige Speicherelement so ausgeführt, dass die Ausgangssignale PGO -PG3 des Programmabschnitts 46 den im inneren Selbsttest erreichten optimalen Wert der Signale P0-P3 wie oben beschrieben annehmen. [0142] Im normalen Betrieb werden die Ausgangssignale GP"O"-G23 des Programmabschnitts 46 an die interne Versorgungspotential-Erzeugerschaltung 204 über das Schaltglied 202 angelegt. Z. B. die dem internen Schaltkreis 100.1 entsprechende interne Versorgungspotential-"E"rzeugerschal-
tung 204 gibt ein internes Versorgungspotential int. Vcc auf einem Pegel aus, der im wesentlichen gleich dem des Referenzpotentials VMRl ist.
[0143] Bei dieser ersten Ausführungsform wird das interne Versorgungspotential int. Vcc während des inneren Selbsttests nacheinander in 16 Schritten erhöht. Jedoch ist die Erfindung nicht darauf beschränkt, und das interne Versorgungspotential int. Vcc könnte nacheinander erniedrigt werden. Das interne Versorgungspotential int. Vcc könnte auch nacheinander von dem Referenzpegel (entspricht VRI' = 0 in Fig. 6) auf den höchsten Pegel (entspricht VRI' = +7) nacheinander erhöht werden und könnte dann nacheinander von dem Referenzpegel auf den niedrigsten Pegel (entspricht VRI' = -7) erniedrigt werden.
[0144] In dem schon beschriebenen Aufbau, sind die Speicher-Schaltungen 340 jeweils innerhalb von Messschaltungen 300.1-300.4 angeordnet. Jedoch, wenn einer der internen Schaltkreise 100.1-100.4 (z. B. der interne Schaltkreis 100.4) eine Speicher-Schaltung ist, die die Funktion des Speicherns von Daten hat, könnte solch ein interner Schaltkreis 100.4 als Speicher-Schaltung 340 verwendet werden.
Zweite Ausführungsform
[0145] In dem schon beschriebenen Aufbau der ersten Ausführungsform, wird das Referenzpotential VR auf der Grundlage des von der B"I"ST-Scha"l"tung 42 gesendeten Signals vorgegeben, wenn der innere Selbsttest wie schon mit Bezug auf Fig. 4 beschrieben ausgeführt wird. Weiter vergleicht der Vergleicher 310 das so vorgegebene Referenzpotential VR mit dem von der Spannungsversorgungs-Leitung "L"v"I" wie in Fig. 5 dargestellt dem internen Schaltkreis 100.1 eingespeisten Potentialpegel, und das B"I"ST-Scha"l"tungs-Ausgangssignal wird in der Speicher-Schaltung 344 gemäß den Ergebnissen dieses Vergleichs gespeichert.
[0146] Gemäß des obigen Aufbaus wird jedoch der Pegel des internen Versorgungspotentials int. Vcc, das auf der Grundlage des Ausgangssignals der BIST-Schaltung 42 von der Treiberschaltung 204b an den internen Schaltkreis 100.1 angelegt wird, an den Vergleicher 235 als negative Rückkopplung angelegt. Der Vergleicher 310 muss das interne Versorgungspotential int. Vcc mit den von dem Referenzspannungs-Erzeugerabschnitt 44 erzeugten Potentialen VMR1-VMR4 vergleichen, nachdem das interne Versorgungspotential int. Vcc wegen dieser negativen Rückkopplung einen stabilen Pegel erreicht hat.
[0147] Bei dem in Fig. 8 dargestellten Betrieb, muss daher der obige stabile Zeitraum zum Stabilisieren des Pegels des internen Versorgungspotentials int. Vcc relativ lang sein. [0148] Jedoch könnte es z. B. im Testbetrieb nur benötigt werden, zu ermitteln, ob der schon mit Bezug auf Fig. 4 beschriebene Wert der Referenzspannung VR mit dem Referenzpotential, das von dem Referenzspannungs-Erzeugerabschnitt 44 geliefert wird, übereinstimmt oder nicht.
[0149] Im obigen Fall, dem vorhergehenden Verfahren bei der ersten Ausführungsform, welche eine genügend lange Stabilisierungszeit verwendet, verlängert sich die Testzeit verglichen mit der ursprünglich benötigten Zeit.
[0150] Die zweite Ausführungsform wird im Zusammenhang mit einem Aufbau beschrieben, der kürzere Zeit zum Erfassen der Tatsache benötigt, dass der Wert einer gemäß dem Programm eingestellten Referenzspannung VR mit beabsichtigten Referenzspannungen VMR1-VMR4 übereinstimmt. [0151] Bei der zweiten und den folgenden Ausführungsformen legt der Referenzspannungs-Erzeugerabschnitt 44 Referenzpotentiale VMR1-VMR4 ähnlich der ersten Ausführungsform an. Jedoch könnte an Stelle des Aufbaus des Versorgens mit Referenzpotentialen VMR1-VMR4 von einem in der integrierten Halbleiterschaltungs-"V"orrichtung 1000 integrierten Referenzspannungs-Erzeugerabschnitt 44, ein Aufbau verwendet werden, bei dem die Referenzpotential VMR1-VMR4 extern von Anschlüssen der integrierten Halbleiterschaltungs-"V"orrichtung 1000 eingespeist werden. [0152] Fig. 9 ist ein "s"chematisches Blockschaltbild, das den Aufbau einer internen Versorgungspotential-Erzeugerschaltung 200.1 und einer Mess-Scha"l"tung 300.1 der zweiten Ausführungsform der Erfindung zeigt und Fig. 4 und 5, die die erste Ausführungsform zeigen, entspricht.
[0153] Die interne Versorgungspotential-Erzeugerschaltung 200.1 der zweiten Ausführungsform unterscheidet sich von der internen Versorgungspotential-Erzeugerschaltung 200.1 der ersten Ausführungsform dadurch, dass die Treiberschaltung 204b der ersten Ausführungsform durch eine Treiberschaltung 204c ersetzt ist.
[0154] Die Treiberschaltung 204c beinhaltet ein Schaltglied SWlO, das eine Referenzspannung zum Vergleich (z. B. Vergleichs-Referenzspannung VMRl) vo"mR"eferenzspannungs-Erzeugerabschnitt 44 und eine Spannung auf der internen Spannungsversorgungs-Leitung LVl für den internen Schaltkreis 100.1 empfängt, und die diese selektiv gesteuert von der BIST-Schaltung 42 ausgibt, einen Vergleicher 235, der einen Ausgang des Schaltglieds SWlO und das von der Referenzpotential-Erzeugerschaltung 204a gesendete Referenzpotential VR auf seinem positiven bzw. negativen Knoten empfängt, und einen p-Kana"l" MOS-Transistor 234, der zwischen das externe Versorgungspotential ext. Vcc und die interne Spannungsversorgungs-Leitung LVl angeordnet ist und ein durch den Ausgang des Vergleichers 235 gesteuertes Gatepotential hat.
[0155] Die Messschaltung 300.1 der zweiten Ausführungsform unterscheidet sich von der Mess-"Sc"haltung 300.1 der ersten Ausführungsform dadurch, dass das Schaltglied 302 wegfällt und der Vergleicher 310 empfängt die Ausgänge des Vergleichers auf seinem positiven bzw. negativen Knoten.
[0156] Der Aufbau anderer als der obigen Elemente ist ähnlich zu denen der internen Versorgungspotential-Erzeugerschaltung 200.1 und der Mess-Schaltung 300.1 der ersten Ausführungsform. Daher weisen die gleichen Elemente die gleichen Bezugszeichen auf und deren Beschreibung wird nicht wiederholt.
[0157] Fig. 10 ist ein Schaltplan, der den Aufbau der in Fig. 9 gezeigten Treiberschaltung 204c und des Vergleichers 310 mehr ins Detail gehend darstellt.
[0158] Gemäß Fig. 10 beinhaltet ein Vergleicher 235 eine Konstantstromquelle "CCSl"O, die zwischen einen internen Knoten n"l"O und das Massepotential Vss angeordnet ist, und die als Antwort auf ein von einer BIST-Schaltung 42 gesendeten Signals ΦΑ1 aktiviert wird, p- und η-Kanal MOS-Transistoren TP"I"l und TN"Il", die in Serie zwischen den internen Knoten nlO und das externe Versorgungspotential ext. Vcc geschaltet sind, und p- und η-Kanal MOS-Transistoren TP12 und TN12, die in Serie zwischen das externe Versorgungspotential ext. Vcc und den internen Knoten nlO geschaltet sind.
[0159] Der Transistor TNl 1 empfängt an seinem Gate entweder die Vergleichs-Referenzspannung VMRl oder das Potential auf der internen Spannungsversorgungs-Leitung LVl, die selektiv von dem Schaltglied SWlO ausgegeben werden. Der Transistor TN12 empfängt die von der Referenzpotential-Erzeugerschaltung 204a gesendete Referenzspannung VR an seinem Gate. Die Gates der Transistoren TP"I"l und TP12 sind miteinander verbunden und das Gate des Transistors TP"I"l ist mit dem Drain eines Transistors
TP"Il" verbunden.
[0160] Weiter ist ein Verbindungsknoten zwischen den Transistoren TP12 und TN12 mit dem Gate des p-Kana"l" MOS-Transistors 234 verbunden.
[0161] Der Vergleicher 310 beinhaltet eine Konstant-Stromquelle "CC"S20, die zwischen einen internen Knoten n20 und das Massepotential Vss geschaltet ist, und die durch ein von der B"I"ST-Scha"l"tung 42 gesendetes Signal PA2 aktiviert wird, p- und η-Kanal MOS-Transistoren TP21 und TN21, die in Serie zwischen den internen Knoten N20 und ein externes Versorgungspotential ext. Vcc geschaltet sind, sowie p- und η-Kanal MOS-Transistoren TP22 und TN22, die in Serie zwischen den internen Knoten n20 und das externe Versorgungspotential ext. Vcc geschaltet sind.
[0162] Der Transistor TN21 hat ein mit dem Verbindungsknoten zwischen den Transistoren TP"Il" und TN"I"l im Vergleicher 235 verbundenes Gate.
[0163] Der Transistor TN22 hat ein mit dem Verbindungsknoten zwischen den Transistoren TP12 und TN12 im Vergleicher 235 verbundenes Gate. [0164] Die Transistoren TP"I"l und TP12 empfangen ein vorher festgelegtes Referenzpotential "C"VR für Schaltvorgänge.
[0165] Die Transistoren TP"21" und TN"21" bilden einen Verbindungsknoten n21, und die Transistoren TP22 und TN22 bilden einen Verbindungsknoten n22.
[0166] Der Vergleicher 310 beinhaltet weiter eine Haltekreis-Schaltung LTl zum Empfangen und Halten von Ausgangssignalen, die von den Knoten n21 bzw. n22 gesendet wurden, und einen η-Kanal MOS-Transistor TN"3""1", der zwis"e"hen den Knoten n21 und die Haltekreis-Schaltung LTl geschaltet ist, sowie einen n-"K"anal MOS-Transistor TN32, der zwischen einen Knoten n22 und die Haltekreisschaltung LTl geschaltet ist.
[0167] Die Gates der Transistoren TN"3""1" und TN32 werden durch ein von der BIST-Schaltung 42 gesendetes Ha"l"tekreis-Einspeise-Steuersigna"l" STLT gesteuert.
[0168] Der von der Haltekreisschaltung LTl festgehaltene Datenwert wird an die Verschränkungs-Schaltung 324 ausgegeben. [0169] Infolge des oben beschriebenen Aufbaus, vergleicht der Vergleicher 235 die Vergleichs-Referenzspannung VMRl, die von dem Referenzspannungs-Erzeugerabschnitt 44 geliefert wird, mit dem Referenzpotential VR, das durch die Referenzpotential-Erzeugerschaltung 204a erzeugt wird, und der dem Ergebnis dieses Vergleichs entsprechende Datenwert wird von dem Vergleicher 310 festgehalten, nachdem er verstärkt wurde, und wird schließlich an die Verschränkungs-Schaltung 324 angelegt.
[0170] Gemäß des in Fig. 9 dargestellten Aufbaus wird daher das Referenzpotential VR, das durch die Referenzpotential-Erzeugerschaltung 204a auf der Grundlage des von der BIST-Schaltung 42 angelegten Signals erzeugt wurde, direkt mit der Vergleichs-Referenzspannung, z. B. der Spannung VMRl, während der inneren Selbsttestbetriebsart verglichen. Daher kann das Vergleichsresultat an die Verschränkungs-Schaltung 324 angelegt werden, ohne auf einen solchen Zustand zu warten, dass die Treiberschaltung 204c den Pegel der internen Spannungsversorgungs-Leitung LVl steuert und der Potentialpegel der internen Spannungs"v"ersorgungs-Leitung LVl stabil wird. Daher ist es innerhalb einer kürzeren Zeit möglich den Test zur Ermittlung, ob das von der Referenzpotential-Erzeugerschaltung 204a ausgegebene Referenzpotential VR auf das der Vergleichs-Referenzspannung VMRl entsprechende Potential eingestellt ist oder nicht, durchzuführen.
[0171] Weiter wird der im normalen Betrieb für die Erzeugung des internen Versorgungspotentials verwendete Vergleicher 235 als ein Vergleicher für das Vergleichen der Referenzspannung VR mit einer Vergleichs-Referenzspannung VMRl verwendet. Das kann Schwankungen der Ergebnisse des Vergleichs zwischen der Referenzspannung VR und der Vergleichs-Referenzspannung VMRl verhindern, die z. B. durch Schwankungen der Element-Eigenschaften verursacht werden, die während des Herstellens des Vergleichers 235 verursacht werden.
Erste Modifikation der zweiten Ausführungsform
[0172] Bei dem oben beschriebenen Aufbau liefert die interne Versorgungspotential-Erzeugerschaltung 200.1 ein erniedrigtes Potential, d. h. ein Potential, das niedriger als das externe Versorgungspotential ext. Vcc ist, an die dem internen Schaltkreis 100.1 entsprechende interne Spannungsversorgungs-Leitung Lv"I".
[0173] Wenn der innere Selbsttest auszuführen ist, kann der Test jedoch mit einem internen Versorgungspotential durchgeführt werden, das höher als das externe Versorgungspotential ext. Vcc ist.
[0174] Fig. 11 ist ein "s"chematisches Blockschaltbild zur Darstellung eines Aufbaus, bei dem die interne Spannungsversorgungs-Erzeugungsschaltung 200.1 ein solches internes Versorgungspotential erzeugt, das größer als das externe Versorgungspotential ext. Vcc ist.
[0175] Nach Fig. "11" unterscheidet sich der Schaltungsaufbau von dem in Fig. 10 gezeigten dadurch, dass eine Treiberschaltung 204d an Stelle der Treiberschaltung 204c verwendet wird. Der Aufbau der Treiberschaltung 204d unterscheidet sich von dem Aufbau der Treiberschaltung 204c dadurch, dass eine Ladungspumpen-Schaltung 250 an Stelle des p-Kanal MOS-Transistors 234 verwendet und gemäß dem Ausgang eines Vergleichers 235 gesteuert wird.
[0176] Die Ladungspumpen-Schaltung empfängt ein externes Versorgungspotential ext. Vcc und das Massepotential Vss und gibt ein erhöhtes Potential Vpp, das höher als das externe Versorgungspotential ext. Vcc ist, aus.
[0177] Weiter wird das Schaltglied SWlO nicht direkt mit einem Potential auf der internen Spannungsversorgungs-Leitung LVl versorgt, sondern wird mit einem Potentialpegel des Verbindungsknotens zwischen den Widerständen Rl und R2 versorgt, die in Serie zwischen die interne Spannungsversorgungs-Leitung LVl und das Massepotential Vss geschaltet sind.
[0178] Folglich wird das Schaltglied SWlO mit der gemäß dem Widerstandsverhältnis zwischen den Widerständen Rl und R2 geteilten Spannung versorgt.
[0179] Im normalen Betrieb wird die Ladungspumpen-Schaltung 250 gemäß Ergebnissen eines Vergleichs des durch die Widerstände Rl und R2 geteilten Potentials mit der durch die Referenzpotential-"E"rzeugerschaltung 204a erzeugten Referenzspannung VR gesteuert.
[0180] Im inneren Selbsttestmodus wird jedoch das von dem Referenzspannungs-Erzeugerabschnitt 44 gelieferte Vergleichs-Referenzpotential VMRl mit der durch die Referenzpotential-Erzeugerschaltung 204a erzeugte Referenzpotential VR verglichen.
[0181] Wie oben beschrieben wird der Pegel des erhöhten Potentials Vpp gemäß Ergebnissen des Vergleichs zwischen dem durch die Ladungspumpen-Schaltung 250 erzeugten erhöhten Potential Vpp und dem Referenzpotential VR im normalen Betriebszustand gesteuert. Jedoch wird im Testmodus die Ermittlung, ob die Referenzpotential-Erzeugerschaltung 204a genau das Referenzpotential VR erzeugt oder nicht, auf der Grundlage des von einem anderen System als der dem internen Schaltkreis 100.1 entsprechenden Schaltung angelegten Vergleichs-Referenzpotentials VMRl
durchgeführt.
[0182] Wenn das durch die Referenzpotential-Erzeugerschaltung 204a erzeugte Referenzpotential VR kein genauer Pegel ist verschiebt sich der Ausgang des Vergleichers 235 von einem Gleichgewichtszustand hin zur Seite des Pegels "H" oder ""L"". Dieser Zustand wird durch den Vergleicher 235 in der nächsten Stufe verstärkt und wird in die Haltekreis-Schaltung "L"Tl eingebracht.
[0183] Durch das Ausführen des Einstellens auf der Grundlage des von der B"I"ST-Scha"l"tung 42 gesendeten Signa"l"s wird die durch die Referenzpotential-Erzeugerschaltung 204a erzeugte Referenzspannung VR nach und nach geändert, wenn der Test ausgeführt wird. Dadurch ändert sich der Ausgang des Vergleichers 310 vom Pegel "H" zum Pegel ""L"" oder umgekehrt an einem bestimmten Punkt während der Änderung. Dieser Punkt der Änderung stellt einen Punkt dar, an dem die durch die Referenzpotential-Erzeugerschaltung 204a erzeugte Referenzspannung VR einen gewünschten Wert annimmt. Folglich kann die Referenzspannung VR intern und korrekt durch das Einstellen des an die Referenzpotential-Erzeugerschaltung 204a angelegten Programm-Ausgangssignals erzeugt werden, so dass ein Referenzpotential VR auf dem Pegel, der diesem Punkt entspricht, erzeugt werden kann.
[0184] Im normalen Betrieb führt der Vergleicher 235 den Vergleichsvorgang auf der Grundlage der durch die Spannungsteiler-Schaltung, die durch die Widerstände Rl und R2 ausgebildet ist, geteilten Spannung aus. Jedoch ist diese Spannungsteiler-Schaltung nicht in den für den Test zu betreibenden Schaltungen enthalten. Durch das Verwenden des gleichen Materials in den für die Spannungsteilung verwendeten Widerständen Rl und R2 kann das Spannungstei"l"ungs-"V"erhältnis selbst ohne Fehler festgelegt werden. Daher kann das Referenzpotential sogar durch den in Fig. 11 dargestellten Test hinreichend genau eingestellt werden. [0185] Im normalen Betrieb wird der für die Erzeugung der internen Versorgungsspannung verwendete Vergleicher 235 zum Vergleichen der Referenzspannung VR mit der Vergleichs-Referenzspannung VMRl ben"ü"tzt. Dadurch ist es möglich, eine solche Situation zu verhindern, dass Schwankungen in den Ergebnissen des Vergleichs, der zwischen der durch die Referenzpotential-Erzeugerschaltung 204a erzeugten Referenzspannung VR und der Vergleichs-Referenzspannung VMRl gemacht wird, aufgrund von während der Herstellung des Vergleichers 235 verursachten Schwankungen der Eigenschaften vorkommen.
[0186] Da es nicht notwendig ist, die interne Spannungsversorgungs-Leitung "L"Vl zu steuern, kann der Test mit der durch die Referenzspannungs-Erzeugerschaltung 204a erzeugten Referenzspannung VR innerhalb einer weiter reduzierten Testzeit ausgeführt werden.
Zweite Modifikation der zweiten Ausführungsform
[0187] Bei der oben beschriebenen ersten Modifikation der zweiten Ausführungsform erzeugt die interne Versorgungspotential-Erzeugerschaltung 200.1 ein erhöhtes Potential Vpp, das höher als das externe Versorgungspotential ext. Vcc ist.
[0188] An Stelle des erhöhten Potentials könnte die interne Versorgungspotential-"E"rzeugerschaltung ein negatives Potential, wie z. B. ein Substratpotential -Vsub erzeugen, das niedriger als das Massepotential Vss ist.
[0189] Eine zweite Modifikation der zweiten Ausführungsform wird in Verbindung mit einem Aufbau beschrieben, der einen ähnlichen Testbetrieb mit solch einem negativen Potential erlaubt.
[0190] Fig. 12 ist ein "s"chematisches Blockschaltbild, das in Ausschnitten Strukturen der internen Versorgungspotential-Erzeugerschaltung 200.1 und die Mess-Scha"l"tung 300.1 der zweiten Ausführungsform darstellt.
[0191] Der Aufbau der internen Versorgungspotential-Erzeugerschaltung 200.1 der zweiten Modifikation der zweiten Ausführungsform unterscheidet sich von der in Fig. 4 gezeigten internen Versorgungspotential-Erzeugerschaltung 200.1 dadurch, dass eine Referenzpotential-Erzeugerschaltung 204a an Stelle der Referenzpotential-Erzeugerschaltung 204a verwendet wird.
[0192] Der Aufbau der Referenzpotential-Erzeugerschaltung 204a unterscheidet sich von der in Fig. 4 gezeigten Referenzpotential-Erzeugerschaltung 204a dadurch, dass ein Schaltglied SW20 für das Liefern eines Versorgungspotentials an die Konstantstromquelle 220 verwendet wird. Gesteuert von der BIST-Schaltung 42, liefert das Schaltglied SW20 an die Konstantstromquelle 220 entweder das externe Versorgungspotential ext. Vcc oder ein Potential, das um ein dem absoluten Wert eines vorher festgelegten Potentialpegels, der von dem durch die interne Versorgungspotential-Erzeugerschaltung 200.1 erzeugten negativen Potential abhängt, entsprechendes Potential höher als das externe Versorgungspotential ext. Vcc ist, wie später beschrieben wird. [0193] Weiter ist die Referenzpotential-Erzeugerschaltung 204a mit einem Schaltglied SW22, zum Versorgen eines Einstellwiderstands-Abschnittes TRP mit einem Versorgungspotential, versehen. Das Schaltglied SW22 legt an den Einstellwiderstands-"A"bschnitt TRP entweder das Massepotential Vss oder die gesteuert von der BIST-Schaltung 42 von der internen Versorgungspotential-Erzeugerschaltung 200.1 gelieferte negative Spannung -Vsub an.
[0194] Das Potential, das an das Schaltglied SW20 angelegt wird und höher als das externe Versorgungspotential ext. Vcc ist, ist nicht besonders eingeschränkt, aber könnte durch einen externen Anschluss der integrierten Halbleiterschaltungs-"V"orrichtung 1000 geliefert werden.
[0195] Der Aufbau der internen Versorgungspotential-Erzeugerschaltung 200.1 unterscheidet sich weiter von dem in Fig. 9 gezeigten Aufbau der internen Versorgungspotential-Erzeugerschaltung 200.1 der ersten Ausführungsform darin, dass eine Treiberschaltung 204e an Stelle der Treiberschaltung 204b verwendet wird. Die Treiberschaltung 204e unterscheidet sich von der Treiberschaltung 204b dadurch, dass eine Ladungspumpen-Schaltung 260 zum Erzeugen eines negativen Potentials an Stelle des p-Kana"l" MOS-Transistors 234 verwendet wird, und dass die Ladungspumpen-Schaltung 260 den Potentialpegel der internen Spannungsversorgungs-Leitung LVl gemäß dem Ausgang des Vergleichers 235 auf das negative Potential steuert.
[0196] Weiter ist der Vergleicher 235 mit einem der Konstantstromquelle "CC"SlO entsprechenden Schaltglied "SW"30 versehen. Das Schaltglied SW30 liefert entweder das Massepotential Vss oder das Potential der internen Spannungsversorgungs-Leitung LVl an die Konstantstromquelle CC"Sl"O gesteuert von der BIST-Schaltung 42.
[0197] Weiter empfängt der Transistor TN"I"l an seinem Gate den Ausgang der Referenzpotential Erzeugerschaltung 204a.
[0198] Ein Schaltglied SW32 ist entsprechend dem Gate des Transistors TN12 vorgesehen. Das Schaltglied SW32 wird von der BIST-Schaltung 42 derart gesteuert, dass an das Gate des Transistors TN12 entweder das Massepotential Vss oder ein Potential Vsub das dem absoluten Wert des von der Ladungspumpen-Schaltung 260 gelieferten negativen Potentials -Vsub entspricht, angelegt wird. Dieses Potential Vsub ist nicht besonders eingeschränkt und kann extern durch einen externen Anschluss der integrierten Halbleiterschaltung 1000 geliefert werden.
[0199] Andere als die obigen Elemente sind gleich wie die der internen Versorgungspotential-Erzeugerschaltung 200.1 und der Mess-S chaining 300.1 der ersten Ausführungsform. Die gleichen Abschnitte weisen die gleichen Referenznummern auf und die Beschreibung davon wird nicht wiederholt.
[0200] Fig. 13 zeigt Schaltzustände der Schaltglieder SW20-SW32 in dem in Fig. 12 dargestellten Aufbau während des normalen Betriebs.
[0201] Im normalen Betrieb empfängt der Transistor TN12 des Vergleichers 235 an seinem Gate das Massepotential. Die Konstantstromquelle "CCSl"O des Vergleichers 235 ist mit dem Ausgang der Ladungspumpen-Schaltung 260 verbunden. In der Referenzpotential-Erzeugerschaltung 204a legt das Schaltglied SW20 das externe Versorgungspotential ext. Vcc an die Konstantstromquelle 220 an und das Schaltglied "SW"22 legt den Ausgang der Ladungspumpen-Schaltung 260 an den Einstellwiderstands-Abschnitt TRP an.
[0202] Im normalen Betrieb ist die an den Vergleicher 235 angelegte Vergleichs-Referenzspannung wie oben beschrieben gleich dem Massepotential und deshalb kommt bei der Vergleichs-Referenzspannung kein Fehler vor.
[0203] Durch das Einstellen des Widerstandswertes eines Einstellwiderstands-Abschnittes TRP wird der Transistor TN"I"l in dem Vergleicher 235 mit einem Pegel versorgt, der durch das Teilen des externen Versorgungspotentials ext. Vcc und des negative Potentials -Vsub gemäß einem Wert des Einstellwiderstands-Abschnittes TRP vorbereitet wird. [0204] Der Betrieb der Ladungspumpen-Schaltung 260 wird gemäß dem Vergleich dieses an den Vergleicher 235 angelegten Referenzpotentials VR mit dem Massepotential gesteuert.
[0205] Folglich erreicht das negative Potential den Pegel, der gleich (Massepotential Vss)-((Stromfluss der Konstant-Stromquelle. 220) X (Einstellwiderstand)) ist.
[0206] Fig. 14 ist ein Schaltplan, der den inneren Selbsttestmodus der in Fig. 12 gezeigten Schaltung darstellt und insbesondere die Verbindungszustände der Schaltglieder SW20-SW32 zeigt.
[0207] Der Einfachheit halber wird in der folgenden Beschreibung angenommen, dass die Ladungspumpen-Schaltung 260 ein negatives Potential auf dem Pegel -1 V ausgibt.
[0208] Während des inneren Selbsttestmodus, ist das Schaltglied SW22 auf die Position zum Liefern des Massepotentials Vss an den Einstellwiderstands-Abschnitt TRP gesteuert von der B"I"ST-Scha"l"tung 42 eingestellt. Weiter fordert das Schaltglied SW20 von der Konstantstromquelle 220, ein Potential zu liefern, das um den absoluten Wert des negativen Pegels -Vsub höher als das externe Versorgungspotential ext. Vcc und daher gleich (ext. Vcc + "I")Vo"I"t ist.
[0209] Die Konstantstromquelle CC"Sl"O in dem Vergleicher 235 wird von dem Schaltglied SW30 mit dem Massepotential Vss versorgt und der Transistor TNl 2 in dem Vergleicher 235 empfängt an seinem Gate das dem absoluten Wert des negativen Potentials -Vsub entsprechende Potential (z. B. ein Potential von 1 V) an Stelle des Massepotentials Vss von dem Schaltglied SW32.
[0210] Dadurch sind die Potentiale in den während des inneren Selbsttests arbeitenden Schaltungen um die Spannung des absoluten Wertes des negativen Potentials, das von der Ladungspumpen-Schaltung 260 ausgegeben werden soll, und somit in diesem Fall um 1 V verschoben, und der Vergleicher 235 und andere können mit den so verschobenen Potentialen arbeiten. Folglich können die Schaltvorgänge der Schaltungen, die zum Einstellen des Wertes des Einstellwiderstand-Abschnittes TRP getestet werden, auf den Betrieb mit Potentialen zwischen dem Massepotential und dem Versorgungspotential umgeschaltet werden, ohne dass ein Ungleichgewicht in den Schaltkreisvorgängen verursacht wird.
[0211] In dem obigen Zustand werden die Tests durchgeführt während nach und nach der Wert des Einstellwiderstand-Abschnittes TRP gemäß dem von der BIST-Schaltung 42 gesendeten Signal geändert wird. Während der Tests ändert sich an einem bestimmten Punkt der Ausgang des Vergleichers 235 vom Pegel "H" zum Pegel "L" oder umgekehrt. Dieser Punkt stellt einen optimalen Einstellwert dar. Durch das Programmieren des Programmabschnittes, ein Ausgangssignal auszugeben, das dem von der BIST-Schaltung an diesem Punkt gesendeten Ausgangssignal entspricht, kann die interne Versorgungspotential-Erzeugerschaltung 200.1 das negative Potential auf einem beabsichtigten Pegel erzeugt werden.
[0212] Durch das Durchführen des inneren Selbsttests in der oben beschriebenen Weise, kann der Vergleicher 235, der zum Erzeugen des internen Versorgungspotentials verwendet wird, für das Vergleichen des Ausgangspegels der Referenzpotential-"E"rzeugerschaltung 204a, die mit dem beabsichtigten internen Versorgungspotential eingestellt werden soll, verwendet werden. Daher kann das Einstellen ohne einen Einfluss der durch die Herstellungsschritte des Vergleichers 235 und durch anderes verursachten Schwankungen der Eigenschaften der Elemente genau durchgeführt werden.
[0213] Da es für das Einstellen nicht nötig ist, den Potentialpegel der internen Spannungsversorgungs-Leitung LVl auf das beabsichtigte negative Potential zu steuern kann die für das Einstellen benötigte Zeit verkürzt werden.
[0214] Gemäß dem obigen Aufbau werden die in dem Schaltungsbetrieb verwendeten Spannungen so verschoben, dass das Spannungsverhältnis, das gleich wie im normalen Betrieb ist, während des Einstellvorgangs aufrecht erhalten werden kann ohne eine negative Spannung zu erzeugen. Dies verbessert die Einstellgenauigkeit.
Dritte Ausführungsform
[0215] Fig. 15 zeigt anhand eines Beispiels ein in dem Programmabschnitt 46, der in Fig. 2 dargestellt ist, angeordnetes Programmelement.
[0216] Das Speicherelement des Programmabschnittes 46 könnte durch einen Transistor mit potentialfreiem Gate, wie er allgemein z. B. in einem flash-Speicher verwendet wird, ausgebildet sein.
[0217] Jedoch wird die Beschreibung nach Fig. 15 nur von einem Aufbau gegeben werden, bei dem das Programmelement aus einem magnetoresistivem Element ausgebildet ist.
[0218] Das magnetoresistive Element ist aus einem TMR-Element, das gleich dem schon nach Fig. 32 beschriebenen ist, ausgebildet.
[0219] Ein Programm-Signalausgang kann an den Einstellwiderstands-Abschnitt TRP basierend auf den komplementären Daten, die in den vorhergehenden Speicherelementen gespeichert sind, angelegt werden.
[0220] Nach Fig. 15 beinhaltet ein Programmier-Element PGE einen p-"K"anal MOS-Transistor TP102, einen n-Kana"l" MOS-Transistor TN102, einen η-Kanal MOS-Transistor TN104 und ein TMR-E"l"e"m"ent TMRl, die in Serie zwischen das externe Versorgungspotential ext. Vcc und das Massepotential Vss geschaltet sind, und es beinhaltet auch einen p-Kana"l" MOS-Transistor TP112, einen η-Kanal MOS-Transistor TN112, einen η-Kanal MOS-Transistor TN114 und ein TMR-Element TMR2, die in Serie zwischen das externe
Versorgungspotential ext. Vcc und das Massepotential GND geschaltet sind.
[0221] Die Transistoren TP102 und TN102 haben miteinander verbundene Gates, und die Transistoren TPl 12 und TN112 haben miteinander verbundene Gates.
[0222] Der Verbindungsknoten zwischen den Transistoren TP102 und TN102 wird als ein Knoten nl"O"2 bezeichnet, und der Verbindungsknoten zwischen den Transistoren TP112 und TN112 wird als ein Knoten nll2 bezeichnet.
[0223] Das Gate des Transistors TP112 ist mit dem Knoten nl"O"2 verbunden und das Gate des Transistors TN102 ist mit dem Knoten n"ll"2 verbunden.
[0224] Ein Verbindungsknoten zwischen dem Transistor TN104 und dem TMR-E"l"ement TMRl wird als ein Knoten η 104 bezeichnet und ein Verbindungsknoten zwischen dem Transistor TNl 14 und dem TMR-Element TMR2 wird als ein Verbindungsknoten n"ll"4 bezeichnet.
[0225] Das Programmierungs-Element PGE beinhaltet weiter ein Übertragungsgatter TMGlO, das zwischen den Knoten η 102 und η 112 angeordnet ist um diese miteinander zu verbinden, und ein "Ü"bertragungsgatter TMG20, das zwischen den Knoten nl"O"4 und nll4 angeordnet ist um diese miteinander zu verbinden.
[0226] Das Programmierungs-Element PGE beinhaltet weiter eine ODER-Schaltung ORGlO die ein Signal PRO, das den aktiven Zustand (Pegel "H") bei dem Schreibvorgang (Programmierungs-"V"organg) erreicht, und ein invertiertes Signal "/"PORl eines ersten Einschalt-Resetsignals PORl, das den Pegel "H" erreicht, wenn eine vorher festgelegte Zeit nach dem Einschalten abläuft, empfängt. Das Programmier-Element beinhaltet auch einen Inverter INVlO, der den Ausgang der ODER-Schaltung ORGlO empfängt. Ein η-Kanal MOS-Transistor, der das Übertragungsgatter TMGlO bildet, erhält an seinem Gate den Ausgang der ODER-Schaltung ORGlO und ein p-Kana"l" MOS-Transistor, der das Übertragungsgatter TMGlO bildet empfängt an seinem Gate den Ausgang des Inverters INVlO.
[0227] Das Programmier-Element PGE beinhaltet weiter eine ODER-Schaltung ORGl 2, die Signale PRO und "/"PORl empfängt, und einen Inverter IN"V1"2, der den Ausgang der ODER-Schaltung OR"G1"2 empfängt. Der Ausgang der ODER-Schaltung OR"G1"2 wird an das Gate eines n-Kana"l" MOS-Transistors, der das Übertragungsgatter TMG20 bildet, angelegt, und der Ausgang des Inverters IN"V1"2 wird an das Gate eines p-Kanal MOS-Transistors angelegt, der das Übertragungsgatter TMG20 bildet.
[0228] Das Programmier-Element PGE beinhaltet weiter einen Zugriffs-Transistor TRa"I"O, der zwischen dem Knoten η 102 und einem ersten Ausgangsknoten angeordnet ist, und einen Zugriffs-Transistor TRal2, der zwischen dem Knoten n"ll"2 und einem zweiten Ausgangsknoten angeordnet ist. Die Pegel der Gates der Transistoren TRa"I"O und TRal2 werden durch eine Lese-"W"ort-"L"eitung RWL gesteuert.
[0229] Das Programmier-Element PGE beinhaltet weiter einen Schreibpuffer WB"F"lO. Der Schreibpuffer WB"F"lO beinhaltet eine NAND-Scha"l"tung NAGlO, die das Signal PRO und ein Signal OW empfängt, das aktiv wird, wenn der Pegels "L" bei dem Programmierungs-"V"organg geschrieben wird, eine NAND-Schaltung NAG12, die das Signal PRO und ein Signal "IW" empfängt, das aktiv wird, wenn der Pegel "H" bei dem Programmierungs-"V"organg geschrieben wird, und η-Kanal MOS-Transistoren TNWlO und TNW12, die in Serie zwischen das Versorgungspotential ext. Vcc und das Massepotential Vss geschaltet sind. Der Transistor TNWlO empfängt den Ausgang der NAND-Schaltung NAGlO an seinem Gate und der Transistor TN"W1"2 empfängt den Ausgang der NAND-Schaltung NAG12 an seinem Gate.
[0230] Ein Verbindungsknoten zwischen den Transistoren TNWlO und TNW12 ist mit dem Knoten nl"O"4 verbunden. [0231] Das Programmierungs-Element PGE beinhaltet weiter einen Schreibpuffer WBF20. Der Schreibpuffer WBF20 beinhaltet eine NAND-Schaltung NAG20, die das Signal PRO und ein Signal 1 W empfängt, das beim Schreiben des Pegels "H" in dem Programmier-"V"organg aktiv wird, und eine NAND-Schaltung NAG22, die das Signal PRO und ein Signal OW empfängt, das beim Schreiben des Pegels "L" aktiv wird, sowie η-Kanal MOS-Transistoren TNW20 und TNW22, die in Serie zwischen das externe Versorgungspotential ext. Vcc und das Massepotential Vss geschaltet sind. Der Transistor TNW20 empfängt den Ausgang der NAND-Schaltung NAG20 an seinem Gate und der Transistor TNW22 empfängt den Ausgang der NAND-Schaltung NAG22 an seinem Gate.
[0232] Ein Verbindungsknoten zwischen den Transistoren TNW20 und TNW22 ist mit dem Knoten nll4 verbunden. [0233] Das Programmierungs-Element PGE beinhaltet weiter eine Zifferleitung DGLl zum Erzeugen eines zum Schreiben eines Datenwertes in das TMR-Element TMRl angelegten Magnetfeldes und eine Zifferleitung DGL2 zum Erzeugen eines zum Schreiben eines Datenwertes in das TMR-Element TMR2 angelegten Magnetfeldes.
[0234] Die Zifferleitungen DGLl und DGL2 dienen als Schreib-Wort-Leitungen, die schon bezüglich Fig. 34 in bezug auf die TMR-E"l"emente TMRl bzw. TMR2 beschrieben wurden.
[0235] Die Verbindungen zwischen den Knoten nl"O"4 und nll4 sind so angeordnet, dass die Stromflusswerte, die von den Schreibpuffern geliefert werden, entgegengesetzte Richtungen in den TMR-E"l"e"m"enten TMRl bzw. TMR2 haben.
[0236] Wegen des obigen Aufbaus werden Daten so in die TMR-Elemente TMRl und TMR2 gemäß dem Pegel des Schreibdatenwertes geschrieben, dass das eine und das andere der TMR-Elemente TMRl und TMR2 einen hohen bzw. einen niedrigen Widerstand haben könnten.
[0237] Die Transistoren TN104 und TN114 werden mit einem Referenzpotential Vref an ihren Gates versorgt.
[0238] Folglich steigen die Potentialpegel der Knoten nl"O"4 und nll4 nicht auf oder über das Potential von (Vref— Vth) an, wobei Vth eine Schwellspannung für jeden der Transistoren TN104 und TN114 darstellt. Daher wird der Durchbruch der TMR-Elemente verhindert.
[0239] Die Transistoren TN102 und TN112, sowie die Transistoren TP102 und TP112 bilden Haltekreis-Schaltungen. Als Folge davon sind die komplementäre Daten tragenden TMR-Elemente TMRl und TMR2 auf der Source-Seite der die Haltekreis-Schaltung bildenden Transistoren TN102 bzw. TN112 angeordnet. Alternativ dazu könnte ein Aufbau verwendet werden, bei dem die komplementäre Daten tragenden TMR-Elemente TMRl und TMR2 auf den Source-Seiten der Transistoren TP102 und TP112 angeordnet sind. [0240] Unmittelbar nachdem die integrierte Halbleiterschaltung 1000 gebildet ist werden beide Widerstandselemente in einen Zustand gesetzt, in dem sie niedrige Widerstandswerte haben und daher wird der Widerstandswert von einem der Widerstandselemente durch den Schreibvorgang auf einen hohen Wert gesetzt.
[0241] Fig. 16 zeigt schematisch die Schaltvorgänge während des Programmierens des Programmierungs-Elementes PGE und nach dem Einschalten.
[0242] Während des Programmierens ist das Signal PRO auf dem Pegel "H" und beide Übertragungsgatter TMGlO und TMG20 sind eingeschaltet. In diesem Zustand lässt jeder der Schreibpuffer WBFlO und WBF20 einen Strom auf eine Seite des entsprechenden TMR-E"l"ementes durch, und zur gleichen Zeit, lassen die Schreibpuffer WBFlO und
WBF20 Ströme zu beiden Zifferleitungen DGLl und DGL2 in die gleiche Richtung durch. Die durch die Zifferleitungen DGLl oder DGL2, sowie die Verbindung zwischen den Knoten nl"O"4 und nll4 fließenden Ströme bilden ein Magnetfeld, das den Widerstandswert des TMR-"E"lements "a"ndert. Die Zifferleitungen tragen die Ströme in die gleiche Richtung wie zuvor beschrieben, aber der zwischen den Knoten nl"O"4 und nll4 des TMR-E"l"ementes fließende Strom ändert seine Richtung abhängig von den zu schreibenden Daten.
[0243] Die Verbindungen sind in entgegensetzten Richtungen derart angeordnet, dass Stromrichtungen bereit gestellt werden, die zueinander komplementäre Magnetfelder in den TMR-E"l"e"m"enten TMRl bzw. TMR2 bilden.
[0244] Es wird angenommen, dass das TMR-E"l"ement TMRl auf der linken Seite in Fig. "1""6" einen geringen Widerstandswert und das TMR-Element TMR2 auf der rechten Seite einen großen Widerstandswert als Folge des Schreibens hat.
[0245] Es wird nun eine Beschreibung des Vorgangs des Auslesens von Daten aus dem Programmierungs-Element PGE gegeben.
[0246] Nach dem Einschalten steigen zwei Arten von Einschalt-Resetsignalen PORl und P"O"R2 so an, dass das Signal P"O"R2 nach dem Ablaufen einer vorher festgelegten Zeit von der Aktivierung des Signal PORl an aktiv wird.
[0247] Für eine vorher festgelegte Zeitspanne nach dem Einschalten, halten beide Signale PORl und P"O"R2 wie oben beschrieben den Pegel "L", so dass interne Knoten η 102 und n"ll"2 durch das "Ü"bertragungsgatter TMGlO kurzgeschlossen werden und die Knoten 104 und 114 werden durch das Übertragungsgatter TMG20 auch kurzgeschlossen.
[0248] Fig. "18" zeigt schematisch einen Zustand des Programmierungs-Elements PGE während einer Zeit nach dem Ansteigen des Signals PORl und vor dem Ansteigen des Signa"l"s P"O"R2.
[0249] Wenn das Signal PORl auf den Pegel "H" ansteigt, wird der kurzgeschlossene Zustand freigegeben, so dass die durch die Transistoren TP102, TN102, TP112 und TN112 gebildete Haltekreis-Schaltung den Betrieb beginnt und die Potentiale an den Knoten η 102 und n"ll"2 tendieren entweder dazu, den Pegel "L" oder den Pegel "H" zu erreichen. Da die TMR-E"l"emente unterschiedliche Widerstandswerte haben, werden die Knoten nl"O"2 und nll2 in jeweils unterschiedlichem Maße entladen und die Potentiale ändern sich mit unterschiedlichen Raten oder Geschwindigkeiten, so dass der durch die Haltekreis-Schaltung festgehaltene Datenwert festgelegt wird.
[0250] Gemäß der schon in Fig. "1""6" dargestellten Programmierung, wird das Entladen durch den Transistor TN112 in geringerem Maße entsprechend dem einen großen Widerstandswert habenden TMR-Element TMR2 ausgeführt, und daher ist das Herunterziehen auf den Pegel "L" schwach, so dass das Potential an dem Knoten nll2, der dem n-"K"anal MOS-Transistor auf der Seite des schwachen Herunterziehens entspricht, sich zu einer höheren Seite hin verschiebt. [0251] Fig. "19" zeigt schematisch einen Zustand des Programmierungs-Elements PGE nach dem Ansteigen von beiden Signalen PORl und P"O"R2.
[0252] In diesem Fall erreicht der Pegel der mit dem Signa"l" P"O"R2 versorgten Lese-"W"ort-"L"eitung RWL den Pegel "H" gemäß der Aktivierung des Signals P"O"R2, so dass beide Zugriffs-Transistoren TRa"I"O und TRal2 eingeschaltet sind. Gemäß dem werden die in dem Programmierungs-Element PGE gespeicherten Daten als Datenwerte PO und "/"PO ausgelesen.
[0253] Fig. 20 ist eine Zeitablaufdarstellung, die einen Auslese Vorgang für das in Fig. 15 gezeigte Programmierungs-Element PGE darstellt.
[0254] Zu einer Zeit t"i" wird die integrierte Halbleiterschaltungs-"V"orrichtung 1000 eingeschaltet, so dass das externe Versorgungspotential ext. Vcc auf eine vorher festgelegte Spannung anzusteigen beginnt. Als Antwort darauf gibt der Steuerabschnitt 20 zu einer Zeit t2 das erste Einschalt-Resetsignal PORl aus. Für einen Zeitraum zwischen den Zeiten t"i" und t2 sind daher wie bereits in bezug auf Fig. 17 beschrieben beide Übertragungsgatter TMGlO und TMG20 an.
[0255] Zu der Zeit t2 steigt das Signal PORl an und die Übertragungsgatter TMGlO und TMG20 werden als Antwort auf dieses Ansteigen wie in Fig. "18" gezeigt ausgeschaltet. Daher beginnt die aus den Transistoren TP102, TN104, TP112 und TN114 gebildete Haltekreis-Schaltung ihren Betrieb.
[0256] Wenn das TMR-Element TMR2 wie bereits beschrieben derart vorprogrammiert ist, dass es einen höheren Widerstands wert hat, wird der Knoten η 102 auf den Pegel "L" in einem größeren Ausmaß entladen, da das mit der Source-Seite des Transistors TN102 verbundene TMR-Element einen niedrigeren Widerstandswert hat. Daher ändert sich der Knoten auf den Pegel "L" und der Knoten nll2 ändert sich auf den Pegel "H".
[0257] Danach steigt das zweite Einschalt-Resetsignal P"O"R2 zu einem um eine der Abtastzeit entsprechende Zeit nach dem Zeitpunkt t2 verzögerten Zeitpunkt t3 an, wenn eine vorher festgelegte Zeit vom Zeitpunkt t"i" an abläuft. Dadurch werden wie in Fig. "19" gezeigt beide Zugangs-Transistoren TRa"I"O und TRal2 eingeschaltet um einen Datenwert auszugeben, der extern festgehalten wird.
[0258] Wegen der obigen Strukturen ist es möglich, die Einstelldaten für die interne Versorgungspotential-Erzeugerschaltung durch die magnetoresistiven Elemente nichtflüchtig zu speichern.
Vierte Ausführungsform
[0259] Gemäß dem in Fig. 15 dargestellten Programmierungs-Element PGE der dritten Ausführungsform wird der Datenwert durch die Vorprogrammierung, die durch extern angelegte Magnetfelder so ausgeführt wird, dass die beiden TMR-Elemente TMRl bzw. TMR2 unterschiedliche Widerstandswerte haben können, nichtflüchtig festgehalten.
[0260] Jedoch ist es gemäß dem in Fig. 2 dargestellten, den Programmabschnitt 46 verwendenden Aufbau notwendig, die zu programmierenden Daten nur einmal zu schreiben, und ein solcher Aufbau, dass ein Magnetfeld extern angelegt wird um den Widerstandswert des TMR-E"l"ements zu ändern, ist nicht erforderlich.
[0261] Wenn insbesondere die in Fig. 15 gezeigten Transistoren TN104 und TNl 14 entfernt werden, zerstört dies eine Tunnelbarriere TB in einem der TMR-Elemente TMRl und TMR2, und besonders in dem einer für die Programmierung höheren Spannung unterworfenen TMR-Element. Wenn ein solcher Durchbruch statt findet, dann hat das TMR-Element einen ausreichend geringen Widerstandswert. Durch das Ausnützen der oben beschriebenen Merkmale könnten Daten nichtflüchtig gespeichert werden. Dieser Aufbau kann vorteilhafter verwendet werden, wenn irgend einer der auf der integrierten Hal"bl"eiterschaltungs-"V"orrichtung 1000 integrierten internen Schaltkreise 100.1-100.4 mit einem MRAM versehen ist, da die Elemente der obigen Struktur durch das gleiche Verfahren ausgebildet werden können.
[0262] Fig. 21 ist ein Schaltplan, der einen Aufbau eines Programmierungs-Elements PGE' zum Ausführen des obigen Vorgangs darstellt.
[0263] Der Aufbau in Fig. 21 unterscheidet sich von dem Aufbau des in Fig. 15 dargestellten Programmierungs-Elements PGE wie folgt.
[0264] Das Programmierungs-Element PGE' ist nicht mit einer ODER-Schaltung ORGlO zum Steuern des Ein/Aus-Schaltens des "Ü"bertragungsgatters TMGlO versehen, und ist derart eingerichtet, dass das Signal PORl direkt an den Inverter anlegt wird.
[0265] Gemäß diesem ist das "Ü"bertragungsgatter TMGlO so angeordnet, dass es eingeschaltet ist, wenn das Signal PORl auf dem Pegel ""L"" ist und ist ausgeschaltet, wenn das Signale PORl den Pegel "H" erreicht.
[0266] Weiter ist das Programmierungs-Element PGE' nicht mit einer ODER-Schaltung "O"RG12 zum Steuern des Ein-/Aus-Schaltens des Übertragungsgatters TMG20 versehen und es ist derart eingerichtet, dass das Signal "/"PORl direkt an den Inverter INV12 angelegt wird. Daher ist das Übertragungsgatter TMG20 an, wenn das Signal "/"PORl auf dem Pegel "H" ist (d. h., wenn das Signal PORl auf dem Pegel ""L"" ist). [0267] Da es nicht notwendig ist die Widerstandswerte der TMR-E"l"e"m"ente TMRl und TMR2 durch das externe Anlegen eines Magnetfeldes zu ändern, werden die beiden Zifferleitungen DG"L"l und DG"L"2 nicht verwendet.
[0268] Weiter ist es im Gegensatz zu der Verbindungs-An-Ordnung in Fig. 15 nicht notwendig, die Verbindungen zwischen den Knoten nl"O"4 und nll4 anzuordnen um Ströme in entgegengesetzter Richtung bereit zu stellen.
[0269] Andere Elemente als oben sind im wesentlichen gleich denen des in Fig. 15 dargestellten Programmierungs-Elements PGE. Die gleichen Elemente weisen die gleichen Bezugszeichen auf und deren Beschreibung wird nicht wiederholt.
[0270] Fig. 22 zeigt schematisch Zustände verschiedener Elemente während des Programmierens des in Fig. 21 dargestellten Programmierungs-Elements PGE'.
[0271] Insbesondere zeigt Fig. 22 einen Vorgang zum Speichern des Pegels "H" an dem Knoten nl"O"2.
[0272] Die Pegel der Signale OW und "I"W sind so gesetzt, dass der Transistor TNWlO aus, der Transistor TNW12 an, der Transistor TNW20 an und der Transistor TNW22 aus ist. [0273] Daher wird das Versorgungspotential an das TMR-Element TMR2 angelegt um den Durchbruch der Isolierung in der Tunnelbarriere TB davon zu bewirken, so dass der Widerstandswert des TMR-E"l"ements TMR2 abnimmt. Dieser Zustand ist in Fig. 22 durch das Hinzufügen eines Widerstands BRR eines geringeren Widerstandswertes parallel zu dem TMR-E"l"e"m"ent TMR2 dargestellt.
[0274] Fig. 23 zeigt schematisch einen Zustand des in Fig. 21 dargestellten Programmierungs-Elements PGE' unmittelbar nach dem Einschalten.
[0275] In diesem Fall ist das Signal PORl auf dem Pegel ""L"" und das Signa"l""/"POR"l" ist auf dem Pegel "H". Daher sind beide Übertragungsgatter TMGlO und TMG20 an.
[0276] Fig. 24 zeigt einen Zustand nach dem Einschalten des in Fig. 21 gezeigten Programmierungs-Elements PGE' und insbesondere einen Zustand, bei dem das Einscha"l"t-Resetsignal PORl als Antwort auf das Einschalten den Pegel "H" erreicht. In diesem Zustand sind beide Übertragungsgatter TMGlO und TMG20 aus. Daher beginnt die aus den Transistoren TP102, TN102, TP112 und TN112 ausgebildete Haltekreis-Schaltung den Haltekreis-Schaltungsbetrieb.
[0277] Da der Widerstand wie schon beschrieben auf der Seite des TMR-Elements TMR2 geringer ist, wird der Knoten n"ll"2 in einem höherem Maße auf den Pegel ""L"" entladen. Daher geht die Schaltung in den stabilen Zustand, wenn der Knoten nll2 den Pegel ""L"" erreicht. Folglich erreicht der Knoten nl"O"2 den Pegel "H", der dem geschriebenen Zustand in der programmierten Schaltung entspricht.
[0278] Fig. 25 zeigt schematisch einen Zustand zum Lesen von Daten in dem in Fig. 21 dargestellten Programmierungs-Element PGE'.
[0279] In diesem Fall wird die Lese-"W"ort-Leitung RWL mit einem verzögerten Einschalt-Resetsignal DPORl versorgt, das um eine vorher festgelegte Zeit gegenüber dem Einschalt-Resetsignal PORl verzögert ist. Daher sind beide Zugriffs-Transistoren TRa"I"O und TRal2 an. Als Antwort darauf werden die Pegel der Knoten η 102 und n"ll"2 extern als Daten PO und "/"PO ausgelesen.
[0280] Fig. 26 ist eine Zeitablaufdarstellung, die das Lesen in dem schon in bezug auf Fig. 22-25 beschriebenen Programmierungs-Element PGE' wiedergibt.
[0281] Ähnlich Fig. 20 wird eine externe Spannungsversorgung zu einer Zeit t"i" eingeschaltet, so dass das Versorgungspotential auf einen vorher festgelegten Pegel hin zu steigen beginnt. Zu diesem Zeitpunkt sind beide Übertragungsgatter TMGlO und TMG12 wie in Fig. 23 gezeigt an. [0282] Zum Zeitpunkt t2 beginnt das Einschalt-Resetsignal PORl anzusteigen. Damit werden beide Übertragungsgatter TMGlO und TMG20 wie in Fig. 24 gezeigt ausgeschaltet. Als Antwort darauf wird der Abtastvorgang gemäß den Widerstandswerten der Übertragungsgatter TM"GlO" und TMG12 ausgeführt.
[0283] Zur Zeit t3 gibt die Steuerschaltung 20 das verzögerte Einschalt-Resetsignal DPORl aus, das gegenüber dem Einschalt-Resetsignal PORl um eine vorher festgelegte Zeit verzögert ist. Als Antwort darauf erreicht die Lese-"W"ort-Leitung RWL den Pegel "H" und die Zugriffs-Transistoren TRa"I"O und TRal2 werden eingeschaltet. Damit wird der in dem Programmierungs-Element PGE' gespeicherte Datenwert ausgelesen.
[0284] Der oben beschriebene Aufbau kann ähnliche Effekte wie die der dritten Ausführungsform erreichen.
Fünfte Ausführungsform
[0285] Es wurde der Aufbau beschrieben, bei dem magnetische Tunnelübergänge verwendend Übertragungsgatter TMGlO und TM"G1"2 für das nichtflüchtige Speichern von Daten in dem in Fig. 2 gezeigten Programmabschnitt 46 ben"ü"tzt werden.
[0286] Jedoch, wenn der interne Schaltkreis 100.1 aus einer Speicherschaltung besteht, können die magnetoresistiven Tunnelelemente für das Speichern von fehlerhaften Adressen, die durch redundanten Ersatz ersetzt werden sollen, verwendet werden.
[0287] Die fünfte Ausführungsform wird in Zusammenhang mit dem obigen Aufbau beschrieben werden.
[0288] Fig. 27 ist ein "s"chematisches Blockschaltbild, das den Aufbau einer solchen Speicherschaltung 100.1 zeigt.
[0289] Der Aufbau, bei dem die magnetoresistiven Elemente für das Speichern von fehlerhaften, durch redundanten Ersatz zu ersetzenden Adressen verwendet werden, kann nicht nur auf den Fall angewendet werden, wo die Speicherschaltung und die logische Schaltung auf einem Chip wie in Fig. 1 gezeigt integriert sind, sondern auch auf den Fall, bei dem nur die Speicherschaltung auf einem Chip integriert ist. [0290] In der Speicherschaltung könnten die Speicherzellen zum Speichern von extern zu übertragenden Daten Speicherzellen eines herkömmlichen dynamischen Direktzugriffsspeichers sein und könnten auch Speicherzellen eines statischen Direktzugriffsspeichers sein. Wenn jedoch die Schaltung das MRAM verwendet, bei dem die Speicherzellen magetoresistive Tunnelübergänge verwenden, kann das Programm-Element in dem gleichen Schritt gebildet wer-
den. Das ist für die Integration vorteilhafter.
[0291] Nach Fig. 27 beinhaltet die Speicherschaltung 100.1 eine Gruppe von Adresssignal-Eingangsknoten 102 zum Empfangen extern gelieferter Adresssignale, ein Gruppe von "S""t"euersignal-"E"ingangsknoten 104 zum E"m"pfangen von extern gelieferten Steuersignalen und eine Gruppe von Daten-Ein-/Ausgabe-Knoten 106 zum externen Übertragen von Daten.
[0292] Die Speicherschaltung 100.1 beinhaltet weiter einen Adresspuffer 110, der die Adresssignale von einer Gruppe von Adresssignal-Eingangsknoten 102 empfängt, um sie in gegenseitig komplementäre interne Adresssignale umzuwandeln, einen Steuersignal-Eingangspuffer 112 zum Empfangen der Signale von der Gruppe von Steuersignal-Eingangsknoten 104, eine Steuerschaltung 120, die die Signa"l"e von dem "St"euersignal-"E"ingangspuff er 112 empfängt um die Steuersignale zum Steuern von internen Schaltvorgängen der Speicherschaltung 100.1 auszugeben, und ein Speicherzellenfeld 130.1, die eine Vielzahl von Speicherzellen MC in Zeilen und Spalten beinhaltet. [0293] In dem Speicherzellenfeld 130.1 können die Speicherzellen-Zeilen in einen normalen Speicherzellen-Zeilen-Bereich NR, der die normalen Speicherzellen-Zeilen enthält, und einen Ersatz-Speicherzellen-Zeilen-Bereich SR, der die redundanten Speicherzellen-Zeilen beinhaltet, unterteilt werden. In dem Speicherzellenfeld 130.1 können die Speicherzellen-Spalten in einen normalen Speicherzellen-Spalten-Bereich NC, der die normalen Speicherzellen-Spalten enthält, und einen Ersatz-Speicherzellen-Spalten-Bereich SC, der die redundanten Speicherzellen-Spalten enthält, unterteilt werden.
[0294] Wort-Leitungen W"L" werden jeweils entsprechend den jeweiligen Zeilen in dem Speicherzellenfeld 130.1 vorgesehen und Bit-Leitungen BL sind jeweils entsprechend den Speicherzellen-Spalten in dem Speicherzellenfeld 130.1 angeordnet. An jedem Kreuzungspunkt zwischen den Bit-Leitungen und den Wort-Leitungen wird eine Speicherzelle MC angeordnet. In Fig. 27 ist nur eine Speicherzelle MC dargestellt.
[0295] Die Speicherschaltung 100.1 beinhaltet weiter eine Vielzahl von Speicherzellenfelder, die alle einen Aufbau ähnlich dem des Speicherzellenfelds 130.1 haben. Es wird angenommen, dass jedes der Speicherzellenfelder als eine sogenannte "Bank" arbeitet. Fig. 27 zeigt ein Beispiel, das zusätzlich ein Speicherzellenfeld 130.2 beinhaltet. Die Bänke werden gemäß einem Adresssignal ausgewählt.
[0296] Die Speicherschaltung 100.1 beinhaltet weiter einen Zeilen-Decoder 132, der durch die Steuerschaltung 120 derart gesteuert wird, dass er ein Signal für das Auswählen einer entsprechenden Speicherzellen-Zeile (Wort-Leitung WL) gemäß einem vom Adresspuffer 110 gesendeten internen Adresssignal erzeugt, einen Redundanzzeilen-Decoder 134, der gemäß den Ergebnissen eines Vergleichs zwischen dem von dem Adresspuffer 110 gesendeten internen Adresssignal und den vorgespeicherten fehlerhaften Zeilen-"A"dressen eine redundante Zeile auswählt und die Auswahl der normalen Speicherzellen-Zeile sperrt, einen Wort-"L"eitungs-Treiber 136 zum Steuern des Potentialpegels der entsprechenden Wort-Leitung gemäß dem vom Zeilen-Decoder 132 gesendeten Zeilen-Auswahlsignal, und einen Wort-Leitungs-Treiber 138 zum Steuern der Wort-Leitung in der entsprechenden redundanten Zeile gemäß einem vom Redundanzzeilen-Decoder 134 gesendeten Signal.
[0297] Die Speicherschaltung 100.1 beinhaltet weiter einen Spalten-Decoder 142 zum Auswählen einer normalen Speicherzelle in dem Speicherzellenfeld 130.1 gemäß dem von dem Adresspuffer 110 gesendeten internen Spalten-Adresssignal, einen Redundanzspalten-Decoder 144, der gemäß dem von dem Adresspuffer 110 gesendeten internen Spalten-Adresssignal die redundante Speicherzellen-Spalte auswählt und die Auswahl der normalen Speicherzellen-Spalte sperrt, eine Abtastverstärker- und Ein-/Ausgabe-Schaltung 150, die eine Speicherzellen-Spalte (Bit-Leitung) zum Lesen oder Schreiben von Daten gemäß einem vom Spalten-Decoder 142 oder dem Redundanzspalten-Decoder 144 gesendeten Spalten-"A"uswahlsignals YS auswählt, und einen Daten-Ein-/Ausgabe-Puffer 160, der ausgelesene Daten von der Abtastverstärker- und Ein-/Ausgabe-Schaltung 150 empfängt um sie an die Gruppe von Daten-Ein-/Ausgabe-Knoten 106 anzulegen, oder Daten von der Gruppe von Ein-/Ausgabe-Knoten 106 empfängt um sie an die Abtastverstärker- und Ein-/Ausgabe-Schaltung 150 anzulegen. [0298] Fig. 28 ist ein "s"chematisches Blockschaltbild, das in Ausschnitten den in Fig. 27 gezeigten Redundanzzeilen-Decoder darstellt und vor allem eine Vergleichs-Schaltung 135 für das Ziehen eines Vergleichs zwischen der vorprogrammierten fehlerhaften Zeilen-"A"dresse und der angelegten internen Zeilen-Adresse zeigt.
[0299] Gemäß den Eingangs-Adresssignalen, liefert der Adresspuffer 110 interne Zeilen-Adresssignale RAO-RAn, sowie Signale "/"RAO-"Z"RAn auf einem Pegel, der komplementär zu denen der internen Zeilen-Adresssignale RAO-RAn ist, an die Vergleichs-Schaltung 135. [0300] Z. B. ist eine Programmierungs-Schaltung PRGO entsprechend für die internen Zeilen-Adresssignale RAO und "/"RAO vorgesehen. Ein Transistor TRa32 ist zwischen die Programmierungs-Schaltung PRGO und das Massepotential Vss angeordnet und empfängt das Signal "/"RAO an seinem Gate. Ein Transistor TRa42 ist zwischen die Programmierungs-Schaltung PRGO und das Massepotential Vss angeordnet und empfängt das interne Zeilen-Adresssignal an seinem Gate.
[0301] Für andere interne Zeilen-Adresssignale RAi und "/"RAi (i = 2-n) sind da Programmierungs-Schaltungen RPGi angeordnet, sowie Transistoren TRa32 and TRa42.
[0302] Wie später beschrieben wird entlädt die Programmierungs-Schaltung PRGO einen gemeinsamen Knoten CNL, wenn ein vorgespeicherter Datenwert nicht mit den internen Zeilen-Adresssignalen RAO und "/"RAO übereinstimmt. Dies gilt auch in bezug auf andere Programmierungs-Schaltungen PRGi.
[0303] Die Vergleichs-Schaltung 135 beinhaltet weiter einen p-Kana"l" MOS-Transistor TP300 zum vorherigen Aufladen des Knotens CNL auf den Pegel "H" gemäß einem Vorladesignal "/"PC, einen Inverter "H"MV300 zum Empfangen des Pegels des Knoten CNL an seinem Eingang, und einen p-Kana"l" MOS-Transistor TP302, der parallel zu dem Transistor TP300 geschaltet ist und den Ausgang des Inverters INV300 an seinem Gate empfängt.
[0304] Der Ausgang des Inverters INV300 wird als ein Signal H"/"M ausgegeben, das wiedergibt, ob die vorgespeicherte fehlerhafte Adresse mit den internen Adresssignalen RAO und "/"RAO-RAn und "/"RAn übereinstimmt.
[0305] Fig. 29 ist ein Schaltplan, der einen Aufbau einer in Fig. 28 dargestellten Programmierungs-Schaltung PRGO zeigt.
[0306] Andere Programmierungs-Schaltungen haben im wesentlichen den gleichen grundlegenden Aufbau.
[0307] Die Programmierungs-Schaltung PRGO beinhaltet einen p-Kanal MOS-Transistor TP"310", der zwischen den internen Knoten n300 und das Versorgungspotential angeordnet ist, für das Steuern des Knoten n300 auf den Pegel "H" gemäß dem Haltekreis-"V"orlade-Signal "/"LPC, und sie beinhaltet auch einen p-Kanal MOS-Transistor TP202, einen n-Kana"l" MOS-Transistor TN202 und ein TMR-E"l"ement TMR21, die in Serie zwischen den Knoten n300 und einen
internen Knoten n302 geschaltet sind, sowie einen p-Kana"l" MOS-Transistor TP212, einen η-Kanal MOS-Transistor TN212 und ein TMR-E"l"e"m"ent TMR22, die in Serie zwischen die Knoten n300 und n302 geschaltet sind. Der Knoten n302 ist selektiv durch ein Schaltglied SW300 mit dem Massepotential Vss und dem Versorgungspotential verbunden.
[0308] Ein Verbindungsknoten zwischen den Transistoren TP202 und TN202 wird als ein Knoten N202 bezeichnet, und ein Verbindungsknoten zwischen dem Transistor TN202 und dem TMR-Element TMR"21" wird als ein Knoten N204 bezeichnet. Ebenso wird ein Verbindungsknoten zwischen den Transistoren TP"212" und TN"212" als ein Knoten N"212" bezeichnet und ein Verbindungsknoten zwischen dem Transistor TN"212" und dem TMR-Element TMR22 wird als ein Knoten N214 bezeichnet.
[0309] Die Gates der Transistoren TP202 und TN202 sind miteinander verbunden und das Gate des Transistors TN202 ist mit dem Knoten N212 verbunden.
[0310] Die Gates der Transistoren TP"212" und TN"212" sind miteinander verbunden und das Gate des Transistors TN212 ist mit dem Knoten N202 verbunden.
[0311] Der Knoten N202 empfängt ein Programmierungs-Signal PA über einen Zugriffs-Transistor TRa20, der gemäß einem Schreibsteuer-Signal WS eingeschaltet ist. Der Knoten N212 empfängt ein Programmierungs-Signal "/"PA über einen Zugriffs-Transistor TRa22, der gemäß einem Schreibsteuer-Signal WS eingeschaltet ist.
[0312] Die Programmierungs-Schaltung PRGO enthält weiter einen η-Kanal MOS-Transistor TRa30, der zwischen den gemeinsamen Knoten "C"N"L" und einen Transistor TRa32 angeordnet ist und dessen Gate mit dem Knoten N202 verbunden ist, sowie einen Transistor TRa40, der zwischen den gemeinsamen Knoten "C"N"L" und einen Transistor TRa42 angeordnet ist und dessen Gate mit dem Knoten N"212" verbunden ist.
[0313] Während des Programmierungs-"V"organgs zum Programmieren einer fehlerhaften Adresse ist das Schaltglied SW30 in der den Knoten n302 mit Versorgungspotential versorgenden Stellung. In diesem Zustand, wenn das Signa"l" WS den Pegel "H" erreicht um die beiden Transistoren TRa20 und TRa22 einzuschalten, wird der Transistor TN"212" eingeschaltet um eine hohe Spannung an das TMR-Element TMR22 anzulegen, wenn die Signale PA und "/"PA z. B. auf dem Pegel "H" bzw. "L" sind.
[0314] Daher tritt ein Isolations-Durchbruch in der Tunnelbarriere TB des TMR-E"l"ements 22 auf, und der Widerstandswert des TMR-Elements TMR22 nimmt ab.
[0315] Bei dem Vorgang des Vergleichens der gespeicherten fehlerhaften Adresse mit der internen Zeilen-"A"dresse ist das Schaltglied SW30 in der Stellung für das Versorgen des Knotens n302 mit dem Massepotential. In diesem Zustand, wenn das Haltekreis-"Vo"rlade-Signal "/"LPC den Pegel "L" erreicht, ist der Knoten N"212" über das TMR-Element TMR22, das einen geringeren Wiederstandswert hat, mit dem Massepotential verbunden, so dass der Knoten N212 den Pegel "L" und der Knoten N202 den Pegel "H" erreicht. Dadurch wird die Schaltung stabil.
[0316] Wenn der oben beschriebene Programmierungs-Vorgang ausgeführt ist und das Signal "/"LPC den Pegel "L" erreicht, ist der Transistor TRa30 eingeschaltet und der Transistor TRa40 ist ausgeschaltet.
[0317] Wenn die Signale "/"RAO und RAO auf dem Pegel "H" bzw. "L" sind, wird der gemeinsame Knoten CNL entladen um den Pegel "L" zu erreichen. [0318] Umgekehrt, wenn die Signale "/"RAO und RAO auf dem Pegel "L" bzw. "1"7""1"""" sind, hält der Knoten den vorher aufgeladenen Zustand auf dem Pegel "H" gemäß dem Vorlade-Signal "/"PC. Daher erreicht das Signal H"/"M den Pegel "L", wenn die vorgespeicherte Adresse den angelegten internen Zeilen-Adress-Signalen RAO und "/"RAO-RAn und "/"RAn entspricht. Wenn nicht, dann erreicht das Signal H"/"M den Pegel "H".
[0319] Fig. 30 ist eine Zeitablaufdarstellung, die einen Vorgang der in Fig. 28 dargestellten Vergleichs-Schaltung 135 zeigt.
[0320] Fig. 30 zeigt einen Vorgang, bei dem die Programmierungs-Schaltung die Zeilen-Adressen gespeichert hat und damit die programmierte fehlerhafte Zeilen-"A"dresse mit dem internen Zeilen-Adress-Signal verglichen wird.
[0321] In diesem Fall wird die Aktivierung des Speichers gemäß einem Steuersignal zu einer Zeit t"i" angewiesen und es wird angenommen, dass beide Signale "/"LPC und "/"PC den Pegel "L" gemäß dieser Anweisung erreichen. Wenn die Aktivierung einer Bank zu einer Zeit t2 angewiesen wird, erreicht eine "Ba"nkaktivierungs-Marke BA"F"L den Pegel "H" in der ausgewählten Bank. Es wird angenommen, dass das Signal "/"PC gemäß dieser "Ba"nkaktivierung den Pegel "H" erreicht und damit die programmierte fehlerhafte Adresse mit der internen Zeilen-Adresse verglichen wird. Gemäß den Ergebnissen dieses Vergleichs wird der Pegel des Signals H"/"M festgelegt und die entsprechende Wort-Leitung wird ausgewählt.
[0322] Der obige Vorgang wird durchgeführt um den Anstiegs des Stromverbrauchs der Programmierungs-Schaltung aufgrund des Leckstroms während des aktiven Zustands zu verhindern. Zu diesem Zweck wird ein Aufbau derart verwendet, dass die Aktivierung der Zeilen-bezogenen Programmierungs-Schaltungen PRGO-PRGn in dem Zeilen-bezogenen Vorgang nicht nach dem Einschalten, sondern nach der Speicheraktivierung durchgeführt wird. In anderen Worten: das Setzen des Signals "/"LPC auf den Pegel "L" und das vorherige Aufladen des gemeinsamen Knoten CNL wird nicht nach dem Einschalten, sondern nach der Speicher-Aktivierung durchgeführt.
[0323] Fig. "31" ist eine zweite Zeitablaufdarstellung, die einen Schaltvorgang der in Fig. 28 gezeigten Vergleichsschaltung 135 darstellt.
[0324] Fig. 31 gibt einen Vorgang wieder, bei dem die Programmierungs-Schaltung Spalten-Adressen gespeichert hat und damit die programmierte fehlerhafte Spalten-Adresse mit dem internen Spalten-Adress-Signal verglichen wird.
[0325] Zur Zeit t"i" wird die Aktivierung des Speichers gemäß dem Steuersignal angewiesen, und die Aktivierung der Bank wird zu einer Zeit t2 angewiesen. Es wird angenommen, dass beide Signale "/"LPC und "/"PC sich als Antwort auf die obige Aktivierung zum Pegel "L" hin ändern. Es witd auch angenommen, dass, wenn der Spaltenzugriff zu Zeiten t3 und t4 angewiesen wird, das Signal "/"PC den Pegel "H" erreicht und die programmierte fehlerhafte Adresse wird mit der internen Spaltenadresse in der ausgewählten Bank verglichen. Gemäß den Ergebnissen dieses Vergleichs wird der Pegel des Signals H"/"M festgelegt und die entsprechende Bit-Leitung wird ausgewählt.
[0326] Der obige Vorgang wird zu einem ähnlichen Zweck wie der Zeilenbezogene Vorgang ausgeführt und vor allem zum Verhindern des Anwachsens des Stromverbrauchs der Programmierungs-Schaltung aufgrund des Leckstroms während des aktiven Zustands des Vorgangs.
[0327] In Fig. 29 könnten die TMR-E"l"e"m"ente TMRl und TMR2, die komplementäre Daten tragen, auf der Source-Seite der Transistoren TP202 bzw. TP212 angeordnet sein. [0328] Obwohl die vorliegende Erfindung im Detail beschrieben und veranschaulicht wurde, ist es klar, dass dies zugleich nur als Veranschaulichung und Beispiel und nicht
als Einschränkung zu verstehen ist, der Geist und der Umfang der vorliegenden Erfindung werden nur durch die angehängten Ansprüche limitiert.

Claims

Patentansprüche

1. Integrierte Halbleiterschaltungs-"V"orrichtung (1000) mit

zumindest einem internen Schaltkreis (100.1-100.4) zum Ausführen von vorher festgelegtem Verarbeiten basierend zumindest auf in Hinsicht auf die integrierte Halbleiterschaltungs-"V"orrichtung extern angelegten Daten oder auf gegenseitig übertragenen Daten;
einer internen Potential-Erzeugerschaltung

(200.1-200.4), die dem internen Schaltkreis entsprechend bereitgestellt ist, zum Empfangen eines Pegel-Einstellsignals, das eine einen Pegel eines internen Potentials wiedergebende Information beinhaltet, und zum Erzeugen eines internen Potentials auf einem Pegel, der dem Pegel-"E"instellsignal entspricht, wobei die interne Potential-Erzeugerschaltung eine Vergleichs-Schaltung (235) beinhaltet zum Vergleichen eines Vergleichs-Referenzpotentials mit einem Pegel, der dem Pegel-Einstellsignal in einem Testbetrieb entspricht; einer Test-Steuerschaltung (20) zum Steuern der Test-Verarbeitung eines Ausgangspotential-Pegels der internen Potential-Erzeugerschaltung, die in dem Testbetrieb derart arbeitet, dass sie nach und nach die Vielzahl der Pegel-Einstellsignale an die interne Potentia"l"-Er"z"eugerschaltung anlegt;

einer Mess-Scha"l"tung (300.1-300.4), die in dem Testbetrieb basierend auf den Ergebnissen des Vergleichs durch die Vergleichs-Schaltung zwischen den der Vielzahl von Pegel-"E"instellsignalen entsprechenden Pegeln und dem Vergleichs-Referenzpotential eine Messung zum Erfassen eines Einstellwertes ausführt, der für das Pegel-"E"instellsignal benötigt wird und
einer Übertragungsschaltung (SR1-SR8) zum Übertragen der Ergebnisse der Messung der Mess-Schaltung an die Test-Steuerschaltung.

2. Integrierte Halbleiterschaltungs-"V"orrichtung nach Anspruch 1, bei der

die Vergleichs-Schaltung das durch die interne Potential-Erzeugerschaltung erzeugte interne Potential mit dem Pegel, der dem Pegel-Einstellsignal entspricht, im normalen Betrieb vergleicht und
die interne Potential-"E"rzeugerschaltung weiter eine Potential-Steuerschaltung (234) beinhaltet zum Einstellen des Pegels des internen Potentials, das dem Ausgang der Vergleichs-Schaltung entspricht.

3. Integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach Anspruch 1 oder 2, bei der die interne Potential-Erzeugerschaltung weiter ein erstes Schaltglied (SWlO) enthält zum Empfangen des durch die interne Potential-Erzeugerschaltung erzeugten internen Potentials und des Vergleichs-Referenzpotentials, und zum selektiven Anlegen des empfangenen internen Potentials und des empfangenen Vergleichs-Referenzpotentials an die Vergleichs-Schaltung gemäß einer Betriebsart.

4. Integrierte Halbleiterschaltungs-"V"orrichtung nach einem der Ansprüche 1 bis 3, bei der die interne Potential-Erzeugerschaltung weiter eine Referenzpotential-Erzeugerschaltung (204a) beinhaltet zum Empfangen des Pegel-Einstellsignals, zum Umwandeln des Potentialpegels gemäß einem Pegel-Einstellsignal und zum Anlegen des Potentials mit dem geänderten Pegel an die Vergleichs-Schaltung.

5. Integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach einem der Ansprüche 1 bis 4, bei der die interne Potential-Erzeugerschaltung weiter ein zweites Schaltglied (202) enthält zum aufeinanderfolgenden Anlegen der von der Test-Steuerschaltung angelegten Vielzahl von Pegel-Einstellsignalen an die Referenzpotential-"E"rzeugerschaltung in dem Testbetrieb, und zum Anlegen eines vorher festgelegten Pegel-Einstellsignals an die Referenzpotential-"E"rzeugerschaltung in dem normalen Betrieb.

6. Integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach einem der Ansprüche 1 bis 5, mit einer Programm-Schaltung (46) zum Festhalten des in dem normalen Betrieb an die Referenzpotential-Erzeugerschaltung anzulegenden Pegel-Einstellsignal"s".

7. Integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach einem der Ansprüche 1 bis 6, bei der

die Mess-Schaltung eine Speicher-Schaltung (344) zum Festhalten von Information, die die Ergebnisse der Messung darstellt, wobei

die Übertragungsschaltung die in der Speicherschaltung gespeicherten Ergebnisse der Messung an die Test-Steuerschaltung überträgt.

8. Integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach einem der Ansprüche 1 bis 7, bei der

der interne Schaltkreis eine Speicherschaltung ist, wobei die Speicherschaltung beinhaltet:
ein reguläres Speicherzellenfeld (NR, NC),
ein redundantes Speicherzellenfeld (SR, SC),
eine Programm-Schaltung (135) zum vorherigen Speichern einer fehlerhaften Adresse in dem regulären Speicherzellenfeld und

eine Speicherzellen-"A"uswahlschaltung (132, 134,"1"42, 144) zum Auswählen einer Speicherzelle entweder in dem regulären Speicherzellenfeld oder in dem redundanten Speicherzellenfeld gemäß den Ergebnissen des Vergleichs zwischen der in der Programm-Schaltung gespeicherten fehlerhaften Adresse und einem in bezug auf den internen Schaltkreis extern angelegten Adress-Signal, wobei die Programm-Schaltung beinhaltet:
eine Haltekreis-Schaltung (TP202, TN202, TP212, TN"212") zum Empfangen eines Versorgungspotentials über einen ersten und zweiten Spannungsversorgungs-Knoten, und die als Antwort auf das Einschalten aktiviert wird, und

ein erstes und ein zweites magnetoresistives Tunnelelement (TMR21, TMR22), die jeweils zwischen den ersten und den zweiten Spannungsversorgungs-Knoten angeordnet sind.

9. Integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach Anspruch 8, bei der die Programm-Schaltung ein Sperrmittel zum Sperren der Haltekreis-Schaltung ("/""L"PC) für einen vorher festgelegten Zeitraum nach dem Einschalten beinhaltet.

10. Integrierte Halbleiterschaltungs-"V"orrichtung mit:
einer Programm-Schaltung (P"G"E) zum Festhalten von Information, die sich auf die integrierte Halbleiterschaltungs-"V"orrichtung bezieht, wobei die Programm-Schaltung beinhaltet:

eine Haltekreis-Schaltung (TP202, TN202, TP212, TN"212") zum Empfangen eines Versorgungspotentials über einen ersten und einen zweiten Spannungsversorgungs-Knoten, wobei die Haltekreis-Schaltung als Antwort auf das Einschalten der Haltekreis-Schaltung aktiviert wird, und

ein erstes und ein zweites magnetoresistives Tunnelelemente (TMR21, TMR22), die jeweils zwischen den ersten und den zweiten Spannungsversorgungs-Knoten

angeordnet sind.

11. Integrierte Hal"bl"eiterschaltungs-"V"orrichtung nach Anspruch 10, bei der die Programm-Schaltung ein Sperrmittel für das Sperren der Haltekreis-Schaltung (ORGlO, TMGlO) für einen vorher festgelegten Zeitraum nach dem Einschalten beinhaltet.

12. Integrierte Halbleiterschaltungs-"V"orrichtung nach Anspruch 10 oder "11", bei der die Programm-Schaltung Daten speichert durch das Anlegen einer Spannung, die höher als die im normalen Betrieb ist, an das magnetoresistive Tunnelelement und dadurch das magnetoresistive Tunnelelement durchbricht.

13. Integrierte Halb leiterschaltungs-"V"orrichtung (1000) mit:

zumindest einem internen Schaltkreis zum Durchführen von vorher festgelegtem Verarbeiten basierend zumindest auf in bezug auf die integrierte Halbleiterschaltungs-"V"orrichtung extern angelegten Daten oder auf gegenseitig übertragenen Daten;
einer internen Potential-Erzeugerschaltung, die dem intern en Schaltkreis entsprechend bereitgestellt ist, zum Empfangen eines Pegel-"E"instellsignals, das eine einen Pegel eines internen Potentials wiedergebende Information beinhaltet, und zum Erzeugen eines internen Potentials auf einem Pegel, der dem Pegel-"E"instellsigna"l" entspricht, wobei die interne Potential-Erzeugerschaltung beinhaltet:

eine Vergleichs-Schaltung, die in einem normalen Betrieb derart arbeitet, dass sie das von der internen Potential-Erzeugerschaltung erzeugte interne Potential mit dem Pegel, der dem Pegel-Einstellsignal entspricht, vergleicht, und in einem Testbetrieb derart arbeitet, dass sie den Vergleich zwischen dem Pegel, der dem Pegel-"E"instellsignal entspricht, und dem internen Potential anhält, und dass sie ein Vergleichs-Referenzpotential mit dem Pegel, der dem Pegel-Einstellsignal entspricht, vergleicht, und

eine Potential-Steuerschaltung (234) zum Einstellen des Pegels des internen Potentials gemäß einer Ausgabe der Vergleichs-Schaltung; eine Test-Steuerschaltung zum Steuern der Test-"V"erarbeitung eines Pegels des Ausgangspotentials der internen Potential-Erzeugerschaltung, die in dem Testbetrieb derart arbeitet, dass sie nacheinander die Vielzahl der Pegel-Einstellsignale an die interne Potentia"l"-Er"z"eugerschaltung anlegt um nacheinander die Vielzahl von internen Potentialen auf jeweils unterschiedlichem Pegel zu erzeugen;

eine Mess-Scha"l"tung, die in dem Testbetrieb eine Messung für das Erfassen eines für das Pegel-Einstellsignal benötigten Einstellwertes basierend auf den Ergebnissen des Vergleichs durch die Vergleichs-Schaltung zwischen dem jeweiligen von den internen Potential-Erzeugerschaltungen erzeugten internen Potentialen und dem Vergleichs-Referenzpotential durchführt; und eine Übertragungs-Schaltung zum Übertragen der Ergebnisse der Messung der Mess-Schaltung an die Test-Steuerschaltung.

14. Integrierte Halbleiterschaltungs-"V"orrichtung nach Anspruch 13, bei der die interne Potential-Erzeuger-Schaltung weiter ein erstes Schaltglied enthält zum Empfangen des durch die interne Potential-Erzeugerschaltung erzeugten internen Potentials und des Vergleichs-Referenzpotentials und zum selektiven Anlegen des empfangenen internen Potentials und des e"m"pfangenen Vergleichs-Referenzpotentials an die Vergleichs-Schaltung gemäß einer Betriebsart.

15. Integrierte Halbleiterschaltungs-"V"orrichtung nach

Anspruch 13 oder 14, bei der die interne Potential-Erzeugerschaltung weiter eine Referenzpotential-Erzeugerschaltung zum Empfangen des Pegel-Einstellsignals, zum Umwandeln des Pegel-"E"instellsignals in einen Pegel, der dem Pegel-"E"instellsignal entspricht, und zum Anlegen des umgewandelten Signals an die Vergleichs-Schaltung enthält.

16. Integrierte Halb leiterschaltungs-"V"orrichtung nach einem der Ansprüche 13 bis 15, bei der die interne Potential-Erzeugerschaltung weiter ein zweites Schaltglied beinhaltet für das aufeinanderfolgende Anlegen der von der Test-Steuerschaltung angelegten Vielzahl von Pegel-Einstellsignalen an die Referenzpotential-Erzeugerschaltung in dem Testbetrieb, und zum Anlegen eines vorher festgelegten Pegel-"E"instellsignals an die Referenzpotential-Erzeugerschaltung im normalen Betrieb.

17. Integrierte Halb leiterschaltungs-"V"orrichtung nach einem der Ansprüche 13 bis 16, bei der

das interne Potential höher als ein externes Versorgungspotential ist und

die interne Versorgungspotential-Erzeugerschaltung eine Booster-Schaltung (250) zum Anheben des externen Versorgungspotentials beinhaltet.

18. Integrierte Halb leiterschaltungs-"V"orrichtung nach einem der Ansprüche 13 bis 17, bei der

die interne Potential-"E"rzeugerschaltung weiter beinhaltet:

eine Spannungsteiler-Schaltung (Rl, R2) zum Teilen eines Ausgangspotentials der Booster-Schaltung und
ein drittes Schaltglied (SWlO) zum Empfangen eines Ausgangspotentials der Spannungsteiler-Schaltung und des Vergleichs-Referenzpotentials und zum selektiven Anlegen des empfangenen Ausgangspotentials und des empfangenen Vergleichs-Referenzpotentials an die Vergleichs-Schaltung gemäß einer Betriebsart.

19. Integrierte Halb leiterschaltungs-"V"orrichtung nach einem der Ansprüche 13 bis 16 oder 18, bei der

das interne Potential niedriger als ein Massepotential ist und

die interne Potential-Erzeugerschaltung eine Negativpotential-Erzeugerschaltung (260) zum Empfangen und Erniedrigen eines externen Versorgungspotentials und des Massepotentials um eines negatives Potential zu erzeugen.

20. Integrierte Halbleiterschaltungs-"V"orrichtung nach Anspruch 19, bei der

die interne Potential-Erzeugerschaltung beinhaltet:
eine Referenzpotential-"E"rzeugerschaltung (204a) zum Empfangen des Pegel-Einstellsignals, zum Umwandeln des Pegel-Einstellsignals in einen Pegel, der dem Pegel-Einstellsignal entspricht, und zum Anlegen des umgewandelten Signals an die Vergleichs-Schaltung;
ein erstes Verschiebemittel (SW30, SW32) zum Verschieben eines Ausgangspotentials der Negativpotential-Erzeugerschaltung um einen vorher festgelegten Betrag in dem Testbetrieb;

ein zweites Verschiebemittel (SW20, SW22) zum Verschieben eines Ausgangssignals der Referenzpotential-Erzeugerschaltung um den vorher festgelegten Betrag in dem Testbetrieb.

Hierzu 33 Seite(n) Zeichnungen