DE10238782A1

DE10238782A1 - Dünnfilm-Magnetspeichervorrichtung mit Redundanzreparaturfunktion

Info

Publication number: DE10238782A1
Application number: DE10238782A
Authority: DE
Inventors: Jun Ohtani
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-01-15
Filing date: 2002-08-23
Publication date: 2003-07-31
Also published as: CN1433023A; US20030133334A1; TW569239B; US6671213B2; CN1302482C; KR20030062210A; JP2003208796A; KR100501126B1

Abstract

Jede der Programmeinheiten (PU0-PU2), die in einer Dünnfilm-Magnetspeichervorrichtung angrenzend an eine Speicheranordnung (10) angeordnet sind, speichert die zum Ersatz und zur Reparatur erforderlichen Redundanzinformationen von 1 Bit. Vor einer normalen Datenleseoperation werden die aus den Programmeinheiten (PU0-PU2) gelesenen Redundanzinformationen in einer Zeilenauswahlschaltung (20) zwischengespeichert. Die Zeilenauswahlschaltung (20) aktiviert selektiv in Übereinstimmung damit, ob die durch die Redundanzinformationen angegebenen Adressen fehlerhaft Zeilen jeweils zu eingegebenen Zeilenadressen (RA0, RA1) passen, jeweils entweder eine der den normalen Speicherzellen (MC) entsprechenden Wortleitungen (WL0-WL3) oder eine Ersatzwortleitung (SWL).

Description

Die Erfindung betrifft das Gebiet der Dünnfilm-Magnetspeichervorrichtungen und insbesondere eine Dünnfilm-Magnetspeichervorrichtung mit einer Redundanzkonfiguration zum Reparieren einer fehlerhaften Speicherzelle.
Eine MRAM-Vorrichtung (Magnet-Schreib-Lese-Speichervorrichtung) hat als Speichervorrichtung, die Daten nichtflüchtig mit niedrigerem Leistungsverbrauch speichern kann, Aufmerksamkeit erregt. Die MRAM-Vorrichtung ist eine Speichervorrichtung, die Daten unter Verwendung mehrerer Dünnfilm-Magnetelemente, die auf einer integrierten Halbleiterschaltung ausgebildet sind, nichtflüchtig speichert, wobei auf die jeweiligen Dünnfilm-Magnetelemente wahlfrei zugegriffen werden kann.
In den vergangenen Jahren ist veröffentlicht worden, daß die Leistung der MRAM-Vorrichtung insbesondere unter Verwendung eines Dünnfilm-Magnetkörpers, der als Speicherzelle einen Magnettunnelübergang (MTJ) verwendet, überraschend fortschreitet.
Fig. 11 ist ein Stromlaufplan der Konfiguration einer Speicherzelle mit einem Magnettunnelübergang (die im folgenden auch einfach als "MTJ"-Speicherzelle bezeichnet wird).
Wie in Fig. 11 gezeigt ist, enthält die MTJ-Speicherzelle ein Tunnel-Magnetwiderstandselement TMR, dessen elektrischer Widerstand sich gemäß dem Ablagedatenpegel ändert, und ein Zugriffselement ATR zum Bilden des Weges eines Lesestroms Is, der während des Datenlesens durch das Tunnel-Magnetwiderstandselement TMR geleitet wird. Da das Zugriffselement ATR typischerweise aus einem Feldeffekttransistor gebildet ist, wird es im folgenden auch als "Zugriffstransistor ATR" bezeichnet. Der Zugriffstransistor ATR ist zwischen das Tunnel- Magnetwiderstandselement TMR und eine feste Spannung (die Massespannung Vss) geschaltet.
Fig. 12 ist eine konzeptionelle Ansicht zur Erläuterung des Datenlesens aus einer MTJ-Speicherzelle.
Wie in Fig. 12 gezeigt ist, enthält das Tunnel-Magnetwiderstandselement TMR eine ferromagnetische Schicht FL, die eine feste, gleichförmige Magnetisierungsrichtung besitzt (und im folgenden auch einfach als "feste Magnetschicht" bezeichnet wird), und eine ferromagnetische Schicht VL, die in einer Richtung, die einem von außen angelegten Magnetfeld entspricht, magnetisiert wird (und im folgenden auch einfach als "freie Magnetschicht" bezeichnet wird). Zwischen der festen Magnetschicht FL und der freien Magnetschicht VL ist eine Tunnelbarriere (ein Tutinelfilm) TB vorgesehen, die aus einem Isolierfilm ausgebildet ist. Die freie Magnetschicht VL ist in Übereinstimmung mit dem Pegel der geschriebenen, gespeicherten Daten in der gleichen Richtung wie die oder in der entgegengesetzten Richtung zur Magnetisierungsrichtung der festen Magnetschicht FL magnetisiert. Die feste Magnetschicht FL, die Tunnelbarriere TB und die freie Magnetschicht VL bilden einen Magnettunnelübergang.
Während des Datenlesens wird der Zugriffstransistor ATR in Übereinstimmung mit der Aktivierung einer Wortleitung WL eingeschaltet. Im Ergebnis kann einem Stromweg von einer Bitleitung BL zu einem Tunnel-Magnetwiderstandselement TMR, einem Zugriffstransistor ATR und einer Massespannung Vss ein Abtaststrom Is zugeführt werden.
Der elektrische Widerstand des Tunnel-Magnetwiderstandselements TMR ändert sich gemäß der relativen Beziehung der Magnetisierungsrichtung zwischen der festen Magnetschicht FL und der freien Magnetschicht VL. Genauer ist der elektrische Widerstand des Tunnel-Magnetwiderstandselements TMR, wenn die Magnetisierungsrichtung der festen Magnetschicht FL die gleiche wie die der freien Magnetschicht VL ist (diese parallel sind), niedriger als wenn die Magnetisierungsrichtung der festen Magnetschicht FL entgegengesetzt zu der der freien Magnetschicht FL ist (diese antiparallel sind).
Dementsprechend unterscheidet sich die Spannungsänderung des Tunnel-Magnetwiderstandselements TMR, die gemäß dem Pegel der gespeicherten Daten durch den Abtaststrom Is verursacht wird, wenn die freie Magnetschicht VL in Übereinstimmung mit den gespeicherten Daten in einer der beiden Richtungen magnetisiert ist. Somit können die in der MTJ-Speicherzelle gespeicherten Daten durch Erfassen der Spannung der Bitleitung BL gelesen werden, wenn die Bitleitung BL mit einer konstanten Spannung vorgeladen und daraufhin dem Tunnel-Magnetwiderstandselement TMR der Abtaststrom Is zugeführt wird.
Fig. 13 ist eine konzeptionelle Ansicht zur Erläuterung einer Datenschreiboperation zum Schreiben von Daten in die MTJ- Speicherzelle.
Wie in Fig. 13 gezeigt ist, wird während des Datenschreibens die Wortleitung WL deaktiviert und der Zugriffstransistor ATR ausgeschaltet. In diesem Zustand wird einer Schreibziffernleitung WDL bzw. einer Bitleitung BL ein Datenschreibstrom zum Magnetisieren der freien Magnetschicht VL zugeführt, dessen Richtung den geschriebenen Daten entspricht. Die Magnetisierungsrichtung der freien Magnetschicht VL wird entsprechend den Datenschreibströmen bestimmt, die der Schreibziffernleitung WDL bzw. der Bitleitung BL zugeführt werden.
Fig. 14 ist eine konzeptionelle Ansicht zur Erläuterung der Beziehung zwischen dem Datenschreibstrom und der Magnetisierungsrichtung des Tunnel-Magnetwiderstandselements TMR während des Datenschreibens in die MTJ-Speicherzelle.
Wie in Fig. 14 gezeigt ist, gibt eine horizontale Achse H(EA) ein Magnetfeld an, das in der freien Magnetschicht VL in dem Tunnel-Magnetwiderstandselement TMR in Richtung einer leichten Achse (EA) angelegt wird. Eine vertikale Achse H(HA) gibt ein Magnetfeld an, das in der freien Magnetschicht. VL in Richtung einer schweren Achse (HA) angelegt wird. Die Magnetfelder H(EA) und H(HA) entsprechen zwei Magnetfeldern, die durch Ströme erzeugt werden, die der Bitleitung BL bzw. der Schreibziffernleitung WDL zugeführt werden.
Die feste Magnetisierungsrichtung der festen Magnetschicht FL verläuft in der MTJ-Speicherzelle entlang der leichten Achse der freien Magnetschicht VL, wobei die freie Magnetschicht VL in Übereinstimmung mit dem Pegel ("1" oder "0") der gespeicherten Daten entlang der Richtung der leichten Achse in paralleler Richtung oder antiparalleler (entgegengesetzter) Richtung zur Magnetisierungsrichtung der festen Magnetschicht FL magnetisiert ist. Die elektrischen Widerstände des Tunnel- Magnetwiderstandselements TMR, die den zwei Magnetisierungsrichtungen der freien Magnetschicht VL entsprechen, werden in der Spezifikation im folgenden durch Rmax und Rmin (mit Rmax > Rmin) bezeichnet. In Übereinstimmung mit einer dieser beiden Magnetisierungsrichtungen der freien Magnetschicht VL kann die MTJ-Speicherzelle 1-Bit-Daten ("1" oder "0") speichern.
Die Magnetisierungsrichtung der freien Magnetschicht VL kann nur dann neu geschrieben werden, wenn die Summe der angelegten Magnetfelder H(EA) und H(HA) ein Gebiet außerhalb einer in Fig. 14 gezeigten sternförmigen Kennlinie erreicht. Das heißt, wenn die Stärke der angelegten Datenschreib-Magnetfelder einem Gebiet innerhalb der sternförmigen Kennlinie entspricht, ändert sich die Magnetisierungsrichtung der freien Magnetschicht VL nicht.
Wenn an die freie Magnetschicht VL ein Magnetfeld in Richtung der schweren Achse (HA) angelegt wird, kann, wie die sternförmige Kennlinie zeigt, ein magnetischer Schwellenwert, der zum Umschalten der Magnetisierungsrichtung entlang der leichten Achse erforderlich ist, verringert werden.
Falls die Arbeitspunkte während des Datenschreibens wie in dem Beispiel in Fig. 14 liegen, besitzt das Datenschreib-Magnetfeld in Richtung der leichten Achse in der MTJ-Speicherzelle, die das Datenschreibziel ist, eine Stärke H_WR. Das heißt, der Wert des Datenschreibstroms, der der Bitleitung BL oder der Schreibziffernleitung WDL zugeführt wird, ist so groß, daß dieses Datenschreib-Magnetfeld H_WR erhalten wird. Allgemein wird das Datenschreib-Magnetfeld H_WR durch die Summe eines Umschaltmagnetfelds HSw, das zum Ändern einer Magnetisierungsrichtung erforderlich ist, und eines Grenzwerts ΔH ausgedrückt. Das heißt, das Datenschreib-Magnetfeld H_WR wird durch H_WR = H_SW + ΔH ausgedrückt.
Um die in der NTJ-Speicherzelle gespeicherten Daten neu zu schreiben, d. h. die Magnetisierungsrichtung des Tunnel-Magnetwiderstandselements TMR neu zu schreiben, muß sowohl der Schreibziffernleitung WDL als auch der Bitleitung BL ein Datenschreibstrom zugeführt werden, der nicht unter der vorgegebenen Stärke liegt. Dadurch wird die freie Magnetschicht VL in dem Tunnel-Magnetwiderstandselement TMR in Übereinstimmung mit der Richtung des Datenschreib-Magnetfelds entlang der leichten Achse (EA) in paralleler oder entgegengesetzter (antiparalleler) Richtung zur Magnetisierungsrichtung der festen Magnetschicht FL magnetisiert. Die Magnetisierungsrichtung, d. h. die gespeicherten Daten, der MTJ-Speicherzelle, die in das Tunnel-Magnetwiderstandselement TMR geschrieben worden sind, werden nichtflüchtig gehalten, bis neue Daten geschrieben werden.
Normalerweise enthält eine Speichervorrichtung außer mehreren normalen Speicherzellen, auf die gemäß einem Zugriffssignal wahlweise zugegriffen werden kann, eine Redundanzkonfiguration zum Reparieren einer normalen Speicherzelle, bei der ein Fehler auftritt (wobei diese Speicherzelle im folgenden auch als "fehlerhafte Speicherzelle" bezeichnet wird).
Fig. 15 ist ein schematischer Blockschaltplan, der die Konfiguration einer MRAM-Vorrichtung zeigt, die eine Redundanzkonfiguration enthält. In Fig. 15 ist die typische Konfiguration im Bezug auf das Datenlesen einer solchen MRAM-Vorrichtung gezeigt.
Wie in Fig. 15 gezeigt ist, enthält die MRAM-Vorrichtung eine Speicheranordnung MA, in der mehrere normale Speicherzellen MC und mehrere Ersatzspeicherzellen SMC zur Reparatur fehlerhafter Speicherzellen in einer Matrix angeordnet sind, eine Zeilenauswahlschaltung RDC und eine Spaltenauswahlschaltung CDC.
In der Speicheranordnung MA sind mehrere Ersatzspeicherzellen SMC angeordnet, die eine Ersatzzeile bilden. In Fig. 5 sind beispielhaft die in 4 Zeilen × 4 Spalten angeordneten normalen Speicherzellen MC und die in 1 Zeile × 4 Spalten angeordneten Ersatzspeicherzellen SMC gezeigt. Entsprechend den Zeilen der Ersatzspeicherzellen und den Zeilen der normalen Speicherzellen sind eine Ersatzwortleitung SWL bzw. die Wortleitungen WL0 bis WL3 angeordnet. Das heißt, in der in Fig. 15 gezeigten MRAM-Vorrichtung wird eine fehlerhafte Speicherzelle in Einheiten einer fehlerhaften Speicherzellenzeile, die die fehlerhafte Speicherzelle enthält, ersetzt und entlastet.
Andererseits sind die Ersatzspeicherzellen SMC und die normalen Speicherzellen MC in der Weise angeordnet, daß jede Speicherzellenspalte von den SMC und von den MC gemeinsam genutzt wird. Entsprechend den Speicherzellenspalten sind jeweils die Bitleitungen BL0 bis BL3 angeordnet. Entsprechend den Bitleitungen BL0 bis BL3 sind jeweils die Leseverstärker SA0 bis SA3 vorgesehen. Die Leseverstärket SA0 bis SA3 verstärken die jeweils über die Bitleitungen BL0 bis BL3 übertragenen Daten.
Die Zeilenauswahlschaltung RDC speichert Redundanzinformationen, die Informationen, die die Anwesenheit/Abwesenheit einer fehlerhaften Speicherzelle, d. h., ob die Ersatzspeicherzelle verwendet wird, angeben, sowie Informationen, die die fehlerhafte Speicherzelle spezifizieren, enthalten, und führt in Übereinstimmung mit den Redundanzinformationen und den eingegebenen Zeilenadressen RA0 und RA1 die Zeilenauswahl durch.
Die Spaltenauswahlschaltung CDC führt in Übereinstimmuhg mit den eingegebenen Spaltenadressen CA0 und CA1 die Spaltenauswahl durch und gibt die von einer der Bitleitungen BL0 bis BL3, die der ausgewählten Spalte entspricht, gelesenen Daten an eine externe I/O (EI/O) aus, die vorgesehen ist, um von außen Daten an die MRAM-Vorrichtung zu senden und von ihr zu empfangen.
Fig. 16 ist ein Stromlaufplan, der die Konfiguration der Zeilenauswahlschaltung RDC zeigt.
Wie in Fig. 16 gezeigt ist, enthält die Zeilenauswahlschaltung RDC einen Ersatzdecodierer SD und die Zeilenauswahlgatter RLG0 bis RLG3, die einen normalen Zeilendecodierer bilden.
Der Ersatzdecodierer SD enthält die Sicherungselemente FS0 bis FS2, die die zur Redundanzreparatur verwendeten Informationen nichtflüchtig speichern. Die Sicherungselemente FS0 und FS1 speichern die Pegel der Zeilenadressen RA0 und RA1, die jeweils die fehlerhafte Speicherzellenzeile zeigen. Das Sicherungselement FS2 speichert Informationen, die angeben, ob die Ersatzzeile verwendet wird.
Jedes der Sicherungselemente FS0 bis FS2 wird dadurch programmiert, daß das Sicherungselement in Übereinstimmung mit der Eingabe eines Laserstrahls oder dergleichen unterbrochen (durchgeschmolzen) wird. Das heißt, jedes Sicherungselement FS kann in Übereinstimmung mit einem durchgeschmolzenen Zustand (unterbrochenen Zustand) oder mit einem nicht durchgeschmolzenen Zustand (leitenden Zustand) nichtflüchtig 1-Bit- Informationen halten.
Der Ersatzdecodierer SD enthält eine Zwischenspeicherschaltung LT0, die eine Spannung zwischenspeichert, die dem Zustand des Sicherungselements FS0 für einen Knoten Ng0 entspricht, eine Zwischenspeicherschaltung LT1, die eine Spannung zwischenspeichert, die dem Zustand des Sicherungselements FS1 für den Knoten Ng1 entspricht, und einen Transistor 100, der sowohl den Knoten Ng0 als auch den Knoten Ng1 auf eine Stromversorgungsspannung Vcc heraufzieht. Die Ansteuerstärke eines Inverters mit einem Knoten Ng0 oder Ng1 als Eingangsseite in den beiden Zwischenspeicherschaltungen LT0 und LT1 ist höher als die Ansteuerstärke des Transistors 100.
Außerdem enthält der Ersatzdecodierer SD die Transistorgatter 101 und 102, die zwischen den Knoten, an die die Zeilenadressen RA0 bzw. /RA0 (auf dem invertierten Pegel von RA0) gesendet werden, und einem Knoten Ns0 vorgesehen sind, und die Transistorgatter 103 und 104, die zwischen den Knoten, an die die Zeilenadressen RA1 bzw. /RA1 (auf dem invertierten Pegel von RA1) gesendet werden, und einem Knoten Ns1 vorgesehen sind. Jedes der Transistorgatter 101 bis 104 enthält beispielsweise einen N-Kanal-MOS-Transistor.
Ferner enthält der Ersatzdecodierer SD einen P-Kanal-MOS- Transistor 105, der zwischen die Stromversorgungsspannung Vcc und einen Knoten Ns2 geschaltet ist, und die N-Kanal-MOS- Transistoren 106, 107 und 108, die zwischen dem Knoten Ns2 und der Massespannung Vss in Serie geschaltet sind.
Das Gate des Transistors 105 ist mit der Massespannung Vss gekoppelt. Das Gate des Transistors 106 ist mit dem Knoten Ns0 verbunden, während das des Transistors 107 mit dem Knoten Ns1 verbunden ist. Das Gate des Transistors 108 ist über das Sicherungselement FS2 mit der Stromversorgungsspannung Vcc gekoppelt. Ein Inverter 109 steuert die Ersatzwortleitung SWL in Übereinstimmung mit dem invertierten Spannungspegel des Knotens Ns2 an.
Nachfolgend wird der Betrieb des Ersatzdecodierers SD beschrieben.
Falls unter den normalen Speicherzellen keine fehlerhafte Speicherzelle vorhanden ist, d. h., falls die Ersatzzeile nicht verwendet wird, wird das Sicherungselement FS2 durchgeschmolzen und in einen unterbrochenen Zustand gebracht. In diesem Zustand ist der Transistor 108 immer ausgeschaltet, so daß die Spannung am Knoten Ns2 auf die Stromversorgungsspannung Vcc (H-Pegel) festgesetzt ist. Im Ergebnis wird die Ersatzwortleitung SWL in einem inaktiven Zustand (Massespannung Vss: L-Pegel) gehalten.
In der Spezifikation werden der hohe Spannungspegel (z. B. die Stromversorgungsspannung Vcc), der einer "1" entspricht, und der tiefe Spannungspegel (z. B. die Massespannung Vss), der einer "0" entspricht, wobei "1" und "0" binäre Spannungspegel von Daten, einem Signal, einer Signalleitung und dergleichen sind, auch einfach als "H-Pegel" bzw. "L-Pegel" bezeichnet.
Wenn dagegen die Ersatzzeile verwendet wird, um eine fehlerhafte Speicherzelle zu ersetzen, wird das Sicherungselement FS2 in einem leitenden Zustand gehalten, wobei die Pegel der Zeilenadressen RA0 und RA1, die die fehlerhafte Speicherzellenzeile angeben, durch die Sicherungselemente FS0 und FS1 programmiert werden.
Wenn das Sicherungselement FSQ im unterbrochenen Zustand ist, wird der Knoten Ng0 durch den Transistor 100 auf die Stromversorgungsspannung Vcc (H-Pegel) eingestellt. Als Antwort auf diese Einstellung wird der Transistor 101 eingeschaltet, während der Transistor 102 ausgeschaltet wird. Infolgedessen wird der Transistor 106 eingeschaltet, wenn die Zeilenadresse RA0 = "1" ist, während er ausgeschaltet wird, wenn die Zeilenadresse RA0 = "0" ist.
Falls das Sicherungselement FS0 im leitenden Zustand ist, wird der Knoten Ng0 auf den L-Pegel (Massespannung Vss) eingestellt. Als Antwort auf diese Einstellung wird der Transistor 102 eingeschaltet, während der Transistor 101 ausgeschaltet wird. Infolgedessen wird der Transistor 106 eingeschaltet, wenn die Zeilenadresse RA0 = "0" ist, während er ausgeschaltet wird, wenn die Zeilenadresse RA0 = "1" ist.
Auf diese Weise ist der Transistor 106 eingeschaltet, wenn das Sicherungselement FS0 im unterbrochenen Zustand ist und die Zeilenadresse RA0 gleich "1" (auf dem H-Pegel) ist. Wenn das Sicherungselement FS0 in einem leitenden Zustand und die Zeilenadresse RA0 gleich "0" (auf dem L-Pegel) ist, ist der Transistor 106 ausgeschaltet. Mit anderen Worten, der Transistor 106 kann in Übereinstimmung mit dem vorgegebenen Pegel der Zeilenadresse RA, der dem durch das Sicherungselement FS0 programmierten Zustand der Zeilenadresse RA0 entspricht, eingeschaltet werden.
Wie im Fall des Sicherungselements FS0, der Zwischenspeicherschaltung LT0, der Transistorgatter 101 und 102 und des Transistors 106, die für die Zeilenadresse RA0 vorgesehen sind, sind für die Zeilenadresse RA1 gleichfalls das Sicherungselement FS1, die Zwischenspeicherschaltung LT1, die Transistorgatter 103 und 104 und der Transistor 107 vorgesehen.
Somit wird der Transistor 107 als Antwort auf den vorgegebenen Pegel der Zeilenadresse RA1, der dem durch das Sicherungselement FS1 programmierten Zustand der Zeilenadresse RA1 entspricht, eingeschaltet.
Wenn die Zeilenadresse RA0, die der fehlerhaften Speicherzellenzeile entspricht, "1" ist, wird das Sicherungselement FS0 in einen unterbrochenen Zustand gebracht, während das Sicherungselement FS0, wenn die Zeilenadresse RA0 gleich "0" ist, in einen leitenden Zustand gebracht wird, wodurch die Zeilenadresse RA0, die die fehlerhafte Speicherzellenzeile angibt, programmiert werden kann. Gleichfalls kann die Zeilenadresse RA1, die der fehlerhaften Speicherzellenzeile entspricht, durch das Sicherungselement FS1 programmiert werden.
Wenn gemäß dieser Konfiguration des Ersatzdecodierers SD das Sicherungselement FS2 nicht durchgeschmolzen, sondern in dem leitenden Zustand ist und die durch die Sicherungselemente FS0 und FS1 programmierten Zeilenadressen der fehlerhaften Speicherzellenzeile mit den eingegebenen Zeilenadressen RA0 bzw. RA1 übereinstimmen, wird die Ersatzwortleitung SWL auf den H-Pegel angesteuert und dadurch aktiviert.
Die Aktivierung der Wortleitungen WL0 bis WL3, die den normalen Speicherzellenzeilen entsprechen, wird jeweils durch die Zeilenauswahlgatter RLG0 bis RLG3 gesteuert.
Das Zeilenauswahlgatter RLG0 steuert in Übereinstimmung mit dem Ergebnis einer UND-Operation für die Spannungspegel der Zeilenadressen /RA0 und /RA1 und des Knotens Ns2 die Aktivierung der Wortleitung WL0. Somit wird die Wortleitung WL0 auf den H-Pegel aktiviert, wenn der Knoten Ns2 auf dem L-Pegel (d. h. die Ersatzwortleitung SWL im inaktiven Zustand), RA0 = "0" und RA1 = "0" ist.
Gleichfalls steuert das Zeilenauswahlgatter RLG1 in Übereinstimmung mit dem Ergebnis einer UND-Operation für die Spannungspegel der Zeilenadressen /RA0 und RA1 und des Knotens Ns2 die Aktivierung der Wortleitung WL1. Somit wird die Wortleitung WL1 auf den H-Pegel aktiviert, wenn die Ersatzwortleitung SWL inaktiv, RA0 = "0" und RA1 = "1" ist.
Das Zeilenauswahlgatter RLG2 steuert in Übereinstimmuüg mit dem Ergebnis einer UND-Operation für die Spannungspegel der Zeilenadressen RA0 und /RA1 und des Knotens Ns2 die Aktivierung der Wortleitung WL2. Somit wird die Wortleitung WL2 auf den H-Pegel aktiviert, wenn die Ersatzwortleitung SWL inaktiv, RA0 = "1" und RA1 = "0" ist.
Das Zeilenauswahlgatter RLG3 steuert in Übereinstimmung mit dem Ergebnis einer UND-Operation für die Spannungspegel der Zeilenadressen RA0 und RA1 und des Knotens Ns2 die Aktivierung der Wortleitung WL3. Somit wird die Wortleitung WL3 auf den H-Pegel aktiviertfwenn die Ersatzwortleitung SWL inaktiv, RA0 = "1" und RA1 = "1" ist.
Falls durch Anwendung einer solchen Konfiguration die Ersatzwortleitung SWL aktiviert ist, wird jede der Wortleitungen WL0 bis WL3 auf den L-Pegel deaktiviert. Falls die Ersatzwortleitung SWL inaktiv ist, wird als Antwort auf eine Kombination von Zeilenadressen RA0 und RA1 wahlweise eine der Wortleitungen WL0 bis WL3 aktiviert.
Somit kann gemäß der in Fig. 15 gezeigten MRAM-Vorrichtung eine fehlerhafte Speicherzelle unter den normalen Speicherzellen durch die Ersatzzeile, die die Ersatzspeicherzellen SMC enthält, ersetzt und repariert werden.
Um die Redundanzkonfiguration zu realisieren, muß die MRAM- Vorrichtung wie oben beschrieben Sicherungselemente enthalten, die als Antwort auf die Eingabe eines Laserstrahls oder dergleichen unterbrochen (durchgeschmolzen) werden. Dies erfordert seinerseits eine Spezialausrüstung wie etwa eine Lasertrennvorrichtung und einen Verarbeitungsschritt dafür, was die für die Programmierungsverarbeitung erforderliche Zeit und die dafür erforderlichen Kosten nachteilig erhöht. Da jedes Sicherungselement eine verhältnismäßig große Fläche belegt, wird dadurch ferner die Fläche der MRAM-Vorrichtung nachteilig erhöht. Außerdem werden, wenn die externe Eingabe wie etwa die Lasereinstrahlung zur physikalischen Zerstörung führt, andere erforderliche Schaltungen nachteilig beschädigt, wobei sich möglicherweise die Betriebszuverlässigkeit der gesamten MRAM-Vorrichtung verschlechtern kann.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Konfiguration einer Dünnfilm-Magnetspeichervorrichtung zu schaffen, die Informationen, die für die Redundanzreparatur erforderlich sind, unter Verwendung des gleichen Magnetablageelements wie einer zur Datenspeicherung verwendeten normalen Speicherzelle programmieren kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Dünnfilm-Magnetspeichervorrichtung nach Anspruch 1 oder 7. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Kurz gesagt, schafft die Erfindung eine Dünnfilm-Magnetspeichervorrichtung, die eine Speicheranordnung, mehrere Programmeinheiten, einen Programminformations-Leseabschnitt und eine Auswahlschaltung enthält. In der Speicheranordnung sind mehrere normale Speicherzellen und mehrere Ersatzspeicherzellen, um jeweils eine fehlerhafte Speicherzelle unter den mehreren normalen Speicherzellen in einer Matrix zu ersetzen und zu reparieren, angeordnet. Jede der mehreren Programmeinheiten speichert die Redundanzinformationen mit 1 Bit, die zum Ersetzen der fehlerhaften Speicherzelle verwendet werden. Der Programminformations-Leseabschnitt liest vor Ausführung einer Datenleseoperation die Redundanzinformationen aus den mehreren Programmeinheiten. Die Auswahlschaltung steuert in Übereinstimmung mit den Redundanzinformationen, die durch den Programminformations-Leseabschnitt gelesen werden, und mit einem eingegebenen Adressensignal den Zugriff auf die mehreren normalen Speicherzellen und auf die mehreren Ersatzspeicherzellen. Jede der Programmschaltungen enthält zwei Programmzellen, die jeweils eine gleiche Konfiguration wie jede der normalen Speicherzellen und der Ersatzspeicherzellen besitzen, wobei die beiden Programmzellen jeweils Daten auf verschiedenen Pegeln speichern.
Somit besteht ein Hauptvorteil der Erfindung darin, daß die Redundanzinformationen unter Verwendung von Programmzellen, die jeweils die gleiche Konfiguration wie die normalen Speicherzellen und die Ersatzspeicherzellen haben und jeweils mit kleiner Fläche ausgebildet sind, nichtflüchtig gespeichert werden können, ohne daß irgendwelche Sicherungselemente vorgesehen sind. Im Ergebnis können die Daten wie im Fall des normalen Datenschreibens magnetisch geschrieben werden, ohne daß ein spezieller Verarbeitungsschritt und eine hierzu vorgesehene Ausrüstung erforderlich sind und ohne daß es zur physikalischen Zerstörung kommt. Folglich können die Redundanzinformationen programmiert werden, ohne daß dies zur Erhöhung der Verarbeitungszeit und der Verarbeitungskosten führt und ohne daß das Risiko der Verschlechterung der Betriebszuverlässigkeit der gesamten Vorrichtung besteht.
Vorzugsweise enthält der Programminformations-Leseabschnitt eine Einschalt-Erfassungsschaltung, die erfaßt, ob die Dünnfilm-Magnetspeichervorrichtung eingeschaltet wird, und mehrere Programminformations-Leseeinheiten, die während einer vorgegebenen Zeitdauer nach dem Einschalten der Dünnfilm-Magnetspeichervorrichtung die Redundanzinformationen aus mehreren Programmzellen lesen. Vorzugsweise enthält die Auswahlschaltung eine Zwischenspeicherschaltung, die die aus den mehreren Programmschaltungen gelesenen Redundanzinformationen hält, während die Dünnfilm-Magnetspeichervorrichtung eingeschaltet ist.
Da die Redundanzinformationen bereits dadurch erhalten werden können, daß lediglich während einer verhältnismäßig kurzen Zeitdauer unmittelbar nach dem Einschalten der Dünnfilm-Magnetspeichervorrichtung ein Datenschreibstrom durch die Programmzellen geleitet wird, kann im Ergebnis das Auftreten eines Programmzellenausfalls unterdrückt und die Betriebszuverlässigkeit verbessert werden.
Gemäß einem weiteren Aspekt der Erfindung wird eine Dünnfilm- Magnetspeichervorrichtung geschaffen, die eine Speicheranordnung, mehrere Datenleitungen, eine Datenleseschaltung und eine Auswahlschaltung enthält. In der Speicheranordnung sind mehrere normale Speicherzellen, mehrere Ersatzspeicherzellen, um eine fehlerhafte Speicherzelle unter den mehreren normalen Speicherzellen zu ersetzen und zu reparieren, und mehrere Programmzellen zum Speichern von Redundanzinformationen, die zum Ersetzen der fehlerhaften Speicherzellen verwendet werden, in einer Matrix angeordnet. Die Datenleitungen werden jeweils von den mehreren normalen Speicherzellen, von den mehreren Ersatzspeicherzellen und von den mehreren Programmzellen gemeinsam genutzt. Die Datenleseschaltung liest über die Datenleitungen die Daten aus den mehreren normalen Speicherzellen, aus den mehreren Ersatzspeicherzellen und aus den mehreren Programmspeicherzellen. Die Auswahlschaltung enthält eine Zwischenspeicherschaltung, die die vor Ausführung einer Datenleseoperation durch die Datenleseschaltung aus den mehreren Programmeinheiten gelesenen Redundanzinformationen hält. Die Auswahlschaltung steuert in Übereinstimmung mit einem Adressensignal und den in der Zwischenspeicherschaltung gehaltenen Redundanzinformationen den Zugriff auf die mehreren normalen Speicherzellen und auf die mehreren Ersatzspeicherzellen.
Gemäß der wie oben beschrieben aufgebauten Dünnfilm-Magnetspeichervorrichtung können unter Verwendung von Programmzellen, die jeweils die gleiche Konfiguration wie die normalen Speicherzellen und die Ersatzspeicherzellen besitzen und jeweils mit kleiner Fläche ausgebildet sind, die Redundanzinformationen nichtflüchtig gespeichert werden, ohne daß irgendwelche Sicherungselemente vorgesehen sind. Da keine separate hierzu vorgesehene Schaltung zum Lesen der Redundanzinformationen aus den Programmzellen vorgesehen zu werden braucht, kann außerdem die Schaltungsfläche verringert werden. Da die Redundanzinformationen dadurch erhalten werden können, daß lediglich während einer verhältnismäßig kurzen Zeitdauer nach Einschalten der Dünnfilm-Magnetspeichervorrichtung ein Datenlesestrom durch die Programmspeicherzellen geleitet wird, kann das Auftreten eines Programmzellenausfalls unterdrückt und die Betriebszuverlässigkeit verbessert werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen Blockschaltplan einer Konfiguration einer MRAM-Vorrichtung gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2A, 2B konzeptionelle Ansichten zur Erläuterung des Betriebs einer in Fig. 1 gezeigten Einschalt-Erfassungsschaltung;
Fig. 3 einen Stromlaufplan einer Konfiguration eines in Fig. 1 gezeigten Programmleseverstärkers;
Fig. 4 einen Stromlaufplan einer Konfiguration einer in Fig. 1 gezeigten Zeilenauswahlschaltung;
Fig. 5 einen Stromlaufplan einer Konfiguration einer in Fig. 1 gezeigten Spaltenauswahlschaltung;
Fig. 6 eine Betriebssignalformansicht zur Erläuterung des Betriebs der MRAM-Vorrichtung gemäß der ersten Ausführungsform;
Fig. 7 einen Blockschaltplan einer Konfiguration einer MRAM-Vorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 8 einen Stromlaufplan einer Konfiguration einer Zeilenauswahlschaltung gemäß der zweiten Ausführungsform;
Fig. 9 einen Stromlaufplan einer Konfiguration einer Spaltenauswahlschaltung gemäß der zweiten Ausführungsform;
Fig. 10 eine Betriebssignalformansicht zur Erläuterung des Betriebs der MRAM-Vorrichtung gemäß der zweiten Ausführungsform;
Fig. 11 den bereits erwähnten Stromlaufplan einer Konfiguration einer MTJ-Speicherzelle;
Fig. 12 die bereits erwähnte konzeptionelle Ansicht zur Erläuterung des Datenlesens aus der MTJ-Speicherzelle;
Fig. 13 die bereits erwähnte konzeptionelle Ansicht zur Erläuterung der Datenschreiboperation zum Schreiben von Daten in die MTJ-Speicherzelle;
Fig. 14 die bereits erwähnte konzeptionelle Ansicht zur Erläuterung der Beziehung zwischen einem Datenschreibstrom und einer Magnetisierungsrichtung eines Tunnel-Magnetwiderstandselements beim Schreiben von Daten in die MTJ-Speicherzelle;
Fig. 15 den bereits erwähnten schematischen Blockschaltplan einer Konfiguration einer MRAM-Vorrichtung, die eine Redundanzkonfiguration enthält; und
Fig. 16 den bereits erwähnten Blockschaltplan einer in Fig. 15 gezeigten Zeilenauswahlschaltung.
Im folgenden werden anhand der Zeichnung die Ausführungsformen der Erfindung ausführlich beschrieben. Es wird angemerkt, daß die gleichen Bezugszeichen in der Zeichnung gleiche oder einander entsprechende Abschnitte bezeichnen.

Erste Ausführungsform

Fig. 1 ist ein Blockschaltplan der Konfiguration einer MRAM- Vorrichtung 1 gemäß der ersten Ausführungsform der Erfindung. In Fig. 1 ist eine typische Schaltungsgruppe in der MRAM-Vorrichtung 1, die sich auf die Datenleseoperation bezieht und eine Redundanzkonfiguration enthält, gezeigt.
Wie in Fig. 1 gezeigt ist, enthält die MRAM-Vorrichtung 1 gemäß der ersten Ausführungsform eine Speicheranordnung 10, eine Zeilenauswahlschaltung 20, eine Spaltenauswahlschaltung 30, die Programmschaltungen PU0 bis PU2, die jeweils angrenzend an die Speicheranordnung 10 angeordnet sind und jeweils die Programmzellen PMC enthalten, und eine Programminformations-Leseschaltung 40, die die Daten aus den Programmschaltungen liest.
Die Speicheranordnung 10 enthält mehrere normale Speicherzellen MC, die in einer Matrix angeordnet sind, sowie die Ersatzspeicherzellen SMC. Die Ersatzspeicherzellen SMC sind in der Weise angeordnet, daß sie eine Ersatzzeile bilden. Das heißt, die normalen Speicherzellen MC und die Ersatzspeicherzellen SMC sind in der Weise angeordnet, daß jede Speicherzellenspalte von den normalen Speicherzellen MC und von den Ersatzspeicherzellen SMC gemeinsam genutzt wird.
Wir in Fig. 1 gezeigt ist, sind wie im Fall der in Fig. 15 gezeigten Konfiguration die normalen Speicherzellen MC in 4 Zeilen × 4 Spalten und die Ersatzspeicherzellen SMC in 1 Zeile × 4 Spalten angeordnet. Allerdings ist die Anzahl der angeordneten normalen Speicherzellen MC und Ersatzspeicherzellen SMC, wenn die Erfindung auf eine MRAM-Vorrichtung 1 angewendet wird, nicht auf eine spezifische Anzahl beschränkt, sondern diese können beliebig eingestellt werden.
Entsprechend den normalen Speicherzellenzeilen sind jeweils die Wortleitungen WL0 bis WL3 angeordnet, während entsprechend der Ersatzzeile die Ersatzwortleitung SWL angeordnet ist. Ferner sind entsprechend den Speicherzellenspalten jeweils die Bitleitungen BL0 bis BL3 angeordnet. Jede der Bitleitungen BL0 bis BL3 wird von den normalen Speicherzellen MC und von der Ersatzspeicherzelle SMC in der entsprechenden Speicherzellenspalte gemeinsam genutzt. Die entsprechend den Bitleitungen BL0 bis BL3 vorgesehenen Leseverstärker SA0 bis SA3 verstärken jeweils die Spannungen der entsprechenden Bitleitungen BL0 bis BL3 und erzeugen die Lesedaten.
Jede der Programmeinheiten PU0 bis PU2 enthält zwei Programmzellen. Die Programmeinheit PU0 enthält die Programmzellen PMC0 und PMC1, die Programmeinheit PU1 enthält die Programmzellen PMC2 und PMC3 und die Programmeinheit PU2 enthält die Programmzellen PMC4 und PMC5. Falls auf die Programmzellen allgemein Bezug genommen wird, werden sie als Programmzellen PMC bezeichnet. Jede Programmeinheit speichert 1-Bit-Informationen. Die beiden in jeder Programmeinheit PU enthaltenen Programmzellen PMC speichern jeweils Daten auf verschiedenen Pegeln.
Die Programmzellen PMC sind so angeordnet, daß sie eine Programmzellenzeile bilden, wobei entsprechend der Programmzellenzeile eine Programmwortleitung PWL vorgesehen ist. Obgleich Fig. 1 ein Beispiel der Konfiguration zeigt, in der die Programmzellen PMC in 1 Zeile × 6 Spalten angeordnet sind, ist die Anzahl der angeordneten Programmzellen PMC in der Erfindung auf keine spezifische Anzahl beschränkt, sondern kann beliebig eingestellt werden. Beispielsweise können die Programmzellen PMC so angeordnet sein, daß sie mehrere Programmzellenzeilen bilden.
Jede der normalen Speicherzellen MC, der Ersatzspeicherzellen SMC und der Programmzellen PMC besitzt die gleiche Konfiguration, wie sie in Fig. 11 gezeigt ist. Das heißt, in der normalen Speicherzelle MC ist das Gate des Zugriffstransistors ATR mit der entsprechenden Wortleitung WL verbunden. In der Ersatzspeicherzelle SMC ist das Gate des Zugriffstransistors ATR mit der Ersatzwortleitung SWL verbunden. In der Programmzelle PMC ist das Gate des Zugriffstransistors ATR mit der Programmwortleitung PWL verbunden.
Der Programminformations-Leseabschnitt 40 enthält eine Einschalt-Erfassungsschaltung 45 und die Programmleseverstärker PSA0 bis PSA2, die jeweils entsprechend den Programmeinheiten PU0 bis PU1 vorgesehen sind.
Wie in Fig. 2A gezeigt ist, erzeugt die Einschalt-Erfassungsschaltung 45 als Antwort auf eine der MRAM-Vorrichtung 1 zugeführte externe Stromversorgungsspannung Ext.Vcc ein Einschaltrücksetzsignal POR. Das Einschaltrücksetzsignal POR wird an die Programmwortleitung PWL gesendet.
Wie in Fig. 2B gezeigt ist, wird das Einschaltrücksetzsignal POR zum Zeitpunkt tp, der dem Zeitpunkt entspricht, an dem die externe Stromversorgungsspannung Ext.Vcc, die steigt, wenn die MRAM-Vorrichtung 1 eingeschaltet wird, eine vorgegebene Spannung Vt übersteigt, auf den H-Pegel aktiviert. Dadurch kann die Einschalt-Erfassungsschaltung 45 die Programmwortleitung PWL wenigstens vor der Datenleseoperation auf den H-Pegel aktivieren.
Fig. 3 ist ein Stromlaufplan der Konfiguration der Programmleseverstärker PSA0 bis PSA2. Da die Programmleseverstärker PSA0 bis PSA2 die gleiche Konfiguration besitzen, ist in Fig. 3 typischerweise die Konfiguration des Programmleseverstärkers PSAO gezeigt, die im folgenden typischerweise beschrieben wird.
Wie in Fig. 3 gezeigt ist, ist der Programmleseverstärker PSAO entsprechend den Programmzellen PMC0 und PMC1 vorgesehen. Der Programmleseverstärker PSAO enthält einen Stromversorgungsabschnitt 70, der den Knoten N0 und N1 einen konstanten Strom Ic zuführt, einen N-Kanal-MOS-Transistor 73, der zwischen dem Knoten N0 und der Massespannung Vss zur Programmzelle PMC0 in Serie geschaltet ist, und einen N-Kanal- MOS-Transistor 74, der zwischen dem Knoten N1 und der Massespannung Vss zur Programmzelle PMC1 in Serie geschaltet ist. Der Stromversorgungsabschnitt 70 enthält die Stromquellen 71 und 72, die entsprechend dem Knoten N0 bzw. N1 vorgesehen sind.
Wie oben bereits beschrieben wurde, besitzt jede Programmzelle PMC die gleiche Konfiguration wie eine normale Speicherzelle MC und eine Ersatzspeicherzelle SMC. Beispielsweise enthält die Programmzelle PMC0 ein Tunnel-Magnetwiderstandselement TMR0 und einen Zugriffstransistor ATR0, die zwischen dem Knoten N0 und der Massespannung Vss in Serie geschaltet sind. Gleichfalls enthält die Programmzelle PMC1 ein Tunnel- Magnetwiderstandselement TMR1 und einen Zugriffstransistor ATR1, die zwischen dem Knoten N0 und der Massespannung Vss in Serie geschaltet sind.
Die Programmzellen PMC0 und PMC1 speichern Daten auf verschiedenen Pegeln ("1" und "0"). Das heißt, die elektrischen Widerstände der Tunnel-Magnetwiderstandselemente TMR0 und TMR1 sind auf Rmax bzw. Rmin eingestellt.
Die Zugriffstransistoren ATR0 und ATR1 in den Programmzellen PMC0 und PMC1 werden als Antwort auf die Aktivierung der Programmwortleitung PWL, d. h. auf die Aktivierung des Einschaltrücksetzsignals POR, eingeschaltet.
Im Ergebnis wird als Antwort auf die Aktivierung des Einschaltrücksetzsignals POR die Differenz des elektrischen Widerstands zwischen den Tufinel-Magnetwiderstandselementen TMR0 und TMR1, d. h. die Spannungsdifferenz zwischen den Polaritäten, die der Differenz des gespeicherten Datenpegels entspricht, erzeugt.
Außerdem enthält der Programmleseverstärker PSAO einen Leseverstärker 75, der die Spannungsdifferenz zwischen den Knoten N0 und N1 verstärkt und ein Programmsignal XRA0 erzeugt. Wenn beispielsweise die Programmzellen PMC0 und PMC1 "1" bzw. "0" speichern, wird das Programmsignal XRA0 auf "1" (H-Pegel) eingestellt. Wenn die Programmzellen PMC0 und PMC1 "0" bzw. "1" speichern, wird das Programmsignal XRA0 auf "0"(L-Pegel) eingestellt. Auf diese Weise speichert jede Programmeinheit durch zwei Programmzellen PMC, die jeweils Daten auf verschiedenen Pegeln speichern, 1-Bit-Informationen.
Wie wieder anhand von Fig. 1 gezeigt ist, speichern die Programmeinheiten PU0 bis PU2 jeweils die gleichen 1-Bit-Informationen wie die in Fig. 16 gezeigten Sicherungselemente FS0 bis FS2. Die Programmleseverstärker PSA0 bis PSA2 erzeugen in Übereinstimmung mit den jeweils in den entsprechenden Programmeinheiten gespeicherten 1-Bit-Informationen die Programmsignale XRA0, XRA1 und XUSE.
Somit geben die Programmsignale XRA0 und XRA1 die Pegel der Zeilenadressen RA0 bzw. RA1 an, die eine fehlerhafte Speicherzellenzeile zeigen, während das Programmsignal XUSE angibt, ob die als Redundanzkonfiguration angeordnete Ersatzzeile genutzt wird. Diese Informationsstücke, die unter Verwendung der Programmzeilen (Programmeinheiten) gespeichert und zum Ersatz und zur Reparatur verwendet werden, werden allgemein auch als "Redundanzinformationen" bezeichnet.
Die Zeilenauswahlschaltung 20 aktiviert als Antwort auf die Programmsignale XRA0, XRA1 und XUSE von dem Programminformations-Leseabschnitt 40 und auf die Zeilenadressen RA0 und RA1 wahlweise eine der Wortleitungen WL0 bis WL3 und die Ersatzwortleitung SWL.
Wie in Fig. 4 gezeigt ist, enthält die Zeilenauswahlschaltung 20 einen Ersatzdecodierer 50 und die Zeilenauswahlgatter RLG0 bis RLG3, die einem normalen Zeilendecodierer entsprechen. Der Ersatzdecodierer 50 besitzt eine Konfiguration, in der anstelle der Sicherungselemente FS0 bis FS2, die in dem in Fig. 16 gezeigten Ersatzdecodierer SD angeordnet sind, die eingegebenen Programmsignale XRA0, XRA1 und XUSE empfangen werden.
Das heißt, der Ersatzdecodierer 50 enthält die Zwischenspeicherschaltungen 51 und 52, die die Programmsignale XRA0 bzw. XRA1 zwischenspeichern, die Transistorgatter 53 bis 56, die jeweils einen N-Kanal-MOS-Transistor enthalten, und einen P- Kanal-MOS-Transistor 57 und einen N-Kanal-MOS-Transistor 58 bis 60, die zwischen der Stromversorgungsspannung Vcc und der Massespannung Vss in Serie geschaltet sind.
Außerdem enthält der Ersatzdecodierer 50 einen Inverter 60, der den Spannungspegel eines dem Verbindungsknoten der Transistoren 57 und 58 entsprechenden Knotens Nc invertiert, und eine Zwischenspeicherschaltung 62, die das Programmsignal XUSE zwischenspeichert. Die Ersatzwortleitung SWL wird auf eine Spannung angesteuert, die dem Ausgangssignal des Inverters 61 entspricht. Während die MRAM-Vorrichtung 1 eingeschaltet ist, halten die Zwischenspeicherschaltungen 51, 52 und 62 jeweils die Programmsignale XRA0, XRA1 und XUSE.
Die Zwischenspeicherschaltungen 51 und 52 halten die invertierten Pegel der Programmsignale XRA0 und XRA1, die als Antwort auf die Aktivierung des Einschaltrücksetzsignals POR am Knoten Na bzw. Nb erzeugt werden.
Wenn die Spannung am Knoten Na auf dem H-Pegel ist, wird das Transistorgatter 53 eingeschaltet, wobei es die Zeilenadresse /RA0 an das Gate des Transistors 58 sendet. Das Transistorgatter 54 wird komplementär zum Transistorgatter 53 eingeschaltet, wobei es, wenn es eingeschaltet ist, die Zeilenadresse RA0 an das Gate des Transistors 58 sendet. Somit wird der Transistor 58 eingeschaltet, wenn der Pegel des Programmsignals XRA0 mit dem der Zeilenadresse RA0 übereinstimmt.
Gleichfalls wird das Transistorgatter 55 eingeschaltet, so daß es die Zeilenadresse /RA1 zum Gate des Transistors 59 sendet, wenn die Spannung am Knoten Nb auf dem H-Pegel ist. Das Transistorgatter 56 wird komplementär zum Transistorgatter 55 eingeschaltet, wobei es, während es eingeschaltet ist, die Zeilenadresse RA1 zum Gate des Transistors 59 sendet. Somit wird der Transistor 59 eingeschaltet, wenn der Pegel des Programmsignals XRA1 mit dem der Zeilenadresse RA1 übereinstimmt.
Die Zwischenspeicherschaltung 62 hält die Gate-Spannung des Transistors 60 auf dem Pegel des zwischengespeicherten Programmsignals XUSE. Der Transistor 60 wird eingeschaltet, wenn das Programmsignal XUSE auf "1" (H-Pegel) eingestellt ist, während er ausgeschaltet wird, wenn das Programmsignal XUSE auf "0" (L-Pegel) eingestellt ist.
Somit wird das Programmsignal XUSE auf "0" (L-Pegel) eingestellt, wenn die Ersatzzeile nicht verwendet wird. Dementsprechend wird der Transistor 60 unabhängig von den Zeilenadressen RA0 und RA1 fest ausgeschaltet und die Ersatzwortleitung SWL in einem inaktiven Zustand (auf dem L-Pegel) gehalten.
Andererseits wird das Programmsignal XUSE auf "1" (H-Pegel) eingestellt, wenn die Ersatzzeile verwendet wird. In diesem Zustand wird die Ersatzwortleitung SWL auf den H-Pegel aktiviert, wenn die Programmsignale XRA0 und XRA1, die eine fehlerhafte Speicherzellenzeile angeben, zu den eingegebenen Zeilenadressen RA0 bzw. RA1 passen. Wenn sie nicht zu ihnen passen, d. h., wenn durch die eingegebenen Zeilenadressen RA0 und RA1 keine fehlerhafte Speicherzellenzeile ausgewählt wird, wird die Ersatzwortleitung SWL (auf den L-Pegel) deaktiviert. Auf diese Weise bestimmt der Zeilendecodierer 50, ob die eingegebenen Zeilenadressen jeweils mit den durch die Redundanzinformationen angegebenen Ädressen fehlerhafter Zeilen übereinstimmen.
Die Zeilenauswahlgatter RLG0 bis RLG3 besitzen die gleiche Konfiguration wie die in Fig. 16 gezeigten Zeilenauswahlgatter RLG0 bis RLG3. Wenn die Ersatzwortleitung SWL deaktiviert wird, aktivieren die Zeilenauswahlgatter RLG0 bis RLG3 in Übereinstimmung mit den Zeilenadressen RA0 und RA1 wahlweise eine der Wortleitungen WL0 bis WL3. Wenn die Ersatzwortleitung SWL aktiviert wird, werden die Wortleitungen WL0 bis WL3 (auf den L-Pegel) deaktiviert.
Somit stellt der Ersatzdecodierer 50 durch das Programmsignal XUSE die Ersatzzeilen in genutzte Zustände ein, wobei er die Ersatzwortleitung SWL auf den H-Pegel aktiviert, wenn die Programmsignale XRA0 und XRA1 mit den Zeilenadressen RA0 bzw. RA1 übereinstimmen. Andernfalls wird die Ersatzwortleitung SWL aüfden L-Pegel deaktiviert.
Wie wieder anhand von Fig. 1 gezeigt ist, wird eine Spannung, die den Daten entspricht, die in den normalen Speicherzellen MC und in der Ersatzspeicherzelle SMC gespeichert sind, die einer der Wortleitungen WL0 bis WL3 oder der Ersatzwortleitung SWL, die durch die Zeilenauswahlschaltung 20 wahlweise aktiviert werden, entsprechen, jeweils auf die Bitleitungerf BL0 bis BL3 gelesen. Die Leseverstärker SA0 bis SA3 verstärken die Spannungen der Bitleitungen BL0 bis BL3 und erzeugen jeweils die Lesedaten.
Wie in Fig. 5 gezeigt ist, enthält die Spaltenauswahlschaltung 30 die Spaltenauswahlschalter 31 bis 34, die jeweils zwischen einem mit der externen I/O (EI/O) verbundenen Knoten No und den Bitleitungen BL0 bis BL3 vorgesehen sind. Jeder der Spaltenauswahlschalter 31 bis 34 enthält beispielsweise einen N-Kanal-MOS-Transistor. Der ein- bzw. ausgeschaltete Zustand der Spaltenauswahlschalter 31 bis 34 wird jeweils als Antwort auf die Spaltenauswahlleitungen CSL0 bis CSL3 eingestellt.
Außerdem enthält die Spaltenauswahlschaltung 30 die Spaltenauswahlgatter CSG0 bis CSG3, die jeweils die Aktivierung der Spaltenauswahlleitungen CSL0 bis CSL3 steuern. Die Spaltenauswahlgatter CSG0 bis CSG3 steuern in Übereinstimmung mit den Spaltenadressen CA0 bis CA1 die Aktivierung der Spaltenauswahlgatter CSL0 bis CSL3. Wenn beispielsweise die Spaltenadresse CA0 = "0" und die Spaltenadresse CA1 = "0" ist, aktiviert das Spaltenauswahlgatter CSGO die Spaltenauswahlleitung CSLO auf den H-Pegel. Somit werden die auf die Bitleitung BLO gelesenen Daten in diesem Fall an die externe I/O (EI/O) gesendet. Dementsprechend wird in Übereinstimmung mit den (vier) Kombinationen der Pegel der zwei Spaltenadressen CA0 und CA1 eine der vier Spaltenauswahlleitungen CSL0 bis CSL3 auf den H-Pegel aktiviert.
Wie in Fig. 6 gezeigt ist, wird die MRAM-Vorrichtung 1 zum Zeitpunkt t0 zu Beginn der Anfangsoperation eingeschaltet. Als Antwort auf das Steigen der externen Stromversorgungsspannung Ext.Vcc wird das Einschaltrücksetzsignal POR auf den H-Pegel aktiviert. Als Antwort auf die Aktivierung des Einschaltrücksetzsignals POR werden aus den Programmeinheiten PU, die jeweils die Programmzellen PMC enthalten, die Redundanzinformationen gelesen und die Programmsignale XUSE, XRA0 und XRA1 erzeugt.
Fig. 6 zeigt beispielhaft einen Fall, in dem die Programmsignale XUSE, XRA0 und XRA1 jeweils auf "1" (auf den H-Pegel) eingestellt sind. In diesem Fall wird die Ersatzzeile in einen genutzten Zustand (XUSE = "1") eingestellt, wobei die Zeilenadressen RA0 = RA1 = "1" als Adresse einer fehlerhaften Zeile programmiert werden. Die Spannungspegel der Knoten Na und Nb im Ersatzdecodierer 50 werden in Übereinstimmung mit den Pegeln der erzeugten Programmsignale XRA0 und XRA1 jeweils auf dem L-Pegel gehalten.
Wie zu sehen ist, wetden während der Anfangsoperation vor Ausführung der Datenleseoperation die in den Programmeinheiten gespeicherten Redundanzinformationen gelesen und durch die Zwischenspeicherschaltungen im Ersatzdecodierer 50 gehalten. Dementsprechend geht die Vorrichtung nach dem Zeitpunkt ts in einen nutzbaren Zustand über, in dem ein normales Datenlesen ausgeführt werden kann.
Obgleich Fig. 6 ein Beispiel der Operation zeigt, in der die Aktivierung des Einschaltrücksetzsignals, d. h. die Aktivierung der Programmwortleitung PWL, auch nach der Anfangsoperation erhalten bleibt, kann die Aktivierungszeitdauer der Programmwortleitung PWL lediglich auf eine vorgegebene Zeitdauer der Anfangsoperation beschränkt sein. Im letzteren Fall werden die Pegel der Programmsignale XUSE, XRA0 und XRA1 durch die im Ersatzdecodierer 50 vorgesehenen Zwischenspeicherschaltungen gehalten. Mit anderen Worten, in dem Operationszustand, in dem die Aktivierung der Programmwortleitung PWL wie in Fig. 6 gezeigt gehalten wird, während die Vorrichtung eingeschaltet ist, kann die Anordnung der Zwischenspeicherschaltungen im Ersatzdecodierer 50 weggelassen werden. Wenn die Zwischenspeicherschaltungen angeordnet sind, können die Redundanzinformationen aber bereits dadurch erhalten werden, daß lediglich während einer verhältnismäßig kurzen Zeitdauer nach Einschalten der Vorrichtung ein Datenlesestrom zu den Programmzellen geleitet wird. Somit kann das Auftreten eines Programmzellenausfalls unterdrückt und die Betriebszuverlässigkeit verbessert werden. Falls die Stromleitzeitdauer der Programmzellen verkürzt wird, kann die Betriebszuverlässigkeit der Programmzellen verbessert werden.
Nach dem Zeitpunkt ts stimmen die Zeilenadressen RA0 und RA1 in den Zeitdauern (Zeitpunkt ts bis Zeitpunkt t1), in denen die eingegebenen Zeilenadressen RA0 und RA1 auf RA0 = RA1 = "0" eingestellt sind, jeweils mit den Programmsignalen XRA0 und XRA1 (Adressen fehlerhafter Zeilen) überein, so daß die Spannung am Knoten Nc auf den H-Pegel eingestellt wird. Im Ergebnis wird die Ersatzwortleitung SWL (auf den L- Pegel) deaktiviert und die den normalen Speicherzellen entsprechende Wortleitung WL0 selektiv auf den H-Pegel aktiviert.
Nachfolgend werden zum Zeitpunkt t1 die Zeilenadressen geändert, wobei die Zeilenadressen RA0 und RA1 auf "1" bzw. "0" eingestellt werden. Auch in diesem Fall sind die Zeilenadressen RA0 und RA1 nicht vollständig an die Programmsignale XRA0 und XRA1 (die Adressen der fehlerhaften Zeile) angepaßt. Im Ergebnis wird die Spannung am Knoten Nc auf dem H-Pegel gehalten, während die Ersatzwortleitung SWL inaktiv (auf dem L-Pegel) gehalten wird. Außerdem wird als Antwort auf die Änderung der Zeilenadressen anstelle der Wortleitung WL0 selektiv die Wortleitung WL1 (auf den H-Pegel) aktiviert.
Zum Zeitpunkt t2 werden die Zeilenadressen weiter geändert, wobei die Zeilenadressen RA0 und RA1 jeweils auf RA0 = RA1 = "1" eingestellt werden. In diesem Zustand sind die Zeilenadressen RA0 und RA1 jeweils vollständig an die Programmsignale XRA0 und XRA1 (die Adressen der fehlerhaften Zeile) angepaßt. Mit anderen Worten, die fehlerhafte Speicherzellenzeile wird ausgewählt. In diesem Fall wird die Spannung am Knoten Nc vom H-Pegel auf den L-Pegel geändert.
Als Antwort auf die Pegeländerung der Spannung am Knoten Nc wird die Ersatzwortleitung SWL auf den H-Pegel aktiviert, während jede der Wortleitungen WL0 bis WL3 auf den L-Pegel deaktiviert wird. Dementsprechend wird, wenn ein Zugriff auf die fehlerhafte Speicherzellenzeile angegeben ist, anstelle des Zugriffs auf die fehlerhafte Speicherzellenzeile ein Zugriff auf die Ersatzzeile ausgeführt. Im Ergebnis kann die fehlerhafte Speicherzelle ersetzt und repariert werden und die normale Leseoperation ausgeführt werden.
Gemäß der Konfiguration der ersten Ausführungsform können die zum Ersatz und zur Reparatur verwendeten Redundanzinformationen unter Verwendung der Programmzellen PMC, die jeweils die gleiche Konfiguration wie die normale Speicherzelle und die Ersatzspeicherzelle besitzen und mit kleiner Fläche ausgebildet sind, nichtflüchtig gespeichert werden.
Im Ergebnis können die Daten wie im Fall des normalen Datenschreibens magnetisch geschrieben werden, ohne daß ein spezieller Verarbeitungsschritt und eine hierzu vorgesehene Ausrüstung vorgesehen sind und ohne daß eine physikalische Zerstörung verursacht wird. Somit können die Redundanzinformationen programmiert werden, ohne daß dies zu einem Steigen der Verarbeitungszeit und der Verarbeitungskosten führt und ohne daß ferner eine Verschlechterung der Betriebszuverlässigkeit der gesamten Vorrichtung zu befürchten ist.
Da die Programmeinheiten PU vorgesehen sind, die jeweils unter Verwendung von zwei Programmzellen PMC, die Daten auf verschiedenen Pegeln speichern, 1-Bit-Infomationen speichern, kann außerdem jeweils die Konfiguration der Programmleseverstärker PSA zum Lesen der Informationen aus den Programmeinheiten PU, wie in Fig. 3 gezeigt ist, vereinfacht werden.

Zweite Ausführungsform

Fig. 7 zeigt die typische Konfiguration einer Schaltungsgruppe, die sich auf die Datenleseoperation bezieht, und die eine Redundanzkonfiguration enthält, in einer MRAM-Vorrichtung 2 gemäß der zweiten Ausführungsform.
Wie in Fig. 7 gezeigt ist, sind die Programmzellen PMC in der Konfiguration gemäß der zweiten Ausführungsform so angeordnet, daß jede Speicherzellenzeile von den Programmzellen PMC, von den normalen Speicherzellen MC und von den Ersatzspeicherzellen SMC in der Speicheranordnung 10 gemeinsam genutzt wird. Außerdem speichert jede Programmzelle PMC nichtflüchtig 1-Bit-Informationen, d. h. Redundanzinformationen.
Beispielsweise werden die Programmsignale XRA0, XRA1 und XUSE jeweils unter Verwendung der Programmzellen PMC0 bis PMC2 gespeichert. Die Redundanzinformationen werden mit der gleichen Datenschreiboperation wie der normalen Datenschreiboperation zum Schreiben von Daten in die normalen Speicherzellen in die Programmzellen PMC geschrieben.
Das heißt, in der Speicheranordnung 10 sind wie im Fall der ersten Ausführungsform die normalen Speicherzellen MC in 4 Zeilen × 4 Spalten, die Ersatzspeicherzellen SMC in 1 Zeile × 4-Spalten und die Programmzellen PMC (PMC0 bis PMC3) in 1 Zeile × 4 Spalten angeordnet. Mit anderen Worten, die Ersatzspeicherzellen SMC, die Speicherzellen MC und die Programmzellen PMC, die die gleiche Konfiguration besitzen, sind in der gesamten Speicheranordnung 10 in 6 Zeilen × 4 Spalten angeordnet.
In der Konfiguration gemäß der zweiten Ausführungsform sind die Bitleitungen BL0 bis BL3 und die Leseverstärker SA1 bis SA3 jeweils entsprechend einer Speicherzellenspalte angeordnet, die von den Ersatzspeicherzellen SMC, von den normalen Speicherzellen MC und von den Programmzellen PMC gemeinsam genutzt wird. Das heißt, die Konfiguration der zweiten Ausführungsform unterscheidet sich von der der ersten Ausführungsform dadurch, daß die Daten aus den Programmzellen PMC wie im Fall der Ersatzspeicherzellen SMC bzw. der normalen Speicherzellen MC über die Bitleitungen BL0 bis BL3 und die Leseverstärker SA0 bis SA3 gelesen werden. Infolgedessen braucht keine hierzu vorgesehene Schaltung zum Lesen von Daten aus den Programmzellen PMC angeordnet zu sein, so daß die Schaltungsanordnung vereinfacht werden kann.
Ferner unterscheidet sich die MRAM-Vorrichtung 2 von der MRAM-Vorrichtung 1 dadurch, daß anstelle der Zeilenauswahlschaltung 20 und der Spaltenauswahlschaltung 30 eine Zeilenauswahlschaltung 25 bzw. eine Spaltenauswahlschaltung 35 vorgesehen sind. Da die verbleibenden Bestandteile der MRAM-Vorrichtung 2 die gleichen wie die der MRAM-Vorrichtung 1 gemäß der ersten Ausführungsform sind, werden sie im folgenden nicht noch einmal ausführlich beschrieben.
Fig. 8 ist ein Stromlaufplan der Konfiguration der Zeilenauswahlschaltung 25 gemäß der zweiten Ausführungsform.
Wie in Fig. 8 gezeigt ist, enthält die Zeilenauswahlschaltung 25 einen Ersatzdecodierer 80 und die Zeilenauswahlgatter RLG#0 bis RLG#3, die einem normalen Zeilendecodierer entsprechen.
Die Konfiguration der Ersatzdecodierers 80 unterscheidet sich von der des in Fig. 4 gezeigten Ersatzdecodierers 50 dadurch, daß ersterer ferner ein Transistorgatter 81, das die Übertragung des Programmsignals XRA0 zu einer Zwischenspeicherschaltung 51 steuert, ein Transistorgatter 82, das die Übertragung des Programmsignals XRA1 zu einer Zwischenspeicherschaltung 52 steuert, einen Inverter 83, der eih Steuersignal SWLB invertiert, ein Logikgatter 84, daß die Spannung der Ersatzwortleitung SWL ansteuert, und ein Transistorgatter 85, das die Übertragung des Programmsignals XUSE zu einer Zwischenspeicherschaltung 62 steuert, enthält. Außerdem ist in dem Ersatzdecodierer 80 ein Signalpuffer 90 angeordnet, der die Programmwortleitung PWL in Übereinstimmung mit dem Steuersignal SWLB ansteuert.
Das Steuersignal SWLB wird während einer vorgegebenen Zeitdauer wenigstens vor Ausführung der normalen Datenleseoperation auf den H-Pegel aktiviert, um die in den Programmzellen PMC gespeicherten Daten zu lesen, d. h. die Redundanzinformationen auszulesen. Während das Steuersignal SWLB aktiviert wird, wird die Programmwortleitung PWL auf den H-Pegel aktiviert. Als Antwort auf die Aktivierung der Programmwortleitung PWL werden die in den Programmzellen PMC0 bis PMC3 gespeicherten Daten jeweils auf die Bitleitungen BL0 bis BL3 gelesen.
Wie in Fig. 9 gezeigt ist, unterscheidet sich die Konfiguration der Spaltenauswahlschaltung 35 gemäß der zweiten Ausführungsform von der der Spaltenauswahlschaltung 30 gemäß der ersten Ausführungsform ferner dadurch, daß sie Programmsignalleitungen SL0 bis SL2 enthält, die jeweils die Programmsignale XRA0, XRA1 und XUSE übertragen. Da die verbleibenden Bestandteile der Spaltenauswahlschaltung 35 die gleichen wie die der Spaltenauswahlschaltung 30 sind, werden sie im folgenden nicht noch einmal ausführlich beschrieben.
Die Programmsignalleitungen SL0 bis SL2 sind so angeordnet, daß sie jeweils die Daten auf den Bitleitungen BL0 bis BL2 an die Zeilenauswahlschaltung 25 übertragen. Durch Anwendung einer solchen Konfiguration können die in den Programmzellen gespeicherten Redundanzinformationen mit der gleichen Operation wie bei der normalen Datenleseoperation ausgelesen werden. Vor der normalen Operation werden die anhand der gespeicherten Daten (Redundanzinformationen) der Programmzellen PMC erzeugten Programmsignale XRA0, XRA1 und XUSE von der Spaltenauswahlschaltung 35 zur Zeilenauswahlschaltung 25 übertragen.
Wie noch einmal anhand von Fig. 8 gezeigt ist, überträgt das Transistorgatter 81 als Antwort auf die Aktivierung des Steuersignals SWLB das Programmsignal XRA0 von der Spaltenauswahlschaltung 35 zur Zwischenspeicherschaltung 51. Gleichfalls übertragen die Transistorgatter 82 und 85 als Antwort auf die Aktivierung des Steuersignals SWLB die Programmsignale XRA1 und XUSE von der Spaltenauswahlschaltung 35 zu den Zwischenspeicherschaltungen 52 bzw. 62. Im Ergebnis werden die Gate-Spannungen der Transistoren 58, 59 und 60 und die Spannung am Knoten Nc auf die gleiche Weise wie in der ersten Ausführungsform beschrieben eingestellt.
Das Logikgatter 84 steuert als Antwort auf das durch den Inverter 83 invertierte Steuersignal SWLB und auf das Ausgangssignal des Inverters 61 die Ersatzwortleitung SWL an. Somit wird die Ersatzwortleitung SWL in der Aktiv-Zeitdauer des Steuersignals SWLB, d. h. in einer Zeitdauer, in der Daten aus den Speicherzellen PMC gelesen werden, inaktiv gehalten. Ferner wird die Aktivierung der Ersatzwortleitung SWL in Zeitdauern, die von der Zeitdauer, in der Daten aus den Programmzellen PMC gelesen werden, verschieden sind, wie im Fall der ersten Ausführungsform gemäß dem Spannungspegel am Knoten Nc gesteuert.
Die Zeilenauswahlgatter RLG#0 bis RLG#3, die den normalen Zeilendecodierer bilden, erzeugen ein UND-Operationsergebnis nicht nur für die Ausgangssignale der Zeilenauswahlgatter RLG0 bis RLG3 gemäß der ersten Ausführungsform, sondern auch für das Ausgangssignal des Inverters 83, und steuern die Aktivierung der Wortleitungen WL0 bis WL3.
Das heißt, in der Zeitdauer, in der Daten aus den Programmzellen PMC gelesen werden (Steuersignal SWLB = H-Pegel), wird jede der Wortleitungen WL0 bis WL3 fest deaktiviert. In von den Zeitdauern, in denen Daten aus den Programmzellen PMC gelesen werden, verschiedenen Zeitdauern (Steuersignal SWLB = L-Pegel), wird die Aktivierung der Wortleitungen WL0 bis WL3 wie im Fall der ersten Ausführungsform gesteuert.
Wie in Fig. 10 gezeigt ist, wird das Steuersignal SWLB zum Zeitpunkt t0, wenn die MRAM-Vorrichtung 2 zum Start der Anfangsoperation eingeschaltet wird, während einer vorgegebenen Zeitdauer auf den H-Pegel aktiviert, um das Lesen der Daten aus den Programmzellen PMC, d. h. das Lesen der Redundanzinformationen als Teil der Anfangsoperation, auszuführen. Als Antwort auf die Aktivierung des Steuersignals SWLB wird die Programmwortleitung PWL während einer vorgegebenen Zeitdauer auf den H-Pegel aktiviert. Beispielsweise kann unter Verwendung der in Fig. 2 gezeigten Einschalt-Erfassungsschaltung 45 das Steuersignäl SWLB während einer vorgegebenen Zeitdauer, in der die Einschalterfassung ausgelöst ist, aktiviert werden.
Als Antwort auf die Aktivierung der Programmwortleitung PWL werden die Redundanzinformationen aus den Programmzellen PMC gelesen, wobei die Daten, die die Pegel der Programmsignale XRA0, XRA1 und XUSE angeben, jeweils auf die Bitleitungen BLO bis BL2 gelesen werden. In Fig. 10 ist angenommen, daß jedesder Programmsignale XRA0, XRA1 und XUSE auf "1" (H-Pegel) eingestellt ist.
In der Zeitdauer, in der die Daten aus den Programmzellen PMC gelesen werden, werden die an die Zeilenauswahlschaltung 25 gesendeten Programmsignale XRA0, XRA1 und XUSE jeweils in den Zwischenspeicherschaltungen 51, 52 und 62 gehalten. Als Antwort darauf werden die Knoten Na und Nb jeweils auf den L- Pegel eingestellt. Ferner stellt das Programmsignal XUSE eine Ersatzzeile in einen Nutzungszustand ein. Im Ergebnis wird das Gate des Transistors 60 auf dem H-Pegel gehalten und der Transistor 60 fest eingeschaltet.
Folglich werden die auf diese Weise gelesenen Redundanzinformationen durch die Zwischenspeicherschaltungen im Ersatzdecodierer 80 gehalten, wenn das Lesen der Redundanzinformationen aus den Programmzellen PMC abgeschlossen ist. Als Antwort darauf geht die Vorrichtung nach dem Zeitpunkt ts in einen Nutzungszustand über, in dem die normale Datenleseoperation ausgeführt werden kann.
Nach dem Zeitpunkt ts wird die Ersatzwortleitung SWL in einer Zeitdauer vom Zeitpunkt ts bis zum Zeitpunkt t1, in der die eingegebenen Zeilenadressen RA0 und RA1 jeweils auf "0" eingestellt sind, (auf den L-Pegel) deaktiviert, wobei die den normalen Speicherzellen entsprechende Wortleitung WL0 wie im Fall aus Fig. 6 auf den H-Pegel aktiviert wird.
Nachfolgend werden zum Zeitpunkt t1 die Zeilenadressen geändert und die Zeilenadressen RA0 und RA1 auf "1" bzw. "0" eingestellt. Da die Zeilenadressen RA0 und RA1 in diesem Fall wie im Fall aus Fig. 6 jeweils nicht vollständig zu den Programmsignalen XRA0 und XRA1 passen, wird die Ersatzwortleitung SWL deaktiviert (auf dem L-Pegel) gehalten. Außerdem wird als Antwort auf die Änderung der Zeilenadressen anstelle der Wortleitung WL0, die Wortleitung WL1 selektiv (auf den H- Pegel) aktiviert.
Zum Zeitpunkt t2 werden die Zeilenadressen weiter geändert, wobei die Zeilenadressen RA0 und RA1 jeweils auf "1" eingestellt werden. In diesem Zustand wird eine fehlerhafte Speicherzellenzeile ausgewählt, so daß die Ersatzwortleitung SWL auf den H-Pegel aktiviert wird, während jede der Wortleitungen WL0 bis WL3 auf den L-Pegel deaktiviert wird. Somit kann die fehlerhafte Speicherzellenzeile, die eine fehlerhafte Speicherzelle enthält, wie im Fall der ersten Ausführungsform durch die Ersatzzeile ersetzt und repariert werden und eine normale Leseoperation ausgeführt werden.
Außerdem können die Programmzellen PMC in der Konfiguration gemäß der zweiten Ausführungsform so angeordnet sein, daß die Programmzellen PMC, die normalen Speicherzellen MC und die Ersatzspeicherzellen SMC die gleichen Bitleitungen BL0 bis BL3 und die gleichen Leseverstärker SA0 bis SA3 gemeinsam nutzen. Durch diese Anordnung braucht kein getrennter hierzu vorgesehener Leseverstärker zum Lesen der Redundanzinformationen aus den Programmzellen PMC vorgesehen zu sein, so daß die Schaltungsfläche verringert werden kann.
Die Konfiguration, in der die Ersatzzeile vorgesehen ist, um die Redundanzersetzung in den Einheiten der Speicherzellenzeilen vorzunehmen, ist in den Ausführungsformen auf typische Weise gezeigt worden. Allerdings können das Speichern und Lesen der Redundanzinformationen und die Adressenbestimmung auch dann anhand der Redundanzinformationen mit den gleichen Informationen durchgeführt werden, wenn zum Ausführen der Redundanzersetzung eine Ersatzspalte oder eine Ersatzdatenleitung vorgesehen ist.
Obgleich die Erfindung ausführlich beschrieben und gezeigt wurde, dient dies selbstverständlich lediglich zur Erläuterung und soll als Beispiel und nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Ümfang der Erfindung lediglich durch die beigefügten Ansprüche beschränkt sind.

Claims

1. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10), die mehrere normale Speicherzellen (MC) und mehrere Ersatzspeicherzellen (SMC), die jeweils eine fehlerhafte Speicherzelle unter den mehreren normalen Speicherzellen (MC) ersetzen, umfaßt, die in einer Matrix angeordnet sind;
mehreren Programmeinheiten (PU0-PU2), die jeweils Redundanzinformationen (XRA0, XRA1, XUSE) mit 1 Bit speichern, die zum Ersetzen der fehlerhaften Speicherzelle verwendet werden;
einem Programminformations-Leseabschnitt (40) zum Lesen der Redundanzinformationen aus den mehreren Programmeinheiten (PU0-PU2) vor Ausführung einer Datenleseoperation; und
einer Auswahlschaltung (20) zum Steuern des Zugriffs auf die mehreren normalen Speicherzellen (MC) und auf die mehreren Ersatzspeicherzellen (SMC) in Übereinstimmung mit den durch den Programminformations-Leseabschnitt (40) gelesenen Redundanzinformationen und mit einem eingegebenen Adressensignal (RA0, RA1), wobei
jede der Programmeinheiten (PU0-PU2) zwei Programmzellen (PMC0, PMC2, PMC4/PMC1, PMC3, PMC5) enthält, die jeweils die gleiche Konfiguration wie jede der normalen Speicherzellen (MC) und der Ersatzspeicherzellen (SMC) besitzen, und
die beiden Programmzellen (PMC0, PMC2, PMC4/PMC1, PMC3, PMC5) jeweils Daten auf verschiedenen Pegeln speichern.

2. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
der Programminformations-Leseabschnitt (40) enthält:
eine Einschalt-Erfassungsschaltung (45), um zu erfassen, ob die Dünnfilm-Magnetspeichervorrichtung eingeschaltet wird; und
mehrere Programminformations-Leseeinheiten (PSA0-PSA2), die jeweils entsprechend den mehreren Programmeinheiten (PU0- PU2) vorgesehen sind und die jeweils Informationen lesen, die in einer entsprechenden der Programmeinheiten (PU0-PU2) gespeichert sind, wenn die Dünnfilm-Magnetspeichervorrichtung eingeschaltet wird.

3. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß
jede der Programmzellen (PMC0, PMC2, PMC4/PMC1, PMC3, PMC5) enthält:
ein Magnetwiderstandselement (TMR0, TMR1), dessen elektrischer Widerstand sich in Übereinstimmung mit einem Pegel der magnetisch geschriebenen gespeicherten Daten ändert; und
ein Zugriffselement (ATR0, ATR1), das eingeschaltet wird, wenn die Dünnfilm-Magnetspeichervorrichtung eingeschaltet wird, wobei das Magnetwiderstandselement (TMR0, TMR1) und das Zugriffselement (ATR0, ATR1) in Serie geschaltet sind,
jede der Programminformations-Leseeinheiten (PSAO-PSA2)- umfaßt:
einen ersten Knoten (N0) und einen zweiten Knoten (N1), die jeweils über die entsprechenden beiden Programmzellen (PMC0, PMC2, PMC4/PMC1, PMC3, PMC5) mit einer vorgegebenen festen Spannung (Vss) verbunden sind;
einen Stromversorgungsabschnitt (70), der dem ersten und dem zweiten Knoten (N0, N1) einen vorgegebenen Strom zuführt; und
einen Leseverstärker (75), der entsprechend den in der entsprechenden Programmeinheit (PU0-PU2) gespeicherten Informationen eine Spannungsdifferenz zwischen dem ersten Knoten (N0) und dem zweiten Knoten (N1) verstärkt und eine Spannung erzeugt.

4. Dünnfilm-Magnetspeichervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß
die mehreren Ersatzspeicherzellen (SMC) so angeordnet sind, daß sie wenigstens eine Ersatzspeicherzellenzeile bilden,
die Programmzellen (PMC0-PMC5) so angeordnet sind, daß sie wenigstens eine Programmzellenzeile bilden,
die Dünnfilm-Magnetspeichervorrichtung ferner umfaßt:
eine Wortleitung (WL0-WL3), die für jede Zeile der normalen Speicherzellen (MC) vorgesehen ist;
eine Ersatzwortleitung (SWL), die für jede Zeile der Ersatzspeicherzellen (SMC) vorgesehen ist; und
eine Programmwortleitung (PWL), die für jede Zeile der Programmzellen (PMC0-PMC5) vorgesehen ist und wenigstens vor der Datenleseoperation während einer vorgegebenen Zeitdauer aktiviert wird,
jede der normalen Speicherzellen (MC) enthält:
ein Magnetwiderstandselement (TMR), dessen elektrischer Widerstand sich in Übereinstimmung mit einem Pegel der magnetisch geschriebenen gespeicherten Daten ändert; und
ein Zugriffselement (ATR), das als Antwott auf die Aktivierung der entsprechenden Wortleitung (WL0-WL3) eingeschaltet wird, wobei
das Magnetwiderstandselement (TMR) und das Zugriffselement (ATR) in Serie geschaltet sind,
die Ersatzspeicherzellen (SMC) enthalten:
ein gleiches Magnetwiderständselement (TMR) wie das Magnetwiderstandselement der normalen Speicherzellen (MC); und
ein Zugriffselement (ATR), das als Antwort auf die Aktivierung der entsprechenden Ersatzwortleitung (SWL) eingeschaltet wird, wobei
das Magnetwiderstandselement (TMR) und das Zugriffselement (ATR) in Serie geschaltet sind,
die Programmzellen (PMC0-PMC5) enthalten:
ein gleiches Maghetwiderstandselement (TMR) wie das Magnetwiderstandselement der normalen Speicherzellen (MC); und
ein Zugriffselement (ATR), das als Antwort auf die Aktivierung der entsprechenden Programmwortleitung (PWL) eingeschaltet wird, wobei
das Magnetwiderstandselement (TMR) und das Zugriffselement (ATR) in Serie geschaltet sind, und
die Auswahlschaltung (20) die Aktivierung der Wortleitung (WL0-WL3) und der Ersatzwortleitung (SWL) in Übereinstimmung mit dem Adressensignal und mit den Redundanzinformationen steuert.

5. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß
der Programminformations-Leseabschnitt (40) eine Einschalt-Erfassungsschaltung (45) enthält, um zu erfassen, ob die Dünnfilm-Magnetspeichervorrichtung eingeschaltet wird,
die Programmwortleitungen (PWL) während der vorgegebenen Zeitdauer aktiviert werden, wenn die Dünnfilm-Magnetspeichervorrichtung eingeschaltet wird, und
die Auswahlschaltung eine Zwischenspeicherschaltung (51, 52, 62) enthält, um die aus den mehreren Programmeinheiten (PMC0-PMC5) gelesenen Redundanzinformationen (XRA0, XRA1, XUSE) zu halten, während die Dünnfilm-Magnetspeichervorrichtung eingeschaltet ist.

6. Dünnfilm-Magnetspeichervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß
der Programminformations-Leseabschnitt (40) enthält:
eine Einschalt-Erfassungsschaltung (45), die erfaßt, ob die Dünnfilm-Magnetspeichervorrichtung eingeschaltet wird; und
eine Programminformations-Leseeinheit (PSA0-PSA2), die während einer vorgegebenen Zeitdauer, nachdem die Dünnfilm- Magnetspeichervorrichtung eingeschaltet worden ist, als Antwort auf das Ausgangssignal der Einschalt-Erfassungsschaltung (45) die Redundanzinformationen aus den mehreren Programmzellen (PMC0, PMC2, PMC4/PMC1, PMC3, PMC5) liest, und
die Auswahlschaltung eine Zwischenspeicherschaltung (51, 52, 62) enthält, die die aus den mehreren Programmeinheiten (PMC0-PMC5) gelesenen Redundanzinformationen (XRA0, XRA1 und XUSE) hält, während die Dünnfilm-Magnetspeichervorrichtung eingeschaltet ist.

7. Dünnfilm-Magnetspeichervorrichtung, mit:
einer Speicheranordnung (10), die mehrere normale Speicherzellen (MC), mehrere Ersatzspeicherzellen (SMC) zum Ersetzen einer fehlerhaften Speicherzelle unter den mehreren normalen Speicherzellen (MC) und mehrere Programmzellen (PMC0-PMC3) zum Speichern von Redundanzinformationen (XRA0, XRA1, XUSE), die zum Ersetzen der fehlerhaften Speicherzelle verwendet werden, enthält, die in einer Matrix angeordnet sind;
mehreren Datenleitungen (BL0-BL3), die von den mehreren normalen Speicherzellen (MC), von den mehreren Ersatzspeicherzellen (SMC) und von den mehreren Programmzellen (PMC0-PMC3) gemeinsam genutzt werden;
einer Datenleseschaltung (SA0-SA3) zum Lesen der Daten aus den mehreren normalen Speicherzellen (MC), aus den mehreren Ersatzspeicherzellen (SMC) und aus den mehreren Programmzellen (PMC0-PMC3) über die Datenleitungen (BLO-BL3); und
einer Auswahlschaltung (20), die eine Zwischenspeicherschaltung (51, 52, 62) enthält, die die vor Ausführung einer Datenleseoperation durch die Datenleseschaltung (SA0-SA3) aus den mehreren Programmzellen (PMC0-PMC5) gelesenen Redundanzinformationen hält, wobei
die Auswahlschaltung (20) den Zugriff auf die mehreren normalen Speicherzellen (MC) und auf die mehreren Ersatzspeicherzellen (SMC) in Übereinstimmung mit einem Adressensignal (RA0, RA1) und mit den in der Zwischenspeicherschaltung (51, 52, 62) gehaltenen Redundanzinformationen steuert.

8. Dünnfilm-Magnetspeichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß
die mehreren normalen Speicherzellen (MC), die mehreren Ersatzspeicherzellen (SMC) und die mehreren Programmzellen (PMC0-PMC3) so angeordnet sind, daß sie mehrere normale Speicherzellenzeilen, wenigstens eine Ersatzspeicherzellezeile und wenigstens eine Programmzellenzeile bilden, wobei die mehreren normalen Speicherzellen (MC), die mehreren Ersatzspeicherzellen (SMC) und die mehreren Programmzellen PMC0-PMC3) die Speicherzellenspalten gemeinsam nutzen,
die Dünnfilm-Magnetspeichervorrichtung ferner umfaßt:
mehrere Wortleitungen (WL0-WL3), die jeweils für die normalen Speicherzellenzeilen vorgesehen sind;
eine Ersatzwortleitung (SWL), die jeweils für jede Zeile der Ersatzspeicherzellen (SMC) vorgesehen ist; und
eine Programmwortleitung (PWL), die jeweils für jede Zeile der Programmzellen (PMC0-PMC3) vorgesehen ist und während einer vorgegebenen Zeitdauer vor der Datenleseoperation aktiviert wird,
für die Speicherzellenspalten jeweils die Datenleitungen (BL0-BL3) vorgesehen sind, und
die Auswahlschaltung (20) während der vorgegebenen Zeitdauer über die Datenleitungen (BL0-BL3) die Redundanzinformationen (XRA0, XRA1, XUSE) empfängt und während der Datenleseoperation in Übereinstimmung mit dem Adressensignal und mit den Redundanzinformationen die Aktivierung der mehreren Wortleitungen (WL0-WL3) und der Ersatzwortleitung (SWL) steuert.