DE10307991A1

DE10307991A1 - Magnetische Dünnfilmspeichervorrichtung zum Durchführen des Lesebetriebs nach einem selbstreferenzierenden Verfahren

Info

Publication number: DE10307991A1
Application number: DE10307991A
Authority: DE
Inventors: Tsukasa Ooishi; Hideto Hidaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-06-21
Filing date: 2003-02-25
Publication date: 2004-03-04
Also published as: US20030235069A1; US6856565B2; US7057925B2; CN100440373C; TW200400508A; US20050128800A1; CN1467741A; US20060152972A1; TW580700B; US7313017B2; KR20030097641A; JP4208498B2; JP2004030714A; KR100522629B1

Abstract

In einer magnetischen Dünnfilmspeichervorrichtung fließt im Lesebetrieb ein Strom von einem Stromzuführtransistor (105) durch eine augewählte Speicherzelle und eine Datenleistung (DIO). Darüber hinaus wird ein Vormagnetisierungsfeld mit einem Pegel, der den Speicherdatenwert nicht zerstört, an die ausgelegte Speicherzelle angelegt. Durch Anlegen des Vormagnetisierungsfeldes ändert sich ein elektrischer Widerstandswert der ausgewählten Speicherzelle abhängig von dem Speicherdatenpegel in die positive oder in die negative Richtung. Ein Leseverstärker (120) verstärkt den Unterschied zwischen den Spannungen auf der Datenleitung vor und nach der Änderung des elektrischen Widerstandswerts der ausgewählten Speicherzelle. Somit wird der Datenwert aus der ausgewählten Speicherzelle ausgelesen, indem nur auf die ausgewählte Speicherzelle zugegriffen wird. Da die Datenleitung (DIO) und der Leseverstärker (120) voneinander durch einen Kondensator (110) getrennt sind, kann der Leseverstärker darüber hinaus unabhängig von den Magnetisierungseigenschaften der Speicherzellen in einem optimalen Eingangsspannungsbereich betrieben werden.

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine magnetische Dünnfilmspeichervorrichtung und insbesondere auf einen Direktzugriffsspeicher (RAM) mit Speicherzellen mit einem magnetischen Tunnelübergang (magnetic tunnel junction MTJ).
Eine MRAM-Vorrichtung (Magnetic Random Access Memory = Magnetischer Direktzugriffsspeicher) hat als eine Speichervorrichtung, die in der Lage ist, mit geringem Leistungsverbrauch Daten auf nicht-flüchtige Weise zu speichern, Aufmerksamkeit auf sich gezogen. Die MRAM-Vorrichtung ist eine Speichervorrichtung, die in der Lage ist, Daten auf nicht-flüchtige Weise zu speichern, indem sie eine Mehrzahl von magnetischen Dünnfilmelementen verwendet, die in einer integrierten Halbleiterschaltung ausgebildet sind, und bei der auf jedes dieser magnetischen Dünnfilmelemente einen Direktzugriff möglich ist.
Insbesondere zeigen jüngere Ankündigungen, dass die Verwendung von magnetischen Dünnfilmelementen mit einem magnetischen Tunnelübergang MTJ als Speicherzellen die Leistungsfähigkeit einer MRAM-Vorrichtung beträchtlich verbessert. Die MRAM-Vorrichtung, die Speicherzellen mit magnetischen Tunnelübergängen beinhaltet, ist in der technischen Literatur veröffentlicht wie z.B. in "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in Each Cell", ISSCC Digest of Technical Papers, TA7.2, Februar 2000, und "Nonvolatile RAM Based on Magnetic Tunnel Junction Elements", ISSCC Digest of Technical Papers, TA7.3, Februar 2000.
11 ist eine schematische Darstellung des Aufbaus einer Speicherzelle mit magnetischem Tunnelübergang (im Folgenden gelegentlich einfach als "MTJ-Speicherzelle" bezeichnet).
Wie in 11 dargestellt enthält die MTJ-Speicherzelle ein magnetoresistives Tunnelelement TMR, dessen elektrischer Widerstand sich entsprechend einem magnetisch geschriebenen Speicherdatenpegel ändert, und ein Zugriffselement (einen Zugriffstransistor) ATR. Der Zugriffstransistor ATR ist in Reihe zu dem magnetoresistiven Tunnelelement TMR zwischen eine Schreibbitleitung WBL und eine Lesebitleitung RBL geschaltet. Typischerweise wird ein auf einem Halbleitersubstrat aufgebauter Feldeffekttransistor als Zugriffstransistor ATR verwendet.
Für die MTJ-Speicherzelle sind eine Schreibbitleitung WBL, eine Schreibziffernleitung WDL, eine Wortleitung WL und eine Lesebitleitung RBL bereitgestellt. Die Schreibbitleitung WBL und die Schreibziffernleitung WDL ermöglichen es jeweils, dass im Datenschreibbetrieb Ströme unterschiedlicher Richtungen durch sie fließen. Die Wortleitung WL wird verwendet, um einen Datenlesevorgang durchzuführen. Die Lesebitleitung RBL empfängt einen Datenlesestrom. Im Datenlesebetrieb ist das magnetoresistive Tunnelelement TMR entsprechend dem Einschalten des Zugriffstransistors ATR elektrisch zwischen die Schreibbitleitung WBL, die auf Massespannung GND liegt, und die Lesebitleitung RBL geschaltet.
12 ist eine konzeptionelle Darstellung, die den Datenschreibbetrieb in die MTJ-Speicherzelle veranschaulicht.
Wie in 12 dargestellt enthält das magnetoresistive Tunnelelement TMR eine ferromagnetische Materialschicht FL mit einer festen Magnetisierungsrichtung (im Folgenden gelegentlich einfach als "feste magnetische Schicht" bezeichnet), und eine ferromagnetische Materialschicht VL, die in einer einem von außen angelegten Magnetfeld entsprechenden Richtung magnetisiert ist, (im Folgenden gelegentlich einfach als "freie magnetische Schicht" bezeichnet). Zwischen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL ist eine Tunnelbarriere TB (Tunnelschicht) eingebettet. Die Tunnelbarriere TB ist aus einer Isolierschicht ausgebildet. Entsprechend einem Schreibdatenpegel ist die freie magnetische Schicht VL entweder in dieselbe (parallele) Richtung magnetisiert wie die feste magnetische Schicht FL oder in die entgegengesetzte (antiparallele) Richtung. Die feste magnetische Schicht FL, die Tunnelbarriere TB und die freie magnetische Schicht VL bilden einen magnetischen Tunnelübergang.
Der elektrische Widerstandswert des magnetoresistiven Tunnelelements TMR ändert sich entsprechend der Beziehung zwischen den jeweiligen Magnetisierungsrichtungen der festen magnetischen Schicht FL und der freien magnetischen Schicht VL. Genauer gesagt: Der elektrische Widerstandswert des magnetoresistiven Tunnelelements TMR hat einen Minimalwert Rmin, wenn die feste magnetische Schicht FL und die freie magnetische Schicht VL dieselbe (parallele) Magnetisierungsrichtung aufweisen, und einen Maximalwert Rmax, wenn sie entgegengesetzte (antiparallele) Magnetisierungsrichtungen aufweisen.
Im Datenschreibbetrieb ist die Wortleitung WL deaktiviert und der Zugriffstransistor ATR ausgeschaltet. In diesem Zustand wird sowohl der Schreibbitleitung WBL als auch der Schreibzif fernleitung WDL ein Datenschreibstrom mit einer dem Schreibdatenpegel entsprechenden Richtung zum Magnetisieren der freien magnetischen Schicht VL zugeführt.
13 ist eine konzeptionelle Darstellung, die den Zusammenhang zwischen einem Datenschreibstrom und der Magnetisierungsrichtung des magnetoresistiven Tunnelelements TMR im Schreibbetrieb veranschaulicht.
In 13 bezeichnet die Abszisse H(EA) ein Magnetfeld, das an die freie magnetischen Schicht VL des magnetoresistiven Tunnelelements TMR in Richtung der leicht zu magnetisierenden Achse angelegt ist. Die Ordinate H(HA) bezeichnet ein Magnetfeld, das an die freie magnetische Schicht VL in Richtung der schwer zu magnetisierenden Achse angelegt ist. Die Magnetfelder H(EA) und H(HA) entsprechen jeweils zwei Magnetfeldern, die durch die in der Schreibbitleitung WBL und in der Schreibziffernleitung WDL fließenden Ströme erzeugt werden.
In der MTJ-Speicherzelle ist die feste magnetische Schicht FL in einer festen Richtung entlang der leicht zu magnetisierenden Achse der freien magnetischen Schicht VL magnetisiert. Die freie magnetische Schicht VL ist entsprechend dem Speicherdatenpegel ("1" bzw. "0") entlang der leicht zu magnetisierenden Achse entweder in dieselbe (parallele) Richtung magnetisiert wie die feste magnetische Schicht FL oder in die entgegengesetzte (antiparallele) Richtung. Die MTJ-Speicherzelle ist somit in der Lage, entsprechend den zwei Magnetisierungsrichtungen der freien magnetischen Schicht VL 1-Bit-Daten ("1" bzw. "0") zu speichern.
Die Magnetisierungsrichtung der freien magnetischen Schicht VL kann nur dann neu geschrieben werden, wenn die Summe der angelegten Magnetfelder H(EA) und H(HA) den Bereich außerhalb der in 13 dargestellten Asteroidenkennlinie erreicht. Anders ausgedrückt: Die Magnetisierungsrichtung der freien magnetischen Schicht VL ändert sich nicht, wenn die Stärke eines angelegten Datenschreibmagnetfeld dem Bereich innerhalb der Asteroidenkennlinie entspricht.
Wie aus der Asteroidenkennlinie ersichtlich, ermöglicht das Anlegen eines Magnetfelds in Richtung der schwer zu magnetisierenden Achse an die freie magnetische Schicht VL eine Verringerung eines Magnetisierungsschwellwerts, der zum Ändern der Magnetisierungsrichtung entlang der leicht zu magnetisierenden Achse erforderlich ist.
Wenn der Arbeitspunkt des Datenschreibbetriebs wie in dem in 13 dargestellten Beispiel festgelegt ist, wird eine Stärke eines Datenschreibmagnetfelds in der MTJ-Speicherzelle, in die geschrieben werden soll, in Richtung der leicht zu magnetisierenden Achse auf H_WR festgelegt. Anders ausgedrückt: Der Datenschreibstrom, der der Schreibbitleitung WBL bzw. der Schreibziffernleitung WDL zugeführt werden soll, wird so festgelegt, dass er das Datenschreibmagnetfeld H_WR erzeugt. Im Allgemeinen wird das Datenschreibmagnetfeld H_WR ausgedrückt durch die Summe aus einer Schaltmagnetfeldstärke H_SW, die zum Umschalten der Magnetisierungsrichtung erforderlich ist, und aus einer Reserve ΔH. Das Datenschreibmagnetfeld H_WR ist somit gegeben durch H_WR = H_SW + ΔH.
Um den Speicherdatenwert der MTJ-Speicherzelle, d.h. die Magnetisierungsrichtung des magnetoresistiven Tunnelelements TMR zu überschreiben, muss sowohl der Schreibziffernleitung WDL als auch der Schreibbitleitung WBL ein Datenschreibstrom mit mindestens einem vorbestimmten Pegel zugeführt werden. Die freie magnetische Schicht VL in dem magnetoresistiven Tunnelelement TMR wird somit entsprechend der Richtung des Datenschreibmagnetfelds entlang leicht zu magnetisierenden Achse (EA) entweder in dieselbe (parallele) Richtung magnetisiert wie die feste magne tische Schicht FL oder in die entgegengesetzte (antiparallele) Richtung. Die in das magnetoresistive Tunnelelement TMR geschriebene Magnetisierungsrichtung, d.h. der Speicherdatenwert der MTJ-Speicherzelle, wird auf nichtflüchtige Weise gehalten, bis ein weiterer Datenschreibvorgang durchgeführt wird.
14 ist eine konzeptionelle Darstellung, die den Datenlesebetrieb aus der MTJ-Speicherzelle veranschaulicht.
Wie in 14 dargestellt wird im Datenlesebetrieb der Zugriffstransistor ATR als Reaktion auf eine Aktivierung der Wortleitung WL eingeschaltet. Die Schreibbitleitung WBL wird auf die Massespannung GND gelegt. Somit wird das magnetoresistive Tunnelelement TMR auf Massespannung GND heruntergezogen und elektrisch mit der Lesebitleitung RBL verbunden.
Wenn die Lesebitleitung RBL dann auf eine vorbestimmte Spannung heraufgezogen wird, fließt entsprechend dem elektrischen Widerstandswert des magnetoresistiven Tunnelelements TMR, d.h. entsprechend dem Speicherdatenpegel der MTJ-Speicherzelle, ein Speicherzellenstrom Icell über einen Strompfad, der die Lesebitleitung RBL und das magnetoresistive Tunnelelement TMR enthält. Der Speicherdatenwert kann z.B. durch einen Vergleich zwischen dem Speicherzellenstrom Icell und einem vorbestimmten Referenzstrom aus der MTJ-Speicherzelle ausgelesen werden.
Der elektrische Widerstandswert des magnetoresistiven Tunnelelements TMR ändert sich somit entsprechend der Magnetisierungsrichtung, die durch ein angelegtes Datenschreibmagnetfeld überschrieben werden kann. Dementsprechend kann durch Verwenden der elektrischen Widerstandswerte Rmax bzw. Rmin des magnetoresistiven Tunnelelements TMR als jeweilige Speicherdatenpegel ("0" bzw. "1") nichtflüchtiges Datenspeichern verwirklicht werden. Die MRAM-Vorrichtung speichert somit Daten, indem sie den Unterschied zwischen den Übergangswiderständen (ΔR=Rmax-Amin) verwendet, der dem Unterschied der Speicherdatenpegel in dem magnetoresistiven Tunnelelement TMR entspricht.
Zusätzlich zu den normalen MTJ-Speicherzellen zum Speichern von Daten enthält eine MRAM-Vorrichtung im Allgemeinen Referenzzellen zum Erzeugen eines Referenzstroms, der mit einem Speicherzellenstrom Icell verglichen wird. Die Referenzzellen müssen so entworfen werden, dass sie einen Referenzstrom erzeugen, der einem Zwischenwert der beiden Speicherzellenströme Icell entspricht, die jeweils den zwei elektrischen Widerstandswerten Rmax und Rmin der MTJ-Speicherzelle entsprechen. Im Wesentlichen werden diese Referenzzellen so entworfen, dass sie dasselbe magnetoresistive Tunnelelement TMR enthalten wie die normalen MTJ-Speicherzellen.
Ein Strom, der durch das magnetoresistive Tunnelelement TMR fließt, wird jedoch durch die Dicke einer als Tunnelschicht verwendeten Isolierschicht beträchtlich beeinflusst. Wenn die normale MTJ-Speicherzelle und die Referenzzelle unterschiedliche Dicken der Tunnelschicht aufweisen, kann demzufolge der Referenzstrom nicht auf einen gewünschten Pegel eingestellt werden. Daher ist es schwierig, den von der Referenzzelle erzeugten Referenzstrom genau auf einen Pegel einzustellen, der es ermöglicht, den oben beschriebenen kleinen Stromunterschied zu erfassen. Dementsprechend wird durch die Schwankung des Referenzstroms möglicherweise die Genauigkeit des Datenlesebetriebs verringert.
Insbesondere ist in einer gewöhnlichen MTJ-Speicherzelle der entsprechend dem Speicherdatenpegel erzeugte Unterschied des Widerstandswertes ΔR nicht so groß. Typischerweise beträgt der elektrische Widerstandswert Rmin ungefähr einige 10% von Rmax. Der Speicherzellenstrom Icell ändert sich daher entsprechend dem Speicherdatenpegel höchstens in der Größenordnung von Mikroampere (μA:10^–6A). Daher müssen die jeweiligen Tunnelschich ten der normalen MTJ-Speicherzelle und der Referenzzelle mit einer genauen Dicke gebildet werden.
Ein so strenger Herstellungsvorgang im Hinblick auf die Genauigkeit der Dicke der Tunnelschicht kann jedoch die Herstellungsausbeute verringern und dadurch möglicherweise die Herstellungskosten erhöhen. Dementsprechend gibt es eine Nachfrage nach einer MRAM-Vorrichtung, die in der Lage ist, auf der Grundlage des Widerstandsunterschieds ΔR in der MTJ-Speicherzelle einen genauen Datenlesevorgang durchzuführen, ohne einen strengen Herstellungsvorgang zu erfordern.
Zum Lösen des oben genannten Problems offenbart das US-Patent US 6,317,376 B1 den Aufbau einer MRAM-Vorrichtung zum Durchführen des Lesebetriebs mit einem so genannten "selbstreferenzierenden Verfahren". Insbesondere führt die MRAM-Vorrichtung den Lesevorgang nur durch Zugriff auf eine selektierte Speicherzelle ohne Verwendung irgendeiner Referenzzelle durch.
In dem in der US 6,217,376 B1 offenbarten herkömmlichen selbstreferenzierenden Lesebetrieb wird jeder Lesevorgang aus den folgenden fünf Vorgängen gebildet, die nacheinander ausgeführt werden:

(1) Datenlesen aus einer ausgewählten Speicherzelle,
(2) Datenlesen nach zwangsweisem Schreiben des Datenwerts "0" in die ausgewählte Speicherzelle,
(3) Datenlesen nach zwangsweisem Schreiben des Datenwerts 1 in die ausgewählte Speicherzelle,
(4) Erzeugen des Lesedatenwerts auf der Grundlage der Ergebnisse der Lesevorgänge (1) bis (3), und
(5) Zurückschreiben (Zurückspeichern) des Lesedatenwerts in die ausgewählte Speicherzelle.

In einem solchen Lesevorgang kann der Datenwert gelesen werden, in dem nur auf die ausgewählte Speicherzelle zugegriffen wird. Demzufolge kann ein Lesevorgang ungeachtet der Herstellungsschwankungen von Referenzzellen mit hoher Genauigkeit durchgeführt werden.
Bei dem herkömmlichen selbstreferenzierenden Lesevorgang müssen jedoch in jedem Lesevorgang zwangsweise Schreib und Lesevorgänge wiederholt durchgeführt werden. Da der Speicherdatenwert der ausgewählten Speicherzelle zerstört wird, ist darüber hinaus in jedem Lesevorgang ein Rückschreibvorgang erforderlich. Das behindert die Verwirklichung einer verbesserten Lesebetriebsgeschwindigkeit.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Aufbau für eine magnetische Dünnfilmspeichervorrichtung bereitzustellen, mit dem auf der Grundlage eines selbstreferenzierenden Verfahrens ein genauer Lesebetrieb mit hoher Geschwindigkeit möglich ist.

Die Aufgabe wird gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 1.

Die magnetische Dünnfilmspeichervorrichtung enthält eine Mehrzahl von Speicherzellen, eine Datenleitung, eine Stromzuführschaltung, einen Vormagnetisierungsfeldanlegeabschnitt und eine Datenleseschaltung. Jede aus der Mehrzahl von Speicherzellen ist entlang einer leicht zu magnetisierenden Achse in einer dem magnetisch in sie eingeschriebenen Datenwert entsprechenden Richtung magnetisiert und weist einen der Magnetisierungsrichtung entsprechenden elektrischen Widerstandswert auf. Die Datenleitung ist bei einem Lesevorgang über eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle elektrisch mit einer festen Spannung verbunden. Die Stromzuführschaltung verbindet die Datenleitung zumindest in dem Lesevorgang mit einer er sten vorbestimmten Spannung. Der Vormagnetisierungsfeldanlegeabschnitt legt an die ausgewählte Speicherzelle entlang einer schwer zu magnetisierenden Achse ein Vormagnetisierungsfeld an. Die Datenleseschaltung erzeugt einen dem Speicherdatenwert der ausgewählten Zelle entsprechenden Lesedatenwert auf der Grundlage von Spannungen auf der Datenleitung vor und nach dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle in dem Lesevorgang. Die Datenleseschaltung beinhaltet einen Koppelkondensator, einen Spannungsübertrageabschnitt, einen Spannungshalteabschnitt, einen ersten Spannungsverstärker und eine Datenerzeugeschaltung. Der Koppelkondensator ist zwischen einem ersten Leseeingangsknoten und der Datenleitung bereitgestellt und überträgt eine Spannungsänderung auf der Datenleitung vor und nach dem Anlegen des Vormagnetisierungsfelds an den ersten Leseknoten. Der Spannungsübertrageabschnitt stellt eine Spannung an einem zweiten Leseeingangsknoten auf denselben Pegel ein wie an dem ersten Leseeingangsknoten vor dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle in dem Lesevorgang. Der Spannungshalteabschnitt hält die Spannung an dem zweiten Leseeingangsknoten. Der erste Spannungsverstärker verstärkt einen Spannungsunterschied zwischen dem ersten und dem zweiten Leseeingangsknoten. Die Datenerzeugeschaltung erzeugt den Lesedatenwert entsprechend einer Ausgabe des ersten Spannungsverstärkers nach dem Anlegen des Vormagnetisierungsfelds in dem Lesevorgang.

Vorzugsweise beinhaltet der Spannungsübertrageabschnitt einen ersten Schalter, der zwischen einer zweiten vorbestimmten Spannung, die von der ersten vorbestimmten Spannung unabhängig ist, und dem ersten Leseeingangsknoten bereit gestellt ist, und einen zweiten Schalter, der zwischen dem zweiten Leseeingangsknoten und einem Ausgangsknoten des ersten Spannungsverstärkers bereitgestellt ist. In dem Lesevorgang wird sowohl der erste als auch der zweite Schalter vor dem Anlegen des Vormagnetisie rungsfeldes an die ausgewählte Speicherzelle eingeschaltet und nach dem Anlegen des Vormagnetisierungsfeldes ausgeschaltet.

Daher liegt ein Hauptvorteil der vorliegenden Erfindung in Folgendem: Wenn an eine ausgewählte Speicherzelle ein Vormagnetisierungsfeld entlang der schwer zu magnetisierenden Achse angelegt wird, ändert sich der elektrische Widerstandswert der ausgewählten Speicherzelle abhängig von dem Speicherdatenpegel in die positive oder in die negative Richtung (er steigt oder fällt). Durch Verwenden einer solchen Eigenschaft kann ein selbstreferenzierender Lesevorgang mit hoher Geschwindigkeit durchgeführt werden, in dem nur auf die ausgewählte Speicherzelle zugegriffen wird. Anders ausgedrückt sind zwangsweise Schreib- und Lesevorgänge sowie ein Rückschreibvorgang des Speicherdatenwerts in die ausgewählte Speicherzelle nicht erforderlich.

Darüber hinaus können eine Vorladespannung der Datenleitung (erste vorbestimmte Spannung) und eine Vorladespannung des ersten und zweiten Leseeingangsknotens (zweite vorbestimmte Spannung) in dem Gleichgewichtszustand vor Anlegen des Vormagnetisierungsfeldes unabhängig voneinander auf optimale Werte eingestellt werden. Dementsprechend wird die Vorladespannung der Datenleitung auf einen optimalen Pegel im Hinblick auf die magnetoresistiven Eigenschaften der Speicherzelle eingestellt, während die Vorladespannungen des ersten und zweiten Leseeingangsknotens auf einen Pegel eingestellt werden, der einen Betriebsspielraum des Leseverstärkers sicherstellt.

Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 9.

Die magnetische Dünnfilmspeichervorrichtung enthält eine Mehrzahl von Speicherzellen, eine Datenleitung, eine Stromzuführschaltung, einen Vormagnetisierungsfeldanlegeabschnitt und eine Datenleseschaltung. Jede aus der Mehrzahl von Speicherzellen ist entlang einer leicht zu magnetisierenden Achse in einer dem magnetisch in sie eingeschriebenen Datenwert entsprechenden Richtung magnetisiert und weist einen der Magnetisierungsrichtung entsprechenden elektrischen widerstandswert auf. Die Datenleitung ist bei einem Lesevorgang über eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle elektrisch mit einer festen Spannung verbunden. Die Stromzuführschaltung verbindet zumindest in dem Lesevorgang die Datenleitung mit einer vorbestimmten Spannung. Der Vormagnetisierungsfeldanlegeabschnitt legt in dem Lesevorgang ein Vormagnetisierungsfeld entlang einer schwer zu magnetisierenden Achse an die ausgewählte Speicherzelle an, und er legt in einem Schreibvorgang ein Datenschreibmagnetfeld entlang einer schwer zu magnetisierenden Achse an die ausgewählte Speicherzelle an. Der Vormagnetisierungsfeldanlegeabschnitt beinhaltet eine Mehrzahl von Stromleitungen, eine Mehrzahl von Treibertransistoren und eine Mehrzahl von Stromleitungstreibersteuerabschnitten. Für jeden vorbestimmten Block von Speicherzellen aus der Mehrzahl von Speicherzellen ist aus der Mehrzahl von Stromleitungen jeweils eine bereitgestellt und empfängt selektiv einen Strom zum Anlegen des Magnetfelds an jede der entsprechenden Speicherzellen in einer Richtung entlang der schwer zu magnetisierenden Achse. Die Mehrzahl von Treibertransistoren sind entsprechend der Mehrzahl von Stromleitungen bereitgestellt, und jeder von ihnen ist in Reihe mit der entsprechenden Leitung aus der Mehrzahl von Stromleitungen zwischen eine erste und die zweite Spannung geschaltet. Jede aus der Mehrzahl von Stromleitungstreibersteuerabschnitten steuert das Ein- bzw. Ausschalten eines entsprechenden Treibertransistors. Die Mehrzahl von Stromleitungstreibersteuerabschnitten ist entsprechend der Mehrzahl von Stromleitungen bereitgestellt. Jeder Stromleitungstreibersteuerabschnitt enthält eine Steuerschaltung zum Steuern eines Treiberstroms des Treibertransistors entsprechend einer Adressinformation, die anzeigt, ob die entsprechende Stromleitung zu der ausgewählten Speicherzelle gehört oder nicht. Die Steuerschaltung bewirkt, dass der Treiberstrom sich in dem Lesevorgang langsamer ändert als in dem Schreibvorgang. Die Datenleseschaltung erzeugt einen dem Speicherdatenwert der ausgewählten Zelle entsprechenden Lesedatenwert auf der Grundlage von Spannungen auf der Datenleitung vor und nach dem Anlegen des Vormagnetisierungsfeldes an die ausgewählte Speicherzelle in dem Lesevorgang.

Da der Aufbau zum Erzeugen eines Vormagnetisierungsfeldes auch verwendet werden kann, um im Schreibbetrieb ein vorbestimmtes Datenschreibmagnetfeld zu erzeugen, kann der Schaltungsaufbau vereinfacht werden. Insbesondere wird eine plötzliche Änderung der Datenleitungsspannung verhindert, weil das Vormagnetisierungsfeld im Lesebetrieb allmählich erzeugt wird, wodurch ein stabiler Lesebetrieb mit verringertem Rauschen verwirklicht werden kann.

Die Aufgabe wird ebenfalls gelöst durch eine magnetische Dünnfilmspeichervorrichtung gemäß Anspruch 12.

Die magnetische Dünnfilmspeichervorrichtung beinhaltet eine Mehrzahl von Speicherzellen, eine Datenleitung, eine Stromzuführschaltung, einen Vormagnetisierungsfeldanlegeabschnitt und eine Datenleseschaltung. Jede aus der Mehrzahl von Speicherzellen ist entlang einer leicht zu magnetisierenden Achse in einer dem magnetisch in sie eingeschriebenen Datenwert entsprechenden Richtung magnetisiert und weist einen der Magnetisierungsrichtung entsprechenden elektrischen Widerstandswert auf. Die Datenleitung ist bei einem Lesevorgang über eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle elektrisch mit einer festen Spannung verbunden. Die Stromzuführschaltung verbindet zumindest in dem Lesevorgang die Datenleitung mit einer vorbestimmten Spannung. Der Vormagnetisierungsfeldanlegeabschnitt empfängt eine erste Versorgungsspannung und legt sowohl bei einem Datenlesevorgang als auch bei einem Datenschreibvorgang ein vorbestimmtes Magnetfeld entlang einer schwer zu magnetisierenden Achse an die ausgewählte Speicherzelle an. Die Datenleseschaltung empfängt eine zweite Versorgungsspannung und die feste Spannung und erzeugt einen dem Speicherdatenwert der ausgewählten Speicherzelle entsprechenden Lesedatenwert. Ein Unterschied zwischen der ersten Versorgungsspannung und der festen Spannung ist größer als ein Unterschied zwischen der zweiten Versorgungsspannung und der festen Spannung.

Da der Aufbau zum Erzeugen eines Vormagnetisierungsfeldes auch verwendet werden kann, um im Schreibbetrieb ein vorbestimmtes Datenschreibmagnetfeld zu erzeugen, kann der Schaltungsaufbau vereinfacht werden. Insbesondere kann ein hinreichender Strom zum Erzeugen des Vormagnetisierungsfeldes und des Datenschreibfeldes zugeführt werden, da eine Stromleitung mit einem hinreichenden Spannungsunterschied getrieben werden kann.

Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.

Weitere Merkmale und Zweckmäfligkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:

1 ein schematisches Blockdiagramm eines Gesamtaufbaus einer MRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Erfindung;

2 eine konzeptionelle Darstellung der Prinzipien des Datenlesevorgangs nach einer Ausführungsform der vorliegenden Erfindung;

3 eine konzeptionelle Darstellung einer Magnetisierungsrichtung eines magnetoresistiven Tunnelelements in jedem der in 2 dargestellten Zustände;

4 ein Schaltbild des Aufbaus einer Gruppe von Schaltungen zum Durchführen eines Datenlesevorgangs aus einem Speicherfeld und eines Datenschreibvorgangs in das Speicherfeld nach einer ersten Ausführungsform der vorliegenden Erfindung;

5 ein Schaltbild eines Aufbaus eines Hauptabschnitts einer in 4 dargestellten Lese/Schreibsteuerschaltung;

6 ein Betriebssignalverlaufsdiagramm zum Veranschaulichen eines Datenlesevorgangs nach einer Ausführungsform der vorliegenden Erfindung;

7 ein Schaltbild eines Aufbaus eines Hauptabschnitts einer Lese/Schreibsteuerschaltung nach einer Abwandlung der ersten Ausführungsform;

8 ein Schaltbild des Aufbaus einer Gruppe von Schaltungen zum Steuern der Stromzufuhr zu einer Schreibziffernleitung nach einer zweiten Ausführungsform der vorliegenden Erfindung;

9 ein Schaltbild des Aufbaus einer Gruppe von Schaltungen zum Steuern der Stromzufuhr zu einer Schreibziffernleitung nach einer ersten Abwandlung der zweiten Ausführungsform;

10 ein Schaltbild des Aufbaus einer Gruppe von Schaltungen zum Steuern der Stromzufuhr zu einer Schreibziffernleitung nach einer zweiten Abwandlung der zweiten Ausführungsform;

11 eine schematische Darstellung des Aufbaus einer MTJ-Speicherzelle;

12 eine konzeptionelle Darstellung eines Datenschreibvorgangs in die MTJ-Speicherzelle;

13 eine konzeptionelle Darstellung der Beziehung zwischen einem Datenschreibstrom und der Magnetisierungsrichtung eines magnetoresistiven Tunnelelements im Schreibbetrieb;

14 eine konzeptionelle Darstellung eines Datenlesevorgangs aus der MTJ-Speicherzelle.

Im Folgenden werden mit Bezug auf die Figuren Ausführungsformen der vorliegenden Erfindung detailliert beschrieben.
Mit Bezug auf 1 führt eine MRAM-Vorrichtung 1 gemäß einer Ausführungsform der vorliegenden Erfindung entsprechend einem externen Steuersignal CMD und einem externen Adresssignal ADD einen wahlfreien Zugriff durch, um in eine bzw. aus einer Speicherzelle, die für den Datenschreib- bzw. Datenlesebetrieb ausgewählt ist (im Folgenden gelegentlich als "ausgewählte Speicherzelle" bezeichnet), Eingabedaten DIN zu schreiben bzw. Ausgabedaten DOUT zu lesen.
Die MRAM-Vorrichtung 1 enthält eine Steuerschaltung 5 zum Steuern des Gesamtbetriebs der MRAM-Vorrichtung 1 entsprechend einem Steuersignal CMD und ein Speicherfeld 10 mit einer Mehrzahl von MTJ-Speicherzellen, die in einer Matrix angeordnet sind. Der Aufbau jeder MTJ-Speicherzelle und das Prinzip des Datenspeicherns in jeder MTJ-Speicherzelle sind dieselben wie mit Bezug auf 11-14 beschrieben.
In dem Speicherfeld 10 sind Wortleitungen WL und Schreibziffernleitungen WDL jeweils entsprechend den MTJ-Speicherzellenzeilen angeordnet. Bitleitungen BL und Sourceleitungen SL sind jeweils entsprechend den MTJ-Speicherzellenspalten angeordnet. 1 zeigt stellvertretend eine einzelne MTJ-Speicherzelle MC sowie jeweils eine entsprechende Wortleitung WL, Schreibziffernleitung WDL, Bitleitung BL und Sourceleitung SL.
Die MRAM-Vorrichtung 1 enthält weiterhin Zeilenauswahlschaltungen 20, 21 zum Auswählen einer Zeile in dem Speicherfeld 10 entsprechend einer von dem Adresssignal ADD bezeichneten Zeilenadresse RA, einen Spaltendecoder 25 zum Auswählen einer Spalte in dem Speicherfeld 10 entsprechend einer von dem Adresssignal ADD bezeichneten Spaltenadresse CA, und Lese/Schreibsteuerschaltungen 30, 35.
Lese/Schreibsteuerschaltung 30, 35 bezieht sich jeweils kollektiv auf eine Gruppe von Schaltungen, die in dem Speicherfeld 10 den Datenlesebetrieb aus der bzw. den Datenschreibbetrieb in die MTJ-Speicherzelle durchführen.
Im Folgenden werden ein binärer Zustand hoher Spannung (z.B. Versorgungsspannung Vcc1, Vcc2) und ein binärer Zustand niedriger Spannung (z.B. Massespannung GND) eines Signals, einer Signalleitung, eines Datenwerts o.ä. gelegentlich jeweils als "H-Pegel" bzw. "L-Pegel" bezeichnet.
Wie aus der folgenden Beschreibung ersichtlich wird die Betriebsgeschwindigkeit des selbstreferenzierenden Lesevorgangs verbessert, indem an eine ausgewählte Speicherzelle ein Vormagnetisierungsfeld angelegt wird.
2 ist eine konzeptionelle Darstellung der Beziehung zwischen einem Strom zum Anlegen eines Vormagnetisierungsfelds an die MTJ-Speicherzelle und einem elektrischen Widerstandswert der MTJ-Speicherzelle (Hysteresekennlinie).
In 2 bezeichnet die Abszisse einen Bitleitungsstrom I(BL), der durch eine Bitleitung fließt, und die Ordinate einen elektrischen Widerstandswert Rcell der MTJ-Speicherzelle. Ein durch den Bitleitungsstrom I(BL) erzeugtes Magnetfeld hat in der in 11 dargestellten freien magnetischen Schicht VL der MTJ- Speicherzelle eine Richtung entlang der leicht zu magnetisierenden Achse (EA). Andererseits hat ein durch den Ziffernleitungsstrom I(WDL), der durch eine Schreibziffernleitung WDL fließt, erzeugtes Magnetfeld in der freien magnetischen Schicht VL eine Richtung entlang der schwer zu magnetisierenden Achse ( HA) .
Wenn der Bitleitungsstrom I(BL) eine Schwelle zum Invertieren der Magnetisierungsrichtung der freien magnetischen Schicht VL überschreitet, wird dementsprechend die Magnetisierungsrichtung der freien magnetischen Schicht VL umgekehrt, und der Speicherzellenwiderstandswert Rcell ändert sich. In 2 erreicht der Speicherzellenwiderstandswert Rcell seinen Maximalwert Rmax, wenn der Bitleitungsstrom I(BL) die Schwelle in der positiven Richtung überschreitet. Wenn der Bitleitungsstrom I(BL) die Schwelle in der negativen Richtung überschreitet, erreicht der Speicherzellenwiderstandswert Rcell seinen Minimalwert Rmin. Der Schwellenwert des Bitleitungsstroms I(BL) hängt von dem Strom I(WDL) ab, der durch die Schreibziffernleitung WDL fließt.
Wenn der Ziffernleitungsstrom I(WDL), der durch die Schreibziffernleitung WDL fließt, Null ist, hat der Speicherzellenwiderstandswert Rcell die in 2 durch eine gestrichelte Linie dargestellte Hysteresekennlinie. Die Schwellenwerte des Bitleitungsstroms I(BL) in der positiven und negativen Richtung sind dabei jeweils mit +Ito bzw. –Ito bezeichnet.
Wenn dagegen der Schreibziffernleitung WDL der Ziffernleitungsstrom I(WDL) zugeführt wird, verringern sich die Schwellenwerte des Bitleitungsstroms I(BL). Wenn der Ziffernleitungsstrom I(WDL) gleich Ip ist, hat der Speicherzellenwiderstandswert Rcell die in 2 durch eine durchgehende Linie dargestellte Hysteresekennlinie. Durch den Einfluss des Magnetfelds, das in Richtung der schwer zu magnetisierenden Achse durch den Zif fernleitungsstrom I(WDL) bewirkt wird, ändern sich die Schwellenwerte des Bitleitungsstroms I(BL) in der positiven bzw. negativen Richtung auf It1 (It1 < It0) und auf –Itl (–It1 > It0). Diese Hysteresekennlinien stellen das Verhalten der Speicherzelle während des Datenschreibvorgangs dar. Dementsprechend wird der Bitleitungsstrom I(BL) im Datenschreibbetrieb, d.h. die Datenschreibströme +Iw und –Iw so eingestellt, dass sie in den Bereichen (It1<+Iw<It0) und (–It0<–Iw<–It1) liegen.
Andererseits fließt der Bitleitungsstrom I(BL), d.h. der Datenlesestrom Is im Datenlesebetrieb als Ladestrom einer Datenleitung DIO, mit der die ausgewählte Speicherzelle, parasitäre Kapazitäten und dergleichen als RC-Last (ohmsch-kapazitive Last) verbunden sind. Daher hat der Datenlesestrom 2s im Allgemeinen einen um zwei oder drei Größenordnungen kleineren Pegel als der Bitleitungsstrom I(BL) im Schreibbetrieb, d.h. als die Daten-schreibströme ±Iw. Dementsprechend kann in 2 angenommen werden, dass der Datenlesestrom Is annähernd gleich Null ist.
Vor dem Lesevorgang wird die Magnetisierungsrichtung der freien magnetischen Schicht in dem magnetoresistiven Tunnelelement TMR so eingestellt, dass einer der in 2 dargestellten Zustände (a) bzw. (c) erreicht wird, d.h. dass die ausgewählte Speicherzelle den elektrischen Widerstandswert Rmin bzw. Rmax aufweist.
3 ist eine konzeptionelle Darstellung der Magnetisierungsrichtungen des magnetoresistiven Tunnelelements in den jeweils in 2 dargestellten Zuständen.
In 3 zeigt (a) die Magnetisierungsrichtung in dem in 2 mit (a) gekennzeichneten Zustand. In diesem Zustand haben die freie magnetische Schicht VL und die feste magnetische Schicht FL gleiche (parallele) Magnetisierungsrichtungen. Daher hat der Speicherzellenwiderstandswert Rcell seinen Minimalwert Rmin.
In 3 zeigt (c) die Magnetisierungsrichtung in dem in
2 mit (c) gekennzeichneten Zustand. In diesem Zustand haben die freie magnetische Schicht VL und die feste magnetische Schicht FL entgegengesetzte (antiparallele) Magnetisierungsrichtungen. Daher hat der Speicherzellenwiderstandswert Rcell seinen Maximalwert Rmax.
Wenn in diesem Zustand der Schreibziffernleitung WDL ein vorbestimmter Strom (z.B. Datenschreibstrom Ip) zugeführt wird, wird die Magnetisierungsrichtung der freien magnetischen Schicht VL in einem bestimmten Maße gedreht, auch wenn sie nicht voll umgekehrt wird. Daher ändert sich der elektrische Widerstandswert Rcell des magnetoresistiven Tunnelelements TMR.
Wenn z.B. die MTJ-Speicherzelle in dem Magnetisierungszustand (a) in 3 durch den Ziffernleitungsstrom I(WDL) einem vorbestimmten Vormagnetisierungsfeld in Richtung der schwer zu magnetisierenden Achse (HA) ausgesetzt wird, dreht sich die Magnetisierungsrichtung der freien magnetischen Schicht VL in einem bestimmten Maße und bildet mit der Magnetisierungsrichtung der festen magnetischen Schicht FL einen vorbestimmten Winkel, wie in 3 unter (b) dargestellt. Dementsprechend steigt der Speicherzellenwiderstandswert Rcell in dem Magnetisierungszustand, der (b) in 3 entspricht, von seinem Minimalwert Rmin auf den Wert Rm0 an.
Wenn die MTJ-Speicherzelle in dem Magnetisierungszustand (c) in 3 einem vorbestimmten Vormagnetisierungsfeld in Richtung der schwer zu magnetisierenden Achse (HA) ausgesetzt wird, dreht sich in ähnlicher Weise die Magnetisierungsrichtung der freien magnetischen Schicht VL in einem bestimmten Maße und bildet mit der Magnetisierungsrichtung der festen magnetischen Schicht FL einen vorbestimmten Winkel, wie in 3 unter (d) dargestellt. Dementsprechend sinkt der Speicherzellenwider standswert Rcell in dem Magnetisierungszustand, der (d) in
3 entspricht, von seinem Maximalwert Rmax auf den wert Rm1 ab.
Auf diese Weise verringert das Anlegen des Vormagnetisierungsfeldes entlang der schwer zu magnetisierenden Achse (HA) den Speicherzellenwiderstandswert Rcell der MTJ-Speicherzelle, die einen dem Maximalwert Rmax entsprechenden Datenwert speichert, während es den Speicherzellenwiderstandswert Rcell der MTJ-Speicherzelle, die einen dem Minimalwert Rmin entsprechenden Datenwert speichert, erhöht.
Somit wird durch Anlegen des Vormagnetisierungsfeldes entlang der schwer zu magnetisierenden Achse (HA) an eine MTJ-Speicherzelle, die einen vorbestimmten Speicherdatenwert hält, in dem Speicherzellenwiderstandswert Rcell entsprechend dem Speicherdatenwert eine Änderung des elektrischen Widerstandswerts in positiver oder negativer Richtung bewirkt. Somit weist die Änderung des Speicherzellenwiderstandswerts Rcell, die als Reaktion auf Anlegen des Vormagnetisierungsfeldes auftritt, abhängig von dem Pegel des Speicherdatenwerts verschiedene Polaritäten auf. In der vorliegenden Ausführungsform wird das Datenlesen durchgeführt, indem diese magnetischen Eigenschaften der MTJ-Speicherzellen verwendet werden.
Im Folgenden wird der Aufbau einer Gruppe von Schaltungen zum Durchführen des Datenlesebetriebs aus dem Speicherfeld 10 und des Datenschreibbetriebs in das Speicherfeld 10 beschrieben.
Wie in 4 dargestellt, enthält das Speicherfeld 10 MTJ-Speicherzellen MC, die in einer Matrix angeordnet sind. Wie bereits beschrieben, sind Wortleitungen WL und Schreibziffernleitungen WDL entsprechend den Speicherzellenzeilen bereitgestellt sowie Bitleitungen BL und Sourceleitungen SL entsprechend den Speicherzellenspalten. Jede MTJ-Speicherzelle MC hat denselben Aufbau wie mit Bezug auf 11 beschrieben. Genauer gesagt enthält jede MTJ-Speicherzelle MC ein magnetoresestives Tunnelelement TMR und einen Zugriffstransistor ATR, die in Reihe zwischen eine entsprechende Bitleitung BL und eine entsprechende Sourceleitung SL geschaltet sind.
Wie bereits beschrieben hat das magnetoresistive Tunnelelement TMR einen elektrischen Widerstandswert, der der Magnetisierungsrichtung entspricht. Insbesondere ist das magnetoresisitve Tunnelelement TMR in jeder MTJ-Speicherzelle MC vor dem Lesevorgang in einer vorbestimmten Richtung magnetisiert, um einen Datenwert entweder mit H-Pegel ("1") oder mit L-Pegel ("0") zu speichern. Der elektrische Widerstandswert des magnetoresistiven Tunnelelements TMR wird somit entweder auf Rmax oder auf Rmin eingestellt.
Jede Sourceleitung SL ist mit einer festen Spannung Vss (typischerweise Massespannung (GND) verbunden. Somit wird die Sourcespannung jedes Zugriffstransistors ATR auf Vss festgelegt. Wenn eine Wortleitung WL der ausgewählten Zeile auf H-Pegel aktiviert wird, wird jedes entsprechende magnetoresistive Tunnelelement TMR auf die feste Spannung Vss (Massespannung GND) herunter gezogen und mit einer entsprechender Bitleitung BL verbunden.
Im Folgenden wird der Aufbau der Zeilenauswahlschaltungen 20, 21 zum Auswählen einer Zeile in dem Speicherfeld 10 beschrieben.
Die Zeilenauswahlschaltungen 20, 21 enthalten Wortleitungstreiber 80 und Schreibziffernleitungstreiber 85. Die Wortleitungstreiber 80 und die Schreibziffernleitungstreiber 85 sind entsprechend den Speicherzellenzeilen bereitgestellt. Auch wenn das in 4 nicht dargestellt ist, empfängt jeder Wortleitungstreiber 80 die Versorgungsspannung Vcc2 und die feste Spannung Vss, und jeder Schreibziffernleitungstreiber 85 empfängt die Versorgungsspannung Vcc1 und die feste Spannung Vss. Es sei angemerkt, dass die Versorgungsspannung Vcc1 größer ist als die Versorgungsspannung Vcc2, d.h. |(Vcc1 – Vss)|>|(Vcc2 – Vss)|.
Der Wortleitungstreiber 80 ist an einem Ende jeder Wortleitung WL bereitgestellt und steuert auf der Grundlage eines entsprechenden Zeilendekodiersignals Rd(1), Rd(2), Rd(3), Rd(4) usw. die Aktivierung einer entsprechenden Wortleitung WL. Jedes Zeilendekodiersignal gibt das Dekodierergebnis einer entsprechenden Speicherzellenzeile an. Genauer gesagt: Wenn eine Wortleitung WL aktiviert wird, verbindet der entsprechende Wortleitungstreiber 80 die aktivierte Wortleitung WL mit der Versorgungsspannung Vcc2 (H-Pegel). Wenn eine Wortleitung WL deaktiviert wird, verbindet der entsprechende Wortleitungstreiber 80 die deaktivierte Wortleitung WL mit der festen Spannung Vss.
Der Schreibziffernleitungstreiber 85 ist an einem Ende jeder Wortleitung WL bereitgestellt und steuert auf der Grundlage eines entsprechenden Zeilendekodiersignals Rd(1), Rd(2), Rd(3), Rd(4) usw. die Aktivierung einer entsprechenden Schreibziffernleitung WDL. Jedes Zeilendekodiersignal gibt das Dekodierergebnis einer entsprechenden Speicherzellenzeile an. Genauer gesagt: Wenn eine Schreibziffernleitung WDL aktiviert wird, verbindet der entsprechende Schreibziffernleitungstreiber 85 die aktivierte Schreibziffernleitung WDL mit der Versorgungsspannung Vcc1 (H-Pegel). Wenn eine Schreibziffernleitung WDL deaktiviert wird, verbindet der entsprechende Schreibziffernleitungstreiber 85 die deaktivierte Schreibziffernleitung WDL mit der festen Spannung Vss. Es sei angemerkt, dass im Folgenden die Zeilendekodiersignale Rd(1), Rd(2), Rd(3), Rd (4) usw. gelegentlich allgemein als "Zeilendekodiersignale Rd" bezeichnet werden.
Das Zeilendekodiersignal Rd wird durch eine nicht dargestellte Dekodierschaltung erzeugt. Das Zeilendekodiersignal Rd wird auf H-Pegel (Versorgungsspannung Vcc2) gelegt, wenn eine entsprechende Speicherzellenzeile ausgewählt ist. Ansonsten wird das Zeilendekodiersignal Rd auf L-Pegel (feste Spannung Vss) gelegt. Zumindest in einem Lesevorgang und in einem Schreibvorgang wird das Zeilendekodiersignal Rd jeder Speicherzellenzeile durch eine nicht dargestellte Verriegelungsschaltung gehalten.
In jeder Speicherzellenzeile ist ein Transistorschalter 90 bereitgestellt. In einem Betrieb, der nicht der Datenlesebetrieb ist (d.h. in einem Betrieb, der den Datenschreibbetrieb beinhaltet) verbindet jeder Transistorschalter 90 das andere Ende einer entsprechenden Wortleitung WL mit der festen Spannung Vss. Jeder Transistorschalter 90 empfängt ein invertiertes Signal /RE eines Steuersignals RE an seinem Gate und ist elektrisch zwischen eine entsprechende Wortleitung WL und die feste Spannung Vss geschaltet. Das Steuersignal RE wird im Lesebetrieb auf H-Pegel aktiviert. In dem in 4 dargestellten Beispiel ist jeder Transistorschalter 90 aus einem n-Kanal-MOS-Transistor (Metal Oxide Semicinductor) gebildet. In der Beschreibung ist ein MOS-Transistor als typisches Beispiel für einen Feldeffekttransistor gezeigt.
Das andere Ende jeder Schreibziffernleitung WDL ist mit der festen Spannung Vss verbunden. wenn eine Schreibziffernleitung WDL im Schreibbetrieb aktiviert wird, wird der aktivierten Schreibziffernleitung WDL dementsprechend ein Datenschreibstrom Ip in der Richtung von dem Schreibziffernleitungstreiber 85 zu der festen Spannung Vss zugeführt.
Im Datenlesebetrieb trennt jeder Transistorschalter 90 die entsprechende Wortleitung WL von der festen Spannung Vss. Der Wortleitungstreiber 80 aktiviert eine entsprechende Wortleitung WL entsprechend einem Zeilendekodiersignal Rd einer entspre chenden Speicherzellenzeile. Als Reaktion darauf werden die Zugriffstransistoren ATR der ausgewählten Zeile aktiviert, wodurch die entsprechenden magnetoresistiven Tunnelelemente TMR alle elektrisch zwischen eine entsprechende Bitleitung BL und eine entsprechende Sourceleitung SL geschaltet werden. Auf diese Weise wird in dem Speicherfeld 10 der Zeilenauswahlvorgang durchgeführt.
Für die Wortleitung WL und die Schreibziffernleitung WDL jeder Speicherzellenzeile ist derselbe Aufbau bereitgestellt. Es sei angemerkt, dass die Wortleitungstreiber 80 und die Schreibziffernleitungstreiber 85 der jeweiligen Speicherzellenzeilen wie in 4 dargestellt in gestaffelter Weise angeordnet sind. Anders ausgedrückt sind der Wortleitungstreiber 80 und der Schreibziffernleitungstreiber 85 in jeder Speicherzellenzeile abwechselnd an dem einen Ende der Wortleitung WL und der Schreibziffernleitung WDL bzw. an ihrem anderen Ende angeordnet. Dadurch können die Zeilenauswahlschaltungen 20, 21 effizient mit kleiner Fläche angeordnet werden.
Die Lese/Schreibsteuerschaltung 30 enthält eine Schreibtreibersteuerschaltung 180. Die Schreibtreibersteuerschaltung 180 arbeitet als Reaktion auf eine Arbeitsanweisung von der Steuerschaltung 5. Im Betrieb stellt die Schreibtreibersteuerschaltung 180 die Schreibsteuersignale WDTa und WDTb jeder Speicherzellenspalte entsprechend dem Eingabedatenwert DIN und dem Spaltenauswahlergebnis des Spaltendekoders 25 ein. Der Eingabedatenwert DIN wird über einen Dateneingabeanschluss 4b und einen Eingabepuffer 195 an die Schreibtreibersteuerschaltung 180 übertragen.
Die Lese/Schreibsteuerschaltung 30 enthält weiter Schreibtreiber WDVb, die in jeder Speicherzellenspalte bereit gestellt sind. In ähnlicher Weise enthält die Lese/Schreibsteuerschaltung 35 Schreibtreiber WDVa, die in jeder Speicherzellenspalte bereit gestellt sind. Jeder Schreibtreiber WDVa treibt ein Ende einer entsprechenden Bitleitung BL in Übereinstimmung mit einem entsprechenden Schreibsteuersignal WDTa entweder auf die Versorgungsspannung Vcc1 oder auf die feste Spannung Vss. In ähnlicher Weise treibt jeder Schreibtreiber WDVb das andere Ende einer entsprechenden Bitleitung BL in Übereinstimmung mit einem entsprechenden Schreibtreibersteuersignal WDTb entweder auf die Versorgungsspannung Vcc1 oder Ausführungsform die feste Spannung Vss.
Im Schreibbetrieb wird entsprechend dem Pegel des Schreibdatenwerts DIN eines der Schreibsteuersignale der ausgewählten Spalte WDTa und WDTb auf H-Pegel gelegt und das andere auf L-Pegel. Wenn z.B. ein Datenwert mit H-Pegel ("1") geschrieben werden soll, wird das Schreibsteuersignal WDTa auf H-Pegel gelegt und das Schreibsteuersignal WDTb auf L-Pegel, um einen Datenschreibstrom +Iw in der Richtung von dem Schreibtreiber WDVa zu dem Schreibtreiber WDVb zu führen. Wenn dagegen ein Datenwert mit L-Pegel ("0") geschrieben werden soll, wird das Schreibsteuersignal WDTb auf H-Pegel gelegt und das Schreibsteuersignal WDTa auf L-Pegel, um einen Datenschreibstrom –Iw in der Richtung von dem Schreibtreiber WDVb zu dem Schreibtreiber WDVa zu führen. Im Folgenden werden die Datenschreibströme +Iw und –Iw, die verschiedene Richtungen haben, gelegentlich allgemein als "Datenschreibstrom ±Iw" bezeichnet. In den nicht ausgewählten Spalten werden die Schreibsteuersignale WDTa und WDTb auf L-Pegel gelegt.
Außer im Schreibbetrieb trennt jeder Schreibtreiber WDVa und WDVb eine entsprechende Bitleitung BL von der Versorgungsspannung Vcc1 und der festen Spannung Vss.
Wenn die Datenschreibströme Ip und ±Iw jeweils einer Schreibziffernleitung WDL bzw. einer Bitleitung BL zugeführt werden, wird ein der Richtung des Datenschreibstroms ±Iw entsprechender Datenwert magnetisch in ein entsprechendes magnetoresistives Tunnelelement TMR geschrieben. Für die Bitleitung BL jeder Speicherzellenspalte ist derselbe Aufbau bereitgestellt.
Im Folgenden wird der Lesebetrieb aus dem Speicherfeld 10 beschrieben. Die Lese/Schreibsteuerschaltung 30 enthält weiter eine Datenleitung DIO zum Übertragen einer Spannung, die dem elektrischen Widerstandswert einer ausgewählten Speicherzelle entspricht, sowie Leseauswahlgatter RCSG, die jeweils zwischen der Datenleitung DIO und einer entsprechenden Bitleitung BL bereitgestellt sind. Mit jedem Leseauswahlgatter RCSG ist eine Lesespaltenauswahlleitung RCSL verbunden. Jede Lesespaltenauswahlleitung RCSL zeigt an, ob eine entsprechende Speicherzellenspalte ausgewählt ist oder nicht. Die Lesespaltenauswahlleitung RCSL wird auf H-Pegel aktiviert, wenn eine entsprechende Speicherzellenspalte ausgewählt ist. Für jede Speicherzellenspalte ist derselbe Aufbau bereitgestellt. Die Datenleitung DIO wird also von den Bitleitungen BL in dem Speicherfeld 10 gemeinsam genutzt.
Dementsprechend wird eine ausgewählte Speicherzelle im Lesebetrieb über die Bitleitung BL der ausgewählten Spalte und ein entsprechendes Leseauswahlgatter RCSG elektrisch mit der Datenleitung DIO verbunden.
Die Lese/Schreibsteuerschaltung 30 enthält weiter eine Datenleseschaltung 100 und einen Stromzuführtransistor 105.
Die Datenleseschaltung 100 enthält einen Kuppelkondensator 110, einen Leseverstärker (Spannungsverstärker 120, einen Spannungshaltekondensator 130, einen Rückkopplungsschalter 140, einen Transistorschalter 145, einen Leseverstärker (Spannungsverstärker) 146 und eine Verriegelungsschaltung (Latch) 148.
Der Koppelkondensator 110 ist zwischen einen Leseeingangsknoten N1, der einem der Eingangsknoten des Leseverstärkers 120 entspricht, und die Datenleitung DIO geschaltet. Der Spannungshaltekondensator 130 ist zwischen einen Leseeingangsknoten N2, der dem anderen Eingangsknoten des Leseverstärkers 120 entspricht, und die feste Spannung Vss geschaltet, um den Spannungspegel an dem Leseeingangsknoten N2 zu halten. Der Leseverstärker 120 verstärkt den Spannungsunterschied zwischen den Leseeingangsknoten N1 und N2 zur Ausgabe an einen Knoten N3, der einem Ausgangsknoten des Leseverstärkers 120 entspricht. Der Rückkopplungsschalter 140 ist zwischen den Knoten N3 und dem Leseeingangsknoten N2 bereitgestellt. Der Transistorschalter 145 ist zwischen der Datenleitung DIO und dem Leseeingangsknoten N1 bereitgestellt. Im Lesebetrieb werden der Rückkopplungsschalter 140 und der Transistorschalter 145 als Reaktion auf ein Steuersignal /RS eingeschaltet, bevor das Vormagnetisierungsfeld angelegt ist, und ausgeschaltet, nachdem das Vormagnetisierungsfeld angelegt ist.
Der Leseverstärker 146 verstärkt den Spannungsunterschied zwischen einer vorbestimmten Referenzspannung Vcp und dem Knoten N3 zur Ausgabe an die Verriegelungsschaltung 148. Im Lesebetrieb verriegelt die Verriegelungsschaltung 148 die Ausgabe des Leserverstärkers 146 mit einem vorbestimmten Zeitablauf nach Anlegen eines Vormagnetisierungsfelds und gibt die Ausgabe des Leseverstärkers 146 als Lesedatenwert RDT aus. Der so von der Verriegelungsschaltung 148 ausgegebene Lesedatenwert RDT wird über einen Ausgabepuffer 190 und einen Datenausgabeanschluss 4a als Ausgabedatenwert DOUT ausgegeben.
Da der Spannungsunterschied zwischen den Leseeingangsknoten N1 und N2 durch die Leseverstärker 120 und 146 in einer Mehrzahl von Stufen verstärkt wird, kann ein hinreichender Betriebsspielraum sichergestellt werden. Darüber hinaus kann die Empfindlichkeit verändert werden, indem der Pegel der dem Lesever stärker 146 der zweiten Stufe zugeführten Referenzspannung Vcp verändert wird. Somit kann eine Schwankung der Empfindlichkeit durch Herstellungsschwankung der Elementeigenschaften korrigiert werden.
Der Stromzuführtransistor 105 ist ein p-Kanal-MOS-Transistor und empfängt an seinem Gate ein Steuersignal WE, ein invertiertes Signal eines Steuersignals /WE. Das Steuersignal WE wird im Schreibbetrieb auf H-Pegel aktiviert. Der Stromzuführtransistor 105 wird also in jedem Betrieb außer dem Schreibbetrieb eingeschaltet.
Dementsprechend ist die Datenleitung DIO vor dem Datenlesen als Reaktion auf das Einschalten des Stromzuführtransistors 105 mit einer Vorladespannung Vpc verbunden. In diesem Zustand sind die Leseauswahlgatter RCSG jeder Speicherzellenspalte ausgeschaltet. Daher ist die Datenleitung DIO von den Bitleitungen BL und den Speicherzellen MC getrennt. Die Datenleitung DIO wird somit auf die Vorladespannung Vpc vorgeladen.
Wenn der Lesevorgang beginnt, werden die Wortleitung WL der ausgewählten Zeile und die Lesespaltenauswahlleitung RCSL der ausgewählten Spalte auf H-Pegel aktiviert, und die Datenleitung DIO wird über die ausgewählte Speicherzelle zu der festen Spannung Vss (Massespannung GND) heruntergezogen. Der Stromzuführtransistor 105 verbleibt auch dann in eingeschaltetem Zustand, nachdem der Lesevorgang begonnen wurde. Daher wird durch die Vorladespannung Vpc ein Datenlesestrom Is zugeführt und fließt durch die ausgewählte Speicherzelle. Demzufolge wird auf der Datenleitung DIO eine Spannung erzeugt, die dem elektrischen Widerstandswert der ausgewählten Speicherzelle entspricht.
Jeder Lesevorgang wird aus einem ersten Teil und einem zweiten Teil gebildet. In dem ersten Teil des Lesevorgangs ist kein Vormagnetisierungsfeld an die ausgewählte Speicherzelle ange legt. In dem zweiten Teil ist ein Vormagnetisierungsfeld an die ausgewählte Speicherzelle angelegt. In dem zweiten Teil arbeitet der Schreibziffernleitungstreiber 85 der ausgewählten Zeile in derselben Weise wie im Schreibbetrieb und aktiviert eine entsprechende Schreibziffernleitung WDL. Durch einen Strom, der der Schreibziffernleitung WDL der ausgewählten Zeile zugeführt wird, wird also ein Vormagnetisierungsfeld erzeugt. Dieser Aufbau ermöglicht es, ein Vormagnetisierungsfeld im Lesebetrieb zu erzeugen, ohne dass eine zusätzliche Schaltung bereitgestellt werden muss. Daher kann der Schaltungsaufbau vereinfacht werden.
Bevor das Vormagnetisierungsfeld angelegt wird, d.h. in dem Zustand, in dem der Schreibziffernleitung WDL der ausgewählten Zeile kein Strom zugeführt wird (I(WDL)=0), stellt sich die Datenleitung DIO auf eine Spannung ein, die dem Speicherdatenwert der ausgewählten Speicherzelle entspricht.
Nachdem das Vormagnetisierungsfeld angelegt wurde, d.h. in dem Zustand, in dem der Schreibziffernleitung WDL der ausgewählten Zeile ein Vorstrom zugeführt wird (I(WDL)=Ip), liegt an der ausgewählten Speicherzelle ein vorbestimmtes Magnetfeld entlang der schwer zu magnetisierenden Achse an. Wenn die ausgewählte Speicherzelle einem solchen Vormagnetisierungsfeld ausgesetzt ist, weicht der Speicherzellenwiderstandswert Rcell der ausgewählten Speicherzelle abhängig von dem Speicherdatenpegel in positiver oder negativer Richtung von dem Wert vor dem Anlegen des Vormagnetisierungsfeldes ab. Demzufolge steigt oder fällt die Spannung an der Datenleitung DIO verglichen mit dem Feld vor Anlegen des Vormagnetisierungsfeldes.
Genauer gesagt: Wenn die ausgewählte Speicherzelle den Datenwert speichert, der dem elektrischen Widerstandswert Rmin entspricht (z.B. "0"), ist die Datenleitungsspannung nach Anlegen des Vormagnetisierungsfeldes größer als vor Anlegen des Vorma gnetisierungsfeldes. Das kommt daher, dass der Speicherzellenwiderstandswert Rcell durch das von dem Ziffernleitungsstrom I(WDL) erzeugte Vormagnetisierungsfeld erhöhtwird und dass ein durch das magnetoresistive Tunnelelement TMR fließender Strom dementsprechend verringert wird. wenn dagegen die ausgewählte Speicherzelle den Datenwert speichert, der dem elektrischen widerstandswert Rmax entspricht (z.B. "1"), ist die Datenleitungsspannung nach Anlegen des Vormagnetisierungsfeldes kleiner als vor Anlegen des Vormagnetisierungsfeldes. Das kommt daher, dass der der Speicherzellenwiderstandswert Rcell durch das von dem Ziffernleitungsstrom I(WDL) erzeugte Vormagnetisierungsfeld verringert wird und dass ein durch das magnetoresistive Tunnelelement TMR fließender Strom dementsprechend ansteigt.
Im Folgenden wird mit Bezug auf 5 der Betrieb der Datenleseschaltung 100 detailliert beschrieben.
Wie in 5 dargestellt enthält der Leseverstärker 120 p-Kanal-MOS-Transistoren 122 und 124 sowie n-Kanal-MOS-Transistoren 126 und 128. Die p-Kanal-MOS-Transistoren 122 und 124 sind jeweils zwischen die Versorgungsspannung Vcc2 und einen Knoten N3 bzw. N4 geschaltet. Die n-Kanal-MOS-Transistoren 126 und 128 sind jeweils zwischen die Knoten N3 bzw. N4 und die feste Spannung Vss geschaltet. Die Gates der Transistoren 122 und 124 sind mit dem Knoten N4 verbunden. Das Gate des Transistors 126 ist mit dem Leseeingangsknoten N2 verbunden und das Gate des Transistors 128 mit dem Leseeingangsknoten N1. Anders ausgedrückt: Die Transistoren 122, 124, 126 und 128 arbeiten zusammen als "Differenzverstärker" mit den Leseeingangsknoten N1 und N2 als Eingangsknoten und dem Knoten N3 als Ausgangsknoten.
Da der Kuppelkondensator 110, der Stromzuführtransistor 105, der Spannungshaltekondensator 130, der Rückkopplungsschalter 140 und der Transistorschalter 145 genau so bereitgestellt sind wie mit Bezug auf 4 beschrieben, wird ihre detaillierte Beschreibung nicht wiederholt.
Vor dem Lesevorgang sind der Stromzuführtransistor 105, der Rückkopplungsschalter 140 und der Transistorschalter 145 eingeschaltet. Daher wird die Datenleitung DIO auf die Vorladespannung Vpc vorgeladen. Außerdem sind die Datenleitung DIO und der Leseeingangsknoten N1 kurz geschlossen, und der Leseeingangsknoten N2 und Knoten N3 sind kurzgeschlossen.
In diesem Zustand wird der Lesevorgang begonnen, und die Datenleitung DIO wird über die ausgewählte Speicherzelle zu einer festen Spannung Vss (Massespannung GND) heruntergezogen. Der Stromzuführtransistor 105 verbleibt auch nach dem Beginn des Lesevorgangs in eingeschaltetem Zustand. Daher wirkt der Stromzuführtransistor 105 nicht nur zum Vorladen der Datenleitung DIO vor dem Lesevorgang, sondern auch zum Zuführen eines Datenlesestroms zu der Datenleitung DIO beim Lesevorgang. Demzufolge fällt die Spannung auf der Datenleitung DIO entsprechend einem Strom, der durch die ausgewählte Speicherzelle fließt, d.h. entsprechend dem elektrischen Widerstandswert der ausgewählten Speicherzelle von der Vorladespannung Vpc ab. Bei dem Lesevorgang wird die Spannung auf der Datenleitung DIO bestimmt durch das Verhältnis zwischen der Impedanz des Stromzuführtransistors 105 und der Impedanz (elektrischer Widerstandswert) der ausgewählten Speicherzelle.
In dem ersten Teil des Lesevorgangs, d.h. in der Zeitspanne vom Beginn des Lesevorgangs bis zum Anlegen eines Vormagnetisierungsfeldes, ist das Steuersignal /RS auf H-Pegel deaktiviert. Daher sind der Rückkopplungsschalter 140 und der Transistorschalter 145 eingeschaltet, die Datenleitung DIO und der Leseeingangsknoten N1 bleiben kurzgeschlossen, und auch der Leseeingangsknoten N2 und der Knoten N3 bleiben kurzgeschlossen. In dem ersten Teil des Lesevorgangs sind daher die Leseeingangs knoten N1 und N2 durch den Gegenkopplungsbetrieb des Leseverstärkers 120 virtuell kurzgeschlossen. Daher werden die Leseeingangsknoten N1 und N2 auf denselben Spannungspegel gelegt. Diese Spannung wird an dem Leseeingangsknoten N2 von dem Spannungshaltekondensator 130 auch nach Anlegen des Vormagnetisierungsfeldes gehalten.
Streng genommen kann es sein, dass die Leseeingangsknoten N1 und N2 aufgrund von Schwankungen der Eigenschaften der Schaltungselemente des Laserverstärkers 120 nicht auf denselben Spannungspegel gelegt werden. Jedoch auch im Hinblick auf solche Schwankungen wird die Spannung an dem Leseeingangsknoten N2 entsprechend der Spannung an dem Leseeingangsknoten N1 auf einen Gleichgewichtszustand gelegt. Daher wird ein Offset des Leseverstärkers 120 auch durch den Rückkopplungsbetrieb des Leseverstärkers 120 ausgeglichen.
In dem zweiten Teil des Lesevorgangs, d.h. nach Anlegen des Vormagnetisierungsfeldes an die ausgewählte Speicherzelle, wird das Steuersignal /RS auf L-Pegel aktiviert. Demzufolge wird die Datenleitung DIO von dem Leseeingangsknoten N1 getrennt, und auch der Eingangsknoten N2 wird von dem Knoten N3 getrennt. Das an die ausgewählte Speicherzelle angelegte Vormagnetisierungsfeld bewirkt, dass die Spannung an der Datenleitung DIO abhängig von dem Speicherwert der ausgewählten Speicherzelle gegenüber dem Wert vor Anlegen des Vormagnetisierungsfeldes ansteigt oder abfällt.
Eine solche Spannungsänderung auf der Datenleitung DIO wird über den Koppelkondensator 110 durch kapazitive Kopplung an den Leseeingangsknoten N1 übertragen. Dementsprechend verstärkt der Leseverstärker 120 den Unterschied zwischen der von dem Spannungshaltekondensator 130 gehaltenen Spannung an dem Leseeingangsknoten N2, die vor dem Anlegen des Vormagnetisierungsfeldes den Gleichgewichtszustand erreicht hat, und der Spannung an dem Leseeingangsknoten N1 nach Anlegen des Vormagnetisierungsfeldes und gibt die resultierende Spannung an Knoten N3 aus. Anders ausgedrückt ändert sich die Spannung an dem Knoten N3 abhängig von dem Speicherdatenwert der ausgewählten Speicherzelle.
6 ist ein Signalverlaufsdiagramm zum Veranschaulichen eines Lesevorgangs nach einer Ausführungsform der vorliegenden Erfindung.
Wie in 6 dargestellt, kann jeder Lesevorgang nach einer Ausführungsform der vorliegenden Erfindung z.B. synchronisiert mit einem Taktsignal CLK durchgeführt werden.
Genauer gesagt: Zu einem Zeitpunkt t1 (d.h. einer ansteigenden Flanke des Taktsignals CLK) wird der Lesevorgang als Reaktion auf ein Chipauswahlsignal CS und einen Lesebefehl RC begonnen. Die Wortleitung WL der ausgewählten Zeile wird aktiviert, und der Bitleitung BL der ausgewählten Spalte wird ein Datenlesestrom Is zugeführt. In dem ersten Teil des Lesevorgangs (vom Zeitpunkt t1 bis zum Zeitpunkt tr, einer Zeitspanne, während der das Steuersignal /RS auf H-Pegel liegt) wird kein Vormagnetisierungsfeld angelegt, und die Spannung auf der Bitleitung BL der ausgewählten Spalte, d.h. die Spannung an der Datenleitung DIO, erreicht den Pegel, der dem elektrischen Widerstandswert (Speicherdatenwert) der ausgewählten Speicherzelle entspricht. Diese Datenleitungsspannung wird an die Leseeingangsknoten N1 und N2 übertragen, und die so an den Leseeingangsknoten N2 übertragene Schaltung wird von dem Spannungshaltekondensator 130 gehalten.
In dem zweiten Teil des Lesevorgangs (nach dem Zeitpunkt tr, einer Zeitspanne, während der das Steuersignal /RS auf L-Pegel liegt) bleiben die Wortleitung WL der ausgewählten Zeile und das Steuersignal RS aktiv (H-Pegel), und der Schreibziffernlei tung WDL der ausgewählten Spalte wird allmählich ein Vorstrom zugeführt, der genau so groß ist wie der Datenschreibstrom Ip. Anders ausgedrückt wird an die ausgewählte Speicherzelle all-mählich ein Vormagnetisierungsfeld angelegt. Als Reaktion darauf ändert sich die Spannung auf der Bitleitung BL der ausgewählten Spalte (auf der Datenleitung DIO) abhängig von dem Speicherdatenwert der ausgewählten Speicherzelle in positiver bzw. negativer Richtung (steigt oder fällt). Es sei angemerkt, das ein Aufbau zum Zuführen eines Vorstroms zum Erzeugen eines Vormagnetisierungsfeldes in der zweiten Ausführungsform detailliert beschrieben wird.
Die durch das Vormagnetisierungsfeld bewirkte Änderung der Datenleitungsspannung wird über den Koppelkondensator 110 an den Leseeingangsknoten N1 übertragen. Daher wird abhängig von dem Speicherdatenwert der ausgewählten Speicherzelle zwischen den Leseeingangsknoten N1 und N2 ein positiver bzw. negativer Spannungsunterschied erzeugt. Durch Verstärken dieses Spannungsunterschieds durch die Leseverstärker 120 und 146 und die Verriegelungsschaltung 148 wird der Lesedatenwert RDT erzeugt.
Von dem Zeitpunkt t2 (der nächsten ansteigenden Flanke des Taktsignals CLK) an wird der dem Lesedatenwert RDT entsprechende Ausgabedatenwert DOUT über den Datenausgabeanschluss 4a ausgegeben. Die Magnetisierungsrichtung des magnetoresistiven Tunnelelements TMR wird von dem durch die Schreibziffernleitung WDL fließenden Vorstrom (Datenschreibstrom Ip) an die ausgewählte Speicherzelle angelegten Vormagnetisierungsfeld nicht umgekehrt. Sobald das Vormagnetisierungsfeld wegfällt, wird daher die Magnetisierungsrichtung der ausgewählten Speicherzelle so wieder hergestellt, wie sie vor dem Lesevorgang war. Der Speicherdatenwert der ausgewählten Speicherzelle wird in dem Lesevorgang nach einer Ausführungsform der vorliegenden Erfindung nicht zerstört. Daher ist kein Rückschreibvorgang erfor derlich wie in dem herkömmlichen selbstreferenzierenden Lesevorgang.
Es sei angemerkt, dass die MRAM-Vorrichtung eine Mehrzahl von Blöcken zum Schreiben und Lesen von 1-Bit-Daten aufweisen kann, von denen jeder den in 4 dargestellten Aufbau hat. 6 zeigt auch den Lesevorgang einer solchen MRRM-Vorrichtung.
In der MRAM-Vorrichtung mit einer Mehrzahl von Blöcken wird derselbe Lesevorgang in jedem Block parallel durchgeführt. In jedem Block wird zum Zeitpunkt t2 der Lesedatenwert RDT aus der ausgewählten Speicherzelle erzeugt. In diesem Fall kann der Lesedatenwert RDT von jeder der Mehrzahl von Blöcken vom Zeitpunkt t2 an bei jeder ansteigenden Flanke des Taktsignals CLK in Form eines Burst als Lesedaten DOUT ausgegeben werden. In dem in 6 dargestellten Beispiel wird der Lesedatenwert RDT von einem Block zum Zeitpunkt t2 als Ausgabedatenwert DOUT ("0") ausgegeben, und der Lesedatenwert RDT von einem anderen Block wird zu einem Zeitpunkt t3 (der nächsten ansteigenden Flanke des Taktsignals CLK) als Ausgabedatenwert DOUT ("1") ausgegeben.
Nach der ersten Ausführungsform kann ein selbstreferenzierender Betrieb durchgeführt werden, indem nur auf eine ausgewählte Speicherzelle zugegriffen wird, ohne dass eine Referenzzelle verwendet wird. Anders ausgedrückt wird der Lesedatenwert auf der Grundlage eines Spannungsvergleichs erzeugt, der auf demselben Datenlesepfad durchgeführt wird, der dieselbe Speicherzelle, dieselbe Bitleitung, dieselbe Datenleitung, denselben Leseverstärker usw. enthält. Da keine Referenzzelle erforderlich ist, kann in jeder MTJ-Speicherzelle ein Datenwert gespeichert werden, und jede MTJ-Speicherzelle kann als gültiges Bit verwendet werden.
Der selbstreferenzierende Lesevorgang ermöglicht eine Verbesserung der Genauigkeit des Lesevorgangs, ohne Einflüssen unterworfen zu sein wie z.B. einem Offset, die aufgrund von Herstellungsschwankungen der in dem Datenlesepfad enthaltenen Schaltungen auftreten. Anders ausgedrückt kann der Lesevorgang unabhängig von Einflüssen von Herstellungsschwankungen und dergleichen mit höherer Genauigkeit durchgeführt werden als in dem Fall, in dem der Lesevorgang aus einer ausgewählten Speicherzelle auf der Grundlage des Vergleichs mit einer anderen Speicherzelle (z.B. einer Referenzzelle) und der dieser entsprechenden Schaltungsanordnung durchgeführt wird.
Anders als bei dem herkömmlichen selbstreferenzierenden Lesevorgang sind in jedem Lesevorgang nach der ersten Ausführungsform keine zwangsweisen Schreib- und Lesevorgänge und keine Rückschreibvorgänge nach der Zerstörung des Speicherdatenwerts der ausgewählten Speicherzelle erforderlich. Das ermöglicht die Verwirklichung eines selbstreferenzierenden Lesebetriebs mit hoher Geschwindigkeit.
Insbesondere wird in dem Lesevorgang nach der ersten Ausführungsform mit dem Anlegen eines Vormagnetisierungsfeldes begonnen, während die Wortleitung WL in einem aktiven Zustand gehalten wird, und eine durch das Vormagnetisierungsfeld bewirkte kontinuierliche Spannungsänderung auf der Datenleitung DIO wird mit einem vorbestimmten Zeitablauf erzielt. Das ermöglicht eine weitere Verbesserung der Lesebetriebsgeschwindigkeit.
Darüber hinaus kann ein Offset des Leseverstärkers 120 durch den Gegenkopplungsbetrieb des Leseverstärkers 120 vor Anlegen des Vormagnetisierungsfeldes abgeglichen werden. Das ermöglicht eine weitere Verbesserung der Genauigkeit des Lesevorgangs.
Darüber hinaus wird ein im Schreibbetrieb verwendeter Strom durch die Schreibziffernleitung WDL als Vorstrom zum Erzeugen eines Vormagnetisierungsfeldes verwendet. Dadurch entfällt die Notwendigkeit, zusätzlich eine Schaltung zum Zuführen eines Vorstroms im Lesebetrieb bereitzustellen. Demzufolge kann der Schaltungsaufbau vereinfacht werden.
In einer Abwandlung der ersten Ausführungsform wird ein anderes Beispiel für den Aufbau der Datenleseschaltung beschrieben.
Wie in 7 dargestellt, unterscheidet sich die Datenleseschaltung nach der Abwandlung der ersten Ausführungsform von der in 5 dargestellten Schaltung nach der ersten Ausführungsform darin, dass der Transistorschalter 145 durch einen Vorladetransistor 149 ersetzt ist. Da der Aufbau der Datenleseschaltung mit Ausnahme der peripheren Schaltung des in 7 dargestellten Leseverstärkers 120 sowie der Aufbau der anderen Schaltungen dieselben sind wie bei der ersten Ausführungsform, wird ihre detaillierte Beschreibung nicht wiederholt.
Der Vorladetransistor 149 ist ein n-Kanal-MOS-Transistor, und er ist zwischen eine Vorladespannung Vpc# und den Leseeingangsknoten N1 geschaltet. Wie der Rückkopplungsschalter 140 wird auch der Vorladetransistor 149 entsprechend einem Steuersignal /RS ein- und ausgeschaltet.
In diesem Aufbau wird der Leseeingangsknoten N1 vor dem Lesevorgang und vor dem Anlegen eines Vormagnetisierungsfeldes während des Lesevorgangs auf die Vorladespannung Vpc vorgeladen. Demzufolge wird der Leseeingangsknoten N2 auf denselben Pegel eingestellt wie die Vorladespannung Vpc#.
Wie bei der ersten Ausführungsform wird die Datenleitung DIO über den Stromzuführtransistor 105 vor dem Lesevorgang auf die Vorladespannung Vpc vorgeladen. In dem Lesevorgang ändert die Datenleitung DIO den Spannungspegel auf den dem elektrischen Widerstandswert (Speicherdatenwert) einer ausgewählten Speicherzelle entsprechenden Wert.
In diesem Zustand werden der Rückkopplungsschalter 140 und der Vorladetransistor 149 nach Anlegen eines Vormagnetisierungsfeldes ausgeschaltet, und das Vormagnetisierungsfeld wird in derselben Weise angelegt wie bei der ersten Ausführungsform. Als Reaktion auf das Vormagnetisierungsfeld weicht die Spannung auf der Datenleitung DIO von dem Wert vor Anlegen des Vormagnetisierungsfeldes ab, und die Spannung des Leseeingangsknotens N1 weicht entsprechend der Spannungsänderung auf der Datenleitung DIO von der Vorladespannung Vpc# ab. Andererseits wird der Leseeingangsknoten N2 auf der Vorladespannung Vpc# gehalten. Daher ändert sich die Spannung an dem Knoten N3, d.h. an dem Ausgangsknoten des Leseverstärkers 120 in derselben weise wie bei der ersten Ausführungsform. Demzufolge wird der Lesevorgang in derselben Weise ausgeführt wie bei der ersten Ausführungsform.
In der Abwandlung der ersten Ausführungsform können die Vorladespannung Vpc der Datenleitung DIO und die Vorladespannung Vpc# der Leseeingangsknoten N1 und N2 in dem Gleichgewichtszustand vor Anlegen eines Vormagnetisierungsfeldes unabhängig voneinander auf optimale Werte eingestellt werden.
In Hinblick auf die magnetoresistiven Eigenschaften der MTJ-Speicherzelle wird die Vorladespannung Vpc der Datenleitung DIO auf einen solchen Pegel gelegt, dass vorzugsweise ein Übergangswiderstandsunterschied ΔR (Rmax-Amin) auftritt. Die Vorladespannung Vpc# der Leseeingangsknoten N1 und N2 wird getrennt davon auf einen Pegel angelegt, der zum Sicherstellen eines Betriebsspielraums des Leseverstärkers 120 geeignet. Das wird dadurch verwirklicht, dass die Datenleitung DIO von dem Leseeingangsknoten N1 des Leseverstärkers 120 durch den Koppelkondensator 110 getrennt ist. Dementsprechend können die Vorladespan nungen der Datenleitung DIO und des Leseeingangsknoten N1 beliebig ausgewählt werden.
Der oben beschriebene Aufbau ermöglicht eine weitere Verbesserung des Lesebetriebsspielraums gegenüber der ersten Ausführungsform .
In einer zweiten Ausführungsform der vorliegenden Erfindung wird der Aufbau zum Zuführen eines Stroms zu der Schreibziffernleitung WL beschrieben. Dieser Aufbau wird sowohl für einen Datenschreibstrom (Schreibbetrieb) als auch für einen Vorstrom (Lesebetrieb) verwendet.
8 ist ein Schaltbild eines Aufbaus einer Gruppe von Schaltungen zum Steuern der Stromzufuhr zu der Schreibziffernleitung WDL nach der zweiten Ausführungsform.
Wie in 8 dargestellt, ist für jede Schreibziffernleitung WDL ein Schreibziffernleitungstreiber 85 bereitgestellt. Jeder Schreibziffernleitungstreiber 85 enthält einen Treibertransistor 86. Der Treibertransistor 86 ist ein n-Kanal-MOS-Transistor, und er ist in Reihe mit einer entsprechenden Schreibziffernleitung WDL zwischen eine Versorgungsspannungsleitung VPL zum Übertragen der Versorgungsspannung Vcc1 und eine Massespannungsleitung GPL geschaltet. Die Massespannungsleitung GPL ist über einen Transistorschalter 88 mit der festen Spannung Vss verbunden. Der Transistorschalter 88 wird als Reaktion auf ein Steuersignal ACT ein- bzw. ausgeschaltet. Das Steuersignal ACT wird während der aktiven Zeitspanne der MRAM-Vorrichtung außer in einem Bereitschaftsbetrieb und in einem Energiesparbetrieb auf H-Pegel aktiviert. Während der inaktiven Zeit des Steuersignals ACT wird die Massespannungsleitung GPL in einem schwebendem Zustand gehalten und die Sourcespannung der n-Kanal-MOS-Transistor steigt an, so dass die n-Kanal-MOS-Transistoren eine negative Gate/Source-Spannung haben. Dadurch kann ein Leckstrom der n-Kanal-MOS-Transistoren verringert werden.
Weiterhin ist für jeden Schreibziffernleitungstreiber 85 (Treibertransistor 86), d.h. in jeder Speicherzellenzeile ein Schreibziffernleitungstreibersteuerabschnitt 150 bereitgestellt.
Im Lese- bzw. Schreibbetrieb schaltet jeder Schreibziffernleitungstreibersteuerabschnitt 150 auf der Grundlage des Zeilenauswahlergebnisses einer entsprechenden Speicherzellenzeile einen entsprechenden Treibertransistor 86 ein. Wenn ein Treibertransistor 86 eingeschaltet ist, wird einer entsprechenden Schreibziffernleitung WDL ein Strom in der Richtung von der Versorgungsspannungsleitung VPL zu der Massespannungsleitung GPL zugeführt. Um im Schreibbetrieb einen hinreichenden Datenschreibstrom liefern zu können, wird die aktivierte Schreibziffernleitung WDL somit von der Versorgungsspannung Vcc1 getrieben, die größer ist als die Versorgungsspannung Vcc2 anderer peripherer Schaltungen einschließlich der Schaltungen für den Lesebetrieb.
Jeder Schreibziffernleitungstreibersteuerabschnitt 150 beinhaltet eine Logikschaltung 155, einen Pegelumwandler 160, einen Stromzuführtransistor 165 und einen Inverter 170. 8 zeigt stellvertretend den Aufbau eines Schreibziffernleitungstreibersteuerabschnitts 150 der j-ten Zeile (j: natürliche Zahl).
Die Logikschaltung 155 enthält Logikgatter 156 und 157. Das Logikgatter 156 gibt das Ergebnis einer OR-Verknüpfung zwischen den Steuersignalen WE und RS aus. Das Logikgatter 157 gibt das Ergebnis einer AND-Verknüpfung zwischen einem Zeilendekodiersignal Rd(j) und einem Ausgangssignal des Logikgatters 156 an einen Knoten N10 aus. Wie die Signale der Schaltungen für den Lesebetrieb (wie z.B. des Leseverstärkers 120) haben die Steu ersignale WE und RS jeweils eine Amplitude von der festen Spannung Vss (L-Pegel) zu der Versorgungsspannung Vcc2 (H-Pegel). Das Zeilendekodiersignal Rd(j) wird auf H-Pegel (Versorgungsspannung Vcc2) aktiviert, wenn eine entsprechende Speicherzellenzeile ausgewählt ist.
Im Schreibbetrieb (Steuersignal WE liegt auf H-Pegel) und im Lesebetrieb, wenn eine Vorspannung angelegt ist (Steuersignal RS liegt auf H-Pegel), legt die Logikschaltung 155 die Spannung an dem Knoten N10 als Reaktion auf die Auswahl einer entsprechenden Speicherzelle auf H-Pegel (Versorgungsspannung Vcc2). Ansonsten legt die Logikschaltung 155 die Spannung an dem Knoten N10 auf L-Pegel (feste Spannung Vss).
Der Inverter 170 enthält einen p-Kanal-MOS-Transistor 172 und einen n-Kanal-MOS-Transistor 174. Der p-Kanal-MOS-Transistor 172 und der n-Kanal-MOS-Transistor 174 sind so zwischen die Versorgungsspannung Vcc2 und die feste Spannung Vss geschaltet, dass sie einen C-MOS-Inverter (Complementary Metal Oxide Semiconductor) bilden. Die Gates der Transistoren 172 und 174 sind mit dem Knoten N10 verbunden, und der Verbindungsanschluss zwischen den Transistoren 172 und 174 ist mit einem Knoten N12 verbunden.
Der Pegelumwandler enthält p-Kanal-MOS-Transistoren 160 und 162 und n-Kanal-MOS-Transistoren 163 und 164. Die p-Kanal-MOS-Transistoren 160 und 162 sind jeweils zwischen einen Knoten N11 und einen Knoten Ng bzw. /Ng geschaltet. Die n-Kanal-MOS-Transistoren 163 und 164 sind jeweils zwischen den Knoten Ng bzw. /Ng und die feste Spannung Vss geschaltet. Das Gate des Transistors 161 ist mit dem Knoten /Ng verbunden und das Gate des Transistors 162 mit dem Knoten Ng. Das Gate des Transistors 163 ist mit dem Knoten N12 verbunden, der einem Ausgangsknoten des Inverters 170 entspricht, und das Gate des Transistors 164 ist mit dem Knoten N10 verbunden.
Der Pegelumwandler 160 legt den Ausgangsknoten Ng auf H-Pegel (Versorgungsspannung Vcc1), wenn der Knoten N10 auf H-Pegel (Versorgungsspannung Vcc2) gelegt wird. Andererseits legt der Pegelumwandler 160 den Ausgangsknoten Ng auf L-Pegel (feste Spannung Vss), wenn der Knoten N10 auf L-Pegel (feste Spannung Vss) gelegt wird. Der Knoten Ng ist mit dem Gate eines entsprechenden Treibertransistors 86 verbunden. Die Spannung an dem Knoten /Ng wird auf einen invertierten Pegel der Spannung an dem Knoten Ng gelegt.
Der Pegelumwandler 160 erhöht somit die Amplitude des Ausgangssignals der Logikschaltung 155, das auf dem Zeilenauswahlergebnis einer entsprechenden Speicherzellenzeile basiert, und überträgt das resultierende Signal an das Gate eines entsprechenden Treibertransistors 86.
Der Stromzuführtransistor 165 ist ein p-Kanal-MOS-Transistor. Der Stromzuführtransistor 165 ist zwischen die Versorgungsspannung Vcc1 und dem Knoten N11 geschaltet und empfängt an seinem Gate das Steuersignal RS. Dementsprechend steuert der Stromzuführtransistor 165 einen Betriebsstrom des Pegelumwandlers 160 entsprechend dem Pegel des Steuersignals RS.
Genauer gesagt: Während der L-Pegel-Zeitspanne des Steuersignals RS ist der Stromzuführtransistor 165 eingeschaltet, um den vollen Betriebsstrom zuzuführen. Somit kann der Pegelumwandler 160 mit hoher Geschwindigkeit arbeiten. Während der H-Pegel-Zeitspanne des Steuersignals RS liegt die Gatespannung des Stromzuführtransistors 165 auf der Spannung Vcc2, die einen Zwischenpegel zwischen der Versorgungsspannung Vcc1 und der festen Spannung Vss aufweist. Dadurch wird ein durch den Stromzuführtransistor 165 fließender Strom verringert. Demzufolge wird ein Betriebsstrom des Pegelumwandlers 160 verringert, wodurch die Betriebsgeschwindigkeit des Pegelumwandlers 160 verringert wird.
Dementsprechend ändert der Pegelumwandler 160 im Schreibbetrieb, wenn er seinen vollen Betriebsstrom empfängt, die Gatespannung des Treibertransistors 86 der ausgewählten Zeile schnell auf H-Pegel (Versorgungsspannung Vcc1). Demzufolge wird die Schreibziffernleitung WDL mit der Versorgungsspannung Vcc1 verbunden, wodurch die Zufuhr eines Datenschreibstroms schnell beginnt.
Wenn dagegen im Lesebetrieb ein Vormagnetisierungsfeld angelegt wird, wird dem Pegelumwandler 160 ein verringerter Betriebsstrom zugeführt. Daher ändert sich die Gatespannung des Treibertransistors 86 der ausgewählten Zeile allmählich auf H-Pegel (Versorgungsspannung Vcc1). Demzufolge steigt ein der Schreibziffernleitung WDL zugeführter Vorstrom langsamer an als der im Schreibbetrieb zugeführte Datenschreibstrom.
Da das an die ausgewählte Speicherzelle angelegte Vormagnetisierungsfeld ebenfalls allmählich ansteigt, wird eine plötzliche Änderung der Spannung auf der Datenleitung DIO verhindert, wodurch ein stabiler Lesebetrieb mit verringertem Rauschen verwirklicht werden kann.
Da der Transistorschalter 88 für die Massespannungsleitung GPL bereitgestellt ist, können darüber hinaus nicht ausgewählte Schreibziffernleitungen WDL in einen schwebenden Zustand gebracht werden. Demzufolge wird die Sourcespannung (Spannung auf der Schreibziffernleitung WDL) der Treibertransistoren 86 (n-Kanal-MOS-Transistoren), die den nicht ausgewählten Schreibziffernleitungen WDL entsprechen, größer als die Gatespannung (feste Spannung Vss). Da somit zwischen dem Gate und der Source dieser Treibertransistoren 86 eine negative Vorspannung an liegt, kann ein Leckstrom der Treibertransistoren 86 verringert werden.
Auch wenn die Schwellenspannung der Treibertransistoren 86 auf einen kleinen Wert eingestellt ist, um seine Stromsteuerfähigkeit in eingeschaltetem Zustand zu verbessern, kann verhindert werden, dass ein Leckstrom erzeugt wird, während der Treibertransistor 86 ausgeschaltet ist.
9 ist ein Schaltbild des Aufbaus einer Gruppe von Schaltungen zum Steuern der Stromzufuhr zu einer Schreibziffernleitung nach einer ersten Abwandlung der zweiten Ausführungsform.
Wie in 9 dargestellt unterscheidet sich der Aufbau nach der ersten Abwandlung der zweiten Ausführungsform von dem in 8 dargestellten Aufbau nach der zweiten Ausführungsform darin, dass jeder Schreibziffernleitungstreiber 85 aus einem Treibertransistor 87 gebildet wird, der ein p-Kanal-MOS-Transistor ist. Das Gate des Treibertransistors 87 ist mit dem Knoten /Ng verbunden anstatt mit dem Knoten Ng.
Dementsprechend wird anders als bei dem in 8 dargestellten Aufbau ein p-Kanal-MOS-Transistor als Transistorschalter 88 verwendet, und der Transistorschalter 88 ist zwischen die Versorgungsspannung Vcc1 und die Versorgungsspannungsleitung VPL geschaltet. Der Transistorschalter 88 empfängt an seinem Gate ein Signal /ACT, das ein invertiertes Signal des Steuersignals ACT ist.
In jedem Schreibziffernleitungstreibersteuerabschnitt 150 wird ein n-Kanal-MOS-Transistor als Stromzuführtransistor 165 verwendet, und der Stromzuführtransistor 165 ist zwischen einem Knoten N13 und der festen Spannung Vss bereitgestellt anstatt zwischen der Versorgungsspannung Vcc1 und dem Knoten N1. Jede Schreibziffernleitungstreibersteuerschaltung 150 enthält weiter eine Strombegrenzungssteuerschaltung 175 zum Steuern der Gatespannung eines entsprechenden Stromzuführtransistors 165.
Die Strombegrenzungssteuerschaltung 175 enthält einen p-Kanal-MOS-Transistor 176 und einen n-Kanal-MOS-Transistor 178. Der p-Kanal-MOS-Transistor 176 ist zwischen die Versorgungsspannung Vcc2 und einen Knoten N14 geschaltet. Der n-Kanal-MOS-Transistor 178 ist zwischen den Knoten N14 und die feste Spannung Vss geschaltet. Der Knoten N14 ist mit dem Gate des Stromzuführtransistors (n-Kanal-MOS-Transistor) 165 verbunden. Das Gate des Transistors 176 ist mit der festen Spannung Vss verbunden. Daher ist der Transistor 176 immer eingeschaltet. An das Gate des Transistors 178 wird dagegen das Steuersignal RS angelegt.
Die Strombegrenzungssteuerschaltung 175 steuert den Span nungspegel des Knotens N14 als Reaktion auf das Steuersignal RS. Genauer gesagt: Während der H-Pegel-Zeitspanne des Steuersignals RS, d.h. während des Anlegens eines Vormagnetisierungsfeldes im Lesebetrieb wird die Spannung an dem Knoten N14 auf einen Zwischenpegel zwischen der Versorgungsspannung Vcc2 und der festen Spannung Vss eingestellt. Demzufolge wird ein Strom, der durch den Stromzuführtransistor 164 fließt, begrenzt, wodurch die Betriebsgeschwindigkeit des Pegelumwandlers 160 verringert wird. Anders ausgedrückt werden die Spannungen an den Knoten Ng und /Ng von dem Pegelumwandler 160 langsam geändert.
Während der L-Pegel-Zeitspanne des Steuersignals RS wird der Knoten N14 dagegen über den Transistor 176 auf die Versorgungsspannung Vcc2 gelegt. Demzufolge steigt ein Strom, der durch den Stromzuführtransistor 165 fließt, an, und die Spannungen an den Knoten Ng und /Ng können von dem Pegelumwandler 160 schnell geändert werden.
Da Aufbau und Betrieb der Schreibziffernleitungstreibersteuerschaltung 150 ansonsten den in 8 dargestellten entsprechen, wird ihre detaillierte Beschreibung nicht wiederholt. Auch wenn ein p-Kanal-MOS-Transistor als Treiberschalter der Schreibziffernleitung WDL verwendet wird, können dementsprechend dieselben Wirkungen erzielt werden wie bei der zweiten Ausführungsform.
10 ist ein Schaltbild des Aufbaus einer Gruppe von Schaltungen zum Steuern der Stromzufuhr zu einer Schreibziffernleitung nach einer zweiten Abwandlung der zweiten Ausführungsform.
Wie in 10 dargestellt unterscheidet sich der Aufbau nach der zweiten Abwandlung der zweiten Ausführungsform von dem in 8 dargestellten Aufbau nach der zweiten Ausführungsform darin, dass jeder Treibertransistor 86 (n-Kanal-MOS-Transistor) zwischen eine entsprechende Schreibziffernleitung WDL und eine feste Spannung Vss geschaltet ist und dass der Transistorschalter 88 zum Verbringen der Schreibziffernleitung WDL in einen schwebenden Zustand während eines Bereitschaftszeitraums weggelassen ist.
Da Aufbau und Betrieb anderer Abschnitte und der Schreibziffernleitungstreibersteuerabschnitt 150 den in 8 dargestellten entsprechen, wird ihre detaillierte Beschreibung nicht wiederholt. Mit diesem Aufbau können dieselben Wirkungen erzielt werden wie bei der zweiten Ausführungsform.
Es sei angemerkt, dass wenn ein p-Kanal-MOS-Transistor und ein n-Kanal-MOS-Transistor dieselbe Transistorgröße aufweisen, der n-Kanal-MOS-Transistor eine höhere Stromsteuerfähigkeit aufweist als der p-Kanal-MOS-Transistor. Dadurch ermöglicht das Verwenden eines n-Kanal-MOS-Transistors als Treibertransistor und das Bereitstellen des Transistorschalters 88 besonders in dem in 8 dargestellten Aufbau eine Verringerung der Größe des Schreibziffernleitungstreibers 85.

Claims

Magnetische Dünnfilmspeichervorrichtung mit einer Mehrzahl von Speicherzellen (MC), von denen jede entlang einer leicht zu magnetisierenden Achse in einer dem magnetisch in sie eingeschriebenen Datenwert entsprechenden Richtung magnetisiert ist und einen der Magnetisierungsrichtung entsprechenden elektrischen Widerstandswert aufweist, einer Datenleitung (DIO), die bei einem Lesevorgang über eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle elektrisch mit einer festen Spannung (Vss) verbunden ist, einer Stromzuführschaltung (105) zum Verbinden der Datenleitung mit einer ersten vorbestimmten Spannung (Vpc) zumindest in dem Lesevorgang, einem Vormagnetisierungsfeldanlegeabschnitt (85, WDL) zum Anlegen eines Vormagnetisierungsfelds an die ausgewählte Speicherzelle entlang einer schwer zu magnetisierenden Achse und einer Datenleseschaltung (100) zum Erzeugen eines dem Speicherdatenwert der ausgewählten Speicherzelle entsprechenden Lesedatenwerts (RDT) auf der Grundlage von Spannungen auf der Datenleitung vor und nach dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle in dem Lesevorgang; wobei die Datenleseschaltung beinhaltet: einen Koppelkondensator (110), der zwischen einem ersten Leseeingangsknoten (N1) und der Datenleitung bereitgestellt ist, zum Übertragen einer Spannungsänderung auf der Datenleitung vor und nach dem Anlegen des Vormagnetisierungsfelds an den ersten Leseeingangsknoten, einen Spannungsübertrageabschnitt (140, 145, 149) zum Einstellen einer Spannung an einem zweiten Leseeingangsknoten (N2) auf denselben Pegel wie an dem ersten Leseeingangsknoten vor dem Anlegen des Vormagnetisierungsfelds in dem Lesevorgang, einen Spannungshalteabschnitt (130) zum Halten der Spannung an dem zweiten Leseeingangsknoten, einen ersten Spannungsverstärker (120) zum Verstärken eines Spannungsunterschieds zwischen dem ersten und dem zweiten Leseeingangsknoten und eine Datenerzeugeschaltung (146, 148) zum Erzeugen des Lesedatenwerts entsprechend einer Ausgabe des ersten Spannungsverstärkers nach dem Anlegen des Vormagnetisierungsfelds in dem Lesevorgang.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 1, bei der nach dem Wegfall des Vormagnetisierungsfelds eine Magnetisierungsrichtung der ausgewählten Zelle in einen vor dem Anlegen des Vormagnetisierungsfelds vorhandenen Zustand zurückgebracht wird.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 1 oder 2, bei der der Spannungsübertrageabschnitt (140, 145) beinhaltet: einen ersten Schalter (145), der zwischen der Datenleitung (DIO) und dem ersten Leseeingangsknoten (N1) bereitgestellt ist, und einen zweiten Schalter (140), der zwischen dem zweiten Leseeingangsknoten (N2) und einem Ausgangsknoten (N3) des ersten Spannungsverstärkers bereitgestellt ist; wobei in dem Lesevorgang sowohl der erste als auch der zweite Schalter vor dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle eingeschaltet und nach dem Anlegen des Vormagnetisierungsfelds ausgeschaltet wird.
Magnetische Dünnfilmspeichervorrichtung nach einem der Ansprüche 1 bis 3, bei der die Datenerzeugeschaltung (146, 148) beinhaltet: einen zweiten Spannungsverstärker (146) zum Verstärken eines Spannungsunterschieds zwischen einer Ausgangsspannung des ersten Spannungsverstärkers (120) und einer vorbestimmten Referenzspannung (Vcp) und eine Verriegelungsschaltung (148) zum Halten einer Ausgangsspannung des zweiten Spannungsverstärkers als Lesedatenwert (RDT) mit einem vorbestimmten Zeitablauf nach dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle in dem Lesevorgang.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 1 oder 2, bei der der Spannungsübertrageabschnitt (140, 149) beinhaltet: einen ersten Schalter (149), der zwischen einer zweiten vorbestimmten Spannung (Vpc#), die von der ersten vorbestimmten Spannung (Vpc) unabhängig ist, und dem ersten Leseeingangsknoten (N1) bereitgestellt ist, und einen zweiten Schalter (140), der zwischen dem zweiten Leseeingangsknoten (N2) und einem Ausgangsknoten (N3) des ersten Spannungsverstärker (120) bereitgestellt ist; wobei in dem Lesevorgang sowohl der erste als auch der zweite Schalter vor dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle eingeschaltet und nach dem Anlegen des Vormagnetisierungsfelds ausgeschaltet wird.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 5, bei der die Datenerzeugeschaltung (146, 148) beinhaltet: einen zweiten Spannungsverstärker (146) zum Verstärken eines Spannungsunterschieds zwischen einer Ausgangsspannung des ersten Spannungsverstärkers (120) und einer Spannung, die der zweiten vorbestimmten Spannung (Vpc#) entspricht, und eine Verriegelungsschaltung (148) zum Halten einer Ausgangsspannung des zweiten Spannungsverstärkers als Lesedatenwert (RDT) mit einem vorbestimmten Zeitablauf nach dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle in dem Lesevorgang.
Magnetische Dünnfilmspeichervorrichtung nach einem der Ansprüche 1 bis 6, bei der der Vormagnetisierungsfeldanlegeabschnitt (85, WDL) das Vormagnetisierungsfeld an die ausgewählte Speicherzelle anlegt unter der Bedingung, dass ein Zustand, in dem ein Strom von der Stromzuführschaltung (105) durch die ausgewählte Speicherzelle fließt, beibehalten wird.
Magnetische Dünnfilmspeichervorrichtung nach einem der Ansprüche 1 bis 7, bei der die Stromzuführschaltung (105) die Datenleitung (DIO) auch vor dem Lesevorgang mit der ersten vorbestimmten Spannung (Vpc) verbindet.
Magnetische Dünnfilmspeichervorrichtung mit einer Mehrzahl von Speicherzellen (MC), von denen jede entlang einer leicht zu magnetisierenden Achse in einer dem magnetisch in sie eingeschriebenen Datenwert entsprechenden Richtung magnetisiert ist und einen der Magnetisierungsrichtung entsprechenden elektrischen Widerstandswert aufweist, einer Datenleitung (DIO), die bei einem Lesevorgang über eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle elektrisch mit einer festen Spannung (Vss) verbunden ist, einer Stromzuführschaltung (105) zum Verbinden der Datenleitung mit einer vorbestimmten Spannung (Vpc) zumindest in dem Lesevorgang, einem Vormagnetisierungsfeldanlegeabschnitt zum Anlegen eines Vormagnetisierungsfelds an die ausgewählte Speicherzelle entlang einer schwer zu magnetisierenden Achse in dem Lesevorgang und zum Anlegen eines Datenschreibmagnetfelds an die ausgewählte Speicherzelle entlang einer schwer zu magnetisierenden Achse in einem Schreibvorgang; wobei der Vormagnetisierungsfeldanlegeabschnitt beinhaltet: eine Mehrzahl von Stromleitungen (WDL), von denen für jeden vorbestimmten Block von Speicherzellen aus der Mehrzahl von Speicherzellen jeweils eine bereitgestellt ist und von denen jede selektiv einen Strom empfängt zum Anlegen des Magnet felds an jede der entsprechenden Speicherzellen in einer Richtung entlang der schwer zu magnetisierenden Achse, eine Mehrzahl von Treibertransistoren (86), die entsprechend der Mehrzahl von Stromleitungen bereitgestellt sind und von denen jeder in Reihe mit der entsprechenden Leitung aus der Mehrzahl von Stromleitungen zwischen eine erste und eine zweite Spannung (Vcc1, Vss) geschaltet ist, und eine Mehrzahl von Stromleitungstreibersteuerabschnitten (150), die entsprechend der Mehrzahl von Stromleitungen bereitgestellt sind, jede zum Steuern des Ein- und Ausschaltens eines entsprechenden Transistors aus der Mehrzahl von Treibertransistoren; wobei der Stromleitungstreibersteuerabschnitt eine Steuerschaltung (155) enthält zum Steuern eines Treiberstroms des Treibertransistors entsprechend einer Adressinformation (Rd(j)), die anzeigt, ob die entsprechende Stromleitung zu der ausgewählten Speicherzelle gehört oder nicht, die Steuerschaltung bewirkt, dass der Treiberstrom sich in dem Lesevorgang langsamer ändert als in dem Schreibvorgang, und die magnetische Dünnfilmspeichervorrichtung weiter eine Datenleseschaltung (100) enthält zum Erzeugen eines dem Speicherdatenwert der ausgewählten Zelle entsprechenden Lesedatenwerts (RDT) auf der Grundlage von Spannungen auf der Datenleitung vor und nach dem Anlegen des Vormagnetisierungsfelds an die ausgewählte Speicherzelle in dem Lesevorgang.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 9 mit einem Transistorschalter (88) zum elektrischen Trennen jeder Leitung aus der Mehrzahl von Stromleitungen (WDL) von der ersten und der zweiten Spannung (Vcc1, Vss) in einer Zeitspanne, in der die magnetische Dünnfilmspeichervorrichtung nicht arbeitet.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 9 oder 10, bei der jeder Treibertransistor (86) ein n-Kanal-Feldeffekttransistor ist.
Magnetische Dünnfilmspeichervorrichtung mit einer Mehrzahl von Speicherzellen (MC), von denen jede entlang einer leicht zu magnetisierenden Achse in einer dem magnetisch in sie eingeschriebenen Datenwert entsprechenden Richtung magnetisiert ist und einen der Magnetisierungsrichtung entsprechenden elektrischen Widerstandswert aufweist, einer Datenleitung (DIO), die bei einem Lesevorgang über eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle elektrisch mit einer festen Spannung (Vss) verbunden ist, einer Stromzuführschaltung (105) zum Verbinden der Datenleitung mit einer vorbestimmten Spannung (Vpc) zumindest in dem Lesevorgang, einem Magnetfeldanlegeabschnitt (85, WDL, 150) zum Empfangen einer ersten Versorgungsspannung (vcc1) und zum Anlegen eines vorbestimmten Magnetfelds an die ausgewählte Speicherzelle entlang einer schwer zu magnetisierenden Achse sowohl bei einem Lesevorgang als auch bei einem Schreibvorgang, und einer Datenleseschaltung (100) zum Empfangen einer zweiten Versorgungsspannung (Vcc2) und der festen Spannung und zum Erzeugen eines dem Speicherdatenwert der ausgewählten Speicherzelle entsprechenden Lesedatenwerts (RDT); wobei ein Unterschied zwischen der ersten Versorgungsspannung und der festen Spannung größer ist als ein Unterschied zwischen der zweiten Versorgungsspannung und der festen Spannung.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 12, bei der der Magnetfeldanlegeabschnitt beinhaltet: eine Mehrzahl von Stromleitungen (WDL), von denen für jeden vorbestimmten Block von Speicherzellen aus der Mehrzahl von Speicherzellen jeweils eine bereitgestellt ist und von de nen jede selektiv einen Strom empfängt zum Anlegen des vorbestimmten Magnetfelds an jede der entsprechenden Speicherzellen, eine Mehrzahl von Treibertransistoren (86), die entsprechend der Mehrzahl von Stromleitungen bereitgestellt sind und von denen jeder in Reihe mit der entsprechenden Leitung aus der Mehrzahl von Stromleitungen zwischen die erste Versorgungsspannung (Vcc) und die feste Spannung (Vss) geschaltet ist, und eine Mehrzahl von Stromleitungstreibersteuerabschnitten (150), die entsprechend der Mehrzahl von Stromleitungen bereitgestellt sind; wobei jeder aus der Mehrzahl von Stromleitungstreibersteuerabschnitten eine Signalerzeugeschaltung (160) enthält zum Erzeugen eines ersten Steuersignals zum Steuern des Ein- und Ausschaltens des entsprechenden Transistors aus der Mehrzahl von Treibertransistoren auf der Grundlage eines zweiten Steuersignals (Rd(j)), das anzeigt, ob die entsprechende Leitung aus der Mehrzahl von Stromleitungen zu der ausgewählten Speicherzelle gehört oder nicht, sowohl in dem Lesevorgang als auch in dem Schreibvorgang, und die Signalerzeugeschaltung eine Pegelumwandlungsfunktion aufweist zum Vergrößern einer Amplitude des ersten Steuersignals gegenüber der Amplitude des zweiten Steuersignals.
Magnetische Dünnfilmspeichervorrichtung nach Anspruch 13, bei der jeder aus der Mehrzahl von Stromleitungstreibersteuerabschnitten (150) weiter einen Betriebsstromsteuerabschnitt (165) enthält zum Steuern eines Betriebsstroms der Signalerzeugeschaltung und der Betriebsstromsteuerabschnitt den Betriebsstrom in dem Lesevorgang auf einen kleineren Wert verringert als in dem Schreibvorgang.