[go: up one dir, main page]

DE102005038736A1 - Phasenverschiebungsvorrichtung - Google Patents

Phasenverschiebungsvorrichtung Download PDF

Info

Publication number
DE102005038736A1
DE102005038736A1 DE102005038736A DE102005038736A DE102005038736A1 DE 102005038736 A1 DE102005038736 A1 DE 102005038736A1 DE 102005038736 A DE102005038736 A DE 102005038736A DE 102005038736 A DE102005038736 A DE 102005038736A DE 102005038736 A1 DE102005038736 A1 DE 102005038736A1
Authority
DE
Germany
Prior art keywords
delay
phase
signal
shifting device
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005038736A
Other languages
English (en)
Inventor
Torsten Hinz
Andreas Dr. Jakobs
Benaissa Zaryouh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005038736A priority Critical patent/DE102005038736A1/de
Priority to US11/464,999 priority patent/US7456665B2/en
Publication of DE102005038736A1 publication Critical patent/DE102005038736A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay
    • H03K2005/00026Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032DC control of switching transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay
    • H03K2005/00058Variable delay controlled by a digital setting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element
    • H03K2005/00156Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Phasenverschiebungsvorrichtung zur Erzeugung eines phasenverschobenen, insbesondere phasenverzögerten, Ausgangssignals aus einem Eingangssignal, die mindestens aufweist: eine erste Verzögerungsleitung und mindestens eine weitere Verzögerungsleitung mit jeweils kaskadierten Verzögerungselementen, die einen U-förmigen Signalpfad bilden, entlang dessen mindestens ein Verzögerungselement wahlweise öffnend oder schließend steuerbar ist, und eine Phasenvergleichsschaltung, an welche eingangsseitig ein Taktsignal als auch ein Signal aus einer der Verzögerungsleitungen anlegbar ist und welche ausgangsseitig mit einem jeweiligen Steuereingang der Verzögerungselemente verbunden ist, wobei das Taktsignal auch an die erste Verzögerungsleitung anlegbar ist, so dass durch die Phasenvergleichsschaltung und mindestens eine der Verzögerungsleitungen eine Rückkopplungsschleife gebildet wird, und wobei an die mit ihrem Signalausgang nicht mit der Pasenvergleichsschaltung verbundene Verzögerungsleitung das Eingangssignal anlegbar und aus dieser das Ausgangssignal ausgebbar ist.

Description

  • Die Erfindung betrifft ein Vorrichtung und ein Verfahren zur Erzeugung eines phasenverschobenen, insbesondere phasenverzögerten, Ausgangssignals aus einem Eingangssignal, insbesondere zur Anwendung in der Mikroelektronik.
  • In der Mikroelektronik werden Verzögerungssynchronisationsschleifen ('Delay Locked Loops'; DLLs) verwendet, um ein aus einem Referenztaktsignal abgeleitetes Taktsignal mit einer bestimmten festen Phasenbeziehung zueinander zu erzeugen.
  • Bekannte DLLs enthalten eine aus kaskadierten identischen Verzögerungselementen aufgebaute Verzögerungsleitung, die durch das Referenztaktsignal über einen Zwischenspeicher gespeist wird. Eine typischerweise auf 180° Phasenverschiebung prüfende Phasenvergleichsschaltung vergleicht die Phasenbeziehung eines Signals am Anfang und eines invertierten Signals am Ende der Verzögerungsleitung. Falls eine Phasendifferenz vorhanden ist, wird eine Steuerinformation erzeugt, um die Verzögerung der Verzögerungselemente abzustimmen. Sobald die Rückkopplungsschleife konvergiert hat, d.h. die Signale synchronisiert worden sind, liegt eine Phasendifferenz von 180° bzw. 180° + n·360° zwischen Anfang und Ende der Verzögerungsleitung an. Durch einen Steuerinformations-Regelungsalgorithmus wird meist n = 1, 2, 3, ... eingestellt. Zwischen den Verzögerungselementen können mittels eines Multiplexers Phasen mit einem entsprechenden Versatz abgezapft und als abgeleitetes Taktsignal ausgegeben werden. Aufgrund des Aufbaus als Rückkopplungsschleife werden alle Veränderungen der Verfahrensparameter, Spannung oder Tempera tur (welche alle die Verzögerung der Verzögerungselemente ändern) kompensiert, soweit es die gesamte Verzögerungsleitung betrifft. Es gibt jedoch zwei intrinsische unkompensierte Verzögerungskomponenten: sowohl der Zwischenspeicher als auch der Multiplexer weisen eine Ausbreitungsverzögerung auf. Dadurch tritt eine Phasenverschiebung zwischen dem Referenztaktsignal und dem daraus abgeleiteten Taktsignal sogar dann auf, falls durch den Multiplexer eine Phase von 0° eingestellt wird. Ein weiteres Problem ist, dass die intrinsische Verzögerung vollständig herstellungsprozess-, spannungs- und temperaturabhängig ist. Falls die Auflösung erhöht werden soll, wird die Verzögerung des notwendigerweise ebenfalls größeren Multiplexers ebenfalls größer.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Möglichkeit zur Erzeugung eines Ausgangssignals aus einem Eingangssignal mit einer festen Phasenbeziehung, also phasenverschoben, zueinander bereitzustellen, welche eine verbesserte Verschiebungs- bzw. Verzögerungskompensation ermöglicht.
  • Diese Aufgabe wird durch eine Phasenverschiebungsvorrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 18 gelöst. Vorteilhafte Ausgestaltungen sind den Unteransprüchen einzeln oder in Kombination zu entnehmen.
  • Dabei weist die Phasenverschiebungsvorrichtung mindestens zwei Verschiebungs- bzw. Verzögerungsleitungen mit jeweils kaskadierten Verschiebungs- bzw. Verzögerungselementen auf. Die Verzögerungsleitungen bilden jeweils einen U-förmigen Signalpfad, entlang dessen mindestens ein Verzögerungselement wahlweise öffnend oder schließend steuerbar ist, d. h. Signale zum nächsten Verzögerungselement durchlässt oder zum vorherigen Verzögerungselement zurücklenkt.
  • An eine weiterhin vorhandene Phasenvergleichsschaltung, deren Funktionsweise dem Fachmann bekannt ist, sind eingangsseitig sowohl ein Eingangssignal als auch ein Signal anlegbar, das aus einer der Verzögerungsleitungen ausgegeben wird (typischerweise aus einem Signalausgabeanschluss). Das Eingangssignal kann grundsätzlich ein beliebiges Signal sein, wobei es aber zur einfacheren Ausgestaltung vorteilhaft ist, wenn das Signal regelmäßig ist, beispielsweise ein Taktsignal. Im folgenden Beschreibungsteil wird die Erfindung anhand eines Taktsignals als Eingangssignal für die Phasenvergleichsschaltung beschrieben, ohne dass dies einschränkend zu verstehen ist. Ausgangsseitig ist die Phasenvergleichsschaltung mit einem jeweiligen Steuereingang der Verzögerungselemente verbunden. Das Taktsignal ist auch an die erste Verzögerungsleitung anlegbar. Dabei ergibt sich durch die Phasenvergleichsschaltung und mindestens eine der Verzögerungsleitungen eine Rückkopplungsschleife, z. B. eine DLL. An die mit ihrem Signalausgang nicht mit der Phasenvergleichsschaltung verbundene (jeweilige) Verzögerungsleitung ist das Eingangssignal anlegbar, und zugleich ergibt sich das Ausgangssignal aus dem Durchlaufen und Ausgeben dieser (jeweiligen) Verzögerungsleitung.
  • Diese allgemeine Form der Phasenverschiebungsvorrichtung umfasst somit seriell geschaltete Verzögerungsleitungen (das Taktsignal kann – je nach Schaltstellung – eine oder mehrere bzw. alle Verzögerungsleitungen nacheinander durchlaufen).
  • Auch umfasst sind Master-/Slave-Konfigurationen, bei denen eine erste Verzögerungsleitung ("Master") zusammen mit der Phasenvergleichsschaltung die Rückkopplungsschleife bildet (z. B. durch getrenntes Anschliessen von Ein- und Ausgang der Verzögerungsleitung an die Eingänge der Phasenvergleichsschaltung), während die andere(n) Verzögerungsleitung(en) ("Slave") abhängig synchronisiert werden und ausschließlich der Erzeugung von Ausgangssignalen dienen; dann ist vorzugsweise an jede der weiteren Verzögerungsleitungen ein jeweiliges Eingangssignal anlegbar und daraus ein jeweiliges Ausgangssignal ausgebbar. Es sind auch Mischformen möglich. Die serielle und die Master-/Slave-Konfiguration werden weiter unten genauer aufgeführt.
  • Vorzugsweise sind mehrere weitere – günstigerweise einzeln ansteuerbare – Verzögerungsleitungen vorhanden, insbesondere bei der Master-/Slave-Konfiguration kann eine Verzögerungsleitung so z. B. für die Verzögerung des Eingangstaktsignals zur Erzeugung eines Ausgabetaktsignals, eine weitere für die Verzögerung bzw. Phasenverschiebung eines READ-DQS-Signals dienen, und so weiter.
  • Auch können die Verzögerungsleitungen unterschiedlich aufgebaut sein, z. B. mit einer unterschiedlichen Zahl von Verzögerungselementen, unterschiedlichen Phasenverzögerungen der Verzögerungselemente, der Auswahl von Verzögerungselementen mit einem oder mehreren Phasenverzögerungswerten und so weiter. Beispielsweise kann bei der Master-/Slave-Konfiguration eine Master-Verzögerungsleitung eine geringere Anzahl an Verzögerungselementen aufweisen als die Slave-Verzögerungsleitung, die dann zudem feinere und umschaltbare Phasenverzögerungen aufweisen könnte. Eine weitere Slave-Verzögerungsleitung könnte wiederum andere Eigenschaften aufweisen, die an die jeweilige Anwendung, z. B. eine Verzögerung von Chip-Taktsignalen oder von Signal-Bursts, angepasst sind.
  • Günstigerweise ist zur Vermeidung von Oszillationen zwischen der Phasenvergleichsschaltung und den Verzögerungselementen ein Schleifenfilter eingebracht.
  • Vorzugsweise sind, zumindest in den die Rückkopplungsschleife bildenden Verzögerungsleitung(en), die Verzögerungselemente so ausgestaltet, dass in einem Schaltzustand dieser Verzögerungsleitungen) die Verzögerung dem nominellen Phasenwinkel Θ der Phasenvergleichsschaltung entspricht. Dann ist es besonders vorteilhaft, wenn alle Verzögerungselemente dieselbe nominelle Phasenverzögerung Δφ dergestalt aufweisen können, dass n·Δφ = Θ gilt, mit n einer positiven oder negativen ganzen Zahl. Selbstverständlich können allgemein aber auch mehr oder sogar weniger Verzögerungselemente vorhanden sein.
  • Es ist zur Einstellung einer feinen Phasenverzögerung vorteilhaft, wenn mindestens ein Verzögerungselement zwischen mindestens zwei Phasenverzögerungswerten Δφ1, Δφ2 umschaltbar ist, z. B. Δφ1 = 22,5° und Δφ2 = 30°. Dabei ist es besonders günstig, wenn die einstellbaren Phasenverzögerungswerte Δφ1, Δφ2 fraktional sind, also bei verschiedenen Frequenzen in einem im wesentlichen festen Verhältnis zueinander stehen, also Δφ1: Δφ2 ≈ const., z. B. 22,5°:30° = ¾. Dann ist es noch günstiger, wenn jeder der Phasenverzögerungswerte Δφ1, Δφ2, mit einer jeweiligen (positiven oder negativen) natürlichen Zahl n1, n2 multipliziert, dem Phasenwinkel der Phasenvergleichsschaltung entspricht, d. h. Θ = n1·Δφ1 = n2·Δφ2, insbesondere bei Θ = 180°, z. B. 22,5°·8 = 6·30° = 180°. Die Verhältnisse der Verzögerungswerte ist über einen PVT- und/oder Frequenzbereich im wesentlichen konstant, so dass günstigerweise die Verzögerungsleitungen anfänglich, also entweder bei der Herstellung oder bei Einschalten über eine geeignete Kalibrier möglichkeit, kalibriert werden. Selbstverständlich kann die eine oder mehrere der Verzögerungsleitungen auch später – mit oder ohne Unterbrechung während eines Betriebs – kalibriert werden. Die Kalibration kann an den einzelnen oder an gekoppelten Verzögerungsleitungen durchgeführt werden. Eine Kalibration von Verzögerungsleitungen als solches ist dem Stand der Technik entnehmbar.
  • In den folgenden Ausführungsbeispielen wird die Erfindung schematisch genauer beschrieben.
  • 1 zeigt eine schematische Konzeptdarstellung einer Verzögerungssynchronisationsschleife nach dem Stand der Technik;
  • 2A zeigt die Phasenbeziehung zwischen einem Referenztaktsignal und dem daraus abgeleiteten Ausgabetaktsignal unter idealen Voraussetzungen;
  • 2B zeigt die Phasenbeziehung zwischen einem Referenztaktsignal und dem daraus abgeleiteten Taktsignal unter realistischen Bedingungen;
  • 3A zeigt skizzenhaft eine erste Ausführungsform der Synchronisationsvorrichtung;
  • 3B zeigt ein zu der Phasenverschiebungsvorrichtung aus 3A gehöriges Verzögerungselement;
  • 4 zeigt eine weitere Ausführungsform der Synchronisationsvorrichtung;
  • 5 zeigt eine weitere Ausführungsform der Synchronisationsvorrichtung;
  • 6 zeigt noch eine weitere Ausführungsform der Synchronisationsvorrichtung;
  • 1 zeigt eine bekannte mehrphasige Verzögerungssynchronisationsschleife, die eine aus kaskadierten identischen Verzögerungselementen DL aufgebaute Verzögerungsleitung umfasst. Die Verzögerungselemente DL verschieben die Phase um jeweils 22,5°. Die Verzögerungsleitung wird an ihrem Anfang A die durch das Referenztaktsignal REFCLK über einen Zwischenspeicher BUF gespeist. Eine auf hier 180° prüfende Phasenvergleichsschaltung PD vergleicht die Phasenbeziehung am Anfang A und am Ende B der Verzögerungsleitung. Allgemein können, auch wenn dies manchmal unüblich scheint, auch auf andere Winkel prüfende Phasenvergleichsschaltungen verwendet werden, wobei dann die Verzögerungsleitungen entsprechend auszugestalten sind. Falls eine Phasendifferenz vorhanden ist, wird eine Steuerinformation DLCTR erzeugt, um die Verzögerung der Verzögerungselemente DL abzustimmen. Typischerweise ist ein Schleifenfilter LF eingebaut, um Oszillationen zu vermeiden. Sobald die Rückkopplungsschleife konvergiert hat, d.h. die Signale synchronisiert worden sind, liegt eine Phasendifferenz von 180° zwischen Anfang A und Ende B der Verzögerungsleitung an. Da alle 8 Verzögerungselemente identisch sind, können Phasen mit Verschiebungen von n × 22,5° (0 ≤ n ≤ 8) durch einen Multiplexer MUX abgezapft werden, um die jeweilige Phase als abgeleitetes Ausgabetaktsignal CLKOUT abhängig von der Phasenausgaben-Steuereingabe PhaseSel auszugeben. Falls Phasen zwischen 180° und 360° benötigt werden, wird das Inverse der entsprechenden Phase verwendet. Für eine höhere Auflösung kann die Zahl der Verzögerungselemente DL erhöht werden, oder 2 Verzögerungssynchronisationsschleifen können kaskadiert werden, mit einer für eine grobe Verzögerungsaus wahl und eine für eine feine Verzögerungsauswahl. Aufgrund des Aufbaus als Rückkopplungsschleife werden alle Veränderungen der Verfahrensparameter, Spannung oder Temperatur (welche alle die Verzögerung der Verzögerungselemente DL ändern) kompensiert, soweit es die gesamte Verzögerungsleitung betrifft. Jedoch weisen sowohl der Zwischenspeicher BUF als auch der Multiplexer MUX jeweils eine intrinsische unkompensierte Ausbreitungsverzögerung auf, wodurch eine Phasenverschiebung zwischen dem Referenztaktsignal REFCLK und dem daraus abgeleiteten Taktsignal CLKOUT sogar dann auftritt, falls durch den Multiplexer MUX eine Phase von 0° eingestellt wird, siehe auch 2A und 2B. Insbesondere falls die Auflösung erhöht werden soll, d.h. kleiner als 22,5°, wird die Verzögerung des notwendigerweise größeren Multiplexers MUX ebenfalls größer. Eine höhere Auflösung bedingt somit potentiell auch einen höheren Ausgabefehler.
  • 2A zeigt die Phasenbeziehung zwischen dem Referenztaktsignal REFCLK und einem durch Phasenauswahl an den Verzögerungselementen abgeleiteten Taktsignal CLKOUT aus 1 für den idealen Fall vollständig kompensierter Verzögerungen. Jeder der Winkeleinteilungen entspricht der in 1 dargestellten Phasenverzögerung von 22,5°, wobei der Pfeil eine konkrete Auswahl von n = 2, entspr. einer Verschiebung von 45° zwischen CLKOUT und REFCLK andeutet.
  • 2B zeigt eine realistische Phasenverschiebung aufgrund der intrinsisch unkompensierten Ausbreitungsverzögerung durch den Zwischenspeicher und den Multiplexer. Man sieht, dass das abgeleitete Taktsignal CLKOUT weiter verschoben ist als eingestellt (auf 45°), nämlich um 60°, wie durch den gekrümmten Pfeil angedeutet. Die Verzögerung ist abhängig von Herstellungsverfahrensparametern, Spannung und Temperatur (PVT).
  • 3A zeigt ein Schaltbild einer ersten Ausführungsform der Phasenverschiebungsvorrichtung 1. In die Phasenverschiebungsvorrichtung 1 wird ein Eingangstaktsignal CLKIN eingespeist, das zum Beispiel das Referenztaktsignal REFCLK oder ein daraus abgeleitetes Signal sein kann, z. B. das Referenztaktsignal REFCLK, nachdem es den Zwischenspeicher BUF aus 1 passiert hat. Das Eingangstaktsignal CLKIN wird zu einem Eingang einer Phasenvergleichsschaltung PD und einem Eingang IN1 einer ersten Verzögerungsleitung 2 geführt. Ein Eingangssignal SIGIN wird zum Eingang IN2 einer zweiten Verzögerungsleitung 3 geführt. Das Eingangssignal SIGIN kann z. B. ein READ-DQS-Burst eines DRAMs sein oder auch das Eingangstaktsignal CLKIN (diese Option ist gestrichpunktet eingezeichnet).
  • Die beiden baugleichen Verzögerungsleitungen 2, 3 weisen jeweils neun kaskadierte Verzögerungselemente 4 mit einer nominellen Phasenverschiebung von jeweils 22,5° auf.
  • Die Verzögerungssteuerausgabe DLCTR der Phasenvergleichsschaltung PD führt über einen Schleifenfilter LF zu jedem der Verzögerungselemente 4, um ihre Verzögerung abzustimmen.
  • In Gegensatz zum Stand der Technik, wie er beispielsweise in 1 gezeigt ist, läuft ein in den jeweiligen Signaleingängen IN1, IN2 der Verzögerungsleitungen 2, 3 eingehendes Signal nicht unidirektional durch die Verzögerungsleitungen 2, 3, sondern bildet in jeder Verzögerungsleitung 2, 3 einen U-förmigen Signalpfad. Dies bedeutet, dass ein eingehendes Signal in einer Richtung durch mindestens einen Teil der Verzögerungselemente geführt und dann umgelenkt wird, um die Verzögerungselemente wieder in umgekehrter Richtung zu durchlaufen ('U-förmiger' oder 'gefalteter' Signalpfad). Im einfach sten Fall wird nur ein erstes Verzögerungselement 4 durchlaufen. Wenn das Signal ein Verzögerungselement 4 durchläuft, ohne durch dieses umgelenkt zu werden, wird dies als ein 'offener' Zustand des Verzögerungselements 4 bezeichnet. Entsprechend wird es als ein 'geschlossener' Zustand des Verzögerungselements 4 bezeichnet, wenn das Signal durch dieses Verzögerungselement 4 in die umgekehrte Richtung umgelenkt wird.
  • Entsprechend der Bauart des Verzögerungselementes 4 wird das Signal hier im offenen und im geschlossenen Zustand gleichermaßen verzögert. Jede Verzögerungsleitung 4 umfasst hier ausschließlich wahlweise öffnend oder schließend steuerbare Verzögerungselemente 4, wobei zur übersichtlichen Darstellung die zugehörige Ansteuerleitung(en) nicht dargestellt ist (sind).
  • Die Verzögerungsleitung 2, 3 kann nach – oder statt – dem letzten Verzögerungselement 4 (gestrichelt eingezeichnet) auch mit einem reinen Lastelement ausgerüstet sein, also die gleichen Lastbedingungen erzeugt wie ein Verzögerungselement 4.
  • Durch öffnende oder schließende Einstellung der Verzögerungselemente 4 kann die Länge des U-förmigen Signalpfads und damit die Phasenverzögerung zwischen dem Signaleingang IN1 bzw. IN2 und einem Signalausgang OUT1 bzw. OUT2 der zugehörigen Verzögerungsleitung 2 bzw. 3 eingestellt werden.
  • In diesem Ausführungsbeispiel sind die sieben ersten Verzögerungselemente 4 (von den Signalanschlüssen IN1, OUT1 aus gezählt) der ersten Verzögerungsleitung 2 offen, und das achte ist geschlossen. Dies bewirkt eine Phasenverschiebung von 8·22,5° = 180°, da in diesem Ausführungsbeispiel ein geschlossenes Verzögerungselement 4 beim Umlenken ebenfalls eine Phasenverzögerung von 22,5° bewirkt. Bei der zweiten Verzögerungsleitung 3 können unabhängig ebenfalls die Zustände der Verzögerungselemente 4 eingestellt werden (nicht dargestellt).
  • Der Signalausgang OUT1 der ersten Verzögerungsleitung 2 ist mit einem Eingang der Phasenvergleichsschaltung PD verbunden. Die erste Verzögerungsleitung 2 und die Phasenvergleichsschaltung PD bilden somit eine Rückkopplungsschleife für die eingehenden Taktsignale CLKIN. Die Phasendifferenz zwischen dem eingehenden Taktsignale CLKIN und dem die erste Verzögerungsleitung 2 steuerbar durchlaufenden Signal wird in der Phasenvergleichsschaltung PD verglichen, und bei Abweichung von einem vorbestimmten Phasenwinkel, hier: 180°, stimmt die Phasenvergleichsschaltung PD die Verzögerungselemente 4 über die Verzögerungssteuerausgabe DLCTR bis zur Konvergenz ab.
  • Um nun das Ausgangssignal SIGOUT mit der gewünschten Phase auszugeben, ist die zweite Verzögerungsleitung 3 vorgesehen, die in diesem Ausführungsbeispiel identisch zur ersten Verzögerungsleitung 2 aufgebaut ist. Da die Verzögerungselemente 4 der zweiten Verzögerungsleitung 3 zudem durch die gleiche Verzögerungssteuerausgabe DLCTR angepasst werden, weisen beide Verzögerungsleitungen 2, 3 die gleichen Eigenschaften auf.
  • Zur Ausgabe des Ausgangssignals SIGOUT mit der gewünschten Phasenverzögerung wird nun nur noch durch Wahl des ersten geschlossenen Verzögerungselementes 4 in der zweiten Verzögerungsleitung 3 eingestellt. Da die Verzögerungselemente 4 beider Verzögerungsleitungen 2, 3 durch die gleiche Verzögerungssteuerausgabe DLCTR synchronisiert sind, ist auch das an dem Signalausgang OUT2 ausgehende Signal SIGOUT in Bezug zum am Signaleingang IN 2 eingehenden Signal SIGIN synchronisiert eingestellt. Dies gilt insbesondere bei baugleichen Verzögerungsleitungen 2, 3.
  • Die in 3A gezeigte Anordnung der beiden Verzögerungsleitungen 2, 3 entspricht einer Master/Slave-Konfiguration, bei der die erste Verzögerungsleitung 2 dem synchronisierenden Master entspricht, während die zweite Verzögerungsleitung 3 als Slave der Signalausgabe dient.
  • Durch diese Phasenverschiebungsvorrichtung 1 erhält man ein Ausgangssignal SIGOUT aus dem Eingangstaktsignal CLKIN mit einer festen Phasenbeziehung, bei dem keine intrinsische Verzögerung durch den Multiplexer mehr auftritt. Dadurch wird die Phasengenauigkeit verbessert. Zudem ist diese Phasenverschiebungsvorrichtung 1 einfach zu implementieren und anzusteuern.
  • Die Phasenverschiebungsvorrichtung 1 kann aber auch noch weitere Verzögerungsleitungen umfassen, die weitere Eingangssignale entsprechend in jeweilige Ausgangssignale umwandeln.
  • 3B zeigt schematisch vereinfachend eine mögliche Ausgestaltung des Verzögerungselements 4 der Phasenverschiebungsvorrichtung aus 3 mit entsprechender Schaltungsanordnung.
  • Ein eingehendes Signal (oberer linker Pfeil bei a) durchläuft einen justierbaren Zwischenspeicher 5, in dem das Signal verzögert wird. Die Verzögerung kann über das Verzögerungssteuersignal DLCTR in einem Bereich justiert werden. Ist das Element 4 geöffnet, ist der obere Eingang des 2/1-Multiplexers 6 geschlossen, und das Signal wird zum nächsten Verzögerungselement (nicht dargestellt) weitergeleitet (oberer rechter Pfeil bei b; dann wird nach Durchlaufen weiterer Elemente, das Signal wieder in umgekehrter Richtung eintreffen (unterer rechter Pfeil bei d) und durch den geöffneten Eingang des Multiplexers 6 zum zweiten Zwischenspeicher 7 gelangen, aus dem es nach einer weiteren Verzögerung wieder austritt (unterer linker Pfeil bei c). Auch der zweite Zwischenspeicher ist über das Verzögerungssteuersignal DLCTR in einem Bereich einstellbar. Im geschlossenen Zustand ist der obere Eingang des Multiplexers 6 offengeschaltet, und sein unterer Eingang geschlossen. Daher wird ein aus dem ersten Zwischenspeicher 5 austretendes Signal direkt über den Multiplexer 6 zum zweiten Zwischenspeicher 7 gelangen, und so eine Richtungsumkehr durchführen. Auch im geschlossenen Zustand werden beide Zwischenspeicher 5, 7 durchlaufen, so das sich eine Phasenverzögerung ergibt.
  • 4 zeigt eine weitere Ausführungsform der Phasenverschiebungsvorrichtung 8 mit den gleichen Bauelementen wie in 3, die aber nun unterschiedlich verdrahtet sind. Diese Ausführungsform ist insbesondere zur Erzeugung von Ausgabetaktsignalen CLKOUT geeignet, aber nicht darauf beschränkt.
  • Hier wird das Eingangstaktsignal CLKIN ausser zur Phasenvergleichsschaltung PD zum Eingang IN1 der ersten Verzögerungsleitung 2 geführt. Dort wird das Signal bis zum dritten Verzögerungselement 4 geführt (dem ersten geschlossenen), von wo aus es zum zugehörigen Signalausgang OUT1 gelenkt wird. Dabei erfährt es eine Verzögerung von 67,5°. Der Signalausgang OUT1 ist mit dem Signaleingang IN2 der zweiten Verzögerungsleitung 3 gekoppelt, so dass das vom Signalausgang OUT1 ausgegebene Signal in der zweiten Verzögerungsleitung 3 weiter verzögert bzw. phasenverschoben wird, und zwar um 112,5° (fünftes Verzögerungselement 4 ist geschlossen). Zusammen ergibt sich eine Phasenverschiebung von 180°. Das so phasenverschobene Signal wird über den Signalausgang OUT2 der zweiten Verzögerungsleitung 3 zur Phasenvergleichsschaltung PD geführt.
  • In dieser Ausführungsform bilden somit die seriell gekoppelten Verzögerungsleitungen 2, 3 die Rückkopplungsschleife. Der Abgriff des Ausgangssignals SIGOUT – das hier dem Ausgabetaktsignal CLKOUT entspricht – kann z. B. durch geeignete Schaltung der Verzögerungselemente 4 der beiden Verzögerungsleitungen 2, 3 erreicht werden, z. B. durch synchrones Schalten so, dass die Phasenverzögerung der gekoppelten Verzögerungsleitungen 2, 3 immer 180° beträgt bei geänderten Verzögerungsanteilen, z. B. n1 = 0 und n2 = 8; n1 = 1 und n2 = 7 usw.).
  • Hier liegt somit keine Master/Slave-Konfiguration vor, sondern eine doppelt U-förmige Anordnung. Die Phasenverschiebungsvorrichtung 8 kann aber auch noch weitere Verzögerungsleitungen umfassen.
  • 5 zeigt eine weitere Ausführungsform der vorliegenden Phasenverschiebungsvorrichtung 9. Hier ist die Verdrahtung identisch zu der aus 3A, wobei aber nun die Verzögerungselemente 10 unterschiedlich sind.
  • In diesem Ausführungsbeispiel ist die nominelle Phasenverzögerung der Verzögerungselemente 10 zusätzlich veränderbar, nämlich durch ein Schaltsignal SEL umschaltbar zwischen Δφ1 = 22,5° und Δφ2 = 30°. Die dazu benötigte Steuerleitung(en) sind aus Gründen der Übersichtlichkeit nicht dargestellt. Dadurch können in den Verzögerungsleitungen 11, 12 Phasenverzö gerungen von 22,5°, 30°, 45°, 52,5°, 60°, 67,5° und so weiter im Abstand von Δφ2 (30°) – Δφ1 (22,5°) = 7,5° eingestellt werden.
  • In den meisten Fällen ist es kein Nachteil, dass am Anfang einige Phasenverzögerungen im Abstand von 7,5° fehlen, da die meisten Systeme eine minimale, aber gut definierte und konstante Verzögerung benötigen. Der Vorteil dieser besonders bevorzugten Anordnung ist es, dass der Aufbau der Verzögerungselemente 10 für eine hohe nominelle Verzögerung einfacher wird, und dass die Zahl der Verzögerungselemente 10 verringert werden kann.
  • Allgemein kann ein Verzögerungselement 10 auch zwischen mehr als zwei Phasenverzögerungen geschaltet werden. Zudem können auch Verzögerungselemente 10 mit verschiedenen Phasenverzögerungen und/oder Verzögerungsstufen verwendet werden, als auch Verzögerungselemente ohne Phasenverzögerungsumschaltung gemeinsam mit Verzögerungselementen 10 mit Phasenverzögerungsumschaltung.
  • Auch ist die Phasenverzögerungsdifferenz nicht beschränkt, z. B. auf 7,5°. So wären beispielsweise auch Verzögerungselemente 10 mit schaltbaren Phasenverzögerungen von 22,5° und 28,125° – entsprechend eines Phasenverzögerungsunterschieds von 5,625° – möglich, wodurch sich abzapfbare Phasen von 22,5°, 28,125°, 45°, 50,625°, 56,25°, 67,5°, 73,125° usw. ergeben.
  • Insbesondere bei einer Master-/Slave-Konfiguration ist es möglich, dass die Master-Verzögerungsleitung 11 und die Slave-Verzögerungsleitung(en) 12 ein unterschiedliche Phasenverzögerungseigenschaft zeigen. Beispielsweise kann die Master- Verzögerungsleitung 11 relativ wenige Verzögerungselemente, ggf. mit fester Phasenverzögerung, haben, während die Slave-Verzögerungsleitung(en) 12 sich mit feinen Phasenverzögerungsunterschieden abzapfen lässt. Im Extremfall könnte die Master-Verzögerungsleitung 11 genau ein Verzögerungselement umfassen, das eine nominelle Phasenverzögerung hat, die dem Phasenwinkel 0 der Phasenvergleichsschaltung PD entspricht, z. B Θ = 180°.
  • Die Verzögerungsvorrichtung 9 lässt sich z. B. dergestalt einstellen, dass die Verzögerungselemente 10 der ersten (Master-)Verzögerungsleitung 11 auf ihren kleineren Verzögerungswert, hier von (8·)22,5°, eingestellt werden, und dann die erste Verzögerungsleitung 11 auf 180° kalibriert wird. Die Einstellungswerte der Verzögerungselemente 10 werden gespeichert, und die erste Verzögerungsleitung 11 wird dann bei unterschiedlichen nominellen Phasenverzögerungen nachgeregelt, z. B. bei 4·22,5° + 3·30° (siebtes Verzögerungselement ist geschlossen).
  • Bei dem Verzögerungselement 10 der Phasenverschiebungsvorrichtung aus 5 ist im Gegensatz zum Verzögerungselement aus 3A die Größe der Zwischenspeicher zusätzlich umschaltbar, z. B. durch Transistor-Sizing, so dass die zweite nominale Phasenverzögerung einstellbar ist.
  • 6 zeigt eine allgemeinere Variante der Ausführungsform aus 5, bei der die Verzögerungselemente 14 mit fraktionaler Phasenverzögerung dargestellt sind. Dies bedeutet, dass zwar die Phasenverzögerung der Verzögerungselemente parameterabhängig ist, z. B. herstellungsverfahrens-, spannungs-, frequenz- oder temperaturabhängig, aber das Verhältnis der beiden einstellbaren nominellen Phasenverzögerungen zueinan der in einem Parameterbereich, z. B. einem Frequenz- oder Temperaturbereich, im wesentlichen konstant bleibt. In anderen Worten kann durch die Verwendung der fraktionalen Verzögerungselemente ein PVT-unabhängiges Phasenverschiebungsverhältnis genutzt werden, wobei dann – insbesondere nach einer anfänglichen Kalibrierung – kein Mismatch mehr zu kompensieren ist, obwohl die einzelnen Phasenverzögerung durchaus PVT-abhängig sind. So kann die größere Phasenverzögerung ('1/1') bei einer ersten Frequenz 30° betragen und die kleinere Phasenverzögerung 22,5° ('3/4'), während die Phasenverzögerungen bei einer zweiten Frequenz 20° bzw. 15° betragen können, und so weiter.
  • Hier brauchen die Verzögerungselemente 14 nicht den gesamten Bereich von PVT- und Frequenzänderungen abzudecken, wenn die 180°-Schleife kalibriert wird. Daher muss die Gesamtzahl der Verzögerungselemente 14 hier nur ausreichen, um bei den niedrigsten Frequenzen schnell zu schalten. Abhängig von der Frequenz der Verzögerung eines Verzögerungselementes 14 kann eine Verzögerung beispielsweise 10°, 20° oder 30° betragen.
  • Ein Vorteil der Ausführungsform von 6 ist die Verwendung bei Technologien, bei denen der Verfahrensversatz bzw. die Verfahrensfehlanpassung zwischen implementierten Transistoren bezüglich der Gesamtverzögerung kritisch wird. Das Problem dabei ist, dass der durch die Verfahrensfehlanpassung bedingte Verzögerungsfehler zwischen der Master-Verzögerungsleitung 15 und der Slave-Verzögerungsleitung 16 und sogar innerhalb einer Verzögerungsleitung größer als die benötigte und implementierte Auflösung der auswählbaren Phase werden kann. Während eines anfänglichen Trainingsabschnitts wird die notwendige Verzögerung der Slave-Verzögerungsleitung 16 kalibriert. Danach wird die Kopplung zwischen Master-Verzögerungsleitung 15 und Slave-Verzögerungsleitung 16 nur noch dazu verwendet, PVT-Änderungen zu kompensieren. Falls beispielsweise die Versorgungsspannung als verzögerungsausgleichendes Mittel verwendet wird, wie in 6 gezeigt, müssen durch die erste (Master-)Verzögerungsleitung 15 Temperaturänderungen ausgeglichen werden. Das Fehlanpassungsproblem zwischen den Verzögerungselementen 14 reduziert sich somit auf ein Fehlanpassungsproblem der Verzögerungsveränderungen aufgrund einer Temperaturdifferenz ΔT. Daher sollte ΔT eine gleiche relative Verzögerungsänderung in den Verzögerungselementen der Master- und Slave-Verzögerungsleitungen ergeben, welche weit einfacher zu realisieren sind als eine alle PVT-Änderungen berücksichtigende Struktur.
  • Als eine Anwendung einer solchen Phasenverschiebungsvorrichtung ist insbesondere die Ansteuerung von DRAMs in einem Memory Host Controller zu nennen.
  • Die Phasenverschiebungsvorrichtung ist allgemein insbesondere eine Phasenverzögerungsvorrichtung.
  • 1
    Phasenverschiebungsvorrichtung
    2
    erste Verzögerungsleitung
    3
    zweite Verzögerungsleitung
    4
    Verzögerungselement
    5
    justierbarer Zwischenspeicher
    6
    2/1-Multiplexer
    7
    zweiter Zwischenspeicher
    8
    Phasenverschiebungsvorrichtung
    9
    Phasenverschiebungsvorrichtung
    10
    Verzögerungselement
    11
    erste Verzögerungsleitung
    12
    zweite Verzögerungsleitung
    13
    Phasenverschiebungsvorrichtung
    14
    Verzögerungselement
    15
    erste Verzögerungsleitung
    16
    zweite Verzögerungsleitung
    PD
    Phasenvergleichsschaltung
    A
    Anfang einer Verzögerungsleitung
    B
    Ende einer Verzögerungsleitung
    BUF
    Zwischenspeicher
    CLKIN
    Eingangstaktsignal
    CLKOUT
    Ausgabetaktsignal
    DL
    Verzögerungselemente
    DLCTR
    Steuerinformation
    IN1
    Signaleingang
    IN2
    Signaleingang
    LF
    Schleifenfilter
    MUX
    Multiplexer
    OUT1
    Signalausgang
    OUT2
    Signalausgang
    PhaseSel
    Phasenausgaben-Steuereingabe
    REFCLK
    Referenztaktsignal
    SIGIN
    Eingangssignal

Claims (25)

  1. Phasenverschiebungsvorrichtung (1, 8, 9, 13), insbesondere Phasenverzögerungsvorrichtung, zur Erzeugung eines phasenverzögerten Ausgangssignals (SIGOUT) aus einem Eingangssignal (SIGIN), mindestens aufweisend: eine erste Verzögerungsleitung (2, 11, 15) und mindestens eine weitere Verzögerungsleitung (3, 12, 16) mit jeweils kaskadierten Verzögerungselementen (4, 10, 14), die einen U-förmigen Signalpfad bilden, entlang dessen mindestens ein Verzögerungselement (4, 10, 14) wahlweise öffnend oder schließend steuerbar ist, und eine Phasenvergleichsschaltung (PD), an welche eingangsseitig ein Taktsignal (CLKIN) als auch ein Signal aus einer der Verzögerungsleitungen (2, 3, 11, 12, 15, 16) anlegbar ist, und welche ausgangsseitig mit einem jeweiligen Steuereingang (DLCTR) der Verzögerungselemente (4, 10, 14) verbunden ist, und wobei das Taktsignal (CLKIN) auch an die erste Verzögerungsleitung (2, 11, 15) anlegbar ist, so dass durch die Phasenvergleichsschaltung (PD) und mindestens eine der Verzögerungsleitungen (2, 3, 11, 12, 15, 16)) eine Rückkopplungsschleife gebildet wird, und wobei an die mit ihrem Signalausgang (OUT1, OUT2) nicht mit der Phasenvergleichsschaltung (PD) verbundene Verzögerungsleitung (2, 3, 11, 12, 15, 16) das Eingangssignal (SIGIN) anlegbar und aus dieser das Ausgangssignal (SIGOUT) ausgebbar ist.
  2. Phasenverschiebungsvorrichtung ((1, 8, 9, 13) nach Anspruch 1, bei der mehrere weitere Verzögerungsleitungen vorhanden sind.
  3. Phasenverschiebungsvorrichtung (1, 9, 13) nach Anspruch 1 oder 2, bei der ein Signalausgang (OUT1) der ersten Verzöge rungsleitung (2, 11, 15) eingangsseitig mit der Phasenvergleichsschaltung (PD) verbunden ist.
  4. Phasenverschiebungsvorrichtung (1, 9, 13) nach Anspruch 2 oder 3, bei der mehrere weitere Verzögerungsleitungen vorhanden sind, an denen ein jeweiliges Eingangssignal (SIGIN) anlegbar und daraus ein jeweiliges Ausgangssignal (SIGOUT) ausgebbar ist.
  5. Phasenverschiebungsvorrichtung (1, 8) nach Anspruch 1, bei welcher der ein Signalausgang (OUT2) der zweiten Verzögerungsleitung (3) eingangsseitig mit der Phasenvergleichsschaltung (PD) verbunden ist, und ein Signalausgang (OUT1) der ersten Verzögerungsleitung (2, 11, 15) mit einem Signaleingang (IN2) der zweiten Verzögerungsleitung (3) verbunden ist.
  6. Phasenverschiebungsvorrichtung (1, 8) nach Anspruch 2, bei die mehreren weiteren Verzögerungsleitungen seriell als ein Signalpfad der Rückkopplungsschleife geschaltet sind.
  7. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach einem der vorhergehenden Ansprüche, bei der zwischen der Phasenvergleichsschaltung (PD) und den Verzögerungselementen (4) ein Schleifenfilter (LF) eingebracht ist.
  8. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach einem der vorhergehenden Ansprüche, bei der das Eingangssignal (SIGIN) dem Eingangstaktsignal (CLKIN) entspricht.
  9. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach einem der vorhergehenden Ansprüche, bei der alle Verzögerungselemente (4, 5) für ein Signal auf dem zugehörigen U-förmigen Signalpfad wahlweise öffnend oder schließend steuerbar sind.
  10. Phasenverschiebungsvorrichtung (1, 8, 9, 13)) nach einem der vorhergehenden Ansprüche, bei der in mindestens einem Schaltzustand der Verzögerungselemente die nominelle Phasenverzögerung dem nominellen Phasenwinkel der Phasenvergleichsschaltung (PD) entspricht, insbesondere 180°.
  11. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach einem der vorhergehenden Ansprüche, bei welcher mindestens ein Verzögerungselement (4, 5) zwischen mindestens zwei Phasenverzögerungswerten umschaltbar ist.
  12. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach Anspruch 11, bei der zwei Phasenverzögerungswerte 22,5° und 30° betragen.
  13. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach Anspruch 11 oder 12, bei der die Phasenverzögerungswerte des mindestens einen Verzögerungselements (4, 5) in einem bestimmten Frequenz-, Versorgungsspannungs- und/oder Temperaturbereich in einem im wesentlichen festen Verhältnis zueinander stehen.
  14. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach Anspruch 13, bei der die Phasenverzögerungswerte fraktional 3/4 und 1/1 betragen.
  15. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach Anspruch 13 oder 14, bei der die Versorgungsspannung als verzögerungsausgleichendes Mittel einsetzbar ist.
  16. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach einem der vorhergehenden Ansprüche, bei der mindestens eine der Verzögerungsleitungen (2, 3, 11, 12, 15, 16) kalibrierbar ist.
  17. Phasenverschiebungsvorrichtung (1, 8, 9, 13) nach einem der Ansprüche 11 bis 16, wobei jeder der Phasenverzögerungswerte, mit einer jeweiligen natürlichen Zahl multipliziert, dem Phasenwinkel der Phasenvergleichsschaltung (PD) entspricht, insbesondere 180°.
  18. Verfahren zum Erzeugen eines phasenverzögerten Ausgangssignals (SIGOUT) aus einem Eingangssignal (SIGIN), das mindestens die folgenden Schritte aufweist: a) Abgleichen von Verzögerungselementen (4, 10, 11) dadurch, daß die Phasen eines Eingangstaktsignals (CLKIN) und eines Signals, das mindestens eine von mindestens zwei Verzögerungsleitungen (2, 3, 11, 12, 15, 16) durchlaufen hat, in einer Phasenvergleichsschaltung (PD) verglichen werden, und auf der Grundlage dieses Vergleichs die Verzögerungselemente (4, 10, 14) auf den Phasenwinkel der Phasenvergleichsschaltung (PD) angepasst werden; b) Einspeisen eines Eingangssignals (SIGIN) in eine der mindestens zwei Verzögerungsleitungen (2, 3, 11, 12, 15, 16) mit jeweils kaskadierten Verzögerungselementen (4, 10, 14), die jeweils einen U-förmigen Signalpfad bilden, entlang dessen mindestens ein steuerbares Verzögerungselement (4, 10, 14) wahlweise öffnend oder schließend steuerbar ist, und Ausgeben des diese Verzögerungsleitung (2, 3, 11, 12, 15, 16) durchlaufen habenden Eingangssignals (SIGIN) als Ausgangssignal (SIGOUT); c) Auswählen einer Phasenverschiebung zwischen dem Ausgangssignal (SIGOUT) und dem Eingangssignal (SIGIN) durch ge steuertes Öffnen und Schließen des mindestens einen steuerbaren Verzögerungselementes (4, 10, 14).
  19. Verfahren nach Anspruch 18, bei dem in Schritt a) die Phasen des Eingangstaktsignals (CLKIN) und des Signals, das eine erste der zwei Verzögerungsleitungen (2, 11, 15) durchlaufen hat, in der Phasenvergleichsschaltung (PD) verglichen werden, und in Schritt b) ein jeweiliges Eingangssignal (SIGIN) in eine jeweilige weitere Verzögerungsleitung (3, 12, 16) eingespeist wird und das diese Verzögerungsleitung (3, 12, 16) durchlaufen habende Eingangssignal (SIGIN) als jeweiliges Ausgangssignal (SIGOUT) ausgegeben wird.
  20. Verfahren nach Anspruch 18, bei dem in Schritt b) die mindestens zwei Verzögerungsleitungen (2, 3, 11, 12, 15, 16) hintereinander geschaltet sind, so dass das Eingangssignal (SIGIN) in mindestens einer Schaltstellung alle Verzögerungsleitungen (2, 3, 11, 12, 15, 16) durchlaufen kann.
  21. Verfahren nach einem der Ansprüche 18 bis 20, bei dem mindestens ein Verzögerungselement (4, 01, 14) von einem Phasenverzögerungswert auf mindestens einen anderen Phasenverzögerungswert umgeschaltet wird.
  22. Verfahren nach Anspruch 21, bei dem ein ganzes Vielfaches jedes Phasenverzögerungswertes dem Phasenwinkel der Phasenvergleichsschaltung (PD) entspricht.
  23. Verfahren nach einem der Ansprüche 21 oder 22, bei dem die Phasenverzögerungswerte des mindestens einen Verzögerungselements (4, 5) in einem bestimmten Frequenz-, Versor gungsspannungs- und/oder Temperaturbereich in einem im wesentlichen festen Verhältnis zueinander stehen.
  24. Verfahren nach einem der Ansprüche 21 bis 23, bei dem zum Einstellen eines Phasenverschiebungsausgleichs die Versorgungsspannung verstellt wird.
  25. Verfahren nach einem der Ansprüche 18 bis 24, bei dem mindestens eine der Verzögerungsleitungen (2, 3, 11, 12, 15, 16) kalibriert wird.
DE102005038736A 2005-08-16 2005-08-16 Phasenverschiebungsvorrichtung Withdrawn DE102005038736A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005038736A DE102005038736A1 (de) 2005-08-16 2005-08-16 Phasenverschiebungsvorrichtung
US11/464,999 US7456665B2 (en) 2005-08-16 2006-08-16 Phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005038736A DE102005038736A1 (de) 2005-08-16 2005-08-16 Phasenverschiebungsvorrichtung

Publications (1)

Publication Number Publication Date
DE102005038736A1 true DE102005038736A1 (de) 2007-03-01

Family

ID=37715275

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005038736A Withdrawn DE102005038736A1 (de) 2005-08-16 2005-08-16 Phasenverschiebungsvorrichtung

Country Status (2)

Country Link
US (1) US7456665B2 (de)
DE (1) DE102005038736A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702249A (zh) * 2013-12-10 2015-06-10 苏州普源精电科技有限公司 一种具有猝发同步功能的信号发生器
CN110868207A (zh) * 2019-10-30 2020-03-06 西安邮电大学 一种延时锁相环及其鉴相器电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855584B2 (en) * 2003-12-09 2010-12-21 St-Ericsson Sa Low lock time delay locked loops using time cycle suppressor
US7932552B2 (en) 2007-08-03 2011-04-26 International Business Machines Corporation Multiple source-single drain field effect semiconductor device and circuit
US20090033389A1 (en) * 2007-08-03 2009-02-05 Abadeer Wagdi W Micro-phase adjusting and micro-phase adjusting mixer circuits designed with standard field effect transistor structures
JP4551431B2 (ja) * 2007-09-18 2010-09-29 富士通株式会社 可変遅延回路,遅延時間制御方法および単位回路
US7814449B2 (en) * 2007-10-17 2010-10-12 International Business Machines Corporation Design structure for multiple source-single drain field effect semiconductor device and circuit
JP5321179B2 (ja) * 2008-04-11 2013-10-23 富士通株式会社 位相制御装置、位相制御プリント板、制御方法
US7733149B2 (en) * 2008-06-11 2010-06-08 Pmc-Sierra, Inc. Variable-length digitally-controlled delay chain with interpolation-based tuning
US8373470B2 (en) * 2010-10-11 2013-02-12 Apple Inc. Modular programmable delay line blocks for use in a delay locked loop
US8494038B2 (en) 2010-12-19 2013-07-23 International Business Machines Corporation Common mode noise reduction within differential signal
JP6296932B2 (ja) * 2014-07-18 2018-03-20 株式会社東芝 遅延回路
US9401799B2 (en) 2014-08-04 2016-07-26 Stmicroelectronics S.R.L. Synchronization method, and corresponding device and integrated circuit
US9564909B1 (en) * 2015-09-22 2017-02-07 Rambus Inc. Method and circuit for delay adjustment monotonicity in a delay line
CN107528584A (zh) * 2017-07-19 2017-12-29 成都华微电子科技有限公司 复用延迟线的高精度数字延时锁相环
CN111726108B (zh) * 2019-03-18 2024-09-17 澜起科技股份有限公司 一种延迟电路、时钟控制电路以及控制方法
US11456729B1 (en) * 2021-03-26 2022-09-27 Analog Devices, Inc. Deskew cell for delay and pulse width adjustment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900762A (en) * 1997-08-05 1999-05-04 Hewlett-Packard Company Self-calibrating electronic programmable delay line utilizing an interpolation algorithm
WO2002095943A2 (en) * 2001-05-21 2002-11-28 Vasily Grigorievich Atyunin Programmable self-calibrating vernier and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355037A (en) * 1992-06-15 1994-10-11 Texas Instruments Incorporated High performance digital phase locked loop
US5544203A (en) * 1993-02-17 1996-08-06 Texas Instruments Incorporated Fine resolution digital delay line with coarse and fine adjustment stages
US5451894A (en) * 1993-02-24 1995-09-19 Advanced Micro Devices, Inc. Digital full range rotating phase shifter
US5920518A (en) * 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US6633190B1 (en) * 2002-04-26 2003-10-14 Intel Corporation Multi-phase clock generation and synchronization
US7088158B2 (en) * 2002-05-14 2006-08-08 Lsi Logic Corporation Digital multi-phase clock generator
US6859082B2 (en) * 2002-10-07 2005-02-22 Agilent Technologies, Inc. Balanced programmable delay element
US7227809B2 (en) * 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900762A (en) * 1997-08-05 1999-05-04 Hewlett-Packard Company Self-calibrating electronic programmable delay line utilizing an interpolation algorithm
WO2002095943A2 (en) * 2001-05-21 2002-11-28 Vasily Grigorievich Atyunin Programmable self-calibrating vernier and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702249A (zh) * 2013-12-10 2015-06-10 苏州普源精电科技有限公司 一种具有猝发同步功能的信号发生器
CN104702249B (zh) * 2013-12-10 2019-08-02 苏州普源精电科技有限公司 一种具有猝发同步功能的信号发生器
CN110868207A (zh) * 2019-10-30 2020-03-06 西安邮电大学 一种延时锁相环及其鉴相器电路
CN110868207B (zh) * 2019-10-30 2023-04-28 西安邮电大学 一种延时锁相环及其鉴相器电路

Also Published As

Publication number Publication date
US20070115035A1 (en) 2007-05-24
US7456665B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
DE602004004533T2 (de) Phasenmischschaltung mit verzögertem regelkreis
DE102005038736A1 (de) Phasenverschiebungsvorrichtung
DE10252491B4 (de) Verzögerungsregelkreisschaltung und -verfahren
DE10084500B3 (de) Frequenzvervielfachende Delay Locked Loop
DE69202734T2 (de) Spannungsgesteuerter Oszillator.
DE69526018T2 (de) Digitaler phasenverriegelter Kreis mit grob- und feinstufig variabel einstellbaren Verzögerungsleistungen
DE102008021409A1 (de) Verwendung von mehreren spannungsgesteuerten Verzögerungsleitungen für die präzise Ausrichtung und Arbeitszyklussteuerung der Datenausgabe einer DDR-Speichereinrichtung
DE4330600A1 (de) Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe
DE69402342T2 (de) Digitaler Taktgenerator
DE60212012T2 (de) Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann
DE112004001067B4 (de) Mehrtakterzeuger mit programmierbarer Taktverzögerung
DE20113507U1 (de) Ringregister-gesteuerter DLL mit Feinverzögerungsleitung und direktem Zeitversatzerfassungsdetektor
DE102005036559B3 (de) Vorrichtung und Verfahren zur Synchronisation von Taktsignalen und Regelung des duty cycles des Taktsignals
DE10130122B4 (de) Verzögerungsregelkreis
DE102007006374B3 (de) Digitaler Datenbuffer
DE10320792B3 (de) Vorrichtung zur Synchronisation von Taktsignalen
DE10130123B4 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE102005008151B4 (de) DLL-Schaltkreis zum Bereitstellen einer einstellbaren Phasenbeziehung zu einem periodischen Eingangssignal
EP1525662B1 (de) Digital gesteuerter oszillator
DE102007024955B4 (de) Register mit prozess-, versorgungsspannungs- und temperaturschwankungsunabhängigem Laufzeitverzögerungspfad
DE60117048T2 (de) Schaltung zum empfangen und ansteuern eines taktsignals
DE60220338T2 (de) Schaltung und Methode zur Erzeugung eines verzögerten internen Taktsignals
DE102006024471A1 (de) Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises
DE10125155C1 (de) Programmierbarer fraktionaler Frequenzteiler
DE102004001030B4 (de) Verschachtelte Hochauflösungsverzögerungskette

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301