[go: up one dir, main page]

DE102007006374B3 - Digitaler Datenbuffer - Google Patents

Digitaler Datenbuffer Download PDF

Info

Publication number
DE102007006374B3
DE102007006374B3 DE102007006374A DE102007006374A DE102007006374B3 DE 102007006374 B3 DE102007006374 B3 DE 102007006374B3 DE 102007006374 A DE102007006374 A DE 102007006374A DE 102007006374 A DE102007006374 A DE 102007006374A DE 102007006374 B3 DE102007006374 B3 DE 102007006374B3
Authority
DE
Germany
Prior art keywords
data
clock
input
output
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007006374A
Other languages
English (en)
Inventor
Gerd Rombach
Sotirios Tambouris
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102007006374A priority Critical patent/DE102007006374B3/de
Priority to US12/028,637 priority patent/US7800975B2/en
Priority to PCT/EP2008/051552 priority patent/WO2008095998A1/en
Priority to EP08716776A priority patent/EP2122625B1/de
Priority to DE602008001503T priority patent/DE602008001503D1/de
Priority to AT08716776T priority patent/ATE470936T1/de
Application granted granted Critical
Publication of DE102007006374B3 publication Critical patent/DE102007006374B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)
  • Optical Communication System (AREA)
  • Storing Facsimile Image Data (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

Ein Datenbuffer mit einem Mechanismus zur Optimierung der Vorbereitungs-/Haltezeitsteuerung an dem zweiten Flipflop (oder Datenregister), um die Laufzeitverzögerung zu verringern. Der Datenbuffer weist einen Datenpfad mit einem Dateneingang für den Empfang eines digitalen Dateneingangssignals, einen Takteingang für den Empfang eines Takteingangssignals und einen Datenausgang, der ein digitales Datenausgangssignal zum Anlegen an ein Datenzielbauelement wie zum Beispiel ein RAM-Modul in einem Speichersystem bereitstellt, auf. Der Datenbuffer umfasst ferner einen Taktausgang zur Bereitstellung eines Ausgangstaktsignals für das Datenzielbauelement und einen Phasenregelkreis (PLL) mit einem Phasen-Aligner und einem ersten sowie einem zweiten Datenregister mit entsprechenden Takteingängen. Der Dateneingang des ersten Datenregisters wird durch einen Multiplexer selektiv mit dem Dateneingang des Buffers oder mit einem Referenzdateneingang gekoppelt. Parallel zu dem Datenpfad wird ein Referenzdatenpfad bereitgestellt, der ein drittes Datenregister mit einem Dateneingang, mit dem der Referenzdateneingang gekoppelt ist, und einen Referenzdatenausgang enthält. Ein zweiter Taktausgang des Phasenregelkreises stellt ein Taktsignal, dessen Phase in Bezug auf ein Rückkopplungstaktsignal durch den Phasen-Aligner verschoben ist, zum Anlegen an den Takteingang des zweiten Datenregisters und an den Takteingang des dritten Datenregisters bereit. Die aus dem zweiten Datenregister ausgegebenen ...

Description

  • Die vorliegende Erfindung betrifft einen digitalen Datenbuffer mit einem Datenpfad oder einer Mehrzahl von parallelen Datenpfaden, die jeweils einen Dateneingang für den Empfang eines digitalen Dateneingangssignals, einen Takteingang für den Empfang eines Takteingangssignals und einen Datenausgang, der ein digitales Datenausgangssignal zum Anlegen an ein Datenzielbauelement bereitstellt, aufweisen. Während es sich bei dem Datenzielbauelement um jedes beliebige Bauelement handeln könnte, das eine digitale Dateneingabe mit einem zugehörigen Taktsignal benötigt, dessen Vorbereitungs-/Haltezeitbeziehung (setup/hold timing) optimiert und das im Wesentlichen frei von Phasenjitter ist, stellt dessen Verwendung in einem Speichersystem, das mit Taktfrequenzen bis zu 800 MHz oder höher arbeitet, eine bevorzugte Anwendung dar.
  • Aus der US 2003/0221044 A1 ist ein Datenbuffer mit einer Doppelflipflop-Pipelinestruktur und einem Regelkreis in Form einer DLL bekannt, der mittels einer externen Rückkoppelung die Ausgabe von Kontrollsignalen an die nachfolgenden Speicherbausteine zeitlich steuert.
  • Ferner ist aus der US 5 952 857 A eine Eingangsstruktur für Halbleiterbauelemente bekannt, die mit einer Logikschaltung zur Anpassung der Verzögerung aller Eingangssignale auf das „langsamste" Eingangsignal über einen Phasenvergleich versehen ist.
  • In einer unveröffentlichten deutschen Patentanmeldung neueren Datums wird eine Doppelflipflop-Pipelinestruktur für einen Datenbuffer vorgeschlagen. Die Eingabedaten, bei denen es sich tatsächlich um Adressdaten in einem Speichersystem handeln kann, werden mit dem Systemeingangstakt und von dem Ausgang des zweiten Flipflops in das erste Flipflop hineingetaktet (allgemeiner ein „Datenregister"), und sie werden in das zweite Flipflop mit einem internen Taktsignal hineingetaktet, das von einem Phasenregelkreis (PLL) bereitgestellt wird, dessen Referenzeingang den Systemeingangstakt empfängt. Der PLL stellt ebenfalls interne Taktsignale für Datenzielbauelemente wie z. B. RAM-Module in einem Speichersystem bereit.
  • Mit einer derartigen Doppelflipflop-Pipelinestruktur wird die Laufzeitverzögerung (tpd) von dem Systemtakteingang zu den Taktausgängen durch den PLL gesteuert. Sofern der PLL kein Phaseneinstellungsmittel enthält, ist die Laufzeitverzögerung unveränderlich und wird durch die Taktfrequenz bestimmt. Für die ordnungsgemäße Funktionalität der Struktur muss die Phase des internen Takts an dem zweiten Flipflop so eingestellt werden, dass selbst unter den ungünstigsten Bedingungen keine Störung der Vorbereitungs-/Haltezeitsteuerung auftritt, wodurch vermieden wird, dass die falschen Daten in dem zweiten Flipflop gespeichert werden. In Hinblick auf diese Anforderung wäre es sicher, die Phase des internen Takts des zweiten Flipflops ausreichend weit weg von der Phase des Takts des ersten Flipflops zu bewegen, um den Fall der ungünstigsten Bedingungen abzudecken. Dies würde jedoch ebenso die längste Laufzeitverzögerung erzeugen.
  • Die vorliegende Erfindung geht aus von einem Datenbuffer der in der US 2003/0221044 A1 beschriebenen Gattung und betrifft einen Datenbuffer mit einem Mechanismus zur Optimierung der Vorbereitungs-/Haltezeitsteuerung an dem zweiten Flipflop (oder Datenregister), um die Laufzeitverzögerung zu verringern. Die in Patentanspruch 1 angegebene Erfindung stellt einen digitalen Datenbuffer mit einem Datenpfad oder einer Mehrzahl von parallelen Datenpfaden bereit, die jeweils einen Dateneingang für den Empfang eines digitalen Dateneingangssignals, einen Takteingang für den Empfang eines Takteingangssignals und einen Datenausgang, der ein digitales Datenausgangssignal zum Anlegen an ein Datenzielbauelement wie z. B. ein RAM-Modul in einem Speichersystem bereitstellt, aufweisen. Der Datenbuffer umfasst ferner einen Taktausgang zur Bereitstellung eines Ausgangstaktsignals für das Datenzielbauelement und einen Phasenregelkreis (PLL) mit einem Phasen-Aligner, einem Takteingang, einem Rückkopplungseingang, einem Rückkopplungsausgang und einer Mehrzahl von Taktausgängen. Der Datenpfad weist ein erstes Datenregister mit einem Dateneingang, einem Takteingang und einem Datenausgang auf. Der Datenpfad weist ebenfalls ein zweites Datenregister mit einem Dateneingang, einem Takteingang und einem Datenausgang auf. Der Dateneingang des ersten Datenregisters wird durch einen Multiplexer selektiv mit dem Dateneingang des Buffers oder mit einem Referenzdateneingang gekoppelt. Der Datenausgang des ersten Datenregisters ist mit dem Dateneingang des zweiten Datenregisters verbunden. Der Datenausgang des Buffers ist mit dem Datenausgang des zweiten Datenregisters gekoppelt. Der Takteingang des Buffers ist mit dem Takteingang des ersten Datenregisters gekoppelt. Der Takteingang des Buffers ist mit dem Takteingang des Phasenregelkreises (PLL) gekoppelt. Ein erster Taktausgang des Phasenregelkreises (PLL) stellt ein Rückkopplungstaktsignal zum Anlegen an den Rückkopplungseingang des Phasenregelkreises bereit. Parallel zu dem Datenpfad wird ein Referenzdatenpfad bereitgestellt, der ein drittes Datenregister mit einem Dateneingang, mit dem der Referenzdateneingang gekoppelt ist, und einen Referenzdatenausgang enthält. Ein zweiter Taktausgang des Phasenregelkreises stellt ein Taktsignal, dessen Phase in Bezug auf das Rückkopplungstaktsignal durch den Phasen-Aligner verschoben ist, zum Anlegen an den Takteingang des zweiten Datenregisters und an den Takteingang des dritten Datenregisters bereit. Die aus dem zweiten Datenregister ausgegebenen Daten und die aus dem dritten Datenregister ausgegebenen Referenzdaten werden an Eingänge einer Logikschaltung, die einen Steuerausgang aufweist, angelegt. Der Phasen-Aligner in dem Phasenregelkreis weist eine zugehörige Steuerschaltung mit einem mit dem Steuerausgang der Logikschaltung gekoppelten Steuereingang auf. An den Multiplexer und an die Steuerschaltung des Phasen-Aligners wird parallel ein Lernperiodesteuersignal angelegt, das verursacht, dass der Phasen-Aligner die Phase des Taktsignals an dem zweiten Taktausgang des Phasenregelkreises in einer Lernperiode so einstellt, dass die Vorbereitungs-/Haltezeitsteuerung an dem Dateneingang des zweiten Datenregisters optimiert wird.
  • Der Referenzdatenpfad in dem erfindungsgemäßen Datenbuffer hat die kürzest mögliche Laufzeitverzögerung. Der parallele Datenpfad wird zu Anfang als „Verzögerungspfad für den ungünstigsten Fall" angesehen. Jedes Mal, wenn es als angebracht erachtet wird, und besonders beim Einschalten des Systems wird ein Lerndurchgang ausgeführt. In einem solchen Lerndurchgang werden identische Datensignale parallel sowohl über den Datenpfad als auch über den Referenzdatenpfad gesendet. Wenn die Phase des internen Taktsignals an dem zweiten Datenregister richtig gewählt ist, treten an den Ausgängen des zweiten und des dritten Datenregisters identische Signale auf. Wenn sich die Signale voneinander unterscheiden, wird der Phasen-Aligner in dem PLL angewiesen, die Phase z. B. durch Einfügen eines Phasenschritts einzustellen. Durch wiederholtes Einfügen oder Entfernen von Phasenschritten kann ein Phasenbereich, in dem die Signale identisch sind, bestimmt werden. Je nach dem, ob die Datenintegrität oder die Geschwindigkeit das Kriterium ist, wird die Phase des PLL-Taktausgangssignals innerhalb der Grenzen des somit bestimmten Phasenbereichs festgesetzt. Typischerweise werden nach einer vollständig ausgeführten Lernperiode Prozessschwankungen, schwankende Versorgungsspannungen bzw. Temperaturen oder andere Betriebsbedingungen des Bauelements mit dem erfindungsgemäßen Mechanismus kompensiert. Vorzugsweise befindet sich dann eine Flanke des Ausgangstakts in der Mitte des Auges des Datenausgangs. Der Signalpfad des Ausgangstakts wird vorzugsweise an den Signalpfad des Datenausgangs angeglichen.
  • Es sollte klar sein, dass integrierte CMOS-Schaltkreise praktische Implementierungen des erfindungsgemäßen Datenbuffers wären. Je nach den jeweiligen Prozessbedingungen kann ein tatsächlicher Schaltkreis mehr oder weniger leistungsstark sein. Das erfindungsgemäße Konzept ermöglicht es, tatsächliche Hardwareprodukte gemäß der Leistungsfähigkeit in Hinblick auf die Laufzeitverzögerung (pdt) zu untersuchen, indem die Produkte unter sicheren Vorbereitungs-/Haltezeitbedingungen auf eine minimale Laufzeitverzögerung getestet werden.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Speichersystem bereitgestellt, das einen Speichercontroller und zumindest eine Speicherplatine umfasst, die wiederum einen wie soeben offenbarten digitalen Datenbuffer umfasst. Das Speichersystem enthält eine Mehrzahl von RAM-Modulen. Es werden digitale Adress- und Taktsignale von dem Speichercontroller an jeden Zweig des digitalen Datenbuffers als digitales Dateneingangssignal bzw. digitales Takteingangssignal angelegt, und die Datenausgangssignale sowie die Taktausgangssignale von dem digitalen Datenbuffer werden parallel an die RAM-Bausteine angelegt.
  • Die neue Architektur und die Vorteile des erfindungsgemäßen digitalen Datenbuffers ergeben sich aus der folgenden detaillierten Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
  • 1 ein schematisches Blockdiagramm eines „registered", digitalen Datenbuffers;
  • 2 ein Signaldiagramm, das den Betrieb des Datenbuffers darstellt; und
  • 3 ein schematisches Blockdiagramm eines Speichersystems, in dem der Datenbuffer verwendet werden kann.
  • Unter Bezugnahme auf 1 besteht die Grundarchitektur des erfindungsgemäßen Datenbuffers aus einer Doppelflipflop-Pipelinestruktur mit einem Datenpfad und einem dazu parallelen Referenzdatenpfad. In dem vorliegenden Kontext ist ein Flipflop eine bestimmte Art von Datenregister, wie wohl bekannt ist.
  • Der Datenpfad umfasst ein erstes Flipflop FF1 in Reihe mit einem zweiten Flipflop FF2. Der Dateneingang D des Flipflops FF1 ist mit dem Ausgang eines Multiplexers MUX verbunden, von dem ein erster Eingang ein Dateneingangssignal CA/CNTRL empfängt und ein zweiter Eingang das Ausgangssignal eines Frequenzteilers DIV empfängt, der ein Takteingangssignal CLK_FF1 durch 2 teilt, welches ebenfalls an den Takteingang des Flipflops FF1 angelegt wird. Das Flipflop FF2 hat seinen D-Eingang mit dem Q-Ausgang des Flipflops FF1 verbunden, seinen Q-Ausgang mit einem Datenbufferausgang Q_CA/CNTRL verbunden und seinen Takteingang mit einem Taktausgang PLL_CA/CNTRL eines Phasenregelkreises PLL mit einem internen Phasen-Aligner verbunden. Da letztgenannter Taktausgang der ist, der an das Flipflop FF2 angelegt wird, ist er auch als CLK_FF2 in 1 gekennzeichnet.
  • Der Referenzdatenpfad enthält ein drittes Flipflop FF3, dessen Dateneingang ebenfalls mit dem Ausgang des Frequenzteilers DIV verbunden ist, und dessen Takteingang ebenfalls das Taktausgangssignal PLL_CA/CNTRL von dem Phasenregelkreis PLL empfängt.
  • Die Ausgänge sowohl des zweiten Flipflops FF2 als auch des dritten Flipflops FF3 sind mit den Eingängen eines XOR-(EXKLUSIV-ODER-)Gatters EXOR verbunden, dessen Ausgang mit dem Dateneingang D eines vierten Flipflops FF4 verbunden ist, dessen Takteingang ebenfalls das Taktausgangssignal PLL_CA/CNTRL von dem Phasenregelkreis PLL empfängt.
  • In der in 1 gezeigten Ausführungsform ist das Eingangstaktsignal CLK_FF1 ein Eintaktsignal, das mit dem Taktbuffer BUF1 aus den differenziellen Takteingangssignalen CLK und NCLK gewonnen wird. Dies ist ein erstes Eingangssignal für den PLL (mit Phasen-Aligner). Ein zweiter Eingang des PLL ist natürlich ein Rückkopplungssignal, das in diesem Fall ein Eintaktsignal ist, das mit einem Buffer BUF2 aus den differenziellen Rückkopplungseingangssignalen Fbin und NFBin gewonnen wird. Diese Rückkopplungssignale werden mit einem Ausgangsbuffer BUF3 von einem Direktrückkopplungsausgang PLL_FB des PLL abgeleitet, der das durch das Verzögerungselement DEL1 verzögerte PLL-Rückkopplungsausgangssignal PLL_FB in die differenziellen Rückkopplungsausgangssignale Q_FBout und Q_NFBout umwandelt. Diese werden über einen externen Rückkopplungspfad EFB an die Eingänge des Eingangsbuffers BUF2 angelegt. „Externer Rückkopplungspfad" soll einen Signalpfad außerhalb des Chips, auf dem sich die Bufferstruktur befindet, festlegen.
  • Der PLL hat ebenfalls einen weiteren Taktausgang, PLL_CLK, zum Anlegen an Datenzielbauelemente wie Speichermodule, wie noch erläutert wird, durch ein Verzögerungselement DEL2 und einen Ausgangsbuffer BUF4, der die differenziellen Ausgangssignale Q_CLK und Q_NCLK bereitstellt.
  • Der PLL enthält einen Ringoszillator mit Phasenabgriffen zwischen aufeinander folgenden Inverterstufen, von denen in dem Beispiel gemäß 1 fünf gezeigt sind. Die Phasenabgriffe des Ringoszillators sind Eingänge eines Phaseninterpolators. Der Phaseninterpolator hat Steuereingänge „links" und „rechts" und einen Ausgang, der die identischen Taktsignale PLL_CA/CNTRL sowie PLL_CLK bereitstellt. Die Steuereingänge „links" und „rechts" des Phaseninterpolators stammen von einer Steuerschaltung innerhalb des PLL- und Phasen-Aligner-Blocks.
  • In einer normalen Betriebsart ist ein an den Multiplexer MUX angelegtes Steuersignal „Lernperiode" inaktiv, und der Multiplexer schaltet das Dateneingangssignal CA/CNTRL auf den Dateneingang von FF1 um. Ebenso wird dasselbe inaktive Steuersignal an die Steuerschaltung innerhalb des PLL angelegt, so dass die Phase der Ausgangssignale PLL_CLK und PLL_CA/CNTRL durch den Phasen-Aligner innerhalb des PLL nicht verändert wird.
  • In einer Betriebsart „Lernen" ist das an den Multiplexer MUX angelegte Steuersignal „Lernperiode" aktiv, und der Multiplexer schaltet das geteilte Eingangstaktsignal CLK_FF1 auf den Dateneingang von FF1. Außerdem versucht nun das System, die Phasen der Takteingangssignale des PLL einzustellen, um den auferlegten Zielen, also Geschwindigkeit und Datenintegrität, zu genügen, da dasselbe Signal „Lernperiode" auch an der Steuerschaltung innerhalb des PLL angelegt ist.
  • 2 ist ein Signaldiagramm, das den Betrieb des Datenbuffers darstellt. Der Dateneingang von FF2 empfängt die verzögerte Version D_DEL der Eingabedaten CA/CNTRL (typischerweise Adressdaten). FF3 empfängt die Daten D_REF mit minimaler Verzögerung. Während der Inbetriebnahme oder zu einem bestimmten Zeitpunkt während des Betriebs kann das System in eine Lernperiode umschalten. Während einer Lernperiode wird ein Signal CLK_FF1 durch zwei geteilt und an den Referenzpfad sowie über den Multiplexer MUX an den Datenpfad weitergeleitet. FF2 und FF3 werden durch PLL_CN/CNTRL mit einer vorbestimmten Phasenbeziehung zu PLL_CLK getaktet. Die entsprechenden Ausgangssignale von FF2 und FF3 sind in 2 als Q_REF und Q_CA/CNTRL gezeigt. Während der Lernroutine verschiebt die Steuerschaltung die Phase des Taktsignals PLL_CA/CNTRL und bestimmt, ob die Ausgangssignale Q_REF bzw. Q_CA/CNTRL von FF2 bzw. FF3 dieselben oder unterschiedliche Zustände für die entsprechenden verschiedenen Phasen der steigenden Flanke des Taktsignals PLL_CA/CNTRL aufweisen. 2 gibt lediglich eine Situation wieder, in der beide Ausgangssignale Q_REF und Q_CA/CNTRL dieselben Zustände für eine Anfangsphase der steigenden Flanke des Taktsignals PLL_CA/CNTRL aufweisen. Das Verschieben der steigenden Flanke erzeugt jedoch Konstellationen, in denen die Ausgangssignale Q_REF und Q_CA/CNTRL unterschiedlich sind. Die Ausgangssignale Q_REF und Q_CA/CNTRL werden an ein XOR-Gatter weitergeleitet, um zu bestimmen, ob sie unterschiedliche oder gleiche Zustände aufweisen. Hierdurch wird es der Steuerschaltung ermöglicht, die Verzögerung basierend auf der Phasenverschiebung zwischen dem Referenzpfad und dem Verzögerungspfad zu ermitteln. Letztendlich wird die Phase von PLL_CA/CNTRL in Bezug auf die Ergebnisse der Lernperiode eingestellt. Für Hochgeschwindigkeitsanwendungen kann die Phase von PLL_CA/CNTRL für eine minimale Verzögerung oder für eine minimale Vorbereitungszeit eingestellt werden, was durch das Signal ,PLL_CA/CNTRL fast' dargestellt wird. Wenn jedoch auf Grund von Produktionsspannen oder auf Grund von schwankenden Betriebsbedingungen eine größere Spanne benötigt wird, kann die Phase für eine andere optimale Vorbereitungs- und/oder Haltezeitsteuerung eingestellt werden, wie durch ,PLL_CA/CNTRL save' dargestellt ist.
  • Die externen Ausgabedaten Q_CA/CNTRL sollen gemeinsam mit dem externen Ausgangstaktsignal Q_CLK an ein Zielbauelement angelegt werden. 3 zeigt als eine bevorzugte Anwendung ein RAM-Speichersystem mit einem Speichercontroller und einem DIMM-Modul, das einen der erfindungsgemäßen Datenbuffer, der „Registered Buffer" genannt wird, und eine Mehrzahl von gleichen Speicherbausteinen SDRAM1, SDRAM2 ... beinhaltet, mit der offensichtlichen Option, dem Speichersystem weitere gleiche DIMM-Module hinzuzufügen. Obwohl lediglich ein Datenpfad mit dem Eingangssignal CA/CNTR und dem Ausgangssignal Q_CA/CNTR gezeigt ist, sollte es klar sein, dass die Signale n Bit breit sein würden.

Claims (7)

  1. Digitaler Datenbuffer mit zumindest einem Datenpfad mit einem Dateneingang für den Empfang eines digitalen Dateneingangssignals (CA/CNTRL), einem Takteingang für den Empfang eines Taktsignals (CLK) und einem Datenausgang, der ein digitales Datenausgangssignal (Q_CA/CNTRL) zum Anlegen an ein Datenzielbauelement bereitstellt, wobei der Datenbuffer ferner einen Taktausgang zur Bereitstellung eines Ausgangstaktsignals (Q_CLK) für das Datenzielbauelement und einen Regelkreis mit einem Takteingang, einem Rückkopplungseingang, einem Rückkopplungsausgang und einem Taktausgang umfasst; bei dem – der Datenpfad ein erstes Datenregister (FF1) mit einem Dateneingang, einem Takteingang und einem Datenausgang aufweist, – der Datenpfad ein zweites Datenregister (FF2) mit einem Dateneingang, einem Takteingang und einem Datenausgang aufweist, – der Datenausgang des ersten Datenregisters (FF1) mit dem Dateneingang des zweiten Datenregisters (FF2) gekoppelt ist, – der Datenausgang des Datenbuffers mit dem Datenausgang des zweiten Datenregisters (FF2) gekoppelt ist, – der Takteingang des Datenbuffers mit dem Takteingang des ersten Datenregisters (FF1) gekoppelt ist, – der Takteingang des Datenbuffers mit dem Takteingang des Regelkreises gekoppelt ist, – der Taktausgang des Regelkreises ein Rückkopplungstaktsignal (PLL_FB) zum Anlegen an den Rückkopplungseingang des Regelkreises bereitstellt; dadurch gekennzeichnet, daß: – parallel zu dem Datenpfad ein Referenzdatenpfad mit einem Referenzdateneingang angeordnet ist, der ein drittes Datenregister (FF3) mit einem Dateneingang, mit dem der Referenzdateneingang gekoppelt ist, und einen Referenzdatenausgang enthält, – der Regelkreis ein Phasenregelkreis (PLL) mit einer Mehrzahl von Taktausgängen und mit einem Phasen-Aligner ist, – der Dateneingang des ersten Datenregisters (FF1) durch einen Multiplexer (MUX) selektiv mit dem Dateneingang des Datenbuffers oder mit dem Referenzdateneingang gekoppelt wird, – ein zweiter Taktausgang des Phasenregelkreises (PLL) ein Taktsignal (PLL_CA/CNTRL), dessen Phase in Bezug auf das Rückkopplungstaktsignal (PLL_FB) durch den Phasen-Aligner verschoben ist, zum Anlegen an den Takteingang des zweiten Datenregisters (FF2) und an den Takteingang des dritten Datenregisters (FF3) bereitstellt, – die aus dem zweiten Datenregister (FF2) ausgegebenen Daten und die aus dem dritten Datenregister (FF3) ausgegebenen Referenzdaten an Eingänge einer Logikschaltung (FF4, EXOR), die einen Steuerausgang aufweist, angelegt werden, – der Phasen-Aligner in dem Phasenregelkreis (PLL) eine zugehörige Steuerschaltung (Steuerung) mit einem mit dem Steuerausgang der Logikschaltung (FF4, EXOR) gekoppelten Steuereingang aufweist, – und an den Multiplexer und an die Steuerschaltung des Phasen-Aligners parallel ein Lernperiode-Steuersignal angelegt wird, das verursacht, dass der Phasen-Aligner die Phase des Taktsignals (PLL_CA/CNTRL) an dem zweiten Taktausgang des Phasenregelkreises (PLL) in einer Lernperiode so einstellt, dass sich eine Vorbereitungs-/Haltezeitsteuerung an dem Dateneingang des zweiten Datenregisters (FF2) für Datenintegrität bei geringer Laufzeitverzögerung ergibt.
  2. Digitaler Datenbuffer gemäß Anspruch 1, bei dem ein Referenzdateneingangssignal von dem Takteingang durch Frequenzteilung abgeleitet wird.
  3. Digitaler Datenbuffer gemäß Anspruch 1 oder Anspruch 2, bei dem die Logikschaltung ein XOR-Gatter gefolgt von einem vierten Datenregister (FF4), das durch den zweiten der Mehrzahl von Taktausgängen des Phasenregelkreises (PLL) getaktet wird, umfasst.
  4. Digitaler Datenbuffer gemäß einem der vorhergehenden Ansprüche, bei dem der Phasenregelkreis (PLL) einen dritten der Mehrzahl von Taktausgängen aufweist, der ein Taktsignal (PLL_CLK), dessen Phase in Bezug auf das Rückkopplungstaktsignal (PLL_FB) durch den Phasen-Aligner verschoben ist, zum Anlegen an das Datenzielbauelement bereitstellt.
  5. Digitaler Datenbuffer gemäß einem der vorhergehenden Ansprüche, bei dem das Lernperiode-Steuersignal bei Einschalten des Systems angelegt wird.
  6. Digitaler Datenbuffer gemäß Anspruch 5, bei dem das Lernperiode-Steuersignal nach Einschalten des Systems wiederholt angelegt wird.
  7. Speichervorrichtung, umfassend einen Speichercontroller und zumindest eine Speicherplatine (DIMM1), wobei die Speicherplatine q(DIMM1) einen digitalen Datenbuffer gemäß einem der vorhergehenden Ansprüche und eine Mehrzahl von RAM-Modulen (SDRAM1, SDRAM2 ...) umfasst, bei dem digitale Adress- und Taktsignale von dem Speichercontroller an jeden Datenpfad des digitalen Datenbuffers als digitales Dateneingangssignal (CA/CNTRL) bzw. Taktsignal (CLK) angelegt werden und die Datenausgangssignale (Q_CA/CNTRL) und die Taktausgangssignale (Q_CLK) von dem digitalen Datenbuffer parallel an die RAM-Module (SDRAM1, SDRAM2 ...) angelegt werden.
DE102007006374A 2007-02-08 2007-02-08 Digitaler Datenbuffer Expired - Fee Related DE102007006374B3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102007006374A DE102007006374B3 (de) 2007-02-08 2007-02-08 Digitaler Datenbuffer
US12/028,637 US7800975B2 (en) 2007-02-08 2008-02-08 Digital data buffer with phase aligner
PCT/EP2008/051552 WO2008095998A1 (en) 2007-02-08 2008-02-08 Digital data buffer
EP08716776A EP2122625B1 (de) 2007-02-08 2008-02-08 Digitaler datenpuffer
DE602008001503T DE602008001503D1 (de) 2007-02-08 2008-02-08 Digitaler datenpuffer
AT08716776T ATE470936T1 (de) 2007-02-08 2008-02-08 Digitaler datenpuffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007006374A DE102007006374B3 (de) 2007-02-08 2007-02-08 Digitaler Datenbuffer

Publications (1)

Publication Number Publication Date
DE102007006374B3 true DE102007006374B3 (de) 2008-08-28

Family

ID=39522294

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102007006374A Expired - Fee Related DE102007006374B3 (de) 2007-02-08 2007-02-08 Digitaler Datenbuffer
DE602008001503T Active DE602008001503D1 (de) 2007-02-08 2008-02-08 Digitaler datenpuffer

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE602008001503T Active DE602008001503D1 (de) 2007-02-08 2008-02-08 Digitaler datenpuffer

Country Status (5)

Country Link
US (1) US7800975B2 (de)
EP (1) EP2122625B1 (de)
AT (1) ATE470936T1 (de)
DE (2) DE102007006374B3 (de)
WO (1) WO2008095998A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345495A (zh) * 2020-03-02 2021-09-03 慧荣科技股份有限公司 伺服器及相关的控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2533318A (en) * 2014-12-16 2016-06-22 Ibm Voltage-controlled ring oscillator with delay line
US10198383B2 (en) * 2016-12-31 2019-02-05 Sandisk Technologies Llc Systems and methods of adjusting an interface bus speed
US11144085B2 (en) * 2017-06-23 2021-10-12 Intel Corporation Dynamic maximum frequency limit for processing core groups
US10924113B2 (en) 2017-08-17 2021-02-16 Western Digital Technologies, Inc. Dynamic calibration of frequency and power storage interface
US10466920B2 (en) 2017-08-17 2019-11-05 Western Digital Technologies, Inc. Method for maximizing frequency while checking data integrity on a physical interface bus
TWI666459B (zh) * 2018-07-02 2019-07-21 緯創資通股份有限公司 電子系統、感測電路以及感測方法
CN113517894B (zh) * 2021-07-14 2022-07-08 上海安路信息科技股份有限公司 串并转换电路
KR102872392B1 (ko) * 2024-08-01 2025-10-15 인하대학교 산학협력단 Cmos 기술 기반 높은 전력 효율성 3d 적층 메모리 송신기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952857A (en) * 1997-10-20 1999-09-14 Fujitsu Limited Semiconductor integrated circuit achieving reliable data latching
US20030221044A1 (en) * 2002-05-22 2003-11-27 Elpida Memory, Inc. Memory system, module and register

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2397734B (en) * 2000-12-06 2004-09-29 Fujitsu Ltd Data recovery circuitry
KR100378194B1 (ko) * 2001-02-19 2003-03-29 삼성전자주식회사 반도체 메모리 장치의 입력 신호의 셋업 시간 및 홀드시간을 조정할 수 있는 메모리 모듈 및 방법
KR100459709B1 (ko) * 2002-04-03 2004-12-04 삼성전자주식회사 여유 있는 셋업 앤드 홀드 타임 마진을 가지는 병렬-직렬송신 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952857A (en) * 1997-10-20 1999-09-14 Fujitsu Limited Semiconductor integrated circuit achieving reliable data latching
US20030221044A1 (en) * 2002-05-22 2003-11-27 Elpida Memory, Inc. Memory system, module and register

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345495A (zh) * 2020-03-02 2021-09-03 慧荣科技股份有限公司 伺服器及相关的控制方法

Also Published As

Publication number Publication date
US7800975B2 (en) 2010-09-21
DE602008001503D1 (de) 2010-07-22
US20080215805A1 (en) 2008-09-04
ATE470936T1 (de) 2010-06-15
EP2122625B1 (de) 2010-06-09
EP2122625A1 (de) 2009-11-25
WO2008095998A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
DE102007006374B3 (de) Digitaler Datenbuffer
DE10300690B4 (de) Digitale DLL-Vorrichtung zum Korrigieren des Tastverhältnisses und dessen Verfahren
DE602004004533T2 (de) Phasenmischschaltung mit verzögertem regelkreis
DE69808927T2 (de) Kostengünstiges cmos testgerät mit hoher kanaldichte
DE102006045254B4 (de) Verzögerungsregelschleife für Hochgeschwindigkeits-Halbleiterspeichervorrichtung
DE102004032478A1 (de) Verzögerungsregelkreis in Halbleiterspeichervorrichtung und sein Taktsynchronisierverfahren
DE102007020005B3 (de) Integrierte Schaltung zur Takterzeugung für Speicherbausteine
DE10300540A1 (de) Digitale DLL-Vorrichtung zum Korrigieren des Tastverhältnisses und dessen Verfahren
DE4330600A1 (de) Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe
DE102008021409A1 (de) Verwendung von mehreren spannungsgesteuerten Verzögerungsleitungen für die präzise Ausrichtung und Arbeitszyklussteuerung der Datenausgabe einer DDR-Speichereinrichtung
DE102007016318B4 (de) Belastungszykluskorrektor und Verfahren zum Korrigieren des Belastungszyklus eines Signals
DE112007000895T5 (de) Digital gesteuerter Ringoszillator
DE102017105745A1 (de) Phaseninterpolator zum Interpolieren der Phase eines Verzögerungs-Takt-Signals und Vorrichtung die diesen enthält und zum Durchführen eines Datenabtastens (Datensampling) unter Verwendung des phaseninterpolierten Taktsignals
DE10232382A1 (de) PLL-Schaltung
DE19912967A1 (de) Verzögerungsregelkreisschaltung und Steuerverfahren hierfür
DE102004002437A1 (de) Verzögerungsregelkreis, integrierte Schaltung und Betriebsverfahren
DE102007009299A1 (de) Verzögerungsregelkreis und Verfahren zum Erzeugen eines Ausgangstaktsignals
DE10130122A1 (de) Verzögerungsregelkreis
DE102006030377A1 (de) Verzögerungsregelschleifenschaltung
DE10149104A1 (de) Schaltungsanordnung zum Verarbeiten von Daten und Verfahren zum Erkennen eines Betriebszustandes
DE102005038736A1 (de) Phasenverschiebungsvorrichtung
DE60036445T2 (de) Oszillator und Oszillationsverfahren
DE102007024955B4 (de) Register mit prozess-, versorgungsspannungs- und temperaturschwankungsunabhängigem Laufzeitverzögerungspfad
DE10130123A1 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE102005051770A1 (de) Verfahren und Vorrichtung zum Umschalten der Frequenz eines Systemtakts

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120901