DE102005024798B4

DE102005024798B4 - Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten

Info

Publication number: DE102005024798B4
Application number: DE102005024798A
Authority: DE
Inventors: Heung-Jae Cho; Kwang-Yong Lim; Seung-Ryong Lee
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2004-12-29
Filing date: 2005-05-26
Publication date: 2011-11-10
Anticipated expiration: 2025-05-27
Also published as: CN1797769A; DE102005024798A1; KR20060075968A; JP4545046B2; KR100611784B1; CN1797769B; TW200623209A; TWI304999B; US7563726B2; JP2006190942A; US20100013022A1; US20060138550A1

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Bilden einer ersten Siliziumoxidschicht auf einem Siliziumsubstrat, unterteilt in eine Zellenregion, wo NMOS Transistoren gebildet werden, und eine periphere Region, wo NMOS- und PMOS Transistoren gebildet werden, durch Ausführen eines ersten Oxidationsprozesses; selektives Entfernen der ersten Siliziumoxidschicht in der peripheren Region; Ausführen eines Plasmanitridierungsprozesses auf einer exponierten Oberfläche des Siliziumsubstrats in der peripheren Region und einer Oberfläche der ersten Siliziumoxidschicht in der Zellenregion, zum gleichzeitigen Bilden von Silizium-Stickstoff-Bindungen auf einer exponierten Oberfläche des Siliziumsubstrats in der peripheren Region und von Silizium-Sauerstoff-Stickstoff-Bindungen auf einer Oberfläche der ersten Siliziumoxidschicht, die in der Zellenregion verbleibt; und Ausführen eines zweiten Oxidationsprozesses zum Bilden einer Oxynitridschicht auf der Oberfläche des Siliziumsubstrats mit den Silizium-Stickstoff-Bindungen und zum Transformieren der verbleibenden Siliziumoxidschicht mit den Silizium-Sauerstoff-Stickstoff-Bindungen in eine angestrebte reine Siliziumoxidschicht, um somit die Oxynitridschicht auf dem Siliziumsubstrat in der peripheren Region und die angestrebte reine...

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, und weiter insbesondere auf ein Verfahren zur Bildung verschiedener dielektrischer Gateschichten (dielektrische Multigateschicht) in einem Halbleiterbauelement.
Verfahren der eingangs genannten Art sind aus der KR 1020040108488 A , aus der US 6653184 B2 und aus der US 6436771 B1 bekannt geworden.
In letzter Zeit wurde ein System-auf-Chip (englisch = system-on-chip) (SOC) aktiv studiert, in welchem verschiedene Bauelemente mit verschiedenen Funktionen auf einen Chip integriert wurden. Das heißt, dass eine dicke dielektrische Gateschicht für Bauelemente benötigt wird, die mit hohen Spannungen versorgt werden, um eine Zuverlässigkeit zu verbessern, und eine dünne dielektrische Gateschicht benötigt wird, für Bauelemente, die gegenüber der Betriebsgeschwindigkeit empfindlich sind. Auch wurde eine duale Polysiliziumgatestruktur studiert, um die Bauelementbetriebsgeschwindigkeit zu verbessern und dafür zu sorgen, dass ein N-Kanalmetalloxidhalbleiterfeldeffekttransistor (NMOSFET) und ein P-Kanalmetalloxidhalbleiterfeldeffekttransistor (PMOSFET) eine symmetrische Schwellwertspannung aufweisen.
1A ist eine Diagramm, welches eine Struktur eines herkömmlichen Halbleiterbauelements mit einer dualen dielektrischen Gateschicht darstellt.
Wie dargestellt, ist ein Siliziumsubstrat 11 in eine Zellenregion, in welcher NMOS Transistoren gebildet werden, und eine periphere Region, in welcher NMOS Transistoren und PMOS Transistoren gebildet werden, unterteilt. Eine erste dielektrische Gateschicht 12 wird auf dem Siliziumsubstrat 11, angeordnet in der Zellenregion, gebildet, und es wird eine zweite dielektrische Gateschicht 13A auf dem Siliziumsubstrat 11, angeordnet in einer Region der peripheren Region, wo NMOS Transistoren gebildet werden, gebildet. Eine dritte dielektrische Gateschicht 13B wird ebenfalls auf dem Siliziumsubstrat 11 gebildet, angeordnet in einer Region der peripheren Region, wo PMOS Transistoren gebildet werden.
Eine erste Gatestruktur 21, einschließlich einer n+-Typ Siliziumelektrode 14A, einer wenig dielektrischen Metallelektrode 15 und einer harten Gatemaske 16, wird auf der ersten dielektrischen Gateschicht 12 in der Zellenregion gebildet. In der peripheren Region wird eine zweite Gatestruktur 22, einschließlich der n+-Typ Siliziumelektrode 14A, der Metallelektrode 15 und der harten Gatemaske 16, auf der zweiten Isolationsschicht 13A gebildet. Auch wird eine dritte dielektrische Gateschicht 13B, einschließlich einer p+-Typ Siliziumelektrode 14B, der Metallelektrode 15 und der harten Gatemaske 16, auf der dritten dielektrischen Gateschicht 13B in der peripheren Region gebildet.
Hier weist die in der Zellenregion gebildete erste dielektrische Gateschicht 12 eine größere Dicke auf, als die in der peripheren Region gebildete zweite bzw. dritte dielektrische Gateschicht 13A bzw. 13B. Die erste bzw. die zweite dielektrische Gateschicht 12 bzw. 13A sind Siliziumoxid(SiO₂)-Schichten, gebildet durch Verwendung eines thermischen Oxidationsprozesses, während die dritte dielektrische Gateschicht 13B eine Nitridschicht ist.
Es bestehen jedoch verschiedene Schwierigkeiten bei einer Realisierung der ersten bis dritten dielektrischen Gateschicht mit verschiedenen Dicken auf einem Chip. Als erstes ist es kompliziert, die dielektrischen Gateschichten 12, 13A und 13B mit verschiedenen Dicken in verschiedenen Regionen durch Verwendung eines thermischen Prozesses zu bilden. Als zweites sollte die dielektrische Gateschicht 13B, die zwischen der p+-Typ Siliziumelektrode 14B des PMOS Transistors in der peripheren Region gebildet ist, aus Nitrid anstelle von Oxid hergestellt werden, um eine Penetration von Bor zu verhindern. Wenn die dielektrische Gateschicht 13B aus Nitrid hergestellt wird, existiert Stickstoff an einer Grenzfläche zwischen der dielektrischen Gateschicht 13B und dem Siliziumsubstrat 11. Der Stickstoff, der an der Grenzfläche existiert, führt zu einer Abnahme in einer Mobilität von Trägern, welche darüber hinaus verursachen, dass eine Bauelementgeschwindigkeit abnimmt.
1B ist ein Graph zum Vergleichen einer normalisierten Transkonduktanz (Gm) von reinem Siliziumoxid mit der von Nitrid.
Wie dargestellt, weist das Nitrid ein niedrigeres Transkonduktanzniveau auf, als das des reinen Siliziumoxids. Es ist allgemein bekannt, dass je höher das Transkonduktanzniveau ist, welches ein Parameter zum Darstellen einer Transistoreigenschaft ist, je besser die Transistoreigenschaft wird.
Es ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer dielektrischen Multigateschicht zur Verfügung zu stellen, mit verschiedenen Dicken, die in der Lage sind, innerhalb eines Chips durch einen einfachen Prozess hergestellt zu werden, zusammen mit dem Erfüllen der gewünschten Zwecke und einem Unterdrücken einer Abnahme in einer Mobilität von Trägern.
In Übereinstimmung mit der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Anspruch 1 zur Verfügung gestellt.
Das obige und andere Ziele und Eigenschaften der vorliegenden Erfindung werden mit Bezug auf die folgende Beschreibung der bevorzugten Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, besser verständlich, wobei:
1A ein Querschnitt ist, der ein herkömmliches Halbleiterbauelement mit einer dielektrischen Multigateschicht zeigt;
1B ein Graph zum Vergleichen einer normalisierten Transkonduktanzeigenschaft einer reinen Siliziumoxidschicht mit der einer Nitridschicht ist;
2 ein Querschnitt ist, welcher ein Halbleiterbauelement mit einer dielektrischen Multigateschicht hergestellt mit einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
3A bis 3G Querschnitte sind, die ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer dielektrischen Multigateschicht in Übereinstimmung in mit der bevorzugten Ausführungsform der vorliegenden Erfindung darstellen; und
4 ein Graph ist, welcher Veränderungen in Stickstoff- und Sauerstoffprofilen zeigt, wenn eine Siliziumoxidschicht durch eine Plasmanitridierungstechnik nitridiert wird und anschließend in Übereinstimmung mit der vorliegenden Erfindung reoxidiert wird.
Ein Halbleiterbauelement mit der dielektrischen Multigateschicht und ein Verfahren zur Herstellung desselben in Überstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die begleitenden Zeichnungen im Detail beschrieben.
2 ist ein Querschnitt, welcher ein Halbleiterbauelement mit einer dielektrischen Multigateschicht, mit der bevorzugten Ausführungsform der vorliegenden Erfindung, darstellt.
Wie dargestellt, ist ein Siliziumsubstrat 31 in einer Zellenregion, in welcher N-Kanalmetalloxidhalbleiter(NMOS)-Transistoren gebildet werden, und eine periphere Region, in welcher P-Kanalmetalloxidhalbleiter(PMOS)-Transistoren und NMOS Transistoren gebildet werden, unterteilt. In der Zellenregion, wo die NMOS Transistoren gebildet werden, wird eine angestrebte Siliziumoxidschicht 36B auf dem Siliziumsubstrat 31 gebildet. In der peripheren Region, wo die NMOS und PMOS Transistoren gebildet werden, wird eine Oxynitridschicht 36A gebildet.
Eine erste Gatestruktur 100 einschließlich einer n+-Typ Siliziumschicht 37B, einer wenig Widerstand aufweisenden Metallelektrode 40 und einer harten Gatemaske 41, wird auf der angestrebten Siliziumoxidschicht 36B in der Zellenregion gebildet. Auch wird eine zweite Gatestruktur 200, einschließlich der n+-Typ Siliziumschicht 37B, der wenig Widerstand aufweisenden Metallelektrode 40 und der harten Gatemaske 41 auf der Oxynitridschicht 36A in einer NMOS Region der peripheren Region gebildet. Eine dritte Gatestruktur 300, einschließlich einer p+-Typ Siliziumelektrode 37A, der wenig Widerstand aufweisenden Metallelektrode 40 und der harten Gatemaske 41 wird auf der Oxynitridschicht 36A in einer PMOS Region der peripheren Region gebildet.
In dem in 2 dargestellten Halbleiterbauelement ist die angestrebte Siliziumoxidschicht 36B in der Zellenregion dicker als die Oxynitridschicht 36A in der peripheren Region. Auch wird die Oxynitridschicht 36A durch Oxidieren einer Oberfläche des Siliziumsubstrats 31 gebildet, wo Siliziumstickstoffbindungen ausgebildet sind. Auf der anderen Seite wird die angestrebte Siliziumoxidschicht 36B durch Oxidieren einer Siliziumoxidschicht gebildet, wo Siliziumsauerstoffstickstoffbindungen ausgebildet sind. Darüber hinaus enthält die Oxynitridschicht 36A Stickstoff, dessen Konzentration, gemessen in atomaren Prozent, zwischen 25% bis 30% liegt.
3A bis 3G sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer dielektrischen Multigateschicht in Überstimmung mit der bevorzugten Ausführungsform der vorliegenden Erfindung darstellen. Es sei festgestellt, dass die gleichen Bezugszeichen für die gleichen Konfigurationselemente, die in 2 beschrieben sind, verwendet werden.
Gemäß 3A wird eine erste Siliziumoxidschicht 33 auf einem Siliziumsubstrat 31, welches durch eine Ausführung eines ersten Oxidationsprozesses mit einer Feldoxidschicht 32 versehen ist, gebildet. Das heißt, dass die erste Siliziumoxidschicht 33 durch Oxidieren einer Oberfläche des Siliziumsubstrats 31 erhalten wird. Hier wird das Siliziumsubstrat 31 in eine Zellenregion und eine periphere Region unterteilt. Insbesondere ist es notwendig, eine dicke dielektrische Gateschicht in der Zellenregion zu bilden, während es notwendig ist, eine relativ dünne dielektrische Gateschicht in der peripheren Region zu bilden. In einem Direktzugriffsspeicher(DRAM)-Bauelement werden NMOS Transistoren in der Zellenregion gebildet, während NMOS- und PMOS Transistoren in der peripheren Region gebildet werden. Wie in 3A dargestellt ist, sind auch die dicke der ersten Siliziumoxidschicht 33 in der Zellenregion und in der peripheren Region gleich. Zu diesem Zeitpunkt weist die erste Siliziumoxidschicht 33 eine Dicke auf, die zwischen 0,5 nm und etwa 10 nm liegt.
Gemäß 3B wird eine fotoempfindliche Schicht auf der ersten Siliziumoxidschicht 33 gebildet und durch Ausführen eines Fotobelichtungsprozesses und eines Entwicklungsprozesses strukturiert, um eine erste Maskenstruktur 34 zum Maskieren der Zellenregion zu bilden. Anschließend wird die in der peripheren Region gebildete erste Siliziumoxidschicht 33 durch Verwendung der ersten Maskenstruktur 34 als eine Ätzbarriere geätzt und als ein Ergebnis dieser Ätzung wird eine Oberfläche des Siliziumsubstrats 31 in der peripheren Region exponiert. Ein Bezugszeichen 33A bezeichnet eine verbleibende erste Siliziumoxidschicht in der Zellenregion nach dem obigen selektiven Ätzprozess. Nach dem obigen selektiven Ätzprozess verbleibt die erste Siliziumoxidschicht 33 nicht auf dem Siliziumsubstrat 31.
Gemäß 3C wird die erste Maskenstruktur 34 entfernt und es wird dann ein Plasmanitridierungsprozess ausgeführt, um eine Oberfläche der verbleibenden ersten Siliziumoxidschicht 33A in der Zellenregion und eine Oberfläche des exponierten Siliziumsubstrats 31 in der peripheren Region zu nitridieren. Durch den Plasmanitridierungsprozess werden auf der Oberfläche des Siliziumsubstrats 31 in der peripheren Region Siliziumstickstoff(Si-N)bindungen 35A und gleichzeitig auf der Oberfläche der verbleibenden ersten Siliziumoxidschicht 33A Silizium-Sauerstoff-Stickstoff(Si-O-N)bindungen 35B gebildet.
Hier schreitet der Plasmanitridierungsprozess voran durch Verwendung eines Verfahrens zum Erzeugen eines Stickstoffplasmas direkt auf dem Siliziumsubstrat 31 oder eines Verfahrens zum Erzeugen eines Stickstoffplasmas zunächst an einem anderen Ort und anschließendem Nitridieren des Siliziumsubstrats 31, indem nur Stickstoffradikale darauf angewendet werden. Das letzte Verfahren wird als ein Fernnitridierungsplasmaverfahren (englisch = remote plasma nitridation method) bezeichnet.
Für den oben beschriebenen Plasmanitridierungsprozess wird ein Quellengas zum Erzeugen des Plasmas aus einer Gruppe ausgewählt, die besteht aus Ar/N₂, Xe/N₂, N₂, NO, N₂O und einem gemischten Gas dieser aufgelisteten Gase. Zu diesem Zeitpunkt liegt eine Energie zum Erzeugen des Plasmas zwischen etwa 100 W und etwa 3000 W, und der Plasmanitridierungsprozess wird für etwa 5 Sekunden bis etwa 600 Sekunden ausgeführt. Auch wird eine Temperatur des Siliziumssubstrats 31 eingestellt, um in einem Bereich von etwa 0°C bis etwa 600°C zu liegen, und eine Quantität des fließenden Quellengases liegt zwischen etwa 5 cm³/min unter Standardbedingungen und etwa 2000 cm³/min unter Standardbedingungen.
Gemäß 3D wird ein zweiter Oxidationsprozess, das heißt ein Reoxidationsprozess, ausgeführt. Zu diesem Zeitpunkt werden auf der Oberfläche des Siliziumsubstrats 31 in der peripheren Region, in der die Siliziumstickstoffbindungen 35A gebildet sind, eine Oxynitridschicht 36A, insbesondere eine Siliziumoxynitridschicht (SiON) Schicht als das Siliziumsubstrat 31 gebildet, auf welchem die Siliziumstickstoffbindungen 35A gebildet werden, werden einer oxidierenden Umgebung ausgesetzt. Hier enthält die Oxynitridschicht 36A Stickstoff, dessen Konzentration, gemessen in atomaren Prozent, in einem Bereich von 25% bis 30% liegt.
Die verbleibende Siliziumoxidschicht 33A, auf welcher die Silizium-Sauerstoff-Stickstoffbindungen 35B gebildet sind, wird jedoch in eine reine Siliziumoxid(SiO₂)schicht transformiert, wenn die Stickstoffatome der Silizium-Sauerstoff-Stickstoffbindungen 35B während des Reoxidationsprozesses ausdiffundieren. Diese Transformation begleitet eine Zunahme in der Dicke. Tatsächlich wird die verbleibende erste Siliziumoxidschicht 33A in der Zellenregion in eine zweite Siliziumoxidschicht 36B transformiert, deren Dicke verglichen mit der verbleibenden ersten Siliziumoxidschicht 33A ansteigt. Im folgenden wird die zweite Siliziumoxidschicht 36B als eine angestrebte Siliziumoxidschicht bezeichnet.
Für die Dicken der Oxynitridschicht 36A und der angestrebten Siliziumoxidschicht 36B, gebildet durch den Reoxidationsprozess, gilt, dass die Dicke der Oxynitridschicht 36A dünner ist als die der angestrebten Siliziumoxidschicht 36B, da der Stickstoff der Silizium-Stickstoffbindung 35A die Oxidation während des Reoxidationsprozesses unterdrückt. Das bedeutet, dass während des Reoxidationsprozesses der Stickstoff der Silizium-Sauerstoff-Stickstoffbindung 35B ausdiffundiert wird und somit der Unterdrückungseffekt durch die Silizium-Sauerstoff-Stickstoffbindung 35B schwächer ist als der, der durch die Silizium-Stickstoffbindung 35A erzeugt wird. Aus diesem Grund ist der Anstieg in der Dicke der angestrebten Siliziumoxidschicht 36B während des parallel angewendeten Reoxidationsprozesses betonter als der der Oxynitridschicht 35A.
Da die Silizium-Stickstoffbindung 35A eine stärkere Bindungskraft aufweist, als die der Silizium-Sauerstoff-Stickstoffbindung 35B, diffundiert Stickstoff der Silizium-Stickstoffbindung 35A kaum aus. Auch weist die verbleibende erste Siliziumoxidschicht 33A, die nitridiert ist, ein niedriges Widerstandsniveau gegenüber der Oxidation auf, so dass im Ergebnis die Dicke der verbleibenden nitridierten ersten Siliziumoxidschicht 33A in größerem Ausmaß zunimmt. Auf der anderen Seite weist das nitridierte Siliziumsubstrat 31 gegenüber der Oxidation ein hohes Widerstandsniveau auf, so dass im Ergebnis der Anstieg in der Dicke des Siliziumsubstrats 31 gering ist.
Gemäß 3E wird eine undotierte Siliziumschicht 37 auf der Oxynitridschicht 36A und der angestrebten Siliziumoxidschicht 36B gebildet. Anschließend wird eine photoempfindliche Schicht auf der undotierten Siliziumschicht 37 gebildet und durch Ausführen eines Photobelichtungsprozesses und eines Entwicklungsprozesses strukturiert, um eine zweite Maskenstruktur 38 zu bilden. Hier maskiert die zweite Maskenstruktur 38 die Zellenregion und die NMOS Region der peripheren Region, während sie die PMOS Region der peripheren Region öffnet.
Als nächstes werden Dotierstoffe eines Elementes der dritten Periode, das heißt P-Typ-Dotierstoffe, unter Verwendung der zweiten Maskenstruktur 38 als eine Ionenimplantationsbarriere mittels Ionenimplantation implantiert. Zu diesem Zeitpunkt wird der Dotierstoff des Elements der dritten Periode aus einer Gruppe ausgewählt, die aus Bor (B), Borfluorid (BF) und Bordifluorid (BF₂) besteht. Die Ionenimplantation wird durch Anwenden einer Energie ausgeführt, die in einem Bereich von etwa 2 keV bis etwa 30 keV liegt, und mit einer Dosis der Dotierstoffe, die in einem Bereich von etwa 1 × 10¹⁵ Atomen/cm² bis etwa 1 × 10¹⁶ Atomen/cm² liegt.
Die Ionenimplantation mit Verwendung der oben erwähnten Dotierstoffe der Elemente der dritten Periode wird auf die in der PMOS Region der peripheren Region angeordnete undotierte Siliziumschicht 37 angewandt. Durch den Ionenimplantationsprozess wird die undotierte Siliziumschicht 37 in der PMOS Region der peripheren Region in eine p+-Typ Siliziumelektrode 37A transformiert. Auch wird ein Abschnitt der undotierten Siliziumschicht 37, der durch die zweite Maskenstruktur 38 maskiert ist, nicht transformiert.
Gemäß 3F wird die zweite Maskenstruktur 38 entfernt und es wird dann eine photoempfindliche Schicht auf der undotierten Siliziumschicht 37 und der p+-Typ Siliziumelektrode 37A gebildet und durch einen Photobelichtungsprozess und einen Entwicklungsprozess strukturiert, um eine dritte Maskenstruktur 39 zu bilden. Hier maskiert die dritte Maskenstruktur 39 die PMOS Region der peripheren Region und öffnet die Zellenregion und die NMOS Region der peripheren Region.
Anschließend wird die undotierte Siliziumschicht 37 einem Ionenimplantationsprozess ausgesetzt, welcher Dotierstoffe eines Elementes der fünften Periode, das heißt N-Typ Dotierstoffe verwendet. Derzeit ist der Dotierstoff eines Elementes der fünften Periode Phosphor (P) oder Arsen (As). Dieser Ionenimplantationsprozess wird durch Anwenden von Energie in einem Bereich von etwa 3 keV bis etwa 50 keV und einer Dosis in einem Bereich von etwa 1 × 10¹⁵ Atomen/cm² bis etwa 1 × 10¹⁶ Atomen/cm² ausgeführt. Als ein Ergebnis dieses Ionenimplantationsprozesses wird die undotierte Siliziumschicht 37, die in der Zellenregion und der NMOS Region der peripheren Region angeordnet ist, in eine n+-Typ Siliziumelektrode 37B transformiert.
Gemäß 3G wird die dritte photoempfindliche Struktur 39 entfernt und es werden dann sequentiell auf der P+-Typ Siliziumelektrode 37A und der n+-Typ Siliziumelektrode 37B eine wenig Widerstand aufweisende Metallelektrode 40 und eine harte Gatemaske 41 gebildet. Derzeit wird die wenig Widerstand aufweisende Metallelektrode 40 aus einem Material gebildet, welches ausgewählt ist aus einer Gruppe, die aus Wolfram, Wolframnitrid und Wolframsilizid besteht. Die harte Gatemaske 41 wird aus Nitrid gebildet. Anschließend wird ein Gatestrukturierungsprozess ausgeführt, um erste bis dritte Gatestrukturen 100 bis 300 in der Zellenregion, der NMOS Region der peripheren Region bzw. der PMOS Region der peripheren Region zu bilden. Die erste und die zweite Gatestruktur 100 bzw. 200, gebildet in der NMOS Region der Zellenregion und in der der peripheren Region, weisen eine duale Gateelektrodenstruktur einschließlich der n+-Typ Siliziumelektrode 37B und der wenig Widerstand aufweisenden Metallelektrode 40 auf. Auf der anderen Seite weist die in der PMOS Region der peripheren Region gebildete dritte Gatestruktur 300 eine duale Gateelektrodenstruktur einschließlich der p+-Typ Siliziumelektrode 37A und der wenig Widerstand aufweisenden Metallelektrode 40 auf.
4 ist ein Graph, welcher Veränderungen in Sauerstoff- und Stickstoffprofilen darstellt, wenn eine Siliziumoxidschicht durch eine Plasmanitridierungstechnik nitridiert und anschließend oxidiert wird. Hier stellen die Bezugszeichen o und
die Stickstoffprofile dar, während Bezugszeichen
und ⎕ die Sauerstoffprofile darstellen. Insbesondere stellen die Bezugszeichen der Vollkreise und -quadrate,
und
das Stickstoffprofil bzw. das Sauerstoffprofil vor einem Reoxidationsprozess dar. Die Bezugszeichen der offenen Kreise bzw. Quadrate, o und ⎕, stellen das Stickstoffprofil bzw. das Sauerstoffprofil nach dem Reoxidationsprozess dar.
Wie dargestellt ist, existiert ein hohes Niveau von Stickstoff auf einer Oberfläche der Siliziumoxidschicht, die durch die Plasmanitridierungstechnik nitridiert ist. Die Stickstoffkonzentration nimmt durch den Reoxidationsprozess jedoch ab.
Für die Sauerstoffprofile nimmt die Dicke der Siliziumoxidschicht durch den Reoxidationsprozess zu.
In Übereinstimmung mit der bevorzugten Ausführungsform verwendet der NMOS Transistor in der Zellenregion die angestrebte Siliziumoxidschicht 36B als eine dielektrische Gateschicht, während der NMOS Transistor und der PMOS Transistor in der peripheren Region die Oxynitridschicht 36A als die dielektrische Gateschicht verwenden, deren Dicke gering ist. Daher ist es möglich, eine duale dielektrische Gateschicht mit verschiedenen Dicken innerhalb eines Chips zu bilden.
Wie oben erwähnt, können die jeweils eine unterschiedliche Dicke aufweisende angestrebte Siliziumoxidschicht 36B und die Oxynitridschicht 36A innerhalb eines Chips durch einfache Prozesse, wie etwa den Plasmanitridierungsprozess und den Reoxidationsprozess, selektiv gebildet werden. Der NMOS Transistor in der Zellenregion, der eine hohe Empfindlichkeit gegenüber Trägermobilität und eine gute Zuverlässigkeit benötigt, verwendet somit die angestrebte Siliziumoxidschicht 36B als die dielektrische Gateschicht, während der PMOS Transistor in der peripheren Region, welcher eine hohe Empfindlichkeit auf eine Penetration von Bor benötigt, die Oxynitridschicht 36A als eine dielektrische Gateschicht verwendet.
Im Falle einer Implementierung dieser dualen dielektrischen Gateschicht in DRAM Bauelementen kann die dicke angestrebte Siliziumoxidschicht 36B beispielsweise als die dielektrische Gateschicht verwendet werden, da der NMOS Transistor in der Zellenregion eine hohe Empfindlichkeit in Bezug auf die Trägermobilität und eine gute Zuverlässigkeit benötigt. Der PMOS Transistor in der peripheren Region verwendet die Oxynitridschicht 36A als die dielektrische Gateschicht, um zu verhindern, dass die Dotierstoffe des Elements der dritten Periode, die auf die p+-Typ Siliziumelektrode 37A dotiert sind, in die dielektrische Gateschicht eindringen.
Auf der Basis der bevorzugten Ausführungsform der vorliegenden Erfindung liefert somit die selektiv gebildete duale dielektrische Schicht, das heißt die angestrebte Siliziumoxidschicht und die Oxynitridschicht, einen Effekt des Sicheres gewünschter Niveaus von Trägermobilität und Zuverlässigkeit, die in dem Transistor in der Zellenregion benötigt werden, und löst das Bor-Penetrationsproblem in der peripheren Region. Auch liefert die duale dielektrische Gateschicht mit verschiedenen Dicken einen weiteren Effekt des Realisierens von Transistoren, die für verschiedene Zwecke verwendet werden können.

Claims

Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Bilden einer ersten Siliziumoxidschicht auf einem Siliziumsubstrat, unterteilt in eine Zellenregion, wo NMOS Transistoren gebildet werden, und eine periphere Region, wo NMOS- und PMOS Transistoren gebildet werden, durch Ausführen eines ersten Oxidationsprozesses; selektives Entfernen der ersten Siliziumoxidschicht in der peripheren Region; Ausführen eines Plasmanitridierungsprozesses auf einer exponierten Oberfläche des Siliziumsubstrats in der peripheren Region und einer Oberfläche der ersten Siliziumoxidschicht in der Zellenregion, zum gleichzeitigen Bilden von Silizium-Stickstoff-Bindungen auf einer exponierten Oberfläche des Siliziumsubstrats in der peripheren Region und von Silizium-Sauerstoff-Stickstoff-Bindungen auf einer Oberfläche der ersten Siliziumoxidschicht, die in der Zellenregion verbleibt; und Ausführen eines zweiten Oxidationsprozesses zum Bilden einer Oxynitridschicht auf der Oberfläche des Siliziumsubstrats mit den Silizium-Stickstoff-Bindungen und zum Transformieren der verbleibenden Siliziumoxidschicht mit den Silizium-Sauerstoff-Stickstoff-Bindungen in eine angestrebte reine Siliziumoxidschicht, um somit die Oxynitridschicht auf dem Siliziumsubstrat in der peripheren Region und die angestrebte reine Siliziumoxidschicht auf dem Siliziumsubstrat in der der Zellenregion zu bilden, wobei die Oxynitridschicht Stickstoff enthält, dessen Konzentration, gemessen in atomaren Prozent, bei 25–30% liegt.
Verfahren nach Anspruch 1, wobei der Plasmanitridierungsprozess ausgeführt wird durch Verwenden eines Verfahrens zur Bildung eines Stickstoffplasmas direkt oben auf dem Siliziumsubstrat und der ersten Siliziumoxidschicht oder einem Plasmafernnitridierungsverfahren.
Verfahren nach Anspruch 2, wobei der Plasmanitridierungsprozess durch Verwenden eines Quellengases ausgeführt wird, welches ausgewählt wird aus einer Gruppe, die aus Ar/N₂, Xe/N₂, N₂, NO, N₂O und einem gemischten Gas der gelisteten Gase besteht, für 5 bis 600 Sekunden zusammen mit einer angelegten Energie in einem Bereich von 100 W bis 3000 W, einer Temperatur des Siliziumsubstrats, die in einem Bereich von 0°C bis 600°C aufrecht erhalten wird, und einer Quantität des fließenden Quellengases, die in einem Bereich von 5 cm³/min unter Standardbedingungen bis 2000 cm³/min unter Standardbedingungen liegt.
Verfahren nach Anspruch 1, wobei die angestrebte reine Siliziumoxidschicht dicker ist als die Oxynitridschicht.
Verfahren nach Anspruch 1, nach dem zweiten Oxidationsprozess die weiteren Schritte aufweisend: Bilden einer undotierten Siliziumschicht auf der angestrebten reinen Siliziumoxidschicht und der Oxynitridschicht; Ionenimplantieren von p-Typ Dotierstoffen auf einem Abschnitt der in einer PMOS Region der peripheren Region angeordneten undotierten Siliziumschicht, um eine p+-Typ Siliziumelektrode zu bilden; Ionenimplantieren von n-Typ Dotierstoffen auf den anderen Abschnitt der in der NMOS Region der Zellenregion und der peripheren Region angeordneten undotierten Siliziumschicht, um eine n+-Typ Siliziumelektrode zu bilden; Bilden einer wenig Widerstand aufweisenden Metallelektrode auf der p+-Typ Siliziumelektrode und der n+-Typ Siliziumelektrode; Bilden einer harten Gatemaske auf der wenig Widerstand aufweisenden Metallelektrode; und Strukturieren der harten Gatemaske, der wenig Widerstand aufweisenden Metallelektrode, der p+-Typ Siliziumelektrode und der n+-Typ Siliziumelektrode, um Gatestrukturen zu bilden.
Verfahren nach Anspruch 1, wobei die erste Siliziumoxidschicht, gebildet durch den ersten Oxidationsprozess, eine Dicke in einem Bereich von 0,5 nm bis 10 nm aufweist.
Verfahren nach Anspruch 5, wobei die n+-Typ Siliziumelektrode durch Ionenimplantieren von Phosphor oder Arsen gebildet wird.
Verfahren nach Anspruch 5, wobei die p+-Typ Siliziumelektrode durch Ionenimplantieren von Bor, Borfluorid oder Bordifluorid gebildet ist.