DE10240423A1

DE10240423A1 - Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche

Info

Publication number: DE10240423A1
Application number: DE10240423A
Authority: DE
Inventors: Karsten Wieczorek; Gert Burbach; Thomas Feudel
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 2002-09-02
Filing date: 2002-09-02
Publication date: 2004-03-18
Anticipated expiration: 2022-09-03
Also published as: TW200406057A; US20040043558A1; DE10240423B4; TWI326916B; US6821840B2

Abstract

Ein Halbleiterelement umfasst einen Feldeffekttransistor und einen passiven Kondensator, wobei die dielektrische Schicht des Kondensators ein Material mit großem kappa aufweist, wohingegen die Gateisolationsschicht des Feldeffekttransistors aus einer äußerst dünnen Oxidschicht oder einer Oxynitridschicht gebildet ist, so dass eine gute Ladungsträgerbeweglichkeit an der Grenzfläche zwischen der Gateisolationsschicht und dem darunter liegenden Kanalgebiet erreicht wird. Da die Ladungsträgermobilität in dem Kondensator nicht besonders wichtig ist, ermöglicht das Material mit großem kappa das Erreichen einer hohen Kapazität pro Einheitsfläche, während eine ausreichende Dicke erreicht wird, um wirksam einen Leckstrom zu reduzieren.

Description

GEBIET DER VORLIEGENDEN ERFINDUNG
Die vorliegende Erfindung betrifft im Allgemeinen das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Halbleiterelementen mit Feldeffekttransistoren, etwa MOS-Transistoren, und passiven Kondensatoren mit einem reduzierten Leckstrom.

In modernen integrierten Schaltungen sind eine riesige Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS-, NMOS, PMOS-Elementen, Widerstände, Kondensatoren, und dergleichen auf einem einzelnen Chipgebiet gebildet. Typischerweise nimmt die Strukturgröße bei der Einführung jeder neuen Schaltungsgeneration ab, so dass momentan verfügbare integrierte Schaltungen mit einem verbesserten Grad an Leistungsfähigkeit hinsichtlich der Geschwindigkeit und der Leistungsaufnahme ausgestattet sind. Eine Reduzierung der Transistorgröße ist ein wichtiger Gesichtspunkt bei der ständigen Verbesserung der Bauteilleistungsfähigkeit komplexer integrierter Schaltungen, etwa von CPUs, da die Größenreduzierung im Allgemeinen eine erhöhte Schaltgeschwindigkeit mit sich bringt, wodurch die Signalverarbeitungseigenschaften und auch die Leistungsaufnahme verbessert werden, da bei reduzierten Schaltzeitdauer die Übergangsströme beim Schalten eines CMOS-Transistorelements vom logischen Null- auf den logischen Eins-Zustand deutlich reduziert sind. Andererseits zieht das Reduzieren der Strukturgrößen, etwa der Kanallänge der Transistorelemente, im Bereich von deutlich unter einem Mikrometer eine Vielzahl von Problemen nach sich, die teilweise die durch das verbesserte Schaltungsverhalten gewonnenen Vorteile aufheben. Beispielsweise erfordert das Verringern der Kanallänge von Feldeffekttransistoren die Reduzierung der Dicke der Gateisolationsschicht, um eine ausreichend hohe kapazitive Kopplung der Gateelektrode an das Kanalgebiet beizubehalten, um die Bildung des leitenden Kanals bei Anlegen einer Steuerspannung an die Gateelektrode geeignet zu steuern. Für technisch weit fortgeschrittene Bauteile, in denen momentan eine Kanallänge von 0,18 μm oder sogar darunter verwirklicht ist, beträgt eine Dicke der Gateisolationsschicht, die typischerweise Siliziumdioxid wegen teisolationsschicht, die typischerweise Siliziumdioxid wegen der besseren und gut bekannten Eigenschaften der Grenzfläche zwischen dem Siliziumdioxid und dem darunter liegendem Kanalgebiet aufweist, in der Größenordnung von 2-5 nm oder sogar darunter. Für ein Gatedielektrikum dieser Größenordnung stellt es sich jedoch heraus, dass der Leckstrom, der insgesamt durch das dünne Gatedielektrikum fließt, vergleichbar zu den Übergangsströmen werden kann, da die Leckströme exponentiell bei linearer Abnahme der Dicke des Gatedielektrikums ansteigen.

Zusätzlich zu der großen Anzahl an Transistorelementen werden typischerweise viele passive Kondensatoren in integrierten Schaltungen gebildet, die für eine Reihe von Zwecken, etwa für das Entkoppeln, verwendet werden. Da diese Kondensatoren für gewöhnlich in und auf aktiven Halbleitergebieten, die als eine erste Kondensatorelektrode dienen, gebildet werden, wobei eine dielektrische Schicht mit Eigenschaften gemäß den Prozesserfordernissen für die gleichzeitig hergestellten Feldeffekttransistoren, und eine zweite Kondensatorelektrode, die aus dem Gateelektrodenmaterial hergestellt ist, vorgesehen ist, verschärft sich das Problem des Leckstroms zunehmend aufgrund der großen Chipfläche, die von diesen Kondensatorelementen eingenommen wird. Folglich tragen die Kondensatoren deutlich zu der Gesamtleckstromaufnahme und damit zur Gesamtleistungsaufnahme der integrierten Schaltung bei. Für Anwendungen, die eine minimale Leistungsaufnahme erfordern, etwa für tragbare, batteriegespeiste Geräte, kann der hohe Betrag der statischen Leistungsaufnahme möglicherweise nicht akzeptabel sein, und daher wird ein sogenannter Dual-Gateoxidprozess eingesetzt, um die Dicke der dielektrischen Schicht der Kondensatoren zu erhöhen, so dass der Leckstrom dieser Elemente reduziert wird.

Mit Bezug zu 1a-1c wird nun ein typischer konventioneller Prozessablauf zur Herstellung von Kondensatoren mit einem reduzierten Leckstrom beschrieben.

1a zeigt schematisch eine Querschnittsansicht eines Halbleiterelements 100 während eines anfänglichen Herstellungsstadiums. Das Halbleiterelement 100 umfasst ein Substrat 101, beispielsweise ein Siliziumsubstrat mit einem ersten aktiven Halbleitergebiet 120 und einem zweiten aktiven Halbleitergebiet 130, die von entsprechenden Isolationsstrukturen 102 umschlossen sind. Das zweite aktive Gebiet 130 und die entsprechende Isolationsstruktur 102 sind von einer Maskenschicht 103 bedeckt, die aus Foto lack hergestellt sein kann. Das erste aktive Gebiet 120 umfasst einen Oberflächenbereich 104 mit deutlichen Gitterschäden, die durch eine Ionenimplantation verursacht sind, wie dies durch 105 angedeutet ist.

Eine typischer Prozessablauf zur Herstellung des in 1a gezeigten Halbleiterelements beinhaltet fortschrittliche Fotolithografie- und Ätzverfahren zum Definieren der Isolationsstrukturen 102, gefolgt von einem weiteren Fotolithografieschritt, um die Lackmaske 103 zu strukturieren. Da diese Prozesstechniken im Stand der Technik gut bekannt sind, wird eine detaillierte Beschreibung davon weggelassen. Anschließend wird die Ionenimplantation 105 mit beliebigen geeigneten Ionen, etwa Silizium, Argon, Xenon und dergleichen ausgeführt, wobei Dosis und Energie so gewählt sind, um einen deutlichen Gitterschaden in dem Bereich 104 zu erzeugen, um damit das Diffusionsverhalten des Bereichs 104 während eines Oxidationsprozesses, der nachfolgend ausgeführt wird, deutlich zu ändern.

1b zeigt schematisch die Halbleiterstruktur 100 in einem fortgeschrittenen Herstellungsstadium. Eine erste dielektrische Schicht 121, die im Wesentlichen Siliziumdioxid aufweist und eine erste Dicke 122 besitzt, ist auf dem ersten aktiven Gebiet 120 gebildet. Eine zweite dielektrische Schicht 131 mit einer zweiten Dicke 132, die im Wesentlichen das gleiche Material als die erste dielektrische Schicht 121 aufweist, ist auf dem zweiten aktiven Gebiet 130 gebildet. Die erste und die zweite dielektrische Schicht 121 und 131 werden durch konventionelle Oxidation in einem Hochtemperaturofenprozess oder durch einen schnellen Oxidationsprozess gebildet. Aufgrund des deutlichen Gitterschadens des Oberflächenbereichs 104 ist die Sauerstoffdiffusion in diesem Oberflächenbereich 104 im Vergleich zu Siliziumbereichen mit im Wesentlichen intakter Kristallstruktur, etwa in dem zweiten aktiven Gebiet 130, deutlich erhöht. Folglich ist das Oxidwachstum in und auf dem ersten aktiven Gebiet 120 im Vergleich zur Wachstumsrate des zweiten aktiven Gebiets 130 erhöht, so dass die zweite Dicke 132 sich von der ersten Dicke 122 um ungefähr 0,2-1,0 nm für eine Dicke der zweiten dielektrischen Schicht 131 in der Größenordnung von 1-5 nm unterscheidet.

1c zeigt schematisch die Halbleiterstruktur 100 in einer weiter fortgeschrittenen Herstellungsperiode, wobei ein Kondensator 140 in und auf dem ersten aktiven Gebiet 120 gebildet ist, und ein Feldeffekttransistor 150 in und auf dem zweiten aktiven Gebiet 130 gebildet ist. Das Transistorelement 150 umfasst eine Gateelektrode 133 mit beispielsweise hochdotiertem Polysilizium und einem Metallsilizidbereich 135. Ferner sind Seitenwandabstandselemente 134 benachbart zu den Seitenwänden der Gateelektrode 133 gebildet. Source- und Draingebiete 136, die jeweils einen Metallsilizidbereich 135 aufweisen, sind in dem zweiten aktiven Gebiet 130 gebildet. Der Kondensator 140 umfasst einen leitenden Bereich 123, der das gleiche Material als die Gateelektrode 133 aufweist und über der ersten dielektrischen Schicht 121 gebildet ist. Der Bereich 123 repräsentiert eine Elektrode des Kondensators 140. Die Kondensatorelektrode 123 umfasst einen Metallsilizidbereich 125 und ist von den Seitenwandabstandselementen 124 umschlossen.

Ein typischer Prozessablauf zur Herstellung des Transistorelements 150 und des Kondensators 140 kann die folgenden Schritte umfassen. Eine Polysiliziumschicht kann über dem Bauteil abgeschieden werden, wie dies in 1b gezeigt ist, und diese wird durch bekannte Fotolithografie- und Ätzverfahren strukturiert, um die Kondensatorelektrode 123 und die Gateelektrode 133 zu bilden. Anschließend werden das Drain- und das Sourcegebiet 136 durch Ionenimplantation gebildet, wobei zwischendurch die Seitenwandabstandselemente 134 und die Seitenwandabstandselemente 124 gebildet werden, so dass die Seitenwandabstandselemente 134 als Implantationsmasken dienen können, um die Dotierkonzentration der Drain- und Sourcegebiete 136 geeignet zu formen. Anschließend werden die Metallsilizidbereiche 125 und 135 durch Abscheiden eines hochschmelzenden Metalls und in Gang setzen einer chemischen Reaktion zwischen dem Metall und dem darunter liegenden Polysilizium der Kondensatorelektrode 123, der Gateelektrode 133 und dem Silizium in den Drain- und Sourcegebieten 136 gebildet.

Wie aus 1c ersichtlich ist, zeigt der Kondensator 140 mit der ersten dielektrischen Schicht 121 mit der vergrößerten Dicke 122 eine deutlich verringerte Leckstromrate im Vergleich zu der entsprechenden Leckstromrate, die durch die relativ dünne zweite dielektrische Schicht 131 mit der zweiten Dicke 132 bewirkt wird, die so optimiert ist, um das erforderliche dynamische Verhalten des Transistors 150 zu liefern. Obwohl eine deutlich verbesserte Leckstromrate des Kondensators 140 mit dem oben beschriebenen herkömmlichen Lösungsansatz erreicht werden kann, besteht ein entscheidender Nachteil in der deutlich reduzierten Kapazität pro Einheitsfläche des Kondensators 140 auf grund der erhöhten Dicke der ersten dielektrischen Schicht 121. Ein weiterer Nachteil der konventionellen Lösung ist die Erfordernis eines Hochtemperaturoxidationsprozesses zur Herstellung der ersten und der zweiten dielektrischen Schicht 121 und 131, so dass dieses Prozessschema nicht mit alternativen Lösungen für äußerst dünne Gatedielektrika verträglich ist, etwa mit fortschrittlichen Abscheideverfahren zur Herstellung äußerst dünner Gateisolationsschichten. Ferner kann der Ionenbeschuss 105 zur Herstellung des Oberflächenbereichs 104 (vgl. 1a) eine deutliche Oxidbeeinträchtigung nach sich ziehen und damit Zuverlässigkeitsprobleme hinsichtlich der ersten dielektrischen Schicht 121 ergeben, wodurch ein vorzeitiger Bauteilausfall bewirkt werden kann.

Angesichts der zuvor genannten Probleme besteht daher ein Bedarf für verbesserte Halbleiterelemente mit Transistorelementen und passiven Kondensatoren, in denen der Leckstrom der Kondensatoren verbessert ist, ohne die Bauteileigenschaften, etwa die Kapazität pro Einheitsfläche, und die Prozesskompatibilität während der Herstellung des Bauteils und/oder die Zuverlässigkeit negativ zu beeinflussen.

ÜBERBLICK ÜBER DIE ERFINDUNG

Im Allgemeinen richtet sich die vorliegende Erfindung an ein Halbleiterelement und ein entsprechendes Herstellungsverfahren, wobei ein passiver Kondensator ein Dielektrikum aufweist, das eine relativ hohe Permittivität besitzt, so dass die Kapazität pro Einheitsfläche deutlich erhöht sein kann, während eine Dicke des Dielektrikums geeignet gewählt werden kann, um eine geringe gewünschte Leckstromrate sicher zu stellen. Gleichzeitig kann die Gateisolationsschicht von Feldeffekttransistoren gemäß den Prozesserfordernissen und mit einem Material hergestellt werden, dass das geforderte Leistungsverhalten des Transistorelements gewährleistet. Die Erfindung beruht daher auf dem Konzept der Erfinder, dass obwohl gegenwärtig die Verwendung von Materialien mit großem ε für Gatedielektrika in Feldeffekttransistoren noch nicht erfolgreich eingeführt ist, da diese Materialien eine deutliche Transistorbeeinträchtigung aufgrund der von diesen Materialien mit großem ε bewirkten reduzierten Kanalmobilität hervorrufen, diese Materialien trotzdem in der gleichen Chipfläche als Kondensatordielektrikum verwendbar sind, da das Kondensatorverhalten im Wesentlichen nicht durch die beeinträchtigte Ladungsträgermobilität an der Grenzfläche zwischen dem Dielektrikum mit großem ε und dem darunter liegenden aktiven Gebiet beeinflusst wird.

Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterelement ein erstes aktives Halbleitergebiet und ein zweites aktives Halbleitergebiet, die voneinander durch eine dielektrische Isolationsstruktur getrennt sind. Ein Kondensator ist in und über dem ersten aktiven Halbleitergebiet gebildet, wobei eine erste dielektrische Schicht auf dem ersten aktiven Gebiet gebildet ist, und wobei die erste dielektrische Schicht eine erste Permittivität aufweist. Ferner ist ein Feldeffekttransistor in und auf dem zweiten aktiven Gebiet gebildet, wobei der Feldeffekttransistor eine Gateisolationsschicht mit einem Material aufweist, das eine zweite Permittivität zeigt, die kleiner als die erste Permittivität ist.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterelement ein erstes kapazitives Element, das in und auf einem ersten Halbleitergebiet gebildet ist, und ein zweites kapazitives Element, das in und auf einem zweiten aktiven Gebiet gebildet ist. Das erste und das zweite kapazitive Element umfassen eine erste dielektrische Schicht mit einer ersten Dicke und eine zweite dielektrische Schicht mit einer zweiten Dicke und eine erste leitende Schicht, die auf der ersten dielektrischen Schicht gebildet ist, und eine zweite leitende Schicht, die auf der zweiten dielektrischen Schicht gebildet ist. Ferner ist eine Kapazität pro Einheitsfläche des ersten kapazitiven Elements gleich oder größer als jene des zweiten kapazitiven Elements, wobei die zweite Dicke kleiner als die erste Dicke ist.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterelements das Bereitstellen eines Substrats mit einem darauf ausgebildeten ersten Halbleitergebiet und einem zweiten Halbleitergebiet, die durch eine Isolationsstruktur getrennt sind. Des Weiteren ist eine erste dielektrische Schicht mit einer ersten Permittivität und einer ersten Dicke auf dem ersten Halbleitergebiet gebildet. Ferner ist eine zweite dielektrische Schicht mit einer zweiten Permittivität und einer zweiten Dicke auf dem zweiten Halbleitergebiet gebildet. Des Weiteren ist ein leitendes Material auf der ersten und der zweiten dielektrischen Schicht gebildet, um ein erstes und ein zweites kapazitives Element zu schaffen, wobei die erste Permittivität größer als die zweite Permittivität ist.

Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterelements mit einem Feldeffekttransistorelement und einem passiven Kondensator das Definieren eines ersten aktiven Gebiets und eines zweiten Gebiets durch Bilden flacher Grabenisolationen. Ferner wird eine erste dielektrische Schicht auf dem ersten Halbleitergebiet als ein Kondensatordielektrikum gebildet und eine zweite dielektrische Schicht wird auf dem zweiten aktiven Gebiet als eine Gateisolationsschicht des Feldeffekttransistorelements gebildet. Eine Permittivität der ersten dielektrischen Schicht ist größer als jene der zweiten dielektrischen Schicht.

Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung deutlicher hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
1a-1c schematisch Querschnittsansichten eines Halbleiterelements mit einem passiven Kondensator und einem Transistorelement, die gemäß einem typischen konventionellen Prozessablauf hergestellt werden; und
2a-2g schematisch Querschnittsansichten eines Halbleiterelements mit einem Kondensator mit geringer Leckrate mit einer erhöhten Kapazität pro Einheitsfläche, der gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung hergestellt ist.
DETAILLIERTE BESCHREIBUNG
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen As pekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
Mit Bezug zu den 2a-2g werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nun detaillierter beschrieben.
In 2a umfasst ein Halbleiterelement 200 ein Substrat 201, das ein beliebiges geeignetes Substrat sein kann, etwa ein Siliziumsubstrat, ein Glassubstrat, ein Saphirsubstrat, ein SOI-(Silizium auf Isolator) Substrat und dergleichen. Unabhängig von der spezifischen Art umfasst das Substrat 201 ein erstes Halbleitergebiet 220 und ein zweites Halbleitergebiet 230, die im Wesentlichen voneinander durch eine Isolationsstruktur 202, etwa einer flachen Grabenisolation wie sie typischerweise in technisch fortgeschrittenen Schaltungen verwendet wird, getrennt sind. Auf dem Halbleiterelement 200 ist eine erste dielektrische Schicht 221 mit einer ersten Dicke 222 gebildet. Die erste dielektrische Schicht 221 kann aus einem Material gebildet sein, das eine hohe Permittivität aufweist, die durch eine hohe Dielektrizitätskonstante ε repräsentiert ist. Zu geeigneten Materialien, die in der ersten dielektrischen Schicht 221 verwendbar sind, ohne dass die vorliegende Erfindung auf diese Materialien einzuschränken ist, Zirkonoxid und/oder Zirkonsilikat und/oder Hafniumoxid und/oder Hafniumsilikat. Im Vergleich zu dem üblicherweise verwendeten Siliziumdioxid mit möglicherweise einem gewissen Anteil an Stickstoff kann der κ-Wert mindestens zweimal so hoch oder höher für diese Materialien sein. Der genaue Wert der Permittivität kann von den Abscheideparametern abhängen, so dass die erste Dicke 222 in Übereinstimmung mit den Abscheideparametern gewählt wird, um die gewünschte endgültige kapazitive Kopplung des in und über dem ersten Halbleitergebiet 220 zu bildenden Kondensators zu erreichen. Des Weiteren wird die erste Dicke 222 so gewählt, um der gewünschten Widerstandsfähigkeit gegenüber Leckströmen zu entsprechen, so dass für gewöhnlich ein optimaler Wert bestimmt wird, um für ein gegebenes dielektrisches Material, das eine spezifizierte Permittivität zeigt, eine hohe Kapazität pro Einheitsfläche erzielt wird, während der Leckstrom unterhalb eines spezifizierten Schwellwerts bleibt. In einer anschaulichen Ausführungsform, in der Zirkonoxid als das Material für die erste dielektrische Schicht 221 gewählt wird, kann die Dicke 222 im Bereich von ungefähr 3-15 nm liegen.
Ein typischer Prozessablauf zur Herstellung des Halbleiterelements 200, wie es in
2a dargestellt ist, kann bekannte Fotolithografie- und Ätzverfahren zur Herstellung der Isolationsstrukturen 202 und bekannte und gut etablierte Abscheideverfahren zur Herstellung der ersten dielektrischen Schicht 221 enthalten. Folglich wird eine detaillierte Beschreibung dieser Prozessschritte weggelassen.
2b zeigt schematisch das Halbleiterelement 200, wobei eine Fotolackmaske 203 über dem ersten Halbleitergebiet 220 und teilweise über der entsprechenden Isolationsstruktur 202 gebildet ist. Die Fotolackmaske 203 soll beide Bereiche der ersten Halbleitergebiete 220 und der Isolationsstrukturen 202, die für die Herstellung eines kapazitiven Elements verwendet werden, etwa einem Entkopplungskondensator und dergleichen, abdecken. Die Herstellung der Fotolackmaske 203 beinhaltet gut bekannte Fotolithografie-Verfahren, die der Einfachheit halber hierin nicht detailliert beschrieben sind. Anschließend wird die erste dielektrische Schicht 221 strukturiert, indem das Substrat 201 einem selektiven Ätzprozess unterzogen wird, der als ein isotroper oder ein anisotroper Ätzprozess ausgeführt werden kann.
2c zeigt das Halbleiterelement 200 schematisch nach dem Strukturieren der ersten dielektrischen Schicht 221, um ein Kondensatordielektrikum 221a zu bilden, und nach der Entfernung der Fotolackmaske 203. Anschließend wird das Substrat 201 gereinigt, um Reststoffe aus den vorhergehenden Prozessschritten zu entfernen, wodurch das zweite Halbleitergebiet 230 vorbereitet wird, um eine dielektrische Schicht zu empfangen, die als eine Gateisolationsschicht für einen zu bildenden Feldeffekttransistor dient.
2d zeigt das Halbleiterelement 200 schematisch mit einer zweiten dielektrischen Schicht 231 mit einer Dicke 232, die auf dem zweiten Halbleitergebiet 230 gebildet ist. Die zweite dielektrische Schicht 231 weist Eigenschaften auf, die den Spezifikationen für eine Gateisolationsschicht eines technisch hochentwickelten Feldeffekttransistors entsprechen. Beispielsweise kann die zweite dielektrische Schicht 231 Siliziumdioxid oder Siliziumoxidnitrid mit einer Dicke 232 aufweisen, die so gewählt ist, um eine ausreichende kapazitive Kopplung einer zu bildenden Gateelektrode an das darunter liegende zweite Halbleitergebiet 230 zu gewährleisten. Beispielsweise kann die zweite Dicke 232 im Bereich von ungefähr 1-5 nm gewählt sein, abhängig von den Entwurfserfordernissen für den zu bildenden Feldeffekttransistor.
In einer Ausführungsform (nicht gezeigt) kann eine dünne Barrierenschicht auf dem Kondensatordielektrikum 221a vor der Herstellung der zweiten dielektrischen Schicht 231 gebildet werden. Beispielsweise kann eine dünne Siliziumnitridschicht auf dem Halbleiterelement 200 abgeschieden werden und kann dann selektiv von dem zweiten Halbleitergebiet 230 vor der Herstellung der zweiten dielektrischen Schicht 231 entfernt werden. In einer weiteren Ausführungsform kann eine dünne Siliziumnitridschicht oder eine andere geeignete Barrierenschicht vor der Herstellung der ersten dielektrischen Schicht 221 (vgl. 2a) vorgesehen werden, so dass in Kombination mit einer zusätzlichen Barrierenschicht, die die Oberflächenbereiche des Kondensatordielektrikums 221a abdecken, das Dielektrikum mit dem großen κ im Wesentlichen vollständig von einer dünnen Barrierenschicht umschlossen ist. Prozessverfahren beispielsweise zur präzisen Abscheidung von Siliziumnitrid sind im Stand der Technik gut etabliert und können vorteilhaft verwendet werden, um das Kondensatordielektrikum 221a "einzuhüllen" oder zu bedecken.
Hinsichtlich der Herstellung der zweiten dielektrischen Schicht 231 kann jeder beliebige geeignete Prozess angewendet werden, etwa fortschrittliche Ofenprozesse, etwa konventionelle Oxidations- oder schnelle thermische Oxidationsprozesse. Für technisch fortschrittliche Halbleiterelemente, die äußerst dünne Gateisolationsschichten von der Größenordnung von 2-3 nm erfordern, können alternative Oxid- und Oxynitrid-Abscheidesequenzen zur Bereitstellung der erforderlichen zweiten Dicke 232 angewendet werden. Wenn das Kondensatordielektrikum 221a von einer dünnen Barrierenschicht bedeckt oder im Wesentlichen vollständig umschlossen ist, wird vorteilhafterweise eine "gegenseitige Kontaminierung" zwischen dem ersten und dem zweiten Halbleitergebiet 220, 230 im Wesentlichen vermieden, unabhängig von dem zur Herstellung der zweiten dielektrischen Schicht 231 angewendeten Prozess.
2e zeigt schematisch das Halbleiterelement 200 mit einer Schicht 205 aus Gateelektrodenmaterial, das über dem Substrat 201 abgeschieden ist. In einer typischen Ausführungsform kann die Schicht 205 im Wesentlichen Polysilizium aufweisen, in anderen Ausführungsformen können andere geeignete Materialien, etwa Metallsilizid, oder ein Metall verwendet werden. Anschließend wird die Schicht 205 durch gut etablierte Fotolithografie- und Ätzverfahren strukturiert, so dass die entsprechenden Prozessschritte hierin nicht beschrieben werden.
2f zeigt das Halbleiterelement 200 nach Strukturieren der Schicht 205, um eine Gateelektrode 233 zu erhalten, die auf der strukturierten zweiten dielektrischen Schicht 231 gebildet ist, die als 231a gekennzeichnet ist und die im weiteren als die Gateisolationsschicht bezeichnet wird. Über dem Kondensatordielektrikum 221a und teilweise auf den entsprechenden Isolationsstrukturen 202 ist die Schicht 205 in eine Kondensatorelektrode 223 strukturiert. Anschließend kann der konventionelle Prozessablauf zur Vervollständigung eines Feldeffekttransistors ausgeführt werden, wie dies beispielsweise mit Bezug zu 1c beschrieben ist.
2g zeigt das resultierende Halbleiterelement 200 nach konventioneller Abstandselementsherstellung, Implantation und selbst justierenden Silizidprozessen, um ein Transistorelement 250 und einen Kondensator 240 zu erhalten. Das Transistorelement 250 umfasst Metallsilizidbereiche 235, die in den oberen Bereichen der Gateelektrode 233 und der Drain- und Sourcegebiete 236 gebildet sind. Ferner sind Seitenwandabstandselemente 234 angrenzend zu den Seitenwänden der Gateelektrode 233 gebildet. In ähnlicher Weise umfasst der Kondensator 240 Seitenwandabstandselemente 224 und einen Metallsilizidbereiche 225. Es sollte beachtet werden, dass Kontaktbereiche, etwa die Metallsilizidbereiche 235, die auf den Drain- und Sourcegebieten 236 angeordnet sind, für den Kondensator 240 nicht in den Querschnittsansichten der 2f und 2g dargestellt sind, da diese Kontaktbereiche an einer anderen Stelle hinsichtlich einer Richtung senkrecht zur Zeichenebene der 2a-2g positioniert sind.
Es gilt also: die zuvor beschriebenen Ausführungsformen stellen ein Halbleiterelement bereit mit kapazitiven Elementen, etwa die Kombination der Gateelektrode 233, der Gateisolationsschicht 231a und des darunter liegenden aktiven Gebiets 230, und den Kondensator 240, der durch die Kondensatorelektrode 223, dem Kondensatordielektrikum 221a und dem darunter liegenden ersten Halbleitergebiet 220 gebildet ist, wobei beide kapazitive Elemente eine erforderliche hohe Kapazität pro Einheitsfläche aufweisen. Während die Gateisolationsschicht 231a optimiert ist, um eine hohe kapazitive Ankopplung der Gateelektrode 233 an das zweite aktive Gebiet 230 für eine ausreichende Kanalsteuerung ohne nachteilig die Ladungsträgermobilität an der Grenzfläche zwischen der Gateisolationsschicht 231a und dem aktiven Gebiet 230 zu beeinflussen, ist die kapazitive Kopplung zwischen der Kondensatorelektrode 233 und dem ersten Halbleitergebiet 220 durch Einführen eines Materials mit großem κ optimiert, wobei die erste Dicke 222 so gewählt ist, um einen geforderten geringen Leckstrom zu liefern. Folglich können Kondensatoren mit hoher Kapazität bei reduziertem Leckstrom in Kombination mit äußerst fortschrittlichen Transistorelementen auf der gleichen Chipfläche bereit gestellt werden, die eine äußerst dünne Gateisolierschicht für eine ausreichende Ladungsträgermobilität erfordern, während die Zuverlässigkeit des Kondensatordielektrikums aufgrund des Weglassens destruktiver Implantationsschritte, wie sie beispielsweise im konventionellen Prozessablauf notwendig sind, und aufgrund der relativ großen Dicke 222 gewährleistet ist. Wie ferner aus den 2a-2g ersichtlich ist, kann eine beliebige geeignete Technik zur Herstellung der ultradünnen Gateisolationsschicht 231a angewendet werden, so dass fortschrittliche Abscheide- und Strukturierungsprozesse anstelle einer Hochtemperaturoxidation verwendet werden können. Da ferner die Kapazität pro Einheitsfläche des Kondensators 240 deutlich im Vergleich zu konventionellen Elementen gesteigert ist, wobei gleichzeitig der Leckstrom und damit die Leistungsaufnahme des Halbleiterelements reduziert sind, kann die Gesamtfläche des Chips, die zur Bereitstellung einer gewünschten Funktionalität erforderlich ist, verringert werden. Da weniger Wärme pro Einheitsfläche erzeugt wird, tragen integrierte Schaltungen mit Halbleiterelementen gemäß der vorliegenden Erfindung ebenso deutlich zur Entspannung des Problems einer ausreichenden Bauteilkühlung bei, wodurch die Installation einer geringeren Kühlkapazität möglich ist, wodurch ferner ein Beitrag zu einer deutlichen Reduzierung der Leistungsaufnahme, insbesondere in tragbaren Geräten, erbracht wird.
Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung lediglich als, anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims

Halbleiterelement mit: einem ersten aktiven Gebiet und einem zweiten aktiven Gebiet, die voneinander durch eine dielektrische Isolationsstruktur getrennt sind; einem Kondensator, der in und über dem ersten aktiven Gebiet gebildet ist, wobei der Kondensator ein Dielektrikum aufweist, das auf dem ersten aktiven Gebiet gebildet ist und wobei das Dielektrikum eine erste Permittivität besitzt; und einem Feldeffekttransistor, der in und über dem zweiten aktiven Gebiet gebildet ist, wobei der Feldeftekttransistor eine Gateisolationsschicht aufweist, die aus einem Material mit einer zweiten Permittivität, die kleiner als die erste Permittivität ist, gebildet ist.
Das Halbleiterelement nach Anspruch 1, wobei das Dielektrikum des Kondensators Zirkonoxid und/oder Zirkonsilikat und/oder Hafniumoxid und/oder Hafniumsilikat aufweist.
Das Halbleiterelement nach Anspruch 1, wobei die Gateisolationsschicht Siliziumdioxid aufweist.
Das Halbleiterelement nach Anspruch 1, wobei eine Dicke der Gateisolationsschicht im Bereich von ungefähr 1-5 nm liegt.
Das Halbleiterelement nach Anspruch 1, wobei eine Dicke des Dielektrikums des Kondensators im Bereich von ungefähr 3-20 nm liegt.
Das Halbleiterelement nach Anspruch 1, wobei das Dielektrikum des Kondensators eine oder mehrere Teilschichten aufweist.
Das Halbleiterelement nach Anspruch 1, das ferner eine Barrierenschicht aufweist, die zwischen dem ersten aktiven Gebiet und dem Dielektrikum des Kondensators angeordnet ist.
Das Halbleiterelement nach Anspruch 1, das ferner eine Barrierenschicht aufweist, die im Wesentlichen vollständig Oberflächenbereiche des Dielektrikums bedeckt.
Halbleiterelement mit: einem ersten kapazitiven Element, das in und auf einem ersten Halbleitergebiet gebildet ist; einem zweitein kapazitiven Element, das in und auf einem zweiten Halbleitergebiet gebildet ist, wobei das erste kapazitive Element ein erstes Dielektrikum aufweist, das zwischen dem ersten Halbleitergebiet und einer ersten leitenden Schicht angeordnet ist und eine erste Dicke aufweist, wobei das zweite kapazitive Element ein zweites Dielektrikum aufweist, das zwischen dem zweiten Halbleitergebiet und einer zweiten leitenden Schicht angeordnet ist und eine zweite Dicke aufweist, wobei eine Kapazität pro Einheitsfläche des ersten kapazitiven Elements gleich oder größer als jene des zweiten kapazitiven Elements ist, wobei die zweite Dicke kleiner als die erste Dicke ist.
Das Halbleiterelement nach Anspruch 9, wobei das erste Dielektrikum Zirkonoxid und/oder Zirkonsilikat und/oder Hafniumoxid und Hafniumsilikat aufweist.
Das Halbleiterelement nach Anspruch 9, wobei das zweite Dielektrikum Siliziumdioxid aufweist.
Das Halbleiterelement nach Anspruch 9, wobei die zweite Dicke im Bereich von ungefähr 1-5 nm liegt.
Das Halbleiterelement nach Anspruch 9, wobei die erste Dicke im Bereich von ungefähr 3-20 nm liegt.
Das Halbleiterelement nach Anspruch 9, wobei das erste Dielektrikum eine oder mehrere Teilschichten aufweist.
Das Halbleiterelement nach Anspruch 9, das ferner eine Barrierenschicht aufweist, die zwischen dem ersten aktiven Gebiet und dem ersten Dielektrikum angeordnet ist.
Das Halbleiterelement nach Anspruch 9, das ferner eine Barrierenschicht aufweist, die im Wesentlichen vollständig Oberflächenbereiche des ersten Dielektrikums bedeckt.
Verfahren zur Herstellung eines Halbleiterelements, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit einem darauf ausgebildeten ersten Halbleitergebiet und einem zweiten Halbleitergebiet, die durch eine Isolationsstruktur getrennt sind; Bilden einer ersten dielektrischen Schicht mit einer ersten Permittivität mit einer ersten Dicke auf dem ersten Halbleitergebiet; Bilden einer zweiten dielektrischen Schicht mit einer zweiten Permittivität mit einer zweiten Dicke auf dem zweiten Halbleitergebiet; und Strukturieren einer Schicht aus leitendem Material, die auf der ersten und auf der zweiten dielektrischen Schicht gebildet ist, um ein erstes kapazitives Element und ein zweites kapazitives Element zu schaffen, wobei die erste Permittivität größer als die zweite Permittivität ist.
Das Verfahren nach Anspruch 17, wobei die zweite Dicke kleiner als die erste Dicke ist.
Das Verfahren nach Anspruch 17, wobei das Bilden der ersten dielektrischen Schicht umfasst: Abscheiden eines Materials mit der ersten Permittivität, Maskieren zumindest des ersten Halbleitergebiets und Entfernen eines unmaskierten Bereichs des Materials.
Das Verfahren nach Anspruch 19, wobei Abscheiden des Materials mit der ersten Permittivität das Abscheiden einer Barrierenschicht und das Abscheiden einer Volumenmaterialschicht mit einschließt, so dass die Barrierenschicht in Kombination mit der Volumenmaterialschicht die erste Permittivität besitzt.
Das Verfahren nach Anspruch 19, wobei Entfernen eines unmaskierten Bereichs des Materials das selektive anisotrope Ätzen oder das selektive isotrope Ätzen des Materials mit einschließt.
Das Verfahren nach Anspruch 19, das ferner Bilden einer Deckschicht auf freigelegten Bereichen der ersten dielektrischen Schicht vor dem Bilden der zweiten dielektrischen Schicht umfasst.
Das Verfahren nach Anspruch 19, wobei Bilden der zweiten dielektrischen Schicht Oxidieren des Substrats und/oder schnelles thermisches Oxidieren des Substrats und/oder Abscheiden der zweiten dielektrischen Schicht umfasst.
Verfahren zur Herstellung eines Halbleiterelements mit einem Feldeffekttransistorelement und einem passiven Kondensator, wobei das Verfahren umfasst: Definieren eines ersten aktiven Gebiets und eines zweiten aktiven Gebiets durch Bilden einer Isolationsstruktur; Bilden einer ersten dielektrischen Schicht auf dem ersten aktiven Gebiet, die als ein Kondensatordielektrikum dient; Bilden einer zweiten dielektrischen Schicht auf dem zweiten aktiven Gebiet, die als eine Gateisolationsschicht des Feldeffekttransistors dient, wobei eine Permittivität der ersten dielektrischen Schicht höher ist als jene der zweiten dielektrischen Schicht.
Das Verfahren nach Anspruch 24, wobei eine Dicke der zweiten dielektrischen Schicht kleiner als eine Dicke der ersten dielektrischen Schicht ist.
Das Verfahren nach Anspruch 24, wobei die zweite Dicke kleiner als die erste Dicke ist.
Das Verfahren nach Anspruch 24, wobei Bilden der ersten dielektrischen Schicht Abscheiden eines Materials mit der ersten Permittivität, Maskieren zumindest des ersten Halbleitergebiets und Entfernen eines unmaskierten Bereichs des Materials umfasst.
Das Verfahren nach Anspruch 24, wobei Abscheiden des Materials mit der ersten Permittivität umfasst: Abscheiden einer Barrierenschicht und Abscheiden eines Volumenmaterials so, dass die Barrierenschicht in Kombination mit dem Volumenmaterial die erste Permittivität aufweist.
Das Verfahren nach Anspruch 24, wobei Entfernen eines unmaskierten Bereichs des Materials selektives anisotropes Ätzen oder selektives isotropes Ätzen umfasst.
Das Verfahren nach Anspruch 24, das ferner Bilden einer Deckschicht auf freigelegten Bereichen der ersten dielektrischen Schicht vor dem Bilden der zweiten dielektrischen Schicht umfasst.
Das Verfahren nach Anspruch 24, wobei Bilden der zweiten dielektrischen Schicht Oxidieren des Substrats und/oder schnelles thermisches Oxidieren des Substrats und/oder Abscheiden der zweiten dielektrischen Schicht umfasst.