[go: up one dir, main page]

CN1797769B - 具有多栅电介质层的半导体器件的制造方法 - Google Patents

具有多栅电介质层的半导体器件的制造方法 Download PDF

Info

Publication number
CN1797769B
CN1797769B CN200510076926XA CN200510076926A CN1797769B CN 1797769 B CN1797769 B CN 1797769B CN 200510076926X A CN200510076926X A CN 200510076926XA CN 200510076926 A CN200510076926 A CN 200510076926A CN 1797769 B CN1797769 B CN 1797769B
Authority
CN
China
Prior art keywords
silicon
layer
oxide layer
silicon oxide
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510076926XA
Other languages
English (en)
Other versions
CN1797769A (zh
Inventor
赵兴在
林宽容
李升龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1797769A publication Critical patent/CN1797769A/zh
Application granted granted Critical
Publication of CN1797769B publication Critical patent/CN1797769B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10P14/60—
    • H10D64/01344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0119—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

揭示一种具有双栅电介质层的半导体器件及其制造方法。该半导体器件包括：硅基板，其被分成单元区，其中形成NMOS晶体管，及外围区，其中形成NMOS及PMOS晶体管；在该单元区中的该硅基板上形成的目标硅氧化物层；在该外围区中的该硅基板上形成的氧氮化物层；在该单元区中形成的第一栅结构；在该外围区的NMOS区中的该氧氮化物层上形成的第二栅结构；及在该外围区的PMOS区中的该氧氮化物层上形成的第三栅结构。

Description

具有多栅电介质层的半导体器件的制造方法
技术领域
本发明是关于一种制造半导体器件的方法，且更具体地关于一种在半导体器件中形成多栅电介质层的方法。
背景技术
最近，对片上系统(SOC)进行了积极研究，在该片上系统中将具有不同功能的各种装置集成到一个芯片中。即，需要用于施加高电压的装置的厚栅电介质层以改良可靠性，且需要用于对操作速度敏感的装置的薄栅电介质层。同样，已研究双多晶硅栅结构，以改良该装置操作速度，并获得N沟道金属氧化物半导体场效晶体管(NMOSFET)及P沟道金属氧化物半导体场效晶体管(PMOSFET)，以具有对称阈值电压。
图1A为展示具有双栅电介质层的传统半导体器件的结构的图。
如图所示，硅基板11分成单元区，其中将形成NMOS晶体管，及外围区，其中将形成NMOS晶体管及PMOS晶体管。在设置于该单元区中的硅基板11上形成第一栅电介质层12，且在设置于其中将形成NMOS晶体管的该外围区的区中的硅基板11上形成第二栅电介质层13A。同样，在设置于其中将形成PMOS晶体管的该外围区的区中的硅基板11上形成第三栅电介质层13B。
在该单元区中的该第一栅电介质层12上形成第一栅结构21，其包括n+型硅电极14A、低电介质金属电极15及栅硬掩模16。在该外围区中，在该第二绝缘层13A上形成第二栅结构22，其包括该n+型硅电极14A、该低电介质金属电极15及该栅硬掩模16。同样，在该外围区中的该第三栅电介质层13B上形成第三栅电介质层13B，其包括p+型硅电极14B、该低电介质金属电极15及该栅硬掩模16。
此处，在该单元区中形成的第一栅电介质层12具有比在该外围区中形成的第二及第三栅电介质层13A及13B更厚的厚度。同样，第一及第二栅电介质层12及13A为通过利用热氧化过程而形成的硅氧化物(SiO2)层，而第三栅电介质层13B为氮化物层。
然而，在一个芯片中实现具有不同厚度的第一至第三栅电介质层存在若干困难。首先，在不同区中通过使用热过程形成具有不同厚度的栅电介质层12、13A及13B比较复杂。第二，在外围区中PMOS晶体管的P+型硅电极14B之下形成的栅电介质层13B应由氮化物而不是氧化物制成，以防止硼的渗透。当栅电介质层13B由氮化物制成时，氮化物存在于栅电介质层13B与该硅基板11之间的接口处。存在于该接口处的氮化物导致载流子的迁移率降低，其进一步导致装置速度下降。
图1B为将纯硅氧化物的标准化(normalized)跨导(Gm)与氮化物的标准化跨导相比较的图。
如图所示，氮化物具有比纯硅氧化物的跨导电平低的跨导电平。通常，已知随着作为表示晶体管特性的一个参数的跨导电平更高，晶体管特性变得更佳。
发明内容
因此，本发明的目标为提供一种具有不同厚度的多栅电介质层的半导体器件，其中该多栅电介质层可通过简单过程在一个芯片内形成，同时满足所要达到的目的，并抑制了载流子迁移率的降低，以及提供一种用于制造其的方法。
根据本发明的一方面，提供了一种半导体存储器器件，其包括：硅基板，其分成单元区，其中形成NMOS晶体管，及外围区，其中形成NMOS及PMOS晶体管；在设置于该单元区的该硅基板的表面上形成的目标硅氧化物层；在设置于该外围区的该硅基板的表面上形成的氧氮化物(oxynitride)层；在该目标硅氧化物层上形成的第一栅结构，且其包括n+型硅电极、低阻金属电极及栅硬掩模；在设置于该外围区的NMOS区的该氧氮化物层上形成的第二栅结构，且其包括n+型硅电极、低阻金属电极及栅硬掩模；及在设置于该外围区的PMOS区的该氧氮化物层上形成的第三栅结构，且其包括p+型硅电极、低阻金属电极及栅硬掩模。
根据本发明的另一方面，提供了一种用于制造半导体器件的方法，其包括以下步骤：通过执行第一氧化过程而在硅基板上形成硅氧化物层，该硅基板被分成单元区，其中形成NMOS晶体管，及外围区，其中形成NMOS及PMOS晶体管；选择性地移除在该外围区中的硅氧化物层；对所述外围区中的曝露的所述硅基板的表面以及所述单元区中的所述硅氧化物层的表面执行等离子体氮化过程，从而在所述外围区中的所述硅基板的所述表面上形成硅-氮键，并在所述单元区中剩余的所述硅氧化物层的所述表面上形成硅-氧-氮键；且执行第二氧化过程，以在具有硅-氮键的硅基板表面上形成氧氮化物层并将具有该硅-氧-氮键的剩余硅氧化物层转换成目标硅氧化物层。
附图说明
本发明的上面的和其他的目标和特征将关于下面的结合附图给出的优选实施例的描述而被更好地理解。
图1A为展示具有多栅电介质层的传统半导体器件的截面图；
图1B为将纯硅氧化物层的标准化跨导特性与氮化物层的标准化跨导特性比较的图；
图2为展示根据本发明的优选实施例的具有多栅电介质层的半导体器件的截面图；
图3A至3G为用于说明一种根据本发明优选实施例的制造具有多栅电介质层的半导体器件的方法的截面图；以及
图4为展示根据本发明在使用等离子体氮化技术氮化硅氧化物层且其后再氧化该层时，氮及氧分布变化的图。
具体实施方式
将参看附图详细描述根据本发明的优选实施例的具有多栅电介质层的半导体器件及其制造方法。
图2为展示根据本发明的优选实施例的具有多栅电介质层的半导体器件的截面图。
如图所示，硅基板31被分成：单元区，其中将形成N沟道金属氧化物半导体(NMOS)晶体管；及外围区，其中将形成P沟道金属氧化物半导体(PMOS)晶体管和NMOS晶体管。在其中将形成NMOS晶体管的单元区中，在该硅基板31上形成目标硅氧化物层36B。在其中将形成NMOS及PMOS晶体管的外围区中，形成氧氮化物层36A。
在该单元区中的目标硅氧化物层36B上形成第一栅结构100，其包括n+型硅层37B、低阻金属电极40及栅硬掩模41。同样，在该外围区的NMOS区中的氧氮化物层36A上形成第二栅结构200，其包括该n+型硅层37B、该低阻金属电极40及该栅硬掩模41。在该外围区的PMOS区中的氧氮化物层36A上形成第三栅结构300，其包括p+型硅层37A、该低阻金属电极40及该栅硬掩模41。
在图2所示的半导体器件中，在该单元区中的目标硅氧化物层36B比在该外围区中的氧氮化物层36A厚。同样，通过氧化其中形成硅-氮键的硅基板31的表面来形成该氧氮化物层36A。另一方面，通过氧化其中形成硅-氧-氮键的硅氧化物层来形成该目标硅氧化物层36B。此外，该氧氮化物层36A含有以原子百分比测得的浓度范围在约5％至约30％的氮。
图3A至3G为用于说明一种根据本发明优选实施例的制造具有多栅电介质层的半导体器件的方法的截面图。应注意，相同参考数字用于图2中所描述的相同的配置元件。
参看图3A，通过执行第一氧化过程在提供有场氧化物层32的硅基板31上形成第一硅氧化物层33。即，通过氧化该硅基板31的表面来获取该第一硅氧化物层33。此处，该硅基板31被分成单元区及外围区。特别地，需要在该单元区中形成厚栅电介质层，而需要在该外围区中形成相对薄栅电介质层。在动态随机存取存储器(DRAM)装置中，将在该单元区中形成NMOS晶体管，而将在该外围区中形成NMOS及PMOS晶体管。同样，如图3A所示，在该单元区及在该外围区中的第一硅氧化物层33的厚度相同。此时，该第一硅氧化物层33的厚度在从约5
Figure S05176926X20050616D00005134425QIETU
至约100
Figure S05176926X20050616D00005134432QIETU
的范围内。
参看图3B，在该第一硅氧化物层33上形成感光层，且通过执行曝光过程及显影过程来将该感光层图案化，以形成用于遮蔽该单元区的第一掩模图案34。其后，通过使用该第一掩模图案34作为蚀刻阻挡来蚀刻在外围区中形成的该第一硅氧化物层33，且作为此蚀刻的结果，该外围区中的硅基板31的表面被曝光。参考数字33A表示以上选择性蚀刻过程之后在该单元区中的剩余第一硅氧化物层。在该外围区中，在以上选择性蚀刻过程之后，该第一硅氧化物层33不保持在该硅基板31上。
参看图3C，该第一掩模图案34被移除，且接着，执行等离子体氮化过程以氮化在该单元区中的剩余第一硅氧化物层33A的表面及在该外围区中的曝露的硅基板31的表面。通过该等离子体氮化过程，在该外围区中的硅基板31的表面上形成硅-氮(Si-N)键35A，且同时在该剩余第一硅氧化物层33A的表面上形成硅-氧-氮(Si-O-N)键35B。
此处，通过使用直接在硅基板31上产生氮等离子体的方法及首先在不同地方产生氮等离子体且接着通过仅在其上施加氮基团(radicals)而氮化该硅基板31的方法中的一种来执行该等离子体氮化过程。后一方法称作远程等离子体氮化方法。
对于上述等离子体氮化过程而言，用于产生该等离子体的源气体是选自由Ar/N2、Xe/N2、N2、NO、N2O及该等所列气体的混合气体构成的组。此时，用于产生该等离子体的功率在从约100W至约3,000W的范围内，且执行该等离子体氮化过程约5秒至约600秒。同样，该硅基板31的温度设定在约0℃至约600℃的范围内，且流动的源气体的量在约5sccm至约2,000sccm的范围内。
参看图3D，执行第二氧化过程，即，再氧化过程。此时，在其上形成硅-氮键35A的外围区中的硅基板31表面上，氧氮化物层36A，更特别地说，硅氧氮化物(SiON)层被形成为曝露于氧化环境的其上形成硅-氮键35A的硅基板31。此处，该氧氮化物层36A含有以原子百分比测得的浓度范围在约5％至约30％的氮。
然而，由于在再氧化过程期间硅-氧-氮键35B的氮原子扩散开，因此其上形成该硅-氧-氮键35B的剩余硅氧化物层33A被转换成纯硅氧化物(SiO2)层。此转换伴随厚度而增加。最后，该单元区中的剩余第一硅氧化物层33A被转换成第二硅氧化物层36B，其厚度与该剩余第一硅氧化物层33A相比增加了。下文，该第二硅氧化物层36B被称作目标硅氧化物层。
对于通过再氧化过程形成的氧氮化物层36A及目标硅氧化物层36B的厚度而言，因为在再氧化过程期间该硅-氮键35A的氮抑制氧化，所以该氧氮化物层36A的厚度比该目标硅氧化物层36B薄。即，在再氧化过程期间，该硅-氧-氮键35B的氮扩散开，且因此，由硅-氧-氮键35B的抑制效果比由硅-氮键35A产生的抑制效果弱。因此，在同时应用的再氧化过程期间，该目标硅氧化物层36B的厚度增加比该氧氮化物层35A的厚度增加更明显。
此处，由于硅-氮键35A比硅-氧-氮键35B具有更强的接合力，因此硅-氮键35A的氮几乎不扩散开。同样，氮化的剩余第一硅氧化物层33A对于该氧化而言具有较低程度的抵抗，且结果，该氮化的剩余第一硅氧化物层33A的厚度极大程度地增加。另一方面，该氮化的硅基板31对于该氧化而言具有较高程度的抵抗，且结果，该硅基板31厚度增加是低的。
参看图3E，在该氧氮化物层36A及该目标硅氧化物层36B上形成未掺杂硅层37。然后，在该未掺杂硅层37上形成感光层，并通过执行曝光过程及显影过程来将该感光层图案化，以形成第二掩模图案38。此处，该第二掩模图案38遮蔽该单元区及该外围区的NMOS区，而开放(open)该外围区的PMOS区。
接着，通过使用该第二掩模图案38作为离子注入阻挡，在第三周期中的元素的掺杂剂，即，p型掺杂剂被离子注入。此时，第三周期元素的掺杂剂是选自由硼(B)、氟化硼(BF)及二氟化硼(BF2)构成的组。通过应用约2keV至约30keV的范围内的能量及在约1×1015原子/cm2至约1×1016原子/cm2的范围内的掺杂剂剂量来执行该离子注入。
特别地，将采用上述第三周期元素的掺杂剂的离子注入应用至设置于该外围区的PMOS区中的未掺杂硅层37。通过该离子注入过程，在该外围区的PMOS区中的未掺杂硅层37被转换成P+型硅电极37A。同样，由该第二掩模图案38遮蔽的未掺杂硅层37的一部分不被转换。
参看图3F，该第二掩模图案38被移除，且接着，在该未掺杂硅层37及该p+型硅电极37A上形成感光层，且通过曝光过程及显影过程将该感光层图案化以形成第三掩模图案39。此处，该第三掩模图案39遮蔽该外围区的PMOS区，而开放该单元区及该外围区的NMOS区。
随后，该未掺杂硅层37经受采用第五周期元素的掺杂剂(即，n型掺杂剂)的离子注入过程。此时，第五周期元素掺杂剂为磷(P)与砷(As)中的一种。通过应用在约3keV至约50keV的范围内的能量及在约1×1015原子/cm2至约1×1016原子/cm2的范围内的剂量来执行该离子注入过程。作为此离子注入过程的结果，设置于该单元区与该外围区的NMOS区中的未掺杂硅层37被转换成n+型硅电极37B。
参看图3G，该第三掩模图案39被移除，且接着，低阻金属电极40与栅硬掩模41被顺序地形成在该p+型硅电极37A及该n+型硅电极37B上。此时，该低阻金属电极40是由选自由钨、钨氮化物及钨硅化物构成的组的材料制成。该栅硬掩模41由氮化物制成。然后，执行栅图案化过程，以分别在该单元区、该外围区的NOMS区及该外围区的PMOS区中形成第一至第三栅结构100至300。分别在该单元区的NMOS区中及在该外围区的NMOS区中形成的第一及第二栅结构100与200具有包括n+型硅电极37B及低阻金属电极40的双栅电极结构。另一方面，在该外围区的PMOS区中形成的第三栅结构300具有包括p+型硅电极37A及低阻金属电极40的双栅电极结构。
图4为展示当硅氧化物层通过等离子体氮化技术被氮化且其后被氧化时，氧及氮分布的变化的图。此处，参考符号○及●表示氮分布，而而参考符号■及□表示氧分布。尤其，实心圆与实心正方形的参考符号●和■分别表示再氧化过程之前的氮分布与氧分布。同样，空心圆与空心正方形的参考符号○和□分别表示再氧化过程之后的氮分布与氧分布。
如图所示，高水平的氮存在于通过等离子体氮化技术氮化的硅氧化物层的表面上。然而，氮的浓度因该再氧化过程而降低。
对于该氧分布而言，通过再氧化过程，该硅氧化物层厚度增加。
根据优选实施例，在该单元区中的NMOS晶体管使用目标硅氧化物层36B作为栅电介质层，而在该外围区中的NMOS晶体管及PMOS晶体管使用氧氮化物层36A作为其厚度较薄的栅电介质层。因此，可能在一个芯片内形成具有不同厚度的双栅电介质层。
如上所述，通过诸如等离子体氮化过程及再氧化过程的简单过程，可在一芯片内选择性地形成每个具有不同厚度的目标硅氧化物层36B及氧氮化物层36A。因此，要求对载流子迁移率高度敏感及好的可靠性的单元区中的NMOS晶体管使用目标硅氧化物层36B作为栅电介质层，而要求对硼的渗透高度敏感的外围区中的PMOS晶体管使用氧氮化物层36A作为栅电介质层。
举例而言，在将此双栅电介质层实施至DRAM装置的状况下，由于在该单元区中的NMOS晶体管要求对该载流子迁移率高度敏感及好的可靠性，因此该厚的目标硅氧化物层36B用作栅电介质层。同样，在该外围区中的PMOS晶体管使用氧氮化物层36A作为栅电介质层，以防止在p+型硅电极37A上掺杂的第三周期元素的掺杂剂渗透至栅电介质层中。
因此，基于本发明的优选实施例，选择性地形成的双电介质层(即，目标硅氧化物层及氧氮化物层)提供了确保在该单元区中的晶体管要求的预期等级的载流子迁移率及可靠性，并解决了在该外围区中硼渗透的问题的效果。同样，具有不同厚度的双栅电介质层提供了实现可用于各种目的的晶体管的另一效果。
本申请案含有关于2004年12月29日在韩国专利局申请的韩国专利申请案第KR2004-0115352号的主题，其全文以引用的方式并入本文中。
尽管关于特定优选实施例描述了本发明，但是熟习此项技术者应明了，可在不偏离以下权利要求所界定的本发明的精神及范畴的情况下作出各种改变及修改。
主要组件符号说明
11      硅基板
12      第一栅电介质层
13A     第二栅电介质层
13B     第三栅电介质层
14A     n+型硅电极
14B     p+型硅电极
15      低电介质金属电极
16      栅硬掩模
21      第一栅结构
22      第二栅结构
31      硅基板
32      场氧化物层
33      第一硅氧化物层
34      第一掩模图案
35A     硅-氮键
35B     硅-氧-氮键
36A     氧氮化物层
36B     目标硅氧化物层
37      未掺杂硅层
37A     p+型硅电极
37B     n+型硅电极
38      第二掩模图案
39      第三掩模图案
40      低阻金属电极
41      栅硬掩模
100     第一栅结构
200     第二栅结构
300     第三栅结构。

Claims (5)

1.一种用于制造半导体器件的方法，其包含以下步骤：
通过执行第一氧化过程来在硅基板上形成硅氧化物层，该硅基板被分成单元区，其中形成NMOS晶体管，及外围区，其中形成NMOS及PMOS晶体管；
选择性地移除在该外围区中的该硅氧化物层；
对所述外围区中的曝露的所述硅基板的表面以及所述单元区中的所述硅氧化物层的表面执行等离子体氮化过程，从而在所述外围区中的所述硅基板的所述表面上形成硅-氮键，并在所述单元区中剩余的所述硅氧化物层的所述表面上形成硅-氧-氮键；
执行第二氧化过程，以在具有该硅-氮键的该硅基板的该表面上形成氧氮化物层并将具有该硅-氧-氮键的该剩余硅氧化物层转换成目标硅氧化物层。
2.如权利要求1的方法，其中通过采用用于在该硅基板及该硅氧化物层顶部上直接形成氮等离子体的方法及远程等离子体氮化方法中的一种来执行该等离子体氮化过程。
3.如权利要求2的方法，其中通过采用选自由Ar/N2、Xe/N2、N2、NO、N2O及所列气体的混合气体所构成的组的源气体，连同在100W至3,000W的范围内的施加的功率、维持在0℃至600℃的范围的该硅基板温度及在5sccm至2,000sccm的范围内的流动的源气体量，来执行该等离子体氮化过程5秒至600秒。
4.如权利要求1的方法，该第二氧化过程之后，进一步包括以下步骤：
在该目标硅氧化物层及该氧氮化物层上形成未掺杂硅层；
将P型掺杂剂离子注入设置于该外围区的PMOS区中的该未掺杂硅层的一部分上，以形成p+型硅电极；
将n型掺杂剂离子注入设置于该单元区及该外围区的NMOS区中的该未掺杂硅层的另一部分上，以形成n+型硅电极；
在该p+型硅电极及该n+型硅电极上形成低阻金属电极；
在该低阻金属电极上形成栅硬掩模；及
图案化该栅硬掩模、该低阻金属电极、该p+型硅电极及该n+型硅电极，以形成栅结构。
5.如权利要求1的方法，其中通过该第一氧化过程形成的该硅氧化物层具有在
Figure FC20015696200510076926X01C00021
至
Figure FC20015696200510076926X01C00022
的范围内的厚度。
CN200510076926XA 2004-12-29 2005-06-09 具有多栅电介质层的半导体器件的制造方法 Expired - Fee Related CN1797769B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040115352 2004-12-29
KR1020040115352A KR100611784B1 (ko) 2004-12-29 2004-12-29 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
KR10-2004-0115352 2004-12-29

Publications (2)

Publication Number Publication Date
CN1797769A CN1797769A (zh) 2006-07-05
CN1797769B true CN1797769B (zh) 2010-09-29

Family

ID=36599488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510076926XA Expired - Fee Related CN1797769B (zh) 2004-12-29 2005-06-09 具有多栅电介质层的半导体器件的制造方法

Country Status (6)

Country Link
US (2) US7563726B2 (zh)
JP (1) JP4545046B2 (zh)
KR (1) KR100611784B1 (zh)
CN (1) CN1797769B (zh)
DE (1) DE102005024798B4 (zh)
TW (1) TWI304999B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678473B1 (ko) * 2005-11-28 2007-02-02 삼성전자주식회사 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
US7799649B2 (en) * 2006-04-13 2010-09-21 Texas Instruments Incorporated Method for forming multi gate devices using a silicon oxide masking layer
KR100761354B1 (ko) * 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
JP4156008B2 (ja) * 2007-02-15 2008-09-24 シャープ株式会社 半導体装置およびその製造方法
KR100924195B1 (ko) * 2007-09-18 2009-10-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8617954B2 (en) * 2007-10-09 2013-12-31 Texas Instruments Incorporated Formation of nitrogen containing dielectric layers having an improved nitrogen distribution
US7799628B2 (en) * 2008-10-06 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced metal gate method and device
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
CN102403197B (zh) * 2010-09-08 2013-11-20 中芯国际集成电路制造(上海)有限公司 一种激活掺杂原子的方法
US8440526B2 (en) * 2011-09-23 2013-05-14 Winbound Electronics Corp. Method of fabricating memory
KR101929384B1 (ko) 2012-05-24 2018-12-14 삼성전자주식회사 선택적으로 질화처리된 게이트 절연막을 갖는 반도체 장치의 제조 방법
US9425212B2 (en) 2012-06-29 2016-08-23 Intel Corporation Isolated and bulk semiconductor devices formed on a same bulk substrate
CN104347501B (zh) * 2013-08-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR102365687B1 (ko) 2015-04-21 2022-02-21 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
CN105738921A (zh) * 2016-01-29 2016-07-06 北京小米移动软件有限公司 获取位置信息的方法及装置
CN108630605B (zh) * 2017-03-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
EP4283718A4 (en) * 2021-03-22 2025-03-05 Lg Chem, Ltd. CATHODE ACTIVE MATERIAL AND CATHODE AND LITHIUM SECONDARY BATTERY
CN116364654A (zh) * 2021-12-28 2023-06-30 长鑫存储技术有限公司 一种半导体结构及其形成方法
US11862461B2 (en) 2021-12-28 2024-01-02 Changxin Memory Technologies, Inc. Method of forming oxide layer on a doped substrate using nitridation and oxidation process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734113B1 (en) * 2002-12-30 2004-05-11 Hynix Semiconductor Inc. Method for forming multiple gate oxide layers
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834351A (en) * 1995-08-25 1998-11-10 Macronix International, Co. Ltd. Nitridation process with peripheral region protection
KR100273281B1 (ko) * 1998-02-27 2000-12-15 김영환 반도체 소자의 절연막 형성 방법
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP2000216257A (ja) * 1999-01-20 2000-08-04 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6225167B1 (en) * 2000-03-13 2001-05-01 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation
TW466606B (en) * 2000-04-20 2001-12-01 United Microelectronics Corp Manufacturing method for dual metal gate electrode
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
JP2002076134A (ja) * 2000-08-31 2002-03-15 Seiko Epson Corp 半導体装置の製造方法
JP2002170887A (ja) * 2000-11-30 2002-06-14 Nec Corp 回路製造方法
US6468838B2 (en) * 2001-03-01 2002-10-22 United Microelectronic Corp. Method for fabricating a MOS transistor of an embedded memory
TW580730B (en) * 2001-03-09 2004-03-21 Macronix Int Co Ltd Method of forming a silicon oxide layer with different thickness using pulsed nitrogen plasma implantation
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
US6436771B1 (en) * 2001-07-12 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming a semiconductor device with multiple thickness gate dielectric layers
JP2003133550A (ja) * 2001-07-18 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
KR100418928B1 (ko) * 2001-10-24 2004-02-14 주식회사 하이닉스반도체 엠디엘 반도체 소자의 제조 방법
KR100400323B1 (ko) * 2001-11-01 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
KR20030050680A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법
DE10207122B4 (de) * 2002-02-20 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
JP2003332466A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp 半導体装置
KR20030093713A (ko) * 2002-06-05 2003-12-11 주식회사 하이닉스반도체 듀얼 게이트산화막의 형성 방법
JP4128396B2 (ja) * 2002-06-07 2008-07-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US6716685B2 (en) * 2002-08-09 2004-04-06 Micron Technology, Inc. Methods for forming dual gate oxides
KR100440263B1 (ko) * 2002-10-29 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법
TW583724B (en) * 2003-03-13 2004-04-11 Promos Technologies Inc Method to form nitride layer with different thicknesses
JP4190940B2 (ja) * 2003-05-13 2008-12-03 エルピーダメモリ株式会社 半導体装置の製造方法
KR20040108488A (ko) * 2003-06-17 2004-12-24 삼성전자주식회사 디램 소자의 듀얼 게이트 형성방법
KR100505068B1 (ko) * 2003-07-05 2005-07-29 삼성전자주식회사 반도체 소자의 다중 게이트 산화막 및 이를 포함하는게이트 전극 형성방법
KR100524809B1 (ko) * 2003-12-19 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 이중게이트 절연막 형성방법
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
KR100540478B1 (ko) * 2004-03-22 2006-01-11 주식회사 하이닉스반도체 전하 트랩을 갖는 게이트유전체를 포함한 휘발성 메모리셀 트랜지스터 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
US6734113B1 (en) * 2002-12-30 2004-05-11 Hynix Semiconductor Inc. Method for forming multiple gate oxide layers

Also Published As

Publication number Publication date
KR100611784B1 (ko) 2006-08-10
US20100013022A1 (en) 2010-01-21
DE102005024798A1 (de) 2006-07-13
KR20060075968A (ko) 2006-07-04
US20060138550A1 (en) 2006-06-29
TW200623209A (en) 2006-07-01
CN1797769A (zh) 2006-07-05
DE102005024798B4 (de) 2011-11-10
US7563726B2 (en) 2009-07-21
TWI304999B (en) 2009-01-01
JP2006190942A (ja) 2006-07-20
JP4545046B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
CN1797769B (zh) 具有多栅电介质层的半导体器件的制造方法
TWI469262B (zh) 半導體裝置之製造方法及半導體裝置
WO2003079444A1 (fr) Dispositif a semi-conducteurs et procede de fabrication
JP2008060538A (ja) 半導体装置およびその製造方法
JP2008311464A (ja) 半導体装置とその製造方法
CN101663755A (zh) 具有高k栅极电介质的cmos电路
TWI279000B (en) Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
CN101496154A (zh) 全硅化栅电极及其制造方法
JP4860183B2 (ja) 半導体装置およびその製造方法
JP2005079223A (ja) 半導体装置及び半導体装置の製造方法
US20050205940A1 (en) Semiconductor device and method for manufacturing the same
US20060108609A1 (en) Barrier Dielectric Stack for Seam Protection
CN101207032A (zh) 半导体器件
US7160800B2 (en) Decreasing metal-silicide oxidation during wafer queue time
CN100461416C (zh) 半导体器件
JP2001298095A (ja) Ｍｏｓ型半導体装置の製造方法
JP5444176B2 (ja) 半導体装置
JP4904472B2 (ja) 半導体装置の製造方法
JP2889295B2 (ja) 半導体装置及びその製造方法
JP2007088322A (ja) 半導体装置及びその製造方法
JP4505349B2 (ja) 半導体装置の製造方法
JPH0582777A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
JP4499374B2 (ja) 半導体装置及びその製造方法
Pan et al. The effect of annealing temperatures on self-aligned replacement (damascene) TaCN-TaN-stacked gate pMOSFETs
JP5177980B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20130609