[go: up one dir, main page]

DE102004042169B4 - Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben - Google Patents

Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben Download PDF

Info

Publication number
DE102004042169B4
DE102004042169B4 DE102004042169A DE102004042169A DE102004042169B4 DE 102004042169 B4 DE102004042169 B4 DE 102004042169B4 DE 102004042169 A DE102004042169 A DE 102004042169A DE 102004042169 A DE102004042169 A DE 102004042169A DE 102004042169 B4 DE102004042169 B4 DE 102004042169B4
Authority
DE
Germany
Prior art keywords
layer
etching process
dielectric layer
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004042169A
Other languages
English (en)
Other versions
DE102004042169A1 (de
Inventor
Kai Frohberg
Matthias Schaller
Massud Aminpur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102004042169A priority Critical patent/DE102004042169B4/de
Priority to US11/122,591 priority patent/US8101524B2/en
Publication of DE102004042169A1 publication Critical patent/DE102004042169A1/de
Application granted granted Critical
Publication of DE102004042169B4 publication Critical patent/DE102004042169B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W20/082
    • H10W20/058

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit:
Bilden eines dielektrischen Schichtstapels für eine Metallisierungsschicht eines Halbleiterbauelements über einem Substrat, wobei der dielektrische Schichtstapel eine dielektrische Schicht (203) mit kleinem ε und eine Deckschicht (220) umfasst, wobei das Bilden der Deckschicht (220) Bilden einer ersten Teilschicht (204) auf der dielektrischen Schicht (203) mit kleinem ε, Bilden einer ARC-Teilschicht (205) über der ersten Teilschicht (204) und Bilden einer zweiten Teilschicht (206) über der ARC-Teilschicht (205) umfasst;
Ausführen eines ersten Ätzprozesses (209) um eine Öffnung (208) in dem dielektrischen Schichtstapel zu bilden;
Ausführen eines zweiten Ätzprozesses (219), wobei ein sich aufweitender Bereich an einem oberen Bereich (208A) der Öffnung gebildet wird, der sich im Wesentlichen bis zu der dielektrischen Schicht (203) mit kleinem ε erstreckt und einen mittleren Winkel α im Bereich von 10–50° in Bezug auf eine Richtung (201A) senkrecht zur Oberfläche des Substrates aufweist;
Einfüllen eines Metalls in die Öffnung (208), die...

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit äußerst leitfähigen Metallen, etwa mit Kupfer, die in einem dielektrischen Material eingebettet sind, das eine geringe Permittivität aufweist, um das Bauteilverhalten zu verbessern.
  • Beschreibung des Stands der Technik
  • In einer integrierten Schaltung sind eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen in oder auf einem geeigneten Substrat typischerweise in einer im Wesentlichen ebenen Anordnung ausgebildet. Auf Grund der großen Anzahl von Schaltungselementen und des erforderlichen komplexen Schaltungsaufbaus der integrierten Schaltungen werden die elektrischen Verbindungen der einzelnen Schaltungselemente im Allgemeinen nicht in der gleichen Ebene verwirklicht, auf der die Schaltungselemente hergestellt sind. Typischerweise werden derartige elektrische Verbindungen in einer oder mehreren zusätzlichen „Verdrahtungs-"Schichten hergestellt, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen Leitungen, die die elektrische Verbindung innerhalb der Ebene herstellen, und enthalten ferner mehrere Verbindungen zwischen den Ebenen, die auch als Kontaktdurchführungen bezeichnet werden, die mit einem geeigneten Metall gefüllt sind. Die Kontaktdurchführungen stellen die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten her, wobei die metallenthaltenden Leitungen und die Kontaktdurchführungen auch gemeinsam als Zwischenverbindungen bezeichnet werden können.
  • Auf Grund der ständig fortschreitenden Reduzierung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente für eine gegebene Chipfläche, d. h. die Packungsdichte, an, wodurch ein größerer Anstieg in der Anzahl elektrischer Zwischenverbindungen erforderlich ist, um die gewünschte Schaltungsfunktion bereitzustellen. Daher kann die Anzahl der gestapelten Metallisierungsschichten zunehmen und die Abmessungen der einzelnen Leitungen und Kontaktdurchführungen nimmt ab, wenn die Anzahl der Schaltungselemente pro Chipfläche größer wird. Die Herstellung mehrerer Metallisierungsschichten zieht äußerst herausfordernde Aufgaben nach sich, die es zu lösen gilt, etwa die mechanische, thermische und elektrische Zuverlässigkeit für die mehreren gestapelten Metallisierungsschichten. Da die Komplexität integrierter Schaltungen zunimmt und Leitungen notwendig macht, die moderat hohe Stromdichten tolerieren können, gehen Halbleiterhersteller zunehmend dazu über, das gut bekannte Metallisierungsmetall Aluminium durch ein Metall zu ersetzen, das höhere Stromdichten und damit eine Verringerung der Abmessungen der Zwischenverbindungen und damit der Anzahl der gestapelten Metallisierungsschichten erlaubt. Beispielsweise ist Kupfer ein Metall, das im Allgemeinen als ein aussichtsreicher Kandidat für das Ersetzen von Aluminium betrachtet wird auf Grund der überlegenen Eigenschaften des Kupfers im Hinblick auf eine höhere Widerstandsfähigkeit gegenüber Elektromigration und im Hinblick auf einen wesentlich geringeren elektrischen Widerstand im Vergleich zu Aluminium. Trotz dieser Vorteile weist Kupfer auch eine Reihe von Nachteilen hinsichtlich der Bearbeitbarkeit und der Handhabung von Kupfer in einer Halbleiterfabrik auf. Beispielsweise kann Kupfer nicht effizient auf ein Substrat in größeren Mengen durch gut etablierte Abscheideverfahren, etwa die chemische Dampfabscheidung (CVD) aufgebracht werden und kann auch nicht sehr effizient durch üblicherweise angewendete anisotrope Ätztechniken strukturiert werden. Daher wird bei der Herstellung von Metallisierungsschichten, die Kupfer enthalten, die sogenannte Damaszener-Technik (Einzeltechnik oder Dualtechnik) vorzugsweise angewendet, wobei zunächst eine dielektrische Schicht aufgebracht und anschließend strukturiert wird, um Gräben und/oder Kontaktdurchführungen zu erhalten, die danach mit Kupfer oder Kupferlegierungen gefüllt werden.
  • Der Prozess des Auffüllens von Kupfer oder Kupferlegierungen in stark größenreduzierte Öffnungen, etwa Gräben oder Kontaktdurchführungen mit einem Aspektverhältnis (Tiefe/Durchmesser) von ungefähr 5 oder sogar größer bei modernsten integrierten Schaltungen ist für Prozessingenieure eine äußerst herausfordernde Aufgabe. Wie zuvor dargelegt ist, können Kupfer und dessen entsprechende Legierungen nicht in effizienter Weise durch chemische oder physikalische Dampfabscheidung aufgebracht werden und daher werden Metalle auf Kupferbasis typischerweise durch elektrochemische Techniken, etwa das stromlose Plattieren oder das Elektroplattieren aufgebracht. Obwohl Elektroplattierungstechniken für das Abscheiden von Kupfer auf dem Gebiet der Herstellung integrierter Schaltungsplatinen gut etabliert sind, wurden vollständig neue Abscheidetechniken für die Herstellung von Metallisierungsschichten auf Kupferbasis gemäß der Damaszener-Technik im Hinblick auf das Füllverhalten während der Kupferabscheidung entwickelt, wobei Gräben und Kontaktdurchführungen im Wesentlichen von unten nach oben mit einer minimalen Anzahl an Defekten, etwa Hohlräumen innerhalb der Gräben und Kontaktdurchführungen, aufgefüllt werden. Nach dem Abscheiden des Kupfers oder des auf Kupfer basierenden Metalls wird das überschüssige Material, das auf Bereichen außerhalb der Gräben und Kontaktdurchführungen aufgebracht wurde, entfernt, was gegenwärtig durch chemisch-mechanisches Polieren (CMP), möglicherweise in Verbindung mit elektrochemischen Ätztechniken, bewerkstelligt wird. In äußerst modernen Halbleiterbauelementen enthält das dielektrische Material, in welchem das Metall auf Kupferbasis eingebettet ist, typischerweise ein sogenanntes Material mit kleinem ε, d. h., ein Material mit einer relativen Permittivität, die deutlich kleiner als jene „konventioneller" dielektrischer Materialien ist, etwa von Siliziumdioxid, Siliziumnitrid und dergleichen, so dass im Allgemeinen die relative Permittivität des Materials mit kleinem ε bei 3,0 oder sogar darunter liegt. Jedoch hat im Allgemeinen die geringere Permittivität eine deutlich reduzierte mechanische Festigkeit und Stabilität zur Folge. Daher wird in typischen Damaszener-Techniken zur Herstellung von Metallisierungsschichten mit kleinem ε in modernen Halbleiterbauelementen eine Deckschicht vorgesehen, die die mechanische Integrität des dielektrischen Materials mit kleinem ε sicherstellt, wobei diese als Polierstoppschicht während des Entfernens des überschüssigen Metalls dient.
  • Mit Bezug zu den 1a bis 1c ist ein typischer konventioneller Prozessablauf detaillierter beschrieben, um die bei der Herstellung äußerst größenreduzierter Kupferleitungen in einem dielektrischen Material mit kleinem ε anzutreffenden Probleme deutlicher darzulegen.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, das in Form eines Siliziumvollsubstrats, eines SOI-(Silizium auf Isolator) Substrats und dergleichen bereitgestellt werden kann, wobei das Substrat 101 auch eine Bauteilschicht repräsentieren kann, die darin ausgebildet einzelne Schaltungselemente aufweist, etwa Transistoren, Kondensatoren, Leitungen, Kontaktbereiche und dergleichen. Der Einfachheit halber sind derartige Schaltungselemente in 1a nicht gezeigt. Das Bauelement 100 umfasst ferner eine dielektrische Schicht 102, die über dem Substrat 101 ausgebildet ist, wobei die Schicht 102 ein dielektrisches Material repräsentieren kann, das die einzelnen Schaltungselemente umschließt, oder die Schicht 102 kann einen Teil einer darunter liegenden Metallisierungsschicht repräsentieren, in der metallgefüllte Kontaktdurchführungen (nicht gezeigt) eingebettet sein können. Abhängig von der spezifischen Gestaltung des Bauelements 100 oder der Funktion der Schicht 102 kann diese aus einem konventionellen dielektrischen Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, aufgebaut sein, oder diese kann ein dielektrisches Material mit kleinem ε aufweisen, etwa beispielsweise wasserstoffangereichertes Siliziumoxykarbid (SiCOH). Über der Schicht 102 ist eine weitere dielektrische Schicht 103 ausgebildet und diese weist ein dielektrisches Material mit kleinem ε auf, das zur Unterdrückung der parasitären Kapazität zwischen benachbarten Metallleitungen, die in der dielektrischen Schicht 103 mit kleinem ε zu bilden sind, dient. Wie zuvor dargelegt ist, ist die mechanische Festigkeit der Schicht 103 typischerweise kleiner im Vergleich zu Materialien, etwa Siliziumdioxid und Siliziumnitrid, und daher wird üblicherweise eine Deckschicht 104 auf der Schicht 103 vorgesehen, um die Unversehrtheit der dielektrischen Schicht 103 mit kleinem ε in nachfolgenden Herstellungsprozessen zu bewahren. Ferner ist eine dielektrische Schicht 105, die so gestaltet ist, um als eine antireflektierende Beschichtung (ARC) zu fungieren, auf der Deckschicht 104 ausgebildet, woran sich eine weitere Deckschicht 106 anschließt, die im Wesentlichen kein Stickstoff aufweist. Eine Lackmaske 107 ist über der Schicht 106 gebildet und besitzt darin ausgebildet eine Öffnung, die im Wesentlichen einem Graben 108 entspricht, der während eines Ätzprozesses 109 in den Schichten 106, 105, 104 gebildet wird.
  • Typischerweise kann die ARC-Schicht 105 Stickstoff aufweisen, beispielsweise in Form von Siliziumoxynitrid, der das Verhalten der Lackmaske 107 nachteilig beeinflussen kann, da moderne Photolacke durch Stickstoff und Stickstoffverbindungen stark beeinflusst werden, dahingehend, dass die Empfindlichkeit bei der Belichtungswellenlänge auf Grund einer chemischen Reaktion in dem Photolack, die durch die Anwesenheit von Stickstoff und Stickstoffradikalen hervorgerufen wird, deutlich verringert wird. Dieser Effekt, der auch als Lackvergiftung bezeichnet wird, wurde lange Zeit unterschätzt, gewinnt aber bei der zunehmenden Verringerung der Abmessungen des Grabens 108 zunehmend an Beachtung. Die Wirkung der Lackvergiftung kann zu unvollständig entfernten Lackbereichen in der entsprechenden Öffnung in der Lackmaske 107 führen, wodurch schließlich Strukturunregelmäßigkeiten während des Ätzprozesses für den Graben 108 hervorgerufen werden. Daher ist die Deckschicht 106 vorgesehen, beispielsweise in Form von Siliziumdioxid, um als eine Pufferschicht zwischen der Lackmaske 107 und der ARC-Schicht 105 zu dienen.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Fertigstellung von etwaigen Schaltungselementen innerhalb des Substrats 101 wird die dielektrische Schicht 102 durch gut etablierte Abscheiderezepte auf der Grundlage einer plasmaunterstützten CVD abgeschieden. Beispielsweise kann die Schicht 102 aus Siliziumdioxid oder fluordotiertem Siliziumdioxid aufgebaut sein und somit können Abscheideprozesse auf der Grundlage von TEOS für die Herstellung der Schicht 102 angewendet werden. Es sollte beachtet werden, dass zusätzliche Ätzstoppschichten und dergleichen in der Schicht 102 enthalten sein können. Ferner können abhängig von den Prozesserfordernissen dielektrische Ätzstoppschichten oder Barrierenschichten auf einem unteren Bereich der Schicht 102 ausgebildet sein. Danach wird das dielektrische Material mit kleinem ε abgeschieden, um die Schicht 103 zu bilden. Beispielsweise ist SiCOH ein gut etabliertes Material mit kleinem ε, das durch plasmaunterstützte CVD auf der Grundlage von Vorstufenmaterialien, etwa 3MS (Trimethylsilan), 4MS und dergleichen abgeschieden werden kann. Es können jedoch andere Materialien verwendet werden, die auf der Basis von Aufschleuder-Techniken und dergleichen aufgebracht werden. Danach wird die Deckschicht 104 beispielsweise in Form von Siliziumdioxid mittels gut etablierter plasmaunterstützter CVD-Techniken auf der Grundlage von Vorstufenmaterialien, etwa Silan und dergleichen gebildet. Anschließend wird die ARC-Schicht 105 auf der Grundlage plasmaunterstützter CVD-Verfahren abgeschieden, wobei die Dicke und die Materialzusammensetzung so ausgewählt werden, um in Kombination mit der Schicht 106 das gewünschte optische Verhalten als eine antireflektierende Beschichtung bereitzustellen. Beispielsweise kann der Brechungsindex der ARC-Schicht 105 eingestellt werden, indem der Anteil an Stickstoff während des Abscheidens des Siliziumdioxids eingestellt wird. Danach wird die Deckschicht 106 beispielsweise in Form von Siliziumdioxid durch plasmaunterstütztes CVD abgeschieden. Anschließend wird die Lackmaske 107 durch Aufbringen einer Photolackschicht, Belichten der Schicht mit einer spezifizierten Belichtungswellenlänge und Entwickeln der belichteten Schicht zur Bereitstellung der strukturierten Maskenschicht 107 gebildet. Danach wird der Ätzprozess 109 ausgeführt, wobei in einer Anfangsphase die freigelegten Bereiche der Schicht 106, der Schicht 105 und der Schicht 104 entfernt werden und in einem nachfolgenden Prozess wird das dielektrische Material mit kleinem ε entfernt, um den Graben 108 zu bilden, der moderat steile Seitenwände auf Grund des äußerst anisotropen Verhaltens des Ätzprozesses aufweist. Es sollte beachtet werden, dass die Anfangsphase für das Ätzen durch die Schichten 106, 105, 104 eine andere Ätzchemie im Vergleich zum Hauptätzvorgang zum Entfernen des dielektrischen Materials mit kleinem ε auf Grund von Unterschieden in der Materialzusammensetzung, der Dichte und dergleichen erfordern kann. Es sollte ferner beachtet werden, dass während des Ätzprozesses 109 auch ein Teil der Lackmaske 107 aufgebraucht wird, wobei typischerweise eine Abtragsrate für die Lackmaske 107 kleiner ist als für die Materialien der Schichten 103, ..., 106. Ansonsten kann die Lackmaske 107 mit einer ausreichenden Dicke vorgesehen werden, um den Materialabtrag „mehr als zu kompensieren" und um als eine Ätzmaske während des gesamten Ätzprozesses zu dienen, wenn die Abtragsraten vergleichbar sind. Anschließend wird der verbleibende Photolack entfernt und der Herstellungsprozess wird mit dem Abscheiden leitender Barrierenschichten, einer Saatschicht und der elektrochemischen Abscheidung des Hauptanteils des Metalls mittels beispielsweise Elektroplattierens fortgesetzt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach der oben beschriebenen Prozesssequenz. Somit weist das Bauteil 100 eine leitende Barrierenschicht 110 auf, die eine oder mehrere Teilschichten auf der Grundlage von Materialien aufweisen kann, die das Herausdiffundieren von Kupfer in das umgebende dielektrische Material reduzieren und die Haftung des Kupfers in der dielektrischen Schicht 103 mit kleinem ε verbessern. Ferner ist eine Kupferschicht oder eine Kupferlegierungsschicht 111 über der Schicht 110 und in dem Graben 108 gebildet. Während des Abscheidens der Schicht 111 werden die Zusammensetzung und die dynamischen Vorgänge in dem Elektrolytbad so gesteuert, um ein äußerst nicht konformes Abscheideverhalten zu erreichen, so dass im Prinzip das Kupfer oder die auf Kupferbasis hergestellte Legierung von unten nach oben innerhalb des Grabens 108 abgeschieden wird. Für einen Graben mit einem großen Aspektverhältnis, d. h. das Verhältnis von Grabentiefe zu Grabenbreite, können selbst geringe Überhänge an der Grabenkante 108a zu der Erzeugung von Defekten, etwa von Hohlräumen 112 innerhalb des Grabens 108 führen, die schließlich zu Zuverlässigkeitsbeeinträchtigungen des metallgefüllten Grabens 108 führen können.
  • 1c zeigt schematisch das Bauteil 100, wobei das überschüssige Material der Schicht 111 und der Schichten 110 entfernt ist und wobei die Schichten 106 und 105 entfernt sind, was, wie zuvor erläutert ist, zumindest teilweise durch chemisch-mechanisches Polieren bewerkstelligt werden kann, wobei die Schicht 104 auch als eine Stoppschicht fungiert. Folglich wird auch die Schicht 104 in der Dicke verringert, was als 104a bezeichnet ist. Auf Grund der Hohlräume 112 wird die Zuverlässigkeit der Metallisierungsschichten deutlich beeinflusst, da die entsprechende Leitung, d. h. der metallgefüllte Graben 108, eine reduzierte Leitfähigkeit aufweisen kann und ferner auch einen erhöhten durch Strom oder Temperatur hervorgerufenen Materialtransport, d. h. Elektromigration, bei höheren Stromdichten zeigen kann, wie sie typischerweise in äußerst größenreduzierten Bauteilelementen anzutreffen sind.
  • Die Patentschrift US 6 731 006 B1 offenbart ein Verfahren zum Bilden einer Öffnung in einer dielektrischen Schicht, die eine Deckschicht aufweist, wobei die Kanten der Deckschicht im Bereich der Öffnung in einem Sputterprozess abgerundet werden können.
  • Die Patentschrift US 6 387 798 B1 offenbart ein Verfahren zum Ätzen von Gräben in einer dielektrischen Schicht, wobei die Breite der Gräben geringer ist als die Breite der entsprechenden Öffnung in der verwendeten Photolackmaske. In einer Ausführungsform wird die Photolackmaske beim Ätzen des Grabens in die dielektrische Schicht entfernt.
  • Angesichts der zuvor beschriebenen Situation besteht dennoch ein Bedarf für eine verbesserte Technik, die es ermöglicht, eines oder mehrere der zuvor erkannten Probleme zu lösen oder deren Auswirkungen zumindest zu verringern.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das Herstellen einer Öffnung innerhalb eines Schichtstapels mit einem dielektrischen Material mit kleinem ε ermöglicht, die dann mit einem Metall in zuverlässigerer Weise gefüllt werden kann, indem ein oberer Bereich der Öffnung abgerundet oder nach oben breiter werdend gemacht wird, indem eine dielektrische Deckschicht, die über dem Material mit kleinem ε ausgebildet ist, während und/oder nach dem Ätzen durch das dielektrische Material mit kleinem ε freigelegt wird. Durch diese zusätzliche Einwirkung eines Ätzmittels wird die Neigung des oberen Grabenbereichs, zumindest innerhalb des Bereichs der Deckschicht, deutlich im Vergleich zu dem konventionellen anisotropen Ätzprozess, der lediglich eine sehr geringfügige Eckenrundung liefert, vergrößert. Daher ist die Dynamik der Abscheidung während eines elektrochemischen Abscheideprozesses zum Auffüllen der Öffnung mit Metall deutlich verbessert, wodurch die Ausbildung von Hohlräumen innerhalb der metallgefüllten Öffnung geringer oder vermieden wird.
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren gemäß Anspruch 1 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Herstellungsstadien beim Bilden eines metallgefüllten Grabens in einer dielektrischen Schicht mit kleinem ε gemäß einer konventionellen Einzel-Damaszener-Technik;
  • 2a bis 2g schematisch Querschnittsansichten eines Halbleiterbauelements mit einer Metallisierungsschicht mit einem Dielektrikum mit kleinem ε während diverser Herstellungsschritte gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung; und
  • 3a bis 3d schematisch einige der Herstellungsprozesse für das zusätzliche Abrunden oberer Grabenbereiche während der Herstellung einer Metallleitung in einem dielektrischem Material mit kleinem ε.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen beruht die vorliegende Erfindung auf dem Konzept, dass das Füllvermögen gegenwärtig verwendeter elektrochemischer Abscheiderezepte und künftiger Abscheiderezepte deutlich verbessert werden kann, indem die Form der Gräben und Kontaktdurchführungen modifiziert wird, die in dielektrische Materialien mit kleinem ε ausgebildet sind, um ein entsprechendes Metall, etwa Kupfer oder Kupferlegierungen aufzunehmen. Wie zuvor mit Bezug zu den 1a bis 1c erläutert ist, ist das dielektrische Material mit kleinem ε typischerweise von einer oder mehreren Deckschichten bedeckt, die vorteilhaft sein können in Hinsicht auf die Stabilisierung des dielektrischen Materials mit kleinem ε, im Hinblick auf die Bereitstellung verbesserter optischer Eigenschaften während der Lithographie und im Hinblick auf das Vermeiden oder Unterdrücken von Lackvergiftungseffekten. Im konventionellen Prozess wird das anisotrope Ätzen zur Herstellung der Öffnung auf der Grundlage einer Lackmaske ausgeführt, die während des gesamten Ätzprozesses zum Bilden des Grabens oder Kontaktdurchführung in dem dielektrischen Material mit kleinem ε beibehalten wird. Auf Grund der zusätzlichen Deckschichten ist das Aspektverhältnis der mit dem Metall zu füllenden Öffnung sogar größer im Vergleich zu den tatsächlichen Entwurfsabmessungen der metallgefüllten Leitung oder Kontaktdurchführung, die in dem dielektrischen Material mit kleinem ε zu bilden sind, während lediglich ein geringer Grad an Eckenrundung (in 1b nicht gezeigt) auf Grund des anisotropen Verhaltens des Ätzprozesses erreicht wird. Durch bewusstes Vergrößern eines sich aufweitenden oder gerundeten Bereichs der Öffnung gemäß der vorliegenden Erfindung, was in einigen Ausführungsformen in Verbindung mit einem Materialabtrag der einen oder mehreren Deckschichten stattfindet, können die Anfangsbedingungen für die nachfolgenden Füllprozesse, d. h. die Abscheidung leitender Barrierenschichten durch Sputter-Techniken, CVD-Techniken, Atomlagenabscheidung (ALD)-Techniken und dergleichen, die Abscheidung einer Saatschicht durch Sputter-Techniken, elektrochemische Techniken und dergleichen, und die nachfolgende Abscheidung des Hauptanteils des Metalls durch stromloses Plattieren oder Elektroplattieren deutlich entschärft werden, wodurch die Möglichkeit für die zuverlässigere Füllung von Kontaktdurchführungen und Gräben äußerst größenreduzierter Halbleiterbauelemente geschaffen wird, etwa von Bauteilen der 90 nm und 65 nm Technologie. Es sollte jedoch beachtet werden, dass die hierin gezeigten Prinzipien auch vorteilhaft auf Bauelemente für weniger kritische Anwendungen übertragen werden können, da auch in diesem Falle die Anforderungen für die Metallabscheidungsprozesse deutlich entschärft werden, wodurch sich die Prozesskomplexität verringert. Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch ein Halbleiterbauelement 200, das ein Halbleiterbauelement repräsentieren soll, das darin mehrere Schaltungselemente (nicht gezeigt) und möglicherweise eine oder mehrere Metallisierungsschichten aufweist, die zumindest teilweise ein dielektrisches Material mit kleinem ε enthalten, wobei der Begriff kleines ε" so zu verstehen ist, dass damit eine relative Permittivität von ungefähr 3,0 oder weniger bezeichnet wird. Ferner wird in der folgenden Beschreibung auf einen Graben Bezug genommen, der in einem dielektrischen Material mit kleinem ε zu bilden ist, da in modernen Halbleiterbauelementen zumindest die Metallleitungen in einem dielektrischen Material mit kleinem ε eingebettet sind. Es sollte jedoch beachtet werden, dass das Prinzip der Eckenrundung auch auf Kontaktdurchführungen angewendet werden kann, wenn diese in einem dielektrischen Material mit kleinem ε zu bilden sind. Das Halbleiterbauelement 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Substrat repräsentieren kann, etwa ein Siliziumvollsubstrat, ein SOI-Substrat, oder ein anderes isolierendes Substrat mit einer darauf ausgebildeten geeigneten Halbleiterschicht, oder ein anderes Halbleitersubstrat, etwa III-V-Halbleiter oder II-VI-Halbleiter und dergleichen. In speziellen Ausführungsformen repräsentiert das Substrat 201 ein Siliziumvollsubstrat oder ein SOI-Substrat. Wie ferner zuvor mit Bezug zu 1a erläutert ist, soll das Substrat 201 ein Substrat repräsentieren, das darauf ausgebildet eine Vielzahl von Schaltungselementen, etwa Transistoren, Kondensatoren und dergleichen aufweist und kann auch eine oder mehrere tiefer liegende Metallisierungsschichten enthalten. Über dem Substrat 201 ist eine Schicht 202 ausgebildet, die ein dielektrisches Zwischenschichtmaterial repräsentieren kann, die darin Kontaktbereiche, Kontaktdurchführungen und dergleichen ausgebildet aufweisen kann, wie sie für das Bereitstellen der elektrischen Verbindung zu Schaltungselementen, die in dem Substrat 201 gebildet sind, erforderlich sind. Der Einfachheit halber ist die Schicht 202 als eine einzelne Schicht dargestellt, wobei in tatsächlichen Bauteilelementen eine oder mehrere Teilschichten enthalten sein können, etwa Ätzstoppschichten, dielektrische Barrierenschichten, und dergleichen. Des weiteren sind Kontaktbereiche, Kontaktdurchführungen und dergleichen nicht gezeigt. Über der Schicht 202 ist eine dielektrische Schicht 203 mit einem dielektrischen Material mit kleinem ε, etwa wasserstoffangereichertes Siliziumoxykarbid (SiCOH), HSQ, MSQ, SILK und dergleichen gebildet. Als nächstes ist eine Deckschicht 220 auf der dielektrischen Schicht 203 mit kleinem ε gebildet, wobei die Deckschicht 220 aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein kann, um damit die mechanische Festigkeit der Schicht 203 in nachfolgenden Prozessen zu verbessern sowie das erforderliche optische Verhalten während nachfolgender Photolithographieprozesse bereitzustellen. Des weiteren kann die Deckschicht 220 aus einer Materialzusammensetzung aufgebaut sein, die die Lackvergiftungseffekte während der nachfolgenden Photolithographie verringert oder verhindert. Beispielsweise kann die Deckschicht 220 aus Silizium, Sauerstoff und Kohlenstoff aufgebaut sein, wobei die optischen Eigenschaften der Deckschicht 220 durch den Anteil an Kohlenstoff in der Schicht auf Siliziumdioxidbasis eingestellt sein können. In anderen Ausführungsformen kann die Deckschicht 220 zwei oder mehrere Teilschichten aufweisen, um damit in Kombination das gewünschte Verhalten im Hinblick auf die optischen und mechanischen Eigenschaften zu erreichen. In einer Ausführungsform kann die Deckschicht 220 eine erste Teilschicht 204, die Siliziumdioxid aufweist, gefolgt von einer ARC-Schicht 205, die Siliziumoxynitrid aufweist, und aus einer zweiten Teilschicht 206, die Siliziumdioxid aufweist, aufgebaut sein. In anderen Fällen kann die Anzahl der Teilschichten und deren Materialzusammensetzung in Abhängigkeit von Prozess- und Bauteilerfordernissen verändert werden. Beispielsweise kann die erste Teilschicht 204 aus Siliziumnitrid aufgebaut sein, oder die ARC-Schicht 205 kann so modifiziert sein, um auch als eine CMP-Stoppschicht während eines CMP-Polierprozesses in einem späteren Fertigungsschritt zu dienen, wodurch die Teilschicht 204 hinfällig wird. In ähnlicher Weise kann die Teilschicht 206 aus anderen stickstofffreien Materialzusammensetzungen aufgebaut sein, wenn die ARC-Schicht 205 Stickstoff enthält, um damit ein Herausdiffundieren von Stickstoff und Stickstoffverbindungen zu vermeiden. Beispielsweise kann die zweite Teilschicht 206 aus Siliziumkarbid oder Siliziumoxykarbid und dergleichen aufgebaut sein.
  • Ein typischer Prozessablauf zur Herstellung des Bauteils 200, wie es in 2a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung beliebiger Schaltungselemente in dem Substrat 201 durch gut bewährte Prozesstechniken, die anspruchsvolle Photolithographietechniken, Implantationstechniken, Ätzprozesse und Abscheidetechniken für Schaltungselemente mit kritischen Abmessungen von beispielsweise 50 nm oder sogar darunter enthalten, wird die Schicht 202 gemäß gut erprobter Techniken hergestellt. Beispielsweise können ein oder mehrere Abscheideprozesse ausgeführt werden, um die erforderlichen Ätzstoppschichten, Barrierenschichten und Zwischenschichtdielektrika vorzusehen, wie sie für die weitere Bearbeitung erforderlich sind. Während eines oder mehreren der Abscheidevorgänge kann ein Einebnungsschritt durch CMP ausgeführt werden, woran sich ein oder mehrere weitere Abscheideprozesse anschließen können. Danach wird die dielektrische Schicht 203 mit kleinem ε durch Abscheiden und/oder Aufschleuder-Techniken – abhängig von der für die dielektrische Schicht 203 mit kleinem ε verwendeten Materialart – gebildet. Beispielsweise kann SiCOH durch plasmaunterstütztes CVD aus Vorstufenmaterialien wie 3MS, 4MS und dergleichen aufgebracht werden. Anschließend wird die Deckschicht 220 durch plasmaunterstützte CVD-Techniken hergestellt, wobei gut etablierte Prozessrezepte in Abhängigkeit der Materialzusammensetzung der Deckschicht 220 verwendet werden können. Zum Beispiel können die Schichten 204, 205 und 206 durch plasmaunterstütztes CVD gebildet werden, wie dies auch mit Bezug zu 1a beschrieben ist. Wenn die Deckschicht 220 als eine einzelne Schicht oder als eine Doppelschicht vorgesehen ist, können entsprechende gut etablierte Rezepte zur Ausbildung einer im Wesentlichen stickstofffreien Einzelschicht oder Doppelschicht verwendet werden. Zum Beispiel kann die Deckschicht 220 oder eine Teilschicht davon aus kohlenstoffangereichertem Siliziumdioxid aufgebaut sein.
  • 2b zeigt schematisch das Halbleiterbauelement 200 mit einer darauf ausgebildeten Lackmaske 207. Die Lackmaske 207 umfasst eine Öffnung 207a mit spezifizierten Abmessungen, so dass diese einer Öffnung, etwa einem Graben, entsprechen, die in der Deckschicht 220 und der dielektrischen Schicht 203 mit kleinem ε zu bilden ist. Die Lackmaske 207 kann entsprechend gut etablierter Photolithographietechniken strukturiert werden, wobei die Deckschicht 220 das erforderlich antireflektierende Verhalten bereitstellt und ferner eine Kontaminierung des Lackes mit Stickstoff und Stickstoffverbindungen unterdrückt. Beispielsweise kann in der gezeigten Ausführungsform die ARC-Schicht 205 in Bezug auf ihre optischen Eigenschaften und ihre Schichtdicke so gebildet werden, um in Kombination mit der Teilschicht 206 die Rückreflektion während der Belichtung des Photolacks zu minimieren, der mit einer speziellen Belichtungswellenlänge belichtet wird.
  • 2c zeigt schematisch das Halbleiterbauelement 200 während eines ersten Schrittes eines ersten Ätzprozesses 209 zur Bildung eines oberen Bereichs 208a einer in der Deckschicht 220 und der dielektrischen Schicht 203 mit kleinem ε zu bildenden Öffnung. Während des ersten Schrittes des Ätzprozesses 209 wird die Ätzatmosphäre so ausgewählt, um effizient durch die Deckschicht 220 zu ätzen, wobei geeignete Ätzrezepte hierfür im Stand der Technik für eine Vielzahl von Materialien bekannt sind. Beispielsweise können etablierte Plasmaätzrezepte für Siliziumdioxid verwendet werden, um durch die Teilschicht 206, die ARC-Schicht 205 und die Teilschicht 204 zu ätzen. Danach kann ein zweiter Schritt des Ätzprozesses 209 ausgeführt werden, um durch das dielektrische Material 203 mit kleinem ε zu ätzen, wobei der zweite Schritt mit dem gleichen oder einem anderen Ätzrezept ausgeführt werden kann, abhängig von der Materialzusammensetzung der Schicht 203, wobei der Ätzprozess in dem gleichen Ätzreaktor ausgeführt werden kann, oder wobei eine andere Ätzanlage verwendet werden kann.
  • 2d zeigt schematisch das Halbleiterbauelement 200 nach Beendigung des zweiten Schrittes des Ätzprozesses 209, wobei eine Öffnung 208 in der dielektrischen Schicht 203 mit kleinem ε gebildet ist, die den oberen Bereich 208a in der Deckschicht 220 aufweist. Es sollte beachtet werden, dass die Schicht 202 eine Ätzstoppschicht, d. h. ein Material, das eine deutlich geringere Abtragsrate im Vergleich zu dem dielektrischen Material der Schicht 203 während des zweiten Schrittes des Ätzprozesses 209 besitzt, aufweisen kann, so dass die Ätzfront zuverlässig in der Schicht 202 angehalten werden kann. Ferner kann während des Ätzprozesses 209 auch die Lackmaske 207 angegriffen werden, so dass ein wesentlicher Anteil der Dicke der Lackmaske 207 auch während des Ätzprozesses 209 entfernt werden kann. Insbesondere kann ein gewisses Maß an Eckenrundung an der Lackschicht und an dem oberen Bereich 208a (nicht gezeigt) auftreten, wie dies im konventionellen Prozess der Fall ist. Danach kann die verbleibende Lackmaske 207a durch gut etablierte Lackabtragungstechniken entfernt werden.
  • 2e zeigt schematisch das Halbleiterbauelement 200 während eines zweiten Ätzprozesses 219, der ausgeführt wird, um zusätzlich Kanten bzw. Ecken der Öffnung 208 abzurunden, d. h. zumindest an den oberen Bereich 208a, um damit eine im Wesentlichen sich nach oben weitende Grabenöffnung zu schaffen. Beispielsweise kann die Deckschicht eine Dicke von ungefähr 60 nm bis 100 nm aufweisen und die Aufweitung kann in einigen Ausführungsformen sich im Wesentlichen bis zu der Schicht 203 erstrecken. Für die obigen Abmessungen kann ein mittlerer Winkel α des aufgeweiteten Bereichs des oberen Bereichs 208a im Bereich von ungefähr 10 bis 50° in Bezug auf eine Richtung 201a senkrecht zu der Oberfläche des Substrats 201 liegen. In einigen Ausführungsformen kann der zweite Ätzprozess 219 als ein im Wesentlichen anistroper Ätzprozess auf der Grundlage eines Ätzmittels ausgeführt werden, das auch zum Ätzen durch die Deckschicht 220 während des ersten Schrittes des Ätzprozesses 209 verwendet wird. Da typischerweise eine Ätzstoppschicht in der Schicht 202 vorgesehen ist, die in 2e als 202a bezeichnet ist, entfernt der zweite Ätzprozess 219 nicht über Gebühr Material aus der Schicht 202 während des Ätzprozesses 219 für die zusätzliche Abrundung der Kanten an dem oberen Bereich 208a. In anderen Ausführungsformen kann die Ätzatmosphäre für den Prozess 219 so erstellt werden, dass diese einen geringeren anisotropen Charakter der Plasmaatmosphäre im Vergleich zu dem äußerst anisotropen Prozess 209 aufweist, beispielsweise durch Verringern der Vorspannungsleistung, die dem Substrat 201 zugeführt wird, um einen weniger gerichteten Ionenbeschuss zu erreichen und damit ein isotroperes Verhalten zu erzielen, um damit die Wirkung des Eckenverrundens des zweiten Ätzprozesses 219 zu intensivieren. In einer speziellen Ausführungsform kann der zweite Ätzprozess 219 auf der Grundlage eines Plasmas mit Argon, Sauerstoff und CHF3 ausgeführt werden. Zusätzlich zu den Materialarten in den Schichten 203 und 220 können die Prozessparameter des zweiten Ätzprozesses 219 auch von strukturellen Eigenheiten des Bauelements 200 abhängen, etwa dem Aspektverhältnis der Öffnung 208 vor dem Beginn des zweiten Ätzprozesses 219, dem Abstand zwischen benachbarten Öffnungen 208, und dergleichen. Somit kann das gewünschte Maß an Eckenabrundung oder Aufweitung aus einer oder mehreren Testmessungen ermittelt werden, die Streumessungsverfahren und/oder Elektronenmikroskopiemessungen beinhalten können, um eine Korrelation zwischen zumindest einem Ätzparameter und dem Maß an Eckenrundung für eine gegebene Grabengeometrie zu bestimmen. In speziellen Ausführungsformen können die Prozessparameter des zweiten Ätzschrittes 219 auf der Grundlage von Messergebnissen gewonnen werden, die nach der Beendigung des Metallabscheideprozesses vermittelt werden, so dass eine entsprechende Korrelation zwischen einem oder mehreren Ätzparametern und dem resultierenden Füllvermögen bestimmt werden kann. Dazu werden die Messungen vorteilhafterweise auf der Grundlage der Elektronenmikroskopie durchgeführt, um in der Lage zu sein, zuverlässig die Eigenschaften des Grabens 208 nach dem Auffüllen mit Metall zu bestimmen. Ferner können die Messungen und die entsprechende davon ermittelte Korrelation auch in einigen Ausführungsformen einen oder mehrere Parameter des elektrochemischen Abscheideprozesses beinhalten. Beispielsweise können ein oder mehrere Parameter, etwa die Radzusammensetzung, die elektrische Pulssequenz im Falle des Elektroplattierens, und dergleichen für einen vorgegebenen Satz an Ätzparametern des zweiten Ätzprozesses 219 variiert werden, um damit eine gewünschte Kombination an Ätzparametern für den Prozess 219 und Abscheideparameter für die elektrochemische Abscheidung zu bestimmen, wobei dennoch ein metallgefüllter Graben mit einer Defektzahl erhalten wird, die mit speziellen Prozesserfordernissen kompatibel ist. Beispielsweise können für eine vorgegebene Technologie die Anforderungen für den nachfolgenden elektrochemischen Abscheideprozess auf Grund der zusätzlichen Grabenkantenabrundung, die durch den zweiten Ätzprozess 219 hervorgerufen wird, deutlich verringert werden, wodurch die Möglichkeit zur Verringerung der Prozesskomplexität gegeben ist.
  • 2f zeigt schematisch das Halbleiterbauelement 200 nach Abschluss des elektrochemischen Abscheidens eines Metalls, etwa von Kupfer oder einer Kupferlegierung. Somit weist das Halbleiterbauelement 200 eine Metallschicht 211 auf, die über einer Barrierenschicht 210 ausgebildet ist, die wiederum aus beliebigen geeigneten Materialien aufgebaut sein kann, um damit für die erforderliche Haftung und die diffusionsblockierenden Eigenschaften zu sorgen.
  • Die Barrierenschicht 210 kann durch Sputter-Abscheidung, chemische Dampfabscheidung, Atomlagenabscheidung (ALD) in Abhängigkeit von den Prozesserfordernissen gebildet werden. Typischerweise weist die Barrierenschicht 210 zwei oder mehrere Teilschichten, etwa in Form einer Tantalschicht, einer Tantalnitridschicht, und dergleichen auf, um damit das Gesamtverhalten der Barrierenschicht 210 zu verbessern. Während des Abscheidens der Barrierenschicht 210 kann die Eckenabrundung an dem oberen Bereich 208a ebenso zu einem verbesserten Abscheideverhalten beitragen, da Überhangbereiche weniger kritisch sind. Danach wird typischerweise eine Saatschicht (nicht gezeigt) abgeschieden, beispielsweise durch Sputter-Abscheidung oder durch stromloses Plattieren, wobei der sich aufweitende obere Bereich 208a ebenso das Füllvermögen verbessern kann. Danach wird der Hauptanteil des Metalls durch Elektroplattieren oder stromloses Plattieren abgeschieden, wobei das Füllverhalten von „unten nach oben" deutlich im Vergleich zu dem konventionellen Prozessablauf verbessert ist, so dass damit das Auftreten von Hohlräumen deutlich unterdrückt oder möglicherweise vollständig vermieden werden kann. Wie zuvor erläutert ist, ist das elektrochemische Abscheiden des Hauptanteils des Metalls ein äußerst komplexer Prozess und somit kann eine Verbesserung auf Grund einer Umgestaltung des oberen Bereichs 208a für den Füllvorgang deutlich die entsprechenden Anforderungen verringern, während dennoch ein verbessertes Füllverhalten erreicht wird. Wie zuvor mit Bezug zu 2e erläutert ist, können ein oder mehrere Halbleiterbauelemente 200, wie es in 2f gezeigt ist, einer elektronenmikroskopischen Untersuchung unterzogen werden, um damit die Qualität des metallgefüllten Grabens 208 zu bestimmen, und, wie zuvor erwähnt ist, in einigen Ausführungsformen geeignete Prozessparameter für den zweiten Ätzprozess 219 und/oder den elektrochemischen Abscheideprozess und/oder die Abscheideprozesse zur Herstellung der Barrierenschicht 210 und der Saatschichten zu bestimmen.
  • Danach kann der Herstellungsprozess fortgesetzt werden, indem das überschüssige Material der Schicht 211 und 210 durch chemisch-mechanisches Polieren abgetragen wird, das möglicherweise mittels eines vorhergehenden elektrochemischen Entfernens von Material der Schicht 211 unterstützt werden kann. Wie zuvor erläutert ist, wird während des CMP-Prozesses auch ein Teil der Deckschicht 220 entfernt, um die Gesamtpermittivität auf einem geringen Wert zu halten, wobei in der gezeigten Ausführungsform ein Teil der Teilschicht 204 als eine CMP-Stoppschicht fungiert, um damit für die erforderliche mechanische Stabilität der Schicht 203 während des CMP-Prozesses zu sorgen. Somit weist nach dem Materialabtrag das Halbleiterbauelement 200 einen mit Metall gefüllten Graben 208 auf, wobei die Defektrate deutlich kleiner im Vergleich zu dem konventionellen Prozessablauf ist, und wobei eine reduzierte Schicht 204a die dielektrische Schicht 203 mit kleinem ε bedeckt. Folglich ist auf Grund der deutlichen Reduzierung der Unregelmäßigkeiten in dem metallgefüllten Graben 208 in Folge der Eliminierung von Hohlräumen oder auf Grund zumindest der deutlichen Reduzierung der Größe und/oder der Anzahl der Hohlräume das elektrische Verhalten des metallgefüllten Grabens 208 merklich verbessert, wobei der zuvor beschriebene Prozessablauf die Möglichkeit einer weiteren Bauteilgrößenreduzierung ohne Verlust an Leistung bietet.
  • Mit Bezug zu den 3a bis 3d werden nunmehr Beispiele beschrieben.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 mit einem Substrat 301, einer darauf gebildeten Schicht 302, an die sich eine dielektrische Schicht 303 mit kleinem ε anschließt. Ferner ist eine Deckschicht 320 auf der dielektrischen Schicht 303 mit kleinem ε gebildet, die darin einen oberen Bereich 308a einer Öffnung aufweist, die in der dielektrischen Schicht 303 mit kleinem ε zu bilden ist. Eine Lackmaske 307 ist über der Deckschicht 320 ausgebildet und besitzt eine Öffnung, die dem oberen Bereich 308 entspricht. Hinsichtlich den Eigenheiten des Substrats 301 und der Schichten 302, 303, 320 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den entsprechenden Komponenten des Halbleiterbauelements 200 oder 100 erläutert sind. Hinsichtlich der Lackmaske 307 gilt, dass in einigen Beispielen diese ein Lackmaterial repräsentieren kann, das für eine kurze Belichtungswellenlänge ausgelegt ist, etwa 193 nm, wobei in anderen Beispielen die Lackmaske 307 für größere Belichtungswellenlängen ausgelegt sein kann, etwa für 248 nm und dergleichen. Beim Übergang zu kleineren Belichtungswellenlängen für moderne Photolithographietechniken kann typischerweise die Dicke der Lackmaske 307 nicht auf einen Wert festgelegt werden, wie er für das Bereitstellen eines Schutzes während des gesamten Ätzprozesses durch die Schichten 320 und 303 erforderlich ist. Somit kann in einigen Beispielen der Lackmaske 307 so gestaltet sein, um zumindest einen zuverlässigen anisotropen Ätzprozess der Deckschicht 320 zu gewährleisten, um den oberen Bereich 308a zu bilden. Danach kann in einem Beispiel die Lackmaske 307 entfernt werden, während in anderen Beispielen der Rest der Lackmaske 307 während des nachfolgenden Ätzschrittes zum Ätzen durch die dielektrische Schicht 303 mit kleinem ε entfernt wird.
  • 3b zeigt schematisch das Halbleiterbauelement 300 nach dem Entfernen der Lackmaske 307 und während eines anisotropen Ätzprozesses 309 zur Bildung einer Öffnung in der dielektrischen Schicht 303 mit kleinem ε. Die Plasmaatmosphäre des Ätzprozesses 309 kann so gestaltet sein, um ein gewisses Maß an Selektivität zwischen dem Material der Deckschicht 320 und dem Material der dielektrischen Schicht 303 mit kleinem ε aufzuweisen. Hierbei können gut etablierte Prozessrezepte zum Ätzen von dielektrischen Materialien mit kleinem ε angewendet werden, da die Deckschicht 320 typischerweise eine deutlich höhere Dichte und damit eine geringere Abtragsrate für eine Vielzahl von Ätzrezepten aufweist. Während des anisotropen Ätzprozesses 309 tritt eine erhöhte Kantenrundung an dem oberen Bereich 308a auf, da eine Oberfläche 320a der Deckschicht 320 der Einwirkung der Plasmaatmosphäre zumindest während einer vorbestimmten Zeitdauer während des Ätzprozesses 309 unterliegt. In dem gezeigten Beispiel kann die Oberfläche 320a während des gesamten Ätzprozesses freigelegt sein, während in anderen Beispielen die Lackmaske nicht nach dem Ausbilden des oberen Bereichs 308a entfernt wird und während des Ätzprozesses 309 verbraucht werden kann, um damit die Oberfläche 320a zumindest während einer abschließenden Phase des Ätzprozesses freizulegen.
  • 3c zeigt schematisch das Bauelement 300 nach dem Ende des Ätzprozesses 309, wobei eine Öffnung 308 in der dielektrischen Schicht 303 mit kleinem ε gebildet ist. Ferner kann während des Prozesses 309 Material der Deckschicht 320 abgetragen worden sein, um damit eine Deckschicht 320b mit geringer Dicke zu bilden, wobei der obere Bereich 308a der Öffnung 308 deutlich stärker gerundet ist im Vergleich zu einem Ätzprozess mit einer Lackmaske, die beibehalten wird, wie dies mit Bezug zu 1a beschrieben ist. In einigen Beispielen kann die durch den Ätzprozess 309 erreichte Kantenrundung ausreichend sein, um das Füllvermögen des nachfolgenden elektrochemischen Metallabscheideprozesses zu verbessern und damit kann der Herstellungsprozess durch Ausbilden einer Barrierenschicht, einer Saatschicht und dem Abscheiden des Hauptanteils des Metalls fortgesetzt werden. Hinsichtlich der Prozessparameter für den Ätzprozess 309, beispielsweise die Ätzzeit, die Zusammensetzung der Plasmaatmosphäre und dergleichen, gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 2e erläutert sind. D. h., entsprechende Messungen können ausgeführt werden, um die Eigenschaften der Kantenrundung des oberen Bereichs 308a in Abhängigkeit einer entsprechenden Variierung eines oder mehrerer Prozessparameter des Ätzprozesses 309 abzuschätzen. Ebenso können die schließlich erhaltenen metallgefüllten Gräben durch Elektronenmikroskopie untersucht werden, um den Einfluss eines oder mehrerer Ätzparameter und möglicherweise eines oder mehrerer Abscheideparameter auf die Qualität der schließlich erhaltenen Metallgräben zu bewerten.
  • In einem weiteren anschaulichen Beispiel kann die Kantenrundung oder die Aufweitung an dem oberen Bereich 308a durch einen zusätzlichen Ätzprozess vergrößert werden.
  • 3d zeigt schematisch das Halbleiterbauelement 300 während eines zweiten Ätzprozesses 319, der zum Erzeugen einer größeren Neigung oder einer verbesserten Kantenrundung an dem oberen Bereich 308a ausgeführt wird. Beispielsweise kann ein Winkel α in Bezug auf eine Richtung 351, die senkrecht zur Oberfläche des Substrats 301 liegt, im Bereich von ungefähr 30 bis 60° liegen. Der zweite Ätzprozess 319 kann als ein im Wesentlichen anisotroper Prozess mit einer geeigneten Plasmaatmosphäre ausgeführt werden, um eine erhöhte Abtragsrate für die Deckschicht 320b bereitzustellen. In anderen Ausführungsformen kann der Ätzprozess 319 als ein im Wesentlichen isotroper Prozess auf der Grundlage einer geeigneten Plasmaatmosphäre gestaltet sein, wobei die Dauer des Ätzprozesses 319 so gewählt wird, um die Öffnung 308 nicht unnötig zu beeinflussen. In einem speziellen Beispiel kann der Ätzprozess 319 auf der Grundlage eines Plasmas mit Argon, Sauerstoff und CHF3 ausgeführt werden. Danach kann die weitere Bearbeitung so fortgesetzt werden, wie dies mit Bezug zu 2f beschrieben ist.
  • Es gilt also: die vorliegende Erfindung stellt eine Technik bereit, die das Herstellen von Metallleitungen mit verbesserter Zuverlässigkeit ermöglicht, da das Abscheiden von Metall in einen entsprechenden Graben gemäß einem Einzel-Damaszener-Verfahren deutlich verbessert ist, da ein oberer Bereich des Grabens mit einer Aufweitung versehen wird.

Claims (6)

  1. Verfahren mit: Bilden eines dielektrischen Schichtstapels für eine Metallisierungsschicht eines Halbleiterbauelements über einem Substrat, wobei der dielektrische Schichtstapel eine dielektrische Schicht (203) mit kleinem ε und eine Deckschicht (220) umfasst, wobei das Bilden der Deckschicht (220) Bilden einer ersten Teilschicht (204) auf der dielektrischen Schicht (203) mit kleinem ε, Bilden einer ARC-Teilschicht (205) über der ersten Teilschicht (204) und Bilden einer zweiten Teilschicht (206) über der ARC-Teilschicht (205) umfasst; Ausführen eines ersten Ätzprozesses (209) um eine Öffnung (208) in dem dielektrischen Schichtstapel zu bilden; Ausführen eines zweiten Ätzprozesses (219), wobei ein sich aufweitender Bereich an einem oberen Bereich (208A) der Öffnung gebildet wird, der sich im Wesentlichen bis zu der dielektrischen Schicht (203) mit kleinem ε erstreckt und einen mittleren Winkel α im Bereich von 10–50° in Bezug auf eine Richtung (201A) senkrecht zur Oberfläche des Substrates aufweist; Einfüllen eines Metalls in die Öffnung (208), die den aufgeweiteten Bereich aufweist, mittels eines Abscheideprozesses; und Ausführen eines chemisch-mechanischen Polierprozesses, wobei die erste Teilschicht (204) als Stoppschicht dient.
  2. Das Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Lackmaske (207) auf dem dielektrischen Schichtstapel, Ausführen des ersten Ätzprozesses (209) unter Anwendung der Lackmaske (207) und Entfernen der Lackmaske (207) vor dem zweiten Ätzprozess (219).
  3. Das Verfahren nach Anspruch 1, wobei der erste Ätzprozess (209) einen ersten Ätzschritt zum Ätzen durch die Deckschicht (220) und einen zweiten Ätzschritt zum Ätzen durch die dielektrische Schicht (203) mit kleinem ε umfasst.
  4. Das Verfahren nach Anspruch 1, wobei der zweite Ätzprozess (219) einen Plasmaätzprozess umfasst.
  5. Das Verfahren nach Anspruch 4, wobei der Plasmaätzprozess auf der Grundlage eines Plasmas mit Argon, Sauerstoff und CHF3 ausgeführt wird.
  6. Das Verfahren nach Anspruch 1, wobei das Einfüllen des Metalls einen elektrochemischen Abscheideprozess umfasst.
DE102004042169A 2004-08-31 2004-08-31 Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben Expired - Lifetime DE102004042169B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004042169A DE102004042169B4 (de) 2004-08-31 2004-08-31 Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
US11/122,591 US8101524B2 (en) 2004-08-31 2005-05-05 Technique for enhancing the fill capabilities in an electrochemical deposition process by edge rounding of trenches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004042169A DE102004042169B4 (de) 2004-08-31 2004-08-31 Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben

Publications (2)

Publication Number Publication Date
DE102004042169A1 DE102004042169A1 (de) 2006-07-20
DE102004042169B4 true DE102004042169B4 (de) 2009-08-20

Family

ID=35943919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004042169A Expired - Lifetime DE102004042169B4 (de) 2004-08-31 2004-08-31 Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben

Country Status (2)

Country Link
US (1) US8101524B2 (de)
DE (1) DE102004042169B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
DE102005004409B4 (de) * 2005-01-31 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε
US7432194B2 (en) * 2005-06-10 2008-10-07 United Microelectronics Corp. Etching method and method for forming contact opening
US20070093055A1 (en) * 2005-10-24 2007-04-26 Pei-Yu Chou High-aspect ratio contact hole and method of making the same
US20070123050A1 (en) * 2005-11-14 2007-05-31 Micron Technology, Inc. Etch process used during the manufacture of a semiconductor device and systems including the semiconductor device
DE102006046364A1 (de) * 2006-09-29 2008-04-03 Advanced Micro Devices, Inc., Sunnyvale ARC-Schicht mit geringerer Neigung zum Ablösen und Verfahren zur Herstellung derselben
US7749892B2 (en) * 2006-11-29 2010-07-06 International Business Machines Corporation Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
US7973413B2 (en) * 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
DE102008045036B4 (de) * 2008-08-29 2011-06-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
DE102009023251B4 (de) * 2009-05-29 2011-02-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
US20130288465A1 (en) * 2012-04-26 2013-10-31 Applied Materials, Inc. Methods for filling high aspect ratio features on substrates
US9159581B2 (en) 2012-11-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor device using a bottom antireflective coating (BARC) layer
US9159580B2 (en) 2012-12-14 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor device using multiple layer sets
CN104900579B (zh) * 2014-03-04 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10087527B2 (en) * 2014-04-30 2018-10-02 Wistron Neweb Corp. Method of fabricating substrate structure and substrate structure fabricated by the same method
CN105990105B (zh) * 2015-01-27 2019-01-08 中芯国际集成电路制造(上海)有限公司 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件
CN107689319B (zh) 2016-08-04 2020-06-05 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
US10756164B2 (en) * 2017-03-30 2020-08-25 Advanced Micro Devices, Inc. Sinusoidal shaped capacitor architecture in oxide
CN111627855B (zh) * 2019-06-27 2021-05-25 长江存储科技有限责任公司 互连结构及其形成方法
CN113113352A (zh) * 2021-03-30 2021-07-13 上海华力微电子有限公司 铜电镀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117782A (en) * 1999-04-22 2000-09-12 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene filling
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US6731006B1 (en) * 2002-12-20 2004-05-04 Advanced Micro Devices, Inc. Doped copper interconnects using laser thermal annealing
WO2004055881A1 (en) * 2002-12-13 2004-07-01 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143648A (en) * 1997-02-18 2000-11-07 Motorola, Inc. Method for forming an integrated circuit
US6969448B1 (en) * 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
KR100618990B1 (ko) * 2000-03-23 2006-09-04 삼성전자주식회사 광픽업용 시크방향 검출 신호 생성장치
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
US6893974B1 (en) * 2002-09-05 2005-05-17 Cypress Semiconductor Corp. System and method for fabricating openings in a semiconductor topography
US7030031B2 (en) * 2003-06-24 2006-04-18 International Business Machines Corporation Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
US6838355B1 (en) * 2003-08-04 2005-01-04 International Business Machines Corporation Damascene interconnect structures including etchback for low-k dielectric materials
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide
US7001836B2 (en) * 2004-03-25 2006-02-21 Taiwan Semiconductor Manufacturing Company Two step trench definition procedure for formation of a dual damascene opening in a stack of insulator layers
US7289864B2 (en) * 2004-07-12 2007-10-30 International Business Machines Corporation Feature dimension deviation correction system, method and program product

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117782A (en) * 1999-04-22 2000-09-12 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene filling
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
WO2004055881A1 (en) * 2002-12-13 2004-07-01 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US6731006B1 (en) * 2002-12-20 2004-05-04 Advanced Micro Devices, Inc. Doped copper interconnects using laser thermal annealing

Also Published As

Publication number Publication date
US20060046495A1 (en) 2006-03-02
DE102004042169A1 (de) 2006-07-20
US8101524B2 (en) 2012-01-24

Similar Documents

Publication Publication Date Title
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE69826934T2 (de) Verfahren zur Herstellung einer Doppel-Damaszener Struktur
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE102012207116B4 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102005030588B4 (de) Technik zum Reduzieren des Ätzschadens während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika
DE102008054068A1 (de) Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht
DE102007004860A1 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102006056626B4 (de) Verfahren zum Bilden einer Öffnung in einer Metallisierungsstruktur einer Halbleitervorrichtung mittels eines selbstbeschränkenden Abscheideprozesses
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE102004036753B4 (de) Verfahren zur Herstellung einer stickstofffreien ARC-Deckschicht
DE102010038736A1 (de) Verfahren zum Steuern der kritischen Abmessungen von Gräben in einem Metallisierungssystem eines Halbleiterbauelements während des Ätzens einer Ätzstoppschicht
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right