[go: up one dir, main page]

DE102005020060B4 - Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske - Google Patents

Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske Download PDF

Info

Publication number
DE102005020060B4
DE102005020060B4 DE102005020060A DE102005020060A DE102005020060B4 DE 102005020060 B4 DE102005020060 B4 DE 102005020060B4 DE 102005020060 A DE102005020060 A DE 102005020060A DE 102005020060 A DE102005020060 A DE 102005020060A DE 102005020060 B4 DE102005020060 B4 DE 102005020060B4
Authority
DE
Germany
Prior art keywords
layer
hard mask
low
mask
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102005020060A
Other languages
English (en)
Other versions
DE102005020060A1 (de
Inventor
Matthias Lehr
Peter Huebler
Christian Zistl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102005020060A priority Critical patent/DE102005020060B4/de
Priority to US11/287,632 priority patent/US7416992B2/en
Publication of DE102005020060A1 publication Critical patent/DE102005020060A1/de
Application granted granted Critical
Publication of DE102005020060B4 publication Critical patent/DE102005020060B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H10P50/73
    • H10W20/085
    • H10W20/086
    • H10P14/6902
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/952Utilizing antireflective layer

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit: Bilden einer strukturierten Hartmaske aus einer Hartmaskenschicht über einer dielektrischen Schicht mit kleinem ε einer Halbleitermetallisierungsschicht, wobei die Hartmaskenschicht zwei oder mehr gestapelte Teilschichten aufweist, Strukturieren der dielektrischen Schicht mit kleinem ε durch anisotropes Ätzen der dielektrischen Schicht mit kleinem ε unter Verwendung der strukturierten Hartmaske als eine Ätzmaske; Bilden einer Kontaktlochöffnung und eines Grabens in der Schicht mit kleinem ε; und Entfernen zumindest einer der Teilschichten der Hartmaskenschicht durch Füllen der Kontaktlochöffnung und des Grabens mit organischem Material und Entfernen der mindestens einen Teilschicht durch chemisch mechanisches Polieren und/oder selektives Ätzen unter Verwendung einer weiteren der Teilschichten als Stoppschicht.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Strukturierung von Dielektrika mit kleinem ε, die in Metallisierungsschichten verwendet werden, mittels moderner Lithographie- und anisotroper Ätzverfahren.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In modernen integrierten Schaltungen haben minimale Strukturgrößen, etwa die Kanallänge von Feldeffekttransistoren, den Bereich deutlich unter 1 μm erreicht, wodurch das Leistungsverhalten dieser Schaltungen im Hinblick auf die Geschwindigkeit und/oder auf die Leistungsaufnahme ständig verbessert wenden. In dem Maße wie die Größe der einzelnen Schaltungselemente deutlich reduziert wird, wodurch beispielsweise die Schaltgeschwindigkeit der Transistorelemente verbessert wird, nimmt auch der verfügbare Platz für Verbindungsleitungen ab, die elektrisch die einzelnen Schaltungselemente verbinden. Folglich müssen die Abmessungen dieser Verbindungsleitungen reduziert werden, um dem geringeren Anteil an verfügbaren Platz und einer erhöhten Anzahl von Schaltungselemente pro Chip Rechnung zu tragen.
  • In integrierten Schaltungen mit minimalen Abmessungen von ungefähr 0,35 μm und weniger ist ein begrenzender Faktor für das Bauteilleistung die Signalausbreitungsverzögerung, die durch die Schaltgeschwindigkeit der Transistorelemente hervorgerufen wird. Da nunmehr die Kanallänge dieser Transistorelemente 0,09 μm und weniger erreicht hat, zeigt sich, dass die Signalausbreitungsverzögerung nicht mehr durch die Feldeffekttransistoren beschränkt ist, sondern dass diese auf Grund der erhöhten Schaltungsdichte durch den geringen Abstand der Verbindungsleitungen beschränkt ist, da die Kapazität von Leitung zu Leitung erhöht ist und die Leitungen auf Grund ihrer geringeren Querschnittsfläche eine geringere Leitfähigkeit aufweisen. Die parasitären RC-Zeitkonstanten erfordern daher das Einführen neuer Arten von Materialien zur Herstellung der Metallisierungsschicht.
  • Herkömmlicherweise werden Metallisierungsschichten mittels eines dielektrischen Schichtstapels hergestellt, der beispielsweise Siliziumdioxid und/oder Siliziumnitrid umfasst, wobei Aluminium als das typische Metall verwendet ist. Da Aluminium eine deutliche Elektromigration bei höheren Stromdichten aufweist, die in integrierten Schaltungen mit äußerst größenreduzierten Strukturelementen auftreten können, wird Aluminium zunehmend durch Kupfer oder Kupferlegierungen ersetzt, die einen deutlich geringeren elektrischen Widerstand und eine höhere Widerstandsfähigkeit gegenüber Elektromigration aufweisen. Für Bauelement mit Strukturgrößen von 0,09 μm und weniger zeigt es sich, dass das einfache Ersetzen von Aluminium durch Kupfer nicht die erforderliche Herabsetzung der parasitären RC-Zeitkonstanten bringt und daher werden die gut etablierten und gut bekannten dielektrischen Materialien Siliziumdioxid (ε ungefähr 4.2) und Nitrid (ε > 5) zunehmend durch sogenannte dielektrische Materialien mit kleinem ε ersetzt. Der Übergang von der gut bekannten und gut etablierten Aluminium/Silizium-Dioxid-Metallisierungsschicht auf eine Metallisierungsschicht mit einem Dielektrikum mit kleinem ε und Kupfer ist jedoch mit einer Vielzahl von Problemen begleitet, die es zu lösen gilt.
  • Beispielsweise kann Kupfer nicht in relativ großen Mengen in effizienter Weise durch gut etablierte Abscheideverfahren, etwa die chemischen und physikalische Dampfabscheidung, abgeschieden werden. Des weiteren kann Kupfer nicht in effizienter Weise durch gut etablierte anisotrope Ätzprozesse strukturiert werden. Daher wird die sogenannte Damaszener- oder Einlegetechnik bei der Herstellung von Metallisierungsschichten mit Kupferleitungen häufig eingesetzt. Typischerweise wird in der Damaszener-Technik die dielektrische Schicht abgeschieden und anschließend mit Gräben und Kontaktlöchern strukturiert, die nachfolgend mit Kupfer durch Plattierungsverfahren, etwa dem Elektroplattieren oder dem stromlosen Plattieren, aufgefüllt werden. Obwohl die Damaszener-Technik gegenwärtig eine gut etablierte Technik für die Herstellung von Kupfermetallisierungsschichten in standardmäßigen dielektrischen Materialien, etwa Siliziumdioxid, ist, erfordert die Verwendung von Dielektrika mit kleinem ε jedoch die Entwicklung neuer dielektrischer Diffusionsbarrierenschichten, um eine Kupferkontamination benachbarter Materialschichten zu vermeiden, da Kupfer sehr leicht in einer Vielzahl von Dielektrika diffundiert. Obwohl Siliziumnitrid als ein effektives Kupferdiffusionsbarrierenmaterial bekannt ist, wird Siliziumnitrid unter Umständen nicht als eine Option in einem dielektrischen Schichtstapel mit kleinem ε auf Grund seiner hohen Permittivität erachtet.
  • Daher wird gegenwärtig Siliziumkarbid als ein vielversprechender Kandidat für eine Kupferdiffusionsbarriere erachtet. Es zeigt sich jedoch, dass die Widerstandsfähigkeit des Kupfers gegenüber Elektromigration stark von der Grenzfläche zwischen dem Kupfer und der benachbarten Diffusionsbarrierenschicht abhängt. Daher ist es in modernen integrierten Schaltungen mit hohen Stromdichten im Allgemeinen vorteilhaft, bis zu 20% Stickstoff in der Siliziumkarbidschicht zu verwenden, wodurch das Elektromigrationsverhalten des Kupfers in Vergleich zu reinem Siliziumkarbid deutlich verbessert wird.
  • Ein weiteres Problem bei der Herstellung von Kupfermetallisierungsschichten mit kleinem ε wurde in der Vergangenheit lange Zeit unterschätzt und wird nunmehr als eine wesentliche Herausforderung bei der Integration von Dielektrika mit kleinem ε erachtet. Während der Strukturierung des dielektrischen Materials mit kleinem ε ist eine aufwendige Photolithographie erforderlich, um die Struktur mit den Kontaktlöchern und/oder Gräben in den Photolack abzubilden, der im tiefen UV-Bereich sensitiv ist. Bei der Entwicklung des Photolacks werden jedoch unter Umständen gewisse Bereich des Lacks, die belichtet wurden, nicht vollständig entfernt, wie dies erforderlich wäre, und somit wir die Struktur dann nicht in korrekter Weise in das darunter liegende dielektrische Material mit kleinem ε während des nachfolgenden Ätzprozesses übertragen. Die Auswirkung einer nicht ausreichenden Belichtung und Entwicklung des Photolacks wird häufig auch als Lackvergiftung bezeichnet. Es wird angenommen, dass eine deutliche Änderung der Lackempfindlichkeit durch eine Wechselwirkung des Stickstoffs und Stickstoffradikalen mit der Lackschicht hervorgerufen wird, wodurch lokal die Lackstruktur nach der Lackentwicklung modifiziert wird. Das Problem gewinnt zusätzlich an Bedeutung, in dem Maße, wie die Wellenlänge der angewendeten Lithographie als Folge anspruchsvollerer Prozesserfordernisse kleiner gewählt wird. Beispielsweise kann gegenwärtig die Strukturierung von Strukturelementen mit kritischer Große modernster Bauelemente auf der Grundlage einer 193 nm (Nanometer) Lichtquelle ausgeführt werden, wofür geeignet gestaltete Photolacke erforderlich sind, die in diesem Wellenlängenbereich äußerst empfindlich sind. Es zeigt sich jedoch, dass mit zunehmender Empfindlichkeit bei kürzeren Wellenlängen die verfügbaren Photolacke auch eine erhöhte Empfindlichkeit für Mechanismen der Lackvergiftung zeigen. Da die Einführung der 90 nm-Technologie ebenso eine entsprechend fortschrittliche Lithographie bei der Ausbildung einer Metallisierungsschicht erfordern kann, die für die Kontaktierung der Schaltungselemente dient, können weitere Probleme während des Strukturierens des Dielektrikums mit kleinem ε auftreten, da Stickstoff und/oder Verbindungen davon innerhalb des Materials mit kleinem ε und in anderen Schichten in dem Schichtstapel vorhanden sein können, die dann mit dem Lack, der die erhöhte Empfindlichkeit für die Lackvergiftung aufweist, Wechselwirken können.
  • Des weiteren kann die Reduzierung der Größe von Gräben und Kontaktlöchern, die in das Dielektrikum mit kleinem ε zu ätzen sind, die Anforderung an die Lackmaske hinsichtlich der Ätzselektivität für hochpräzise Photolithographieverfahren vergrößern, in denen möglicherweise eine Belichtungswellenlänge von 193 nm erforderlich ist, wodurch auch moderat dünne Lackschichten notwendig sind, wodurch die „Spurtreue” des Ätzprozesses auf Grund der exzessiven „Erosion”, beispielsweise in Form einer Eckenabrundung, der Lackmaske reduziert wird. Mit zunehmendem Aspektverhältnis von Kontaktlöchern und Gräben kann die reduzierte Ätzspurtreue zunehmend zu einem Ausfall von der Verbindungsleitungen oder zu einer reduzierten Zuverlässig der Verbindungsleitungen führen.
  • US 2004/0115565 A1 offenbart ein Verfahren zum Strukturieren einer Schicht eines dielektrisches Materials mit kleinem ε, wobei ein Oberflächenabbildungsmaterial auf dem dielektrischen Material mit kleinem ε aufgebracht wird. Nach dem Strukturieren des Oberflächenabbildungsmaterials und dem Aushärten kann die strukturierte Schicht als eine Hartmaske für den nachfolgenden Strukturierungsprozess des dielektrischen Materials mit kleinem ε verwendet werden.
  • US 2004/0185674 A1 betrifft eine Schicht aus stickstofffreiem Oxidmaterial, das als eine Hartmaske verwendet wird, um die Lackvergiftung während der Strukturierung dielektrischer Schichten mit kleinem ε zu minimieren.
  • US 2004/0121604 betrifft ein Verfahren zum Ätzen einer dielektrischen Schicht mit kleinem ε, wobei eine amorphe kohlenstoff-dotierte Schicht so strukturiert wird, dass diese als eine Hartmaske dient, um damit eine entsprechende Öffnung in die dielektrische Schicht mit kleinem ε zu übertragen.
  • US 6 350 700 B1 betrifft einen Prozess zum Abbilden von Gräben und Kontaktlochöffnungen in dielektrischen Schichten mit kleinem ε, die ein kohlenstoff-dotiertes Siliziumoxiddielektrikumsmaterial enthalten, wobei eine erste Hartmaskenschicht vorgesehen wird, um eine entsprechende Kontaktlochöffnung in dem dielektrischen Material zu bilden, während eine zweite Hartmaskenschicht zum Strukturieren eines Grabens in einem oberen Bereich des dielektrischen Materials eingesetzt wird. Es werden ein Graben in der oberen dielektrischen Schicht mit kleinem ε und eine Kontaktlochöffnung in der darunterliegenden dielektrischen Materialschicht in einem gemeinsamen Ätzprozess unter Anwendung der ersten und der zweiten Hartmaskenschicht gebildet, die dann zusammen mit den Ätzstoppschichten entfernt werden, die in dem dielektrischen Material mit kleinem ε vorgesehen sind, um das Bauelement für das Abscheiden eines entsprechenden Barrierenmaterials in dem Graben und in der Kontaktlochöffnung vorzubereiten.
  • US 6 689 695 B1 betrifft einen Strukturierungsprozess in einer dualen Damaszener-Abfolge unter Anwendung einer Mehrzweckverbundmaske, die silizium-basierte Schichten und dielektrische Polymerschichten aufweist. Nach einem Kontaktlochätzprozess wird eine entsprechende Hartmaske auf einem Polymermaterial gebildet, das eine entsprechende Kontaktlochöffnung bildet. Danach wird ein oberer Bereich des dielektrischen Materials des dielektrischen Materials mit kleinem ε auf der Grundlage der Hartmaske strukturiert, d. h. die strukturierte Siliziumschicht wird auf dem strukturierten Polymermaterial gebildet, wobei vor und während des Grabenstrukturierungsprozesses die Kontaktlochöffnung teilweise mit dem Polymermaterial gefüllt ist. Danach wird die silizium-basierte Hartmaskenschicht und anschließend die Reste des Polymermaterials entfernt.
  • US 6 514 849 B1 beschreibt ein Verfahren zum Strukturieren von Kontaktlöchern auf der Grundlage einer Abstandshalterhartmaske, wobei eine ARC-Beschichtung auf der Grundlage einer Fototlackmaske strukturiert wird, und nachfolgend werden Seitenwandabstandshalter an den entsprechenden Seitenwänden der ARC-Maske hergestellt.
  • US 6 410 437 B1 betrifft ein Verfahren zur Herstellung einer Dual-Damaszener-Ätzstruktur, in der ein erster Ätzschritt auf der Grundlage eines ersten gering selektiven Ätzmittels ausgeführt wird, um durch eine erste dielektrische Schicht und eine zweite dielektrische Schicht zu ätzen. Anschließend wird ein Grabenätzprozess als ein zweiter Ätzschritt ausgeführt, der eine hohe Selektivität in Bezug auf das darunterliegende dielektrische Material aufweist, um damit in selektiver Weise einen Graben über und um die zuvor gebildete Kontaktlochöffnung herum auszubilden, ohne dass ein übermäßiger Schaden am Material auftritt, das auf der Kontaktlochunterseite freigelegt ist.
  • US 2004/0127016 A1 beschreibt einen Damaszener-Prozess zur Herstellung von Kupferleitern, wobei eine doppelte Deckschicht eine Schicht aus Siliziumkarbid und eine Schicht aus Siliziumnitrid aufweist. Das dielektrische Material mit kleinem ε, auf dem die doppelte Deckschicht gebildet wird, wird dann auf der Grundlage einer Lackmaske strukturiert, wobei die doppelte Deckschicht für eine erhöhte Ätzgenauigkeit sorgt. Danach wird ein Teil der doppelten Deckschicht entfernt (siehe 2i, 3f), was auf der Grundlage eines Ätzprozesses zum Entfernen einer entsprechenden Ätzstoppschicht bewerkstelligt wird, die an der Unterseite der entsprechenden Öffnung angeordnet ist.
  • Angesicht der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die das Strukturieren einer dielektrischen Schicht mit kleinem ε für äußerst größenreduzierter Halbleiterbauelemente ermöglicht, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder deren Wirkung zumindest reduziert werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zum Strukturieren eines dielektrischen Materials mit kleinem ε, wie es typischerweise in modernen Halbleiterbauelementen für die Ausbildung von Metallisierungsschichten verwendet, wobei der Strukturierungsprozess zumindest teilweise auf einer Hartmaskenschicht beruht, die wiederum unter Anwendung einer modernen Lithographie zur Ausbildung einer entsprechenden Lackschicht strukturiert wird. In besonderen Ausführungsformen umfasst die Hartmaskenschicht im Wesentlichen nicht-metallische Komponenten, wodurch eine erhöhte Prozessflexibilität erreicht wird, indem gut etablierte Prozesse und Materialien verwendet werden können, und auch optische Eigenschaften der Hartmaske oder zumindest von Teilen davon können besonders so gestaltet werden, dass diese als eine ARC-(antireflektierende Beschichtung)Schicht während der Lithographie dienen.
  • Erfindungsgemäß wird die Aufgabe durch ein Verfahren gemäß Anspruch 1 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1e schematisch Querschnittsansichten eines Halbleiterbauelements mit einer Metallisierungsschicht mit einem dielektrischen Material mit kleinem ε zeigen, wobei ein Graben in dem dielektrischen Material mit kleinem ε vor der Herstellung eines Kontaktloches auf der Grundlage einer Hartmaske gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung strukturiert wird;
  • 2a bis 2c schematisch Querschnittsansichten während der Strukturierung eines dielektrischen Materials mit kleinem ε gemäß weiteren anschaulichen Ausführungsformen der vorliegenden Erfindung zeigen, wobei ein Graben in der Hartmaske gebildet wird und nachfolgend ein Strukturierungsprozess zur Bildung eines Kontaktloches durch die dielektrische Schicht mit kleinem ε und einem anschließenden Grabenätzprozess gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung ausgeführt wird; und
  • 3a bis 3g schematisch Querschnittsansichten eines Halbleiterbauelements während der Strukturierung einer dielektrischen Schicht mit kleinem ε zeigen, wobei zuerst ein Kontaktloch durch die dielektrische Schicht mit kleinem ε mittels einer Hartmaske gebildet wird und nachfolgend ein Graben gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung hergestellt wird.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen beruht die vorliegende Erfindung auf dem Konzept, dass der Strukturierungsprozess sehr moderner integrierter Schaltungen mit Metallisierungsschichten mit dielektrischen Materialien mit kleinem ε deutlich verbessert werden kann, indem der Strukturierungsprozess des dielektrischen Materials mit kleinem ε zumindest teilweise auf der Grundlage einer Hartmaske durchgeführt wird, um damit deutlich die Anforderungen zu senken, die an eine Photolackmaske gestellt werden, die konventioneller Weise zur Strukturierung von Gräben und Kontaktlöchern in dem dielektrischen Material mit kleinem ε verwendet wird. Wie zuvor erläutert ist, nähern sich die Abmessungen und die Aspektverhältnisse der entsprechenden Gräben und Kontaktlöcher dem Wert von 100 nm und sogar weniger in modernsten Bauelementen an, wodurch moderne Lithographieverfahren unter Anwendung kurzer Belichtungswellenlängen, etwa 193 nm und weniger und entsprechende Photolacke, die in diesen Wellenlängenbereichen empfindlich sind, erforderlich sind. Da die entsprechenden Lackschichten nicht mit einer beliebigen Dicke auf Grund optischer Erfordernisse hergestellt werden können, kann die Lackmaske nicht den erforderlichen Maskierungseffekt während des nachfolgenden Ätzprozesses bereitstellen, was zu einer reduzierten „Spurtreue” der geätzten Gräben und Kontaktlöcher führen kann, wodurch auch die Gleichförmigkeit und damit die Zuverlässigkeit der resultierenden Metallleitungen und Metalldurchkontaktierungen reduziert werden, insbesondere wenn die Strukturgrößen ständig verringert werden. Ferner können Lackvergiftungseffekte, d. h., die Wechselwirkung der äußerst empfindlichen Photolacke für 193 nm und weniger, zusätzlich zu der geringen Ätzgenauigkeit beitragen. Gemäß der vorliegenden Erfindung können viele dieser Probleme gelöst oder zumindest reduziert werden, indem in dem Strukturierungsprozess der dielektrischen Schicht mit kleinem ε zumindest teilweise eine Hartmaske verwendet wird. Eine Hartmaske ist als ein Material zu verstehen, das eine höhere mechanische Stabilität insbesondere bei erhöhten Temperaturen im Vergleich zu einem Photolackmaterial aufweist. In speziellen Ausführugsformen kann die Hartmaske aus nicht-metallischem Material aufgebaut sein, das die Verwendung gut bewährter Herstellungs- und Abscheidetechniken für dielektrische Materialien, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, amorphen Kohlenstoff, und dergleichen ermöglicht, wobei geeignete Materialverbindungen und Schichtzusammensetzungen so ausgewählt werden können, dass charakteristische Eigenheiten des gesamten Strukturierungsprozesses und/oder optische Eigenschaften der Hartmaskenschicht in Betracht gezogen werden, da diese in einigen Ausführungsformen auch als eine ARC-Schicht verwendet wird. Mit Bezugnahme zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 mit einem Substrat 101, das Schaltungselemente, etwa Transistoren, Kondensatoren und dergleichen enthalten kann. Der Einfachheit halber und um die vorliegende Erfindung nicht zu verdunkeln, sind derartige Elemente in 1a nicht gezeigt. Das Substrat 101 kann dann ausgebildet ein Metallgebiet oder Kontaktgebiet 102 aufweisen, das ein Gebiet zur Kontaktierung eines Schaltungselements repräsentieren kann, oder das eine Metallleitung einer entsprechenden Metallisierungsschicht repräsentieren kann. Das Halbleiterbauelement 100 umfasst ferner eine Metallisierungsschicht 103, die eine Ätzstoppschicht 104 aufweisen kann, die beispielsweise aus Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, und dergleichen aufgebaut sein kann. Über der Schicht 104 ist eine dielektrische Schicht mit kleinem ε 105 ausgebildet, die ein beliebiges geeignetes dielektrisches Material mit einer relativen Permittivität von 3,5 oder weniger aufweisen kann. Beispielsweise sind eine Vielzahl von Polymermaterialien im Stand der Technik gut bekannt, die für die dielektrische Schicht mit kleinem ε 105 verwendet werden können. In anderen Fällen kann eine Kombination aus Silizium, Kohlenstoff, Sauerstoff und Wasserstoff, die durch die Formal SiCOH repräsentiert ist, verwendet werden. Die Metallisierungsschicht 103 kann ferner eine Deckschicht 106 aufweisen, die aus einem geeigneten Material hergestellt ist, um damit der dielektrischen Schicht 105 mit kleinem ε die gewünschten mechanischen Eigenschaften zu verleihen. Beispielsweise kann die Deckschicht 106 aus Siliziumdioxid aufgebaut sein. Es sollte jedoch beachtet werden, dass die Schicht und die Materialzusammensetzung der Metallisierungsschicht 103 lediglich anschaulicher Natur ist und dass eine beliebige andere Kombination dielektrischer Materialien mit einem dielektrischen Material mit kleinem ε verwendet werden kann. Über der Metallisierungsschicht 103 ist eine Hartmaske 107 mit einem darin ausgebildeten Graben 107a gebildet. Die Hartmaske 107 kann aus einer einzelnen dielektrischen Schicht aufgebaut sein, die aus einem Material zusammengesetzt ist, das eine ausreichende Ätzselektivität zu der Metallisierungsschicht 103 zeigt, oder zumindest zu der dielektrischen Schicht mit kleinem ε 105, für ein spezifiziertes anisotropes Ätzrezept zum Strukturieren der Metallisierungsschicht 103. Beispielsweise kann in einer anschaulichen Ausführungsform die Hartmaske 107 im Wesentlichen aus Siliziumdioxid mit einer geeigneten Dicke aufgebaut sein, um damit einen ausreichenden Schutz während eines nachfolgenden Ätzprozesses zu bieten. In anderen anschaulichen Ausführungsformen kann die Hartmaske 107 zumindest teilweise aus amorphen Kohlenstoff hergestellt sein, da amorpher Kohlenstoff eine hohe Ätzresistenz gegen diverse gut bekannte Ätzrezepte zum Ätzen der dielektrischen Materialschicht mit kleinem ε 105 aufweist. In anderen Ausführungsformen kann die Hartmaske 107 eine oder mehrere Unterschichten mit unterschiedlichen Materialzusammensetzungen aufweisen. Beispielsweise können Siliziumnitrid und/oder Oxynitrid in Verbindung mit Siliziumdioxid und/oder amorphen Kohlenstoff verwendet werden. In einigen Ausführungsformen kann die Hartmaske 107 eine Ätzstoppschicht 108 aufweisen, die unter einer Schicht 109 gebildet ist, wobei die Ätzstoppschicht 108 eine deutlich reduzierte Dicke im Vergleich zu der Schicht 109 aufweisen kann und eine hohe Ätzselektivität in Bezug auf die Schicht 109 für ein oder mehrere spezifische Rezepte, wie sie im Stand der Technik gut bekannt sind, aufweisen kann. Z. B. kann die Schicht 109 aus Siliziumdioxid aufgebaut sein, wohingegen die Ätzstoppschicht 108 Siliziumnitrid aufweisen kann, wobei jedoch beliebige andere geeignete Materialzusammensetzungen verwendet werden können. In anderen Ausführungsformen kann die Ätzstoppschicht 108 weggelassen werden. Des weiteren kann in einer anschaulichen Ausführungsform die Hartmaske 107 eine Deckschicht 110 aufweisen, die aus einem im Wesentlichen stickstofffreien Material aufgebaut ist, wodurch die Wahrscheinlichkeit einer Lackvergiftung einer Lackmaske 111 reduziert wird, die über der Hartmaske 107 ausgebildet ist. Wenn beispielsweise die Schicht 109 Stickstoff oder ein anderes Material aufweist, das nicht in direkten Kontakt mit der Lackmaske 111 geraten soll, kann die Deckschicht 110 beispielsweise in Form von Siliziumdioxid, Siliziumkarbid und dergleichen vorgesehen werden, um im Wesentlichen eine chemische Reaktion des Photolacks mit Stickstoff oder Stickstoffradikalen zu verhindern. In einer anschaulichen Ausführungsform können die Hartmaske 107 oder zumindest Teile davon, beispielweise die Deckschicht 110 und die Schicht 109, so hergestellt sein, dass diese als eine ARC-Schicht während des Strukturierens der Lackmaske 111 dienen. Zu diesem Zweck kann zumindest eine optische Eigenschaft der Hartmaske im Voraus bestimmt werden, die geeignet sein kann, um eine Rückreflektion einer spezifizierten Belichtungsstrahlung in die Lackschicht während des Lithographieprozesses während der Strukturierung der Lackmaske 111 zur reduzieren.
  • Wie zuvor erläutert ist, können für ständig kleiner werdende Strukturgrößen Belichtungswellenlängen von 193 nm oder sogar weniger für den Photolithographieprozess angewendet werden. Folglich können optische Eigenschaften, etwa der Brechungsindex und der Extinktionskoeffizient der Hartmaske 107 durch geeignetes Auswählen ihrer Materialzusammensetzung ausgewählt werden, um damit in Kombination mit einer spezifizierten Schichtdicke die gewünschte antireflektierende Wirkung zu erreichen. Somit kann ein Sollwert für mindestens eine optische Eigenschaft im Voraus ausgewählt werden und kann dann in nachfolgenden Fertigungsprozessen angewendet werden, um die erforderlichen Eigenschaften der Hartmaske 107 zu erhalten.
  • In einer anschaulichen Ausführungsform kann die Deckschicht 110 aus Siliziumdioxid aufgebaut sein und die Schicht 109 kann amorphen Kohlenstoff aufweisen, wobei eine Dicke des Siliziumdioxids ungefähr 10 nm oder weniger beträgt, um damit nicht das optische Gesamtverhalten der Hartmaske 107 zu beeinflussen, wohingegen die Schicht 109, d. h. der amorphe Kohlenstoff, mit einer Schichtdicke im Bereich von 30 nm bis 60 nm vorgesehen ist, um die erforderliche optische Dicke als eine ARC-Schicht bereitzustellen. In anderen anschaulichen Ausführungsformen kann die Schicht 109 Siliziumoxinitrid aufweisen, wobei die Materialzusammensetzung, d. h. das Verhältnis von Sauerstoff und Stickstoff so eingestellt wird, dass das gewünschte optische Verhalten erreicht wird. In noch anderen anschaulichen Ausführungsformen kann eine separate ARC-Schicht zusätzlich zu der Hartmaske 107 vorgesehen sein, um individuell die Hartmaske an die ätzspezifischen Erfordernisse anzupassen, während dennoch die Möglichkeit für eine spezielle Einstellung der optischen Eigenschaften während des Lithographieprozesses während das Strukturieren der Lackmaske 111 gegeben ist. Der Einfachheit halber ist eine derartige zusätzliche ARC-Schicht nicht gezeigt.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung von Schaltungselementen einschließlich des Kontakt- oder Metallgebiets 102 durch gut etablierte Techniken, kann die Metallisierungsschicht 103 durch Abscheiden der Ätzstoppschicht 104 mittels beispielsweise gut etablierter plasmaunterstützter CVD-Techniken oder andere geeignete Abscheideverfahren hergesellt werden, woran sich die Herstellung der dielektrischen Schicht mit kleinem ε 105 anschließt, was durch gut bekannte Aufschleuder-Techniken und/oder CVD-Techniken bewerkstelligt werden kann. Danach kann die Deckschicht 106, falls diese vorgesehen ist, z. B. durch CVD hergestellt werden, woran sich das Abscheiden einer Hartmaskenschicht mit einer Materialzusammensetzung anschließt, wie dies zuvor in Bezug auf die Hartmaske 107 erläutert ist. Beispielsweise können gut etablierte plasmaunterstützte CVD-Techniken für die Herstellung von dielektrischen Materialien, etwa Siliziumnitrid, Siliziumdioxid, Siliziumoxinitrid, Siliziumkarbid, stickstoffangereichtes Siliziumkarbid, amorpher Kohlenstoff, und dergleichen verwendet werden können, wobei, wie zuvor erläutert ist, ein entsprechender Abscheideprozess auf der Grundlage mindestes eines Sollwertes für mindestes eine optische Eigenschaft der Hartmaskenschicht so gesteuert werden kann, dass das spezifizierte optische Verhalten erreicht wird, wenn die Hartmaske 107 gleichzeitig als eine ARC-Schicht dient. Danach kann eine weitere optionale ARC-Schicht abgeschieden werden und es kann eine Lackschicht über der Hartmaskenschicht gebildet werden, wobei vorteilhafterweise eine Dicke der Lackschicht entsprechend den Lithographie-spezifischen Erfordernissen ausgewählt wird, anstatt das Ätzverhalten während eines anisotropen Ätzprozesses für die Metallisierungsschicht 103 zu berücksichtigen, wie dies in der konventionellen Lacktechnik der Fall ist, da die Lackschicht in dieser Herstellungsphase lediglich für die Strukturierung der Hartmaske 107 verwendet wird. Somit kann in der nachfolgenden Photolithographie die Lackschicht strukturiert werden, um die Lackmaske 111 zu bilden, die darin einen Graben 111a aufweist, dessen Abmessungen mit hoher Präzision definiert sind. Ferner sind, wie zuvor erläutert ist, in einigen speziellen Ausführungsformen zumindest Teile der Hartmaske, d. h. der Hartmaskenschicht, aus einem im Wesentlichen stickstofffreien Material aufgebaut, um damit deutlich die Auswirkung der Lackvergiftung zu reduzieren, wodurch ebenfalls die Gesamtgenauigkeit des Strukturierungsprozesses verbessert wird. Beispielsweise kann zumindest die Schicht 110 aus einem im Wesentlichen stickstofffreien Material, etwa Siliziumdioxid, aufgebaut sein. Nach der Herstellung der Lackmaske 111 kann die Hartmaskenschicht strukturiert werden, um damit den Graben 107a entsprechend den Abmessungen des Grabens 111a zu erhalten, indem ein geeigneter anisotroper Ätzprozess auf der Grundlage gut etablierter Prozessrezepte ausgeführt werden, die so gestaltet sind, um durch das Material oder die Materialien der Hartmaskenschicht zu ätzen. Wenn die Ätzstoppschicht 108 vorgesehen ist, kann der Ätzprozess durch die Schicht 109 zuverlässig in und auf der Schicht 108 gestoppt werden. Danach kann die Lackmaske 111 auf der Grundlage gut etablierter Lackentfernungsprozesse, etwa einem Ätzprozess auf der Grundlage eines Sauerstoffplasmas entfernt werden.
  • 1b zeigt schematisch das Halbleiterbauelement 110 in einem weiter fortgeschrittenen Herstellungsstadium. Hier ist der Graben 105a in einem oberen Bereich 105u der dielektrischen Schicht mit kleinem ε 105 ausgebildet. Während der Herstellung des Grabens 105a kann die Ätzstoppschicht 108 und die Deckschicht 106 mittels geeigneter anisotroper oder isotroper Ätzrezepte geöffnet werden, woran sich ein anisotroper Ätzprozess anschließt, um den Graben 105a zu bilden, während die Hartmaske 107 als eine Ätzmaske fungiert, wodurch eine verbesserte Übertragungsgenauigkeit und eine verbesserte Ätzwiderstandsfähigkeit im Vergleich, zu einer konventionellen Lackmaske bereitgestellt wird.
  • 1c zeigt schematisch das Halbleiterbauelement 100 mit einer zweiten Lackmaske 113, die über der Hartmaske 107 gebildet ist. Des weiteren ist eine organische ARC-Schicht 112 zwischen der zweiten Lackmaske 113 und der Hartmaske 107 ausgebildet. Die organische ARC-Schicht 112 kann auch den Graben 105a und den Graben 107a füllen. Die ARC-Schicht 112 kann durch gut etablierte Aufschleuder-Verfahren oder andere Verfahren zum Auftragen eines flüssigen Polymermaterials gebildet werden, wie es typischerweise in Dual-Damaszener-Techniken zur Herstellung von Kontaktlöchern und Gräben angewendet wird. Danach kann eine Lackschicht abgeschieden und so strukturiert werden, dass eine Kontaktlochöffnung 113a darin ausgebildet wird, die als eine Ätzmaske zur Herstellung eines Kontaktlochs durch die dielektrische Schicht 105 zu verwenden ist. Dazu kann ein geeignetes anisotropes Ätzrezept angewendet werden, um durch das ARC-Material 112 und nach dem Erreichen der Unterseite des Grabens 105a durch die verbleibende dielektrische Schicht mit kleinem ε 105 zu ätzen. Während dieses Ätzprozesses kann die Lackmaske 113 eine hohe Ätzgenauigkeit, zumindest innerhalb des Materials 112, sicherstellen, das dann als eine weitere Ätzmaske zum Ätzen durch die dielektrische Schicht 105 dienen kann, selbst wenn die Lackmaske 113 oder zumindest ein merklicher Teil davon bereits durch den Ätzprozess abgetragen ist. Auf Grund des Vorhandenseins der Hartmaske 107 bleiben jedoch obere Bereiche des Grabens 105a im Wesentlichen unbeeinflusst von dem anisotropen Ätzprozess, selbst wenn merkliche Anteile des ARC-Materials 112 abgetragen werden, falls die Lackmaske 112 vollständig während des anisotropen Ätzprozesses verbraucht wird. Danach können die Lackmaske 113, falls diese durch den Ätzprozess nicht verbraucht wurde, und die Reste der ARC-Schicht 112 durch gut etablierte selektive Ätzrezepte entfernt werden.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung. In diesen Ausführungsformen kann die Hartmaske 107 nach der Herstellung des Grabens 105a und der Kontaktlochöffnung 111b, die sich von der Unterseite des Grabens 105a zu der Ätzstoppschicht 104 erstreckt, entfernt werden. Zu diesem Zweck können der Graben 105a und die Kontaktlochöffnung 111b durch ein geeignetes Material 114, etwa Photolack, oder ein anderes organisches Material, etwa ein ARC-Material, und dergleichen gefüllt werden. in 1d ist der Graben 105a so gezeigt, dass dieser im Wesentlichen bis zu der Hartmaskenschicht 107 gefüllt ist, während in anderen Ausführungsformen der Graben 105a lediglich teilweise gefüllt sein kann. Beispielsweise können die Kontaktlochöffnung 111b und der Graben 105a durch Beschichten des Bauelements 100 mit Photolack und Belichten des Photolacks zur Entfernung des Lackes von horizontalen Bereichen der Hartmaske und Bilden einer Vertiefung des Lackes 114 innerhalb des Grabens 105a gefüllt werden. Danach kann die Hartmaske 107 oder zumindest Teile davon durch einen selektiven Ätzprozess entfernt werden, der als ein isotroper Ätzprozess und/oder ein anisotroper Ätzprozess gestaltet sein kann. Der Ätzprozess kann so gestaltet sein, dass dieser an der Ätzstoppschicht 108, falls diese vorgesehen ist, oder an der Deckschicht 106 stoppt. Es sollte beachtet werden, dass der Ätzprozess keine besondere Ätzselektivität zwischen dem Material 114 und den Materialien der Ätzstoppschicht 107 erfordert, solange die Ätzrate des Materials 114 ähnlich zu der Ätzrate des Materials der Hartmaske 107 ist, wenn der Graben 105a so aufgefüllt ist, dass er im Wesentlichen bündig zu der Hartmaske 107 ist, wie dies in 1d gezeigt ist. In anderen Fällen, wenn das Material 114 deutlich innerhalb des Grabens 105a abgesenkt ist, kann ein Ätzrezept angewendet werden, das eine moderat hohe Selektivität zwischen dem Material 114 und der Hartmaske 107 aufweist.
  • In anderen Ausführungsformen kann das Bauelement 100, wie es in 1d gezeigt ist, einem CMP-(chemisch-mechanischen Polier)Prozess zum Entfernen der Hartmaske 107 oder zumindest Bereichen davon unterzogen werden. In diesem Falle sorgt das Material 114 für die erforderliche mechanische Stabilität der Metallisierungsschicht 103 während des CMP-Prozesses. In diesem Falle können eine oder beide der Schichten 108 und 106 als eine CMP-Stoppschicht dienen, um damit ein zuverlässiges Bestimmen des Endes des CMP-Prozesss zu ermöglichen, wodurch auch eine hohe Prozessgleichförmigkeit sichergestellt wird. Beispielsweise kann die Schicht 108 in Form einer Siliziumnitridschicht vorgesehen sein, die eine deutlich erhöhte Härte aufweist, wodurch diese als eine mechanische Stoppschicht wirkt.
  • 1e zeigt schematisch das Bauelement 100 nach Abschluss eines Ätzprozesses und/oder eines CMP-Prozesses zum Entfernen der Hartmaske 107 oder zumindest von Bereichen davon. In diesem Beispiel kann die Hartmaske 107 im Wesentlichen entfernt sein, wobei die Stoppschicht 108 noch anwesend sein kann. Die Stoppschicht 108 kann dann durch einen beliebigen geeigneten selektiven Ätzprozess entfernt werden, unabhängig davon, ob die Stoppschicht 108 während eines CMP-Prozesses oder während eines selektiven Ätzprozesses verwendet wurde. Ferner kann das Material 114 durch beispielsweise gut etablierte Ätzprozesse auf der Grundlage eines Sauerstoffplasmas entfernt werden. Danach kann die weitere Bearbeitung des Bauelements 100 durch beispielweise Öffnen der Ätzstoppschicht 104 und Bilden einer Barrierenschicht und einer Saatschicht in dem Graben 105a und der Kontaktlochöffnung 111b fortgesetzt werden. Danach kann ein Metall eingefüllt werden, um damit Metallleitungen und Metalldurchkontaktierungen zu bilden, wie dies nachfolgend detaillierter mit Bezugnahme zu den 3 beschrieben ist.
  • Folglich kann der Prozess zum Strukturieren der Metallisierungsschicht 103 deutlich für äußerst größenreduzierte Bauelement, die Grabenbreiten von 100 nm und sogar darunter und Kontaktlöcher mit einem Durchmesser von 100 nm und sogar weniger mit einem Aspektverhältnis von 4 und mehr erfordern, verbessert werden, indem die Hartmaske 107 vorgesehen wird – in speziellen Ausführungsformen als ein nicht metallisches Material –, um zumindest den Graben 105a zu strukturieren, um damit eine hohe Ätzgenauigkeit zu erreichen, selbst wenn ein Lack für 193 nm Belichtungswellenlängen verwendet wird.
  • Mit Bezug zu den 2a bis 2c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben. Wenn diese Ausführungsformen beschrieben werden, sind ähnliche oder identische Komponenten durch die gleichen Bezugsnummern belegt, mit Ausnahme der führenden Ziffer, die eine „2” anstatt einer „1” ist, wie dies in den 1a bis 1e der Fall ist. Folglich wird eine detailliere Beschreibung dieser entsprechenden Komponenten weggelassen und die zuvor erläuterten Kriterien im Hinblick auf die Herstellung und die Materialzusammensetzung solcher Komponenten gelten auch in diese Ausführungsformen.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, das darauf ausgebildet ein Kontakt- oder Metallgebiet 202 gefolgt von einer Metallisierungsschicht 203 aufweist, die eine Deckschicht 206 und eine Ätzstoppschicht 204 aufweisen kann, wobei eine dielektrische Schicht 205 mit kleinem ε dazwischen angeordnet ist. Eine Hartmaskenschicht 207, die ein oder mehrere Schichten aufweisen kann, etwa eine Deckschicht 210 und eine Ätzstoppschicht 208, und eine dazwischen angeordnete Schicht 209 ist über der Metallisierungsschicht 203 vorgesehen. In einigen Ausführungsformen kann eine optionale ARC-Schicht 215 auf der Hartmaskenschicht 207 gebildet sein, wenn die Materialzusammensetzung und die Dicke der Hartmaskenschicht 207 nicht angepasst sind, um die reflektierenden Eigenschaften bereitzustellen, die in einer nachfolgenden Photolithographie mit einer spezifizierten Belichtungswellenlänge erforderlich sind. In anderen Ausführungsformen kann die optionale ARC-Schicht 215 weggelassen werden und die entsprechenden optischen Eigenschaften der Hartmaskenschicht 207 oder zumindest von Bereichen davon können so angepasst sein, dass die erforderliche antireflektierenden Eigenschaften bereit gestellt werden, wie dies auch mit Bezug zu 1a beschrieben ist. Das Bauelement 200 umfasst ferner eine Lackmaske 211 mit einer darin ausgebildeten Grabenöffnung 211a.
  • Ein typischer Prozessablauf zur Herstellung des Bauelements 200, wie es in 2a gezeigt ist, kann im Wesentlichen die gleichen Prozessschritte aufweisen, wie sie bereits mit Bezugnahme zu 1a beschrieben sind. Sodann kann nach der Bildung der Lackmaske 211 ein anisotroper Ätzprozess ausgeführt werden, um den Graben 211a in der Hartmaskenschicht 207 zu strukturieren, wie dies zuvor auch mit Bezugnahme zu den 1a und 1b beschrieben ist. Danach kann die Lackmaske 211 durch beliebige geeignete Lackentfernungsprozesse abgetragen werden. Wenn die optionale ARC-Schicht 215 vorgesehen ist, kann diese Schicht gemeinsam oder separat zu der Lackmaske 211 entfernt werden.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Das Bauelement umfasst eine ARC-Schicht 212, die aus einem organischen Material hergestellt ist, wobei die ARC-Schicht 212 auch den Graben 207a der Hartmaskenschicht 207 füllt, der auf der Grundlage des Grabens 211a (siehe 2a) gebildet worden ist. Ferner kann eine zweite Lackmaske 213 auf der ARC-Schicht 212 über dem Graben 207a gebildet sein, die eine Kontaktlochöffnung 213a aufweist. Die ARC-Schicht 212 und die Lackmaske 213 können durch gut etablierte Prozesse ähnlich zu jenen, wie sie mit Bezug zu den 1c und 1d beschrieben sind, hergestellt werden. Danach kann ein anisotroper Ätzprozess ausgeführt werden, um durch die Metallisierungsschicht 203 zu ätzen, wodurch eine entsprechende Öffnung durch die dielektrische Schicht mit kleinem ε 205 gebildet wird, die sich bis zu der Ätzstoppschicht 204 hinab erstreckt. Während dieses anisotropen Ätzprozesses beeinflusst in der Regel die Erosion der zweiten Lackmaske 213 nicht nachteilig die Hartmaske 207 auf Grund ihrer hohen Resistenz gegenüber der Ätzchemie. Nach Abschluss des anisotropen Ätzprozesses können die ARC-Schicht 212 und die zweite Lackmaske 213 durch gut etablierte Prozesse entfernt werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200, wobei eine Kontaktlochöffnung 211b, die während des vorhergehenden anisotropen Ätzrprozesses gebildet worden ist, zumindest teilweise mit einem geeigneten Material, etwa einem Photolack zum Schutz der Kontaktlochöffnung 211b während eines nachfolgenden Grabenätzprozesses gefüllt ist, der als ein anisotroper Ätzprozess gestaltet ist, während die Hartmaskenschicht 207 als eine Ätzmaske zur Herstellung eines entsprechenden Grabens 205a verwendet wird, wie dies durch gestrichelte Linien in der 2c dargestellt ist. Danach kann der Graben 205a durch ein geeignetes organisches Material möglicherweise nach dem Entfernen des organischen Materials innerhalb der Kontaktlochöffnung 211b gefüllt werden und die Hartmaske 207 kann zumindest teilweise durch einen entsprechend gestalteten Ätzprozess und/oder durch einen CMP-Prozess entfernt werden, wie dies auch mit Bezugnahme zu 1d beschrieben ist. Danach kann das Material entfernt werden und die Herstellungssequenz kann fortgesetzt werden, indem die Ätzstoppschicht 204 geöffnet und ein geeignetes Metall oder metallenthaltende Materialien eingefüllt werden. In anderen Ausführungsformen können das Öffnen der Ätzstoppschicht 204 und das Einfüllen des Metalls ausgeführt werden, wenn die Hartmaskenschicht 207 noch vorhanden ist, wobei der Entfernungsprozess zu einem späteren Zeitpunkt stattfinden kann, wie dies nachfolgend detaillierter beschrieben ist.
  • Mit Bezug zu den 3a bis 3e werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, wobei identische Bezugszeichen für ähnliche oder identische Komponenten verwendet werden, wie sie bereits mit Bezugnahme zu den 1a bis 1e und 2a bis 2c beschrieben sind, wohingegen eine führende „3” anstelle einer führenden „1” oder „2” verwendet ist.
  • In 3a umfasst ein Halbleiterbauelement 300 ein Substrat 201 mit einem darauf ausgebildeten Kontaktgebiet oder Metallgebiet 302, an das sich eine Metallisierungsschicht 303 anschließt, die eine Ätzstoppschicht 304, eine dielektrische Schicht mit kleinem ε 305 und eine Deckschicht 306 enthalten kann. Wie zuvor bereits bemerkt ist, können andere Konfigurationen für die Metallisierungsschicht 303 mit einem Dielektrikum mit kleinem ε gemäß den Bauteilerfordernissen angewendet werden. Eine Hartmaske 307 ist über der Metallisierungsschicht 303 ausgebildet, wobei die Hartmaske 307 aus einer oder mehreren Teilschichten und Materialien aufgebaut sein kann, wie dies zuvor bereits dargelegt ist. Beispielsweise kann die Hartmaske 307 eine Ätzstoppschicht 308 und eine erste Maskenschicht 309a und eine zweite Maskenschicht 309b aufweisen, die Materialien aufweisen können, die eine hohe Ätzselektivität zueinander in Bezug auf ein spezifiziertes Ätzrezept aufweisen. Des weiteren können die erste und die zweite Maskenschicht 309a, 309b beide eine moderat hohe Ätzselektivität zu der dielektrischen Schicht mit kleinem ε 305 aufweisen. In anderen Ausführungsformen kann die Hartmaskenschicht 307 eine Zusammensetzung und eine Struktur aufweisen, wie dies im Hinblick auf die vorhergehenden Ausführungsformen beschrieben ist. Beispielsweise kann die Materialzusammensetzung der Hartmaske 307 so ausgewählt sein, dass diese als eine ARC-Schicht in einem nachfolgenden Photolithographieprozess dient. In den gezeigten Ausführungsformen kann zumindest die zweite Maskenschicht 309b so gestaltet sein, dass diese als eine ARC-Schicht für eine spezifizierte Belichtungswellenlänge dient. Ferner kann der obere Bereich der Hartmaske 307, d. h. die Maskenschicht 309b oder ein Teil davon oder eine separate Schicht, die über der Maskenschicht 209b ausgebildet ist, als ein im Wesentlichen stickstofffreies Material vorgesehen sein, etwa Siliziumdioxid, amorpher Kohlenstoff, Siliziumkarbid, und dergleichen. Es sollte beachtet werden, dass die erste und/oder die zweite Schicht 309a, 309b aus zwei oder mehreren Teilschichten aufgebaut sein kann. Z. B. kann eine zusätzliche Deckschicht (nicht gezeigt) in der zweiten Maskenschicht 209b eingebaut sein, insbesondere wenn die Schicht 309b aus einem Material aufgebaut ist, das nicht in direktem Kontakt mit dem Photolackmaterial geraten soll.
  • Des weiteren umfasst das Halbleiterbauelement 300 eine Lackmaske 313, die über der Hartmaske 307 ausgebildet ist, wobei die Lackmaske 313 auf der Hartmaske 307 gebildet ist, wenn die Hartmaske so gestaltet ist, um als eine ARC-Schicht zu dienen, wohingegen in anderen Ausführungsformen eine optionale ARC-Schicht (nicht gezeigt) zwischen der Lackmaske 313 und der Hartmaske 307 vorgesehen sein kann. Die Lackmaske 313 ist so strukturiert, dass diese eine Kontaktlochöffnung 313a aufweist.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 300, wie es in 3a gezeigt ist, kann die Prozesssequenzen aufweisen, wie sie zuvor beschrieben sind. Insbesondere kann ein entsprechend gestalteter anisotroper Ätzrprozess auf der Grundlage der Lackmaske 313 ausgeführt werden, um eine Kontaktlochöffnung 307b in der Hartmaske 307 zu bilden. Wenn beispielsweise die Lackmaske 307 die erste und die zweite Maskenschicht 309a, 309b aufweist, können unterschiedliche Ätzchemien erforderlich sein, um durch die zweite Maskenschicht 309b und durch die erste Maskenschicht 309a zu ätzen. In anderen Ausführungsformen kann eine einzelne Ätzchemie ausreichend sein, wenn die Lackmaske 313 eine ausreichende Ätzgenauigkeit sicherstellt, um die Kontaktlochöffnung 307b innerhalb der Hartmasken 307 zuverlässig zu bilden. Danach kann die Lackmaske 313 entfernt werden und ein weiterer anisotroper Ätzprozess mit beliebigen Prozessen, die beispielsweise zum Öffnen der Ätzstoppschicht 308 und der Deckschicht 306 erforderlich sind, können ausgeführt werden, um durch die dielektrische Schicht mit kleinem ε 305 zu ätzen.
  • 3b zeigt schematisch das Halbleiterbauelement 300 nach der Herstellung einer Kontaktlochöffnung 311b in der dielektrischen Schicht mit kleinem ε 305. Auf Grund der Hartmaske 307 kann eine hohe Abbildungsgenauigkeit der Kontaktlochöffnung 311b in Bezug auf die Öffnung 307b erreicht werden. In einigen Ausführungsformen kann nach der Herstellung der Kontaktlochöffnung 311b eine weitere Lackmaske zum Strukturieren eines Grabens in dem oberen Bereich der dielektrischen Schicht mit kleinem ε 305 gebildet werden. Dazu können ähnliche Prozesse, wie sie bereits für die Strukturierung der Hartmaskenschichten 107 und 207 beschrieben sind, angewendet werden. In anderen Ausführungsformen kann ein Teil der Hartmaske 307 entfernt werden, um damit eine verbesserte Prozessgleichförmigkeit für die nachfolgenden Fertigungsprozesse zu erreichen. Beispielsweise kann die Kontaktlochöffnung 311b mit einem geeigneten Material, etwa Photolack, einem organischen ARC-Material und dergleichen aufgefüllt werden, und es kann ein Ätzprozess, der isotrop oder anisotrop ist, ausgeführt werden, um einen oberen Bereich der Hartmaske 307 zu entfernen, etwa die zweite Maskenschicht 309b, wobei der Ätzprozess zuverlässig an der ersten Maskenschicht 309a auf Grund der hohen Ätzselektivität angehalten werden kann. Z. B. kann die zweite Maskenschicht 309b aus Siliziumdioxid, amorphen Kohlenstoff oder einer anderen Zusammensetzung davon aufgebaut sein, wohingegen die erste Maskenschicht 309 im Wesentlichen aus Siliziumnitrid aufgebaut sein kann. Folglich können gut bekannte selektive Ätzrezepte angewendet werden, um die zweite Maskenschicht 209b zu entfernen, ohne dabei die erste Maskenschicht 309a unnötig zu beeinflussen. Folglich kann ein hohes Maß an Dickengleichförmigkeit über das Substrat 301 hinweg für die nachfolgenden Fertigungsprozesse erreicht werden.
  • 3c zeigt schematisch das Halbleiterbauelement 300, wobei ein Bereich der Hartmaske entfernt ist. Die Hartmaske 307 umfasst nun die erste Maskenschicht 309a und die Ätzstoppschicht 308, falls diese vorgesehen ist. Des weiteren ist eine zweite Lackmaske 311 über der Maskenschicht 309a ausgebildet, wobei eine organische ARC-Schicht 312 dazwischen ausgebildet sein kann. Ferner kann die ARC-Schicht 312 auch die Kontaktlochöffnung 311b ausfüllen. Die Lackmaske 311 und die ARC-Schicht 312 können gemäß gut etablierter Prozesse hergestellt werden, wie sie auch zuvor mit Bezug zu den vorhergehenden Ausführungsformen beschrieben sind. Somit kann während der Herstellung der Lackmaske 311 eine entsprechende Grabenöffnung 311a darin gebildet werden, die nachfolgend in die verbleibende Hartmaskenschicht 307, d. h. in die erste Maskenschicht 309a, übertragen wenden kann. Dazu kann ein geeigneter ansiotroper Ätzprozess ausgeführt werden, um durch die ARC-Schicht 312 und zumindest die Maskenschicht 309a zu ätzen. Während dieses anisotropen Ätzprozesses kann die Ätzstoppschicht 308, falls diese vorgesehen ist, zuverlässig den Ätzprozess stoppen, wobei die Ätzstoppschicht 308 dann in einem separaten isotropen oder anisotropen Ätzprozess geöffnet werden kann.
  • 3d zeigt schematisch das Bauelement 300 nach Abschluss des oben beschriebenen anisotropen Ätzprozesses. Somit umfasst die Hartmaske 307, d. h. die erste Maskenschicht 309a, eine entsprechende Grabenöffnung 307a. Die Lackmaske 311 und die ARC-Schicht 312 können entfernt sein, und die Öffnung kann erneut gefüllt sein, oder zumindest ein Teil der ARC-Schicht 312 kann noch vorhanden sein, so dass damit ein merklicher Anteil der Kontaktlochöffnung 311b mit dem Material der Schicht 312 gefüllt ist. Danach kann ein weiterer anisotroper Ätzprozess ausgeführt werden, um einen Graben in dem oberen Bereich der dielektrischen Schicht mit kleinem ε 305 zu bilden. Während dieses anisotropen Ätzprozesses wird eine hohe Ätzgenauigkeit auf Grund der ätzresistenten Maske 309a erreicht, während die Kontaktlochöffnung 311b von dem verbleibenden Material 312 oder einem anderen Material, das erneut in die Kontaktlochöffnung 311b gefüllt worden sein kann, wenn die vorhergehende ARC-Schicht 312 vollständig entfernt wunde, geschützt ist.
  • 3e zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium gemäß weiterer anschaulicher Ausführungsformen. In diesen Ausführungsformen ist eine Grabenöffnung 307a in der dielektrischen Schicht mit kleinem ε 305 ausgebildet, und die Hartmaske 307 wurde beispielsweise durch einen der zuvor beschriebenen Prozessabläufe entfernt. D. h., ein geeignetes Material, etwa Photolack, kann in die Grabenöffnung 307a und die Kontaktlochöffnung 311b eingefüllt sein, und die Hartmaske 207 kann durch chemisch-mechanisches Polieren und/oder einen Ätzprozess entfernt sein. Danach kann der weitere Fertigungsvorgang fortgesetzt werden, indem beliebige geeignete Barrierenschichten und entsprechende Metallmaterialien, etwa Kupfer und dergleichen eingefüllt werden.
  • 3f zeigt das Bauelement 300 schematisch gemäß alternativer Ausführungsformen, in denen die Hartmaske 307 nicht entfernt ist und während der weiteren Bearbeitung zum Einfüllen geeigneter Metallmaterialien in den Graben 307a und die Kontaktlochöffnung 311b beibehalten wird. 3f zeigt das Halbleiterbauelement 300 mit einer Barrierenschicht 306, die auf der Hartmaske 307 und auf Oberflächen des Grabens 307a und der Kontaktlochöffnung 311b ausgebildet ist. Des weiteren ist eine Metallschicht 317 auf der Barrierenschicht 316 ausgebildet, um damit den Graben 307a und die Kontaktlochöffnung 311b vollständig zu füllen. In anspruchsvollen Halbleiterbauelementen, in denen die Ausbildung von Metallisierungsschichten mit Metallleitungen und Kontaktdurchführungen mit lateralen Abmessungen von 100 nm oder sogar weniger erforderlich ist, kann die Metallschicht 317 im Wesentlichen aus Kupfer, Kupferlegierungen oder anderen äußerst leitenden Metallmaterialien hergestellt sein. Des weiteren kann die Barrierenschicht 316 aus beliebigen geeigneten Materialien aufgebaut sein, die eine Diffusion in die Metallschicht und aus der Metallschicht heraus verhindern, und die insbesondere ein Herausdiffundieren von Kupferatomen verhindern. Zum Beispiel kann die Barrierenschicht 316 aus einer oder mehreren Schichten aufgebaut sein, die Materialien enthalten, etwa Tantal, Tantalnitrid, Titan, Titannitrid, und/oder andere geeignete Materialien. Typischerweise kann die Barrierenschicht 316 durch moderne gut etablierte Sputter-Abscheidetechniken oder durch Atomlagenabscheidung (ALD) hergestellt werden, abhängig von den Bauteil- und Prozesserfordernissen. Danach kann eine Saatschicht nicht gezeigt) beispielsweise durch Sputter-Abscheidung, stromloses Plattieren, ALD und dergleichen abgeschieden werden. Anschließend kann die Metallschicht 317 durch beispielsweise Elektroplattieren, stromloses Plattieren oder eine Kombination davon abgeschieden werden. In diesem Abscheideprozess wird die Metallschicht 317 typischerweise so abgeschieden, dass diese ein gewisses Maß an Überschuss aufweist, so dass das Entfernen überschüssigen Materials nach dem Abscheiden der Metallschicht 317 erforderlich ist. Das Entfernen des überschüssigen Materials der Schicht 317 kann durch einen elektrochemischen Ätzprozess und/oder CMP bewerkstelligt werden. Während oder nach dem Entfernen des überschüssigen Metalls der Schicht 317 kann die Hartmaske 307 entfernt werden. in einer anschaulichen Ausführungsform wird die Hartmaske 307 durch einen speziell gestalteten CMP-Prozess entfernt, nachdem das überschüssige Material der Schicht 317 durch CMP abgetragen wurde.
  • 3g zeigt schematisch das Bauelement 300 nach dem Entfernen der Hartmaske 307, wobei die Stoppschicht 308, falls diese vorgesehen ist, ebenso durch CMP oder durch Ätzen entfernt sein kann, oder wobei die Deckschicht 306 als eine CMP-Stoppschicht verwendet worden sein kann. Somit umfasst das Bauelement 300 eine metallgefüllte Leitung, d. h. den metallgefüllten Graben 307, und ein metallgefülltes Kontaktloch, d. h. die metallgefüllte Durchkontaktierung 311b.
  • Es gilt also: die vorliegende Erfindung stellt eine verbesserte Technik zum Strukturieren von dielektrischen Schichten mit kleinem ε in modernen Halbleiterbauelementen mit einem hohen Maß an Ätzübertragungsgenauigkeit durch Verwenden einer entsprechenden Hartmaske, insbesondere einer nicht-metallischen Hartmaske bereit, wobei ein hohes Maß an Flexibilität bei der Gestaltung des gesamten Strukturierungsprozesses ermöglich wird. Beispielsweise kann die vorliegende Erfindung effizient in „Kontaktloch zuerst-Graben zuletzt”-Techniken oder Graben zuerst-Kontaktloch zuletzt”-Techniken in dem Damaszener-Strukturierungsprozessablauf angewendet werden. Des weiteren kann die Hartmaske so gestaltet sein, dass diese gleichzeitig als eine ARC-Schicht dient, wodurch die Prozesskomplexität verringert wird. Des weiteren können Materialien für die nicht metallische Hartmaske so ausgewählt werden, dass die Gefahr einer Lackvergiftung vermieden oder wesentlich reduziert wird, die ansonsten in Verbindung mit äußerst empfindlichen Photolacken anzutreffen ist, die für Belichtungswellen von 193 nm oder sogar weniger eingestellt sind.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung wenden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu erachten.

Claims (17)

  1. Verfahren mit: Bilden einer strukturierten Hartmaske aus einer Hartmaskenschicht über einer dielektrischen Schicht mit kleinem ε einer Halbleitermetallisierungsschicht, wobei die Hartmaskenschicht zwei oder mehr gestapelte Teilschichten aufweist, Strukturieren der dielektrischen Schicht mit kleinem ε durch anisotropes Ätzen der dielektrischen Schicht mit kleinem ε unter Verwendung der strukturierten Hartmaske als eine Ätzmaske; Bilden einer Kontaktlochöffnung und eines Grabens in der Schicht mit kleinem ε; und Entfernen zumindest einer der Teilschichten der Hartmaskenschicht durch Füllen der Kontaktlochöffnung und des Grabens mit organischem Material und Entfernen der mindestens einen Teilschicht durch chemisch mechanisches Polieren und/oder selektives Ätzen unter Verwendung einer weiteren der Teilschichten als Stoppschicht.
  2. Verfahren nach Anspruch 1, wobei Bilden der strukturierten Hartmaske umfasst: Bilden einer Lackmaske über einer Hartmaskenschicht, Strukturieren der Hartmaskenschicht, um die strukturierte Hartmaske herzustellen und Entfernen der Lackmaske.
  3. Verfahren nach Anspruch 2, wobei die Lackmaske so gestaltet ist, dass ein Grabenmuster in der Hartmaske gebildet wird.
  4. Verfahren nach Anspruch 3, wobei Strukturieren der dielektrischen Schicht mit kleinem ε Bilden des Grabens in einem oberen Bereich der dielektrischen Schicht mit kleinem ε umfasst.
  5. Verfahren nach Anspruch 4, das ferner Bilden einer Kontaktlochöffnung von einer Unterseite des Grabens durch die dielektrische Schicht mit kleinem ε umfasst.
  6. Verfahren nach Anspruch 2, wobei die Hartmaske so gestaltet ist, dass ein Kontaktlochmuster in der Hartmaske gebildet wird.
  7. Verfahren nach Anspruch 6, wobei Strukturieren der dielektrischen Schicht mit kleinem ε umfasst: Bilden der Kontaktlochöffnung durch die dielektrische Schicht mit kleinem ε und Bilden des Grabens in einem oberen Bereich der dielektrischen Schicht mit kleinem ε um die Kontaktlochöffnung herum.
  8. Verfahren nach Anspruch 7, wobei Bilden des Grabens umfasst: Bilden einer Grabenlackmaske über der Hartmaske und Strukturieren der Hartmaske und des oberen Bereichs der dielektrischen Schicht mit kleinem ε.
  9. Verfahren nach Anspruch 8, das ferner umfasst: Entfernen der Grabenlackmaske nach dem Strukturieren der Hartmaske und vor dem Strukturieren des oberen Bereichs der dielektrischen Schicht mit kleinem ε.
  10. Verfahren nach Anspruch 3, das ferner nach dem Strukturieren der Hartmaske und dem Entfernen der Lackmaske umfasst: Bilden einer zweiten Lackmaske über der Hartmaske, wobei die zweite Lackmaske so gestaltet ist, dass diese die Kontaktlochöffnung in dem Graben der Hartmaske definiert.
  11. Verfahren nach Anspruch 10, das ferner Ätzen der Kontaktlochöffnung durch die dielektrische Schicht mit kleinem ε unter Verwendung der zweiten Lackmaske als eine Ätzmaske umfasst.
  12. Verfahren nach Anspruch 11, das ferner Entfernen der zweiten Lackmaske und Bilden des Grabens in einem oberen Bereich der dielektrischen Schicht mit kleinem ε unter Verwendung der Hartmaske umfasst.
  13. Verfahren nach Anspruch 1, wobei die Hartmaskenschicht aus nicht-metallischen Komponenten aufgebaut ist.
  14. Verfahren nach Anspruch 13, wobei mindestens ein oberer Bereich der Hartmaskenschicht aus einem im Wesentlichen stickstofffreien nicht-metallischen Material aufgebaut ist.
  15. Verfahren nach Anspruch 1, wobei mindestens ein Bereich der Hartmaskenschicht aus amorphen Kohlenstoff aufgebaut ist.
  16. Verfahren nach Anspruch 2, das ferner umfasst: Bestimmen im Voraus eines Sollwertes mindestens einer optischen Eigenschaft der Hartmaskenschicht, so dass diese als eine ARC-Schicht während des Bildens der Lackmaske dient, und Bilden der Hartmaskenschicht auf der Grundlage des Sollwerts.
  17. Verfahren nach Anspruch 16, wobei der Sollwert der mindestens einen optischen Eigenschaft für eine Belichtungswellenlänge eines Lithographieprozesses von ungefähr 193 nm bestimmt wird.
DE102005020060A 2005-04-29 2005-04-29 Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske Expired - Lifetime DE102005020060B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005020060A DE102005020060B4 (de) 2005-04-29 2005-04-29 Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
US11/287,632 US7416992B2 (en) 2005-04-29 2005-11-28 Method of patterning a low-k dielectric using a hard mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005020060A DE102005020060B4 (de) 2005-04-29 2005-04-29 Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske

Publications (2)

Publication Number Publication Date
DE102005020060A1 DE102005020060A1 (de) 2006-11-02
DE102005020060B4 true DE102005020060B4 (de) 2012-02-23

Family

ID=37085122

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005020060A Expired - Lifetime DE102005020060B4 (de) 2005-04-29 2005-04-29 Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske

Country Status (2)

Country Link
US (1) US7416992B2 (de)
DE (1) DE102005020060B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371636B2 (en) * 2005-12-14 2008-05-13 Hynix Semiconductor Inc. Method for fabricating storage node contact hole of semiconductor device
US20070200149A1 (en) * 2006-02-28 2007-08-30 Veronika Polei Semiconductor device and method of production
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
DE102006046364A1 (de) * 2006-09-29 2008-04-03 Advanced Micro Devices, Inc., Sunnyvale ARC-Schicht mit geringerer Neigung zum Ablösen und Verfahren zur Herstellung derselben
KR100800161B1 (ko) * 2006-09-30 2008-02-01 주식회사 하이닉스반도체 관통 실리콘 비아 형성방법
KR100838394B1 (ko) * 2007-01-03 2008-06-13 주식회사 하이닉스반도체 하드마스크층을 이용한 반도체소자의 식각 방법
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US8551556B2 (en) * 2007-11-20 2013-10-08 Palo Alto Research Center Incorporated Method for obtaining controlled sidewall profile in print-patterned structures
US8143138B2 (en) * 2008-09-29 2012-03-27 Applied Materials, Inc. Method for fabricating interconnect structures for semiconductor devices
US20110156012A1 (en) * 2009-11-12 2011-06-30 Sony Corporation Double layer hardmask for organic devices
US8673770B2 (en) * 2011-10-25 2014-03-18 Globalfoundries Inc. Methods of forming conductive structures in dielectric layers on an integrated circuit device
US8673765B2 (en) * 2012-06-01 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
US9887126B2 (en) 2014-08-26 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of dual damascene structures having via hole and trench

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
US6514849B1 (en) * 2001-04-02 2003-02-04 Advanced Micro Devices, Inc. Method of forming smaller contact size using a spacer hard mask
US6689695B1 (en) * 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning
US20040115565A1 (en) * 1999-07-01 2004-06-17 Lam Research Corporation Method for patterning a layer of a low dielectric constant material
US20040121604A1 (en) * 2002-12-18 2004-06-24 Chun-Feng Nieh Method of etching a low-k dielectric layer
US20040127016A1 (en) * 2002-12-30 2004-07-01 Texas Instruments Incorporated Dual cap layer in damascene interconnection processes
US20040185674A1 (en) * 2003-03-17 2004-09-23 Applied Materials, Inc. Nitrogen-free hard mask over low K dielectric

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6184142B1 (en) * 1999-04-26 2001-02-06 United Microelectronics Corp. Process for low k organic dielectric film etch
US6686296B1 (en) * 2000-11-28 2004-02-03 International Business Machines Corp. Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing
US6680252B2 (en) * 2001-05-15 2004-01-20 United Microelectronics Corp. Method for planarizing barc layer in dual damascene process
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
US6787452B2 (en) * 2002-11-08 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Use of amorphous carbon as a removable ARC material for dual damascene fabrication
DE10319136B4 (de) * 2003-04-28 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallisierungsschicht mit einer mit Stickstoff angereicherten Barrierenschicht mit kleinem ε
US6979579B1 (en) * 2004-03-30 2005-12-27 Lam Research Corporation Methods and apparatus for inspecting contact openings in a plasma processing system
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115565A1 (en) * 1999-07-01 2004-06-17 Lam Research Corporation Method for patterning a layer of a low dielectric constant material
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
US6514849B1 (en) * 2001-04-02 2003-02-04 Advanced Micro Devices, Inc. Method of forming smaller contact size using a spacer hard mask
US6689695B1 (en) * 2002-06-28 2004-02-10 Taiwan Semiconductor Manufacturing Company Multi-purpose composite mask for dual damascene patterning
US20040121604A1 (en) * 2002-12-18 2004-06-24 Chun-Feng Nieh Method of etching a low-k dielectric layer
US20040127016A1 (en) * 2002-12-30 2004-07-01 Texas Instruments Incorporated Dual cap layer in damascene interconnection processes
US20040185674A1 (en) * 2003-03-17 2004-09-23 Applied Materials, Inc. Nitrogen-free hard mask over low K dielectric

Also Published As

Publication number Publication date
US20060246711A1 (en) 2006-11-02
US7416992B2 (en) 2008-08-26
DE102005020060A1 (de) 2006-11-02

Similar Documents

Publication Publication Date Title
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102008006960B4 (de) Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE102010003560B4 (de) Halbleiterbauelement mit einem Kondensator in einem Metallisierungssystem, der durch ein Hartmaskenstrukturierungsschema hergestellt ist
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120524

R071 Expiry of right