-
Die
Erfindung betrifft eine Schaltungsanordnung zur alternativen Spannungsversorgung
einer Last aus mindestens zwei mit Spannungsversorgungsanschlüssen verbundenen
Spannungsquellen, wobei je Spannungsversorgungsanschluss Mittel zum
leitenden Verbinden des Versorgungsspannungsanschlusses mit einem
gemeinsamen Lastanschluss vorgesehen sind.
-
Bei
zahlreichen Anwendungen wird ein Gerät alternativ aus verschiedenen
Spannungsquellen versorgt, oft handelt es sich dabei um eine interne Batterie
und eine netzgebundene Spannungsquelle. Während die Batteriespannung
ständig
verfügbar
ist, beispielsweise auch während
eines Standby-Zustandes, ist die andere, netzgebundene Versorgungsspannung
nicht ständig
verfügbar.
Je nach Betriebssituation muss eine Last also entweder aus der Batterie
gespeist werden oder aber aus der netzgebundenen Spannungsquelle.
Auch kann es vorkommen, dass die Batterie vollständig entladen ist und die Last deshalb
aus der anderen Spannungsquelle, beispielsweise einem Ladegerät, versorgt
werden muss.
-
Oft
sollen Benutzerdaten in einem nicht-flüchtigen Speicher bereitgehalten
werden. Wenn aber ein integrierter Schaltkreis in CMOS-Technologie
aufgebaut ist, lässt
sich ein nichtflüchtiger
Speicher nicht realisieren. In CMOS-Technologie sind nur flüchtige Speicher
realisierbar. Um Benutzerdaten auch bei ausgeschaltetem Gerät speichern
zu können,
ist daher eine Batterie erforderlich, deren Spannung ständig verfügbar ist.
Daneben gibt es auch andere Schaltungskompnenten, die eine ununterbrochene
Versorgungsspannung benötigen.
-
In
der Regel ist es vorteilhaft, wenn diejenige Spannungsquelle zur
Versorgung der Last, also beispielsweise des Speichers, eingesetzt
wird, die die höhere
Spannung aufweist. Eine verwendete netzgebundenen Versorgungsspannungen
ist in der Regel höher
als eine Batteriespannung. Wenn die Spanungsquelle mit der höheren Spannung
zur Versorgung der Last eingesetzt wird, ist deshalb sichergestellt,
dass die netzgebundenen Spanungsquelle Vorrang vor der Batterie
hat. Diese wird somit geschont und nur dann in Anspruch genommen,
wenn keine andere Spannungsquelle verfügbar ist.
-
Dazu
ist es bekannt, zwei Versorgungsspannungsquellen jeweils über einer
Diode mit einem gemeinsamen Lastanschluss zu verbinden, wie in der 6 dargestellt ist. Durch
die Anordnung der Dioden D1 und D2 ist sichergestellt, dass eine
Last 5 mit der Spannung U1 oder U2 versorgt wird, die höher als
die andere Versorgungsspannung ist. Diejenige Diode, die mit der
höheren
Versorgungsspannung beaufschlagt ist, ist in Flussrichtung gepolt,
während die
andere Diode automatisch in Sperrrichtung gepolt ist beziehungsweise
die andere Versorgungsspannung reicht nicht aus, um die Flussspannung
der Diode zu überschreiten.
Auf diese Weise ist gleichzeitig sichergestellt, dass kein Stromfluss
von einer Spannungsquelle in die andere Spannungsquelle stattfindet.
Nachteilig bei dieser bekannten Schaltungsanordnung ist der hohe
Spannungsabfall über
den Dioden. Deshalb ist eine solche Schaltung nicht für Anwendungsfälle geeignet,
die mit einer sehr niedrigen Betriebsspannung arbeiten.
-
Eine
diesbezüglich
verbesserte Schaltungsanordnung ist ebenfalls aus dem Stand der
Technik bekannt und in 7 dargestellt.
Statt der Dioden sind zwei Schalter 10 und 11,
beispielsweise Schalttransistoren, vorgesehen, die von einem Komparator angesteuert
werden. Die Eingänge
des Komparators sind mit den beiden Versorgungsspannungsanschlüssen 1 und 2 verbunden,
an denen die Spannungsquellen angeschlossen sind. Je nachdem, welche
der Versorgungsspannungen höher
ist, ist der Spannungspegel am Komparatorausgang eine logische "1" oder eine logische "0".
Während
der eine Schalter 10 direkt mit dem Komparatorausgang verbunden
ist, ist in den Ansteuerpfad des anderen Schalttransistors 11 ein
Inverter geschaltet. Ist beispielsweise die Spannung U1 größer als
die Spannung U2, wird am Komparatorausgang eine logische "1" erzeugt und der Schalter 10 wird
niederohmig. Gleichzeitig wird der Schalttransistor 11 wegen
des zwischengeschalteten Inverters mit einer logischen "0" angesteuert und wird hochohmig. Aufgrund
der auftretenden Schaltzeiten des Komparators und des Inverters
ist jeoch nicht sichergestellt, dass die Last zu jedem Zeitpunkt
mit Spannung versorgt wird. Es kann der Betriebszustand auftreten,
dass beide Schalter 10 und 11 hochohmig sind.
-
Aufgabe
der Erfindung ist es, eine Schaltungsanordnung zur alternativen
Spannungsversorgung einer Last aus mindestens zwei Spannungsquellen
anzugeben, bei der einerseits sichergestellt ist, dass ein geringer
Spannungsabfall durch Schaltmittel auftritt und andererseits sichergestellt
ist, dass eine angeschlossene Last unterbrechungsfrei mit einer
der Spannungsquellen verbunden ist.
-
Diese
Aufgabe wird durch eine Schaltungsanordnung der eingangs genannten
Art gelöst,
die dadurch gekennzeichnet ist, dass die Mittel jeweils dazu eingerichtet
sind, eine niederohmige Verbindung herzustellen, wenn die Differenz
zwischen der Spannung an dem Versorgungsspannungsanschluss und der
Spannung an dem Lastanschluss einen Schwellwert überschreitet.
-
Bei
der erfindungsgemäßen Schaltungsanordnung
wird die Differenz der Spannung an dem Versorgungsspannungsanschluss
und an dem Lastanschluss ausgewertet, um eine Schalthandlung auszulösen. Wenn
eine Versorgungsspannung angelegt wird, die höher ist als die aktuell zur
Versorgung der Last eingesetzte Versorgungsspannung, so wird aufgrund
der erfindungsgemäßen Ausgestaltung
der Schaltungsanordnung zunächst
die Spannungsquelle mit der höheren
Versorgungsspannung mit dem Lastanschluss verbunden, so dass die
Spannung am Lastanschluss ansteigt. Dadurch wird die Spannung am
Lastanschluss größer als
die Spannung der bisher aktiven Spannungsquelle und die dieser zugeordneten
Schaltmittel trennen die Verbindung zum Lastanschluss. Da das Trennen
der bisher aktiven Spannungsquelle als Reaktion auf das Verbinden des
Lastanschlusses mit einer höheren
Versorgungsspannung erfolgt, kann es nicht zu einer Unterbrechung
der Spannungsversorgung der Last kommen.
-
Die
erfindungsgemäße Schaltungsanordnung
besitzt den Vorteil, dass die Last immer mit der Versorgungsspannungsquelle
verbunden ist, die die höhere
Spannung aufweist, dabei Unterbrechungen der Spannungsversorgungen
verhindert sind und zudem verhindert ist, dass ein Strom von einer
Spannungsquelle in die andere Spannungsquelle fließt. Der
Spannungsabfall über
den vorzugsweise eingesetzten Schalttransistoren kann dabei auf
einige wenige Millivolt reduziert werden, wenn dies erforderlich ist.
Die Schaltungsanordnung kann in CMOS- Technologie umgesetzt werden, wobei
auch eine Realisierung in anderen Technologien möglich ist.
-
Der
Schwellwert, bei dessen Überschreitung eine
Schalthandlung stattfindet, liegt vorzugsweise im Bereich des Spannungsabfalls über dem
verwendeten Schaltmittel im niederohmigen Zustand. Er sollte dabei
so hoch sein, dass eine statistische Schwankung des Komparatoroffsets
keine Rückwärtsleitung
verursachen kann.
-
In
einer vorteilhaften Ausführung
sind die Schaltmittel durch einen Komparator und einen Schalttransistor
gebildet, wobei der Steueranschluss des Schalttransistors mit einem
Ausgang des Komparators verbunden ist.
-
Weitere
vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
-
Die
Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert. Es
zeigt:
-
1 eine
schematische Darstellung eines ersten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung,
-
2 ein
Diagramm mit zeitlichen Spannungsverläufen innerhalb der Schaltungsanordnung von 1,
-
3 eine
detailliertere Darstellung der Schaltungsanordnung von 1,
-
4 ein
weitergebildetes Ausführungsbeispiel
einer erfindungsgemäßen Schaltungsanordnung,
-
5 eine
detailliertere Darstellung der Schaltungsanordnung von 4,
-
6 eine
erste Schaltungsanordnung gemäß dem Stand
der Technik und
-
7 eine
zweite Schaltungsanordnung gemäß dem Stand
der Technik.
-
In
der 1 ist eine erfindungsgemäße Schaltungsanordnung zur
Versorgung einer Last 5 dargestellt. In dem gezeigten Ausführungsbeispiel stehen
zwei Spannungsquellen 6 und 7 zur Verfügung, die
alternativ zur Versorgung der Last 5 eingesetzt werden
können.
Die Spannungsquelle 6 ist mit einem Spannungsversorgungsanschluss 1 und
die Spannungsquelle 7 mit einem Spannungsversorgungsanschluss 2 verbunden.
Die Last 5 ist mit einem Lastanschluss 12 verbunden.
Zwischen den Spannungsversorgungsanschlüssen 1 beziehungsweise 2 und
den Lastanschluss 12 sind Mittel 3 und 4 angeordnet,
die zum leitenden Verbinden des jeweiligen Versorgungsspannungsanschlusses 1 oder 2 mit
dem gemeinsamen Lastanschluss 12 eingerichtet sind. Die
Mittel 3 und 4 weisen jeweils einen Komparator 8 beziehungsweise 9 und
einen Schalter 10 beziehungsweise 11 auf. Die
Schalter 10 und 11 werden von den jeweiligen Komparatoren 8 und 9 angesteuert.
-
Zur
Beschreibung der Funktion der Schaltungsanordnung wird angenommen,
dass zunächst der
zweite Versorgungsspannungsanschluss 2 mit dem Lastanschluss 12 verbunden
ist. Dementsprechend ist zu diesem Zeitpunkt der Schalter 11 niederohmig.
Wird die Spannung U1 der ersten Spannungsquelle 6, die
am ersten Versorgungsspannungsanschluss 1 anliegt, größer als
die Spannung UL am Lastanschluss 12, so wird dies durch
den Komparator 8 detektiert und der Schalter 10 angesteuert,
so dass eine niederohmige Verbindung zwischen dem ersten Versorgungsspannungsanschluss 1 und
dem Lastanschluss 12 hergestellt wird. Die Spannung U1,
die bis zum Zeitpunkt des Schaltens des Schalters 10 höher ist
als die Spannung UL, liegt nach dem Schalten auch am Lastanschluss 12 an. Daraus
folgt, dass die Spannung U2 am zweiten Versorgungsspannungsanschluss 2 nun
geringer ist als die Spannung UL, da bisher zuvor U2 gleich UL war und
UL nun erhöht
wurde. Der Komparator 9 erkennt dies und steuert den Schalter 11 derart
an, dass die Verbindung hochohmig wird. Die Spannungsquelle 7 ist
somit vom Lastanschluss 12 getrennt.
-
Zur
Veranschaulichung dieser Vorgänge
sind in dem. Diagramm von 2 die relevanten
Vorgänge
schematisch dargestellt. Die Spannung U2 liegt im gesamten betrachteten
Zeitraum auf einem konstanten Niveau, das zur Versorgung der Last
ausreicht. Zum Zeitpunkt t1 wird am ersten Versorgungsspannungsanschluss 1 eine
Spannung U1 angelegt, die höher
ist als die Spannung U2 am zweiten Versorgungsspannungsanschluss 2.
Der Komparator 8 erkennt dies und gibt mit einer zeitlichen
Verzögerung, die
durch die internen Vorgänge
des Komparators 8 entsteht, zu einem Zeitpunkt t2 ein Signal
UG10 an seinem Ausgang aus, mit dem der Schalter 10 beaufschlagt
wird. Bei dem dargestellten Spannungsverlauf wird davon ausgegangen,
dass der Schalter 10 niederohmig ist, wenn er mit einer
logischen "0" angesteuert wird.
Daher wird der Schalter 10 niederohmig und die Spannung
U1 wird auf den Lastanschluss 12 durchgeschaltet. Die Spannung
UL, die bisher bei UL gleich U2 lag, erhöht sich auf UL gleich U1. Diese
Spannungserhöhung
am Lastanschluss 12 hat zur Folge, dass der Komparator 9 kippt
und zum Zeitpunkt t3 den Schalter 11 ansteuert, so dass der
Schalter 11 geöffnet
wird.
-
Bei
der erfindungsgemäßen Schaltungsanordnung
findet das Trennen einer Verbindung zwischen einem Versorgungsspannungsanschluss 1 oder 2 und
dem Lastanschluss 12 immer als Reaktion auf das Schließen eines
anderen Schalters statt. Daher kann es nicht zur Unterbrechung der
Spannungsversorgung der Last 5 kommen.
-
3 zeigt
eine konkretere Ausgestaltung der Schaltungsanordnung von 1.
Die Komparatoren 8 und 9 sind so geschaltet, dass
jeweils der invertierende Eingang mit dem Versorgungsspannungsanschluss 1 beziehungsweise 2 verbunden
ist. Zwischen dem jeweils nicht-invertierenden Eingang und dem Lastanschluss 12 sind
Spannungsquellen 13 beziehungsweise 14 geschaltet,
die jeweils das Potential am nicht-invertierenden Eingang gegenüber dem
Potential am Lastanschluss 12 erhöhen. Ausgangsseitig sind die
Komparatoren 8 und 9 jeweils mit dem Gate eines
p-MOS-Transistors 10 beziehungsweise 11 verbunden.
Diese Transistoren entsprechen den in 1 gezeigten
Schaltern 10 und 11.
-
Die
Spannungsquellen 13 und 14 definieren den minimal
vorhandenen Spannungsabfall über
den Transistoren 10 und 11. Um die Rückwärtsleitung bzw.
das Kurzschließen
der beiden Speisungen zu verhindern, muss diese Spannung höher sein
als der maximal zu erwartende Offset im Komparator. Selbstverständlich könnten die
Spannungsquellen 13 und 14 auch jeweils am invertierenden
Eingang der Komparatoren 8 bzw. 9 angeschlossen
werden. Dieselbe Funktion kann auch durch eine asymmetrische Eingangsstufe
des Komparators realisiert werden.
-
In
der Schaltungsanordnung von 3 werden
p-MOS-Transistoren
eingesetzt, da diese für
den gezeigten Zweck günstigere
Eigenschaften aufweisen. Durch die Beschaltung der Komparatoreingänge wird
ein auf die p-MOS-Transistoren abgestimmtes Schaltverhalten erreicht.
Wenn man für
die Transistoren 10 und 11 n-MOS-Transistoren
verwenden würde,
müssten
die Eingänge
der Komparatoren 8 und 9 vertauscht werden.
-
Der
Spannungsabfall über
den Transistoren 10 und 11 kann durch konstruktive
Maßnahmen
soweit verringert werden, bis er die Höhe der Offset-Spannung der
verwendeten Komparatoren erreicht.
-
Die 4 zeigt
eine Weiterbildung der Schaltungsanordnung von 3,
wobei durch eine zusätzliche
Beschaltung der Gate-Anschlüsse
der Transistoren 10 und 11 eine Verringerung des
Spannungsabfalls über
den Transistoren 10 und 11 erreicht wird. Das
Gate des Transistors 10 ist mit einer Anordnung aus zwei
Transistoren 15 und 19 sowie einer Stromquelle 17 verbunden.
Der Transistor 15 wird von der Spannung U2 am zweiten Versorgungsspannungsanschluss 2 angesteuert.
Wenn die Spannung U2 um einen bestimmten Betrag kleiner als die Spannung
U1 ist, wird der Transistor 15 niederohmig und es fließt ein Strom über den
Transistor 15 und die Stromquelle 17. Dadurch
verschiebt sich das Potential am Gate des Transistors 19,
so dass dieser leitend wird und das Potential am Gate des Transistors 10 weiter
absenkt. Dadurch wird der Spannungsabfall über dem Transistor 10 weiter
verringert.
-
Am
Gate des Transistors 11 ist eine entsprechende Schaltung
vorgesehen, wobei dort ein Transistor 16 von der Spannung
U1 am ersten Versorgungsspannungsanschluss 1 beaufschlagt
wird.
-
Die 5 zeigt
eine konkrete Umsetzung der Schaltungsanordnung von 4 in
einer Standard-CMOS-Technologie. Aus der Figur wird deutlich, dass
die erfindungsgemäße Schaltungsanordnung
einfach umzusetzen ist und somit auch eine kostengünstige Lösung für die alternative
Versorgung einer Last aus verschiedenen Spannungsquellen ist.
-
Der
Komparator 8 sowie die Spannungsquelle 13 werden
mit Transistoren 26 bis 31 realisiert. Den Eingang
des Komparators bilden die Sourceanschlüsse der Transistoren 26 und 27.
Die Transistoren 28 bis 31 generieren die Biasströme für die Transoistoren 26 und 27.
Durch entsprechende Dimensionierung der Transistoren 26 bis 31 kann
dem Komparator ein Offset eingeprägt werden, somit erhälten man
die Spannungsquelle 13.
-
Um
die ordnungsgemäße Funktionsweise der
Komparatoren unter allen Betriebsbedingungen sicherzustellen ist
es notwendig, dass die Transistoren 26 und 27 immer
mit Biasstrom versorgt sind. Um dies zu erreichen, wurden die Biasstromquellen
jeweils doppelt ausgeführt.
Falls die Spannungsquelle U1 vorhanden ist, wird mittels des Widerstands 22 und
des Transistors 24 ein Referenzstrom generiert. Dieser
Strom wird dann auch allen Transistoren aufgeprägt, die dieselben Gate- und
Sourceknoten haben. Dies trifft auf die Transistoren 28, 30, 34 und 36 zu.
Die Elemente 23, 25, 29, 31, 35, 37 dienen
der Biasstromgenerierung abhängig
von U2. Der Transistor 15 greift hier in dieser Implementation
direkt in den Komparator ein und schaltet via Transistor 27 das Gate
von Transistor 10.
-
Die
Transistoren 32 bis 37 haben dieselbe Funktionsweise
bezogen auf die Speisung von U2.
-
In
den gezeigten Ausführungsbeispielen wurden
jeweils zwei alternative Spannungsquellen vorgesehen. Selbstverständlich ist
dieses Konzept auch auf mehr als zwei Spannungsquellen ausdehnbar.
Dazu sind weitere Mittel zum leitenden Verbinden eines zusätzlichen
Versorgungsspannungsanschlusses mit dem gemeinsamen Lastanschluss
vorzusehen.
-
- 1
- Erster
Versorgungsspannungsanschluss
- 2
- Zweiter
Versorgungsspannungsanschluss
- 3,4
- Mittel
zum leitenden Verbinden eines Versor
-
- gungsspannungsanschlusses
mit einem gemeinsa
-
- men
Lastanschluss
- 5
- Last
- 6
- Erste
Spannungsquelle
- 7
- Zweite
Spannungsquelle
- 8,9
- Komparatoren
- 10,11
- Schalter
- 12
- Lastanschluss
- 13,14
- Spannungsquellen
- 15,16,19,20
- Transistoren
- 17,18
- Stromquellen
- 22,
23
- Widerstände
- 24
bis 37
- Transistoren
- t1,t2,t3
- Zeitpunkte
- D1,
D2
- Dioden
- U1
- Spannung
am ersten Versorgungsspannungsan
-
- schluss
- U2
- Spannung
am zweiten Versorgungsspannungsan
-
- schluss
- UL
- Spannung
am Lastanschluss 12
- UG10
- Steuerspannung
am Ausgang des Komparators 8
- UG11
- Steuerspannung
am Ausgang des Komparators 9