DE102014118167B4

DE102014118167B4 - Analogschalter und Verfahren zum Steuern von Analogschaltern

Info

Publication number: DE102014118167B4
Application number: DE102014118167.0A
Authority: DE
Inventors: David Aherne
Original assignee: Analog Devices International ULC
Current assignee: Analog Devices International ULC
Priority date: 2013-12-17
Filing date: 2014-12-08
Publication date: 2022-06-23
Anticipated expiration: 2034-12-09
Also published as: DE102014118167A1; US20150171861A1; CN104716939A; CN104716939B; US9621156B2

Abstract

Analogschalter, der Spannungen an seinen Schalttransistoren anpasst, um einen gewünschten Schaltzustand zu erfüllen, der Folgendes umfasst:einen ersten Transistor (M1) vom p-Typ mit einer Source, einem Drain und einem Gate;einen zweiten Transistor (M2) vom n-Typ mit einer Source, einem Drain und einem Gate, wobei die Source des zweiten Transistors (M2) mit dem Drain des ersten Transistors (M1) an einem ersten Knoten (N1) verschaltet ist und der Drain des zweiten Transistors (M2) mit der Source des ersten Transistors (M1) an einem zweiten Knoten (N2) verschaltet ist; undeine Schaltersteuerungsschaltung (22, 24, 26, 28, 30), die dazu ausgelegt ist, wenigstens eines der Gates des ersten Transistors (M1) und des zweiten Transistors (M2) mit einer Spannung anzusteuern, die von wenigstens einer Spannung der Spannung am ersten Knoten oder der Spannung am zweiten Knoten abgeleitet wird, wenn wenigstens eine Spannung am ersten Knoten oder am zweiten Knoten außerhalb eines Versorgungsspannungsbereichs der Schaltersteuerungsschaltung liegt, wobei die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) dazu ausgelegt ist, als Reaktion auf ein Signal den Schalter leitend zu machen, die positivste der Spannung am ersten Knoten (N1), der Spannung am zweiten Knoten (N2) und der positiven Versorgungsspannung dem Gate des zweiten Transistors (M2) zuzuführen, und als Reaktion auf das Signal den Schalter leitend zu machen, die negativste der Spannung am ersten Knoten (N1), der Spannung am zweiten Knoten (N2) und der negativen Versorgungsspannung dem Gate des ersten Transistors (M1) zuzuführen; undwenn die Spannung am ersten Knoten (N1) oder am zweiten (N2) Knoten außerhalb eines Versorgungsspannungsbereichs der Schaltersteuerungsschaltung (22, 24, 26, 28, 30) liegt, als Reaktion auf ein Signal den Schalter hochohmig zu machen, die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) betreibbar ist, das Gate des ersten Transistors (M1) mit einer Spannung anzusteuern, die von der positivsten Spannung der Spannung am ersten Knoten (N1) und der Spannung am zweiten Knoten (N2) abgeleitet wird, und das Gate des zweiten Transistors (M2) mit einer Spannung anzusteuern, die von der negativsten Spannung der Spannung am ersten Knoten (N1) und der Spannung am zweiten Knoten (N2) abgeleitet wird.

Description

ERFINDUNGSGEBIET
Diese Erfindung bezieht sich auf Analogschalter und eine Vorrichtung und ein Verfahren zum Steuern von Analogschaltern.
ALLGEMEINER STAND DER TECHNIK
Analogschalter, wie zum Beispiel Transmissionsgatter oder Transfergatter, die unter Verwendung von Transistoren aufgebaut werden, können verwendet werden, um Analogsignale selektiv durchzuleiten oder zu sperren. Ein idealer Analogschalter auf Halbleiterbasis arbeitet wie ein mechanischer Schalter, zum Beispiel wie ein Lichtschalter. In einem Ein-Zustand sollte der Analogschalter ein Signal zwischen seinen Knoten wie ein Kurzschluss durchleiten. In einem Aus-Zustand sollte der Schalter als ein offener Stromkreis fungieren.
Ein mit Analogschaltern auf Halbleiterbasis verknüpftes Problem ist, dass sie versagen können, ebenso wie ein mechanischer Schalter. Zum Beispiel kann der Analogschalter auf Halbleiterbasis zuweilen teilweise ‚ein‘ sein, sogar wenn er ‚aus‘ sein sollte, oder der Analogschalter kann beim Schalten zwischen ‚aus‘ und ‚ein‘ träge sein. Damit die Schalter auf Halbleiterbasis eher wie mechanische Schalter arbeiten, müssen sie häufig mit spezifizierten Parametern arbeiten. Zum Beispiel kann das Signal, das der Analogschalter schaltet, durch den Spannungsbereich begrenzt sein, der an die Gate-Anschlüsse der Transistoren angelegt wird, die die Schalter bilden. Der Gate-Anschluss kann verwendet werden, um den Transistor aus- und einzuschalten, auf diese Weise arbeitet er wie ein Absperrventil, das den Stromfluss zwischen den Source- und Drain-Anschlüssen des Transistors steuert. Der Spannungsbereich, der an das Gate angelegt werden kann, ist normalerweise auf die für die Schaltung verfügbare Versorgungsspannung begrenzt, was zuweilen als eine Versorgungsschiene bezeichnet wird. Wenn ein Eingangssignal außerhalb der Versorgungsschienen des Bauelements liegt, d. h. die positivste Versorgungsspannung überschreitet oder unter der negativsten Versorgungsspannung liegt, zeigen viele Analogschalter ein nicht ideales Verhalten, im Wesentlichen mit Streuverlusten im „Aus“-Zustand und verringerter Schaltgeschwindigkeit und -linearität. Dies ist unerwünscht.
US 2009 / 0 0 58 496 A1 betrifft eine Schaltungsanordnung und ein Verfahren zur Steuerung und/oder Verhinderung von Injektionsstrom. Das Verfahren umfasst- das Schalten mindestens eines Transistormittels zwischen mindestens einem freigegebenen Zustand und mindestens einem gesperrten Zustand in Abhängigkeit vom Signalpegel mindestens eines Spannungs- und/oder Stromsignals, und- Übertragen mindestens eines analogen und/oder digitalen Signals von mindestens einem ersten Pin zu mindestens einem zweiten Pin über mindestens einen leitenden Kanal im freigegebenen Zustand des Transistormittels über mindestens einen leitenden Kanal mit mindestens einem zweiten Pin verbunden ist, so dass eine minimale Störung durch unerwünschte Stromsignale und/oder durch Unerwünschtes gewährleistet ist, insbesondere, dass der MOS-Effekt sowie der bipolare Effekt in der Schaltungsanordnung verhindert werden, wird vorgeschlagen, zu verhindern, dass die Transistormittel daran zu hindern, zu leiten, weil sie in ihrem gesperrten Zustand mit mindestens einem unerwünschten Signal versorgt werden, und die Übertragung mindestens einer unerwünschten Stromspitze von mindestens einem ersten Teil des leitenden Kanals zu mindestens einem zweiten Teil des leitenden Kanals zu verhindern, wobei die Transistormittel zwischen dem ersten Teil und dem zweiten Teil angeordnet sind.
US 8 847 665 B2 betrifft eine Halbleitervorrichtung mit einem analogen Schalter, bei dem ein P-Kanal-Transistor und ein N-Kanal-Transistor zwischen einem Eingangsanschluss und einem Ausgangsanschluss parallel geschaltet sind; einer Schaltung mit variabler Spannung, die entsprechend einer an den Eingangsanschluss angelegten Eingangsspannung variabel Potentiale einer ersten Gatespannung und einer ersten Rückgatespannung des P-Kanal-Transistors und einer zweiten Gatespannung und einer zweiten Rückgatespannung des N-Kanal-Transistors erzeugt; und einer Steuerschaltung, die der Schaltung mit variabler Spannung ein Steuersignal zuführt, das den analogen Schalter so steuert, dass er leitend oder nicht leitend ist. Als Reaktion auf das Steuersignal, das den analogen Schalter veranlasst, leitend zu sein, gibt die Schaltung mit variabler Spannung die variabel erzeugte erste Gatespannung und zweite Gatespannung an die jeweiligen Gates des P-Kanal-Transistors und des N-Kanal-Transistors aus.
US 6 163 199 A bezieht sich auf elektronische Schalter. Insbesondere auf Halbleiterschalter, einschließlich solcher, die aus einem oder mehreren Metall-Oxid-Halbleiter (MOS)-Transistoren bestehen. Insbesondere bezieht sich US 6 163 199 A auf analoge und digitale Halbleiterschalter, einschließlich, aber nicht beschränkt auf solche, die als Pass-Gate-Transistoren oder Transfer-Gates definiert sind. Eine Transfer-Gate- oder Pass-Gate-Schaltung zur Übertragung von Logiksignalen zwischen Knoten für einen Bereich von verfügbaren Hochpotential-Versorgungspegeln. Das primäre Transfer-Gate ist so ausgelegt, dass es vor Potenzialen schützt, die entweder ein Hochpotenzial oder ein Niederpotenzial überschreiten oder diese Potenziale unterschreiten. Für die Überschwingungstoleranz (Überspannung) wird dies durch die Parallelschaltung eines NMOS-Transistors mit einem Paar PMOS-Transistoren erreicht, die in Reihe geschaltet sind. Alle drei Transistoren befinden sich zwischen zwei Knotenpunkten, die entweder der Eingang oder der Ausgang des Transfergatters sein können. Der NMOS-Transistor ist größer als die PMOS-Transistoren und übernimmt den größten Teil der Übertragungsleistung. Die kleineren PMOS-Transistoren sind so konstruiert, dass Potenzialabfälle vermieden werden, die andernfalls mit einem einzelnen NMOS-Transistor oder einem komplementären Transistorpaar auftreten würden. Für die Unterschwingungstoleranz (Unterspannung) wird ein PMOS-Transistor parallel zu einem Paar von NMOS-Transistoren geschaltet, die in Reihe geschaltet sind.
Die Aufgabe der vorliegenden Erfindung kann darin bestehen, einen Analogschalter und ein Verfahren zum Ansteuern eines Analogschalter bereitzustellen, der wenigstens teilweise die im Stand der Technik bekannten Probleme überwindet.
Die Aufgabe wird durch den mit den unabhängigen Patentansprüche beanspruchten Analogschalter und Verfahren zur Ansteuerung eines Analogschalters wenigstens teilweise überwunden. Vorteilhafte Ausführungsformen ergeben sich aus den Unteransprüchen und Figuren.
KURZE DARSTELLUNG DER ERFINDUNG
Gemäß einem ersten Aspekt dieser Offenbarung wird ein Analogschalter mit den Merkmalen des Patentanspruchs 1 bereitgestellt.
Der erste und der zweite Transistor fungieren als Schalttransistoren des Analogschalters.
Die Schaltersteuerungsschaltung kann funktionsfähig sein, wenn sie versucht, den Analogschalter in einen hochohmigen Zustand zu bringen, um das Gate des ersten Transistors mit einer Spannung anzusteuern, die von der positivsten Spannung der Spannung am ersten Knoten und der Spannung am zweiten Knoten abgeleitet wird, und das Gate des zweiten Transistors mit einer Spannung anzusteuern, die von der negativsten Spannung der Spannung am ersten Knoten und der Spannung am zweiten Knoten abgeleitet wird, wenn die Spannung am ersten oder am zweiten Knoten außerhalb eines Versorgungsspannungsbereichs der Schaltersteuerungsschaltung liegt.
In einer Ausführungsform wird ein Analogschalter bereitgestellt, der Folgendes umfasst: einen ersten Transistor vom p-Typ mit einer Source, einem Drain und einem Gate; einen zweiten Transistor vom n-Typ mit einer Source, einem Drain und einem Gate, und eine Schaltersteuerungsschaltung, die dazu betrieben werden kann, die Gates des ersten und des zweiten Transistors anzusteuern, wobei der Drain des ersten Transistors und die Source des zweiten Transistors an einem ersten Knoten verbunden sind und wobei die Source des ersten Transistors und der Drain des zweiten Transistors an einem zweiten Knoten verbunden sind und wobei, wenn die Spannung am ersten oder am zweiten Knoten außerhalb eines Versorgungsspannungsbereichs der Schaltersteuerungsschaltung liegt, die Schaltersteuerungsschaltung dazu betrieben werden kann, als Reaktion auf ein Signal, den Schalter hochohmig zu machen, das Gate des ersten Transistors mit einer Spannung anzusteuern, die von der positivsten Spannung der Spannung am ersten Knoten und der Spannung am zweiten Knoten abgeleitet wird, und das Gate des zweiten Transistors mit einer Spannung anzusteuern, die von der negativsten Spannung der Spannung am ersten Knoten und der Spannung am zweiten Knoten abgeleitet wird.
Die Schaltersteuerungsschaltung kann dazu ausgelegt sein, ihre positive Versorgungsschienenspannung dem ersten Transistor zuzuführen, wenn die Spannung sowohl am ersten als auch am zweiten Knoten innerhalb des Versorgungsspannungsbereichs der Schaltersteuerungsschaltung liegt. Somit kann die Schaltersteuerungsschaltung einen ersten Teil enthalten, der dazu ausgelegt ist, die positivste Spannung der Spannung an der Source des p-Typ-Transistors, der Spannung am Drain des p-Typ-Transistors und der positivsten einer der Versorgungsspannungen der Schaltersteuerungsschaltung dem Gate des Transistors zuzuführen, um den Transistor in einem nicht leitenden Zustand zu halten.
Die Schaltersteuerungsschaltung kann dazu ausgelegt sein, ihre negative Versorgungsschienenspannung dem zweiten Transistor zuzuführen, wenn die Spannung sowohl am ersten als auch am zweiten Knoten innerhalb des Versorgungsspannungsbereichs liegt. Somit kann die Schaltersteuerungsschaltung einen zweiten Teil enthalten, der dazu ausgelegt ist, die negativste Spannung der Spannung an der Source des n-Typ-Transistors, der Spannung am Drain des n-Typ-Transistors und der negativsten der Versorgungsschienen der Schaltersteuerungsschaltung dem Gate des n-Typ-Transistors zuzuführen, um ihn in einem nicht leitenden Zustand zu halten.
Indem die Spannung an den Gates des ersten und des zweiten Transistors auf Basis der Spannungen am ersten und am zweiten Knoten des Schalters dynamisch gesteuert wird, wird verhindert, dass die Spannung am ersten und am zweiten Knoten außerhalb des Gate-Spannungsbereichs (der ein Spannungsbereich ist, über den die Schaltersteuerungsschaltung oder Schaltersteuerung die Gates ansteuern kann) liegt, und von daher sind die Gates des ersten und des zweiten Transistors immer ausreichend vorgespannt, um korrekten Betrieb des Schalters aufrechtzuerhalten. Der Schalter kann bidirektional betrieben werden, d. h. mit einem Signal, das vom ersten Knoten zum zweiten Knoten oder vom zweiten Knoten zum ersten Knoten durchgeleitet wird, weil die Steuerschaltkreise so betrieben werden können, dass sie die positivste Spannung der ersten und der zweiten Knotenspannung bestimmen.
Vorzugsweise umfasst der erste Transistor weiterhin ein erstes Back-Gate. Vorzugsweise weist auch der zweite Transistor ein Back-Gate auf, das als ein zweites Back-Gate bezeichnet werden wird. Die Steuerschaltkreise können dazu betrieben werden, das erste Back-Gate mit der positivsten Spannung der ersten Knotenspannung und der zweiten Knotenspannung anzusteuern und das zweite Back-Gate mit der negativsten Spannung der ersten Knotenspannung und der zweiten Knotenspannung anzusteuern.
Vorteilhafterweise können die Steuerschaltkreise eine Schalter-Vorspannungsschaltung umfassen, die dazu betrieben werden kann, die erste Knotenspannung mit der zweiten Knotenspannung zu vergleichen und die positivste Spannung der ersten und der zweiten Knotenspannung an einem ersten positiven Knoten auszugeben und die negativste Spannung der ersten und der zweiten Spannung an einem ersten negativen Knoten auszugeben.
Vorzugsweise kann die Schaltersteuerungsschaltung weiterhin eine Auswahlschaltung für die positivste Spannung umfassen, die dazu betrieben werden kann, die Spannung am ersten positiven Knoten mit der positivsten Versorgungsspannung für die Schaltersteuerung zu vergleichen und die positivste Spannung der Spannung am ersten positiven Knoten und der positivsten Versorgungsspannung an einem positivsten Schaltungsausgangsknoten auszugeben. Die Schaltersteuerungsschaltung kann weiterhin eine Auswahlschaltung für die negativste Spannung umfassen, die dazu betrieben werden kann, die Spannung am ersten negativen Knoten mit der negativsten Versorgungsspannung für die Schaltersteuerung zu vergleichen und die negativste Spannung der Spannung am ersten negativen Knoten und der negativsten Versorgungsspannung an einen negativsten Schaltungsausgangsknoten auszugeben.
Vorteilhafterweise können die Steuerschaltkreise weiterhin einen Pegelumsetzer umfassen, der dazu betrieben werden kann, als Reaktion auf das Signal zum Öffnen des Schalters (das heißt, den Schalter nicht leitend zu machen) das erste Gate mit der Spannung des positivsten Schaltungsausgangsknotens anzusteuern und das zweite Gate mit der Spannung des negativsten Schaltungsausgangsknotens anzusteuern.
Die Transistoren des Schalters und der Steuerungsschaltung für den Schalter können in einer einzigen integrierten Schaltung oder in mehreren integrierten Schaltungen hergestellt werden, oder sie können unter Verwendung diskreter Komponenten umgesetzt werden.
Wie der Fachmann weiß, ist ein Feldeffekttransistor (oder wenigstens ein Anreicherungstyp-Bauelement) nicht leitend, wenn sein Gate an oder nahe an der Spannung an der Source des Transistors liegt. Der Transistor wird mit Erhöhung der Differenz zwischen der Gate- und der Source-Spannung zunehmend leitender. Das Leiten beginnt bei einer „Schwellenspannung“ signifikant zu werden. Es versteht sich auch, dass die Source und der Drain eines MOSFET austauschbar sind, weil solche Bauelemente im Wesentlichen symmetrisch sind. Dementsprechend können in den hier beschriebenen Ausführungsformen die Source und der Drain jedes Transistors getauscht werden, ohne dass die Funktionalität der beschriebenen Schaltungen beeinflusst wird.
Die Schaltersteuerung kann dazu ausgelegt sein, die Steuerknoten des ersten und des zweiten Transistors auf eine Spannung außerhalb des Bereichs der ersten Schwellenspannung anzusteuern, wenn gewünscht wird, den Analogschalter einzuschalten.
Das Einschalten des ersten Transistors kann erreicht werden, indem das Gate des ersten Transistors auf eine negativste der Versorgungsspannungen der Schaltersteuerungsschaltung angesteuert wird.
Das Einschalten des zweiten Transistors kann erreicht werden, indem das Gate des zweiten Transistors auf eine positivste der Versorgungsspannungen der Schaltersteuerungsschaltung angesteuert wird.
Die Schaltkreise können somit dazu betrieben werden, als Reaktion auf ein Steuersignal zum Zulassen von Signalübertragung durch den Schalter, das erste Gate mit der negativsten Versorgungsspannung anzusteuern und das zweite Gate mit der positivsten Versorgungsspannung anzusteuern.
Es versteht sich, dass ein Schalter in einigen Ausführungsformen nicht bidirektional sein muss. Dazu kann es kommen, weil die Spannung an einem Knoten, dem ersten oder dem zweiten Knoten, immer größer als oder gleich der Spannung am anderen Knoten ist. In diesem Szenario besteht kein Bedarf, den positivsten Knoten vom ersten und zweiten Knoten zu bestimmen. In diesem Fall kann ein Schalter bereitgestellt werden, der Folgendes umfasst: einen p-Typ-Transistor, der einen ersten Drain, eine erste Source und ein erstes Gate umfasst; einen n-Typ-Transistor, der einen zweiten Drain, eine zweite Source und ein zweites Gate umfasst; wobei der erste Drain und die zweite Source mit einem ersten Knoten verbunden sind; wobei die erste Source und der zweite Drain mit einem zweiten Knoten verbunden sind; und Steuerschaltkreise, wobei der Schalter der Steuerschaltkreise dazu betrieben werden kann, als Reaktion auf ein Signal zum Verhindern von Signalübertragung, das erste Gate mit der positivsten Spannung von einer ersten Knotenspannung am ersten Knoten und der positivsten Versorgungsspannung des Schalters anzusteuern, und das zweite Gate mit der negativsten Spannung von einer zweiten Knotenspannung am zweiten Knoten und der negativsten Versorgungsspannung des Schalters anzusteuern.
Gemäß einem weiteren Aspekt dieser Offenbarung wird ein Verfahren zum Ansteuern eines Transmissionsgatters, das aus einem ersten Transistor und einem zweiten Transistor gebildet wird, mit den Merkmalen des Patentanspruchs 11 bereitgestellt.
Die Versorgungsspannung kann zwei Spannungsschienen umfassen, wobei eine positiver als die andere ist, wie zum Beispiel Vdd und Vss, Vdd und Masse, Masse und Vss und so weiter.
Figurenliste
Ausführungsformen von Analogschaltern gemäß dieser Offenbarung werden jetzt, lediglich als nicht einschränkende Beispiele, unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben werden:

1 ist eine schematische Darstellung eines Analogschalters;
2 ist eine schematische Darstellung des in 1 gezeigten Analogschalters, die seine Zustandsbedingungen zeigt;
3 ist eine schematische Darstellung eines Analogschalters gemäß dieser Offenbarung;
4 ist ein Schaltplan eines Analogschalters gemäß dieser Offenbarung;
5 ist ein Schaltplan einer Variante des in 4 gezeigten Analogschalters; und
6 ist ein Schaltplan einer weiteren Variante des in 4 gezeigten Analogschalters.

BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
1 ist eine schematische Veranschaulichung eines Transmissionsgatters 1 oder Analogschalters, wie sie im Fachgebiet bekannt sind. Das Transmissionsgatter 1 umfasst den ersten und den zweiten Feldeffekttransistor 2 und 4. Der erste Transistor 2 ist ein PMOS-Bauelement, und der zweite Transistor 4 ist ein NMOS-Bauelement. Es versteht sich, dass der erste und der zweite Transistor 2 und 4 durch andere Transistoren mit den gleichen oder ähnlichen Charakteristika ersetzt werden könnten. Sowohl der erste als auch der zweite Transistor 2, 4 umfasst eine Source, einen Drain und ein Gate, wie es im Fachgebiet bekannt ist. Der Drain des ersten Transistors 2 und die Source des zweiten Transistors 4 sind an einem ersten Knoten 6 des Transmissionsgatters 1 verschaltet. Gleichermaßen sind die Source des ersten Transistors 2 und der Drain des zweiten Transistors 4 an einem zweiten Knoten 8 verschaltet. Weil das Transmissionsgatter 1 im Wesentlichen symmetrisch ist, stellt dieses Bauelement 1 bidirektionale Konnektivität ohne Verschlechterung eines Eingangssignals bereit. Von daher kann entweder der erste oder der zweite Knoten 6 und 8 als ein Eingang oder als ein Ausgang des Transmissionsgatters 1 funktionieren. Allerdings kann im Allgemeinen erwartet werden, dass einer der Knoten 6 und 8 als ein Eingang und der andere Knoten als ein Ausgang funktioniert.
Eine Schalteransteuerungsschaltung 14 (wie zum Beispiel eine Schaltersteuerung) nimmt ein Steuersignal Sin an einem Eingangsknoten 13 auf und verarbeitet dieses, zum Beispiel mittels Logik, wie zum Beispiel einem Inverter 14a, so dass die Gate-Knoten 10, 12 des ersten und des zweiten Transistors 2 und 4 auf komplementäre Art und Weise von den Schalteransteuerungs-/Steuerschaltkreisen 14 zwischen zwei Referenzspannungen angesteuert werden, nämlich V_ref1, die logisch 1 abbildet, und V_ref2, die logisch 0 abbildet.
Die Spannungen V_ref1 und V_ref2 können zwei beliebige Referenzspannungen mit V_ref1 > V_ref2 sein. Typischerweise sind V_ref1 und V_ref2 gleich den Versorgungsschienenspannungen der Schaltung, in die das Transmissionsgatter 1 integriert ist, oder sie sind die Versorgungsspannungen für die Ansteuerungsschaltung 14, weil diese den Ausgangsspannungsbereich begrenzt, den die Ansteuerungsschaltung zuführen kann. Zum Beispiel kann V_ref1 gleich Vdd sein, und V_ref2 kann gleich Vss sein. Ein Gate-Spannungsbereich Gr kann definiert werden als V_ref1 > Gr > V_ref2. Die Gates 10, 12 werden auf eine komplementäre Art und Weise angesteuert, wie durch Sin und Sin (negiert) angegeben wird, so dass beide Transistoren 2 und 4 entweder zeitgleich ein oder zeitgleich aus sind. Mit anderen Worten: Wenn die Spannung am Gate 10 (low-aktiv) logisch 0 ist, dann wird die komplementäre logische 1 an das Gate 12 (high-aktiv) des Inverters 14a angelegt, was gestattet, dass beide Transistoren leiten und ein Signal zwischen dem ersten und dem zweiten Knoten 6 und 8 durchleiten. In dieser Konfiguration ist das Transmissionsgatter 1 ein (leitend). Wenn die Spannung am Gate 10 (low-aktiv) logisch 1 ist, wird die komplementäre logische 0 an das Gate 12 angelegt, was beide Transistoren ausschaltet. In dieser Konfiguration ist das Transmissionsgatter 1 aus (nicht leitend), was verhindert, dass ein Signal zwischen dem ersten und dem zweiten Knoten 6 und 8 durchgeleitet wird.
Das in 1 gezeigte Transmissionsgatter 1 funktioniert auf die oben genannte Art und Weise, solange Signale, die an den ersten und den zweiten Knoten 6 und 8 angelegt werden, im Gate-Spannungsbereich Gr liegen, der den Gates 10 und 12 zugeführt wird. Allerdings versagt die Funktionalität des Transmissionsgatters 1, wenn entweder dem ersten oder dem zweiten Knoten 6 oder 8 eine Spannung zugeführt wird, die außerhalb des Gate-Spannungsbereichs liegt.
2 zeigt das Transmissionsgatter 1, dem Ausschalten signalisiert wurde, wobei das erste Gate 10 nach V_ref1 (logisch 1) angesteuert wird und das zweite Gate 12 nach V_ref2 (logisch 0) angesteuert wird. Während die Spannungen am ersten und am zweiten Knoten 6 und 8 im Gate-Spannungsbereich liegen, funktioniert das Transmissionsgatter 1 in seinem hochohmigen Zustand, was verhindert, dass Signale zwischen den Knoten 6 und 8 durchgeleitet werden. Allerdings können die Transistoren unbeabsichtigt leitend werden, wenn die Spannung entweder am ersten oder am zweiten Knoten 6 oder 8 außerhalb des Gate-Spannungsbereichs liegt. Wenn die Spannung am Knoten 8 V_ref1 überschreitet, schaltet der erste (PMOS-) Transistor 2 ein. Wenn die Spannung am Knoten 6 unter V_ref2 fällt, schaltet der zweite (NMOS-) Transistor 4 ein. Von daher kann das Anlegen einer außerhalb des Gate-Spannungsbereichs liegenden Spannung entweder an den ersten oder den zweiten Knoten 6 oder 8 bewirken, dass das Transmissionsgatter 1 in seinem vermeintlich nicht leitenden Zustand leitet. Somit ist der Signalbereich von Analogschaltern, wie den in den 1 und 2 gezeigten, durch den Bereich der angelegten Gate-Spannung begrenzt, welche typischerweise gleich dem Bereich der Versorgungsspannung des Bauelements oder der Versorgungsspannung der zum Ansteuern der Gates verwendeten Ansteuerungsschaltung 14 ist. Obwohl die Ansteuerungsschaltung 14 so gezeigt wird, dass sie einen Inverter 14a umfasst, sind andere Logikelemente zum Erzeugen der komplementären Steuersignale geeignet.
Es versteht sich, dass die oben genannten Probleme auftreten, wenn das Transmissionsgatter 1 in einen Aus-Zustand gesteuert werden soll. Wenn das Transmissionsgatter 1 eingeschaltet ist, beeinflusst das Vorhandensein einer Spannung entweder am ersten oder am zweiten Knoten 6 oder 8 über die Referenzspannungen hinaus nicht den Zustand des Schalters.
Ausführungsformen dieser Offenbarung stellen einen Analogschalter bereit, der Signale, die außerhalb des Versorgungsspannungsbereichs des Schalters oder der Schaltersteuerung 14 liegen, sowohl durchleiten als auch sperren kann. In den beschriebenen Ausführungsformen werden Referenzspannungen als Versorgungsschienenspannungen V_dd und V_ss bezeichnet. Es versteht sich, dass Vdd und Vss zwei beliebige, sich unterscheidende Spannungen sein könnten, zum Beispiel Vdd = 5 V und Vss = 0 V oder Vdd = +5 V und Vss = -5 V. Es versteht sich auch, dass Aussagen, dass eine erste Spannung „größer als“ eine zweite Spannung ist, bedeuten, dass die erste Spannung positiver als die zweite Spannung ist. Gleichermaßen bedeuten Aussagen, dass eine erste Spannung „kleiner als“ eine zweite Spannung ist, dass die erste Spannung negativer als die zweite Spannung ist. In dieser Offenbarung werden möglicherweise erste, zweite, dritte usw. Transistoren in Ausführungsformen nicht immer mit ihrer vollen Bezeichnung (z. B. zwölfter Transistor M12) eingebracht, sondern können stattdessen als Transistor M1, M2, M3 usw. bezeichnet werden. Gleichermaßen können auch erste, zweite, dritte usw. Knoten, Dioden und Widerstände in den Zeichnungen und der Beschreibung als Knoten N1, N2, N3 usw., Dioden D1, D2, D3 usw. und Widerstände R1, R2 usw. eingebracht werden.
3 ist eine schematische Darstellung eines Analogschalters 20, der Bestandteil einer Ausführungsform der Offenbarung ist. Der Schalter 20 umfasst den ersten und den zweiten komplementären PMOS- und NMOS-Transistor M1 bzw. M2, die parallel verschaltet sind. Der Drain des Transistors M1 ist mit der Source des Transistors M2 an einem ersten Knoten N1 verschaltet, und die Source des Transistors M1 ist mit dem Drain des Transistors M2 an einem zweiten Knoten N2 verschaltet. Der Analogschalter 20 wird vorzugsweise auf einer einzigen integrierten Schaltung (IC) hergestellt, kann aber auch auf mehr als einem IC (und beide Dies können in einem einzigen Package bereitgestellt werden) oder unter Verwendung diskreter Komponenten hergestellt werden.
Die Knoten N1 und N2 entsprechen dem Eingang und dem Ausgang des Schalters 20. Ebenso wie das in den 1 und 2 gezeigte Transmissionsgatter ist es bidirektional, weil der Schalter im Wesentlichen symmetrisch ist, also kann entweder N1 oder N2 als der Eingang verwendet werden, und umgekehrt kann entweder der Knoten N1 oder N2 als der Ausgang des Schalters 20 verwendet werden.
Wie bei dem in den 1 und 2 gezeigten Transmissionsgatter 1 werden die Gates des ersten und des zweiten Transistors M1 und M2 komplementär angesteuert, so dass, wenn die Gate-Spannung am ersten Transistor M1 logisch 1 ist, die Gate-Spannung am zweiten Transistor M2 logisch 0 ist, und umgekehrt. Die Differenz zwischen der höchsten Gate-Spannung (logisch 1) und der niedrigsten Gate-Spannung (logisch 0) wird hier als der „Gate-Spannungsbereich“ Gr bezeichnet werden.
Jeder der Feldeffekttransistoren M1, M2 weist ein Back-Gate auf, und dieses kann absichtlich vorgespannt werden, um sicherzustellen, dass kein Strom zwischen dem Back-Gate und dem Halbleitersubstrat fließt, in dem der Feldeffekttransistor hergestellt ist. Zusätzlich oder alternativ können Transistoren in einer isolierten Wanne hergestellt werden, so dass sie vom Substrat isoliert sind. Diese Technik ist im Fachgebiet bekannt und muss hier nicht weiter beschrieben werden.
Der Drain und das Back-Gate des Transistors M1 können durch eine Diode D1 verbunden sein, die Stromfluss hin zum Back-Gate zulässt. Gleichermaßen können die Source und das Back-Gate des Transistors M1 durch eine Diode D2 verbunden sein, die Stromfluss hin zum Back-Gate zulässt. Die Kathoden von D1 und D2 sind mit dem Back-Gate von M1 verbunden. Diese Dioden können als separate Komponenten bereitgestellt werden, oder sie können parasitäre Komponenten als ein Ergebnis parasitärer Bipolartransistoren sein, die bei der Herstellung des p-Typ-FET M1 gebildet werden.
Gleichermaßen können der Drain und das Back-Gate des Transistors M2 durch eine Diode D3 verbunden sein, die Stromfluss hin zum Drain zulässt, und die Source und das Back-Gate des Transistors M2 können durch eine Diode D4 verbunden sein, die Stromfluss hin zur Source zulässt. Die Anoden der Dioden D3 und D4 sind mit dem Back-Gate von M2 verbunden. Diese Dioden können parasitäre Komponenten sein, oder sie können als separate Komponenten bereitgestellt werden.
Der Schalter umfasst weiterhin Steuerschaltkreise, die eines oder mehrere von Folgenden enthalten können: eine Schalter-Vorspannungsschaltung 22, Auswahlschaltungen für die positivste und die negativste Spannung 24, 26 und positive und negative Pegelumsetzer 28, 30. 4 zeigt einen schematischen Schaltplan des in 3 gezeigten Schalters 20, der die Struktur der Steuerschaltkreise ausführlich veranschaulicht.
Die Steuerschaltkreise sind dazu ausgelegt, die an die Gates des ersten und des zweiten Transistors M1, M2 angelegte Spannung so anzusteuern, dass der Schalter korrekt funktioniert, unabhängig von den hier als erste bzw. zweite Knotenspannung (V1 bzw. V2) bezeichneten Spannungen, die am ersten und zweiten Knoten N1 und N2 anliegen.
Der Erfinder hat erkannt, dass zur Berücksichtigung einer Überspannung (wobei eine Spannung an einem der Knoten N1, N2 über die positivste Versorgungsschiene steigt) und einer Unterspannung (wobei eine Spannung an einem der Knoten N1, N2 unter die negativste Versorgungsschiene fällt) die an die Gates des ersten und des zweiten Transistors M1, M2 angelegten Spannungen V_G1, V_G2 so gesteuert werden können, dass sie Instanzen der ersten und der zweiten Knotenspannung, die außerhalb des normalen Spannungsbereichs des Schalters 20 liegen, folgen können. Wenn zum Beispiel der Schalter in einen leitenden Zustand gebracht werden soll, kann dem Gate des PMOS-Transistors M1 Vss oder die negativste Spannung der ersten Knotenspannung, der zweiten Knotenspannung und Vss zugeführt werden. Gleichermaßen kann dem Gate des NMOS-Transistors M2 Vdd oder die positivste Spannung der ersten Knotenspannung, der zweiten Knotenspannung und Vdd zugeführt werden. Unabhängig von der ersten und der zweiten Knotenspannung bleibt somit immer wenigstens einer der Transistoren M1 und M2 leitend. Es ist anzumerken, dass bei einer Überspannungs- oder einer Unterspannungsbedingung möglicherweise nur einer der Transistoren M1, M2 leitet. Falls zum Beispiel die Spannung am Knoten N1 kleiner als V_ss ist und das Gate von M1 mit Vss verknüpft ist, dann wird der Transistor M1 nur leiten, falls die Spannung am Knoten N2 um eine Schwellenspannung (Vtp) höher als die Spannung an N1 ist. Dies ist möglicherweise nicht der Fall, weil der Transistor M2 unter diesen Bedingungen hart nach Ein angesteuert werden würde und somit einen viel kleineren Widerstandswert als M1 aufweisen würde, was zu einem relativ geringen Spannungsabfall über M1 führt. Falls im Gegensatz dazu die Spannung am Knoten N1 größer als Vdd ist und das Gate des Transistors M2 mit Vdd oder mit der positivsten Spannung (d. h. der Spannung am Knoten N1) verknüpft ist, dann wird der Transistor M2 nicht leiten, es sei denn, die Spannung am Knoten N2 ist um eine Schwellenspannung (Vtp) kleiner als die am Gate von M2 oder sie ist um Vtp kleiner als die am Knoten N1. Dies ist wiederum unwahrscheinlich, weil der Widerstandswert zwischen der Source und dem Drain des Transistors M1 unter diesen Bedingungen viel kleiner als der von M2 sein würde. Allerdings wird sowohl bei Unterspannungs- als auch bei Überspannungsbedingungen wenigstens einer der Transistoren M1 und M2 leitend bleiben.
Wenn der Schalter 20 in einen nicht leitenden Zustand gebracht werden soll, wird dem Gate des PMOS-Transistors M1 die positivste Spannung der aus Folgenden ausgewählten Spannungen zugeführt: der ersten Knotenspannung, der zweiten Knotenspannung und Vdd. Dem Gate des NMOS-Transistors M2 wird die negativste Spannung der ersten Knotenspannung, der zweiten Knotenspannung und Vss zugeführt. Somit sind (in dieser Ausführungsform) M1 und M2 immer vorgespannt, um sie in einem nicht leitenden Zustand zu halten.
Um zum Beispiel den Schalter 20 zu öffnen, d. h. zu verhindern, dass Strom zwischen dem ersten und dem zweiten Knoten N1, N2 durchgeleitet wird, können die Steuerschaltkreise dazu betrieben werden, das Gate des ersten Transistors M1 mit der positivsten Spannung der ersten Knotenspannung am ersten Knoten N1, der zweiten Knotenspannung am zweiten Knoten N2 und der positiven Versorgungsspannung Vdd anzusteuern. Weil der Gate-Spannungsbereich dynamisch gesteuert wird, wird dementsprechend verhindert, dass die Spannung am ersten und am zweiten Knoten N1 und N2 außerhalb des Gate-Spannungsbereichs liegt, und von daher ist das Gate des ersten Transistors M1 immer ausreichend vorgespannt, um korrekten Betrieb des Schalters aufrechtzuerhalten, d. h. Leiten zu verhindern, wenn der Schalter offen (aus) sein soll. Gleichermaßen ist der zweite Transistor mit der negativsten Spannung der Spannung am ersten und der Spannung am zweiten Knoten und Vss vorgespannt.
Mit Bezug auf die 3 und 4: Die Schalter-Vorspannungsschaltung 22 ist zwischen dem ersten und zweiten Knoten N1, N2 des Schalters 20 verschaltet und kann dazu betrieben werden, die positivste Spannung der ersten und der zweiten Knotenspannung einem Eingang der Auswahlschaltung 24 für die positivste Spannung über einen positiven Ausgangsknoten N3 bereitzustellen, und sie kann weiter dazu betrieben werden, die negativste Spannung der ersten und der zweiten Knotenspannung einem Eingang der Auswahlschaltung 26 für die negativste Spannung über einen negativen Ausgangsknoten N4 bereitzustellen.
Wie in 4 gezeigt wird, umfasst die Schalter-Vorspannungsschaltung 22 zwei PMOS-Transistoren M3, M4, die durch ihre jeweilige Source am positiven Ausgangsknoten N3 verbunden sind, und zwei NMOS-Transistoren M5, M6, die durch ihre jeweilige Source am negativen Ausgangsknoten N4 verbunden sind. Der Drain des PMOS-Transistors M3, der Drain des NMOS-Transistors M5 und die Gates der Transistoren M4 und M6 sind alle über einen ersten optionalen Widerstand R1 mit dem ersten Knoten N1 verbunden. Gleichermaßen sind der Drain des PMOS-Transistors M4, der Drain des NMOS-Transistors M6 und die Gates der Transistoren M3 und M5 alle über einen zweiten optionalen Widerstand R2 mit dem zweiten Knoten N2 verbunden.
Die Schaltung wird betrieben, indem sie den positivsten Knoten des ersten und des zweiten Knotens N1 und N2 mit dem Knoten N3 und den negativsten Knoten des ersten und des zweiten Knotens N1 und N2 mit dem Knoten N4 verbindet. Falls während des Betriebs V1 am Knoten N1 größer als V2 am Knoten N2 ist, dann ist aus der Überprüfung des Schaltplans zu erkennen, dass M6 zum Einschalten neigt und dass M4 zum Ausschalten neigt. Gleichermaßen neigt M5 zum Ausschalten, und M3 neigt zum Einschalten. Somit wird die Spannung vom Knoten N1 dem Knoten N3 zugeführt, und die Spannung vom Knoten N2 wird dem Knoten N4 zugeführt. Falls im Gegensatz dazu die Spannung am Knoten N2 größer als die am Knoten N1 ist, dann wird die Spannung an N2 über M4 (M3 schaltet aus) N3 zugeführt, und die Spannung am Knoten N1 wird über M5 (M6 schaltet aus) dem Knoten N4 zugeführt. In beiden Fällen wird die positivste Spannung der ersten und der zweiten Knotenspannung dem positiven Knoten N3 bereitgestellt, und die negativste Spannung der ersten und der zweiten Spannung wird dem negativen Knoten N4 bereitgestellt.
Mit Bezug sowohl auf 3 als auch auf 4: Der positive Knoten N3 ist mit dem Eingang der Auswahlschaltung 24 für die positivste Spannung verbunden, und der negative Knoten N4 ist mit dem Eingang der Auswahlschaltung 26 für die negativste Spannung verbunden.
In der Auswahlschaltung 24 für die positivste Spannung wird die positivste der aus der Schalter-Vorspannungsschaltung 22 aufgenommenen Spannungen, der ersten und der zweiten Knotenspannung V1 und V2, mit der positiven Versorgungsspannung Vdd verglichen, und die positivste dieser beiden Spannungen wird an den positiven Pegelumsetzer 28 ausgegeben. Dementsprechend ist die dem positiven Pegelumsetzer 28 bereitgestellte Spannung die positivste Spannung der Spannung am ersten Knoten N1, der Spannung am zweiten Knoten N2 und der positivsten Versorgungsspannung Vdd. Wie in 4 gezeigt wird, umfasst die Auswahlschaltung 24 für die positivste Spannung einen PMOS-Transistor M7, dessen Source mit der positivsten Versorgungsspannung Vdd verbunden ist und dessen Drain mit einem Ausgangsknoten N5 der Auswahlschaltung 24 für die positivste Spannung verbunden ist. Zusätzlich umfasst die Auswahlschaltung 24 einen weiteren PMOS-Transistor M9, dessen Drain mit dem Knoten N5 verbunden ist und dessen Source, gemeinsam mit dem Gate des Transistors M7, mit dem positiven Knoten N3 der Schalter-Vorspannungsschaltung 22 verbunden ist. Das Gate des Transistors M9 ist mit der positiven Versorgungsspannung Vdd verschaltet. Die Transistoren M7 und M9 enthalten weiterhin die Dioden D5 und D6, die zwischen jeder ihrer Sources (Anoden) und ihrer Drains (Kathoden) verbunden sind. Die Dioden D5 und D6 können inhärente Inversdioden der Transistoren M7, M9 sein, oder sie können separate Komponenten sein. Im Betrieb vergleicht die Auswahlschaltung 24 für die positivste Spannung die aus dem positiven Knoten N3 aufgenommene Spannung mit Vdd und stellt die positivste dieser Spannungen am Knoten N5 bereit.
Falls zum Beispiel die Spannung am Knoten N3 größer als Vdd ist, ist M7 aus, weil die Gate-Spannung am Transistor M7 größer als die an der Source des Transistors M7 angelegte Spannung ist. Im Gegensatz dazu überschreitet die Source-Spannung am Transistor M9 die Gate-Spannung Vdd, und also ist der Transistor M9 eingeschaltet und ein Strompfad wird zwischen dem Knoten N3 und dem Knoten N5 gebildet.
Falls im entgegengesetzten Fall die Spannung am Knoten N3 kleiner als Vdd ist, ist die Source-Spannung am Transistor M9 kleiner als die Gate-Spannung Vdd, und also ist der Transistor M9 ausgeschaltet. Im Gegensatz dazu wird M7 nach Ein angesteuert, weil die Gate-Spannung am Transistor M7 kleiner als die an seine Source angelegte Spannung ist, und also wird ein Strompfad zwischen Vdd und dem Knoten N5 durch den Transistor M7 gebildet.
Somit wird die positivste Spannung von Vdd und der Spannung am positiven Knoten N3 immer am Knoten N5 der Auswahlschaltung 24 für die positivste Spannung bereitgestellt.
Die Auswahlschaltung 26 für die negativste Spannung wird auf ziemlich die gleiche Art und Weise wie die Auswahlschaltung 24 für die positivste Spannung betrieben, sie vergleicht jedoch den aufgenommenen negativsten Ausgang aus der Schalter-Vorspannungsschaltung 22 mit der negativen Versorgungsspannung V_ss, und die negativste dieser beiden Spannungen wird an den negativen Pegelumsetzer 30 ausgegeben.
Die Auswahlschaltung 26 für die negativste Spannung umfasst einen NMOS-Transistor M10, der mit der negativsten Versorgungsspannung V_ss durch seine Source verbunden ist, der Drain von M10 ist mit dem Knoten N6 verbunden. Zusätzlich umfasst die Auswahlschaltung 26 einen weiteren NMOS-Transistor M12, dessen Drain mit dem Ausgangsknoten N6 der Auswahlschaltung für die negativste Spannung verbunden ist und dessen Source, gemeinsam mit dem Gate des Transistors M10, mit dem negativen Knoten N4 der Schalter-Vorspannungsschaltung 22 verbunden ist. Das Gate des Transistors M12 ist mit der negativen Versorgungsspannung Vss verschaltet. Ebenso wie bei den Transistoren M7 und M9, sind die Dioden D7 und D8 zwischen der Source (Anode) und dem Drain (Kathode) jedes der Transistoren M10 und M12 verbunden. Diese Dioden D7 und D8 können inhärente Inversdioden sein, oder sie können separate Komponenten sein.
Falls während des Betriebs die Spannung am Knoten N4 negativer als Vss ist (außerhalb des Versorgungsspannungsbereichs), wird der Transistor M10 nach Aus angesteuert, weil seine Gate-Spannung negativer als die an seine Source angelegte Spannung ist. Zur gleichen Zeit ist die Spannung an der Source von M12 negativer als die an sein Gate angelegte; also ist der Transistor M12 eingeschaltet, und ein Strompfad wird zwischen dem Knoten N4 und dem Knoten N6 gebildet.
Falls im Gegensatz dazu die Spannung am Knoten N4 weniger negativ als Vss ist (d. h., die Spannung an N4 liegt innerhalb des Versorgungsspannungsbereichs), wird M10 nach Ein angesteuert, weil die Gate-Spannung am Transistor M10 positiver als die an seine Source angelegte Spannung ist. Im Gegensatz dazu wird der Transistor M12 ausgeschaltet, weil die Spannung an der Source von M12 weniger negativ als die an sein Gate angelegte ist. Dementsprechend wird zwischen V_ss und dem Knoten N6 über den Transistor M10 ein Strompfad gebildet.
Somit vergleicht die Auswahlschaltung 26 für die negativste Spannung die aus dem Knoten N4 aufgenommene Spannung mit Vss und stellt die negativste dieser Spannungen am Knoten N6 bereit.
Der positive Pegelumsetzer 28 und der negative Pegelumsetzer 30 können auf ein Steuersignal Sin reagieren, um eine gepufferte und pegelverschobene Abbildung des Steuersignals bereitzustellen. Wenn Sin = logisch 1, dann kann der Pegelumsetzer 28 dazu betrieben werden, Vss mit dem Gate des ersten Transistors M1 zu verschalten und Vdd mit dem Gate des zweiten Transistors M2 zu verschalten. Wenn Sin = logisch 0, dann kann der Pegelumsetzer 28 dazu betrieben werden, die positivste Spannung vom Knoten N5 nach M1 zu verschalten, und der Pegelumsetzer 30 stellt die negativste Spannung vom Knoten N6 dem Gate des zweiten Transistors M2 bereit. Somit ist der Schalter unter dieser Bedingung nicht leitend, und sogar wenn sich die Spannung am Knoten N1 oder am Knoten N2 nach außerhalb des Versorgungsbereichs bewegen, folgen die Gate-Spannungen nach außerhalb des durch Vss und Vdd definierten Leistungsversorgungsbereichs, soweit es erforderlich ist, um sicherzustellen, dass das Transmissionsgatter 20 nicht leitend bleibt.
Der positive Pegelumsetzer 28 umfasst ein Paar PMOS-Transistoren M13, M14 in Reihe mit den jeweiligen NMOS-Transistoren M15, M16 und über Kreuz verbunden, um eine Wirklast mit positiver Rückkopplung zu bilden. Der Pegelumsetzer 28 enthält auch einen ersten Inverter 36, der einen PMOS-Transistor M17 und einen NMOS-Transistor M18 umfasst. Die Sources der Transistoren M13 und M14 sind mit dem positiven Knoten N5 verbunden. Das Gate des Transistors M13 ist am Knoten N8 mit dem Drain des Transistors M14, dem Drain des Transistors M16 und den Gates der Transistoren M17 und M18 des ersten Inverters 36 verbunden. Das Gate des Transistors M14 ist mit dem Drain des Transistors M13 und dem Drain des Transistors M15 verbunden. Die Sources der Transistoren M15 und M16 sind mit der negativen Versorgungsspannung Vss verbunden. Das Gate des Transistors M15 ist mit einem Steuerknoten N7 verbunden. Das Gate des Transistors M16 ist über einen Inverter 38 mit dem Steuerknoten N7 verbunden. Der Transistor M17 ist an seiner Source mit dem positiven Knoten N5 und an seinem Drain mit dem Drain des Transistors M18 und dem Gate des ersten Transistors M1 des Schalters 20 verbunden. Die Source des Transistors M18 ist mit der negativsten Versorgungsspannung V_ss verbunden.
Der negative Pegelumsetzer 30 ist ein Spiegel des positiven Pegelumsetzers 28. Der negative Pegelumsetzer 30 umfasst ein Paar NMOS-Transistoren M19, M20, ein Paar PMOS-Transistoren M21, M22 und einen dritten Inverter 40, der einen NMOS-Transistor M23 und einen PMOS-Transistor M24 umfasst. Die Sources der Transistoren M19 und M20 sind mit dem negativen Knoten N6 verbunden. Das Gate des Transistors M19 ist am Knoten N9 mit dem Drain des Transistors M22, dem Drain des Transistors M20 und den Gates der Transistoren M23 und M24 des dritten Inverters 40 verbunden. Das Gate des Transistors M20 ist mit dem Drain des Transistors M21 und dem Drain des Transistors M19 verbunden. Die Sources der Transistoren M21 und M22 sind mit der positiven Versorgungsspannung Vdd verbunden. Das Gate des Transistors M21 ist mit dem Steuerknoten N10 verbunden. Das Gate des Transistors M22 ist über einen vierten Inverter 32 mit dem Steuerknoten N10 verbunden. Der Transistor M23 ist an seiner Source mit dem negativen Knoten N6 verbunden, sein Drain ist mit dem Drain des Transistors M24 und dem Gate des zweiten Transistors M2 des Schalters 20 verbunden. Die Source des Transistors M24 ist mit der positiven Versorgungsspannung Vdd verbunden.
Mit ausführlicherem Bezug auf den Betrieb des positiven und des negativen Pegelumsetzers 28 und 30: Wenn Sin = logisch 0 signalisiert, den Schalter 20 zu öffnen (nicht leitend zu machen), wird der Knoten N7 nach logisch 0 (V_ss) angesteuert, und der Transistor M15 wird ausgeschaltet, und der Transistor M16 ist ein (leitend). Dementsprechend ist der Knoten N8 mit Vss verbunden, und somit wird der Transistor M13 eingeschaltet, und der Transistor M14 wird ausgeschaltet. Ein Strompfad wird zwischen Vss und N8 gebildet, was bewirkt, dass der Transistor M17 einschaltet und der Transistor M18 ausschaltet. Von daher wird der Knoten N5 über den Transistor M17 mit dem Gate des ersten Transistors M1 verbunden. Zur gleichen Zeit bewirkt am negativen Pegelumsetzer 30 ein Signal logisch 1 (V_dd) am Knoten N10, dass der Transistor M21 ausschaltet und der Transistor M22 einschaltet. Dementsprechend ist der Knoten N9 mit Vdd verbunden, und somit wird der Transistor M19 eingeschaltet, und von daher wird das Gate des Transistors M20 mit dem Knoten N6 verschaltet, was bewirkt, dass der Transistor M20 ausschaltet. Der zwischen Vdd und N9 gebildete Strompfad bewirkt, dass der Transistor M23 einschaltet und der Transistor M24 nach aus angesteuert wird. Von daher wird der Knoten N6 mit dem Gate des zweiten Transistors M2 verbunden.
Wenn Sin = logisch 1, was signalisiert, den Schalter 20 zu schließen (niederohmig zu machen), wird der Knoten N7 nach logisch 1 (V_dd) angesteuert, und der Transistor M15 wird eingeschaltet, und der Transistor M16 ist ausgeschaltet. Das Gate von M14 ist somit mit der negativen Versorgungsspannung Vss verschaltet, und also wird M14 eingeschaltet, und von daher wird M13 ausgeschaltet. Die Spannung am zweiten positiven Knoten N5 wird somit den Gates der Transistoren M17 und M18 über den Transistor M14 bereitgestellt, was bewirkt, dass der Transistor M17 ausschaltet und der Transistor M18 einschaltet. Dies bewirkt, dass die negative Versorgungsspannung Vss mit dem Gate des ersten Transistors M1 verbunden wird. Zur gleichen Zeit bewirkt das Invertieren des Inverters 34, dass der Knoten N10 nach logisch 0 (V_ss) angesteuert wird. Dementsprechend wird der Transistor M21 nach Ein angesteuert, und der Transistor M22 wird nach Aus angesteuert. Dies bewirkt, dass das Gate von M20 über den Transistor M21 mit Vdd verschaltet wird und somit einschaltet, und von daher wird das Gate des Transistors M19 durch die Spannung am Knoten N6 nach Low angesteuert, was den Transistor M19 ausschaltet. Die Spannung am zweiten negativen Knoten N6 wird daher am Knoten N9 den Eingängen des Inverters 40 bereitgestellt, was bewirkt, dass Vdd über den Transistor M24 mit dem Gate des zweiten Transistors M2 verschaltet wird. Wenn Sin = logisch 1, wird somit das Gate des ersten und des zweiten Transistors M1 und M2 von Vss bzw. Vdd angesteuert, was bewirkt, dass der Schalter Signale zwischen dem ersten und dem zweiten Knoten N1 und N2 durchleitet.
Die in 4 gezeigte Ausführungsform gestattet bidirektionale Steuerung des Schalters 20 ungeachtet der Spannungen am ersten und zweiten Knoten N1 und N2. Das heißt: Ein Signal kann vom ersten Knoten zum zweiten Knoten oder vom zweiten Knoten zum ersten Knoten durchgeleitet werden, und die Spannung an einem oder an beiden Knoten, dem ersten oder dem zweiten Knoten, kann außerhalb des Versorgungsspannungsbereichs liegen, d. h. kleiner als Vss oder größer als Vdd sein. Allerdings sind Ausführungsformen nicht auf bidirektionale Bauelemente beschränkt. In Ausführungsformen, bei denen der Schalter unidirektional ist, z. B. die Spannung am ersten Knoten N1 ist immer größer als die Spannung am zweiten Knoten N2, kann der erste Knoten N1 direkt mit dem Eingang der Auswahlschaltung 24 für die positivste Spannung verschaltet sein, und der zweite Knoten N2 kann direkt mit dem Eingang der Auswahlschaltung 26 für die negativste Spannung verschaltet sein.
Der in 5 gezeigte Analogschalter 100 ist eine Variante des Analogschalters 20 aus 4, wobei gleiche Referenznummern gleiche Teile bezeichnen. Der Analogschalter 100 aus 5 ist ein unidirektionales Bauelement, das dazu konzipiert ist, vom ersten Knoten N1 zum zweiten Knoten N2 laufende Signale durchzuleiten bzw. zu sperren. Deswegen sollte die Spannung am ersten Knoten N1 immer gleich oder größer als die Spannung am zweiten Knoten N2 sein, und somit wird keine Schalter-Vorspannungsschaltung benötigt, um die positivste und die negativste Spannung der ersten und der zweiten Knotenspannung zu bestimmen. Anstelle einer Schalter-Vorspannungsschaltung ist der erste Spannungsknoten N1 dementsprechend direkt mit den Gates des Transistors M7 und der Source des Transistors M9 der Auswahlschaltung 24 für die positivste Spannung verschaltet. Weiterhin ist der zweite Spannungsknoten N2 direkt mit den Gates des Transistors M10 und dem Drain des Transistors M12 der Auswahlschaltung 26 für die negativste Spannung verschaltet.
Wie vorher beschrieben worden ist: Wenn dem Schalter 20 aus 4 signalisiert wird zu schließen, werden die Pegelumsetzer 28, 30 dazu betrieben, die Gates der Transistoren M1 und M2 mit Vss und Vdd anzusteuern.
Der in 6 gezeigte Analogschalter 200 ist eine Variante des Analogschalters 20 aus 4, wobei gleiche Referenznummern gleiche Teile bezeichnen. Bei dieser Variante wird, wenn das Transmissionsgatter 200 eingeschaltet wird, im Gegensatz zum Analogschalter 20 das Gate des Transistors M1 mit der negativsten Spannung der Spannung am Knoten N1, der Spannung am Knoten N2 und Vss angesteuert, und das Gate des Transistors M2 wird mit der positivsten Spannung der Spannung am Knoten N1, der Spannung am Knoten N2 und Vdd angesteuert. Um das auszuführen, sind der positive und der negative Pegelumsetzer 28, 30 des Analogschalters 20 aus 5 durch einen einzigen Pegelumsetzer 50 ersetzt worden. Diese Schaltung ermöglicht es, Überspannung und Unterspannung zu folgen, sowohl wenn der Schalter in seinem Ein-Zustand ist (d. h. niederohmig oder geschlossen), als auch, wenn er in seinem Aus-Zustand ist (d. h. hochohmig oder offen).
Der Pegelumsetzer 50 umfasst erste und zweite Stufen 50a, 50b. Die erste Stufe umfasst ein Paar PMOS-Transistoren M25, M26 in Reihe mit den jeweiligen NMOS-Transistoren M27, M28 und über Kreuz verbunden, um eine Wirklast mit positiver Rückkopplung und einen Inverter 52 zu bilden. Die Sources der Transistoren M25 und M26 sind mit dem positiven Knoten N5 verbunden. Das Gate des Transistors M25 ist am Knoten N11 mit dem Drain des Transistors M26 und dem Drain des Transistors M28 verbunden. Das Gate des Transistors M26 ist mit dem Drain des Transistors M25 und dem Drain des Transistors M27 verbunden. Die Sources der Transistoren M27 und M28 sind mit der negativen Versorgungsspannung Vss verbunden. Das Gate des Transistors M27 ist mit einem Steuerknoten N12 verbunden. Das Gate des Transistors M28 ist über den Inverter 52 mit dem Steuerknoten N12 verbunden.
Die zweite Stufe umfasst ein Paar NMOS-Transistoren M29, M30, ein Paar PMOS-Transistoren M31, M32 und zwei Inverter 54, 56, die jeweils einen NMOS-Transistor M33, M34 bzw. einen PMOS-Transistor M35, M36 umfassen. Die Sources der Transistoren M29 und M30 sind mit dem negativen Knoten N6 verbunden. Das Gate des Transistors M29 ist am Knoten N13 mit dem Drain des Transistors M32, dem Drain des Transistors M30 und den Gates der Transistoren M33 und M35 des Inverters 54 verbunden. Das Gate des Transistors M30 ist mit dem Drain des Transistors M31, dem Drain des Transistors M29 und den Gates der Transistoren M34 und M36 des Inverters 56 verbunden. Die Sources der Transistoren M31 und M32 sind mit dem Knoten N5 verbunden. Das Gate des Transistors M31 ist mit dem Knoten N11 verbunden, und das Gate des Transistors M32 ist mit dem Gate des Transistors M26 der ersten Stufe 50a verbunden. Der Transistor M33 des Inverters 54 ist an seiner Source mit dem negativen Knoten N6 verbunden, und sein Drain ist mit dem Drain des Transistors M35 und dem Gate des Transistors M1 des Schalters 200 verbunden. Die Source des Transistor M35 ist mit dem positiven Versorgungsspannungsknoten N5 verbunden. Der Transistor M34 des Inverters 56 ist an seiner Source mit dem negativen Knoten N6 verbunden, und sein Drain ist mit dem Drain des Transistors M36 und dem Gate des Transistors M2 des Schalters 200 verbunden. Die Source des Transistors M36 ist mit dem positivsten Knoten N5 verbunden.
Mit Bezug auf den Betrieb des Pegelumsetzers 50: Wenn Sin = logisch 0 signalisiert, den Schalter 200 zu öffnen (nicht leitend zu machen), wird der Knoten N12 nach logisch 0 (V_ss) angesteuert, und der Transistor M27 wird ausgeschaltet, und der Transistor M28 ist ein (leitend). Dementsprechend wird der Knoten N11 mit Vss verbunden, und somit wird der Transistor M25 eingeschaltet, und der Transistor M26 wird ausgeschaltet. Ein Strompfad wird zwischen Vss und N11 gebildet, was bewirkt, dass der Transistor M31 einschaltet, während der Transistor M32 über den Transistor M25 mit dem Knoten N5 verbunden ist und somit ausgeschaltet wird. Von daher wird der Transistor M29 ausgeschaltet, und der Transistor M30 wird eingeschaltet, was den Eingang des Inverters 54 mit dem negativsten Knoten N6 und den Eingang des Inverters 56 mit dem positivsten Knoten N5 verschaltet. Der Transistor M1 des Schalters 200 wird dadurch von der positivsten Spannung der Spannung am Knoten N1, der Spannung am Knoten N2 und Vdd angesteuert. Der Transistor M2 des Schalters 200 wird von der negativsten Spannung der Spannung am Knoten N1, der Spannung am Knoten N2 und Vss angesteuert. Von daher werden M1 und M2 in einem nicht leitenden Zustand gehalten.
Wenn Sin = logisch 1 signalisiert, den Schalter 20 zu schließen (niederohmig zu machen), wird der Knoten N12 nach logisch 1 (V_dd) angesteuert, und der Transistor M27 wird eingeschaltet, und der Transistor M28 ist aus. Das Gate von M26 ist somit mit der negativen Versorgungsspannung Vss verschaltet, und also wird M26 eingeschaltet, und von daher wird M25 ausgeschaltet. Ein Strompfad wird zwischen den Knoten N5 und N11 gebildet, was bewirkt, dass der Transistor M31 ausschaltet, während das Gate des Transistors M32 über den Transistor M27 mit Vss verbunden ist und somit eingeschaltet wird. Von daher wird der Transistor M29 eingeschaltet, und der Transistor M30 wird ausgeschaltet, was den Eingang des Inverters 54 mit dem positivsten Knoten N5 und den Eingang des Inverters 56 mit dem negativsten Knoten N6 verschaltet. Der Transistor M1 des Schalters 200 wird dadurch von der negativsten Spannung der Spannung am Knoten N1, der Spannung am Knoten N2 und Vss angesteuert. Der Transistor M2 des Schalters 200 wird von der positivsten Spannung der Spannung am Knoten N1, der Spannung am Knoten N2 und Vdd angesteuert. Von daher werden M1 und M2 in einem leitenden Zustand gehalten.
Es versteht sich, dass die oben beschriebenen Analogschalter unter Verwendung diskreter Komponenten oder in einer oder mehreren integrierten Schaltungen umgesetzt werden können. Es versteht sich auch, dass einer oder mehrere Analogschalter in der gleichen oder in mehreren integrierten Schaltungen hergestellt werden können.
Die Begriffe „Drain“ und „Source“ sind hier verwendet worden, weil es verbreitete Begriffe zur Beschreibung von Feldeffekttransistoren sind. Allerdings sind diese Begriffe für im Wesentlichen symmetrische Bauelemente austauschbar, und der Drain und die Source können als austauschbare Verbindungen an gegenüberliegenden Enden eines steuerbaren Kanals innerhalb des Transistors betrachtet werden.
Die hiermit vorgelegten Ansprüche sind in der Form der einfachen Abhängigkeiten abgefasst worden, tauglich zur Verwendung beim US-Patentamt. Allerdings versteht es sich, dass irgendein Anspruch von irgendeinem vorhergehenden Anspruch des gleichen Typs abhängig sein kann, es sei denn, dies ist technisch nicht machbar.

Claims

Analogschalter, der Spannungen an seinen Schalttransistoren anpasst, um einen gewünschten Schaltzustand zu erfüllen, der Folgendes umfasst: einen ersten Transistor (M1) vom p-Typ mit einer Source, einem Drain und einem Gate; einen zweiten Transistor (M2) vom n-Typ mit einer Source, einem Drain und einem Gate, wobei die Source des zweiten Transistors (M2) mit dem Drain des ersten Transistors (M1) an einem ersten Knoten (N1) verschaltet ist und der Drain des zweiten Transistors (M2) mit der Source des ersten Transistors (M1) an einem zweiten Knoten (N2) verschaltet ist; und eine Schaltersteuerungsschaltung (22, 24, 26, 28, 30), die dazu ausgelegt ist, wenigstens eines der Gates des ersten Transistors (M1) und des zweiten Transistors (M2) mit einer Spannung anzusteuern, die von wenigstens einer Spannung der Spannung am ersten Knoten oder der Spannung am zweiten Knoten abgeleitet wird, wenn wenigstens eine Spannung am ersten Knoten oder am zweiten Knoten außerhalb eines Versorgungsspannungsbereichs der Schaltersteuerungsschaltung liegt, wobei die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) dazu ausgelegt ist, als Reaktion auf ein Signal den Schalter leitend zu machen, die positivste der Spannung am ersten Knoten (N1), der Spannung am zweiten Knoten (N2) und der positiven Versorgungsspannung dem Gate des zweiten Transistors (M2) zuzuführen, und als Reaktion auf das Signal den Schalter leitend zu machen, die negativste der Spannung am ersten Knoten (N1), der Spannung am zweiten Knoten (N2) und der negativen Versorgungsspannung dem Gate des ersten Transistors (M1) zuzuführen; und wenn die Spannung am ersten Knoten (N1) oder am zweiten (N2) Knoten außerhalb eines Versorgungsspannungsbereichs der Schaltersteuerungsschaltung (22, 24, 26, 28, 30) liegt, als Reaktion auf ein Signal den Schalter hochohmig zu machen, die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) betreibbar ist, das Gate des ersten Transistors (M1) mit einer Spannung anzusteuern, die von der positivsten Spannung der Spannung am ersten Knoten (N1) und der Spannung am zweiten Knoten (N2) abgeleitet wird, und das Gate des zweiten Transistors (M2) mit einer Spannung anzusteuern, die von der negativsten Spannung der Spannung am ersten Knoten (N1) und der Spannung am zweiten Knoten (N2) abgeleitet wird.
Analogschalter nach Anspruch 1, wobei die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) dazu ausgelegt ist, als Reaktion auf ein Signal, den Schalter hochohmig zu machen, dem Gate des ersten Transistors (M1) eine Spannungzuzuführen, die so ausgewählt wurde, dass sie die positivste Spannung der Spannung am ersten Knoten (N1), der Spannungam zweiten Knoten (N2) und der positiven Versorgungsspannung (V_dd) für die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) ist, und wobei die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) weiterhin dazu ausgelegt ist, als Reaktion auf das Signal, den Schalter hochohmig zu machen, dem Gate des zweiten Transistors (M2) eine Spannung zuzuführen, die so ausgewählt wurde, dass sie die negativste Spannung der Spannung am ersten Knoten (N1), der Spannung am zweiten Knoten (N2) und der negativen Versorgungsspannung (V_ss) für die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) ist.
Analogschaltung nach einem vorhergehenden Anspruch, wobei der erste Transistor ein Back-Gate aufweist und der zweite Transistor ein Back-Gate aufweist und die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) weiterhin betreibbar ist, eine positivste Spannung der Spannung am ersten Knoten und der Spannung am zweiten Knoten dem Back-Gate des ersten Transistors (M1) zuzuführen und eine negativste Spannung der Spannung am ersten Knoten und der Spannung am zweiten Knoten dem Back-Gate des zweiten Transistors (M2) zuzuführen.
Analogschalter nach Anspruch 3, der weiterhin dritte bis sechste Feldeffekttransistoren (M3 - M6) umfasst, wobei der dritte und der vierte Transistor p-Typ FETs und der fünfte und der sechste Transistor n-Typ FETs sind; und ein Drain des dritten Transistors (M3) mit dem ersten Knoten (N1) verschaltet ist, eine Source des dritten Transistors (M3) mit dem Back-Gate des ersten Transistors (M1) verschaltet ist und ein Gate des dritten Transistors (M3) mit dem zweiten Knoten (N2) verschaltet ist; ein Drain des vierten Transistors (M4) mit dem zweiten Knoten (N2) verschaltet ist, eine Source des vierten Transistors (M4) mit dem Back-Gate des ersten Transistors (M1) verschaltet ist und ein Gate des vierten Transistors (M4) mit dem ersten Knoten (N1) verschaltet ist; ein Drain des fünften Transistors (M5) mit dem ersten Knoten (N1) verschaltet ist, eine Source des fünften Transistors (M5) mit dem Back-Gate des zweiten Transistors (M2) verschaltet ist und ein Gate des fünften Transistors (M5) mit dem zweiten Knoten (N2) verschaltet ist; und ein Drain des sechsten Transistors (M6) mit dem zweiten Knoten (N2) verschaltet ist, eine Source des sechsten Transistors (M6) mit dem Back-Gate des zweiten Transistors (M2) verschaltet ist und ein Gate des sechsten Transistors (M6) mit dem ersten Knoten (N1) verschaltet ist.
Analogschalter nach einem vorhergehenden Anspruch, der weiterhin eine Auswahlschaltung (24) für die positivste Spannung zum Vergleichen der positivsten Spannung der Spannung am ersten Knoten und der Spannung am zweiten Knoten (N2) mit der positiven Versorgungsspannung und zum Ausgeben der positivsten der Spannungen an einem Ausgangsknoten der Auswahlschaltung (24) für die positivste Spannung umfasst.
Analogschalter nach Anspruch 5, der weiterhin eine Schaltung (28) umfasst, die dazu ausgelegt ist, die Ausgabe aus der Auswahlschaltung (24) für die positivste Spannung, die negative Versorgungsspannung und ein Steuersignal zu erhalten und dem Gate des ersten Transistors (M1) abhängig von einem Zustand des Steuersignals entweder die Ausgabe der Auswahlschaltung (24, 26) für die positivste Spannung oder die negative Versorgungsspannung zuzuführen.
Analogschalter nach einem vorhergehenden Anspruch, der weiterhin eine Auswahlschaltung (26) für die negativste Spannung zum Vergleichen der negativsten Spannung der Spannung am ersten Knoten (N1) und am zweiten Knoten (N2) mit der negativen Versorgungsspannung und zum Ausgeben der negativsten der Spannungen an einem Ausgangsknoten der Auswahlschaltung (26) für die negativste Spannung umfasst.
Analogschalter nach Anspruch 7, der weiterhin eine Schaltung umfasst, die dazu ausgelegt ist, die Ausgabe aus der Auswahlschaltung (24, 26) für die negativste Spannung, die positive Versorgungsspannung und ein Steuersignal aufzunehmen und dem Gate des zweiten Transistors (M2) abhängig von einem Zustand des Steuersignals entweder die Ausgabe der Auswahlschaltung (24, 26) für die negativste Spannung oder die positive Versorgungsspannung zuzuführen.
Analogschalter nach einem vorhergehenden Anspruch, wobei der erste Transistor (M1) und der zweite Transistor (M2) und die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) innerhalb eines Packages einer integrierten Schaltung bereitgestellt werden.
Analogschalter nach einem vorhergehenden Anspruch, wobei der erste Transistor (M1) und der zweite Transistor (M2) und die Schaltersteuerungsschaltung (22, 24, 26, 28, 30) auf einem gemeinsam genutzten Halbleitersubstrat gebildet werden.
Verfahren zum Ansteuern eines Analogschalters, um so Spannungen an Schalttransistoren des Analogschalters anzupassen, um einen gewünschten Schaltzustand zu erfüllen, wobei der Analogschalter Folgendes umfasst: einen ersten Transistor (M1) vom p-Typ mit einer Source, einem Drain und einem Gate; einen zweiten Transistor (M2) vom n-Typ mit einer Source, einem Drain und einem Gate, wobei die Source des zweiten Transistors (M2) mit dem Drain des ersten Transistors (M1) an einem ersten Knoten verschaltet ist und der Drain des zweiten Transistors (M2) mit der Source des ersten Transistors (M1) an einem zweiten Knoten (N2) verschaltet ist; wobei das Verfahren das Ansteuern der Gates des ersten Transistors (M1) und des zweiten Transistors (M2) mit einer Spannung anzusteuern, die von einer Spannung am ersten Knoten (N1) und einer Spannung am zweiten Knoten (N2) abgeleitet wird, wenn wenigstens eine Spannung am ersten Knoten (N1) oder am zweiten Knoten (N2) außerhalb eines Versorgungsspannungsbereichs der Schattersteuerungsschaltung liegt, umfasst: als Reaktion auf ein Signal den Schalter leitend zu machen, die positivste der Spannung am ersten Knoten (N1), der Spannung am zweiten Knoten (N2) und der positiven Versorgungsspannung dem Gate des zweiten Transistors (M2) zuführen, und als Reaktion auf das Signal den Schalter leitend zu machen, die negativste Spannung der Spannung am ersten Knoten (N1), der Spannung am zweiten Knoten (N2) und der negativen Versorgungsspannung dem Gate des ersten Transistors (M1) zuführen; und wenn die Spannung am ersten (N1) oder am zweiten (N2) Knoten außerhalb eines Versorgungsspannungsbereichs der Schaltersteuerungsschaltung (22, 24, 26, 28, 30) liegt, als Reaktion auf ein Signal, den Schalter hochohmig zu machen, das Gate des ersten Transistors (M1) mit einer Spannung anzusteuern, die von der positivsten Spannung der Spannung am ersten Knoten (N1) und der Spannung am zweiten Knoten (N2) abgeleitet wird, und das Gate des zweiten Transistors (M2) mit einer Spannung ansteuern, die von der negativsten Spannung der Spannung am ersten Knoten (N1) und der Spannung am zweiten Knoten (N2) abgeleitet wird.