DE102004043034A1

DE102004043034A1 - Integrierte Schaltung zur Regelung eines Spannungsgenerators

Info

Publication number: DE102004043034A1
Application number: DE102004043034A
Authority: DE
Inventors: Günter Gerstmeier; Michael Bernhard Sommer
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-09-06
Filing date: 2004-09-06
Publication date: 2006-03-09
Also published as: US20060049817A1; US7279881B2

Abstract

Eine integrierte Schaltung umfasst einen Spannungsgenerator (30) mit einem ersten steuerbaren Widerstand (31) und einen zweiten steuerbaren Widerstand (32), über die ein erster Eingangsanschluss (E30a) zum Anlegen eines ersten Spannungspotentials (VDD) und ein zweiter Eingangsanschluss (E30b) zum Anlegen eines zweiten Spannungspotentials (VSS) mit einem Ausgangsanschluss (A30) zur Erzeugung einer Ausgangsspannung (Vout) verbindbar ist. In Abhängigkeit von der Ausgangsspannung (Vout) erzeugt eine erste Vergleicherschaltung (10) ein erstes Steuersignal (Pout) zur Steuerung des ersten steuerbaren Widerstands (31) und eine zweite Vergleicherschaltung (20) ein zweites Steuersignal (Nout) zur Steuerung des zweiten steuerbaren Widerstands (32). Eine Steuereinheit (100, 200) wertet die von den Vergleicherschaltungen (10, 20) erzeugten Steuersignale (Pout, Nout) aus und steuert den ersten und zweiten steuerbaren Widerstand (31, 32) des Spannungsgenerators derart an, dass jeweils nur einer der beiden steuerbaren Widerstände einen niederohmigen Zustand aufweist.

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltung zur Regelung eines Spannungsgenerators. Sie ist dabei insbesondere zur Regelung eines so genannten Push-Pull-Generators verwendbar.
Viele Halbleiterbausteine, beispielsweise DRAM (Dynamic Random Access Memory)-Halbleiterspeicher benötigen zu ihrem Betrieb intern geregelte Spannungen, die von einer externen Versorgungsspannung abgeleitet werden. Die internen Spannungen werden in ein internes Spannungsnetz des Halbleiterbausteins eingespeist. Zum Ausgleich von Spannungsschwankungen im internen Spannungsnetz werden Spannungsregelschaltungen verwendet.
7 zeigt einen so genannten Push-Pull-Generator 30 zur Erzeugung einer Ausgangsspannung Vout, die in ein internes Spannungsnetz eines integrierten Schaltkreises eingespeist wird. Der Push-Pull-Generator 30 weist einen ersten steuerbaren Widerstand 31 und einen zweiten steuerbaren Widerstand 32 auf. Die beiden steuerbaren Widerstände sind im Ausführungsbeispiel der 7 als Transistoren ausgeführt. Der Transistor 31 ist als ein p-Kanal-Transistor ausgeführt und verbindet einen Eingangsanschluss E30a zum Anlegen einer Versorgungsspannung VDD mit einem Ausgangsanschluss A30 zur Erzeugung der Ausgangsspannung Vout. Der Transistor 32 ist als n-Kanal-Transistor ausgeführt und verbindet einen Eingangsanschluss E30b zum Anlegen einer Bezugsspannung VSS mit dem Ausgangsanschluss A30 zur Erzeugung der Ausgangsspannung Vout. Die Widerstände der steuerbaren Strecken der Transisto ren 31 und 32 sind über Steuersignale Pout und Nout an ihren Steueranschlüssen S31 und S32 steuerbar.
Zur Erzeugung des Steuersignals Pout wird der Steueranschluss S31 des Transistors 31 von einer Vergleicherschaltung 10 angesteuert. Die Vergleicherschaltung 10 ist als ein Differenzverstärker ausgeführt, der zwischen einen Anschluss V10a zum Anlegen einer Versorgungsspannung VDD und einen Anschluss V10b zum Anlegen einer Bezugsspannung VSS angeschlossen ist. Der Differenzverstärker 10 weist einen Eingangstransistor 11 mit einem Eingangsanschluss E10a zum Anlegen einer Referenzspannung Vref_P und einen Eingangstransistor 12 mit einem Eingangsanschluss E20a, über den die Ausgangsspannung Vout eines internen Spannungsnetzes der integrierten Schaltung in die Vergleicherschaltung 10 rückgekoppelt wird auf. Die Eingangstransistoren des Differenzverstärkers 10 sind als n-Kanal-Transistoren ausgeführt. Die beiden Eingangstransistoren 11 und 12 sind über eine aktive Last 13, die die beiden als Stromspiegel geschalteten p-Kanal-Transistoren 13a und 13b umfasst, mit dem Versorgungsanschluss V10b zum Anlegen der Bezugsspannung VSS verbunden. In einen gemeinsamen Zweig der beiden Eingangstransistoren 11 und 12, der die Eingangstransistoren mit dem Anschluss V10a zum Anlegen der Versorgungsspannung VDD verbindet, ist eine gesteuerte Stromquelle 14 geschaltet. Die gesteuerte Stromquelle ist im Ausführungsbeispiel der 7 als ein n-Kanal-Transistor ausgebildet, wobei der Strom im gemeinsamen Zweig durch das Anlegen eines Arbeitspunktsignals BS1 an einen Steueranschluss S14 einstellbar ist.
Der Steueranschluss S32 des n-Kanal-Transistors 32 wird von einer zweiten Vergleicherschaltung 20 mit dem Steuersignal Nout angesteuert. Die Vergleicherschaltung 20 ist als ein im Vergleich zu dem Differenzverstärker 10 komplementärer Differenzverstärker ausgebildet. Der Differenzverstärker 20 weist einen ersten Eingangstransistor 21, der an einem Eingangsanschluss E20a von einer Referenzspannung Vref_N angesteuert wird, und einen zweiten Eingangstransistor 22 mit einem Eingangsanschluss E20b, auf den die Ausgangsspannung Vout des internen Spannungsnetzes rückgekoppelt wird, auf. Die Differenzverstärkerschaltung 20 ist zwischen einen Anschluss V20a zum Anlegen der Versorgungsspannung VDD und einen Anschluss V20b zum Anlegen der Bezugsspannung VSS geschaltet. Die p-Kanal-Eingangstransistoren 21 und 22 sind über eine aktive Last 23, die die beiden als Stromspiegel geschalteten n-Kanal-Transistoren 23a und 23b aufweist, mit dem Anschluss V20b zum Anlegen der Bezugsspannung VSS verbunden. Ein gemeinsamer Zweig der Eingangstransistoren 21 und 22 ist über eine gesteuerte Stromquelle 24 mit dem Anschluss V20a zum Anlegen der Versorgungsspannung VDD verbunden. Die gesteuerte Stromquelle ist als ein p-Kanal-Transistor ausgeführt. Der von ihr gelieferte Strom lässt sich durch ein Arbeitspunktsignal BS2 an einem Steueranschluss S24 des p-Kanal-Transistors 24 einstellen.
8 verdeutlicht die Funktionsweise des regelbaren Push-Pull-Generators der 7. Dargestellt sind die Spannungspegel des ersten und zweiten Steuersignals Pout und Nout, die von den Vergleicherschaltungen 10 und 20 erzeugt werden, über einem Strom I, der in das interne Spannungsnetz eingespeist wird, sowie über der Ausgangsspannung Vout des internen Spannungsnetzes. Die Spannung Vout des internen Spannungsnetzes soll durch die in 7 dargestellte Schaltungsanordnung auf einem konstanten Spannungspegel Vsoll gehalten werden. Im Falle einer Überspannung, wenn die Spannung Vout des internen Spannungsnetzes größer als die Sollspannung Vsoll ist, wird der p-Kanal-Transistor 31 von einem hohen Pegel in der Nähe der Versorgungsspannung VDD angesteuert. Die steuerbare Strecke des p-Kanal-Transistors 31 wird dadurch hochohmig gesteuert. Gleichzeitig wird der Steueranschluss S32 des n-Kanal-Transistors 32 von einem Pegel des Steuersignals Nout angesteuert, der zwischen der Versorgungsspannung VDD und der Bezugsspannung VSS, beispielsweise einem Massepotential, liegt. Die steuerbare Strecke des n-Kanal-Transistors 32 wird dadurch niederohmig gesteuert, sodass der mit dem internen Spannungsnetz verbundene Ausgangsanschluss A30 der Spannungsgeneratorschaltung 30 niederohmig mit der Bezugsspannung VSS verbunden ist. Es fließt damit ein Strom I < 0, der aus dem internen Spannungsnetz zum Eingangsanschluss E30b zum Anlegen der Bezugsspannung VSS abfließt.
Wenn die Spannung Vout des internen Netzes kleiner ist als die Sollspannung Vsoll, also ein Unterspannungsfall vorliegt, wird der n-Kanal-Transistor 31 von der Vergleicherschaltung 10 mit einem Pegel des Steuersignals Pout angesteuert, der die steuerbare Strecke des p-Kanal-Transistors 31 niederohmig steuert. Das interne Spannungsnetz ist somit über den Ausgangsanschluss A30 der Spannungsgeneratorschaltung 30 und den p-Kanal-Transistor 31 niederohmig mit der Versorgungsspannung VDD verbunden. Die Vergleicherschaltung 20 steuert den Steueranschluss S32 des n-Kanal-Transistors 32 mit einem niedrigen Pegel des Steuersignals Nout an, der nahe an der Bezugsspannung VSS liegt. Die steuerbare Strecke des n-Kanal-Transistors 32 wird somit hochohmig gesteuert.
In einem kleinen Bereich Tz um den Pegel der Sollspannung Vsoll herum sind die steuerbaren Strecken der Transistoren 31 und 32 hochohmig gesteuert. Dadurch soll vermieden werden, dass über die Transistoren 31 und 32 ein hoher Querstrom von dem Eingangsanschluss E30a der Spannungsgeneratorschaltung 30 zum Anlegen der Versorgungsspannung VDD zum Eingangsanschluss E30b zum Anlegen der Bezugsspannung VSS fließt. Infolge äußerer Einflüsse, z. B. durch Prozess- oder Temperaturschwankungen, kann es jedoch zu einer Verschiebung der Arbeitspunkte der beiden komplementären Differenzverstärker kommen. Dadurch wird die in der 8 dargestellte Kurve des Steuersignals Pout nach links und die Kurve der Steuersignals Nout nach rechts verschoben. Die so genannte Totzone Tz, in der beide Transistoren hochohmig gesteuert sind, verschwindet allmählich. Dadurch werden in einem Bereich um die Sollspannung Vsoll herum beide Transistoren 31 und 32 niederohmig gesteuert. Die Folge ist ein großer Querstrom zwischen dem Eingangsanschluss E30a und dem Eingangsanschluss E30b der Spannungsgeneratorschaltung. Der Stromverbrauch der Spannungsgeneratorschaltung steigt somit erheblich an.
Eine einfache Maßnahme, um den Querstrom zu verhindern, besteht in einer Vergrößerung der Totzone. Dies führt jedoch zu einer erhöhten Toleranz gegenüber Abweichungen von dem gewünschten Spannungspegel Vsoll des internen Spannungsnetzes, da erst bei einer größeren Abweichung vom Sollwert Vsoll eine Regelung der beiden Transistoren 31 und 32 des Push-Pull-Generators 30 erfolgt.

Die Aufgabe der vorliegenden Erfindung ist es, eine integrierte Schaltung anzugeben, mit der der Stromverbrauch eines Spannungsgenerators zur Erzeugung einer geregelten Ausgangsspannung reduziert wird. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem der Stromverbrauch eines Spannungsgenerators zur Erzeugung einer geregelten Ausgangsspannung reduziert wird.

Die Aufgabe betreffend die integrierte Schaltung wird gelöst durch eine integrierte Schaltung zur Regelung eines Spannungsgenerators mit einem ersten Eingangsanschluss zum Anlegen eines ersten Spannungspotentials und einem zweiten Eingangsanschluss zum Anlegen eines zweiten Spannungspotentials sowie einem Ausgangsanschluss zur Erzeugung einer Ausgangsspannung. Die integrierte Schaltung umfasst einen Spannungsgenerator mit einem ersten steuerbaren Widerstand und einem zweiten steuerbaren Widerstand, die je einen Steueranschluss zur Einstellung ihres jeweiligen Widerstandswertes umfassen. Der erste Eingangsanschluss ist über den ersten steuerbaren Widerstand mit dem Ausgangsanschluss verbunden. Der zweite Eingangsanschluss ist über den zweiten steuerbaren Widerstand mit dem Ausgangsanschluss verbunden. Die integrierte Schaltung umfasst des Weiteren eine erste Vergleicherschaltung zur Erzeugung eines Pegels eines ersten Steuersignals in Abhängigkeit von einem Vergleich der Ausgangsspannung mit einer ersten Referenzspannung. Das erste Steuersignal ist dem Steueranschluss des ersten steuerbaren Widerstands zur Einstellung seines Widerstandswertes zuführbar. Die erfindungsgemäße integrierte Schaltung umfasst des Weiteren eine zweite Vergleicherschaltung zur Erzeugung eines Pegels eines zweiten Steuersignals in Abhängigkeit von einem Vergleich der Ausgangsspannung mit einer zweiten Referenzspannung. Das zweite Steuersignal ist dem Steueranschluss des zweiten steuerbaren Widerstands zur Einstellung seines Widerstandswertes zuführbar. Ferner weist die integrierte Schaltung eine Steuereinheit zur Erzeugung eines ersten Pegels des ersten Steuersignals und eines zweiten Pegels des zweiten Steuersignals auf. Die Steuereinheit wird von der ersten Vergleicherschaltung dazu mit dem ersten Steuersignal und von der zweiten Vergleicherschaltung mit dem zweiten Steuersignal angesteuert. Der von der Steuereinheit erzeugte erste Pegel des ersten Steuersignals ist dem Steueranschluss des ersten steuerbaren Widerstands zur Einstellung seines Widerstands zuführbar. Der von der Steuereinheit erzeugte zweite Pegel des zweiten Steuersignals ist dem Steueranschluss des zweiten steuerbaren Widerstands zur Einstellung seines Widerstandswertes zuführbar. Die Steuereinheit ist erfindungsgemäß derart ausgebildet, dass sie den ersten Pegel des ersten Steuersignals erzeugt, wenn die Steuereinheit von einem Pegel des ersten Steuersignals angesteuert wird, der in einem vorgegebenen Abstand zu dem ersten Spannungspotential liegt. Des Weiteren ist die Steuereinheit derart ausgebildet, dass sie den zweiten Pegel des zweiten Steuersignals erzeugt, wenn die Steuereinheit von einem Pegel des zweiten Steuersignals angesteuert wird, der in einem vorgegebenen Abstand zu dem zweiten Spannungspotential liegt.

Die erste und zweite Vergleicherschaltung sind vorzugsweise als Differenzverstärker ausgebildet. Der Differenzverstärker der ersten Vergleicherschaltung verhält sich dabei komplementär zum Differenzverstärker der zweiten Vergleicherschaltung.

Bei einer direkten Ansteuerung der steuerbaren Widerstände durch die Differenzverstärker kommt es oftmals zu dem Fall, dass einer der Differenzverstärker einen der steuerbaren Widerstände niederohmig steuert und der andere der beiden Differenzverstärker den anderen der beiden steuerbaren Widerstände hochohmig steuert. Dadurch fließt durch beide steuerbaren Widerstände ein Querstrom. Die erfindungsgemäße integrierte Schaltung ermöglicht es, dass jeweils einer der steuerbaren Widerstände des Spannungsgenerators gesperrt ist und der andere der beiden steuerbaren Widerstände niederohmig gesteuert ist. Durch die Ansteuerung der steuerbaren Widerstände über die Steuereinheit wird das Auftreten eines Querstroms zwischen dem ersten Eingangsanschluss zum Anlegen des ersten Spannungspotentials und dem zweiten Eingangsanschluss zum Anlegen des zweiten Spannungspotentials somit gänzlich verhindert.

In einer Weiterbildung der erfindungsgemäßen integrierten Schaltung ist der erste steuerbare Widerstand als ein Transistor mit einer Schwellspannung ausgebildet, der niederohmig gesteuert wird, wenn sein Steueranschluss von einem Pegel eines Steuersignals angesteuert wird, der in einem ersten Spannungsbereich liegt. Des Weiteren ist der zweite steuerbare Widerstand ebenfalls als ein Transistor mit einer Schwellspannung ausgebildet, der niederohmig gesteuert wird, wenn sein Steueranschluss von einem Pegel eines Steuersignals angesteuert wird, der in einem zweiten Spannungsbereich liegt. Die Steuereinheit ist bei dieser Ausführungsform derart ausgebildet, dass sie das erste Steuersignal mit dem ersten Pegel erzeugt, wenn die erste Vergleicherschaltung die Steuereinheit mit einem Pegel des ersten Steuersignals ansteuert, der in dem ersten Spannungsbereich liegt, und gleichzeitig die zweite Vergleicherschaltung die Steuereinheit mit einem Pegel des zweiten Steuersignals ansteuert, der in dem zweiten Spannungsbereich liegt. Darüber hinaus ist die Steuereinheit derart ausgebildet, dass sie das zweite Steuersignal mit dem zweiten Pegel erzeugt, wenn die erste Vergleicherschaltung die Steuereinheit mit einem Pegel des ersten Steuersignals ansteuert, der in dem ersten Spannungsbereich liegt, und gleichzeitig die zweite Vergleicherschaltung die Steuereinheit mit einem Pegel des zweiten Steuersignals ansteuert, der in dem zweiten Spannungsbereich liegt.

Wenn der erste Transistor ausschließlich von der ersten Vergleicherschaltung und der zweite Transistor ausschließlich von der zweiten Vergleicherschaltung angesteuert würden, kann es vorkommen, dass beide Vergleicherschaltungen die beiden Transistoren derart ansteuern, dass beide Transistoren niederohmig gesteuert würden. Dies ist beispielsweise dann der Fall, wenn es infolge äußerer Einflüsse, beispielsweise infolge von Prozessschwankungen, zu einer Verschiebung der Arbeitspunkte der beiden als Differenzverstärker ausgebildeten Vergleicherschaltungen kommt. Wenn die erfindungsgemäße Steuereinheit eingangsseitig von der ersten Vergleicherschaltung mit einem Pegel des ersten Steuersignals angesteuert wird, der bei einer direkten Ansteuerung des Steueranschlusses des ersten Transistors den ersten Transistor niederohmig steuern würde, und wenn sie gleichzeitig von der zweiten Vergleicherschaltung mit einem Pegel des zweiten Steuersignals angesteuert wird, der bei einer direkten Ansteuerung des Steueranschlusses des zweiten Transistors auch den zweiten Transistor niederohmig steuern würde, so erzeugt die Steuereinheit ausgangsseitig das erste Steuersignal mit dem ersten Pegel, der den ersten Transistor sicher sperrt und gleichzeitig das zweite Steuersignal mit dem zweiten Pegel, der auch den zweiten Transistor sicher sperrt. Dadurch sind beide Transistoren kurzfristig gesperrt. Ein hoher Querstrom zwischen dem ersten Eingangsanschluss und dem zweiten Eingangsanschluss, wie er bei einer direkten Ansteuerung der Steueranschlüsse des ersten und zweiten Transistors durch die Vergleicherschaltungen gemäß dem bisherigen Stand der Technik vorkommt, wird somit erfindungsgemäß verhindert.

In einer anderen Ausführungsform der erfindungsgemäßen integrierten Schaltung umfasst die Steuereinheit eine erste Steuerschaltung und eine zweite Steuerschaltung. Der ersten und zweiten Steuerschaltung wird jeweils das erste Steuersignal von der ersten Vergleicherschaltung und das zweite Steuersig nal von der zweiten Vergleicherschaltung zugeführt. Des Weiteren wird der ersten und zweiten Steuerschaltung eingangsseitig jeweils das erste Spannungspotential und das zweite Spannungspotential zugeführt. Die erste Steuerschaltung ist derart ausgebildet, dass sie den Steueranschluss des ersten steuerbaren Widerstands der Spannungsgeneratorschaltung mit dem ersten Spannungspotential ansteuert, wenn die erste Steuerschaltung von dem Pegel des ersten Steuersignals angesteuert wird, der in dem vorgegebenen Abstand zum ersten Spannungspotential liegt. Die zweite Steuerschaltung ist derart ausgebildet, dass sie den Steueranschluss des zweiten steuerbaren Widerstands der Spannungsgeneratorschaltung mit dem zweiten Spannungspotential ansteuert, wenn die zweite Steuerschaltung von dem Pegel des zweiten Steuersignals angesteuert wird, der in dem vorgegebenen Abstand zu dem zweiten Spannungspotential liegt.

In einer anderen Ausführungsform der erfindungsgemäßen integrierten Schaltung umfasst die erste Steuerschaltung einen steuerbaren Schalter, über den das erste Spannungspotential dem Steueranschluss des ersten steuerbaren Widerstands der Spannungsgeneratorschaltung zuführbar ist. Die erste Steuerschaltung umfasst einen Differenzverstärker, der ausgangsseitig mit einem Steueranschluss des ersten steuerbaren Schalters der ersten Steuerschaltung verbunden ist. Der Differenzverstärker ist derart ausgebildet, dass er den ersten steuerbaren Schalter leitend steuert, wenn der Differenzverstärker von der ersten Vergleicherschaltung mit einem Pegel des ersten Steuersignals angesteuert wird, der in dem vorgegebenen Abstand zu dem ersten Spannungspotential liegt.

Gemäß einem weiteren Merkmal der erfindungsgemäßen integrierten Schaltung umfasst die zweite Steuerschaltung einen steu erbaren Schalter, über den das zweite Spannungspotential dem Steueranschluss des zweiten steuerbaren Widerstands der Spannungsgeneratorschaltung zuführbar ist. Des Weiteren umfasst die zweite Steuerschaltung einen Differenzverstärker, der ausgangsseitig mit einem Steueranschluss des ersten steuerbaren Schalters der zweiten Steuerschaltung verbunden ist. Der Differenzverstärker ist derart ausgebildet, dass er den ersten steuerbaren Schalter leitend steuert, wenn der Differenzverstärker von der zweiten Vergleicherschaltung mit einem Pegel des zweiten Steuersignals angesteuert wird, der in dem vorgegebenen Abstand zu dem zweiten Spannungspotential liegt.

Da immer einer der beiden Differenzverstärker den ihm zugeordneten ersten steuerbaren Schalter leitend steuert, erzeugt entweder die erste Steuerschaltung das erste Spannungspotential an dem Steueranschluss des ersten steuerbaren Widerstands oder die zweite Steuerschaltung erzeugt das zweite Spannungspotential an dem Steueranschluss des zweiten steuerbaren Widerstands. Dadurch wird sichergestellt, dass immer einer der beiden steuerbaren Widerstände der Spannungsgeneratorschaltung sicher gesperrt ist.

Gemäß einer weiteren Ausführungsart der integrierten Schaltung umfasst die erste Steuerschaltung einen zweiten steuerbaren Schalter, über den der Differenzverstärker der ersten Steuerschaltung mit dem ersten Spannungspotential verbindbar ist. Der zweite steuerbare Schalter der ersten Steuerschaltung wird von dem ersten Steuersignal gesteuert. Der zweite steuerbare Schalter der ersten Steuerschaltung ist dabei derart ausgebildet, dass er gesperrt wird, wenn die zweite Steuerschaltung ausgangsseitig das zweite Steuersignal mit dem zweiten Pegel erzeugt. Ansonsten ist der zweite steuerbare Schalter leitend gesteuert.

Gemäß einem weiteren Merkmal der integrierten Schaltung umfasst die zweite Steuerschaltung einen zweiten steuerbaren Schalter, über den der Differenzverstärker der zweiten Steuerschaltung mit dem ersten Spannungspotential verbindbar ist. Der zweite steuerbare Schalter der zweiten Steuerschaltung wird von dem ersten Steuersignal gesteuert. Der zweite steuerbare Schalter der zweiten Steuerschaltung ist dabei derart ausgebildet, dass er gesperrt wird, wenn die erste Steuerschaltung ausgangsseitig das erste Steuersignal mit dem ersten Pegel erzeugt. Ansonsten ist der zweite steuerbare Schalter leitend gesteuert.

Die erste Steuerschaltung trennt somit den Differenzverstärker der zweiten Steuerschaltung von dem ersten Spannungspotential, beispielsweise einer Versorgungsspannung, wenn die erste Steuerschaltung ausgangsseitig das erste Steuersignal mit dem ersten Pegel erzeugt. In diesem Fall wird der erste steuerbare Widerstand gesperrt und der zweite steuerbare Widerstand von der zweiten Vergleicherschaltung geregelt. Umgekehrt trennt die zweite Steuerschaltung den Differenzverstärker der ersten Steuerschaltung von dem Eingangsanschluss zum Anlegen des ersten Spannungspotentials, indem sie den zweiten steuerbaren Schalter der ersten Steuerschaltung sperrt, wenn die zweite Steuerschaltung ausgangsseitig das zweite Steuersignal mit dem zweiten Pegel erzeugt. In diesem Fall wird der zweite steuerbare Widerstand gesperrt, wohingegen der erste steuerbare Widerstand von der ersten Vergleicherschaltung niederohmig gesteuert wird.

Im Folgenden wird ein Verfahren zum Betreiben einer integrierten Schaltung angegeben, das ebenfalls das Problem löst. Das Verfahren sieht das Vorsehen eines ersten Transistors von einem ersten Leitfähigkeitstyp vor, über den ein Anschluss zum Anlegen einer Versorgungsspannung mit einem Ausgangsanschluss zum Erzeugen einer Ausgangsspannung verbindbar ist. Des Weiteren ist ein zweiter Transistor von einem zweiten Leitfähigkeitstyp vorgesehen, über den ein Anschluss zum Anlegen einer Bezugsspannung mit dem Ausgangsanschluss zur Erzeugung der Ausgangsspannung verbindbar ist. Ein Ist-Pegel der Ausgangsspannung wird anschließend mit einem Soll-Pegel der Ausgangsspannung verglichen. Der erste Transistor wird nach dem Vergleich zwischen dem Ist- und Soll-Pegel mit einem Pegel eines ersten Steuersignals angesteuert, das eine steuerbare Strecke des ersten Transistors umso niederohmiger steuert, je weiter der Ist-Pegel der Ausgangsspannung unterhalb des Soll-Pegels der Ausgangsspannung liegt. Der zweite Transistor wird in diesem Fall mit einem zweiten Pegel eines zweiten Steuersignals angesteuert, das eine steuerbare Strecke des zweiten Transistors sperrt, wenn der Ist-Pegel der Ausgangsspannung unterhalb des Soll-Pegels der Ausgangsspannung liegt. Wenn der Ist-Pegel der Ausgangsspannung oberhalb des Soll-Pegels der Ausgangsspannung liegt, wird der erste Transistor mit einem ersten Pegel des ersten Steuersignals angesteuert, das die steuerbare Strecke des ersten Transistors sperrt. Der zweite Transistor wird mit einem Pegel des zweiten Steuersignals angesteuert, das die steuerbare Strecke des zweiten Transistors umso niederohmiger steuert, je weiter der Ist-Pegel der Ausgangsspannung oberhalb des Soll-Pegels der Ausgangsspannung liegt.

Weitere Ausbildungen der vorliegenden Erfindung sind den Unteransprüchen zu entnehmen.

Die Erfindung wird im Folgenden anhand der Figuren, die Ausführungsbeispiele der Erfindung zeigen, näher erläutert. Es zeigen:
1 eine erste Ausführungsform einer integrierten Schaltung zur Regelung eines Spannungsgenerators gemäß der Erfindung,
2A, 2B eine Ausführungsform einer Steuereinheit zur Regelung eines Spannungsgenerators gemäß der Erfindung,
3 eine zweite Ausführungsform einer integrierten Schaltung zur Regelung eines Spannungsgenerators gemäß der Erfindung,
4A, 4B eine zweite Ausführungsform einer Steuerschaltung zur Regelung eines Spannungsgenerators gemäß der Erfindung,
5 ein Strom-/Spannungsdiagramm mit Steuersignalen zur Regelung eines Spannungsgenerators gemäß der Erfindung,
6 einen integrierten Halbleiterspeicher mit einer integrierten Schaltung zur Regelung eines Spannungsgenerators gemäß der Erfindung,
7 eine Ausführungsform einer integrierten Schaltung zur Regelung eines Spannungsgenerators gemäß dem Stand der Technik,
8 ein Strom-/Spannungsdiagramm mit Steuersignalen zur Regelung eines Spannungsgenerators gemäß dem Stand der Technik.
1 zeigt eine erste Ausführungsform einer integrierten Schaltung zur Regelung eines Spannungsgenerators 30, der als ein Push-Pull-Generator ausgeführt ist. Der Aufbau des Push-Pull-Generators entspricht dabei dem bereits in der 7 beschriebenen Aufbau des Spannungsgenerators 30. Des Weiteren umfasst die integrierte Schaltung der 1 die in der 7 bereits beschriebenen Vergleicherschaltungen 10 und 20 zur Erzeugung der Steuersignale Pout und Nout, mit denen die Steueranschlüsse S31 des p-Kanal-Transistors 31 und S32 des n-Kanal-Transistors 32 angesteuert werden.
Im Unterschied zu der Ausführungsform der Figur werden die von den Differenzverstärkerschaltungen 10 und 20 erzeugten Steuersignale Eingangsanschlüssen E100a und E100b einer Steuereinheit 100 zugeführt. Die Steuereinheit 100 weist weitere Eingangsanschlüsse E100c zum Anlegen der Versorgungsspannung VDD, E100d zum Anlegen der Bezugsspannung VSS, E100e zum Anlegen der Referenzspannung Vref_P und E100f zum Anlegen der Referenzspannung Vref_N auf.
Des Weiteren weist die Steuereinheit 100 eine erste Steuerschaltung 101 und eine zweite Steuerschaltung 102 auf. Die erste Steuerschaltung 101 dient zur Erzeugung des Steuersignals Pout, das den Steueranschluss S31 des p-Kanal-Transistors 31 ansteuert. Die Steuerschaltung 102 dient zur Erzeugung des Steuersignals Nout, das den Steueranschluss S32 des n-Kanal-Transistors 32 ansteuert.
Die erste Steuereinheit 101 ist dabei derart ausgebildet, dass sie den ersten steuerbaren Widerstand 31 mit einem Pegel des Steuersignals Pout ansteuert, der ihr von der Vergleicherschaltung 10 zugeführt wird, wenn die Vergleicherschaltung 10 ausgangsseitig einen Pegel des Steuersignals Pout erzeugt, der den p-Kanal-Transistor 31 niederohmig steuert und wenn gleichzeitig die Vergleicherschaltung 20 ausgangsseitig das Steuersignal Nout mit einem Pegel erzeugt, der den n-Kanal-Transistor 32 hochohmig steuert. In allen anderen Fällen erzeugt sie ausgangsseitig das Steuersignal Pout mit einem hohen Pegel, sodass der steuerbare Widerstand 31 hochohmig gesteuert wird.
Die Steuerschaltung 102 erzeugt ausgangsseitig das Steuersignal Nout mit dem gleichen Pegel Nout, der ihr von der Vergleicherschaltung 20 zugeführt wird, wenn die Vergleicherschaltung 20 ausgangsseitig das Steuersignal Nout mit einem Pegel erzeugt, der den steuerbaren Widerstand 32 niederohmig steuert und wenn gleichzeitig die Vergleicherschaltung 10 ausgangsseitig das Steuersignal Pout mit einem Pegel erzeugt, der den steuerbaren Widerstand 31 hochohmig steuert. In allen anderen Fällen erzeugt sie das Steuersignal Nout mit einem niedrigen Pegel, sodass der n-Kanal-Transistor 32 hochohmig gesteuert wird.
Durch die Steuerschaltung 100 werden somit die Transistoren 31 und 32 immer derart angesteuert, dass niemals beide Transistoren sich in einem niederohmigen Zustand befinden. Ein Querstrom zwischen dem Eingangsanschluss E30a zum Anlegen der Versorgungsspannung und dem Eingangsanschluss E30b zum Anlegen der Bezugsspannung wird somit vermieden.
2A zeigt eine Ausführungsform der Steuerschaltung 101 der Steuereinheit 100 der 1. Die Steuerschaltung 101 weist eine erste Komparatorschaltung 1011a und eine zweite Komparatorschaltung 1011b auf. Die erste Komparatorschaltung 1011a vergleicht den an dem Eingangsanschluss E100a anliegenden Pegel des Steuersignals Pout mit dem an dem Eingangsan schluss E100e anliegenden Pegel des Referenzsignals Vref_P. In Abhängigkeit von diesem Vergleich erzeugt sie ausgangsseitig ein Differenzsignal yp. Das Differenzsignal yp wird über einen Inverter 1011c einem NOR-Gatter 1011d zugeführt.
Der zweiten Komparatorschaltung 1011 werden an dem Eingangsanschluss E100b das Steuersignal Nout und an dem Eingangsanschluss E100f das Referenzsignal Vref_N zugeführt. Die zweite Komparatorschaltung 1011b erzeugt ausgangsseitig ein Differenzsignal yn, das ebenfalls dem NOR-Gatter 1011d zugeführt wird. Ein Ausgangssignal des NOR-Gatters 1011d wird einem n-Kanal-Transfertransistor 1012 und über einen Inverter 1011e einem p-Kanal-Transfertransistor 1012a eines CMOS-Transfer-Gates 1012 zugeführt. Das CMOS-Transfer-Gate 1012 ist mit dem Eingangsanschluss E100a verbunden und leitet im aktivierten Zustand das Steuersignal Pout, das von der Vergleicherschaltung 10 erzeugt wird, an den Steueranschluss S31 des p-Kanal-Transistors 31 weiter. Der p-Kanal-Transistor 31 wird in diesem Fall leitend gesteuert.
Auf die gleiche Weise steuert das Ausgangssignal des NOR-Gatters 1011 einen p-Kanal-Transistor 1013a und über den Inverter 1011e einen n-Kanal-Transistor 1013 eines weiteren CMOS-Transfer-Gates 1013 an. Im aktivierten Zustand des Transfergates ist der Eingangsanschluss E100c der Steuereinheit 100 zum Anlegen der Versorgungsspannung VDD mit dem Steueranschluss S31 des p-Kanal-Transistors 31 verbunden. Der p-Kanal-Transistor 31 wird in diesem Fall gesperrt.
2B zeigt eine Ausführungsform der Steuerschaltung 102 der Steuereinheit 100 der 1. Die Steuerschaltung 102 weist eine erste Komparatorschaltung 1021a auf, der über den Eingangsanschluss E100b das Steuersignal Nout und über den Eingangsanschluss E100f die Referenzspannung Vref_N zugeführt wird. Die erste Komparatorschaltung erzeugt ausgangsseitig ein Differenzsignal yn, das einem Inverter 1021c und nachfolgend einer Eingangsseite eines NOR-Gatters 1021d zugeführt wird. Eine zweite Komparatorschaltung erzeugt ausgangsseitig ein Differenzsignal yp, das einer weiteren Eingangsseite des NOR-Gatters 1021d zugeführt wird. Ein von dem NOR-Gatter 1021d erzeugtes Ausgangssignal wird einem n-Kanal-Transistor 1022b und über einen Inverter 1021e einem p-Kanal-Transistor 1022a eines CMOS-Transfer-Gates 1022 zugeführt. Ebenfalls wird das Ausgangssignal des NOR-Gatters 1021d einem Steueranschluss eines p-Kanal-Transistors 1023a und über den Inverter 1021e einem Steueranschluss eines n-Kanal-Transistors 1023b eines weiteren CMOS-Transfer-Gates 1023 zugeführt. Im aktivierten Zustand verbindet das CMOS-Transfer-Gate 1022 den Eingangsanschluss E100b zum Anlegen des Steuersignals Nout, das von der Vergleicherschaltung 20 erzeugt wird, mit dem Steueranschluss S32 des n-Kanal-Transistors 32. Der n-Kanal-Transistor 32 wird dadurch leitend gesteuert. Das CMOS-Transfer-Gate 1023 verbindet im aktivierten Zustand den Eingangsanschluss E100d zum Anlegen der Bezugsspannung VSS mit dem Steueranschluss S32 des n-Kanal-Transistors 32. Der n-Kanal-Transistor 32 wird dadurch gesperrt.
Die Tabelle T1 verdeutlicht die Funktionsweise der Steuerschaltungen 101 und 102 der Steuereinheit 100 bei Ansteuerung der Eingangsanschlüsse E100a mit dem Steuersignal Pout, das von der Vergleicherschaltung 10 erzeugt wird, und bei Ansteuerung des Eingangsanschlusses E100b der Steuereinheit 100 mit dem Steuersignal Nout, das von der Vergleicherschaltung 20 erzeugt wird. Wenn die Vergleicherschaltung 10 das Steuersignal Pout mit einem Pegel Pout ≤ Vref_P erzeugt und die Vergleicherschaltung 20 das Steuersignal Nout mit einem Pegel Nout ≥ Vref_N erzeugt, so erzeugt die Steuerschaltung 101 am Steueranschluss S31 das Steuersignal Pout mit dem hohen Pegel VDD, der beispielsweise der Versorgungsspannung entspricht, und die Steuerschaltung 102 an dem Steueranschluss S32 das Steuersignal Nout mit dem niedrigen Pegel VSS, der beispielsweise der Bezugsspannung entspricht. Dies bedeutet, dass durch die Steuereinheit 100 die Transistoren 31 und 32 hochohmig gesteuert werden, wenn die Vergleicherschaltung 10 versucht, den Transistor 31 niederohmig zu steuern und gleichzeitig die Vergleicherschaltung 20 versucht, den Transistor 32 niederohmig zu steuern. Dadurch wird ein Querstrom zwischen dem Eingangsanschluss E30a zum Anlegen der Versorgungsspannung VDD und dem Eingangsanschluss E30b zum Anlegen der Bezugsspannung verhindert.
Wenn die Vergleicherschaltung 10 das Ausgangssignal Pout mit einem Pegel annähernd gleich, aber kleiner als die Versorgungsspannung VDD erzeugt und gleichzeitig die Vergleicherschaltung 20 das Steuersignals Nout mit einem Pegel größer als die Referenzspannung Vref_N erzeugt, so steuert die Steuerschaltung 101 ausgangsseitig den ersten steuerbaren Widerstand 31 mit dem hohen Pegel VDD des Steuersignals Pout und die Steuerschaltung 102 den zweiten steuerbaren Widerstand 32 mit dem Pegel Nout an, der ihr von der Vergleicherschaltung 10 zugeführt wird. Dadurch wird der Transistor 31 gesperrt, wohingegen der n-Kanal-Transistor 32 niederohmig gesteuert wird.
Wenn die Vergleicherschaltung 10 das Steuersignal Pout mit einem Pegel erzeugt, der kleiner ist als die Referenzspannung Vref_P, und die Vergleicherschaltung 20 das Steuersignal Nout mit einem Pegel annähernd gleich, aber größer als die Bezugsspannung VSS erzeugt, so steuert die Steuerschaltung 101 aus gangsseitig den p-Kanal Transistor 31 mit dem Pegel des Steuersignals Pout an, der ihr von der Vergleicherschaltung 10 zugeführt wird, und die Steuerschaltung 102 steuert ausgangsseitig den n-Kanal Transistor 32 mit dem Steuersignal Nout an, dessen Pegel der Bezugsspannung VSS entspricht. Dadurch wird der p-Kanal-Transistor 31 niederohmig gesteuert, wohingegen der n-Kanal-Transistor 32 gesperrt wird.
Wenn die Vergleicherschaltung 10 das Steuersignal Pout mit einem Pegel erzeugt, der annähernd gleich der Versorgungsspannung VDD ist, und die Vergleicherschaltung 20 das Steuersignal Nout mit einem Pegel erzeugt, der annähernd gleich der Bezugsspannung VSS ist, so erzeugt die Steuerschaltung 101 am Steueranschluss S31 das Steuersignal Pout mit dem hohen Pegel der Versorgungsspannung VDD und die Steuerschaltung 102 an dem Steueranschluss S32 das Steuersignal Nout mit dem niedrigen Pegel der Bezugsspannung VSS.
Durch die Steuerschaltung 101 und 102 wird somit gewährleistet, dass niemals beide Transistoren 31 und 32 niederohmig gesteuert sind.
Tabelle 1
3 zeigt eine zweite Ausführungsform einer integrierten Schaltung zur Regelung des Push-Pull-Generators 30. Die integrierte Schaltung weist neben dem Push-Pull-Generator 30 die anhand von der 7 bereits beschriebenen Vergleicherschaltungen 10 und 20 auf. Zu ihrer Beschreibung wird auf 7 verwiesen. Zusätzlich weist die Ausführungsform der integrierten Schaltung gemäß 3 eine Steuereinheit 200 auf, die die Steuerschaltung 210 und 220 umfasst. Die Steuerschaltungen 210 und 220 weisen jeweils Anschlüsse zum Anlegen der Versorgungsspannung VDD und zum Anlegen der Bezugsspannung VSS auf. Der Arbeitspunkt der Steuerschaltung 210 wird über ein Arbeitspunkssignal BS3 und der Arbeitspunkt der Steuerschaltung 220 wird über ein Arbeitspunktsignal BS4 eingestellt. Der Steuerschaltung 210 wird über einen Eingangsanschluss E210 das Steuersignal Pout der Vergleicherschaltung 10 zugeführt. Ebenso wird die Steuerschaltung 210 von dem Steuersignal Nout, das von der Vergleicherschaltung 20 erzeugt wird, angesteuert. Die Steuerschaltung 220 wird an einem Eingangsanschluss E220 von dem Steuersignal Nout von der Vergleicherschaltung 20 angesteuert und zusätzlich von der Vergleicherschaltung 10 mit dem Steuersignal Pout angesteu ert. Die Steuerschaltung 210 erzeugt an dem Eingangsanschluss E210, der gleichzeitig auch als Ausgangsanschluss wirkt, das Steuersignal Pout, das sie dem Steueranschluss S31 des p-Kanal-Transistors 31 zuführt. Die Steuerschaltung 220 erzeugt an ihrem Eingangsanschluss E220, der ebenfalls auch als Ausgangsanschluss wirkt, das Ausgangssignal Nout, das sie dem Steueranschluss S32 des n-Kanal-Transistors 32 zuführt.
Zur Beschreibung der Wirkungsweise der Steuerschaltungen 210 und 220 ist in den 4A und 4B der innere Aufbau der Steuerschaltung 210 und der Steuerschaltung 220 gezeigt. Die in der 4A dargestellte Steuerschaltung 210 weist einen Differenzverstärker 219 auf, der von der Anordnung seiner Schaltelemente her identisch aufgebaut ist wie der Differenzverstärker 10 der 7. Die beiden n-Kanal-Eingangstransistoren 211 und 212 sind über eine aktive Last 213, die die als Stromspiegel geschalteten p-Kanal-Transistoren 213a und 213b umfasst, mit einem Anschluss zum Anlegen der Bezugsspannung VSS verbunden. Zur Einstellung des Arbeitspunktes des Differenzverstärkers 219 ist in dem gemeinsamen Zweig der Eingangstransistoren 211 und 212 eine gesteuerte Stromquelle in Ausgestaltung eines n-Kanal-Transistors 214 enthalten, die von dem Arbeitspunktsignal BS3 angesteuert wird.
Einem Steueranschluss E210 des Eingangstransistors 211 wird von der Vergleicherschaltung 10 das Steuersignal Pout zugeführt. Einem Steueranschluss des Eingangstransistors 212 wird über einen n-Kanal-Transistor 217, der sich durch das Anlegen des Pegels der Versorgungsspannung VDD an seinem Steueranschluss aktivieren lässt, die Versorgungsspannung VDD zugeführt. Durch einen Schwellspannungsabfall über der gesteuerten Strecke des n-Kanal-Transistors 217 liegt an dem Steueranschluss des Eingangstransistors 212 die um die Schwellspan nung des Transistors 217 verminderte Versorgungsspannung VDD an.
4B zeigt eine Ausführungsform der Steuerschaltung 220. Die Steuerschaltung 220 weist einen Differenzverstärker 229 auf, der zwischen die Versorgungsspannung VDD und die Bezugsspannung VSS geschaltet ist. Der Differenzverstärker 229 ist von seinem inneren Aufbau her identisch aufgebaut wie der Differenzverstärker 20 der 7. Er enthält einen p-Kanal-Eingangstransistor 221 und einen p-Kanal-Eingangstransistor 222. Die Eingangstransistoren 221 und 222 sind über eine aktive Last 223 aus den als Stromspiegel geschalteten n-Kanal-Transistoren 223a und 223b mit der Bezugsspannung VSS verbunden. Zur Einstellung des Arbeitspunktes des Differenzverstärkers ist in einen gemeinsamen Zweig der Eingangstransistoren eine gesteuerte Stromquelle in Ausgestaltung eines p-Kanal-Transistors 224 geschaltet. Der Arbeitspunkt der Differenzverstärkerschaltung lässt sich durch Ansteuern des p-Kanal-Transistors 224 mit dem Arbeitspunktsignal BS4 einstellen.
Der Differenzverstärker 229 ist über einen steuerbaren Schalter 226, der als ein p-Kanal-Transistor ausgebildet ist, mit der Versorgungsspannung VDD verbunden. Der Ausgangsanschluss des Differenzverstärkers 229 ist mit dem Steueranschluss 5225 eines n-Kanal-Schalttransistors 225 verbunden. Über den n-Kanal-Schalttransistor 225 lässt sich der Eingangsanschluss E220 der Steuerschaltung 220 auf den Pegel der Bezugsspannung VSS ziehen. Der Steueranschluss des Eingangstransistors 221 wird von der Vergleicherschaltung 20 mit dem Steuersignal Nout angesteuert. Der Steueranschluss des Eingangstransistors 222 wird über einen p-Kanal-Transistor 227, der durch Anlegen der Bezugsspannung an seinem Steueranschluss aktiviert wird, mit der Bezugsspannung VSS verbunden. Im aktivierten Zustand des Transistors 227 wird der Eingangstransistor 222 mit dem um die Schwellspannung des Transistors 227 verschobenen Pegel der Bezugsspannung VSS angesteuert.
Im Folgenden wird die Funktionsweise der Steuerschaltungen 210 und 220 beschrieben.
Bei der Steuerschaltung 210 wird der Pegel des Steuersignals Pout, der von der Vergleicherschaltung 10 geliefert wird, mit dem um die Schwellspannung des Transistors 217 verminderten Pegel der Versorgungsspannung VDD verglichen. Wenn der Pegel des Steuersignals Pout bis zu dem um den Pegel der Schwellspannung verminderten Pegel der Versorgungsspannung anwächst, so erzeugt der Differenzverstärker 219 an seinem Ausgangsanschluss S215 einen niedrigen Pegel, der einen p-Kanal-Schalttransistor 215 leitend steuert. Das von der Vergleicherschaltung 10 erzeugte Steuersignal Pout, das in diesem Fall bereits nahe an dem Pegel der Versorgungsspannung liegt, wird somit über die leitend gesteuerte Strecke des Schalttransistors 215 auf den Pegel des Versorgungspotentials VDD gezogen. Der Steueranschluss S31 des p-Kanal-Transistors 31 wird somit von dem hohen Spannungspegel der Versorgungsspannung VDD angesteuert, die den Transistor 31 sperrt.
Der hohe Pegel VDD des Steuersignals Pout wird über den Eingangsanschluss E210 gleichzeitig dem Steueranschluss S226 des Schalttransistors 226 der Steuerschaltung 220 zugeführt. Durch den hohen Pegel wird der p-Kanal-Transistor 226 gesperrt, sodass der Differenzverstärker 229 deaktiviert ist.
Der Steueranschluss S32 des n-Kanal-Transistors 32 wird somit lediglich von dem Steuersignal Nout, das von der Vergleicherschaltung 20 erzeugt wird, angesteuert. In diesem Betriebs fall regelt der n-Kanal-Transistor 32 den Spannungsgenerator 30, wohingegen der p-Kanal-Transistor 31 gesperrt ist.
Die Steuerschaltung 220 vergleicht den Pegel des Steuersignals Nout, der ihr von der Vergleicherschaltung 20 zugeführt wird, mit einem um den Schwellspannungsabfall des Transistors 227 veränderten Pegel der Bezugsspannung VSS. Wenn die Vergleicherschaltung 20 das Steuersignal Nout mit einem Pegel erzeugt, der annähernd dem um den Schwellspannungsabfall verminderten Spannungspegel der Bezugsspannung VSS entspricht, erzeugt der Differenzverstärker 229 ausgangsseitig ein hohes Spannungspotential, das sie dem Steueranschluss S225 des n-Kanal-Schalttransistors 225 zuführt. Der Schalttransistor 225 wird dadurch aktiviert, wodurch der Eingangsanschluss E220 auf den niedrigen Pegel der Bezugsspannung VSS gezogen wird.
Der Steueranschluss S32 des n-Kanal-Transistors 32 wird somit von dem niedrigen Pegel der Bezugsspannung VSS angesteuert, wodurch er gesperrt wird. Gleichzeitig wird der niedrige Pegel der Bezugsspannung dem Steueranschluss S216 der Steuerschaltung 210 zugeführt. Der Schalttransistor 216 wird somit gesperrt, wodurch der Differenzverstärker 219 von der Versorgungsspannung VDD getrennt ist und damit deaktiviert ist. Der Steueranschluss S31 des p-Kanal-Transistors 31 wird in diesem Betriebsfall von dem Steuersignal Pout angesteuert, das von der Vergleicherschaltung 10 erzeugt wird. In diesem Betriebsfall ist der p-Kanal-Transistor 31 niederohmig gesteuert, wohingegen der n-Kanal-Transistor 32 gesperrt ist.
5 verdeutlicht ähnlich der 8 den Verlauf der Steuersignale Nout und Pout der erfindungsgemäßen integrierten Schaltung zur Erzeugung der Steuersignale für den Überspannungsfall, wenn die Spannung des internen Netzes Vout größer als die Sollspannung Vsoll ist bzw. für den Unterspannungsfall, wenn die Ausgangsspannung des internen Netzes Vout kleiner als die Sollspannung Vsoll ist.
Im Überspannungsfall wird der p-Kanal-Transistor 31 von dem hohen Pegel der Versorgungsspannung VDD angesteuert, der von der Steuerschaltung 210 erzeugt wird. Gleichzeitig deaktiviert die Steuerschaltung 210 die Steuerschaltung 220. Der n-Kanal-Transistor 32 wird dadurch von einer Regelspannung Nout angesteuert, die ausschließlich von der Vergleicherschaltung 220 geliefert wird. Infolge dessen wird der n-Kanal-Transistor 32 niederohmig gesteuert, da der Pegel des Steuersignals Nout oberhalb eines Pegels der Schwellspannung Vref_N des Transistors 32 liegt. Innerhalb der Totzone Tz, in einem kleinen Spannungsbereich um die Sollspannung Vsoll, werden kurzzeitig von den Steuerschaltungen 210 und 220 beide Transistoren 31 und 32 gesperrt. Dadurch fällt die interne Spannung Vout unter die Sollspannung Vsoll ab. In diesem Fall zieht die Steuerschaltung 220 den Pegel des Steuersignals Nout auf den Pegel der Bezugsspannung VSS. Der n-Kanal-Transistor 32 wird dadurch gesperrt.
Gleichzeitig steuert die Steuerschaltung 220 die Steuerschaltung 210 ebenfalls mit dem Pegel der Bezugsspannung VSS an, wodurch der Schalttransistor 216 gesperrt wird und somit die Steuerschaltung 210 deaktiviert ist. Der p-Kanal-Transistor 31 wird somit von einer Regelspannung Pout angesteuert, die ausschließlich von der Vergleicherschaltung 10 erzeugt wird. Durch den von der Vergleicherschaltung 10 im Vergleich zu der Versorgungsspannung VDD erzeugten niedrigen Pegel des Steuersignals Pout wird der p-Kanal-Transistor 31 niederohmig gesteuert. Die interne Spannung Vout steigt somit wieder an.
6 zeigt ein Anwendungsbeispiel für die integrierte Schaltung zur Regelung eines Spannungsgenerators. Ein integrierter Halbleiterspeicher 1000 enthält die in den 1 und 2 beschriebene Ausführungsform der integrierten Schaltung zur Regelung des Push-Pull-Generators 30, die die Vergleicherschaltung 10, die Vergleicherschaltung 20 und die Steuereinheit 100 umfasst. Der integrierte Halbleiterspeicher 1000 weist ferner ein Speicherzellenfeld 40 auf. In dem Speicherzellenfeld 40 sind Speicherzellen 41, die beispielsweise als DRAM-Speicherzellen ausgebildet sind, entlang von Bitleitungen BL und Wortleitungen WL angeordnet.
In der 6 ist dazu exemplarisch eine DRAM-Speicherzelle dargestellt, die den Auswahltransistor AT und den Speicherkondensator SC umfasst. Die mit der Speicherzelle 41 verbundene Bitleitung BL ist mit einem Schreib-/Leseverstärker 43 verbunden. Eine komplementäre Bitleitung /BL ist ebenfalls mit dem Schreib-/Leseverstärker 43 verbunden. Der Schreib-/Leseverstärker 43 vergleicht beim Auslesen der Speicherzelle SZ ein Signal auf der Bitleitung BL mit einem Referenzsignal auf der komplementären Bitleitung /BL und erzeugt ausgangsseitig ein Datensignal, das die in der Speicherzelle 41 gespeicherte Information repräsentiert.
Zur Bewertung des Spannungspegels auf der Bitleitung BL und der komplementären Bitleitung /BL müssen die Bitleitungen BL und die dazu komplementäre Bitleitung /BL vor einem Lesevorgang auf ein gemeinsames Ausgleichspotential VBLEQ aufgeladen werden. Im Ausführungsbeispiel der 6 wird das Ausgleichspotential VBLEQ von der erfindungsgemäßen integrierten Schaltung aus den beiden Vergleicherschaltungen 10 und 20, der Steuereinheit 100 und dem Push-Pull-Generator 30 an dem Ausgangsanschluss A30 erzeugt.
Die erfindungsgemäße integrierte Schaltung verhindert, dass bei Spannungsschwankungen innerhalb des internen Netzes des integrierten Halbleiterspeichers, beispielsweise bei Spannungsschwankungen entlang der Bitleitungen des Speicherzellenfeldes 40 durch den Push-Pull-Generator 30 ein hoher Verluststrom erzeugt wird. Durch die erfindungsgemäße integrierte Schaltung wird gewährleistet, dass höchstens einer der beiden Transistoren niederohmig gesteuert ist.

10: Vergleicherschaltung
11, ..., 14: Transistoren der ersten Vergleicherschaltung
20: zweite Vergleicherschaltung
21, ..., 24: Transistoren der zweiten Vergleicherschaltung
30: Spannungsgenerator
31: erster steuerbarer Widerstand
32: zweiter steuerbarer Widerstand
100: Steuereinheit
101: erste Steuerschaltung
102: zweite Steuerschaltung
E: Eingangsanschluss
A: Ausgangsanschluss
Pout: erstes Steuersignal
Nout: zweites Steuersignal
VDD: erstes Spannungspotential
VSS: zweites Spannungspotential
Vref_P: erste Referenzspannung
Vref_N: zweite Referenzspannung
BS: Arbeitspunktsignal
Vout: Ausgangsspannung
S: Steueranschluss
1011: Steuerlogik
1012, 1013: steuerbarer Schalter
1021: Steuerlogik
1022, 1023: steuerbarer Schalter
200: Steuereinheit
210: erste Steuerschaltung
211, ..., 214: Transistoren der ersten Steuerschaltung
216: erster steuerbarer Schalter der ersten Steuerschaltung
215: zweiter steuerbarer Schalter der ersten Steuerschaltung
217: steuerbarer Widerstand der ersten Steuerschaltung
220: zweite Steuerschaltung
221, ..., 224: Transistoren der zweiten Steuerschaltung
225: erster steuerbarer Schalter der ersten Steuerschaltung
226: zweiter steuerbarer Schalter der zweiten Steuerschaltung
227: steuerbarer Widerstand der zweiten Steuerschaltung

Claims

Integrierte Schaltung zur Regelung eines Spannungsgenerators – mit einem ersten Eingangsanschluss (E30a) zum Anlegen eines ersten Spannungspotentials (VDD), – mit einem zweiten Eingangsanschluss (E30b) zum Anlegen eines zweiten Spannungspotentials (VSS), – mit einem Ausgangsanschluss (A30) zur Erzeugung einer Ausgangsspannung (Vout), – mit einem Spannungsgenerator (30) mit einem ersten steuerbaren Widerstand (31) und einem zweiten steuerbaren Widerstand (32), die je einen Steueranschluss (S31, S32) zur Einstellung ihres jeweiligen Widerstandswertes umfassen, – bei der der erste Eingangsanschluss (E30a) über den ersten steuerbaren Widerstand (31) und der zweite Eingangsanschluss (E30d) über den zweiten steuerbaren Widerstand (32) mit dem Ausgangsanschluss (A30) verbunden ist, – mit einer ersten Vergleicherschaltung (10) zur Erzeugung eines Pegels eines ersten Steuersignals (Pout) in Abhängigkeit von einem Vergleich der Ausgangsspannung (Vout) mit einer ersten Referenzspannung (Vref_P), das dem Steueranschluss (S31) des ersten steuerbaren Widerstands (31) zur Einstellung seines Widerstandswertes zuführbar ist, – mit einer zweiten Vergleicherschaltung (20) zur Erzeugung eines Pegels eines zweiten Steuersignals (Nout) in Abhängigkeit von einem Vergleich der Ausgangsspannung (Vout) mit einer zweiten Referenzspannung (Vref_N), das dem Steueranschluss (S32) des zweiten steuerbaren Widerstands (32) zur Einstellung seines Widerstandswertes zuführbar ist, – mit einer Steuereinheit (100, 200) zur Erzeugung eines ersten Pegels (VDD) des ersten Steuersignals (Pout) und zur Er zeugung eines zweiten Pegels (VSS) des zweiten Steuersignals (Nout), – bei der die Steuereinheit (100, 200) von der ersten Vergleicherschaltung (10) mit dem ersten Steuersignal (Pout) und von der zweiten Vergleicherschaltung (20) mit dem zweiten Steuersignal (Nout) angesteuert wird, – bei der der von der Steuerschaltung (100, 200) erzeugte erste Pegel (VDD) des ersten Steuersignals (Pout) dem Steueranschluss (S31) des ersten steuerbaren Widerstands (31) zur Einstellung seines Widerstandswertes zuführbar ist, und der von der Steuerschaltung (100, 200) erzeugte zweite Pegel (VSS) des zweiten Steuersignals (Nout) dem Steueranschluss (S32) des zweiten steuerbaren Widerstands (32) zur Einstellung seines Widerstandswertes zuführbar ist, – bei der die Steuereinheit (100, 200) derart ausgebildet ist, dass sie den ersten Pegel (VDD) des ersten Steuersignals (Pout) erzeugt, wenn die Steuereinheit (100, 200) von einem Pegel des ersten Steuersignals (Pout) angesteuert wird, der in einem vorgegebenen Abstand zu dem ersten Spannungspotential (VDD) liegt, – bei der die Steuereinheit (100, 200) derart ausgebildet ist, dass sie den zweiten Pegel (VSS) des zweiten Steuersignals (Nout) erzeugt, wenn die Steuereinheit (100, 200) von einem Pegel des zweiten Steuersignals (Nout) angesteuert wird, der in dem vorgegebenen Abstand zu dem zweiten Spannungspotential (VSS) liegt.
Integrierte Schaltung nach Anspruch 1, bei der die erste Vergleicherschaltung als ein erster Differenzverstärker (10) und die zweite Vergleicherschaltung als ein zweiter Differenzverstärker (20) ausgebildet ist, wobei der zweite Differenzverstärker im Vergleich zum ersten Differenzverstärker komplementär ausgeführt ist.
Integrierte Schaltung nach Anspruch 2, – bei der der erste Differenzverstärker (10) einen ersten Eingangsanschluss (E10a) zum Anlegen der ersten Referenzspannung (Vref_P) und einen zweiten Eingangsanschluss (E10b) zum Anlegen der Ausgangsspannung (Vout) aufweist, – bei der der erste Differenzverstärker (10) einen ersten Eingangstransistor (11) der von der ersten Referenzspannung (Vref_P) gesteuert wird, und einen zweiten Eingangstransistor (12), der von der Ausgangsspannung (Vout) gesteuert wird, aufweist, – bei der der erste und zweite Eingangstransistor (11, 12) des ersten Differenzverstärkers über eine steuerbare Stromquelle (14) mit einem Anschluss (V10a) zum Anlegen des ersten Spannungspotentials (VDD) verbunden sind, – bei der der erste und zweite Eingangstransistor (11, 12) über eine aktive Last (13) mit einem Anschluss (V10b) zum Anlegen des zweiten Spannungspotentials (VSS) verbunden sind.
Integrierte Schaltung nach Anspruch 3, – bei der der erste Eingangstransistor (11) und der zweite Eingangstransistor (12) des ersten Differenzverstärkers (10) jeweils als ein n-Kanal Transistor (11, 12) ausgebildet sind, – bei der die steuerbare Stromquelle des ersten Differenzverstärkers als ein n-Kanal Transistor (14) ausgebildet ist, – bei der die aktive Last (13) des ersten Differenzverstärkers (10) als ein Stromspiegel (13) mit einem ersten und zweiten p-Kanal Transistor (13a, 13b) ausgebildet ist.
Integrierte Schaltung nach einem der Ansprüche 2 bis 4, – bei der der zweite Differenzverstärker (20) einen ersten Eingangsanschluss (E20a) zum Anlegen der zweiten Referenzspannung (Vref_N) und einen zweiten Eingangsanschluss (E20b) zum Anlegen der Ausgangsspannung (Vout) aufweist, – bei der der zweite Differenzverstärker (20) einen ersten Eingangstransistor (21) der von der zweiten Referenzspannung (Vref_N) und einem zweiten Eingangstransistor (12), der von der Ausgangsspannung (Vout) gesteuert wird, aufweist, – bei der der erste und zweite Eingangstransistor (21, 22) des zweiten Differenzverstärkers über eine steuerbare Stromquelle (24) mit einem Anschluss (V20a) zum Anlegen des ersten Spannungspotentials (VDD) verbunden sind, – bei der der erste und zweite Eingangstransistor (21, 22) des zweiten Differenzverstärkers (20) über eine aktive Last (23) mit einem Anschluss (V20b) zum Anlegen des zweiten Spannungspotentials (VSS) verbunden sind.
Integrierte Schaltung nach Anspruch 5, – bei der der erste Eingangstransistor und der zweite Eingangstransistor des zweiten Differenzverstärkers (20) jeweils als ein p-Kanal Transistor (21, 22) ausgebildet sind, – bei der die steuerbare Stromquelle des zweiten Differenzverstärkers (20) als ein p-Kanal Transistor (24) ausgebildet ist, – bei der die aktive Last (23) des zweiten Differenzverstärkers (20) als ein Stromspiegel mit einem ersten und zweiten n-Kanal Transistor (23a, 23b) ausgebildet ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 6, – bei der der erste steuerbare Widerstand (31) als ein erster Transistor (31) mit einer Schwellspannung ausgebildet ist, der niederohmig gesteuert wird, wenn sein Steueranschluss (S31) von einem Pegel eines Steuersignals angesteuert wird, der in einem ersten Spannungsbereich liegt, – bei der der zweite steuerbare Widerstand (31) als ein zweiter Transistor (32) mit einer Schwellspannung ausgebildet ist, der niederohmig gesteuert wird, wenn sein Steueran schluss (532) von einem Pegel eines Steuersignals angesteuert wird, der in einem zweiten Spannungsbereich liegt, – bei der die Steuereinheit (100) derart ausgebildet ist, dass sie das erste Steuersignal (Pout) mit dem ersten Pegel (VDD) erzeugt, wenn die erste Vergleicherschaltung (10) die Steuereinheit mit einem Pegel des ersten Steuersignals (Pout) ansteuert, der in dem ersten Spannungsbereich liegt, und gleichzeitig die zweite Vergleicherschaltung (20) die Steuereinheit mit einem Pegel des zweiten Steuersignals (Nout) ansteuert, der in dem zweiten Spannungsbereich liegt, – bei der die Steuereinheit (100) derart ausgebildet ist, dass sie das zweite Steuersignal mit dem zweiten Pegel (VSS) erzeugt, wenn die erste Vergleicherschaltung (10) die Steuereinheit mit einem Pegel des ersten Steuersignals (Pout) ansteuert, der in dem ersten Spannungsbereich liegt, und gleichzeitig die zweite Vergleicherschaltung (20) die Steuereinheit mit einem Pegel des zweiten Steuersignals (Nout) ansteuert, der in dem zweiten Spannungsbereich liegt.
Integrierte Schaltung nach Anspruch 7, – bei der die Steuereinheit (100) eine erste Steuerschaltung (101) und eine zweite Steuerschaltung (102) umfasst, – bei der der ersten und zweiten Steuerschaltung (101, 102) jeweils das erste Steuersignal (Pout) von der ersten Vergleicherschaltung (10) und das zweite Steuersignal (Nout) von der zweiten Vergleicherschaltung (20) zugeführt wird, – bei der der ersten Steuerschaltung (101) eingangsseitig (E100c) das erste Spannungspotential (VDD) und der zweiten Steuerschaltung (102) eingangsseitig (E100d) das zweite Spannungspotential (VSS) zugeführt wird, – bei der die erste Steuerschaltung (101) derart ausgebildet ist, das sie den Steueranschluss (S31) des ersten steuerbaren Widerstands der Spannungsgeneratorschaltung (30) mit dem ers ten Spannungspotential (VDD) ansteuert, wenn die erste Steuerschaltung von dem Pegel des ersten Steuersignals (Pout) angesteuert wird, der in dem vorgegebenen Abstand zu dem ersten Spannungspotential (VDD) liegt, oder wenn die erste Steuerschaltung von dem Pegel des ersten Steuersignals (Pout) angesteuert wird, der den ersten steuerbaren Widerstand (31) der Spannungsgeneratorschaltung (30) niederohmig steuert, und die erste Steuerschaltung gleichzeitig von dem Pegel des zweiten Steuersignals (Nout) angesteuert wird, der den zweiten steuerbaren Widerstand (32) der Spannungsgeneratorschaltung (30) niederohmig steuert, – bei der die zweite Steuerschaltung (102) derart ausgebildet ist, dass sie den Steueranschluss (S32) des zweiten steuerbaren Widerstands (32) der Spannungsgeneratorschaltung (30) mit dem zweiten Spannungspotential (VSS) ansteuert, wenn die zweite Steuerschaltung von dem Pegel des zweiten Steuersignals (Nout) angesteuert wird, der in dem vorgegebenen Abstand zu dem zweiten Spannungspotential (VSS) liegt, oder wenn die zweite Steuerschaltung von dem Pegel des ersten Steuersignals (Pout) angesteuert wird, der den ersten steuerbaren Widerstand (31) der Spannungsgeneratorschaltung (30) niederohmig steuert, und die zweite Steuerschaltung gleichzeitig von dem Pegel des zweiten Steuersignals (Nout) angesteuert wird, der den zweiten steuerbaren Widerstand (32) der Spannungsgeneratorschaltung (30) niederohmig steuert.
Integrierte Schaltung nach Anspruch 8, – bei der die erste Steuerschaltung (101) eine Steuerlogik (1011) und die zweite Steuerschaltung (102) eine Steuerlogik (1021) umfasst, – bei der die Steuerlogik (1011, 1021) der ersten und zweiten Steuerschaltung eingangsseitig (E100a, E100b) jeweils von der ersten Vergleicherschaltung (10) mit dem ersten Steuersignal (Pout) und von der zweiten Vergleicherschaltung (20) mit dem zweiten Steuersignal (Nout) angesteuert wird, – bei der der Steuerlogik (1011, 1021) der ersten und zweiten Steuerschaltung (101, 102) eingangsseitig (E100e, E100f) die erste Referenzspannung (Vref_P) und die zweite Referenzspannung (Vref_N) zuführbar sind.
Integrierte Schaltung nach Anspruch 9, – bei der die erste Steuerschaltung (101) einen ersten steuerbaren Schalter (1012) und einen zweiten steuerbaren Schalter (1013) aufweist, – bei der das von der ersten Vergleicherschaltung (10) erzeugte erste Steuersignal (Pout) über den ersten steuerbaren Schalter (1012) der ersten Steuerschaltung (101) dem Steueranschluss (S31) des ersten steuerbaren Widerstands (31) des Spannungsgenerators (30) zuführbar ist, – bei der das erste Spannungspotential (VDD) über den zweiten steuerbaren Schalter (1013) der ersten Steuerschaltung (101) dem Steueranschluss (S31) des ersten steuerbaren Widerstands (31) des Spannungsgenerators (30) zuführbar ist, – bei der der erste und zweite steuerbare Schalter (1012, 1013) der ersten Steuerschaltung von der Steuerlogik (1011) der ersten Steuerschaltung (101) steuerbar ist, – bei der die Steuerlogik (1011) der ersten Steuerschaltung (101) derart ausgebildet ist, dass sie den ersten steuerbaren Schalter (1012) der ersten Steuerschaltung leitend steuert, wenn der Pegel des von der ersten Vergleicherschaltung (10) erzeugten ersten Steuersignals (Pout) unterhalb der ersten Referenzspannung (Vref_P) liegt, und der Pegel des von der zweiten Vergleicherschaltung (20) erzeugten zweiten Steuersignals (Nout) unterhalb der zweiten Referenzspannung (Vref_N) liegt, und in allen anderen Fällen den zweiten steu erbaren Schalter (1013) der ersten Steuerschaltung leitend steuert.
Integrierte Schaltung nach Anspruch 9, – bei der die zweite Steuerschaltung (102) einen ersten steuerbaren Schalter (1022) und einen zweiten steuerbaren Schalter (1023) aufweist, – bei der das von der zweiten Vergleicherschaltung (20) erzeugte zweite Steuersignal (Nout) über den ersten steuerbaren Schalter (1022) dem Steueranschluss (S32) des zweiten steuerbaren Widerstands (32) des Spannungsgenerators (30) zuführbar ist, – bei der das zweite Spannungspotential (VSS) über den zweiten steuerbaren Schalter (1023) der zweiten Steuerschaltung dem Steueranschluss (S32) des zweiten steuerbaren Widerstands (32) des Spannungsgenerators (30) zuführbar ist, – bei der der erste und zweite steuerbare Schalter (1022, 1023) der zweiten Steuerschaltung von der Steuerlogik (1021) der zweiten Steuerschaltung steuerbar ist, – bei der die Steuerlogik (1021) der zweiten Steuerschaltung (102) derart ausgebildet ist, dass sie den ersten steuerbaren Schalter (1022) der zweiten Steuerschaltung leitend steuert, wenn der Pegel des von der ersten Vergleicherschaltung (10) erzeugten ersten Steuersignals (Pout) oberhalb der ersten Referenzspannung (Vref_P) liegt, und der Pegel des von der zweiten Vergleicherschaltung (20) erzeugten zweiten Steuersignals (Nout) oberhalb der zweiten Referenzspannung (Vref_N) liegt, und in allen anderen Fällen den zweiten steuerbaren Schalter (1023) der zweiten Steuerschaltung (102) leitend steuert.
Integrierte Schaltung nach einem der Ansprüche 1 bis 6, – bei der die Steuereinheit (200) eine erste Steuerschaltung (210) und eine zweite Steuerschaltung (220) umfasst, – bei der der ersten und zweiten Steuerschaltung (210, 220) jeweils das erste Steuersignal (Pout) von der ersten Vergleicherschaltung (10) und das zweite Steuersignal (Nout) von der zweiten Vergleicherschaltung (20) zugeführt wird, – bei der der ersten Steuerschaltung (210) und der zweiten Steuerschaltung (220) eingangseitig jeweils das erste Spannungspotential (VDD) und das zweite Spannungspotential (VSS) zugeführt wird, – bei der die erste Steuerschaltung (210) derart ausgebildet ist, dass sie den Steueranschluss (S31) des ersten steuerbaren Widerstands (32) der Spannungsgeneratorschaltung (30) mit dem ersten Spannungspotential (VDD) ansteuert, wenn die erste Steuerschaltung von dem Pegel des ersten Steuersignals (Pout) angesteuert wird, der in dem vorgegebenen Abstand zu dem ersten Spannungspotential (VDD) liegt, – bei der die zweite Steuerschaltung (220) derart ausgebildet ist, dass sie den Steueranschluss (S32) des zweiten steuerbaren Widerstands (32) der Spannungsgeneratorschaltung (30) mit dem zweiten Spannungspotential (VSS) ansteuert, wenn die zweite Steuerschaltung von dem Pegel des zweiten Steuersignals (Nout) angesteuert wird, der in dem vorgegebenen Abstand zu dem zweiten Spannungspotential (VSS) liegt.
Integrierte Schaltung nach Anspruch 12, – bei der die erste Steuerschaltung (210) einen steuerbaren Schalter (215) umfasst, über den das erste Spannungspotential (VDD) dem Steueranschluss (S31) des ersten steuerbaren Widerstands (31) der Spannungsgeneratorschaltung zuführbar ist, – bei der die erste Steuerschaltung (210) einen Differenzverstärker (219) umfasst, der ausgangsseitig mit einem Steueran schluss (S215) des ersten steuerbaren Schalters (215) der ersten Steuerschaltung verbunden ist, – bei der der Differenzverstärker (219) derart ausgebildet ist, dass er den ersten steuerbaren Schalter (215) leitend steuert, wenn der Differenzverstärker (219) von der ersten Vergleicherschaltung (10) mit einem Pegel des ersten Steuersignals (Pout) angesteuert wird, der in dem vorgegebenen Abstand zu dem ersten Spannungspotential (VDD) liegt.
Integrierte Schaltung nach Anspruch 12 oder 13, – bei der die zweite Steuerschaltung (220) einen steuerbaren Schalter (225) umfasst, über den das zweite Spannungspotential (VSS) dem Steueranschluss (S32) des zweiten steuerbaren Widerstands (32) der Spannungsgeneratorschaltung (30) zuführbar ist, – bei der die zweite Steuerschaltung (220) einen Differenzverstärker (229) umfasst, der ausgangsseitig mit einem Steueranschluss (S225) des ersten steuerbaren Schalters (225) der zweiten Steuerschaltung verbunden ist, – bei der der Differenzverstärker (229) derart ausgebildet ist, dass er den ersten steuerbaren Schalter (225) leitend steuert, wenn der Differenzverstärker von der zweiten Vergleicherschaltung (20) mit einem Pegel des zweiten Steuersignals (Nout) angesteuert wird, der in dem vorgegebenen Abstand zu dem zweiten Spannungspotential (VSS) liegt.
Integrierte Schaltung nach den Ansprüchen 13 und 14, – bei der die erste Steuerschaltung (210) einen zweiten steuerbaren Schalter (216) umfasst, über den der Differenzverstärker (219) der ersten Steuerschaltung (210) mit dem ersten Spannungspotential (VDD) verbindbar ist, – bei der der zweite steuerbare Schalter (216) der ersten Steuerschaltung (210) von dem ersten Steuersignal (Nout) gesteuert wird, – bei der der zweite steuerbare Schalter (216) der ersten Steuerschaltung (210) derart ausgebildet ist, dass er gesperrt wird, wenn die zweite Steuerschaltung (220) ausgangsseitig (S32) das zweite Steuersignal (Nout) mit dem zweiten Pegel (VSS) erzeugt, und er ansonsten leitend gesteuert ist.
Integrierte Schaltung nach den Ansprüchen 13 und 14, – bei der die zweite Steuerschaltung (220) einen zweiten steuerbaren Schalter (226) umfasst, über den der Differenzverstärker (229) der zweiten Steuerschaltung (220) mit dem ersten Spannungspotential (VDD) verbindbar ist, – bei der der zweite steuerbare Schalter (226) der zweiten Steuerschaltung (220) von dem ersten Steuersignal (Pout) gesteuert wird, – bei der der zweite steuerbare Schalter (226) der zweiten Steuerschaltung (220) derart ausgebildet ist, dass er gesperrt wird, wenn die erste Steuerschaltung (210) ausgangsseitig (S31) das erste Steuersignal (Pout) mit dem ersten Pegel (VDD) erzeugt, und er ansonsten leitend gesteuert ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 16, – bei der der erste steuerbare Widerstand (31) der Spannungsgeneratorschaltung (30) als ein p-Kanal Transistor ausgebildet ist, – bei der der zweite steuerbare Widerstand der Spannungsgeneratorschaltung (30) als ein n-Kanal Transistor ausgebildet ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 17, bei der das erste Spannungspotential einen hohen Pegel (VDD) und das zweite Spannungspotential einen niedrigen Pegel (VSS) aufweisen.
Verfahren zum Betreiben einer integrierten Schaltung, umfassend die folgenden Schritte: – Vorsehen eines ersten Transistors (31) von einem ersten Leitfähigkeitstyp, über den ein Anschluss (E30a) zum Anlegen einer Versorgungsspannung (VDD) mit einem Ausgangsanschluss (A30) zur Erzeugung einer Ausgangsspannung (Vout) verbindbar, und Vorsehen eines zweiten Transistors (32) von einem zweiten Leitfähigkeitstyp, über den ein Anschluss (E30b) zum Anlegen einer Bezugsspannung (VSS) mit dem Ausgangsanschluss (A30) zur Erzeugung der Ausgangsspannung (Vout) verbindbar ist, – Vergleichen eines Istpegels der Ausgangsspannung (Vout) mit einem Sollpegel der Ausgangsspannung, – Ansteuern des ersten Transistors (31) mit einem Pegel eines ersten Steuersignals (Pout), das eine steuerbare Strecke des ersten Transistors um so niederohmiger steuert, je weiter der Istpegel der Ausgangsspannung unterhalb des Sollpegels der Ausgangsspannung liegt, – Ansteuern des zweiten Transistors (32) mit einem zweiten Pegel (VSS) eines zweiten Steuersignals (Nout), das eine steuerbare Strecke des zweiten Transistors sperrt, wenn der Istpegel der Ausgangsspannung unterhalb des Sollpegels der Ausgangsspannung liegt, – Ansteuern des ersten Transistors (31) mit einem ersten Pegel (VDD) des ersten Steuersignals (Pout), das die steuerbare Strecke des ersten Transistors sperrt, wenn der Istpegel der Ausgangsspannung oberhalb des Sollpegels der Ausgangsspannung liegt, – Ansteuern des zweiten Transistors (32) mit einem Pegel des zweiten Steuersignals (Nout), das die steuerbare Strecke des zweiten Transistors um so niederohmiger steuert, je weiter der Istpegel der Ausgangsspannung oberhalb des Sollpegels der Ausgangsspannung liegt.