-
Die
Erfindung bezieht sich auf eine CMOS-Bustreiberschaltung mit einer
Eingangsstufe aus zwei komplementären MOS-Transistoren, deren Source-Drain-Strecken in
Serie zwischen einer Versorgungsspannungsklemme und einer Masseklemme
liegen und deren verbundene Gate-Anschlüsse den Schaltungseingang bilden,
sowie einer Ausgangsstufe aus zwei komplementären MOS-Transistoren, deren Source-Drain-Strecken
ebenfalls in Serie zwischen der Versorgungsspannungsklemme und der
Masseklemme liegen, wobei der Gate-Anschluss des einen MOS-Transistors
der Ausgangsstufe mit dem Verbindungspunkt der Source-Drain-Strecken der
MOS-Transistoren der Eingangsstufe verbunden ist, während der
Gate-Anschluss des anderen MOS-Transistors der Ausgangsstufe über einen
Negator mit dem Schaltungseingang in Verbindung steht und der Verbindungspunkt
der Source-Drain-Strecken der beiden MOS-Transistoren der Ausgangsstufe den Schaltungsausgang
bildet.
-
Es
ist üblich,
in integrierten Schaltungen vorhandene Schaltungseinheiten oder
auch integrierte Schaltungen insgesamt über einen Bus miteinander zu
verbinden, wobei als Kopplungsstufen zwischen den Schaltungseinheiten
und dem Bus jeweils eine Treiberschaltung verwendet wird. In modernen
integrierten Schaltungen sind diese Treiberschaltungen als CMOS-Treiberschaltungen
ausgeführt,
in denen sowohl die Eingangsstufe als auch die Ausgangsstufe aus
zwei in Serie geschalteten, komplementären MOS-Transistoren besteht.
Dies bedeutet, dass in der Ausgangsstufe die Source-Drain-Strecke
eines PMOS-Transistors
und die Source-Drain-Strecke eines NMOS-Transistors in Serie zwischen
einer Versorgungsspannungsklemme und einer Masseklemme liegen, wobei
die Verbindung der beiden Source-Drain-Strecken den Schaltungsausgang
bildet. Da mit dem Bus verschiedenartige Treiberschaltungen verbunden
sind, kann es in der Praxis vorkommen, dass am Schaltungsausgang
eines Bustreibers eine Spannung auftritt, die höher als die Versorgungsspannung
eines solchen Bustreibers ist. Dies tritt insbesondere dann ein,
wenn Schaltungseinheiten mehrerer integrierter Schaltungsbausteine
oder integrierter Schaltungen mit einem Bus verbunden werden, die
für verschieden
hohe Versorgungsspannungen ausgelegt sind. So kann es vorkommen, dass
ein Treiber an den Bus ein Signal anlegt, dessen Spannungswert höher als
die Versorgungsspannung eines anderen, ebenfalls mit dem Bus verbundenen
Treibers ist. Ein für
Mischspannungskreise geeigneter CMOS-Bustreiber ist in Martin B.
C.: „Tips for
straddling the 3 V to 5 V fence",
Electronic Design, Band 42, Nr. 7, 04.04.94 beschrieben.
-
In
integrierten Schaltungen ist der PMOS-Transistor der Ausgangsstufe
in der Regel ein Transistor vom Anreicherungstyp, bei dem die Gate-Spannung
stets die höchste
in der Schaltung vorhandene Spannung sein muss, damit dieser Transistor
gesperrt werden kann. Wenn nun aber der Fall eintritt, dass dem
Drain-Anschluss dieses Transistors vom Bus her eine Spannung zugeführt wird,
die höher
als die Versorgungsspannung des Treibers ist, dann steht eine Spannung
zur Verfügung,
die durch Anlegen an den Gate-Anschluss den PMOS-Transistor sperren kann. Der in diesem
Fall eintretende leitende Zustand des PMOS-Transistors könnte sogar zu
dessen Zerstörung
führen.
-
Der
Erfindung liegt daher die Aufgabe zugrunde, eine CMOS-Bustreiberschaltung
der eingangs angegebenen Art zu schaffen, die mit geringem Schaltungsaufwand
gegen den Fall geschützt ist,
dass dem Schaltungsausgang eine Spannung zuführt wird, die höher als
die zur Verfügung
stehende Versorgungsspannung ist.
-
Erfindungsgemäß wird diese
Aufgabe dadurch gelöst,
dass zwischen den Schaltungsausgang und den Gate-Anschluss eines
MOS-Transistors der Ausgangsstufe die Gate-Source-Strecke eines
weiteren MOS-Transistors vom gleichen Leitungstyp liegt, dessen
Gate-Anschluss mit der Versorgungsspannungsklemme verbunden ist,
dass in die Verbindung der Source-Drain-Strecken der MOS-Transistoren der
Eingangsstufe eine Diode so eingefügt ist, dass das Fließen eines
Stromes in Richtung zu dem mit der Versorgungsspannungsklemme verbundenen MOS-Transistor
der Eingangsstufe blockiert wird, wobei ihre Katode mit dem Gate-Anschluss
des einen MOS-Transistors der Ausgangsstufe verbunden ist, und dass
ein Sperrschaltungsteil vorgesehen ist, der die Ausgangsstufe in
einen hochohmigen Zustand versetzt, wenn der Treiberschaltung kein
Freigabesignal zur Busansteuerung zugeführt wird.
-
Die
Erfindung wird nun anhand der Zeichnung erläutert, deren einzige Figur
ein Schaltbild der erfindungsgemäßen CMOS-Bustreiberschaltung zeigt.
-
Die
in der Zeichnung dargestellte Bustreiberschaltung 10 enthält eine
Eingangsstufe mit einem PMOS-Transistor P1 und einem NMOS-Transistor N1.
Die Gate-Anschlüsse
dieser beiden Transistoren sind miteinander verbunden und bilden
einen Schaltungseingang 12 der Bustreiberschaltung 10.
Die Source-Drain-Strecken
der beiden Transistoren sind unter Zwischenschaltung einer Diode
D in Serie zwischen eine Versorgungsspannungsklemme 14 und eine
Masseklemme 16 eingefügt.
Die Diode D ist dabei so zwischen die beiden Source-Drain-Strecken eingefügt, dass
ein Stromfluss in Richtung zum PMOS-Transistor P1 verhindert wird.
-
Die
Bustreiberschaltung 10 enthält ferner eine Ausgangsstufe
mit einem PMOS-Transistor P2 und einem NMOS-Transistor N2, deren
Source-Drain-Strecken
zwischen der Versorgungsspannungsklemme 14 und der Masseklemme 16 in
Serie geschaltet sind. Der Verbindungspunkt der beiden Source-Drain-Strecken bildet
den Schaltungsausgang 18 der Bustreiberschaltung 10.
Der Gate-Anschluss des PMOS-Transistors P2 ist mit dem Verbindungspunkt
zwischen dem Drain-Anschluss des NMOS-Transistors N1 und der Katode
der Diode verbunden.
-
Zwischen
dem Gate-Anschluss des PMOS-Transistors P2 und dem Schaltungsausgang 18 liegt
die Source-Drain-Strecke eines weiteren PMOS-Transistors P3, dessen Gate-Anschluss
mit der Versorgungsspannungsklemme 14 verbunden ist. Die
Source-Drain-Strecke eines weiteren PMOS-Transistors P4 liegt parallel
zur Diode D, wobei der Gate-Anschluss dieses PMOS-Transistors P4 mit
dem Schaltungsausgang 18 verbunden ist.
-
Parallel
zur Source-Drain-Strecke des PMOS-Transistors P1 liegt die Source-Drain-Strecke eines
weiteren PMOS-Transistors P5, dessen Gate-Anschluss mit dem Gate-Anschluss
eines NMOS-Transistors N3 verbunden ist, dessen Source-Drain-Strecke zwischen
dem Source-Anschluss des NMOS-Transistors N1 und Masse liegt. Die
verbundenen Gate-Anschlüsse
des PMOS-Transistors P5 und des NMOS-Transistors N3 sind über einen Negator
N mit einem Eingang einer NOR-Schaltung NOR verbunden, deren anderer
Eingang mit dem Schaltungseingang 12 verbunden ist. Der
Ausgang der NOR-Schaltung NOR ist mit dem Gate-Anschluss des NMOS-Transistors
N2 verbunden. Außerdem sind
die verbundenen Gate-Anschlüsse
des PMOS-Transistors P5 und des NMOS-Transistors N3 mit einem Freigabeeingang
EN verbunden.
-
Die
Wirkungsweise der Bustreiberschaltung 10, wie sie in der
Zeichnung dargestellt ist, wird zunächst für den Fall beschrieben, dass
am Freigabeeingang EN ein Signal mit dem hohen Binärwert "H" anliegt und dass an dem mit dem Schaltungsausgang 18 verbundenen
Bus keine Spannung auftritt, die höher als die an der Versorgungsspannungsklemme 14 anliegende
Versorgungsspannung der Bustreiberschaltung ist. Durch das "H"-Signal am Freigabeeingang EN wird der
PMOS-Transistor P5 gesperrt und der NMOS-Transistor N3 in den leitenden
Zustand versetzt. Über
den Negator N wird dem einen Eingang der NOR-Schaltung ein Signal mit dem Binärwert "L" zugeführt. Es wird angenommen, dass
an die Ausgangsstufe der Schaltung und damit an den Schaltungsausgang 18 ein
Signal mit dem niedrigen Binärwert "L" angelegt werden soll. Da die Bustreiberschaltung
keine invertierende Wirkung hat, bedeutet dies, dass dies dadurch
erreicht wird, dass an den Schaltungseingang 12 ebenfalls
ein Signal mit dem niedrigen Binärwert "L" angelegt wird. Dies hat zur Folge,
dass der PMOS-Transistor
P1 eingeschaltet wird, während
der NMOS-Transistor N1 gesperrt wird. Am Gate-Anschluss des PMOS-Transistors
P2 tritt daher eine hohe Spannung auf, die diesen Transistor sperrt. Über die
NOR-Schaltung NOR gelangt an den Gate-Anschluss des NMOS-Transistors
N2 ein Signal mit hohem Spannungswert, das diesen Transistor in
den leitenden Zustand versetzt. Am Schaltungsausgang 18 tritt
daher wie gewünscht das
Signal mit dem niedrigen Signalwert L auf, das somit an den Bus
angelegt wird. Der niedrige Signalwert am Schaltungsausgang 18 hat
zur Folge, dass der PMOS-Transistor P3, dessen Gate-Anschluss an der
Versorgungsspannung liegt, gesperrt wird, während der PMOS-Transistor P4
in den leitenden Zustand versetzt wird. Aufgrund des leitenden Zustands des
PMOS-Transistors P4 ist die Diode D kurzgeschlossen und damit unwirksam.
-
Für den Fall,
dass am Schaltungsausgang 18 ein Signal mit dem hohen Binärwert "H" erzeugt und an den Bus angelegt werden
soll, muss auch dem Schaltungseingang 12 ein solches Signal "H" zugeführt werden. Die Transistoren
P1, P2, P4, N1 und N2 in der Treiberschaltung kehren ihre Zustände um.
Die mit der NOR-Schaltung einen Sperrschaltungsteil bildenden Transistoren
P5, N3 ändern
ihren Zustand nicht, da am Freigabeeingang EN weiterhin das "H"-Signal anliegt. Auch der PMOS-Transistor P3
bleibt gesperrt, da sein Gate-Anschluss an die höchste in der Schaltung vorkommende
Spannung, nämlich
die Versorgungsspannung, gelegt ist.
-
Nun
wird der Fall betrachtet, dass die Treiberschaltung durch ein "L"-Signal am Freigabeeingang EN deaktiviert
wird und dass über
den Bus von einer anderen Treiberschaltung an den Schaltungsausgang 18 eine
Spannung gelangt, die höher
als die Versorgungsspannung an der Versorgungsspannungsklemme ist.
Das "L"-Signal am Freigabeeingang
EN hat zur Folge, dass die NMOS-Transistoren N2
und N3 gesperrt werden. Wie oben erwähnt wurde, muss der PMOS-Transistor
P2 immer in den zum NMOS-Transistor N2 entgegengesetzten Zustand versetzt
werden, wenn am Schaltungsausgang 18 das Signal mit dem
hohen Binärwert "H" oder das Signal mit dem niedrigen Binärwert "L" auftritt, also auch dann, wenn die
vom Bus kommende Spannung höher
als die Versorgungsspannung ist. Der PMOS-Transistor P2 kann nur
dann zuverlässig
gesperrt werden, wenn sein Gate-Anschluss an die höchste vorkommende
Spannung gelegt wird, im Normalfall also an die Spannung an der
Versorgungsspannungsklemme 14. Wenn dann die Spannung am
Schaltungsausgang 18 einen höheren Wert als die Versorgungsspannung
annimmt, ist es normalerweise nicht mehr möglich, den PMOS-Transistor P2
dadurch zu sperren, dass sein Gate-Anschluss an die Versorgungsspannung
gelegt wird. Der PMOS-Transistor P3 sorgt in der dargestellten Bustreiberschaltung
jedoch dafür,
dass in diesem Fall die höhere
Spannung am Schaltungsausgang 18 an den Gate-Anschluss
des PMOS-Transistors P2 gelegt wird, so dass dieser dadurch zuverlässig in
den gesperrten Zustand versetzt wird. Der PMOS-Transistor P3 geht
nämlich
durch die höhere
Spannung am Schaltungsausgang 18 in den leitenden Zustand über, so
dass diese Ausgangsspannung über
die Source-Drain-Strecke an den Gate-Anschluss des PMOS-Transistors P2 gelangt.
-
Da,
wie schon erwähnt,
aufgrund des "L"-Signals am Freigabeeingang
EN die NMOS-Transistoren N2 und N3 bereits gesperrt sind, fließt vom Schaltungsausgang 18 über den
PMOS-Transistor P3 und den NMOS-Transistor N1 weder zur Masseklemme 16 noch
zur Versorgungsspannungsklemme 14 Strom, da dies einerseits
durch den gesperrten NMOS-Transistor N3 und andererseits durch die
Diode D verhindert wird. Der Schaltungsausgang 18 ist somit
gegenüber
dem Bus hochohmig, so dass kein Strom vom Bus her in die Treiberschaltung
fließen kann.
Da sich der PMOS-Transistor P3 dabei in leitendem Zustand befindet,
wird der PMOS-Transistor P2 in der Ausgangsschaltungsstufe zuverlässig gesperrt,
so dass er nicht durch einen vom Schaltungausgang 18 zur
Versorgungsspannungsklemme 14 fließenden Strom zerstört werden
kann.
-
Ohne
den PMOS-Transistor P4 würde
die Diode D die Bustreiberschaltung im Normalfall, also dann, wenn
am Schaltungsausgang 18 keine Spannung mit höherem Wert
als die Versorgungsspannung auftritt, nachteilig beeinflussen. Die
Durchlassspannung der Diode, die gleich oder größer als die Schwellenspannung
des PMOS-Transistors P2 ist, würde
ein vollständiges
Sperren dieses PMOS-Transistors verhindern, wenn am Schaltungsausgang 18 ein
Signal mit dem Binärwert "L" abgegeben werden soll. Gerade bei neuen
Prozessen bei der Herstellung von integrierten Schaltungen nehmen
die Schwellenspannungen der Feldeffekttransistoren aber immer kleinere
Werte an, während
die Durchlassspannung der Dioden konstant bleibt, so dass dies zu
einem ernsten Problem wird. Da die Diode im genannten Fall jedoch
durch den PMOS-Transistor P4 überbrückt wird,
so dass ihre Durchlassspannung keine Auswirkung haben kann, kann
der PMOS-Transistor P2 sicher schnell in den gesperrten Zustand
versetzt werden.
-
In
der beschriebenen Bustreiberschaltung wird zuverlässig unter
allen Umständen
verhindert, dass ein Strom von der Versorgungsspannungsklemme 14 über den
PMOS-Transistor P2 und den NMOS-Transistor N2 nach Masse fließt. Dies
gilt auch für
den kritischen Fall, wenn die Spannung am Schaltungsausgang 18 höher als
die Versorgungsspannung wird. Das Kurzschließen der Diode D mit Hilfe des
PMOS-Transistors P4 sorgt in diesem Fall dafür, dass der Übergang
in den Sperrzustand sehr schnell erfolgen kann. Für die Schaltvorgänge kann der
volle Versorgungsspannungsbereich ausgenutzt werden, was besonders
dann vorteilhaft ist, wenn der Versorgungsspannungsbereich kleine
Werte annimmt.