[go: up one dir, main page]

CN1681040A - 磁随机存取存储器以及从其中读取数据的方法 - Google Patents

磁随机存取存储器以及从其中读取数据的方法 Download PDF

Info

Publication number
CN1681040A
CN1681040A CNA2004100758970A CN200410075897A CN1681040A CN 1681040 A CN1681040 A CN 1681040A CN A2004100758970 A CNA2004100758970 A CN A2004100758970A CN 200410075897 A CN200410075897 A CN 200410075897A CN 1681040 A CN1681040 A CN 1681040A
Authority
CN
China
Prior art keywords
cell
mtj
memory cell
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100758970A
Other languages
English (en)
Inventor
朴玩濬
金泰完
朴祥珍
金大井
李丞晙
申炯淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1681040A publication Critical patent/CN1681040A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种磁随机存取存储器(MRAM)以及从所述的MRAM中读取数据的方法，该磁随机存取存储器包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元和当读取存储在存储单元的数据时作为基准的参考单元，其中参考单元包括彼此并联连接的第一和第二MTJ层；和彼此并联连接的第一和第二晶体管，第一和第二晶体管分别串联到第一和第二MTJ层。所述的第一和第二晶体管也可以被一个具有对应于存储单元的晶体管两倍驱动能力的晶体管所代替。此外，第一和第二晶体管与第一和第二MTJ层的位置也可以互换。

Description

磁随机存取存储器以及从其中读取数据的方法
技术领域
本发明涉及一种半导体存储设备，尤其是涉及一种具有根据由施加电压所引起的MTJ层的电阻变化用于保持在磁隧道结(junction)(MTJ)层的高电阻和低电阻之间的中间电阻的参考单元的磁随机存取存储器(MRAM)和从所述的MRAM中读取数据的方法。
背景技术
MRAM的存储单元的磁隧道结(MTJ)层具有的电阻随着自由磁膜的磁化方向而改变。当自由磁膜的磁化方向与形成于隧道膜下面的下部磁膜的磁化方向相同时，该MTJ层具有低电阻RL。当自由磁膜的磁化方向与形成于隧道膜底下的下部磁膜的磁化方向不同时，该MTJ层具有高电阻RH。以下，高电阻称作MTJ层的最大电阻，低电阻称作MTJ层的最小电阻。
MRAM是一种利用MTJ层的电阻随着自由磁膜的磁化的状态而不同的特性来存储数据1和0的存储设备。因而，为了读取记录在存储单元中的信息，MRAM包括一个具有对应于在MTJ层的高电阻RH和低电阻RL之间的中间值的电阻(RH+RL)/2(以下称作中间电阻)的参考单元。参考单元包括晶体管和连接到晶体管的MTJ层。参考单元的中间电阻是在参考单元中提供的MTJ层的电阻。
其间，MTJ层的电阻RH和RL随着施加到MTJ层的电压而改变。因而，如图1所示，用实线表示的MRAM的参考单元的MTJ层的电阻应该恒等于中间电阻(RH+RL)/2，该中间电阻是介于根据施加到参考单元电压的存储单元的MTJ层的低电阻RL(●)和高电阻RH(■)之间。
然而，在现有技术中的MRAM的参考单元的情况下，上述的状况是不能令人满意的。
例如，如图2左侧所示，现有技术中的MRAM的参考单元包括第一至第四MTJ层12，14，16和18以及第一晶体管10。包含第五MTJ层20和第二晶体管24的存储单元示于图2的传感放大器SA的右侧。
电阻从MTJ层测量得到。因此，在图2中，MTJ层用电阻表示。以下，所有电路中的MTJ层都用电阻表示。
第一和第二MTJ层12和14分别具有高电阻RH和低电阻RL。第三和第四MTJ层16和18分别具有低电阻RL和具有高电阻RH。第一和第二MTJ层12和14彼此串联连接，并且第三和第四MTJ层16和18彼此也串联连接。第一和第二MTJ层和14以及第三和第四MTJ层16和18彼此并联连接。第一晶体管10连接到第二和第四MTJ层14和18之间。
参照图2，同一个电流IS提供给参考单元和存储单元。VRef和VCell分别是参考单元和存储单元的测量电压值。如图2所示，常规的包括参考单元和存储单元的MRAM利用电压VRef和VCell之间的差值来读取存储在存储单元的信息。
然而，从电流源提供给参考单元的电流IS被分成两部分使得电流IS/2分别提供给第一和第二MTJ层12和14以及第三和第四MTJ层16和18的每一个。同样地，施加到参考单元的每一个MTJ层的电压大约是施加到存储单元的第五MTJ层20的电压的一半。因此，如图3所示，很难将参考单元的等效电阻维持在(RH+RL)/2。
既然以这种方式参考单元的等效电阻不再维持在(RH+RL)/2，参考单元中的测量电压值VRef具有图4所示的特征曲线。
换句话说，在图4中参考图示●是显示当第五MTJ层20具有高电阻时的测量电压值VCell，H的曲线，参考图示■是显示当第五MTJ层20具有低电阻时的测量电压值VCell，L的曲线，实线(-)是显示参考单元中的测量电压值VRef的曲线。参照上述曲线，参考单元中的测量电压值VRef不同于(VCell，H+VCell，L)/2。
由于以这种方式在参考单元中的测量电压值不具有在储存单元的最大测量电压值和最小测量电压值之间的中间值，在图2所示的、具有存储单元和参考单元的常规MRAM的情形下，检测裕量(sensing nargin)会减少使得可能存在噪声或故障。
图5中的参考单元和存储单元与图2中的参考单元和存储单元在构造上是相同的，但是在图5和图2之间有一个差异就是用电压代替电流施加到参考单元和存储单元。因而，具有图5的参考单元和存储单元的MRAM利用参考单元中的测量电流值IRef和存储单元中的测量电流值ICell之间的差值来读取记录在存储单元中的信息。然而在图5的MRAM的情况中，与图2的MRAM相似，施加到参考单元的第一至第四MTJ层12，14，16和18中的每一个的电压小至大约为施加到存储单元的第五MTJ层20的电压的一半。因此，很难将参考单元的等效电阻维持在(RH+RL)/2，同时也很难将参考单元的测量电流值IRef维持在存储单元的最大测量电流值ICell，H和最小测量电流值ICell，L之间的中间值(ICell，H+ICell，L)/2。
特别地，参考图6，参考图示●是显示存储单元的最大测量电流值ICell，H的曲线，参考图示■是显示存储单元的最小测量电流值ICell，L的曲线，并且实线(-)是显示参考单元的测量电流值IRef的曲线。参见上述曲线，参考单元的测量电流值IRef十分不同于根据施加的电压的存储单元的最大测量电流值ICell，H和最小测量电流值ICell，L之间的中间值(ICell，H+ICell，L)/2。
因而在图5的具有存储单元和参考单元的MRAM的情况中，与图2的MRAM相似，检测裕量会减少使得可能存在噪声。
图7示出具有包括第六和第七MTJ层26和28的参考单元以及第一晶体管10的MRAM。第六MTJ层26具有一个低电阻RL，第七MTJ层28具有一个高于第六MTJ层26的电阻RH。第六和第七MTJ层26和28彼此并联，第一晶体管10连接在第六和第七MTJ层26和28之间。此处，对应于提供给存储单元的电压VS的1/2的电压0.5VS施加到参考单元。
图7所示的MRAM与图5的MRAM相似，由于施加到参考单元的两个MTJ层26和28的电压0.5VS大约是施加到存储单元的第五MTJ层20的电压VS的一半，很难将参考单元的等效电阻维持在(RH+RL)/2。因而，如图6所示，图7的MRAM的参考单元的测量电流值IRef不能维持在存储单元的最大测量电流值ICell，H和最小测量电流值ICell，L之间的中间值(ICell，H+ICell，L)/2。因此，在图7的MRAM中，检测裕量会减少使得可能存在噪声或故障。
发明内容
本发明提供了一种即使施加的电压变化，也能够将参考单元的磁隧道结(MTJ)层的等效电阻维持在存储单元的MTJ层的最大电阻RH和最小电阻RL之间的中间值(RH+RL)/2的磁随机存取存储器(MRAM)。
本发明也提供了一种从该MRAM读取数据的方法。
根据本发明的一个方面，提供了一种包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元和当读取存储在存储单元中的数据时用作基准的参考单元的MRAM，其中参考单元包括彼此并联连接的第一和第二MTJ层以及彼此并联连接的第一和第二晶体管，第一和第二晶体管各自串联连接到第一和第二MTJ层。
根据本发明的另一方面，提供一种包括具有一个晶体管和一个磁隧道结(MTJ)层和当读取存储在存储单元中的数据时用作基准的参考单元的磁随机存取存储器(RAM)，其中参考单元包括彼此并联连接的第一和第二MTJ层以及，串联连接到第一和第二MTJ层的第一晶体管，并且第一晶体管的驱动能力是存储单元的晶体管的驱动能力的两倍。
根据本发明的又一方面，提供一种从包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元和具有彼此并联连接的第一和第二MTJ层以及彼此并联连接并分别串联连接到第一和第二MTJ层的第一和第二晶体管的参考单元的MRAM中读取数据的方法，其中读取电流IS施加到存储单元，对应于读取电流两倍的电流2IS施加到参考单元。
根据本发明的再一方面，提供一种从包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元和具有彼此并联连接的第一和第二MTJ层以及串联连接到第一和第二MTJ层的具有对应于存储单元的晶体管两倍驱动能力的第一晶体管的参考单元的MRAM中读取数据的方法，其中读取电流IS施加到存储单元，对应于读取电流两倍的电流2IS施加到参考单元。
根据本发明，即使施加的电压变化，参考单元的MTJ层的等效电阻也维持在存储单元的MTJ层的最大电阻和最小电阻之间的中间值，由此能够获得充足的检测裕量并且能够防止由噪声带来的故障。
附图说明
通过结合附图对本发明的优选实施例进行详细描述，本发明的上述目的和优点将会变得更加清楚，其中：
图1是MRAM的存储单元的磁隧道结(MTJ)层和参考单元的MTJ层的电压-电阻曲线图；
图2，5和7是常规的MRAM的存储单元和参考单元的电路图；
图3是图2的MRAM的存储单元的MTJ层和参考单元的MTJ层的电压-电阻曲线图；
图4是图2的MRAM的存储单元的MTJ层和参考单元的MTJ层的电压-电流曲线图；
图6是图5的MRAM的存储单元的MTJ层和参考单元的MTJ层的电压-电流曲线图；
图8是根据本发明的实施例的MRAM的存储单元和参考单元的电路图；
图9是图8的MRAM的存储单元的MTJ层和参考单元的MTJ层的电压-电阻曲线图；
图10是图8的MRAM的存储单元的MTJ层和参考单元的MTJ层的电压-电流曲线图；
图11是根据本发明的实施例的MRAM的参考单元和存储单元的阵列的电路图；
图12是显示施加到对应于图11的存储单元阵列中的存储单元的存储单元和参考单元电流的电路图。
具体实施方式
以下，将参考附图根据本发明的实施例来描述磁随机存取存储器(MRAM)和从该MRAM读取数据的方法，为了清楚起见，图中的层状物的厚度和面积被夸大。
图8示出根据本发明的实施例的对应于MRAM的存储单元C2的存储单元C2和第一参考单元C1的电路构成。参照图1，第一参考单元C1包括第一和第二MTJ层50和52以及第一和第二晶体管54和56。第一MTJ层50具有低电阻，并且可以与存储单元C2的第三MTJ层58的最小电阻相同。第一参考单元C1的第二MTJ层52具有高于第一MTJ层52的电阻。第二MTJ层52的电阻可以与第三MTJ层58的最大电阻相同。第一参考单元C1的第一和第二MTJ层50和52之间的上述关系可以是相反的。第一参考单元C1的第一和第二MTJ层50和52彼此并联连接，并且第一和第二晶体管54和56彼此也并联连接。但是，第一MTJ层50和第一晶体管54彼此串联连接，并且，第二MTJ层52和第二晶体管56之间也是彼此串联连接。存储单元C2包括第三MTJ层58和第三晶体管60。第一参考单元C1的第一和第二晶体管54和56与存储单元C2第三晶体管60相同。
来自电流源的预定的读取电流IS施加到存储单元C2，与此同时，对应于读取电流IS二倍的电流2IS施加到第一参考单元C1，并且，第一参考单元C1和存储单元C2的相应的测量电压值VRef和VCell互相比较以读取存储在存储单元C2中的数据。
在这种情况下，既然第一和第二MTJ层50和52如上述那样并联连接到第一参考单元C1，施加到第一参考单元C1电流2IS被分流使得与施加到存储单元C2的电流IS相同的电流施加到第一和第二MTJ层50和52的每一个。此外，既然与存储单元C2中的流通晶体管，即第三晶体管60相同的第一和第二晶体管54和56分别串联连接到第一参考单元C1的第一和第二MTJ层50和52，施加到第一参考单元C1的第一和第二MTJ层50和52的电压与施加到存储单元C2的第三MTJ层58的电压类似。因而，即使施加的电压不同，第一参考单元C1的等效电阻也维持在存储单元C1的第三MTJ层58的最大电阻RH和最小电阻RL之间的中间值。图9示出第一参考单元C1的这种结果。
在图9中，参考图示●显示根据施加的电压存储单元C2的第三MTJ层58的最大电阻的变化，参考图示■显示第三MTJ层58的最小电阻的变化。实线(-)显示第一参考单元C1的测量电阻值的变化。
参考图9，即使施加的电压变化，第一参考单元C1的测量电阻值也维持在存储单元C2的第三MTJ层58最大电阻和最小电阻之间的中间值。
既然第一参考单元C1的电阻维持在存储单元C2的最大电阻和最小电阻之间的中间值，因此即使施加的电压变化，第一参考单元C1的电压VRef也能够一直维持在存储单元C2的最大电压VCell，H和最小电压VCell，L之间的中间值(VCell，H+VCell，L)/2。图10示出这种结果。
在图10中，参考图示●显示根据应用电压的存储单元C2的最大电阻VCell，H的变化，参考图示■显示根据应用电压的存储单元C2的最小电阻VCell，L的变化。实线(-)显示根据应用电压的第一参考单元C1中的测量电阻值的变化。
参考图10，在任何施加的电压下，可以知道第一参考单元C1的电压都是在存储单元C2的最大电压VCell，H和最小电压VCell，L之间的中间值。
根据该结果来使用根据本发明实施例的MRAM，能够得到充足的检测裕量使得能够没有故障稳定地读取数据。
其间，可以有包括一个晶体管的第二参考单元，该晶体管用来代替图8中的第一参考单元C1中的第一和第二晶体管54和56。在各种情况下，该晶体管是通过晶体管。由于流经两个并联连接的MTJ层的电流流经这一个替代晶体管，替代晶体管的驱动能力可以是存储单元C2的第三晶体管60的驱动能力的两倍。
在MRAM包括第二参考单元的情况下，从存储单元C2中读取数据的过程与包括第一参考单元C1的磁RAM的执行过程相同。
图8的第一参考单元C1中的每一个MTJ层和每一个晶体管的位置可以相反。
图11示出了包括上述第二参考单元和存储单元的MRAM的单元阵列。在图11中，参考数字100表示具有多个第二参考单元的参考单元列。一个参考单元列100配置于每一个存储单元块中。对应于施加到存储单元列的电流IS两倍的电流2IS施加到参考单元列100。置于单元阵列下方的列选择晶体管Y0、Y1、Y2和Y3用于选择存储单元块中的一列，并与参考单元列100进行比较。在图11中，参考字母DL表示在存储单元的MTJ层中的用于记录数据的数位线。当电流施加到数位线DL时，地线GL浮置(floated)使得电流不会流过连接到上述MTJ层的流通晶体管。
图12示出施加到相应的存储单元和参考单元列100的电流流经的回路，用来读取存储于连接到预定选择字线的存储单元中的数据，例如，图11的MRAM阵列的第一字线WL0。在图12中，左边的电路是读取电流IS施加到其上并且连接到第一字线WL0的存储单元列的存储单元，右边电路是对应于两倍读取电流IS的电流2IS施加到其上的并且连接到第一字线WL0的参考单元列100的第二参考单元。
参考图12，既然不同于第一字线WL0的其他字线都处于off状态，施加到连接到第一字线WL0的储存单元的读取电流IS流经存储单元的MTJ层102和与MTJ层102串联连接的晶体管MT1，并流经连接到晶体管MT1的地线GL。施加到参考单元列100的电流2IS在第一结点N1被分成两部分，这使得第一和第二电流I1S和I2S施加到两个并联连接的MTJ层106和108。第一和第二电流I1S和I2S有着相同的值。施加到连接到晶体管CT1的MTJ层106的第一电流I1S经由处于on状态的晶体管CT1流经地线GL。第二电流I2S流经第二结点N2、与处于off状态的、连接到第二字线WL1的晶体管CT2串联连接的MTJ层108、作为晶体管CT2和该MTJ层108连接点的第三结点N3、作为晶体管CT1和MTJ层106连接点的第四结点N4和连接到第一字线WL0的晶体管CT1，并流经地线GL。
既然施加到第二参考单元的电流流经彼此并联连接的两个MTJ层106和108和一个晶体管T1，第二参考单元的晶体管CT1的驱动能力可以是存储单元的晶体管MT1的驱动能力的两倍。
在图12中，参考字母MT2和CT2表示存储单元的晶体管和第二参考单元的晶体管，它们都连接到第二字线WL1。参考数字104表示连接到第二字线WL1的存储单元的MTJ层。
如上所述，根据本发明的MRAM的参考单元包括具有存储单元的MTJ层的最大电阻的MTJ层和具有存储单元的MTJ层的最小电阻的MTJ层，它们彼此并联连接，并且两个流通晶体管串联连接每一个MTJ层并具有与存储单元的流通晶体管同样驱动能力。在此情况下，参考单元的这两个流通晶体管也可以被具有两倍于存储单元的流通晶体管驱动能力的驱动能力的一个流通晶体管所代替。在根据本发明的MRAM的情况中，与施加到存储单元的MTJ层电流相同的电流施加到参考单元的每一个MTJ层。因此，参考单元的测量等效电阻值是在存储单元的最大测量电阻和最小测量电阻之间的中间值。此外，即使应用电压变化，参考单元中的测量电压VRef是在存储单元中的最大测量电压VCell，H和最小测量电压VCell，L之间的中间值。因此，根据本发明的MRAM，能够获得充足的检测裕量，并且能够防止噪声带来的故障。
尽管已参照本发明的确定优选实例表示和描述了本发明，但本领域内的普通技术人员将理解的是，可在不背离由所附权利要求书限定的本发明宗旨和范围的前提下对本发明进行各种形式和细节上的修改。

Claims (6)

1.一种磁随机存取存储器(RAM)，包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元和当读取存储在存储单元中的数据时用作基准的参考单元，其中参考单元包括：
彼此并联连接的第一和第二MTJ层；及
和彼此并联连接的第一和第二晶体管，第一和第二晶体管分别串联连接到第一和第二MTJ层。
2.如权利要求1所述的磁RAM，其中第一和第二MTJ层中的一个具有存储单元的MTJ层的最大电阻，另一个具有存储单元的MTJ层的最小电阻。
3.一种磁随机存取存储器(RAM)，包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元和当读取存储在存储单元中的数据时用作基准的参考单元，其中参考单元包括：
彼此并联连接的第一和第二MTJ层；及
串联连接到第一和第二MTJ层的第一晶体管，并且所述第一晶体管的驱动能力是存储单元的晶体管的驱动能力的两倍。
4.如权利要求3所述的磁RAM，其中第一和第二MTJ层中的一个具有存储单元的MTJ层的最大电阻，另一个具有存储单元的MTJ层的最小电阻。
5.一种从磁随机存取存储器(RAM)中读取数据的方法，其中磁随机存取存储器包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元；和参考单元，该参考单元具有彼此并联连接的第一和第二MTJ层以及彼此并联连接的第一和第二晶体管，第一和第二晶体管分别串联连接到第一和第二MTJ层，其中读取电流IS施加到上述存储单元，并且对应于上述读取电流两倍的电流2IS施加到参考单元。
6.一种从磁随机存取存储器(RAM)中读取数据的方法，其中磁随机存取存储器包括具有一个晶体管和一个磁隧道结(MTJ)层的存储单元；和参考单元，该参考单元具有彼此并联连接的第一和第二MTJ层以及串联连接到第一和第二MTJ层并且具有对应于存储单元的晶体管的两倍驱动能力的第一晶体管，其中读取电流IS施加到上述存储单元，并且对应于上述读取电流两倍的电流2IS施加到参考单元。
CNA2004100758970A 2003-12-30 2004-12-30 磁随机存取存储器以及从其中读取数据的方法 Pending CN1681040A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0100617A KR100528341B1 (ko) 2003-12-30 2003-12-30 자기 램 및 그 읽기방법
KR0100617/2003 2003-12-30

Publications (1)

Publication Number Publication Date
CN1681040A true CN1681040A (zh) 2005-10-12

Family

ID=34698782

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100758970A Pending CN1681040A (zh) 2003-12-30 2004-12-30 磁随机存取存储器以及从其中读取数据的方法

Country Status (5)

Country Link
US (2) US20050180205A1 (zh)
EP (1) EP1564750B1 (zh)
JP (1) JP4634153B2 (zh)
KR (1) KR100528341B1 (zh)
CN (1) CN1681040A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226768B (zh) * 2007-01-19 2011-05-04 国际商业机器公司 用于初始化翻转切换的mram器件的参考单元的方法和装置
CN104538057A (zh) * 2009-01-29 2015-04-22 高通股份有限公司 磁性随机存取存储器(mram)的原位电阻测量
CN106233391A (zh) * 2014-04-21 2016-12-14 高通股份有限公司 用于生成与磁性隧道结联用的参考的方法和装置
CN107039062A (zh) * 2015-10-30 2017-08-11 台湾积体电路制造股份有限公司 存储器件及其操作方法
CN108288481A (zh) * 2018-01-19 2018-07-17 上海磁宇信息科技有限公司 一种可调电压的mram读出电路
CN108847262A (zh) * 2018-06-05 2018-11-20 王梅玉 存储器的读取电路
CN110277490A (zh) * 2019-06-24 2019-09-24 中国科学院微电子研究所 Stt-mram参考单元及其制备方法及包含该参考单元的芯片
WO2022127428A1 (zh) * 2020-12-15 2022-06-23 浙江驰拓科技有限公司 一种磁性随机存储器及其读电路

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
US7321507B2 (en) * 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
US7697321B2 (en) * 2006-05-22 2010-04-13 Everspin Technologies, Inc. Non-volatile memory cell and methods thereof
EP1883113B1 (en) 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
EP2631914A1 (en) * 2009-02-20 2013-08-28 John Lynch Memory architecture with a current controller and reduced power requirements
KR101068573B1 (ko) * 2009-04-30 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치
KR101604042B1 (ko) 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법
US8274819B2 (en) * 2010-02-04 2012-09-25 Magic Technologies Read disturb free SMT MRAM reference cell circuit
US8576617B2 (en) * 2011-11-10 2013-11-05 Qualcomm Incorporated Circuit and method for generating a reference level for a magnetic random access memory element
US8687412B2 (en) * 2012-04-03 2014-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Reference cell configuration for sensing resistance states of MRAM bit cells
CN103035290B (zh) * 2012-11-30 2016-03-30 珠海艾派克微电子有限公司 Eeprom电路、数据读取方法以及非易失性存储器
KR20140108800A (ko) 2013-02-28 2014-09-15 에스케이하이닉스 주식회사 기준 컬럼, 반도체 장치 및 프로세서와 시스템
US9142293B2 (en) * 2013-09-10 2015-09-22 Kabushiki Kaisha Toshiba Resistance change type memory
US8891326B1 (en) * 2013-09-11 2014-11-18 Avalanche Technology, Inc. Method of sensing data in magnetic random access memory with overlap of high and low resistance distributions
KR102169681B1 (ko) 2013-12-16 2020-10-26 삼성전자주식회사 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법
KR102116879B1 (ko) 2014-05-19 2020-06-01 에스케이하이닉스 주식회사 전자 장치
US10490270B2 (en) 2015-10-28 2019-11-26 Hewlett Packard Enterprise Development Lp Reference column sensing for resistive memory
US11080229B2 (en) * 2016-02-13 2021-08-03 HangZhou HaiCun Information Technology Co., Ltd. Processor for calculating mathematical functions in parallel
US10102917B2 (en) * 2016-04-14 2018-10-16 Chengdu Haicun Ip Technology Llc Multi-bit-per-cell three-dimensional one-time-programmable memory
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
US11651807B2 (en) * 2020-12-07 2023-05-16 Everspin Technologies, Inc. Midpoint sensing reference generation for STT-MRAM
CN116312677A (zh) * 2021-12-21 2023-06-23 浙江驰拓科技有限公司 Mram阵列结构
JP7789427B1 (ja) * 2024-12-17 2025-12-22 国立大学法人東北大学 不揮発集積回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127953B2 (ja) * 1996-08-09 2001-01-29 日本電気株式会社 半導体記憶装置
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6426907B1 (en) * 2001-01-24 2002-07-30 Infineon Technologies North America Corp. Reference for MRAM cell
JP5019681B2 (ja) * 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4434527B2 (ja) * 2001-08-08 2010-03-17 株式会社東芝 半導体記憶装置
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
JP2003173700A (ja) * 2001-12-03 2003-06-20 Mitsubishi Electric Corp 半導体記憶装置
JP4084089B2 (ja) * 2002-05-30 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6600690B1 (en) * 2002-06-28 2003-07-29 Motorola, Inc. Sense amplifier for a memory having at least two distinct resistance states
TWI223259B (en) * 2003-01-07 2004-11-01 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226768B (zh) * 2007-01-19 2011-05-04 国际商业机器公司 用于初始化翻转切换的mram器件的参考单元的方法和装置
CN104538057B (zh) * 2009-01-29 2017-08-25 高通股份有限公司 磁性随机存取存储器（mram）的原位电阻测量
CN104538057A (zh) * 2009-01-29 2015-04-22 高通股份有限公司 磁性随机存取存储器(mram)的原位电阻测量
CN106233391B (zh) * 2014-04-21 2019-08-27 高通股份有限公司 用于生成与磁性隧道结联用的参考的方法和装置
CN106233391A (zh) * 2014-04-21 2016-12-14 高通股份有限公司 用于生成与磁性隧道结联用的参考的方法和装置
US10515680B2 (en) 2015-10-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and reference circuit thereof
US10157654B2 (en) 2015-10-30 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and reference circuit thereof
CN107039062A (zh) * 2015-10-30 2017-08-11 台湾积体电路制造股份有限公司 存储器件及其操作方法
CN107039062B (zh) * 2015-10-30 2020-10-30 台湾积体电路制造股份有限公司 存储器件及其操作方法
US11211106B2 (en) 2015-10-30 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and reference circuit thereof
US11848040B2 (en) 2015-10-30 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and reference circuit thereof
CN108288481A (zh) * 2018-01-19 2018-07-17 上海磁宇信息科技有限公司 一种可调电压的mram读出电路
CN108288481B (zh) * 2018-01-19 2021-10-01 上海磁宇信息科技有限公司 一种可调电压的mram读出电路
CN108847262A (zh) * 2018-06-05 2018-11-20 王梅玉 存储器的读取电路
CN110277490A (zh) * 2019-06-24 2019-09-24 中国科学院微电子研究所 Stt-mram参考单元及其制备方法及包含该参考单元的芯片
CN110277490B (zh) * 2019-06-24 2023-06-09 中国科学院微电子研究所 Stt-mram参考单元及其制备方法及包含该参考单元的芯片
WO2022127428A1 (zh) * 2020-12-15 2022-06-23 浙江驰拓科技有限公司 一种磁性随机存储器及其读电路

Also Published As

Publication number Publication date
US20050180205A1 (en) 2005-08-18
JP2005196956A (ja) 2005-07-21
US20090067233A1 (en) 2009-03-12
EP1564750B1 (en) 2011-06-15
EP1564750A3 (en) 2007-07-04
EP1564750A2 (en) 2005-08-17
KR20050068806A (ko) 2005-07-05
KR100528341B1 (ko) 2005-11-15
JP4634153B2 (ja) 2011-02-16
US8320166B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
CN1681040A (zh) 磁随机存取存储器以及从其中读取数据的方法
CN1197081C (zh) 一种数据存储器件
JP5661902B2 (ja) 半導体記憶装置
US20040062075A1 (en) Memory array employing single three-terminal non-volatile storage elements
CN1208833C (zh) 单晶体管型磁随机存取存储器及其操作和制造方法
CN1459792A (zh) 具有串联二极管的磁随机存取存储器的三次取样读出
US7990750B2 (en) Ferroelectric memory
CN1455414A (zh) 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN1368752A (zh) 包含阻塞寄生路径电流的共亨设备的交叉点存储器阵列
CN1459113A (zh) 磁隧道结磁阻随机存取存储器并联─并联结构
CN1444228A (zh) 用于横跨一存储器阵列执行等电势读出以消除漏电流的方法和系统
CN1726562A (zh) Cmis型半导体非易失存储电路
CN1777956A (zh) 同时从/向不同的存储单元的读取/写入
CN1822226A (zh) 具有多位单元阵列结构的磁阻随机存取存储器
CN1795509A (zh) 读出放大器系统和提供有读出放大器的矩阵可寻址存储器件
CN1471712A (zh) 非易失性无源矩阵及其读出方法
CN1930628A (zh) 用于磁隧道结的独立写入和读取访问构造
CN1115694C (zh) 非易失性存储器件及其检测方法
CN1684197A (zh) 数据读出电路及具有数据读出电路的半导体设备
CN1343985A (zh) 磁致电阻存储器及其读出方法
CN1146914C (zh) 用于对磁阻随机存取存储器进行无损耗写入的装置
US6834018B2 (en) Nonvolatile memory device having data read operation with using reference cell and method thereof
KR100815451B1 (ko) 반도체 기억 장치
CN1183544C (zh) 磁阻存储器用电流驱动装置
CN1276435C (zh) 磁随机存取存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20051012