CN1115694C

CN1115694C - 非易失性存储器件及其检测方法

Info

Publication number: CN1115694C
Application number: CN99119455A
Authority: CN
Inventors: 冈本祐治
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-09-28
Filing date: 1999-09-27
Publication date: 2003-07-23
Anticipated expiration: 2019-09-27
Also published as: JP2000100180A; KR100337405B1; HK1025837A1; DE69909926T2; KR20000023501A; EP0992998B1; EP0992998A1; US6249457B1; DE69909926D1; CN1249519A; JP3366264B2

Abstract

一种非易失性存储器件，它可以在短时间内进行耐久试验，而不需要专用于产生参考电流的装置。该非易失性存储器件包括：存储单元，用于保持数据，并且在从中读取时，根据数据输出第一电流或较低的第二电流；参考电路，用于产生比第一电流低但比第二电流高的参考电流；读出放大器，用于把所述存储单元的输出电流与该参考电流相比较以再现数据；以及参考切换装置，用于把要由参考电路产生的参考电流转换为正常电流、较高电流、或较低电流。

Description

非易失性存储器件及其检测方法

本发明涉及一种半导体非易失性存储器件，例如EEPROM(电可擦除可编程只读存储器)器件或快速存储器件，以及用于检测非易失性存储器件的检测方法。

象微型计算机这样的计算机系统目前用于各种应用领域中，并且象EEPROM和快速存储器这样的半导体非易失性存储器件通常用作为用于该计算机系统的信息存储介质。非易失性存储器可以暂存数字数据以及更新所存储的数字数据，并且即使在没有提供电源时，非易失性存储器也可以保持所存储数据。

下面将参照图1和图2描述非易失性存储器的一个实例。图1示出一种非易失性存储器EEPROM的通常结构，图2示出EEPROM的存储单元阵列。

作为非易失性存储器的一个实例的EEPROM 100包括分布在二维结构中的多个存储单元101，其中存储单元101在X和Y方向上连接成矩阵，其整体如图2中所示。多个X选择器晶体管102和多个Y选择器晶体管103在矩阵中连接到多个存储单元101。X/Y选择器晶体管102、103依次提供给选择存储单元101。

每个存储单元101存储并保持各个二进制数据，并且假设第一状态对应于写入数据“1”，这是其中一种二进制数据，并且假设第二状态对应于擦除数据“0”，这是另外一种二进制数据。当存储单元101在第一状态时，通过存储单元101的电流是相对较高的写入电流，但是当存储单元101在第二状态时，该电流是相对较低的擦除电流。例如，通过对应于被注入到存储单元的浮置栅极中的电荷量的不同而造成存储单元的阈值电压的不同，从而提供第一和第二状态之间的差别。注入在浮置栅极中的电荷在通常情况下不会改变，这使得存储单元101成为一个非易失性存储器。

EEPROM100包括写入和擦除电路(未示出)，其根据写入数据“1”的输入把存储单元101控制到写入状态(第一状态)，并且根据擦除数据“0”的输入把存储单元101控制到擦除状态(第二状态)。

EEPROM100还包括读出放大器104，存储单元101通过各个Y选择器晶体管103连接到该读出放大器。并且用于产生参考电压的参考电路105连接到读出放大器104。参考电路105包括多个晶体管，并且读出放大器104同样地包括多个晶体管。

参考电路105包括第一晶体管111，外部偏置电源120连接到该晶体管的栅极。第二晶体管112与第一晶体管111相串联。第二晶体管112与第三晶体管113组合形成第一电流镜像电路121，并且第四晶体管114与第一电流镜像电路121的晶体管113相串联。

第二电流镜像电路122由参考电路105的第四晶体管114和读出放大器104的第一晶体管115所形成。读出放大器104的第二晶体管116与第二电流镜像电路122的晶体管115相串联。

在读出放大器104中，第三电流镜像电路123由第二晶体管116和第三晶体管117所形成，并且第三电流镜像电路123的晶体管117通过相互并联的各个Y选择器晶体管103连接到存储单元101。

偏置电源120向参考电路105的第一晶体管111提供一栅极电压，并且固定的漏极电流流过第一晶体管111。由于第一至第三电流镜像电路121至123都相继连接到第一晶体管111，因此参考电路105把对应于第一晶体管111的漏极电流的参考电流提供给读出放大器104。

参考电路105产生上述参考电流。参考电流比作为处于擦除状态的存储单元101中所通过的电流的擦除电流更高，但是比作为处于写入状态的存储单元101中所通过的电流的写入电流更低。读出放大器104把存储单元101的通过电流与参考电路105的参考电流相比较，并且根据比较的结果再现存储于存储单元101中的二进制数据。

具有上述结构的EEPROM100可以任意执行数据写入、数据擦除和数据再现这三种操作。在执行把数据写入EEPROM100中的操作时，写入和擦除电路根据输入数据有选择地控制多个存储单元101中的一个，以把作为一种二进制数据的写入数据“1”记录到所选择存储单元101中。

在对这样写入的数据的再现中，参考电路105产生比擦除电流高并且比写入电流低的参考电流，并且读出放大器104把存储单元101的通过电流与参考电流相比较以再现二进制数据“0”、“1”。

为了擦除上述的写入数据，写入和擦除电路根据输入数据有选择地把存储单元101的状态从写入状态变为擦除状态，以把存储单元101的写入数据“1”初始化为擦除数据“0”。

尽管EEPROM100可以执行上述数据写入、数据擦除和数据再现的三种操作，但是为了把存储单元101控制为写入状态或擦除状态，如图3所示需要预定的时间。图3为示出对于写入时间和擦除时间的在读取处于未使用状态的EEPROM的存储单元时的导通电流的特性曲线图。写入时间表示提供给存储单元以把该存储单元控制为写入状态的高电压脉冲的持续时间，并且擦除时间表示提供给存储单元以把该存储单元控制为擦除状态的高电压脉冲的持续时间。从图3中可以明显看出，为了当要从存储单元读出数据时获得对于写入状态和擦除状态的规定导通电流，需要使写入时间和擦除时间比特定时间长度更长。但是，需要获得对于写入状态和擦除状态的各规定的导通电流的写入时间和擦除时间不是常量，而是随着对EEPROM进行数据写入和擦除操作的次数的增加而增加的。图4为示出对于写入时间和擦除时间的，在读取由于耐久试验而性能下降的EEPROM存储单元时的导通电流的特性曲线图。耐久试验是把数据写入存储单元以确定该EEPROM是否为优良产品的试验。图5示出在耐久试验中对于数据写入操作次数的在存储单元的写入/擦除时的导通电流。

通常实际中在假设数据写入和数据擦除所需的时间是不变的情况下为EEPROM100设置写入时间和擦除时间。因此，如果随着数据写入操作和数据擦除操作的次数的增加，存储单元101相应地性能下降，则如图5中所示在从存储单元读出数据时的写入电流下降并且擦除电流增加。写入电流的下降或擦除电流的增加过程的继续使得通过比较参考电流来再现二进制数据变得困难，并且EEPROM100最终会失效。

因此，在EEPROM100制造之后出货之前，要执行上述耐久试验以检测失效的存储单元101。在耐久试验中，首先把写入数据“1”记录到存储单元101，然后从存储单元101中再现，并且如果再现数据不是“1”，则判断存储单元101为失效的存储单元。另外，首先把擦除数据“0”记录到存储单元101中，然后从存储单元101中再现，并且如果再现数据不是“0”，则判断存储单元101为失效的存储单元。在EEPROM100出货之前，对EEPROM100的所有存储单元101重复执行上述的一系列操作并达到预定的次数，并且当相对于EEPROM100的所有存储单元来说被判断为失效存储单元的存储单元101的数目大于一个容许值时，则抛弃该EEPROM100。如果失效的存储单元101保持在容许值之内，则设置EEPROM100使得禁止使用所有失效的存储单元101，然后把该EEPROM100出货。由于上述耐久试验是对EEPROM100执行的，因此该EEPROM100可以作为一个不具有初期故障的产品来出货。

但是，当前的EEPROM100包括相当大量的存储单元101，并且需要一定的时间对存储单元101进行上文所述的数据写入和数据擦除。因此，按照预定次数重复对存储单元101进行数据写入、数据擦除和数据再现的耐久试验需要许多时间，并且这使得EEPROM100制造的生产率下降。

可以解决上述常规非易失性存储器的问题的非易失性存储器件公开于日本专利申请第300499/89号(JP，01300499，A)中。在改进的非易失性存储器中，把外部参考电流提供给读出放大器以通过具有比通常电平更高的电平的参考电流再现写入数据，获得通过具有比通常电平更低的电平的参考电流再现擦除数据。当这种耐久试验是对非易失性存储器执行的时，存储单元可以用电流的下限进行测试。因此，可以更快地检测失效的存储单元，并且可以在缩短的时间之内完成耐久试验。但是，为了使用上述方法来执行耐久试验，需要产生具有较高或较低电平的参考电流并且其从外部提供给非易失性存储器，并且必须提供与非易失性存储器相分离的专门用于产生并提供可变电流的装置。

日本专利申请第22860/91号(JP，03022860，A)中公开另一种非易失性存储器件，其中包括产生用于测试非易失性存储器的高电压的内置高电压发生电路。高电压发生电路可以产生并提供三种或更多种不同的高电压。

本发明的一个目的是提供一种非易失性存储器件，其可以在短时间内执行耐久试验而不需要专用于产生电流的装置。

本发明的另一个目的是提供一种用于非易失性存储器件的检测方法，其可以在短时间内执行耐久试验而不需要专用于产生电流的装置。

根据本发明的第一个方面，在此提供一种非易失性存储器件，其中包括：数据保持装置，用于保持二进制数据，并且在从中读取时，根据二进制数据的数值输出第一数值的电量或比第一数值小的第二数值的电量；参考产生装置，用于产生比第一数值小但比第二数值大的参考值的电量；数据再现装置，用于把数据保持装置的输出值与该参考值相比较以再现二进制数据；以及参考切换装置，用于有选择地把要由参考产生装置所产生的参考电量切换为作为正常产生数值的正常参考值、比第一数值更高的较高参考值、或比第一数值更低的较低参考值。

当非易失性存储器件被检测时，该存储器检测方法优选地包括如下步骤：把数据保持装置的状态变为对应于第一数值的状态，把该参考值设置为较高数值，以及再现由数据保持装置所保持的二进制数据，以及

把数据保持装置的状态变为对应于第二数值的另一个状态，把该参考值设置为较低数值，以及再现由数据保持装置所保持的二进制数据。

在本发明中的各种装置仅需要形成以实现各种功能，并且可以是专用硬件、由程序提供适当功能的计算机、由适当程序在计算机中实现的功能、以及它们的适当组合。

根据本发明第二个方面，在此提供一种非易失性存储器件，其中包括：存储单元，用于保持二进制数据，并且在从中读取时，根据该二进制数据输出第一电流或比第一电流低的第二电流；参考电路，用于产生比第一电流低但比第二电流高的参考电流；读出放大器，用于把存储单元的输出电流与该参考电流相比较以再现二进制数据；以及参考切换装置，用于有选择地把要由参考电路所产生的参考电流切换为正常电流、比正常电流更高的较高电流、或比正常电流更低的较低电流。

当非易失性存储器件被检测时，该存储器检测方法优选地包括如下步骤：把存储单元的状态变为对应于第一电流的状态、把该参考电流设置比正常电流更高的电流、以及通过读出放大器再现由存储单元所保持的二进制数据，以及

把存储单元的状态变为对应于第二电流的另一个状态，把该参考电流设置为比正常电流更低的电流，以及通过读出放大器再现由存储单元所保持的二进制数据。

从下文参考示出本发明的一个优选实施例的附图进行的描述中，本发明的上述和其它目的、特点和优点将变得更加清楚。

图1为示出EEPROM(电可擦除可编程只读存储器)的一般结构的电路图；

图2为示出EEPROM的存储器阵列的电路图；

图3为示出对于写入时间和擦除时间的在读取处于未使用状态的EEPROM的存储单元的导通电流的特性曲线图；

图4为示出对于写入时间和擦除时间的在读取由于耐久试验而性能下降的EEPROM存储单元时的导通电流的特性曲线图；

图5示出在耐久试验中对于数据写入操作次数的在存储单元的写入/擦除时的导通电流；

图6为示出根据本发明优选实施例的EEPROM的内部结构的电路图；

图7为示出对图6中所示的EEPROM进行耐久试验的操作过程的主流程的流程图；

图8为示出正常电流测试的操作过程的流程图；以及

图9为示出可变电流测试的操作过程的流程图。

在根据本发明优选实施例的图6中所示的非易失性存储器件中，与上述图1中的元件相同的元件由相同的名称所表示，并具有与图1中所示元件相同的结构和功能。

另外在图6中所示的EEPROM200与图1中所示的常规EEPROM100相类似包括用于分别保持1位数据的多个存储单元201。存储单元201与图2中所示相类似地形成存储器阵列，并且为每个存储单元201提供X选择器晶体管202，并且为每一列提供Y选择器晶体管203。

每个存储单元201存储并保持二进制数据，并且假设第一状态对应于写入数据“1”，这是其中一种二进制数据，并且假设第二状态对应于擦除数据“0”，这是另外一种二进制数据。当存储单元201在第一状态时，通过存储单元201的电流是相对较高的写入电流，但是当存储单元201在第二状态时，该电流是相对较低的擦除电流。EEPROM200包括写入和擦除电路(未示出)，其根据写入数据“1”的输入把存储单元201控制到写入状态(第一状态)，并且根据擦除数据“0”的输入把存储单元201控制到擦除状态(第二状态)。

如图6中所示，EEPROM200还包括读出放大器204。多个存储单元201通过各个Y选择器晶体管203连接到该读出放大器。并且用于产生参考电压的参考电路205连接到读出放大器204。

与图1中所示的EEPROM100相类似，读出放大器204和参考电路205包括电流镜像电路206至208。因此，参考电路205产生比擦除电流更高但比存储单元201的写入电流更低的参考电流，并且读出放大器204把存储单元201的通过电流(导通电流)与参考电路205的参考电流相比较，以再现二进制数据。

但是，在实施例中的EEPROM200与图1中的EEPROM100不同之处在于它包括三个串联的晶体管211至213，作为与第一电流镜像电路206相串联用于检测参考电流的晶体管元件。晶体管211至213的栅极连接到用于改变参考电流值的参考切换电路214。更具体来说，第一晶体管211的栅极连接到偏置电源215，并且偏置电源215分别通过参考切换电路214的转换开关216、217连接到第二晶体管212和第三晶体管213的栅极。

一对寄存器电路218、219通过“与非”门220连接到转换开关216。寄存器电路218、219还通过“与非”门221连接到转换开关217。成对的寄存器电路218、219独立地保持外部输入的二进制标志，并且转换开关216、217的状态“A”和“B”根据由寄存器电路218、219所保持的二进制标志而变化。

表1

SATE	SATSL	A	B
SATE	SATSL	A	B	0	0	1	0
0	1	1	0	0	0	1	0
0	1	1	0	1	0	1	1
1	1	0	0	1	0	1	1

表1的“SATE”表示用于在参考电流的固定模式和可变模式之间选择的二进制标志，并且“SATSL”表示用于在参考电流的较高/较低电流之间选择的二进制标志。

相应地，当寄存器电路218保持“0”作为二进制标志时，转换开关216把偏置电源215连接到第二晶体管212的栅极，并且转换开关217把第三晶体管213的栅极接地，这与第二寄存器电路219所保持的标志无关。在这种情况下，第一和第二晶体管211、212被控制为导通状态，并且第三晶体管213被控制为截止状态。因此，与常规非易失性存储器中的稳态电流相等的电流被从参考电路205提供给读出放大器204。该电流称为正常电流。

当由第一寄存器电路218所保持的标志为“1”并且由第二寄存器219所保持的标志为“0”时，第一和第二转换开关216、217把偏置电源215连接到第二和第三晶体管212、213的栅极。在这种情况下，所有第一至第三晶体管211至213都被控制为导通状态，因此，参考电路205的参考电流变得高于正常电流。

当由第一寄存器电路218所保持的标志为“1”并且由第二寄存器219所保持的标志为“1”时，第一和第二转换开关216、217把第二和第三晶体管212、213的栅极都连接到地端。在这种情况下，仅有第一晶体管211被控制为导通状态，因此，参考电路205的参考电流变得低于正常电流。

并且上述本实施例的EEPROM200与图1中所示的常规EEPROM100相类似可以任意执行数据写入、数据擦除和数据再现的三种操作。并且该EEPROM200是在经过耐久试验之后才出货的。

下面将描述对本实施例的EEPROM200的耐久试验。在对EEPROM200的耐久试验中，如图7中所示，通过把参考电路205的参考电路设为正常电流把步骤S1至S3执行预定的次数而进行正常电流测试。如果在测试过程中发生故障，并且是在步骤S2中检测出来的，则在步骤S4中抛弃EEPROM200，并且结束该操作。

图8示出用于参考电路205的正常电流测试的操作过程。在正常电流测试中，首先在步骤T1中，参考切换电路214的寄存器电路218的保态，这样要从参考电路205提供给读出放大器204的参考电流可以为正常电流。在这种情况下，在步骤T2中，写入数据“1”被存储到存储单元201，然后所记录数据被在步骤T3中再现。在步骤T4中，判断该再现数据是否为“1”，并且如果再现数据不是“1”，则判断该正在测试的存储单元201失效。如果存储单元201失效，则结束正常电流测试。如果在步骤T4中再现数据为“1”，则在步骤T5把擦除数据“0”记录到存储单元201，接着在步骤T6中，再现所记录数据。在步骤T7中，判断所再现数据是否为“0”，以判断存储单元201是否失效。通过上述过程，结束正常电流测试。

如上文所述，图7的步骤S1至S3中所示的正常电流测试对所有存储单元201重复预定的次数，并且如果已经从EEPROM200中检测出失效的存储单元201，则在步骤S4抛弃该EEPROM200。然而，在本实施例中，正常电流测试被定位为对存储单元201的老化过程。相应地，在正常电流测试中重复的次数是在常规耐久试验中重复次数的一小部分。

在EEPROM200的正常电流测试完成之后没有检测到上述任何存储单元201的失效情况，则在步骤S5中执行可变电流测试，其中参考电流205中的参考电流从正常电流变为较高电流和较低电流。

图9示出可变电流测试的具体过程。首先在步骤E1中，写入数据“1”被记录到存储单元201，然后在步骤E2中，由参考切换电路214的第一寄存器电路218所保持标志被设为“1”，并且由第二寄存器电路219所保持标志被设为“0”，以把所有第一至第三晶体管211至213控制为导通状态。这样参考电路205的参考电流可以高于正常电流。在这种状态中，由存储单元201所保持的数据在步骤E3中再现。在步骤S4中，判断所再现数据是否为“1”，以确定在存储单元201中是否存在失效。如果在此检测到失效情况，则立即结束可变电流测试。

如果在步骤E4判断正在测试的存储单元201为正常，则在步骤E5把擦除数据“0”记录到存储单元201中，并且在步骤E6中，当由参考切换电路214的第一寄存器电路218所保持标志被保持设置为“1”时，由第二寄存器电路219所保持的标志变为“1”，以仅仅把第一晶体管元件211控制为导通状态，这样参考电路205的参考电流可以低于正常电流。在这种状态中，由存储单元201所保持的数据在步骤E7中再现，并且在步骤E8中，判断所再现数据是否为“0”，以判断是否存在失效情况。

如图7中所示，在步骤S5至S7中，上述可变电流测试对所有存储单元201重复预定的次数。如果在重复和过程中，在步骤S6检测到失效的存储单元201，则在步骤S4抛弃正在测试的EEPROM200。

如果EEPROM200正常电流测试和可变电流测试都结束并且没有检测到上述存储单元201的失效情况，则参考切换电路214的第一寄存器电路218的保持标志被设为“0”，以在步骤S8把参考电路205的参考电流设为正常电流，并且在步骤S9中，把EEPROM200出货。

在本实施例中，上述可变电流测试的重复次数被减小到常规耐久试验中的重复次数的一小部分。具体来说，正常电流测试的重复次数和可变电流测试的重复次数的总和小于常规耐久试验中的重复次数，并且一般被减小为一小部分或更小。

在上述对于EEPROM200的耐久试验中，为了再现相对较高的写入电流，该参考电流被设为较高，但是为了再现相对较低的擦除电流，该参考电流也被设为较低。简而言之，由于数据再现是用减小的电流限度而执行的，可以快速地检测失效存储单元201。因此，耐久试验的重复次数可以减小，并且可以减小测试所需的时间。

在可变电流测试中，当每次写入电流和擦除电流被从存储单元201中再现时，参考电流可以变为较高电流或较低电流，因此，对于为一个存储单元201的检测操作来说，需要比常规耐久试验中的检测操作所需时间更长的时间。但是，在上述实施例的耐久试验中，与常规耐久试验相类似的正常电流测试被执行，以对存储单元201执行老化过程，并且在老化过程结束后执行可变电流测试，其中该参考电流是可变的。因此，可以更好地实现减小耐久试验所需的时间。另外，因为用于把参考电流变为较高电流和较低电流的参考切换电路214是内置于EEPROM200中的，因此不需要准备专用于在EEPROM200中提供较高和较低电平的参考电流的装置，并且可以类似地执行耐久试验。

另外，上述EEPROM200包括三个并联的晶体管211至213，作为用于确定参考电路205的参考电流的晶体管元件，并且参考切换电路214通过改变被从偏置电源215提供偏压的晶体管211至213的数目，把参考电流在正常电流、较高电流和较低电流之间切换。因此，EEPROM200可以通过简单的结构确定地把参考电流变为所需电平。

本发明不限于上述具体实施例，可以作出各种改变和变化而不脱离本发明的精神或范围。例如，尽管在上述实施例中采用读出放大器204来把存储单元201的输出电流与参考电路205的参考电流相比较以再现二进制数据，但是也可以用读出放大器来把存储单元的保持电压与参考电路的参考电压相比较以再现二进制数据。在这种情况下，参考电路205有选择地从正常电压、比正常电压更高的另一个电压、以及比正常电压更低的另一个电压之间产生参考电压。另外，在耐久试验中，执行可变电压测试，其中参考电压是变化的，取代在上述可变电流测试中所用的参考电流。因此，可以减小数据再现中的电压限度。相应地，可以快速地检测失效的存储单元，并且可以减小耐久试验的重复次数。

在上述实施例中，该耐久试验涉及在正常电流测试之后把可变电流测试执行预定次数。另外，仅仅可变电流测试执行与耐久试验同样的预定次数。

在上述实施例中，该耐久试验涉及在正常电流测试之后把可变电流测试执行预定次数。但是，另外可以在参考电流变为较高电流和较低电流之后执行数据写入/擦除。

上文描述中假设如果EEPROM中至少包括一个失效的存储单元，则把该EEPROM抛弃。但是，还可以在EEPROM包括在容限范围内的失效存储单元数时，在把失效存储单元设置为禁止使用之后把该EEPROM出货。

尽管已经用专业术语对本发明的优选实施例进行了描述，但是这种描述仅是为了说明的目的，应当知道可以作出各种改变和变化而不脱离随附的权利要求的精神或范围。

Claims

1.一种用于检测非易失性存储器件的存储器检测方法，所述非易失性存储器件包括：数据保持装置，用于保持二进制数据，并且在从中读取时，根据二进制数据的数值输出第一数值的电量或比第一数值小的第二数值的电量；参考产生装置，用于产生比第一数值小但比第二数值大的参考值的电量；数据再现装置，用于把所述数据保持装置的输出值与该参考值相比较以再现二进制数据；以及参考切换装置，用于有选择地把要由所述参考产生装置所产生的参考值的电量切换为作为正常产生数值的正常参考值、比正常数值更高的较高参考值、或比正常数值更低的较低参考值，

其特征在于，该方法包括如下步骤：

把所述数据保持装置的状态变为对应于第一数值的状态，把该参考值设置为较高参考值，以及再现由所述数据保持装置所保持的二进制数据；以及

把所述数据保持装置的状态变为对应于第二数值的另一个状态，把该参考值设置为较低数值，以及再现由所述数据保持装置所保持的二进制数据。

2.一种用于检测非易失性存储器件的存储器检测方法，所述非易失性存储器件包括：存储单元，用于保持二进制数据，并且在从中读取时，根据该二进制数据输出第一电流或比第一电流低的第二电流；参考电路，用于产生比第一电流低但比第二电流高的参考电流；读出放大器，用于把所述存储单元的输出电流与该参考电流相比较以再现二进制数据；以及参考切换装置，用于有选择地把要由所述参考电路产生的参考电流转换为正常电流、比正常电流更高的较高电流、或比正常电流更低的较低电流；

其特征在于，该方法包括如下步骤：

把所述存储单元的状态变为对应于第一电流的状态，把该参考电流设置比正常电流更高的较高电流，以及通过所述读出放大器再现由存储单元所保持的二进制数据；以及

把所述存储单元的状态变为对应于第二电流的另一个状态，把该参考电流设置比正常电流更低的较低电流，以及通过所述读出放大器再现由所述存储单元所保持的二进制数据。

3.一种用于检测非易失性存储器件的存储器检测方法，所述非易失性存储器件包括：存储单元，用于保持二进制数据，并且在从中读取时，根据该二进制数据输出第一电流或比第一电流低的第二电流；参考电路，用于产生比第一电流低但比第二电流高的参考电流；读出放大器，用于把所述存储单元的输出电流与该参考电流相比较以再现二进制数据；以及参考切换装置，用于有选择地把要由所述参考电路产生的参考电流转换为正常电流、比正常电流更高的较高电流、或比正常电流更低的较低电流，所述参考电路包括用于产生参考电流的三个并联的晶体管，以及用于产生提供给所述晶体管的栅极的偏压的偏置电源，以及所述参考切换电路包括用于改变被从所述偏置电源提供偏压的晶体管的数目的转换开关，

其特征在于，所述方法包括如下步骤：

把所述存储单元的状态变为对应于第一电流的状态，把被提供偏压的所述晶体管的数目控制为三个，以及通过所述读出放大器再现由存储单元所保持的二进制数据；

以及把所述存储单元的状态变为对应于第二电流的另一个状态，把被提供偏压的所述晶体管的数目控制为一个，以及通过所述读出放大器再现由所述存储单元所保持的二进制数据。