[go: up one dir, main page]

CN1183544C - 磁阻存储器用电流驱动装置 - Google Patents

磁阻存储器用电流驱动装置 Download PDF

Info

Publication number
CN1183544C
CN1183544C CNB011221429A CN01122142A CN1183544C CN 1183544 C CN1183544 C CN 1183544C CN B011221429 A CNB011221429 A CN B011221429A CN 01122142 A CN01122142 A CN 01122142A CN 1183544 C CN1183544 C CN 1183544C
Authority
CN
China
Prior art keywords
current
word line
bit line
field effect
channel field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011221429A
Other languages
English (en)
Other versions
CN1337708A (zh
Inventor
T·贝姆
D·戈格尔
G·米勒
T·雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1337708A publication Critical patent/CN1337708A/zh
Application granted granted Critical
Publication of CN1183544C publication Critical patent/CN1183544C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于MRAM的电流驱动装置，其中字线和位线驱动器(T2，T1)由n沟道场效应晶体管(N0，N6)与一电流源(J0，J3)串联组成。

Description

磁阻存储器用电流驱动装置
技术领域
本发明涉及用于由在字线与位线相交处的大量存储单元的一个存储单元区，并由分配给字线和位线的、各自在字线或位线的一端上提供的、驱动器构成的MRAM(磁阻存储器)的电流驱动装置。
背景技术
在MRAM众所周知各个存储单元的磁可变电阻用于存储效应。这种存储单元，正如图2所示，由在这里用作为上导线LTO的字线WL与通过下导线LTU形成的位线BL的交叉构成，其中在这两导线LTO和LTU之间的交叉处存在两导线LTO和LTU之间确定的多层系统。该多层系统由其间存在隧道氧化物膜TL的硬磁材料层HML和软磁材料层WML构成。换句话说，在下导线LTU上依次叠层硬磁材料层HML，隧道氧化物膜TL和软磁材料层WML，其中软磁材料层WML在其上侧被上导线LTO复盖。
软磁材料层WML和硬磁材料层HML的安排在需要时也可以交换，所以硬磁材料HWL安排在“上”，而软磁材料层WML处在下导线LTU上。上导线LTO用于位线BL，下导线LTU用于字线WL也是可能的。
只有隧道氧化物膜TL处于软磁材料层WML和硬磁材料层HML之间才是重要的，其中这两层WML或HML各自分配给上导线LTO或下导线LTU。也可以用另一材料代替氧化物用于隧道氧化物膜。
隧道氧化物膜TL的厚度dTL(参照图3)主要处于0.5到5nm的范围。软磁材料层WML的厚度dWML和硬磁材料层HML的厚度dHML约处于1到5nm的范围。但是原则上与此偏离的厚度也是允许的。
按照这种方式，由软磁材料层WML，隧道氧化物膜TL和硬磁材料层HML组成的多层系统，在上导线LTO和下导线LTU之间形成具有电阻R的存储单元，因此有图4图示的装置。
多层系统的电阻值，即处于导线LTO和LTU之间或字线WL和位线BL之间存储单元的电阻值，现在与在两材料层WML和HML内磁化方向彼此是平行或反平行取向有关。如果在两材料层WML和HML内的磁化方向彼此平行取向，则有电阻R较低的电阻值，而在这些材料层的磁化方向反平行取向时，取得电阻R高的电阻值。因为这时硬磁材料层HML具有固定的磁化，通过软磁材料层上加相应的磁场方式，存储单元的写入通过软磁材料层的接通实现。该磁场通过两磁场的叠加产生，这两磁场通过在上导线LTO内的电流IO和下导线LTU内的电流IU形成。换言之，用通过导线LTO和LTU在一定方向传递相应电流IO或IU的方式，可以转换在软磁材料层WML内的磁化方向，因此，它对硬磁材料HML的磁化方向平行或反平行取向。在图3的例子中采纳两材料层WML和HML的反平行取向的磁化，它通过相应的箭头表示，因此在这里给出电阻R高的电阻值。
软磁材料层WML在对硬磁材料层HML反平行和平行取向的磁化方向之间转换时和相反应当注意，层WML的软磁材料具有磁滞特性。为了触发开关过程，由在上导线LTO或下导线LTU内的电流IO和IU产生的磁场的垒加是必要的。对于开关过程，电流IO或电流IU的原来的电流方向必须反转。
在传统的DRAM，字线各自与开关晶体管的栅极接头相连，所以这些字线也附加上通过栅极接头形成的电容。这意味着必须各自由驱动器准备电压用于对每一字线的电容快速再充电。DRAM的驱动器由n和p沟道场效应晶体管构成，因此可以无损耗接通高和低电压。但是为了对p沟道场效应晶体管得到如对n沟道场效应晶体管一样的驱动功率，由于在p沟道场效应晶体管内较低的载流子迁移率，与n沟道场效应晶体管相比，对其安排了约2.5倍沟道宽。
图5示出用于具有一只p沟道场效应晶体管P1和一只n沟道场效应晶体管N0的DRAM或FeRAM字线的传统驱动器，这些晶体管串联在驱动电压DRV和地之间，并以其栅极接头连接在读出接头RDOUTn上。字线WL处在这两晶体管P1和N0之间的连接点上。p沟道场效应晶体管P1的沟道宽wp为n沟道场效应晶体管N0的沟道宽wn的2.5倍。
在MRAM中与DRAM相反，为了写入必须2.5到3mA的较高电流，然而为了避免隧道氧化物膜的击穿在各存储单元上的电压应尽可能小。如果例如采用等于和小于2nm的隧道氧化物层厚度dTL，则在隧道氧化物膜上的电压不应当超过0.5V，以便可以维持10年的寿命。
发明内容
本发明的任务是提供一只电流驱动装置，它在较低的占地面积时能提供具有较高电流的低电压。
在本文开始所述类型的电流驱动装置情况下，根据本发明，本任务通过各由一只n沟道场效应晶体管和一只与其串联的电流源构成的驱动器解决。
用本发明的电流驱动装置，可以把具有高电流的所希望的低电压，正如它在MRAM写和读时必须的那样，用n沟道场效应晶体管以标准电平没有损耗地连接到MRAM的字线和位线上。在相同驱动功率情况下，该n沟道场效应晶体管与p沟道场效应晶体管相比，需要显著较小的面积。因此达到的面积减小约为2.5倍，这归因于已经描述过的较小的沟道宽。当为了控制n沟道场效应晶体管采用提高驱动功率的提高或升压的电压时，进一步的面积减小是可能的。
在本发明的扩展中规定：在对一端对置的字线或位线的另一端上，另一只n沟道场效应晶体管与电压源串联的电路处在此另一端和地(机壳)之间。这里电压源可以由一只电阻、一只晶体管二极管或一复合电路组成。
附图说明
本发明依靠附图详细说明如下。这些附图是：
图1示出根据本发明的一个实施例的用于MRAM的电流驱动装置的简略电路图，
图2示出MRAM的存储单元的透视图，
图3示出图2的存储单元的侧视图，
图4示出用于图2和图3的存储单元的简略等效电路图，
图5示出用于DRAM的现有的驱动器。
图2到图5在本文一开始已经作了说明。
在图中彼此相对应的构件具有相同的参考符号。
具体实施方式
图1示出由用于位线BL的驱动器T1和用于字线WL的驱动器T2组成的电流驱动装置。驱动器T1由电流源J3和沟道宽wn的n沟道场效应晶体管N6组成，驱动器T2以类似方式包含一电流源J0和具有沟道宽wn的n沟道场效应晶体管N0。电流源J3和场效应晶体管N6串联在供电电压源V_SupplyBL和位线BL之间，电流源J0以及场效应晶体管N0以类似方式串联在用于字线WL的供电电压源V_SupplyWL和字线WL之间。两晶体管N6和N0的栅极接头各通过信号W是可控制的。
形成电阻R(参阅图4)的存储单元Z处于字线WL和位线BL的相交处。
由n沟道场效应晶体管N7和参考电压源V_RefBL(E0)构成的串联电路处在对驱动器T1对置的位线端BL上。这里该电压源E0的负极接地。场效应晶体管N7在其栅极上通过信号W控制，并如场效应晶体管N0和N6一样具有沟道宽wn。
此外，在与驱动器T2对置的字线WL的一端上提供由n沟道场效应管N5和参考电压源V_RefWL(E1)构成的串联电路。该电压源E1的负极接地。场效应晶体管N5在其栅极上受信号W控制，并具有沟道宽wn。
为了能够转换在导线内的电流方向，在通常的情况下，在字线WL或位线BL的两端上可以安排电流驱动器。为此，电流源J0通过电压源(例如E1)，电压源E1通过电流源(例如J0)进行电路技术上的例如简单的补充。同样也可以用于位线BL上。
在写入时，在字线WL和位线BL的写入路径通过信号W开启。随后在字线WL内由电流源J0出发流动的电流可以经场效应晶体管N0和N5以及参考电压E1流向地。同样在位线BL内的电流由电流源J3出发经场效应管N6和N7以及参考电压源E0流向地。在存储单元Z内通过这些电流产生一磁场，该磁场使软磁层WML内的磁化转换方向。
在位线BL一端或字线WL一端上的电压源E0和E1用于产生可调整的参考电压。这些电压源可以通过一个电阻、一只晶体管二极管或一复合电路实现，并使位线BL或字线WL维持在一定电位上，由此阻止在存储元Z上的击穿。为了控制场效应晶体管N0或N6可以用升压的电压，这可以允许在相同的驱动功率下减小占地面积。
参考符号表
Z                     存储单元
J0，J3                电流源
N0，N5，N6，N7        n沟道场效应晶体管
wn                    n沟道场效应晶体管的沟道宽
P1                    p沟道场效应晶体管
W                     信号
BL                    位线
WL                    字线
E0，E1                参考电压源
V_RefWL               用于字线的参考电压源
V_RefBL               用于位线的参考电压源
V_SupplyBL            用于位线供电电压
V_SupplyWL            用于字线的供电电压
DRV                   控制信号
wp                    p沟道场效应晶体管P1的沟道宽
RDOUTn                读输出
LTO                   上导线
LTU                   下导线
WML                   软磁层
HML                   硬磁层
TL                    隧道氧化物膜
R                     电阻
dWML                 软磁层厚度
dTL                  隧道氧化物膜厚
dHML                 硬磁层厚度
IO                   在上层LTO内的电流
IU                   在下层LTU内的电流

Claims (3)

1.一种用于MRAM的电流驱动装置，所述电流驱动装置由一个存储单元区和分配给字线(WL)和位线(BL)的驱动器(T1，T2)构成，其中，所述存储单元区在字线(WL)和位线(BL)相交处具有大量的MRAM存储单元，所述驱动器(T1，T2)分别设置在字线(WL)或位线(BL)的第一端，其特征在于，
-驱动器(T1，T2)分别由一个n沟道场效应晶体管(N0，N6)和一个与它串联的电流源(J0，J3)组成，
-在与字线(WL)和位线(BL)的第一端对置的另一第二端，另一个n沟道场效应晶体管(N5，N7)与电压源(E1，E0)的串联电路处在这个另一第二端和地之间。
2.按照权利要求1所述的电流驱动装置，其特征在于，电压源(EL，E0)由一个电阻，一个晶体管二极管或一个复合电路组成。
3.按照权利要求1或2所述的电流驱动装置，其特征在于，驱动器(T1，T2)的n沟道场效应晶体管(N6，N10)能通过升压的电压控制。
CNB011221429A 2000-07-03 2001-07-03 磁阻存储器用电流驱动装置 Expired - Fee Related CN1183544C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032272A DE10032272C2 (de) 2000-07-03 2000-07-03 Strom-Treiberanordnung für MRAM
DE10032272.7 2000-07-03

Publications (2)

Publication Number Publication Date
CN1337708A CN1337708A (zh) 2002-02-27
CN1183544C true CN1183544C (zh) 2005-01-05

Family

ID=7647602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011221429A Expired - Fee Related CN1183544C (zh) 2000-07-03 2001-07-03 磁阻存储器用电流驱动装置

Country Status (7)

Country Link
US (1) US6483768B2 (zh)
EP (1) EP1170750A1 (zh)
JP (1) JP2002093144A (zh)
KR (1) KR100441178B1 (zh)
CN (1) CN1183544C (zh)
DE (1) DE10032272C2 (zh)
TW (1) TW561483B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061854A1 (ja) * 2003-01-06 2004-07-22 Nec Corporation 半導体記憶装置
KR100518574B1 (ko) * 2003-05-22 2005-10-04 삼성전자주식회사 게이트 전압을 이용하여 출력전류를 조절하는 전류모드출력드라이버 및 이에 대한 출력전류 조절방법
US6813181B1 (en) * 2003-05-27 2004-11-02 Infineon Technologies Ag Circuit configuration for a current switch of a bit/word line of a MRAM device
US6930915B2 (en) * 2003-06-19 2005-08-16 Infineon Technologies Ag Cross-point MRAM array with reduced voltage drop across MTJ's
JP4290494B2 (ja) 2003-07-08 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
US7411815B2 (en) * 2005-11-14 2008-08-12 Infineon Technologies Ag Memory write circuit
US8929132B2 (en) 2011-11-17 2015-01-06 Everspin Technologies, Inc. Write driver circuit and method for writing to a spin-torque MRAM
CN103310830B (zh) * 2012-03-12 2016-05-25 中芯国际集成电路制造(上海)有限公司 字线驱动电路及存储器电路
US9183912B2 (en) 2012-05-17 2015-11-10 Everspin Technologies, Inc. Circuit and method for controlling MRAM cell bias voltages
US12148459B2 (en) 2022-02-22 2024-11-19 Sandisk Technologies Llc Cross-point array IHOLD read margin improvement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349302A (en) * 1993-05-13 1994-09-20 Honeywell Inc. Sense amplifier input stage for single array memory
US5929636A (en) * 1996-05-02 1999-07-27 Integrated Magnetoelectronics All-metal giant magnetoresistive solid-state component
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US5986925A (en) * 1998-04-07 1999-11-16 Motorola, Inc. Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method
JP3319400B2 (ja) * 1998-08-07 2002-08-26 ヤマハ株式会社 駆動回路
US6134138A (en) * 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
US6052302A (en) * 1999-09-27 2000-04-18 Motorola, Inc. Bit-wise conditional write method and system for an MRAM

Also Published As

Publication number Publication date
KR20020003820A (ko) 2002-01-15
US6483768B2 (en) 2002-11-19
CN1337708A (zh) 2002-02-27
DE10032272C2 (de) 2002-08-29
EP1170750A1 (de) 2002-01-09
KR100441178B1 (ko) 2004-07-22
TW561483B (en) 2003-11-11
DE10032272A1 (de) 2002-01-24
US20020024875A1 (en) 2002-02-28
JP2002093144A (ja) 2002-03-29

Similar Documents

Publication Publication Date Title
US6687178B1 (en) Temperature dependent write current source for magnetic tunnel junction MRAM
KR101038635B1 (ko) 강화된 전류 및 강화된 전류 대칭성을 갖는 전류 구동 메모리 셀
CN1146916C (zh) 磁阻随机存取存储装置
CN1183544C (zh) 磁阻存储器用电流驱动装置
CN1681040A (zh) 磁随机存取存储器以及从其中读取数据的方法
HK1041742A1 (zh) 磁随机存取存储器大阵列的写入电路
CN1606093A (zh) 使用转矩的非易失性磁存储单元和使用它的随机存取磁存储器
CN101075631A (zh) 半导体器件
CN1505043A (zh) 非易失性存储单元及非易失性半导体存储装置
JP2004005965A (ja) 小面積の磁気メモリデバイス
CN1930628A (zh) 用于磁隧道结的独立写入和读取访问构造
CN1822226A (zh) 具有多位单元阵列结构的磁阻随机存取存储器
US10643683B2 (en) Magnetic memory
CN1574071A (zh) 磁阻式随机存取存储器电路
WO2012118481A1 (en) Memristive elements that exhibit minimal sneak path current
CN1757076A (zh) 具有电隔离的读写电路的mram结构
CN1735943A (zh) 使用铁磁隧道结器件的磁存储装置
CN1276435C (zh) 磁随机存取存储器及其制造方法
CN1717743A (zh) 用于在磁致电阻存储器件的写操作期间改善磁场产生的方法和设备
JP3884399B2 (ja) 磁気記憶装置
CN100350497C (zh) 抑制了电流路径上的晶体管组的电阻的薄膜磁性体存储器
CN1526138A (zh) 磁性储存装置
CN1558422A (zh) 具有高选择性的磁阻随机存取存储器
EP1573744B1 (en) Current re-routing scheme for serial-programmed mram
JP4426876B2 (ja) 磁気連想メモリ及び磁気連想メモリからの情報読み出し方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130703

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160113

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050105

Termination date: 20170703

CF01 Termination of patent right due to non-payment of annual fee