CN104538057A - 磁性随机存取存储器(mram)的原位电阻测量 - Google Patents
磁性随机存取存储器(mram)的原位电阻测量 Download PDFInfo
- Publication number
- CN104538057A CN104538057A CN201410835051.6A CN201410835051A CN104538057A CN 104538057 A CN104538057 A CN 104538057A CN 201410835051 A CN201410835051 A CN 201410835051A CN 104538057 A CN104538057 A CN 104538057A
- Authority
- CN
- China
- Prior art keywords
- mtj
- memory cell
- resistance
- mram
- bit slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title abstract description 12
- 238000011065 in-situ storage Methods 0.000 title abstract description 4
- 230000015654 memory Effects 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 26
- 210000004027 cell Anatomy 0.000 claims description 124
- 238000012546 transfer Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000012512 characterization method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及磁性随机存取存储器(MRAM)的原位电阻测量。一种测量MRAM存储器单元的磁性隧道结(MTJ)的电阻的方法包括将具有选定电平的电压施加到包含MTJ的存储器单元，所述MTJ与处于导通状态的存储器单元晶体管串联。确定通过所述存储器单元的电流。将可变电压施加到复制单元，所述复制单元不具有MTJ且包含处于导通状态的复制单元晶体管。确定所述可变电压的值，其中通过所述复制单元的所得电流大体上与通过所述存储器单元的所述电流相同。通过获取所述存储器单元电压与所述经确定的可变复制单元电压的差值且将所述结果除以所述经确定的存储器单元电流来计算所述MTJ电阻。
Description
分案申请
本发明专利申请是申请日为2010年1月29日，申请号为201080004957.3，以及发明名称为“磁性随机存取存储器(MRAM)的原位电阻测量”的发明专利申请案的分案申请。
技术领域
本发明涉及集成电子电路，且特定来说涉及集成电路存储器元件的原位测量。
背景技术
在磁阻RAM(MRAM)中，数据作为磁性极化而存储于称作磁性隧道结(MTJ)的元件中。电阻视MTJ中的两个层的相对极化而定。一个层为永久(“固定”)层，而另一(“自由”)层将改变以匹配充分强的外部场的极化。通过测量电阻，可确定自由层极化。存储器装置可由并入有MTJ的此类“单元”的栅格构建。
或者，自旋转移力矩(STT)MRAM使用充分临界电流密度的自旋对准(“极化”)电子来直接扭转，且将极化“写入”到自由层，其中极化方向和结电阻视电子流的方向而定。次临界电流密度可用于测量电阻。随着存储器单元大小按比例减少，此写入电流进一步减小，随着Si技术继续按比例调整到较高装置间距密度，此减小为重要益处。
通过自由层和固定层极化是平行的还是反平行的来确定存储器状态。在平行状态(“0状态”)中，跨越薄绝缘层的隧穿电阻相对较“低”。在反平行状态中，跨越薄绝缘层的隧穿电阻相对较“高”。测量此磁阻确定存储于MTJ单元中的存储器状态。
用于特征化两个电阻值的度量称作磁化率(MR)，将磁化率(MR)定义为MTJ反平行电阻(Rap)与MTJ平行电阻(Rp)之间的差值除以MTJ平行电阻(Rp)，即，(Rap-Rp)/Rp。MR优选为尽可能大的，即，两个状态的电阻值尽可能相差较大，以确保正确读取MTJ单元的存储器状态的可靠性。
举例来说，可如下实现测量存储器状态：MRAM单元可常规地包括串联于位线与源极线之间的MTJ及晶体管。将位线及源极线设定于电位差下。当将晶体管栅极设定为接通(例如，“高”)时，电流可流经MTJ。由净电位差以及位线电阻、MTJ电阻、晶体管接通状态电阻及源极线电阻的串联总和来定义所述电流。MTJ电阻可具有以下两个值中的一者：针对平行0状态的“低”，或针对反平行1状态的“高”。通过测量MTJ上的电压降及通过MTJ单元的电流，可计算电阻。可比较(例如)MTJ晶体管结与源极线之间的参考电压与在MTJ处于两种状态中的任一者中的情况下所测量到的电压。将参考电压设定为两个所测量电压之间的中间值可用于比较器逻辑门中以区别两个状态。
归因于通常可在装置制造过程中发生的处理条件的变化，且甚至在于存储器阵列中含有多个此些MTJ单元的单一芯片的范围上的变化(例如，归因于光刻均匀性)，可能导致磁电阻的值的变化。此变化在装置结构按比例调整到约数十纳米或更小的尺寸且工艺变化为约数纳米时变得越加重要。即，当装置尺寸的分数改变相对于装置大小变得显著时，存在以下可能性：工艺变化可导致处于低0状态中的一些MTJ单元的磁电阻变得接近处于高1状态中的一些MTJ单元的磁电阻或与其重叠。由于常规地通过测量MTJ单元上的电压降且比较所述电压降与参考电压来确定电阻值，因此在读取MTJ单元的存储器状态时可能出现错误。
在MTJ单元的大存储器阵列中，存储器读取错误的数目可归因于工艺变化及温度(PVT)而变得显著。结合自动测试设备(ATE)，所有存储器元件的100％测试为可能的。此在特征化存储器阵列(包括基于MRAM及STT-MRAM的存储器阵列)时是有用的。
因为由远离MTJ的所有源引起的所有电阻(即，“寄生”电阻)的总和可能与MTJ电阻相当，所以两个MTJ状态之间的总的可测量电阻差可为总电阻的显著分数(例如，25％-75％)。较大寄生电阻减弱了MTJ的两个电阻状态之间的所测量电压的改变(如上文所描述)，此减弱可限制用于设定电阻参考电平的裕度，所述电阻参考电平用于区别MTJ处于哪个状态，即，电阻是低于参考电平(Rp与Rap的平均值)还是高于参考电平。
此外，ATE、用以介接ATE与存储器芯片的电缆及芯片上互连件可引入额外寄生电阻及电抗性阻抗。此些寄生电阻与纳米级MTJ MRAM装置的阻抗相比可为显著的，且此可限制测试的准确度及速度。
因此，需要能够特征化在存储器阵列中的MTJ单元的两个状态下的磁电阻的统计变化，不仅作为特征化工艺稳定性的手段，而且用于确定用于读取存储器状态的平行电阻及反平行电阻参考电平，平行电阻及反平行电阻参考电平可消除或补偿寄生效应。
发明内容
揭示一种用于在含有MRAM存储器阵列的集成电路上原位测量MTJ电阻的方法及系统。比较所述MRAM阵列中的每一MTJ单元与接近MTJ单元的复制单元。所述复制单元包括相同的寄生组件，但不包括MTJ。此情形实现对两个单元所共有的寄生阻抗的消除，且使用电流镜射方案来确定MTJ电阻。
一种测量磁性随机存取存储器(MRAM)单元的磁性隧道结(MTJ)的电阻的方法包括：将具有选定电平的电压施加到包含MTJ的存储器单元，所述MTJ与处于导通状态的存储器单元晶体管串联；确定通过所述存储器单元的电流量；将可变电压施加到复制单元，所述复制单元不具有MTJ，但包含处于导通状态的复制单元晶体管；确定所述可变电压的值，其中通过所述复制单元的电流量大体上与通过所述存储器单元的所述电流量相同；及通过获取所述存储器单元电压与所述经确定的可变复制单元电压之间的差值且将所述结果除以所述经确定的存储器单元电流来计算所述MTJ电阻。
一种测量磁性隧道结(MTJ)存储器单元的磁性随机存取存储器(MRAM)阵列中的MTJ的电阻的方法包括：将所述MRAM划分为可寻址区段；比较所述可寻址区段中的一者中的每一MTJ单元与复制单元的相关联群组中的对应复制单元；及基于所述比较而确定每一MTJ单元的电阻。
一种用于磁性隧道结(MTJ)磁性随机存取存储器(MRAM)的阵列结构包括若干模块及每一模块内的组。每一组包括若干MTJ存储器位片及一复制位片。多个MTJ存储器单元提供于每一MTJ存储器位片内，且多个复制单元提供于每一复制位片内。复制位单元的数目等于同一组的MTJ位片中的任一者中的MTJ存储器单元的最大数目。
前文已相当广泛地概述了本发明的特征及技术优势以便可更好地理解以下的实施方式。在下文中将描述本发明的额外特征及优势，其形成本发明的权利要求书的主题。所属领域的技术人员应了解，所揭示的概念及特定实施例可易于用作用于修改或设计其它结构来进行本发明的相同目的的基础。所属领域的技术人员还应了解，此种等效构造不脱离如所附权利要求书中阐述的本发明的精神及范围。当结合附图考虑时，从以下描述将更好地理解据信为本发明的特性的新颖特征(关于其组织及操作方法两者)以及其它目的及优势。然而，应明确理解，所述图中的每一者是仅出于说明及描述目的而提供且既定不界定本发明的限制。
附图说明
为了更彻底地理解本发明，现参考结合所附图式进行的以下描述。
图1为展示可有利地使用本发明的实施例的示范性无线通信系统的框图。
图2为根据本发明的实施例的磁性隧道结单元及复制单元的表示。
图3为根据本发明的实施例的具有MTJ存储器位单元的多个MTJ位片及复制位片的组的表示。
图4为根据本发明的实施例的能够进行原位MTJ电阻测量的1Mb MRAM芯片的架构的表示。
图5为根据本发明的实施例的用于确定参考电阻值的测量到的平行及反平行MTJ电阻值的直方图。
图6为根据本发明的实施例的用于测量MTJ电阻的方法的流程图。
具体实施方式
揭示一种用于在含有MRAM存储器阵列的集成电路上原位测量MTJ电阻的方法及系统。
图1展示可有利地使用本发明的实施例的示范性无线通信系统100。出于说明的目的，图1展示三个远程单元120、130及150以及两个基站140。将认识到，典型无线通信系统可具有更多远程单元及基站。远程单元120、130及150包括MRAM及/或STTMRAM存储器装置125A、125B及125C，其为如下文进一步论述的本发明的实施例。图1展示来自基站140及远程单元120、130及150的前向链路信号180以及从远程单元120、130及150到基站140的反向链路信号190。
在图1中，将远程单元120展示为移动电话，将远程单元130展示为便携式计算机，且将远程单元150展示为无线本地回路系统中的固定位置远程单元。举例来说，远程单元可为手机、手持型个人通信系统(PCS)单元、例如个人数据助理的便携式数据单元或例如仪表读取设备的固定位置数据单元。尽管图1说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可适用于包括存储器的任何装置中。
图2为根据本发明的实施例的用于使用复制单元206评估磁性隧道结(MTJ)单元205的电流镜电路200的表示。MTJ单元205包括MTJ 210以及具有漏极D、源极S与栅极G连接的晶体管220，所述晶体管220适于视施加到栅极的信号而准许电流流经单元205。MTJ 210可由电阻RMTJ表示，因为RMTJ为所关注参数。
MTJ 210在一侧上耦合到晶体管220的漏极D，且在另一侧上耦合到位线BL。晶体管220的源极S耦合到源极线SL。位线BL及源极线SL两者的特征分别为寄生电阻RBL及RSL。
当经由字线WL将适当信号施加到晶体管220的栅极G从而使晶体管220导通时，晶体管220的特征可为寄生电阻RT。寄生电阻RBL+RSL+RT可为测量到的总电阻的约50％。
复制单元206包括复制晶体管且不包括MTJ。复制晶体管230与MTJ单元晶体管220大体上相同。在一个实施例中，晶体管220及230为等同的。MTJ单元晶体管220及复制晶体管230两者可由同一字线WL并行控制以变得同时导通。复制单元寄生电阻RRBL+RRSL+RT保持不变，但MTJ电阻RMTJ在复制单元206中不存在。在一实施例中，包括MTJ 210的电路中的寄生电阻大体上等同于包括复制单元206的电路中的寄生电阻，但另外在一些变化范围内大体上相同。
现将描述测量MTJ 210的电阻值的电流镜方法。源极线SL及复制源极RSL可共同接地，或连接到相同电压电位。假设MTJ 210先前已被写入到已知状态(例如，低或0)。将具有足以“读取”MTJ状态但不足以干扰所述状态的值的位线电压VBL施加到位线BL。字线WL耦合到MTJ单元晶体管220及复制晶体管230两者的栅极G，所述两个栅极G均通过施加的写入信号而共同接通。MTJ单元205中的所得电流iBL为位线电压VBL除以总电阻RBL+RSL+RT+RMTJ。在复制单元电路中，将可变复制位线电压VRBL施加到复制位线RBL。可变化VRBL直到复制电路中的所得电流与MTJ单元电路中的电流相同为止。在此电流值的情况下，假设MTJ单元205及复制单元206两者中的寄生电阻大体上相同或等同，电压差VBL-VRBL对应于仅在MTJ 210上出现的电压降。因为电流在MTJ单元电路及复制单元电路中相同，即，复制单元电路电流经设定为等于iBL，所以通过关系式RMTJ＝(VBL-VRBL)/iBL来确定MTJ电阻RMTJ。因此，通过寄生电阻的共模抑制来确定MTJ 210的电阻。
可在MTJ 210经写入到相反状态(即，反平行或“1”)之后重复所述测量。针对每一状态获得RMTJ的一个值，其中针对反平行状态1可预期RMTJ较高，且针对平行状态0可预期RMTJ较低。可基于RMTJ的测量到的低状态值及高状态值来选择中间参考电阻Rref。可视测量到的RMTJ在与Rref相比时的相对值，通过输出电路(未图示)来分别产生逻辑状态0或1。
因为任何存储器(包括MRAM及STT-MRAM)可由大量存储器单元组成，所以适用于所有MTJ单元205的Rref的单一值将为有利的，但可能归因于跨越MRAM芯片的工艺、电压及温度(PVT)变化而不切实际。另外，可能出现电压电平变化，且操作或测试温度条件可改变结果。此些PVT变化影响在含有大量MTJ单元205的芯片上的MTJ210的所测量值。因此，可在芯片的若干局部区域中复制复制单元，且在局部区域内执行MTJ单元205的电流镜测量。下文揭示用于在区域性基础上存取一区域中的每一MTJ单元205的架构，其中复制单元206接近MTJ单元205而位于同一地点。复制电路是基于图2中所展示的电路。所述架构试图实现减少复制单元所使用的芯片空间的不当量的消耗与归因于寄生电阻而限制用于测试所需的功率之间的平衡。另外，因为可预期纳米级装置与寄生组件的电阻值的PVT变化(甚至在芯片上的一个位置与另一位置之间)，所以可结合芯片设计的架构使用统计方法以便确定Rref的合适值。
在一个实施例中，图3展示待由一个复制位片测试的n+1个存储器位片，其中将存储器位片展示为垂直列，且每一位片耦合到n+1条位线BL0-BLn中的一者。举例来说，可通过一个复制位片测试32个位片。每一位片含有m+1个MTJ单元C0-Cm，其垂直布置于每一位片中。因此，此存储器的大小为(n+1)×(m+1)。将额外复制位片布置为平行于存储器位片的列，且含有(m+1)个复制单元RC0-RCm以镜射由所述位线BL0-BLn中的一者识别的任一存储器位片中的对应数目的MTJ单元C0-Cm。如上文所描述，每一MTJ单元C0-Cm包括MTJ 210(表示为电阻器RMTJ)及晶体管220。每一复制单元RC0-RCm包括晶体管230，但不包括MTJ。如图3中所展示，单一水平行(在存储器位片及复制位片两者中)中的所有晶体管220、230共享共同字线WLo-WLm。
在任何单一存储器位片中，连接到每一MTJ单元C0-Cm的位线并联耦合到位线BL0-BLn中的单一片位线。在复制位片中，所有晶体管230(例如，在漏极D处)并联耦合到单一复制位线RBL。类似地，单一存储器位片中的晶体管220的所有源极S并联耦合到源极线SL0-SLn中的单一片源极线。在复制位片中，所有晶体管230(例如，在源极S处)并联耦合到单一复制源极线RSL。未展示位线BL0-BLn、RBL以及源极线SL0-SLn及RSL的寄生电阻，但应理解，所述寄生电阻存在。
所有位片中的MTJ单元205及具有相同垂直地址的复制单元206(例如，C1、RC1，如图3中所展示)的晶体管栅极G并联连接到WL0-WLm中的单一字线(例如，WL1)。即，在每一片中存在对应于(m+1)个单元的(m+1)条字线。
从图3可见，如果存储器单元阵列变大，即，存储器位片的数目或每一位片的存储器单元的数目变大，那么与长位线、源极线及字线相关联的寄生电阻可相对于MTJ电阻RMTJ的值而变大。因此，可相应地选择存储器单元阵列的大小，且为每一阵列提供复制位片。举例来说，一组可包括各自含有512个存储器单元的32个存储器位片以及含有512个复制单元的一个复制位片。此配置的益处在于，正被测试的任何MTJ单元205可距对应复制单元206仅几微米或数十微米。可合理地将PVT条件假设为在此些距离内为大体上均匀的，且位线、源极线及字线的寄生电阻可保持在选定的统计范围内。即，寄生电阻可在选定大小的阵列内为大体上均匀的，从而改善MTJ电阻的测量的准确度。
如上所述，可通过使多个组成群组来建立较大存储器阵列。举例来说，图4展示在65nm技术节点下设计的1MB MRAM芯片的存储器400的实施例。如上文所描述，每一组可包括(例如)各自具有512个MTJ单元的32个存储器位片及具有512个复制单元的一个复制位片。在每一存储器位片内，512个MTJ单元可并联耦合于从位线BL0-BLn中选择的单一位线与从源极线SL0-SLn中选择的单一源极线之间。在每一复制位片内，512个复制单元可并联耦合于单一复制位线RBL与单一复制源极线RSL之间。在一组内，每一存储器位片及复制位片可具有地址。
此外，在一实施例中，八个此些组(bnk＜0＞-bnk＜7＞)可经组织为模块(mod＜0＞-mod＜7＞)。所述模块则将具有8×32×512＝131，072个存储器单元。八个此些模块(mod＜0＞-mod＜7＞)可经组织于芯片上以包括1，048，576(“1MB”)个存储器单元205。所述模块中的每一者可具有模块地址。如图4中所展示，所述模块经布置为各具有四个模块的两个行，以促进模块、组及位片的寻址。
如图4中所展示，总共1，024条字线WL0-WL1023可用以寻址每一位片中的512个位单元：例如，512条字线WL0-WL511用于模块的上部行，且512条字线WL512-WL1023用于模块的下部行。在另一实施例中，可以并行对的方式来寻址上部及下部字线集合。举例来说，字线WL0及WL512可并联耦合，使得字线信号实质上同时施加到两条字线。因此，可能仅需要512个字线地址。在此后者实施例中，例如，在寻址特定字线的任何时间，同时接通对应的MTJ单元晶体管220及复制晶体管230。即，单一字线在被寻址时接通1，024个存储器单元晶体管及64个复制单元晶体管的栅极。然而，指定单一模块/组/位片地址将导致单一存储器单元-复制单元镜电流测量。存储器400中的存储器单元-复制单元对的寻址可通过地址总线410来实现，其中在预解码器420中预解码由存储器400接收的地址信号以管理字线WL、位线BL、模块、组、位片等的个别寻址。
图5为根据本发明的实施例的用于确定参考电阻值的所测量到的平行(低)MTJ电阻Rlow值及反平行(高)MTJ电阻Rhigh值的直方图。可界定参考电阻Rref以便确定存储器单元是具有处于平行磁化0状态(具有低于Rref的电阻)中的MTJ还是具有处于反平行磁化1状态(具有高于Rref的电阻)中的MTJ。即，将测量到的电阻与参考电阻加以比较即会确定MTJ单元在操作期间的存储器状态。
在含有MTJ的位单元阵列中，平行电阻Rp及反平行电阻Rap各自具有以标准偏差σ为特征的平均值及分布。可将参考电阻Rref选择为大体上处于Rp与Rap之间的“中央”。在一个实施例中，Rref与Rp及Rap两者的间隔为Rp及Rap的平均值的相应σ的六倍。这可称作Rp与Rap之间的“12σ”间隔。在与每一平均值的间隔具有1σ的额外裕度的情况下，Rp及Rap可分开“14σ”以改善正确感测MTJ的状态的可靠性。Rp及Rap的相应平均值及分布的准确测量帮助确保对存储于MTJ位单元中的数据的适当感测。
图6为根据本发明的实施例的用于测量MTJ电阻的方法600的流程图。假设存储器MTJ单元205具有已被写入到特定状态的MTJ，则目标为测量MTJ 210的电阻。将适于读取MTJ 210电阻(并不将其改变)的选定电压电平VBL施加到选定存储器MTJ单元205(框610)。所施加电压产生通过MTJ单元205的电流，测量所述电流(框620)。将可变电压VRBL施加到对应复制单元206(框630)。确定在复制单元206中产生与在MTJ单元205中测量到的电流相同的电流的可变电压VRBL的值(框640)。接着如上文所描述来计算电阻RMTJ(框650)。在必要时，可对待测量的MTJ单元205的每一组重复框610-650的流程。
因此，可了解，揭示一种用于测量MTJ电阻的系统及方法。这在纳米级结构特征化于集成电路环境中的情况下为尤其有价值的，在所述集成电路环境中，寄生电阻与所测量的MTJ电阻相当。
虽然已陈述特定电路，但所属领域的技术人员将了解，并不需要所揭示电路中的全部来实践本发明的实施例。此外，尚未描述特定众所周知的电路以维持对本发明的聚焦。类似地，尽管描述内容依据平行及反平行MTJ极化而提及逻辑“0”及逻辑“1”，但所属领域的技术人员应了解，可在不影响本发明的操作实施例的情况下切换状态值，相应地调整电路的剩余部分。
虽然已详细描述本发明的实施例及其优点，但应理解，可在不脱离如由所附权利要求书界定的本发明的精神及范围的情况下在本文中进行各种改变、替换及更改。举例来说，通过单一复制位片测试的位片的数目可大于或小于32，且存储器位片及对应复制位片可包括少于512个或多于512个的单元。此外，本申请案的范围既定不限制于说明书中描述的过程、机器、制造、物质组成、手段、方法及步骤的特定实施例。如一般所属领域的技术人员将从本发明的实施例轻易了解，可根据本发明利用当前存在或稍后待开发的执行与本文所描述对应实施例大体上相同的功能或实现与本文所描述对应实施例大体上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围内包括此些过程、机器、制造、物质组成、手段、方法或步骤。
Claims (6)
1.一种用于磁性隧道结MTJ磁性随机存取存储器MRAM的阵列结构，其包含：
多个模块；
每一模块内的多个组；
每一组内的多个MTJ存储器位片及一复制位片；
每一MTJ存储器位片内的多个MTJ存储器单元，每一所述MTJ存储器单元包含与存储器单元晶体管串联耦合的MTJ，其中每一所述存储器单元经配置以接收选择的电压电平，以产生存储器单元电流；及
每一复制位片内的多个复制单元，复制位单元的量等于同一组的任一MTJ位片中的MTJ存储器单元的最大量，每一所述复制单元不具有MTJ，且每一所述复制单元包含复制单元晶体管，每一所述复制单元接收可变电压电平，以产生与存储器单元电流大致相同的复制单元电流电平，从而启用相应MTJ的电阻的计算。
2.根据权利要求1所述的结构，其进一步包含：
地址总线，其用以接收地址信号；及
预解码器，其用以预解码所接收的地址信号。
3.根据权利要求1所述的结构，其进一步包含多条字线，第一多条所述字线与第一多个所述模块相关联，且第二多条所述字线与第二多个所述模块相关联。
4.根据权利要求1所述的结构，其中所述MTJ存储器单元为自旋转移力矩(STT)MTJ存储器单元。
5.一种测量磁性隧道结MTJ存储器单元的磁性随机存取存储器MRAM阵列中的MTJ的电阻的方法，其包含：
将所述MRAM划分为可寻址区段；
比较所述可寻址区段中的一者中的每一MTJ单元与相关联复制单元群组中的对应复制单元；及
基于所述比较而确定每一MTJ单元的电阻。
6.根据权利要求5所述的方法，其中所述将所述MRAM划分为可寻址区段包含：
将所述MRAM的所述存储器单元阵列划分为多个可寻址模块；
将所述可寻址模块划分为在所述模块中的每一者内可寻址的多个组；
将所述可寻址组划分为在所述组中的每一者内可寻址的多个存储器位片及至少一个复制位片，所述存储器位片各含有选定数目的存储器单元；
将字线地址指派到每一存储器单元；及
通过指定所述模块、所述组、所述位片及所述字线地址来寻址所述MRAM阵列的每一存储器单元。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/361,588 | 2009-01-29 | ||
| US12/361,588 US7929334B2 (en) | 2009-01-29 | 2009-01-29 | In-situ resistance measurement for magnetic random access memory (MRAM) |
| CN201080004957.3A CN102282622B (zh) | 2009-01-29 | 2010-01-29 | 磁性随机存取存储器(mram)的原位电阻测量 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080004957.3A Division CN102282622B (zh) | 2009-01-29 | 2010-01-29 | 磁性随机存取存储器(mram)的原位电阻测量 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104538057A true CN104538057A (zh) | 2015-04-22 |
| CN104538057B CN104538057B (zh) | 2017-08-25 |
Family
ID=42115358
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080004957.3A Expired - Fee Related CN102282622B (zh) | 2009-01-29 | 2010-01-29 | 磁性随机存取存储器(mram)的原位电阻测量 |
| CN201410835051.6A Expired - Fee Related CN104538057B (zh) | 2009-01-29 | 2010-01-29 | 磁性随机存取存储器（mram）的原位电阻测量 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080004957.3A Expired - Fee Related CN102282622B (zh) | 2009-01-29 | 2010-01-29 | 磁性随机存取存储器(mram)的原位电阻测量 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7929334B2 (zh) |
| EP (1) | EP2382634A1 (zh) |
| JP (1) | JP5340420B2 (zh) |
| KR (1) | KR101369349B1 (zh) |
| CN (2) | CN102282622B (zh) |
| TW (1) | TW201101302A (zh) |
| WO (1) | WO2010088443A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112444764A (zh) * | 2019-08-30 | 2021-03-05 | 中电海康集团有限公司 | 翻转电压的测试方法 |
| CN113488090A (zh) * | 2020-06-19 | 2021-10-08 | 台湾积体电路制造股份有限公司 | 存储器器件及其操作方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675772B2 (en) * | 2007-10-26 | 2010-03-09 | Micron Technology, Inc. | Multilevel memory cell operation |
| US8587982B2 (en) | 2011-02-25 | 2013-11-19 | Qualcomm Incorporated | Non-volatile memory array configurable for high performance and high density |
| US8933491B2 (en) | 2011-03-29 | 2015-01-13 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells |
| US8868820B2 (en) * | 2011-10-31 | 2014-10-21 | Microsemi SoC Corporation | RAM block designed for efficient ganging |
| TWI488192B (zh) * | 2011-11-10 | 2015-06-11 | Ind Tech Res Inst | 非揮發性記憶體的寫入時序控制電路和控制方法 |
| US8750031B2 (en) * | 2011-12-16 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test structures, methods of manufacturing thereof, test methods, and MRAM arrays |
| US9111622B2 (en) * | 2012-05-09 | 2015-08-18 | Everspin Technologies, Inc. | Self referencing sense amplifier for spin torque MRAM |
| US9697894B2 (en) * | 2013-03-25 | 2017-07-04 | Agency For Science, Technology And Research | Methods and circuit arrangements for determining resistances |
| CN106233392B (zh) | 2014-03-07 | 2019-03-29 | 东芝存储器株式会社 | 存储器设备 |
| KR20150144550A (ko) | 2014-06-17 | 2015-12-28 | 삼성전자주식회사 | 온-칩 저항 측정 회로 및 이를 포함하는 저항성 메모리 장치 |
| KR20180013127A (ko) * | 2016-07-28 | 2018-02-07 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| KR101939359B1 (ko) | 2017-02-01 | 2019-01-16 | 고려대학교 산학협력단 | 내부 연산 구조를 포함하는 mtj 메모리 장치 |
| US10431278B2 (en) * | 2017-08-14 | 2019-10-01 | Qualcomm Incorporated | Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature |
| KR102414183B1 (ko) * | 2017-09-15 | 2022-06-29 | 삼성전자주식회사 | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 레퍼런스 셀의 제어 방법 |
| CN110136760B (zh) * | 2018-02-09 | 2021-03-23 | 上海磁宇信息科技有限公司 | Mram芯片 |
| US10509074B2 (en) | 2018-02-22 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical testing apparatus for spintronics devices |
| KR102412313B1 (ko) | 2018-07-17 | 2022-06-22 | 주식회사 엘지에너지솔루션 | 스위치 진단 장치 및 방법 |
| US10971245B1 (en) * | 2019-09-20 | 2021-04-06 | Spin Memory, Inc. | Measurement of MTJ in a compact memory array |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1188864C (zh) * | 2000-06-20 | 2005-02-09 | 惠普公司 | 磁随机存取存储器件 |
| CN1681040A (zh) * | 2003-12-30 | 2005-10-12 | 三星电子株式会社 | 磁随机存取存储器以及从其中读取数据的方法 |
| EP1788576A2 (en) * | 2005-11-21 | 2007-05-23 | MagIC Technologies Inc. | A reference cell scheme for MRAM |
| CN101627435A (zh) * | 2007-03-06 | 2010-01-13 | 高通股份有限公司 | 用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3812805B2 (ja) * | 2001-01-16 | 2006-08-23 | 日本電気株式会社 | トンネル磁気抵抗素子を利用した半導体記憶装置 |
| US6721203B1 (en) * | 2001-02-23 | 2004-04-13 | Western Digital (Fremont), Inc. | Designs of reference cells for magnetic tunnel junction (MTJ) MRAM |
| JP4046513B2 (ja) * | 2002-01-30 | 2008-02-13 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP3894030B2 (ja) | 2002-04-17 | 2007-03-14 | ソニー株式会社 | 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法 |
| JP3821066B2 (ja) * | 2002-07-04 | 2006-09-13 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| GB2405701A (en) | 2003-09-03 | 2005-03-09 | Seiko Epson Corp | Differential current sensing circuit |
| US7187576B2 (en) * | 2004-07-19 | 2007-03-06 | Infineon Technologies Ag | Read out scheme for several bits in a single MRAM soft layer |
| TWI298886B (en) | 2006-07-06 | 2008-07-11 | Ind Tech Res Inst | Multiple state sense amplifier for memory architecture |
| US7577020B2 (en) * | 2007-10-01 | 2009-08-18 | Shine Chung | System and method for reading multiple magnetic tunnel junctions with a single select transistor |
| JP2010079974A (ja) * | 2008-09-25 | 2010-04-08 | Toshiba Corp | 半導体記憶装置 |
| US7876599B2 (en) * | 2008-10-31 | 2011-01-25 | Seagate Technology Llc | Spatial correlation of reference cells in resistive memory array |
-
2009
- 2009-01-29 US US12/361,588 patent/US7929334B2/en not_active Expired - Fee Related
-
2010
- 2010-01-29 TW TW099102692A patent/TW201101302A/zh unknown
- 2010-01-29 CN CN201080004957.3A patent/CN102282622B/zh not_active Expired - Fee Related
- 2010-01-29 WO PCT/US2010/022476 patent/WO2010088443A1/en not_active Ceased
- 2010-01-29 JP JP2011548314A patent/JP5340420B2/ja not_active Expired - Fee Related
- 2010-01-29 KR KR1020117020114A patent/KR101369349B1/ko not_active Expired - Fee Related
- 2010-01-29 CN CN201410835051.6A patent/CN104538057B/zh not_active Expired - Fee Related
- 2010-01-29 EP EP10703208A patent/EP2382634A1/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1188864C (zh) * | 2000-06-20 | 2005-02-09 | 惠普公司 | 磁随机存取存储器件 |
| CN1681040A (zh) * | 2003-12-30 | 2005-10-12 | 三星电子株式会社 | 磁随机存取存储器以及从其中读取数据的方法 |
| EP1788576A2 (en) * | 2005-11-21 | 2007-05-23 | MagIC Technologies Inc. | A reference cell scheme for MRAM |
| CN101627435A (zh) * | 2007-03-06 | 2010-01-13 | 高通股份有限公司 | 用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112444764A (zh) * | 2019-08-30 | 2021-03-05 | 中电海康集团有限公司 | 翻转电压的测试方法 |
| CN113488090A (zh) * | 2020-06-19 | 2021-10-08 | 台湾积体电路制造股份有限公司 | 存储器器件及其操作方法 |
| CN113488090B (zh) * | 2020-06-19 | 2024-04-12 | 台湾积体电路制造股份有限公司 | 存储器器件及其操作方法 |
| US12170105B2 (en) | 2020-06-19 | 2024-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd | One time programmable (OTP) magnetoresistive random-access memory (MRAM) |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010088443A1 (en) | 2010-08-05 |
| CN104538057B (zh) | 2017-08-25 |
| US20100188894A1 (en) | 2010-07-29 |
| US7929334B2 (en) | 2011-04-19 |
| KR20110122687A (ko) | 2011-11-10 |
| EP2382634A1 (en) | 2011-11-02 |
| JP5340420B2 (ja) | 2013-11-13 |
| CN102282622A (zh) | 2011-12-14 |
| JP2012516524A (ja) | 2012-07-19 |
| KR101369349B1 (ko) | 2014-03-04 |
| TW201101302A (en) | 2011-01-01 |
| CN102282622B (zh) | 2015-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104538057A (zh) | 磁性随机存取存储器(mram)的原位电阻测量 | |
| KR100562203B1 (ko) | Ｍｒａｍ 셀을 위한 기준회로 | |
| US6795340B2 (en) | Non-volatile magnetic memory | |
| JP3602939B2 (ja) | 半導体記憶装置 | |
| US6999366B2 (en) | Magnetic memory including a sense result category between logic states | |
| US6462979B2 (en) | Integrated memory having memory cells with magnetoresistive storage effect | |
| US10930332B2 (en) | Memory array with individually trimmable sense amplifiers | |
| US7577020B2 (en) | System and method for reading multiple magnetic tunnel junctions with a single select transistor | |
| US6424562B1 (en) | Read/write architecture for MRAM | |
| US20190088289A1 (en) | Semiconductor memory device | |
| Wu et al. | Pinhole defect characterization and fault modeling for STT-MRAM testing | |
| US20090086531A1 (en) | Method and implementation of stress test for MRAM | |
| KR20180049416A (ko) | 비휘발성 메모리 장치 및 그것의 동작 방법 | |
| TW525160B (en) | Magneto-resistive memory and its reading-out method | |
| US8526252B2 (en) | Quiescent testing of non-volatile memory array | |
| Münch et al. | Mbist-based trim-search test time reduction for stt-mram | |
| US7158407B2 (en) | Triple pulse method for MRAM toggle bit characterization | |
| Wu et al. | Characterization, modeling and test of synthetic anti-ferromagnet flip defect in STT-MRAMs | |
| US20080080232A1 (en) | Active write current adjustment for magneto-resistive random access memory | |
| CN116343884A (zh) | Mram芯片的数据读取电路及筛选失效单元的方法 | |
| Yuan et al. | Testing STT-MRAMs: Do we need magnets in our automated test equipment? | |
| CN100508058C (zh) | Mram单元之参考电路和于感测放大器产生参考电流之方法 | |
| CN117849574A (zh) | Mram阵列的测试电路及测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170825 Termination date: 20190129 |