[go: up one dir, main page]

CN1368752A - 包含阻塞寄生路径电流的共亨设备的交叉点存储器阵列 - Google Patents

包含阻塞寄生路径电流的共亨设备的交叉点存储器阵列 Download PDF

Info

Publication number
CN1368752A
CN1368752A CN01141060A CN01141060A CN1368752A CN 1368752 A CN1368752 A CN 1368752A CN 01141060 A CN01141060 A CN 01141060A CN 01141060 A CN01141060 A CN 01141060A CN 1368752 A CN1368752 A CN 1368752A
Authority
CN
China
Prior art keywords
shared
memory elements
layer
diode
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01141060A
Other languages
English (en)
Other versions
CN1213453C (zh
Inventor
L·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1368752A publication Critical patent/CN1368752A/zh
Application granted granted Critical
Publication of CN1213453C publication Critical patent/CN1213453C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种信息存储设备(8),包括一个存储器元件(12)的电阻交叉点阵列(10)和很多用于在读操作期间阻塞阵列(10)中的寄生路径电流的设备(22,222)。每个阻塞设备(22,222)连接到阵列中的一组存储器元件(10)并为其共享。

Description

包含阻塞寄生路径电流的共享 设备的交叉点存储器阵列
                         技术领域
本发明涉及信息存储设备。本发明更特别涉及包括电阻交叉点存储器单元阵列的数据存储设备。
                         背景技术
看一个磁性随机访问存储器(MRAM)设备的例子，它包括一个自旋相关隧道(SDT)连接的电阻交叉点阵列，沿着SDT连接行方向延伸的字线和沿着SDT连接列方向延伸的位线。每个SDT连接位于一条字线和一条位线的交叉点上。每个SDT连接的磁化方向在任意给定时刻为两个稳定方向中的一个。同向和反向这两个稳定方向代表逻辑值“0”和“1”。磁化方向又影响SDT连接的阻抗。如果磁化方向是同向的，SDT连接的阻抗是第一个值(R)，如果磁化方向是反向的，SDT连接的阻抗是第二个值(R+ΔR)。因此，SDT连接的磁化方向及其逻辑值可以通过检测其阻抗状态来读取。
对电阻交叉点阵列中单个SDT连接的阻抗状态进行检测是不可靠的。阵列中的所有SDT连接通过很多并联路径连接在一起。在一个交叉点测到的阻抗等于与其它行和列中SDT连接的阻抗并联的交叉点处的SDT连接的阻抗。
此外，如果检测到的SDT连接由于已存储的磁化方向而有不同的阻抗状态，那么会形成一个小的差分电压。这个小差分电压会引起寄生或“寄生路径”电流。寄生电流会干扰对阻抗状态的检测。
图1中举例说明了寄生电流。选定的SDT连接由第一个电阻12a表示，未选定的SDT连接由第二、三、四个电阻12b、12c、12d表示。选定的SDT连接落在选定的字线14和位线16的交叉点上。第二个电阻12b表示沿着选定位线16的未选定SDT连接，第三个电阻12c表示沿着未选定字线14的未选定SDT连接，第四个电阻12d表示其余的SDT连接。如果，比如说，所有的SDT连接12有一个大约为R的额定电阻，阵列有n行，m列，那么第二个电阻12b的电阻大约为R/(n-1)，第三个电阻12c的电阻大约为R/(m-1)，第四个电阻12d的电阻大约为R/[(n-1)(m-1)]。
在读操作期间，通过将选定的位线16加上运行电压Vs，将选定的字线14加上地电压，可以选择第一个电阻12a。因此，检测电流Is流经第一个电阻12a。但是，第二、三、四个电阻12b、12c、12d也连接在运行电压Vs和地电压之间；因此，第二、三、四个电阻12b、12c、12d会流过寄生路径电流S1、S2、S3。此外，第二、三、四个电阻12b、12c、12d的阻抗远远小于选定(第一个)电阻12a的阻抗；因此，寄生路径电流S1、S2、S3远远大于检测电流Is。这样的寄生路径电流S1、S2、S3会在对选定SDT连接进行读操作期间使检测电流Is变得不确切。
我们需要可靠的检测到MRAM设备中存储器元件的阻抗状态，更一般的是需要可靠的检测到电阻交叉点存储器单元阵列中的存储器元件的阻抗状态。
                         发明内容
根据本发明的一个方面，随机访问存储器设备包括一个存储器元件的电阻交叉点阵列和一个连接到存储器元件上的寄生路径阻塞设备。阻塞设备由一组存储器元件组共享。通过下面的详细描述会清楚的说明本发明的其它方面和优点，详述将结合附图，以举例的方式来说明本发明的原理。
                         附图说明
图1举例说明了根据现有技术的电阻交叉点阵列中的“寄生路径”电流。
图2简要说明了一个共享二极管交叉点存储器阵列。
图3说明了阵列中存储器元件的磁化方向。
图4说明了为第一类读操作配置的存储器阵列。
图5说明了为第二类读操作配置的存储器阵列。
图6是第一共享二极管配置的横断面视图。
图7是第二共享二极管配置的横断面视图。
图8说明了包层使用磁性材料的导线，用于增强由写电流引起的磁场。
图9说明了包括多个共享二极管交叉点存储器阵列平面的芯片。
图10简要说明了共享晶体管交叉点存储器阵列。
                    具体实施方式
如附图中为说明而给出的，本发明概括在一个MRAM设备中，包括一个存储器元件的电阻交叉点阵列和很多能够在读操作中阻塞阵列中寄生路径电流的设备(例如二极管、晶体管)。这些阻塞设备由多个存储器元件共享。对于存储器元件来说，共享阻塞设备比单独阻塞设备提供了更为有效的电路板设计。共享阻塞设备还提供了更高的电流容量。
请参看图2，MRAM设备8包括一个存储器元件12的电阻交叉点阵列10。存储器元件12以行或列的方式排列，行沿着y方向伸展，列沿着x方向伸展。为了简要描述设备8，只给出了相对少量的存储器元件12。实际上可以使用任意大小的阵列。
作用为字线14的迹线沿着x方向伸展，位于阵列10一侧的平面上。作用为位线16的迹线沿着y方向伸展，位于阵列10另一侧的平面上。阵列10的每行会有一个字线14，阵列10的每列会有一个位线16。每个存储器元件12位于字线14和位线16的交叉点处。
存储器元件12可以是SDT连接或其它类型的磁性隧道连接。如果每个SDT连接的磁化方向是同向的，那么其阻抗是第一个值(R)，如果其磁化方向是反向的，那么其阻抗是第二个值(R+ΔR)。
请参看图3，磁性隧道连接包括固定层12a和自由层12b，两层由隔离隧道层12c分开。固定层12a被磁化，磁化方向在固定层12a平面内，但却是固定的，不会因在感兴趣范围内存在外加的磁场而改变。自由层12b的磁化方向为自由层12b平面中两个方向中的任意一个。如果固定层12a和自由层12b的磁化方向相同，那么方向是同向的。如果固定层12a和自由层12b的磁化方向不同，那么方向是反向的。
隔离隧道层12c使得在固定层12a和自由层12b之间产生量子力学隧道。这种隧道现象是电子自旋相关的，使得磁性隧道连接的阻抗是固定层12a和自由层12b磁化方向的函数。
现在回到图2，MRAM设备8还包括一个行解码器18，用于在读取和写入操作期间选择字线14。MRAM设备8还包括一个列解码器19和相连的读/写电路20。读/写电路20在读操作期间检测所选存储器元件12的阻抗，在写操作期间确定所选存储器元件10的磁化方向。
MRAM设备8还包括很多连接到存储器元件的二极管22。每个二极管22由一组存储器元件12共享。图2恰巧显示了每个二极管22由一组三个的存储器元件12共享。但是，每组存储器元件12的数目却不限于此：每组可以有多于或少于三个的存储器元件12。
读/写电路20包括多组检测放大器24。每组检测放大器24的数量对应于每组存储器元件12的数量。例如，三个检测放大器24对应于三个存储器元件12的组，在读操作期间，列解码器19将三个检测放大器24连接到选定的三个存储器元件12的组。
现在再参看图4，它说明了为第一类读操作配置的阵列10。在读操作期间，行解码器18将选定的字线14加上运行电压(V)，检测放大器24将选定的位线16加上参考电压，由此，检测电流流经共享二极管22和选定的存储器元件12。检测放大器24检测电流以确定选定存储器元件12的阻抗状态，并因此检测到存储的逻辑值。二极管22防止有任何寄生路径电流干扰读操作。通过将多组检测放大器24连接到多个位线16可以同时检测多组存储器元件12。
现在请参看图5，它说明了为第二类读操作配置的存储器阵列50。在读操作期间，将选定位线16加上运行电压(V)，检测放大器24连接到字线14。连接到选定位线16的二极管22的正极处于同一电压；因此，只有连接到选定位线16的存储器元件12会传导电流。这些电流流经相连的二极管22，并彼此不相干扰的流到相连的检测放大器24。检测放大器24检测电流值，确定选定存储器元件12的阻抗(以及逻辑)状态。因为每个二极管22只传导来自一个存储器元件的电流，因此可以减少存储器元件12和二极管22的大小以得到更高密度的设计。
现在请参看图6，它说明了第一共享二极管配置。底层导体(例如字线)14在硅衬底(没有给出)上形成，半导体层(例如硅层或非晶硅层)在底层导体14上形成。共享二极管22在半导体层上形成。隔离岛28分离二极管22和中间传导层26。
存储器元件12在中间传导层26的上部形成。图6中给出的是对于每个二极管22有一组五个的存储器。中间传导层26可以由铝或铜一类的金属制成，确保共享同一二极管22的存储器元件12具有相同的电压。中间传导层26可以制造得薄于顶部导体16和底部导体14。
每个二极管22包括一个n类硅层22a和一个p类硅层22b。每个共享二极管22跨接该组的所有存储器元件。
共享二极管配置比每个存储器单元一个二极管的配置具有更为有效的面积。此外还提高了容量。
现在请参看图7，它说明了第二共享二极管配置。底层导体14在硅衬底(没有给出)上形成，共享二极管22在底层导体14上形成。中间层不是在共享二极管22上形成，而是在每个二极管22上形成共用或共享固定层112a，跨越固定层112a形成了共用或共享隧道层112c。隔离岛28分离二极管22和共享固定层112a。各个自由层12b形成在共享隧道层112c之上，字线16形成在自由层12b之上。
如图6和图7所示，共享二极管22使底层导体14近一步远离存储器元件12、112。为了避免写操作期间磁场中有大的损失，底层导体14可以使用镍铁(NiFe)一类的材料包上一层(见图8)。包层14a将写磁场定向到存储器元件12、112中。
现在请参看图9，它说明了带有多级或多平面电阻交叉点存储器单元阵列的芯片150。每个平面152包含用于阻塞寄生路径电流的共享二极管。平面152叠放在衬底154之上，由隔离材料(例如铝，玻璃)分隔开。二极管可用非晶形半导体材料制成，它可以形成在铜一类的衬底之上。
读和写电路可以制造在衬底154之上。读和写电路可以包括一个附加的多路转换器，用于选择要从中读取和写入的层。
本发明共享同一二极管的存储器元件不只限于三个或五个。其它数量的二极管组可以共享同一二极管。
本发明不只限于上面描述的检测方案。存储器元件可以用不同的方法来检测。
本发明不只限于磁性隧道连接存储器元件。可以使用其它类型的薄层元件。例如，存储器元件可以是聚合体存储器元件或铁电体存储器元件。
本发明用于阻塞寄生路径电流的不只限于二极管。可以使用其它类型的阻塞设备。例如，可以使用晶体管来代替二极管。请参看图10，存储器阵列210包括m个字线214，n个位线216和n×m个存储器元件212。每个晶体管222显示是被一组三个的存储器元件212所共享。每个存储器元件212连接在一条位线216和其共享晶体管222的漏极之间。每个晶体管222的栅极连接到一条字线214，每个晶体管222的源极接载运行电压(V)。在读操作期间，电压(Vsel)加到选定的字线214，由此，连接到选定字线214的晶体管222接通。每个组选择一条位线216，对应的检测放大器224为每条选定的位线216加上参考电压。检测电流互不干扰的流经晶体管222和相连的检测放大器224。检测放大器224检测电流值，确定存储器元件212的阻抗状态(由此确定逻辑状态)。
本发明不只限于上面描述和说明的特定实施方案，而是要根据下面的权利要求来进行解释。

Claims (9)

1.一种信息存储设备(8)，包括
一个存储器元件(12)的电阻交叉点阵列(10)；以及
一个寄生路径电流阻塞设备(22，222)，连接到一组存储器元件(12)并为其共享。
2.按照权利要求1的设备，其中阻塞设备包括一个二极管(22)。
3.按照权利要求2的设备，其中二极管(22)包括极性相反的第一和第二半导体层(22a，22b)，每个层跨越组中的所有存储器元件(12)。
4.按照权利要求1的设备，其中阻塞设备包括一个晶体管(22)。
5.按照权利要求1的设备，其中存储器元件(12)是磁性隧道连接(12a，12b，12c)。
6.按照权利要求1的设备，还包括一个阻塞设备(26)上的传导层，组中的存储器元件(12)在传导层(26)之上。
7.按照权利要求1的设备，其中组中的存储器元件(12)直接与阻塞设备(22)相连。
8.按照权利要求7的设备，其中组中的存储器元件(12)包括一个与阻塞设备(22)直接连接的共享固定层(112a)；共享隧道层(112c)位于共享固定层(112a)之上；各个自由层(12b)在共享隧道层(112c)之上。
9.按照权利要求1的设备，其中附加的存储器元件(12)组及其对应的阻塞设备(22，222)形成在至少一个的信息存储设备(150)的附加平面(152)之上；其中阻塞设备(22，222)由非晶形材料制成。
CNB011410604A 2001-01-29 2001-09-29 包含阻塞寄生路径电流的共享设备的交叉点存储器阵列 Expired - Lifetime CN1213453C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/771,857 US6356477B1 (en) 2001-01-29 2001-01-29 Cross point memory array including shared devices for blocking sneak path currents
US09/771857 2001-01-29

Publications (2)

Publication Number Publication Date
CN1368752A true CN1368752A (zh) 2002-09-11
CN1213453C CN1213453C (zh) 2005-08-03

Family

ID=25093157

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011410604A Expired - Lifetime CN1213453C (zh) 2001-01-29 2001-09-29 包含阻塞寄生路径电流的共享设备的交叉点存储器阵列

Country Status (8)

Country Link
US (1) US6356477B1 (zh)
EP (1) EP1227495B1 (zh)
JP (1) JP4474087B2 (zh)
KR (1) KR100878306B1 (zh)
CN (1) CN1213453C (zh)
DE (1) DE60137403D1 (zh)
HK (1) HK1048703B (zh)
TW (1) TW520498B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100511696C (zh) * 2003-05-15 2009-07-08 微米技术有限公司 栈式1T-n存储单元结构
CN103262171A (zh) * 2010-10-07 2013-08-21 科洛斯巴股份有限公司 用于并发读取操作的电路及其方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299575A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
EP1321944B1 (en) 2001-12-21 2008-07-30 Kabushiki Kaisha Toshiba Magnetic random access memory
EP1321941B1 (en) * 2001-12-21 2005-08-17 Kabushiki Kaisha Toshiba Magnetic random access memory with stacked memory cells
US6570440B1 (en) * 2001-12-24 2003-05-27 Intel Corporation Direct-timed sneak current cancellation
US6597598B1 (en) 2002-04-30 2003-07-22 Hewlett-Packard Development Company, L.P. Resistive cross point memory arrays having a charge injection differential sense amplifier
US6574129B1 (en) * 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
WO2003098636A2 (en) 2002-05-16 2003-11-27 Micron Technology, Inc. STACKED 1T-nMEMORY CELL STRUCTURE
US6940748B2 (en) 2002-05-16 2005-09-06 Micron Technology, Inc. Stacked 1T-nMTJ MRAM structure
US6780653B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
JP2004213771A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 磁気ランダムアクセスメモリ
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
US7233024B2 (en) * 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7245520B2 (en) * 2004-08-13 2007-07-17 Nantero, Inc. Random access memory including nanotube switching elements
US7084446B2 (en) * 2003-08-25 2006-08-01 Intel Corporation Polymer memory having a ferroelectric polymer memory material with cell sizes that are asymmetric
JP3836823B2 (ja) * 2003-08-25 2006-10-25 株式会社東芝 半導体集積回路装置
US6937509B2 (en) * 2003-09-08 2005-08-30 Hewlett-Packard Development Company, L.P. Data storage device and method of forming the same
US7136300B2 (en) * 2003-10-06 2006-11-14 Hewlett-Packard Development Company, Lp. Magnetic memory device including groups of series-connected memory elements
US6985389B2 (en) * 2003-10-27 2006-01-10 Stmicroelectronics, Inc. Phase change based memory device and method for operating same
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
US7286378B2 (en) * 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
US7064970B2 (en) * 2003-11-04 2006-06-20 Micron Technology, Inc. Serial transistor-cell array architecture
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7203129B2 (en) * 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
KR100593607B1 (ko) * 2004-05-13 2006-06-28 학교법인 동국대학교 강유전 반도체 물질을 포함하는 비휘발성 반도체 메모리소자 및 그 반도체 메모리 소자의 데이터 기입, 소거 및판독 방법
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
WO2006041430A1 (en) * 2004-09-17 2006-04-20 Hewlett-Packard Development Company, L.P. Data storage device and method of forming the same
DE602005020318D1 (de) * 2004-09-22 2010-05-12 Nantero Inc Direktzugriffsspeicher mit nanoröhrenschaltelementen
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US7272052B2 (en) * 2005-03-31 2007-09-18 Sandisk 3D Llc Decoding circuit for non-binary groups of memory line drivers
US7054219B1 (en) 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US7359279B2 (en) * 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
US7142471B2 (en) * 2005-03-31 2006-11-28 Sandisk 3D Llc Method and apparatus for incorporating block redundancy in a memory array
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US7680170B2 (en) * 2006-06-15 2010-03-16 Oclaro Photonics, Inc. Coupling devices and methods for stacked laser emitter arrays
US20080079047A1 (en) * 2006-09-29 2008-04-03 Joerg Dietrich Schmid Memory device and method of reading/writing data from/into a memory device
US7447062B2 (en) * 2007-03-15 2008-11-04 International Business Machines Corproation Method and structure for increasing effective transistor width in memory arrays with dual bitlines
US8487450B2 (en) * 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
US8289662B2 (en) * 2008-05-20 2012-10-16 International Business Machines Corporation Tunnel junction resistor for high resistance devices and systems using the same
US8134194B2 (en) 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US8120951B2 (en) 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8154005B2 (en) 2008-06-13 2012-04-10 Sandisk 3D Llc Non-volatile memory arrays comprising rail stacks with a shared diode component portion for diodes of electrically isolated pillars
US8105867B2 (en) * 2008-11-18 2012-01-31 Sandisk 3D Llc Self-aligned three-dimensional non-volatile memory fabrication
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
US8139391B2 (en) * 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
US8270199B2 (en) 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8982647B2 (en) * 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US10049730B2 (en) 2014-07-31 2018-08-14 Hewlett Packard Enterprise Development Lp Crossbar arrays with shared drivers
US10672833B2 (en) 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US10739186B2 (en) * 2017-11-20 2020-08-11 Samsung Electronics Co., Ltd. Bi-directional weight cell

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866066A (en) * 1973-07-16 1975-02-11 Bell Telephone Labor Inc Power supply distribution for integrated circuits
FR2443743A1 (fr) * 1978-12-04 1980-07-04 Colburn William Dispositif electronique contenant une matiere composite et son procede de realisation
FR2595526A1 (fr) * 1986-03-07 1987-09-11 Centomo Jean Louis Dispositif antiviol de ligne telephonique
JPH04344383A (ja) * 1991-05-22 1992-11-30 Mitsubishi Electric Corp 磁性薄膜メモリおよびその読み出し方法
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5764567A (en) * 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
JP3450657B2 (ja) * 1997-07-16 2003-09-29 株式会社東芝 半導体記憶装置
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US5936880A (en) * 1997-11-13 1999-08-10 Vlsi Technology, Inc. Bi-layer programmable resistor memory
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
JP2000187976A (ja) * 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6097625A (en) 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6191972B1 (en) * 1999-04-30 2001-02-20 Nec Corporation Magnetic random access memory circuit
US6185143B1 (en) * 2000-02-04 2001-02-06 Hewlett-Packard Company Magnetic random access memory (MRAM) device including differential sense amplifiers
US6215707B1 (en) * 2000-04-10 2001-04-10 Motorola Inc. Charge conserving write method and system for an MRAM
US6456525B1 (en) * 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100511696C (zh) * 2003-05-15 2009-07-08 微米技术有限公司 栈式1T-n存储单元结构
CN103262171A (zh) * 2010-10-07 2013-08-21 科洛斯巴股份有限公司 用于并发读取操作的电路及其方法

Also Published As

Publication number Publication date
US6356477B1 (en) 2002-03-12
KR100878306B1 (ko) 2009-01-14
EP1227495A2 (en) 2002-07-31
HK1048703A1 (zh) 2003-04-11
JP2002304880A (ja) 2002-10-18
CN1213453C (zh) 2005-08-03
JP4474087B2 (ja) 2010-06-02
DE60137403D1 (de) 2009-03-05
TW520498B (en) 2003-02-11
KR20030010459A (ko) 2003-02-05
EP1227495B1 (en) 2009-01-14
EP1227495A3 (en) 2003-02-19
HK1048703B (zh) 2006-03-17

Similar Documents

Publication Publication Date Title
CN1213453C (zh) 包含阻塞寄生路径电流的共享设备的交叉点存储器阵列
US7286378B2 (en) Serial transistor-cell array architecture
US7203129B2 (en) Segmented MRAM memory array
US7136300B2 (en) Magnetic memory device including groups of series-connected memory elements
US20020034117A1 (en) Non-volatile semiconductor memory device with magnetic memory cell array
KR20020021613A (ko) 데이터 저장 장치
CN1445782A (zh) 具有一对共享一条公共导线的磁性位的存储设备阵列
CN1489767A (zh) Mram排列
CN1455414A (zh) 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN1455412A (zh) 具有电荷注入差动读出放大器的电阻性交叉点存储阵列
CN1524269A (zh) Mtj mram串并行体系结构
CN1459792A (zh) 具有串联二极管的磁随机存取存储器的三次取样读出
JP2004508653A (ja) Ｍｔｊ・ｍｒａｍ並列−並列構造
CN103858172A (zh) 用于交叉点存储器结构的选择设备
CN1516187A (zh) 电阻交叉点阵列中多比特存储单元的读操作
US6836422B1 (en) System and method for reading a memory cell
US6781896B2 (en) MRAM semiconductor memory configuration with redundant cell arrays
CN100343919C (zh) 高速磁存储器的体系结构
US11910723B2 (en) Memory device with electrically parallel source lines
US7304887B2 (en) Method and apparatus for multi-plane MRAM
US6958933B2 (en) Memory cell strings
US7535754B2 (en) Integrated circuit memory devices with MRAM voltage divider strings therein
US6865108B2 (en) Memory cell strings in a resistive cross point memory cell array
HK1066319A (zh) 电阻交叉点阵列中多比特存储单元的读操作

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co.,Ltd.

Address before: California, USA

Patentee before: Hewlett-Packard Co.

CX01 Expiry of patent term

Granted publication date: 20050803

CX01 Expiry of patent term