[go: up one dir, main page]

CN104009003A - 集成电路及制造具有金属栅极电极的集成电路的方法 - Google Patents

集成电路及制造具有金属栅极电极的集成电路的方法 Download PDF

Info

Publication number
CN104009003A
CN104009003A CN201410057501.3A CN201410057501A CN104009003A CN 104009003 A CN104009003 A CN 104009003A CN 201410057501 A CN201410057501 A CN 201410057501A CN 104009003 A CN104009003 A CN 104009003A
Authority
CN
China
Prior art keywords
spacers
metal
sacrificial gate
depositing
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410057501.3A
Other languages
English (en)
Other versions
CN104009003B (zh
Inventor
谢瑞龙
朴灿柔
项·波诺斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
International Business Machines Corp
Original Assignee
GlobalFoundries Inc
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc, International Business Machines Corp filed Critical GlobalFoundries Inc
Publication of CN104009003A publication Critical patent/CN104009003A/zh
Application granted granted Critical
Publication of CN104009003B publication Critical patent/CN104009003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D64/01324—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及集成电路及制造具有金属栅极电极的集成电路的方法，其提供的是集成电路及用于制造集成电路的方法。在示例性实施例中，用于制造集成电路的方法包括在半导体基板上方提供牺牲栅极结构。该牺牲栅极结构包括两间隔件及介于该两间隔件之间的牺牲栅极材料。该方法使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部。蚀刻该两间隔件的上方区域并使用该牺牲栅极材料当作掩模。该方法包含移除该牺牲栅极材料的留存部位并暴露该两间隔件的下方区域。在该两间隔件的下方区域之间沉积第一金属。在该两间隔件的上方区域之间沉积第二金属。

Description

集成电路及制造具有金属栅极电极的集成电路的方法
技术领域
本揭示普遍涉及集成电路及用于制造集成电路的方法，并且更尤指集成电路及用于制造具有金属栅极电极的集成电路的方法。
背景技术
随着集成电路的关键尺寸持续缩减，用于互补式金属氧化物半导体(CMOS)晶体管的栅极电极的制造已进步到以高k介电材料和金属取代二氧化硅和多晶硅。取代的金属栅极的工艺通常用于形成栅极电极。一般的取代金属栅极工艺首先是在半导体基板(substrate)上的一对间隔件之间形成牺牲栅极氧化物材料及牺牲栅极。在如退火工艺等进一步处理步骤之后，移除牺牲栅极氧化物材料和牺牲栅极且因此产生的凹槽(resulting trench)以高k介电质及一或多金属层填充。该金属层可包括功函数金属以及填充金属。
如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、电镀(EP)及非电镀法(EL)等工艺可用于沉积形成金属栅极电极的一或多金属层。不幸的是，随着关键尺寸减小，凹槽凸出物(trench overhang)及孔洞形成(void formation)等问题变得更普遍并造成有待克服的较大挑战。该些问题的理由在于较小的栅极尺寸。具体而言，于较小的尺寸，用以形成金属栅极电极的凹槽的深宽比(aspect ratio)随着金属层沉积并形成于凹槽侧壁上而变得更高。高深宽比凹槽的金属化常常导致孔洞形成。
其它问题随横向比例化(lateral scaling)而产生，例如，横向比例化呈现接点(contact)形成的问题。当所接触栅极间距缩减至大约64纳米(nm)时，无法在栅极线之间形成接点同时又在栅极线与接点部之间维持可靠的电绝缘特性。已研制用以处理此问题的自对准接触(SAC)方法。习知的SAC方法含括使取代金属栅极结构形成凹部，该方法包括沉积功函数金属衬垫（例如TiN、TaN、TaC、TiC、与TiAlN）和填充物或导电金属（例如，W、Al等），接着是沉积介电帽盖材料和化学机械平坦化(CMP)。为了对装置设定正确的功函数，可能需要厚的功函数金属衬垫（例如，总厚度大于7纳米的如TiN、TiC、TaC、TiC、或TiAlN等不同材料的组合）。随着栅极长度持续缩减，例如次15纳米栅极，取代栅极结构窄到使其将遭到功函数金属衬垫「夹止(pinched-off)」，而对较低电阻填充金属留存少量或不留空间。这将对栅极长度小的装置造成高电阻问题，并且也将在SAC取代栅极金属形成凹部的工艺中造成问题。
因此，期望的是提供改善的集成电路及用于制造具有金属栅极电极的改善的集成电路的方法。还有，期望的是提供免于金属沉积工艺期间凹槽中的高深宽比而用于制造具有金属栅极电极的集成电路的方法。另外，期望的是提供用于在凹槽内沉积金属层时抑制孔洞形成的集成电路制造方法。另外，期望的是提供将具有功函数金属衬垫凹部兼容性的金属取代栅极与自对准接点整合的集成电路制造方法。再者，其它期望的特征及特性将经由后续实施方式及与附图、前述技术领域及背景技术搭配的所附权利要求书而变得明白易懂。
发明内容
提供的是集成电路以及用于制造集成电路的方法。在一实施例中，用于制造集成电路的方法包括在半导体基板上方设置牺牲栅极结构。该牺牲栅极结构包括两间隔件和介于该两间隔件之间的牺牲栅极材料。该方法使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部。蚀刻该两间隔件的上方区域并使用该牺牲栅极材料当作掩模(mask)。该方法包含移除该牺牲栅极材料的留存部位并暴露该两间隔件的下方区域。在该两间隔件的所述下方区域之间沉积第一金属。在该两间隔件的所述上方区域之间沉积第二金属。
在另一实施例中，用于制造集成电路的方法包括在半导体基板上方形成两间隔件。该两间隔件限定具有下方部位、上方部位、介于该下方部位与该上方部位之间的边界及顶部的凹槽。该下方部位具有第一宽度，该上方部位于大于该第一宽度的边界处具有第二宽度，以及该上方部位具有从该边界到该顶部递增的宽度。该方法包含在该凹槽的该下方部位中沉积第一金属，以及在该凹槽的该上方部位中沉积第二金属。
在另一实施例中，提供的是集成电路。集成电路包括半导体基板，以及上覆于该半导体基板的金属栅极电极结构。该金属栅极电极结构包括具有第一宽度的功函数金属。该金属栅极电极结构进一步包括上覆于该功函数金属并具有大于该第一宽度的第二宽度的填充金属。
附图说明
下文将搭配以下图式说明集成电路及用于制造具有金属栅极电极的集成电路的方法，其中，相称的组件符号代表相称的组件，且其中：
图1至图9为依据本文各实施例中包括有间隔件之间所形成第一金属的集成电路的一部分及用于制造集成电路的方法步骤的剖面侧视图；
图10至图13为用于沉积第二金属以形成金属栅极电极的依据实施例的图9的集成电路所述部分的剖面侧视图；以及
图14至图17为用于沉积第二金属以形成金属栅极电极的依据另一实施例的图9的集成电路所述部分的剖面侧视图。
主要组件符号说明
10         集成电路
12         半导体基板
14         牺牲栅极氧化层
20         牺牲栅极材料
22         硬掩模
24         间隔件
26         牺牲栅极结构
28         层间介电材料
30         顶部表面
34         凹槽
36         选定形状的间隔件
42         下方区域
44         上方区域
46         边界平面
48       顶部平面
52       下方区域的厚度
54       上方区域的最大厚度
56       上方区域的最小厚度
62       下方部位
64       上方部位
66、68、70、112、114  双头箭号
74       高k介电材料
78、90   金属
82       高k介电材料的经暴露部分
84       额外间隔件
86       替代间隔件
88       再界定最大厚度
92、122  上方表面
96       帽盖
100      金属栅极电极结构。
具体实施方式
底下的详细说明本质仅属示例性并且无意图限制本文所主张的集成电路或集成电路制造方法。此外，无意受限于任何前述技术领域、背景技术、或发明内容、或底下实施方式所呈现经表达或隐喻的理论。
提供的是避免由用于形成金属栅极电极的习知工艺所面临问题的具有金属栅极电极的集成电路及其制造方法。举例而言，本文所思考的方法提供具有金属栅极电极而无孔洞的集成电路的形成。具体而言，本文的方法避免在金属沉积期间于凹槽内出现高深宽比。为了避免高深宽比，形成下方部位宽度较小和上方部位宽度较大的凹槽。另外，上方部位可具有从下方部位的边界递增到上方部位的顶部的逐渐变化宽度，也就是，其向上扩大。另外，第一金属沉积工艺可用第一金属填充下方部位而不在第一金属形成于上方部位界限的侧壁上时产生高深宽比。另外，第二沉积工艺可在第一金属上及在上方区域中形成第二金属而不遭遇或产生高深宽比。所以，突出物(overhang)和孔洞(void)不会形成，并且产生的金属栅极电极由于改善的金属沉积而呈现较佳的电容效能。
图1至图9描述部分完成的集成电路及依据各种集成电路制造方法的实施例的步骤。各种设计步骤及集成电路的组成为已习知，所以为了简洁起见，本文将仅简述或完全省略许多习知步骤而不提供已知的工艺细节。另外，要注意到的是，集成电路包括不同组件数量，并且描述中所示的单一组件可代表多个组件。
在图1中，用于制造集成电路10的方法在一示例性实施例中首先提供半导体基板12。半导体基板12较佳是硅基板（术语「硅基板」包含一般用在半导体产业的较纯的硅材料及混合有如锗和诸如此类等其它元素的硅）。半导体基板12可为块体硅晶圆或绝缘体上覆硅的晶圆，其包括上覆于中间绝缘层并依次由硅的承载晶圆支撑的薄硅层。基板可呈平面或3维，如鳍式场效晶体管(FINFET)或纳米线。
如图1所示，在示例性实施例中，牺牲栅极氧化层14形成于半导体基板12上。如本文所使用，用语「于…上」包含用语「于…上」及「上覆于」。在描述性实施例中，虽然本文思及界面层(interfaciallayer)可位于牺牲栅极氧化层14下，牺牲栅极氧化层14仍直接形成于半导体基板12上。示例性牺牲栅极氧化层14是通过暴露半导体基板12于氧气而热生长或通过例如化学气相沉积(CVD)之类而沉积的一层硅氧化物。
在图1中，一层牺牲栅极材料20沉积于牺牲栅极氧化层14上。在示例性实施例中，牺牲栅极材料20可为多晶硅或非晶硅。如图所示，硬掩模22沉积于牺牲栅极材料20上。示例性硬掩模22为硅氮化物。硬掩模22及牺牲栅极材料20使用习知的微影及蚀刻步骤予以循序图案化。接着，间隔件形成材料沉积于硬掩模22和牺牲栅极材料20上并受异向性(anisotropically)蚀刻以形成间隔件24。硬掩模22、牺牲栅极材料20、牺牲栅极材料20底下的牺牲栅极氧化层14及间隔件24经考虑用以形成牺牲栅极结构26。在如外延形成源极/汲极区27以及离子布植和退火步骤等习知处理之后，层间介电材料28沉积于牺牲栅极结构26及半导体基板12上。层间介电材料28可为二氧化硅、硅氮化物、或低k材料。
在图2中，进行如化学机械平坦化(CMP)等平坦化或研磨工艺以暴露牺牲栅极材料20的顶部表面30。如本文所使用，「顶部」及「上方」可参照由图式所述的任意架构(frame of reference)来一致地描述特征或组件的方向及/或位置。具体而言，移除硬掩模22以暴露牺牲栅极材料20的顶部表面30。在图3中，继续本方法使介于两间隔件24之间的一部分牺牲栅极材料20形成凹部。所以，重新定位牺牲栅极材料20的顶部表面30而于间隔件24之间形成凹槽34。在示例性实施例中，顶部表面30重新定位至凹槽内的选定深度，也就是半导体基板12上方的选定高度，该处意图如下文所述的工艺中来随后安置如功函数金属等的金属材料。可使用如反应式离子蚀刻等任何适当的蚀刻技术移除牺牲栅极材料20。
图4描述具有间隔件24(经部分蚀刻以形成选定形状的间隔件36)的部分完成集成电路10的进一步处理。在示例性实施例中，间隔件24首先以异向性蚀刻并接着以等向性(isotropic)蚀刻以得到选定形状的间隔件36。示例性异向性蚀刻工艺藉助于干式的等离子反应式离子蚀刻，且示例性等向性蚀刻工艺可为热磷湿蚀刻。或者，图4的部分完成集成电路可如通过用以形成选定形状的间隔件36的等向性蚀刻、沉积衬垫层及异向性蚀刻衬垫层，以完全移除间隔件24而取得。衬垫层在示例性替代实施例中为硅氮化物。
在图4中，每一个选定形状的间隔件36都包括下方区域42及上方区域44。每一个选定形状的间隔件36的下方区域42及上方区域44都邻接于沿着边界平面46的接面(junction)。另外，上方区域44从边界平面46延伸到顶部平面48。如图所示，每一个下方区域42都具有以双头箭号52标示的实质均匀厚度。每一个上方区域44都于边界平面46处具有以箭号54标示的最大厚度并在顶部平面48处逐渐缩小至以箭号56标示的最小厚度。如图所示，每一个上方区域44的最大厚度54都小于下方区域42的厚度52。
在形成选定形状的间隔件36后，如图5所示，通过例如为热氨多晶硅湿式移除(hot ammonia poly wet removal)然后进行由稀释氢氟酸的氧化湿式蚀刻来移除牺牲栅极材料20及牺牲栅极材料20底下的牺牲栅极氧化层14。凹槽34此时包括介于选定形状的间隔件36的下方区域42之间的下方部位62及介于选定形状的间隔件36的上方区域44之间的上方部位64。因此，凹槽34的下方部位62具有以双头箭号66标示的实质均匀宽度，以及凹槽34的上方部位64于边界平面46处具有以双头箭号68标示的最小宽度且向上移动而在顶部平面48处递增或扩大至以双头箭号70所标示的最大宽度。
选定形状的间隔件36的轮廓及凹槽34的相应形状对于沉积金属到凹槽34内提供改善的深宽比。具体而言，凹槽34的下方部位62的缩减宽度66容许以减少的金属量填满下方部位62，减少上方区域44上金属的积聚。另外，选定形状的间隔件36的上方区域44的逐渐变化的轮廓也减轻深宽比影响并且抑制突出物和孔洞的形成。
在图6中，高k介电材料74例如通过原子层沉积(ALD)而沉积于层间介电材料28上，以及沉积于选定形状的间隔件36及半导体基板12上的凹槽34内。接着，如图7所示，金属78沉积于高k介电材料74上。如图所示，金属78填充凹槽34的下方部位62。黏附于选定形状的间隔件36上方区域44的金属78因用以填充凹槽34的缩减宽度下方部位62所需金属78量的减少及因凹槽34上方部位64的递增宽度与逐渐变化的轮廓而未合并或形成突出物。
在示例性实施例中，金属78是NMOS或PMOS晶体管中选用的功函数金属。例如，金属78可为钽氮化物、钽、钛氮化物或其它用于NMOS或PMOS晶体管且具有合适功函数值的已知材料。示例性金属78可通过例如原子层沉积(ALD)等适当工艺而沉积。
在图8中，金属78予以等向性蚀刻并自凹槽34的上方部位64移除。如图所示，金属78留存在凹槽34的下方部位62中。在示例性实施例中，如利用NH4OH:H2O2:H2O（标准清洗液1）溶液进行的蚀刻之类的等向性蚀刻用于使金属78形成凹部且暴露高k介电材料74的一部分82。
图9描述将高k介电材料74的经暴露部分82移除的可选择步骤。所以，得以暴露选定形状的间隔件36的上方区域44。尽管图9至图13描述将高k介电材料74的经暴露部位82自部分完成集成电路10移除，在某些实施例中仍将留存有高k介电材料74的经暴露部位82。对于下文所述图14至图17的实施例，得以移除高k介电材料74的经暴露部位82。
图9（或图8，若高k介电材料74的经暴露部位82未遭到移除的话）描述在凹槽34的下方部位62中形成金属78后的部分完成集成电路10。图10至图13及图14至图17描述用于于金属78上形成第二金属以完成金属栅极电极的不同实施例。
在图10至图13的实施例中，额外间隔件84形成于图10中选定形状的间隔件36的上方区域44上及其之间。示例性额外间隔件84是依据习知工艺沉积且异向性蚀刻的硅氮化物。可考虑组合额外间隔件84及选定形状的间隔件36以形成替代间隔件86。由于替代间隔件86的形成，每一个替代间隔件86的上方区域44都设置有以双箭号88所标示的大于图5所示最大厚度54的再界定最大厚度。尽管再界定最大厚度88描述成稍小于双箭号52所标示的各选定形状的间隔件36的下方区域42的厚度，仍思考再界定最大厚度88在某些实施例中等于厚度52。如图所示，额外间隔件84沿着曲线渐缩至零以至于箭号56所标示的最小厚度依然等于选定形状的间隔件36于图5中的顶部平面48处的厚度。
在图11中，在金属78上的凹槽34中沉积另一金属90。在示例性实施例中，金属90通过化学气相沉积(CVD)沉积而于凹槽34上方产生覆盖层(overburden)，该覆盖层通过平整化工艺予以移除而形成图11中的部分完成集成电路10。如图所示，由于替代间隔件86所形成凹槽34的轮廓提供低到足以抑制孔洞形成的深宽比，金属90形成于凹槽34中而无孔洞。示例性金属90为可轻易平坦化的填充金属，如钨（具有薄的TiN黏附层）、铝、铜或其它低电阻金属。
在图12中使金属90形成凹部以将其上方表面92降低至凹槽34的上方部位64内。示例性工艺以对金属90有选择性的任何适用习知等离子干蚀刻化学剂来异向性蚀刻金属90。在图13中，帽盖材料沉积于金属层90、额外间隔件84、选择性成形间隔件36及层间介电材料28上，以填充凹槽34并产生通过平坦化而移除形成帽盖96的覆盖层。示例性帽盖96由硅氮化物构成，但可使用任何可在凹槽34中与金属90绝缘的合适材料。在形成帽盖96之后，可通过进行广为人知的接触件形成步骤及后端(BEOL)处理步骤而继续制造程序，从而以习知方式完成集成电路。
如上所述且如部分于图13所示，集成电路10的一部分设置有包括金属78与金属90在内的金属栅极电极结构100。示例性金属78为功函数金属且示例性金属90为填充金属(通常具有低电阻)。集成电路10进一步包括围绕金属栅极电极结构100的替代间隔件86（由间隔件36与84构成）。集成电路10也包括至少位于金属78与选定形状的间隔件36之间的高k介电材料74。如上所示，高k介电材料74也可位于选定形状的间隔件36与额外间隔件84之间。如图所示，金属78具有以双头箭号112所标示的实质均匀宽度，而金属90具有向上扩大的宽度，也就是，宽度从具有金属78的边界递增至最大宽度(上方表面92处以双头箭号114所标示)。
图14至图17中所示的工艺提供用于形成替代间隔件86的替代实施例。在图14中，移除图9中部分完成集成电路10的选定形状的间隔件36。硅氮化物构成的示例性选定形状的间隔件36可使用对硅氮化物有选择性的习知蚀刻化学剂来等向性蚀刻。接着，通过在部分完成集成电路10上沉积间隔件形成层并异向性蚀刻间隔件形成层来形成替代间隔件86。示例性替代间隔件86由如SiBN、SiCBN、或类似材料的低k介电材料构成。
由于替代间隔件86的形成，每一个替代间隔件86的上方区域44都设有大于图5所示最大厚度54的再界定最大厚度88。在图14中，再界定最大厚度88描述成实质等于下方区域42的厚度52，但可考虑再界定最大厚度88在某些实施例中小于厚度52。如图所示，每一个替代间隔件86都于顶部平面48处渐缩至最小厚度。
在图15中，下方电阻金属90沉积在凹槽34中，并形成凹部以将其上方表面92降低至凹槽34的上方部位64内。在示例性实施例中，通过CVD沉积金属90以在凹槽34上产生覆盖层，而该覆盖层通过平坦化工艺移除。金属90接着使用对形成金属90的金属有选择性的任何合适的习知等离子干蚀刻化学剂来异向性蚀刻。
如图所示，由于替代间隔件86所作为凹槽34界限的轮廓提供足以抑制孔洞形成的低深宽比，金属90沉积在凹槽34中而无孔洞。示例性金属90为填充金属。如上所述，示例性填充金属包括可轻易平坦化的金属，如钨（具有薄TiN阻障层）、铝、铜或其它低电阻金属。
图16描述使替代间隔件86形成凹部而令替代间隔件86具有低于金属90上方表面的上方表面122的可选择步骤。此可选择步骤可在替代间隔件86不足以抵抗用于在随后处理中对金属90形成自对准接触的蚀刻工艺时进行。在替代间隔件86足以抵抗随后的蚀刻工艺的实施例中，替代间隔物86可保持未形成凹部。
在图17中，帽盖材料沉积于金属90、替代间隔件86及层间介电材料28上以填充凹槽34并产生通过平坦化所移除的覆盖层以形成帽盖96。示例性帽盖96由氮化硅形成，但可使用任何可与金属90绝缘且足以抵抗随后在凹槽34中的蚀刻工艺的适用材料。在形成帽盖96之后，通过进行广为人知的接触件形成步骤及后端(BEOL)处理步骤而继续制造程序，从而以习知方式完成集成电路。
如上所述且如部分于图17所示，得以提供集成电路10的一部分。集成电路10的该部分包括其含括有金属78与金属90的金属栅极电极结构100。示例性金属78为功函数材料并且示例性金属90为具有较低电阻的填充金属。集成电路10进一步包括围绕金属栅极电极结构100的替代间隔件86。集成电路10也包括至少位于金属78与替代间隔件86之间的高k介电材料74。如图所示，金属78具有以双箭号112所示的实质均匀的宽度，而金属90具有以双箭号114标示的向上扩大并于上方表面92处达到最大宽度的宽度。
尽管本文所述实施例说明单一金属78的使用，仍思及金属78可包括超过一层的不同或交替金属，如超过一层的功函数金属，并且本方法可包括用于在凹槽34中形成金属78的多道沉积步骤。
本文所述的集成电路及用于制造集成电路的方法提供实质无孔洞的金属栅极电极结构。如上所述，各种金属沉积工艺期间围绕凹槽的间隔件所界定的凹槽的深宽比、凹槽下方部位的缩减宽度及凹槽上方部位的递增宽度与逐渐变化的形状提供具有沉积金属的凹槽的最佳化填充。因此，于本文所形成的金属栅极电极可防止孔洞、升高的电阻与栅极失效。
尽管前述详细说明中已呈现至少一示例性实施例，仍应了解存在大量变化。也应了解本文所述的示例性实施例或实施例并非用意在于以任何方式限制所申请专利技术主题的范畴、可应用性或配置。反而，前述详细说明将提供所属领域的技术人员用于实现所述实施例的方便路图。应理解可对组件功能及配置施作各种变更而不脱离权利要求书所界定的范畴，其包括提出本专利申请的时间点的已知等效及可预期等效。

Claims (20)

1.一种用于制造集成电路的方法，该方法包含：
在半导体基板上方设置牺牲栅极结构，其中，该牺牲栅极结构包括两间隔件及介于该两间隔件之间的牺牲栅极材料；
使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部；
蚀刻该两间隔件的上方区域并使用该牺牲栅极材料当作掩模；
移除该牺牲栅极材料的留存部位并暴露该两间隔件的下方区域；
在该两间隔件的所述下方区域之间沉积第一金属；以及
在该两间隔件的所述上方区域之间沉积第二金属。
2.根据权利要求1所述的方法，其中，在半导体基板上方设置牺牲栅极结构包含设置包括于该牺牲栅极材料上方和介于所述间隔件之间的硬掩模的该牺牲栅极结构，以及其中，该方法进一步包含在使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部之前，通过平坦化而移除该硬掩模及所述间隔件的一部分。
3.根据权利要求1所述的方法，其中，在半导体基板上方设置牺牲栅极结构包含设置包括于该牺牲栅极材料上方且介于所述间隔件之间的硬掩模的该牺牲栅极结构，以及其中，该方法进一步包含：
在该牺牲栅极结构和该半导体基板上方沉积介电材料；以及
在使该两间隔件之间的该牺牲栅极材料的一部分形成凹部之前，通过平坦化而移除该硬掩模、所述间隔件的一部分及该介电质材料的一部分。
4.根据权利要求1所述的方法，进一步包含在该两间隔件的所述上方区域之间的该第二金属上方形成帽盖。
5.根据权利要求1所述的方法，进一步包含在该两间隔件的所述下方区域上方及该两间隔件之间的该半导体基板上方形成高k介电层，其中，在该两间隔件的所述下方区域之间沉积第一金属包含在该高k介电层上方沉积第一金属。
6.根据权利要求1所述的方法，其中，该两间隔件为两第一间隔件，以及其中，该方法进一步包含在沉积该第一金属后，于相邻该两第一间隔件的所述上方区域形成多个第二间隔件。
7.根据权利要求6所述的方法，其中，于相邻该两第一间隔件的所述上方区域形成所述第二间隔件包含形成各具有逐渐变窄的侧壁表面的所述第二间隔件，以界定其之间具有向上扩大的宽度的凹槽。
8.根据权利要求1所述的方法，其中，该两间隔件为两第一间隔件，以及其中，该方法进一步包含：
在沉积介于该两间隔件的所述下方区域之间的第一金属之后，移除该两第一间隔件；以及
形成相邻该第一金属的具有下方区域的两第二间隔件，其中，该两第二间隔件具有限定具有向上扩大的宽度的凹槽的上方部位的上方区域，其中，在该两间隔件的所述上方区域之间沉积第二金属包含在该两第二间隔件的所述上方区域之间沉积第二金属。
9.根据权利要求8所述的方法，进一步包含在该两间隔件的所述上方区域之间沉积该第二金属之后，使该两第二间隔件形成到达低于该第二金属的上方表面的深度的凹部。
10.根据权利要求1所述的方法，其中，在该两间隔件的所述下方区域之间沉积第一金属包含在该两间隔件的所述下方区域之间沉积功函数金属，以及其中，在该两间隔件的所述上方区域之间沉积第二金属包含在该两间隔件的所述上方区域之间沉积填充金属。
11.一种用于制造集成电路的方法，该方法包含：
在半导体基板上方形成两间隔件，其中，该两间隔件限定具有下方部位、上方部位、介于该下方部位与该上方部位之间的边界及顶部的凹槽，以及其中，该下方部位具有第一宽度，该上方部位于大于该第一宽度的边界处具有第二宽度，以及该上方部位具有从该边界到该顶部递增的宽度；
在该凹槽的该下方部位中沉积第一金属；以及
在该凹槽的该上方部位中沉积第二金属。
12.根据权利要求11所述的方法，进一步包含在该凹槽的该上方部位中的该第二金属上方形成帽盖。
13.根据权利要求11所述的方法，进一步包含在该凹槽中形成高k介电层，其中，在该凹槽的该下方部位中沉积第一金属包含在该高k介电层上方沉积第一金属。
14.根据权利要求11所述的方法，进一步包含：
在形成该两间隔件之前，于该半导体基板上方形成牺牲栅极；
使该牺牲栅极的第一部位形成凹部，以暴露该两间隔件的侧壁，其中，在半导体基板上方形成两间隔件包含使用该牺牲栅极当作掩模而蚀刻该两间隔件；以及
在蚀刻该两间隔件之后，移除该牺牲栅极的留存部位，以于该两间隔件之间形成该凹槽。
15.根据权利要求11所述的方法，其中，该两间隔件为两第一间隔件，其中，每一个第一间隔件都具有对应该凹槽的该上方部位的上方区域，以及其中，该方法进一步包含于该凹槽的该下方部位中沉积该第一金属之后，于相邻每一个第一间隔件的该上方区域形成第二间隔件，以设置具有缩减宽度的该凹槽的该上方部位。
16.根据权利要求15所述的方法，其中，于相邻每一个该第一间隔件的该上方区域形成第二间隔件包含在该边界处设置具有实质相同于该第一宽度的缩减宽度的该凹槽的该上方部位，以及其中，该缩减宽度从该边界递增到该凹槽的该顶部。
17.根据权利要求11所述的方法，其中，该两间隔件为两第一间隔件，以及其中，该方法进一步包含：
在沉积第一金属于该凹槽的该下方部位之后，移除该两第一间隔件；以及
形成相邻该第一金属的具有下方区域的两第二间隔件，其中，该两第二间隔件具有限定该凹槽的该上方部位的上方区域，以及其中，该凹槽的该上方部位维持从该边界到该顶部的递增宽度。
18.根据权利要求17所述的方法，进一步包含于该凹槽的该上方部位中沉积该第二金属之后，使该两第二间隔件形成到达该第二金属的上表面下方的深度的凹部。
19.根据权利要求18所述的方法，进一步包含在该第二金属及该两间隔件上方形成帽盖。
20.一种集成电路，其包含：
半导体基板；以及
上覆于该半导体基板并包括具有第一宽度的功函数金属的金属栅极电极结构与上覆于该功函数金属并具有大于该第一宽度的第二宽度的填充金属。
CN201410057501.3A 2013-02-21 2014-02-20 集成电路及制造具有金属栅极电极的集成电路的方法 Active CN104009003B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/773,397 2013-02-21
US13/773,397 US8835244B2 (en) 2013-02-21 2013-02-21 Integrated circuits and methods for fabricating integrated circuits having metal gate electrodes

Publications (2)

Publication Number Publication Date
CN104009003A true CN104009003A (zh) 2014-08-27
CN104009003B CN104009003B (zh) 2017-01-11

Family

ID=51263954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410057501.3A Active CN104009003B (zh) 2013-02-21 2014-02-20 集成电路及制造具有金属栅极电极的集成电路的方法

Country Status (6)

Country Link
US (1) US8835244B2 (zh)
KR (1) KR101595932B1 (zh)
CN (1) CN104009003B (zh)
DE (1) DE102013220852B4 (zh)
SG (1) SG2013068614A (zh)
TW (1) TWI525715B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057803A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 具有在隔离区上的间隔件的半导体器件
CN107170824A (zh) * 2016-03-07 2017-09-15 台湾积体电路制造股份有限公司 半导体装置
CN107785248A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN109390408A (zh) * 2017-08-11 2019-02-26 三星电子株式会社 半导体装置
CN111834445A (zh) * 2019-04-22 2020-10-27 格芯公司 场效应晶体管的金属栅极及方法
CN112490291A (zh) * 2015-05-22 2021-03-12 台湾积体电路制造股份有限公司 半导体器件结构的结构和形成方法
CN112687544A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 鳍式场效应晶体管器件及其形成方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425048B2 (en) * 2013-11-06 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for semiconductor device structure
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
KR102276642B1 (ko) * 2014-07-28 2021-07-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9799565B2 (en) 2014-12-24 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with gate
US9627277B2 (en) * 2015-06-09 2017-04-18 International Business Machines Corporation Method and structure for enabling controlled spacer RIE
US9660084B2 (en) 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US9660050B1 (en) 2015-11-25 2017-05-23 International Business Machines Corporation Replacement low-k spacer
US10008574B2 (en) * 2015-11-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method of fabricating the same
US10497701B2 (en) 2015-12-16 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10283605B2 (en) * 2016-01-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd Self-aligned metal gate etch back process and device
CN107275214A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10121873B2 (en) 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
CN107731673A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102387465B1 (ko) 2017-03-09 2022-04-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10297663B2 (en) 2017-04-19 2019-05-21 International Business Machines Corporation Gate fill utilizing replacement spacer
US10658486B2 (en) * 2017-05-18 2020-05-19 Taiwan Semiconductor Manufacutring Co., Ltd. Mitigation of time dependent dielectric breakdown
US10418453B2 (en) * 2017-11-22 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Forming metal contacts on metal gates
KR102432655B1 (ko) 2017-12-21 2022-08-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10529823B2 (en) * 2018-05-29 2020-01-07 International Business Machines Corporation Method of manufacturing a semiconductor device having a metal gate with different lateral widths between spacers
US20200052106A1 (en) * 2018-08-10 2020-02-13 Globalfoundries Inc. Methods, apparatus, and system to control gate height and cap thickness across multiple gates
US11031490B2 (en) 2019-06-27 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Fabrication of field effect transistors with ferroelectric materials
US11018256B2 (en) * 2019-08-23 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Selective internal gate structure for ferroelectric semiconductor devices
DE102020114867B4 (de) 2020-01-29 2025-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren
US11430865B2 (en) 2020-01-29 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11398384B2 (en) 2020-02-11 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing a transistor gate by non-directional implantation of impurities in a gate spacer
DE102020126070B4 (de) * 2020-03-31 2025-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Kontaktbildungsverfahren und entsprechende struktur
KR102805178B1 (ko) * 2020-07-07 2025-05-08 삼성전자주식회사 반도체 장치
EP4310889B1 (en) 2022-06-07 2024-10-09 Changxin Memory Technologies, Inc. Semiconductor structure and preparation method therefor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503350A (zh) * 2002-11-20 2004-06-09 �Ҵ���˾ 制造多重阈值的方法和工艺
US20110127589A1 (en) * 2009-12-02 2011-06-02 Yi-Wei Chen Semiconductor structure haivng a metal gate and method of forming the same
US20120088359A1 (en) * 2010-10-12 2012-04-12 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN102468180A (zh) * 2010-11-17 2012-05-23 台湾积体电路制造股份有限公司 金属栅极晶体管、集成电路、系统及其制造方法
US20120146148A1 (en) * 2010-12-14 2012-06-14 Renesas Electronics Corporation Semiconductor integrated circuit device
CN102569076A (zh) * 2010-12-08 2012-07-11 中国科学院微电子研究所 一种半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
US8779530B2 (en) * 2009-12-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a field effect transistor
US8497212B2 (en) * 2011-02-28 2013-07-30 Globalfoundries Inc. Filling narrow openings using ion beam etch
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503350A (zh) * 2002-11-20 2004-06-09 �Ҵ���˾ 制造多重阈值的方法和工艺
US20110127589A1 (en) * 2009-12-02 2011-06-02 Yi-Wei Chen Semiconductor structure haivng a metal gate and method of forming the same
US20120088359A1 (en) * 2010-10-12 2012-04-12 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN102468180A (zh) * 2010-11-17 2012-05-23 台湾积体电路制造股份有限公司 金属栅极晶体管、集成电路、系统及其制造方法
CN102569076A (zh) * 2010-12-08 2012-07-11 中国科学院微电子研究所 一种半导体器件及其制造方法
US20120146148A1 (en) * 2010-12-14 2012-06-14 Renesas Electronics Corporation Semiconductor integrated circuit device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057803B (zh) * 2015-04-01 2021-01-01 三星电子株式会社 具有在隔离区上的间隔件的半导体器件
CN106057803A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 具有在隔离区上的间隔件的半导体器件
US12002872B2 (en) 2015-05-22 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
CN112490291A (zh) * 2015-05-22 2021-03-12 台湾积体电路制造股份有限公司 半导体器件结构的结构和形成方法
CN107170824B (zh) * 2016-03-07 2022-08-30 台湾积体电路制造股份有限公司 半导体装置
CN107170824A (zh) * 2016-03-07 2017-09-15 台湾积体电路制造股份有限公司 半导体装置
CN107785248B (zh) * 2016-08-25 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107785248A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN109390408A (zh) * 2017-08-11 2019-02-26 三星电子株式会社 半导体装置
CN109390408B (zh) * 2017-08-11 2023-12-29 三星电子株式会社 半导体装置
CN111834445A (zh) * 2019-04-22 2020-10-27 格芯公司 场效应晶体管的金属栅极及方法
CN112687544A (zh) * 2019-10-18 2021-04-20 台湾积体电路制造股份有限公司 鳍式场效应晶体管器件及其形成方法
CN112687544B (zh) * 2019-10-18 2025-05-16 台湾积体电路制造股份有限公司 鳍式场效应晶体管器件及其形成方法
US12369348B2 (en) 2019-10-18 2025-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor device and method of forming the same

Also Published As

Publication number Publication date
US20140231885A1 (en) 2014-08-21
CN104009003B (zh) 2017-01-11
KR20140104890A (ko) 2014-08-29
KR101595932B1 (ko) 2016-02-19
DE102013220852B4 (de) 2015-12-24
DE102013220852A1 (de) 2014-08-21
TWI525715B (zh) 2016-03-11
US8835244B2 (en) 2014-09-16
TW201434093A (zh) 2014-09-01
SG2013068614A (en) 2014-09-26

Similar Documents

Publication Publication Date Title
CN104009003B (zh) 集成电路及制造具有金属栅极电极的集成电路的方法
CN109727916B (zh) 半导体装置的制造方法
TWI641056B (zh) 半導體裝置的形成方法與ｎ型通道之半導體場效電晶體
CN102148236B (zh) 半导体元件及其制造方法
CN106252410B (zh) 包括具有间隙或空隙的栅极间隔件的器件及其形成方法
CN107170825B (zh) 半导体器件、鳍式场效晶体管器件及其形成方法
CN106206270B (zh) 半导体器件及其制作方法
US20150076624A1 (en) Integrated circuits having smooth metal gates and methods for fabricating same
CN106981516A (zh) 半导体元件
US10262894B2 (en) FinFET device and method for forming the same
US9412837B2 (en) Methods of manufacturing semiconductor devices
TW201546961A (zh) 半導體裝置中使用替代金屬閘程序以形成自我對準接觸窗之方法
CN107346782B (zh) 鳍型场效应晶体管及其制造方法
US20150357425A1 (en) Buried source-drain contact for integrated circuit transistor devices and method of making same
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
TW202205596A (zh) 半導體裝置
US9653364B1 (en) FinFET device and method of forming the same
KR102400361B1 (ko) 반도체 소자 및 그 제조 방법
TWI889014B (zh) 半導體元件及其製造方法
TWI670770B (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
US8466013B2 (en) Method for manufacturing a semiconductor structure
CN107039434A (zh) 鳍式场效应晶体管器件
TWI850731B (zh) 半導體裝置及其製造方法
CN119947151A (zh) 纳米结构场效应晶体管器件及其形成方法
TW202209425A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant