[go: up one dir, main page]

CN107039434A - 鳍式场效应晶体管器件 - Google Patents

鳍式场效应晶体管器件 Download PDF

Info

Publication number
CN107039434A
CN107039434A CN201611110670.4A CN201611110670A CN107039434A CN 107039434 A CN107039434 A CN 107039434A CN 201611110670 A CN201611110670 A CN 201611110670A CN 107039434 A CN107039434 A CN 107039434A
Authority
CN
China
Prior art keywords
layer
gate stack
dielectric layer
gate
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611110670.4A
Other languages
English (en)
Inventor
张哲诚
林志翰
曾鸿辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039434A publication Critical patent/CN107039434A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/283—
    • H10W20/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

揭露鳍式场效应晶体管器件及其形成方法。一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层、遮蔽层、第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨至少一个鳍片。第一应变层以及第二应变层分别在第一栅堆叠以及第二栅堆叠侧边。遮蔽层在第二栅堆叠上方以及在第一栅堆叠的顶表面及侧壁上方，且在第一栅堆叠的顶角周围不连续。第一连接件通过遮蔽层且电连接到第一应变层。第二连接件通过遮蔽层且电连接到第二应变层。此外，第二连接件的宽度大于第一连接件的宽度。

Description

鳍式场效应晶体管器件
技术领域
本发明实施例是涉及鳍式场效应晶体管(FinFET)器件及其形成方法。
背景技术
半导体集成电路(IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相较于前一世代，下一世代的IC体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小器件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。
这种按比例缩小增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。举例来说，引进例如鳍式场效应晶体管的三维晶体管来代替平面晶体管。尽管现有的鳍式场效应晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。
发明内容
根据本发明的一些实施例，一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层、遮蔽层、第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨至少一个鳍片。第一应变层以及第二应变层分别在第一栅堆叠以及第二栅堆叠侧边。遮蔽层在第二栅堆叠上方以及在第一栅堆叠的顶表面及侧壁上方，且在第一栅堆叠的顶角周围不连续。第一连接件通过遮蔽层且电连接到第一应变层。第二连接件通过遮蔽层且电连接到第二应变层。此外，第二连接件的宽度大于第一连接件的宽度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明实施例的各个方面。请注意，根据产业中的标准实务，各种特征未按比例绘制。实际上，为了清楚地讨论，各种特征的尺寸可以任意地增大或减小。
图1A到图1G为根据一些实施例的鳍式场效应晶体管器件的形成方法的示意性横截面图。
图2为根据替代性实施例的鳍式场效应晶体管器件的示意性横截面图。
图3为根据一些实施例的鳍式场效应晶体管器件的形成方法的流程图。
图4为根据又一些替代性实施例的鳍式场效应晶体管器件的示意性横截面图。
具体实施方式
以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述构件以及布置的特定实例以简化本发明。当然，这些构件以及布置仅为实例且并不意图进行限制。举例来说，在以下描述中，第二特征在第一特征上方或上的形成可包括第二特征与第一特征直接接触地形成的实施例，且还可包括额外特征可在第二特征与第一特征之间形成使得第二特征与第一特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考数字及/或字母。此重复是出于简单以及清楚的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。
另外，空间相对术语(例如“在...之下”、“在...下方”、“下部”、“在...上”、“在...上方”、“在...之上”、“上部”以及类似者)可在本文中使用以易于描述图中所说明的一个构件或特征与另一构件或特征的关系。除图中所描绘的定向以外，空间相对术语意图涵盖在使用或操作中的器件的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
图1A到图1G为根据一些实施例的鳍式场效应晶体管器件的形成方法的示意性横截面图。
参看图1A，提供具有一或多个鳍片102的衬底100。在一些实施例中，衬底100包括含硅衬底、绝缘体上硅(silicon-on-insulator；SOI)衬底或由其它合适的半导体材料形成的衬底。取决于设计要求，衬底100可为P型衬底或N型衬底且其中可具有掺杂区。掺杂区可经配置以用于N型鳍式场效应晶体管器件或P型鳍式场效应晶体管器件。在一些实施例中，衬底100上形成有隔离层。具体来说，隔离层覆盖鳍片102的下部且暴露鳍片102的上部。在一些实施例中，隔离层为浅沟槽隔离(shallow trench isolation；STI)结构。
此外，衬底100具有彼此相邻的第一区10以及第二区20。在一些实施例中，第一区10以及第二区20具有不同图案密度。在一些实施例中，第一区10中的图案密度大于第二区20中的图案密度。在一些实施例中，第一区10中的间距(pitch)P1小于第二区20中的间距P2。在一些实施例中，间距为特征线宽加上特征线之间的中间空间，或定义为重复构件之间的距离。在一些实施例中，间距定义为从一个栅堆叠的第一侧(例如，左侧)到下一个栅堆叠的第一侧(例如，左侧)的距离。在一些实施例中，第二区20中的间距P2为第一区10中的间距P1的至少约1.5倍、2倍或20倍。在一些实施例中，举例来说，间距P1不超过约14nm或不超过约10nm。
在一些实施例中，在第一区10中，衬底100具有形成于其上的至少两个第一栅堆叠111、形成于其中的第一应变层106，以及形成在第一栅堆叠111侧边及第一应变层106上方的第一介电层108。在一些实施例中，在第二区20中，衬底100具有形成于其上的至少两个第二栅堆叠211、形成于其中的第二应变层206，以及形成在第二栅堆叠211侧边及第二应变层206上方的第二介电层208。
在一些实施例中，第一栅堆叠111中的每一者定义为包括第一金属栅极112、在第一金属栅极112与衬底100之间的第一栅介电层110，以及在第一金属栅极112的侧壁上的第一间隙壁104。在一些实施例中，第二栅堆叠211中的每一者定义为包括第二金属栅极212、在第二金属栅极212与衬底100之间的第二栅介电层210，以及在第二金属栅极212的侧壁上的第二间隙壁204。
在一些实施例中，形成图1A的第一区10的中间结构的方法包括：形成横跨鳍片102的至少两个第一虚拟栅堆叠；在第一虚拟栅堆叠的侧壁上形成第一间隙壁104；在每一鳍片102的两侧处形成第一应变层106；在第一虚拟栅堆叠侧边以及第一应变层106上方形成第一介电层108；以及用第一金属栅堆叠替换第一虚拟栅堆叠。在一些实施例中，形成图1A的第二区20的中间结构的方法包括：形成横跨鳍片102的至少两个第二虚拟栅堆叠；在第二虚拟栅堆叠的侧壁上形成第二间隙壁204；在每一鳍片102的两侧处形成第二应变层206；在第二虚拟栅堆叠侧边以及第二应变层206上方形成第二介电层208；以及用第二金属栅堆叠替换第二虚拟栅堆叠。
在一些实施例中，第一虚拟栅堆叠以及第二虚拟栅堆叠包括含硅材料，例如多晶硅、非晶硅或其组合。在一些实施例中，第一虚拟栅堆叠以及第二虚拟栅堆叠的延伸方向不同于(例如，垂直于)鳍片102的延伸方向。在一些实施例中，形成第一虚拟栅堆叠以及第二虚拟栅堆叠的方法包括在衬底100上形成堆叠层，并用光刻以及蚀刻工艺来图案化堆叠层。
在一些实施例中，第一间隙壁104以及第二间隙壁204包括含氮介电材料、含碳介电材料或两者，且第一间隙壁104以及第二间隙壁204具有小于约10或甚至小于约5的介电常数。在一些实施例中，第一间隙壁104以及第二间隙壁204包括SiN、SiCN、SiOCN、SiOR(其中R为例如CH3、C2H5或C3H7的烷基)、SiC、SiOC、SiON、其组合或其类似者。在一些实施例中，形成第一间隙壁104以及第二间隙壁204的方法包括在衬底100上形成间隙壁材料层，并通过各向异性蚀刻工艺来部分移除间隙壁材料层。
在一些实施例中，两个第一应变层106形成在第一虚拟栅堆叠中的每一者侧边，且第一应变层106中的一者在相邻第一虚拟栅堆叠之间。在一些实施例中，两个第二应变层206形成在第二虚拟栅堆叠中的每一者侧边，且第二应变层206中的一者在相邻第二虚拟栅堆叠之间。在一些实施例中，第一应变层106以及第二应变层206包括硅锗(SiGe)以用于P型鳍式场效应晶体管器件。在替代性实施例中，第一应变层106以及第二应变层206包括碳化硅(SiC)、磷酸硅(SiP)、SiCP或SiC/SiP多层结构以用于N型鳍式场效应晶体管器件。在形成第一应变层106以及第二应变层206之后，可通过硅化第一应变层106以及第二应变层206的顶部来形成硅化物区。在一些实施例中，可按需要使第一应变层106以及第二应变层206任选地植入P型掺杂剂或N型掺杂剂。在一些实施例中，形成第一应变层106以及第二应变层206的方法包括在鳍片102中形成凹陷并从凹陷生长外延层。在一些实施例中，第一应变层106以及第二应变层206可被称作“源极/漏极区”。
在一些实施例中，第一介电层108以及第二介电层208包括：氮化物，例如氮化硅；氧化物，例如氧化硅、磷硅酸盐玻璃(PSG)、硼硅玻璃(BSG)、硼掺杂型磷硅酸盐玻璃(BPSG)；其组合或其类似者。在一些实施例中，在形成第一应变层106的步骤之后且在形成第一介电层108的步骤之前形成第一终止层107，且在形成第二应变层206的步骤之后且在形成第二介电层208的步骤之前形成第二终止层207。在一些实施例中，第一终止层107以及第二终止层207包括SiN、SiC或其类似者。在一些实施例中，第一终止层107以及第二终止层207被称作“接触蚀刻终止层(contact etch stop layer；CESL)”。在一些实施例中，在形成第一应变层106以及第二应变层206的步骤之后，通过合适沉积技术(例如旋转涂布、CVD、流动式CVD、PECVD、ALD、其组合或其类似者)将终止材料层以及介电材料层形成于衬底100上，所述终止材料层以及介电材料层填充第一虚拟栅堆叠之间的间隙以及第二虚拟栅堆叠之间的间隙。此后，通过例如CMP的合适技术来平坦化终止材料层以及介电材料层，直至暴露第一虚拟栅堆叠以及第二虚拟栅堆叠的顶部为止。在一些实施例中，第一介电层108以及第二介电层208的顶表面实质上与第一虚拟栅堆叠以及第二虚拟栅堆叠的顶表面齐平。
在一些实施例中，用第一金属栅堆叠以及第二金属栅堆叠替换第一虚拟栅堆叠以及第二虚拟栅堆叠。在一些实施例中，移除第一虚拟栅堆叠以及第二虚拟栅堆叠以在第一介电层108以及第二介电层208中形成第一栅沟槽以及第二栅沟槽，接着，于第一栅沟槽以及第二栅沟槽中形成第一金属栅堆叠以及第二金属栅堆叠。在一些实施例中，形成第一金属栅堆叠以及第二金属栅堆叠的方法包括用CVD、PVD、电镀或合适工艺形成堆叠层，接着，执行CMP工艺以移除第一栅沟槽以及第二栅沟槽外部的堆叠层。在一些实施例中，第一介电层108以及第二介电层208的顶表面实质上与第一以及第二金属栅堆叠或第一栅堆叠111以及第二栅堆叠211的顶表面齐平。
在一些实施例中，第一金属栅堆叠中的每一者包括第一栅介电层110以及在第一栅介电层110上的第一金属栅极112(或称为“替换栅极”)，且第二金属栅堆叠中的每一者包括第二栅介电层210以及在第二栅介电层210上的第二金属栅极212(或称为“替换栅极”)。在一些实施例中，第一以及第二金属栅堆叠的延伸方向不同于(例如，垂直于)鳍片102的延伸方向。在一些实施例中，第一栅介电层110中的每一者环绕对应的第一金属栅极112的侧壁以及底部且在每一鳍片102的顶部以及侧壁上，且第二栅介电层210中的每一者环绕对应的第二金属栅极212的侧壁以及底部且在每一鳍片102的顶部以及侧壁上，如图1A中所示。在一些实施例中，例如氧化硅层的界面层形成于鳍片102与第一栅介电层110之间以及鳍片102与第二栅介电层210之间。
在一些实施例中，第一栅介电层110以及第二栅介电层210中的每一者包括具有大于约10的介电常数的高k材料。在一些实施例中，高k材料包括金属氧化物，例如，ZrO2、Gd2O3、HfO2、BaTiO3、Al2O3、LaO2、TiO2、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO、其组合或合适的材料。在替代性实施例中，第一栅介电层110以及第二栅介电层210可任选地包括硅酸盐(silicate)，例如HfSiO、LaSiO、AlSiO、其组合或合适材料。
在一些实施例中，第一金属栅极112以及第二金属栅极212中的每一者包括适于形成金属栅极或其部分的金属材料。在一些实施例中，第一金属栅极112以及第二金属栅极212中的每一者包括功函数金属层以及在功函数金属层上的填充金属层。在一些实施例中，功函数金属层为P型功函数金属层，其提供适当地执行P型鳍式场效应晶体管器件的栅电极。P型功函数金属层包括TiN、WN、TaN、导电金属氧化物及/或合适材料。在替代性实施例中，功函数金属层为N型功函数金属层，其提供适当地执行N型鳍式场效应晶体管器件的栅电极。N型功函数金属层包括TiAl、TiAlN或TaCN、导电金属氧化物及/或合适材料。填充金属层包括铜(Cu)、铝(Al)、钨(W)或合适材料。在一些实施例中，第一金属栅极112以及第二金属栅极212中的每一者可还包括衬层、界面层、晶种层、粘附层、阻挡层、其组合或其类似者。
上文实施例中，第一区10以及第二区20中的类似构件/层均为同时形成，其是出于说明的目的提供，且不应理解为限制本发明实施例。在替代性实施例中，根据工艺要求，第一区10以及第二区20中的类似构件/层为各自单独地形成。换句话说，第一区10以及第二区20中的类似构件/层可形成有不同材料、厚度、大小、形状及/或性质。
参看图1B，形成掩模层114以覆盖非目标区域(例如，第二介电层208)并暴露目标区域(例如，第一介电层108)。在一些实施例中，掩模层114覆盖第二区20并暴露第一区10。在一些实施例中，掩模层114经配置以覆盖随后形成的较大开口的预期位置，并暴露随后形成的较小开口的预期位置。举例来说，掩模层114覆盖第二介电层208并暴露第一介电层108。在一些实施例中，掩模层114包括光刻胶层且是通过光刻工艺形成。
此后，使用掩模层114作为掩模来部分移除第一介电层108，使得剩余第一介电层108a的顶表面低于第二介电层208的顶表面。在一些实施例中，第一介电层108的部分移除步骤包括执行回蚀刻工艺。在一些实施例中，在回蚀刻工艺期间，以相比第一金属栅极112、第一间隙壁104以及第一终止层107快得多的速率蚀刻第一介电层108。具体来说，回蚀刻工艺移除部分第一介电层108，而使第一金属栅极112、第一间隙壁104以及第一终止层107实质上完好。在一些实施例中，回蚀刻工艺移除第一介电层108的厚度的约20％到约60％。在对第一介电层108进行部分移除步骤之后，凹陷105形成于相邻第一栅堆叠111之间，并由相邻第一间隙壁104以及第一介电层108a环绕。在一些实施例中，凹陷105暴露出第一终止层107的上部。接着，移除掩模层114。
参看图1C，遮蔽层116形成于衬底100上的第一区10以及第二区20中，从而覆盖凹陷105的表面。在一些实施例中，遮蔽层116经配置以在以下接触孔定义步骤期间保护第一金属栅极112以及第二金属栅极212免于受损。在一些实施例中，遮蔽层116充当栅极保护层，因此，第一栅堆叠111以及第二栅堆叠211中的每一者并不包括常规的顶盖层或硬掩模层。在一些实施例中，遮蔽层116毯覆式形成于第一栅堆叠111以及第二栅堆叠211上，以及第一介电层108a以及第二介电层208上。具体来说，遮蔽层116形成为与第一金属栅极112、第二金属栅极212、第一间隙壁104、第二间隙壁204、第一介电层108a以及第二介电层208实体接触(physical contact)。在一些实施例中，遮蔽层116与第一栅介电层110以及第二栅介电层210实体接触，如图1B中所示。在替代性实施例中，遮蔽层116未与第一栅介电层110以及第二栅介电层210实体接触。
在一些实施例中，遮蔽层116包括SiN、SiC、SiCN、SiON、SiCON、其组合或其类似者，且是通过合适沉积技术形成，例如化学气相沉积(CVD)、等离子增强型CVD(PECVD)、原子层沉积(ALD)、远程等离子ALD(RPALD)、等离子增强型ALD(PEALD)、其组合或其类似者。在一些实施例中，遮蔽层116具有约5埃到100埃的厚度。
参看图1D，形成掩模层118以覆盖非目标区域(例如，第二栅堆叠211的顶角(topcorners)TC2)并暴露目标区域(例如，第一栅堆叠111的顶角TC1)。在一些实施例中，掩模层118覆盖第二区20并暴露第一区10。在一些实施例中，掩模层114包括光刻胶层且是通过光刻工艺形成。
此后，使用掩模层118作为掩模，在第一栅堆叠111的顶角TC1周围对遮蔽层116执行削减工艺(trimming process)。具体来说，执行削减工艺以对第一栅堆叠111的顶角TC1上方以及周围的薄膜进行圆化(round)。在一些实施例中，削减工艺包括执行例如干式蚀刻的蚀刻工艺。在一些实施例中，在削减工艺之后，遮蔽层116在第一栅堆叠111的顶角TC1周围不连续。具体来说，第一区10中的遮蔽层116断裂成彼此分离的第一遮蔽部分116a以及第二遮蔽部分116b。在一些实施例中，第一遮蔽部分116a在第一栅堆叠111的表面上，且第二遮蔽部分116b在凹陷105的表面上。具体来说，第一遮蔽部分116a与第一栅堆叠111的第一金属栅极112实体接触，且第二遮蔽部分116b在介电层108a的表面上。在一些实施例中，在削减工艺之后，第一终止层107的顶部经圆化且由遮蔽层116暴露出。换句话说，削减工艺同时削减第一终止层107的顶部，使得第一终止层107在第一栅堆叠111的顶角TC1周围具有倾斜顶部(inclined top)。
应注意，在削减工艺之后，在第一栅堆叠111的顶角TC1上方以及周围的薄膜经圆化(rounded)，而在第二栅堆叠211的顶角TC2上方以及周围的薄膜实质上完好(substantially intact)。在一些实施例中，在削减工艺之后，遮蔽层106在第一栅堆叠111的顶角TC1周围不连续，而在第二栅堆叠211的顶角TC2周围是连续的。接着，移除掩模层118。
参看图1E，第三介电层120形成于遮蔽层116上。在一些实施例中，第三介电层120毯覆式形成于第一区10以及第二区20中的遮蔽层116上。具体来说，第三介电层120覆盖第一区10中的第一遮蔽部分116a、第二遮蔽部分116b以及第一终止层107的倾斜顶部，且覆盖第二区20中的遮蔽层116。在一些实施例中，第三介电层120包括相同于第一介电层108a以及第二介电层208的材料。在替代性实施例中，第一介电层108a、第二介电层208以及第三介电层120由不同材料制成。在一些实施例中，第三介电层120包括：氮化物，例如氮化硅；氧化物，例如氧化硅、PSG、BSG、BPSG；其组合或其类似者，且其通过合适沉积技术形成，例如旋转涂布、CVD、流动式CVD、PECVD、ALD、其组合或其类似者。
参看图1F，图案化或部分移除第三介电层120、遮蔽层116、第一介电层108a、第二介电层208、第一终止层107以及第二终止层207，以便形成对应于第一区10中的第一应变层106的第一开口122(或称为“接触孔”)，以及形成对应于第二区20中的第二应变层206的第二开口222(或称为“接触孔”)。在一些实施例中，图案化步骤包括执行蚀刻工艺。
在一些实施例中，在形成第三介电层120之后，在第三介电层120上形成具有多个不同大小开口的硬掩模层。在一些实施例中，硬掩模层的开口对应于随后形成的接触孔的预期位置。在一些实施例中，硬掩模层包括光刻胶材料、介电材料或其组合，且是通过CVD、ALD、旋转涂布、其组合或其类似者形成。此后，使用硬掩模层作为蚀刻掩模，移除部分第三介电层120、部分遮蔽层116、部分第一介电层108a、部分第二介电层208、部分第一终止层107以及部分第二终止层207。
在一些实施例中，第一开口122中的每一者穿过第三介电层120、遮蔽层116的第二遮蔽部分116b、第一介电层108a以及第一终止层107，并暴露对应的第一应变层106，且第二开口222中的每一者穿过第三介电层120、遮蔽层116、第二介电层208以及第二终止层207，并暴露对应的第二应变层206。在一些实施例中，第一开口122以及第二开口222具有倾斜侧壁，如图1F中所示。在替代性实施例中，第一开口122以及第二开口222中的至少一些具有实质上垂直侧壁。此外，第一开口122以及第二开口222的形状可按需要为圆形、椭圆形、正方形、矩形、条形、多边形或任何形状。
在一些实施例中，第一开口122的高宽比(aspect ratio)大于第二开口222的高宽比。在一些实施例中，开口的高宽比定义为最长侧与最短侧的比率。举例来说，开口的高宽比定义为高度与宽度的比率。在一些实施例中，第一开口122的高宽比(高度H1/宽度W1)介于约1到20的范围内。
在一些实施例中，第二开口222的尺寸(例如，宽度)大于第一开口122的尺寸(例如，宽度)。在一些实施例中，第二开口222的宽度W2为第一开口122的宽度W1的至少约1.5倍、2倍或甚至20倍。
参看图1G，第一连接件124形成于第一开口122中，且第二连接件224形成于第二开口222中。在一些实施例中，第一连接件124以及第二连接件224意图表示电连接到第一应变层106以及第二应变层206的任何类型的导电材料以及结构。在一些实施例中，第一连接件124形成为通过第三介电层120、遮蔽层116、第一介电层108a以及第一终止层107并电连接到第一应变层106，且第二连接件224形成为通过第三介电层120、遮蔽层116、第二介电层208以及第二终止层207并电连接到第二应变层206。
在一些实施例中，第一连接件124以及第二连接件224包括金属，例如钨、铜、其合金或具有合适电阻以及间隙填充能力的任何金属材料。在一些实施例中，通过溅镀、CVD、电化学镀(ECP)、其组合或其类似者将金属材料层形成于衬底100上，所述金属材料层填充于第一开口122以及第二开口222中。本文中，在第一栅堆叠111的顶角TC1周围的经圆化薄膜确保在金属材料层的形成步骤中进行较好填充以及步阶覆盖(step coverage)。接着，执行例如CMP的平坦化步骤以移除部分金属材料层，直至暴露第三介电层120的顶部为止。在一些实施例中，第一连接件124以及第二连接件224的顶部实质上与第三介电层120的顶部共平面。因此，完成鳍式场效应晶体管器件1。
当器件具备较小接触件以及较大接触件时，归因于微负载效应(micro-loadingeffect)或高宽比相依性蚀刻(aspect-ratio dependent etching；ARDE)效应，用于较小接触件的工艺裕度通常比用于较大接触件的工艺裕度窄。因此，当通过常规方法定义具有不同大小的接触孔时，通常发生较大接触孔的过度蚀刻及/或较小接触孔的不佳轮廓(profile)。然而，在本发明中观察不到此种问题。具体来说，在一些实施例中，在较小接触区(而不在较大接触区)中部分蚀刻一个介电层，接着，在所述一个介电层上方形成遮蔽层以及另一个介电层，然后，对薄膜堆叠进行接触孔蚀刻步骤。通过此种方式，在较小接触区中的薄膜堆叠的蚀刻速率可实质上相同于在较大接触区中的薄膜堆叠的蚀刻速率，因此较小以及较大接触孔两者都可具备较好的蚀刻轮廓，且因此较小以及较大接触件两者都可形成有经改良的性质。
此外，在本发明实施例中，在接触孔蚀刻步骤之前执行削减工艺以对随后形成的接触孔的预期位置周围的尖锐转角(sharp corners)进行圆化。此削减工艺有益于加宽蚀刻工艺裕度，这是因为较少聚合物累积于经圆化转角上，且因此获得较好的蚀刻轮廓。
在一些实施例中，在削减工艺之后，第一栅堆叠111的顶角TC1上方以及周围的薄膜(例如，遮蔽层116以及第一终止层107)经圆化，而第一栅堆叠111的顶角TC1自身仍保持为与第二栅堆叠211的顶角TC2一样尖锐，如图1D到图1G中所示。然而，本发明不限于此。在替代性实施例中，在削减工艺期间还圆化并暴露第一栅堆叠111的第一间隙壁104的顶部，如图2中所示。在图2的鳍式场效应晶体管器件2中，第一栅堆叠111的顶角TC1比第二栅堆叠211的顶角TC2更加圆化。在一些实施例中，第一栅堆叠111的顶角TC1经圆化，而第二栅堆叠211的顶角TC2保持尖锐。
可参考图3的流程图简明地说明图1A到1G中的上文所提及工艺步骤。
在步骤300处，提供具有第一区10以及第二区20的衬底100，其中在第一区10中，衬底100具有形成于其上的第一栅堆叠111、形成于其中的第一应变层106，以及形成在第一栅堆叠111侧边及第一应变层106上方的第一介电层108a，且在第二区20中，衬底100具有形成于其上的第二栅堆叠211、形成于其中的第二应变层206，以及形成在第二栅堆叠211侧边及第二应变层206上方的第二介电层208，如图1A中所示。在一些实施例中，第一区10中的间距P1小于第二区20中的间距P2。
在步骤302处，对第一介电层108执行回蚀刻工艺，如图1B中所示。在一些实施例中，在回蚀刻工艺之后，剩余第一介电层108a的顶表面低于第二介电层208的顶表面。
在步骤304处，在第一栅堆叠111、第一介电层108a、第二栅堆叠211以及第二介电层208上方形成遮蔽层116，如图1C中所示。
在步骤306处，在第一栅堆叠111的顶角TC1周围对遮蔽层116执行削减工艺，如图1D中所示。在一些实施例中，在削减工艺之前形成掩模层118以覆盖第二区20并暴露第一区10。在一些实施例中，在削减工艺之后，遮蔽层116在第一栅堆叠的顶角TC1周围不连续。接着，在削减工艺之后移除掩模层118。在一些实施例中，在削减工艺之后，仅对第一栅堆叠111的顶角TC1上方以及周围的薄膜进行圆化，如图1D中所示。在替代性实施例中，不仅对第一栅堆叠111的顶角TC1上方以及周围的薄膜进行圆化，且还对第一栅堆叠111的顶角TC1自身进行圆化，如图2中所示。在此情况下，第一栅堆叠111的顶角TC1比第二栅堆叠211的顶角TC2更加圆化。
在步骤308处，在遮蔽层116上方形成第三介电层120，如图1E中所示。
在步骤310处，形成通过第三介电层120、遮蔽层116以及第一介电层108a且电连接到第一应变层106的第一连接件124，并形成通过第三介电层120、遮蔽层116以及第二介电层208且电连接到第二应变层206的第二连接件224，其中第二连接件224的宽度W2大于第一连接件124的宽度W1，如图1F以及图1G中所示。因此，以所描述工艺步骤完成本发明的鳍式场效应晶体管器件。然而，不限于在用于制造鳍式场效应晶体管器件的上文步骤当中添加一或多个额外步骤。
在一些实施例中，本发明的鳍式场效应晶体管器件包括具有至少一个鳍片102的衬底100、第一栅堆叠111以及第二栅堆叠211、第一应变层106以及第二应变层206、第一介电层108a以及第二介电层208，以及第一连接件124以及第二连接件224。第一栅堆叠111以及第二栅堆叠211横跨至少一个鳍片102。第一应变层106以及第二应变层206分别在第一栅堆叠111以及第二栅堆叠211侧边。第一介电层108a以及第二介电层208分别在第一应变层106以及第二应变层206上方。此外，第一介电层108a的顶表面低于第二介电层208的顶表面。在一些实施例中，第二介电层208、第二栅堆叠211以及第一栅堆叠111的顶表面实质上共平面且处于高于第一介电层108a的顶表面的水平(level)。第一连接件124通过第一介电层108a且电连接到第一应变层106。第二连接件224通过第二介电层208且电连接到第二应变层206。此外，第二连接件224的宽度W2大于第一连接件124的宽度W1。在一些实施例中，第二连接件224的宽度W2为第一连接件124的宽度W1的至少约1.5倍。在一些实施例中，第一连接件124的高宽比大于约3。
在一些实施例中，本发明的鳍式场效应晶体管器件还包括遮蔽层116以及第三介电层120。遮蔽层116在第一栅堆叠111以及第二栅堆叠211上方，且在第一介电层108a以及第二介电层208上方。在一些实施例中，第一区10中的遮蔽层116在第一栅堆叠111的顶表面以及侧壁上方，且在第一栅堆叠111的顶角TC1周围不连续，如图1G以及图2中所示。第三介电层120在遮蔽层116上方。第一连接件124以及第二连接件224还通过遮蔽层116以及第三介电层120。在一些实施例中，遮蔽层116包括SiN、SiC、SiCN、SiON、SiCON或其组合。在一些实施例中，遮蔽层116包括具有不同于第一介电层108a、第二介电层208或第三介电层120的蚀刻速率的材料。
在一些实施例中，第一区10中的遮蔽层116包括在第一栅堆叠111的顶角TC1处彼此分离的第一遮蔽部分116a以及第二遮蔽部分116b，其中第一遮蔽部分116a接触第一栅堆叠111的第一金属栅极112，且第二遮蔽部分116b接触相邻第一连接件124，如图1G以及图2中所示。具体来说，第二遮蔽部分116b形成为第一栅堆叠111与第一连接件124之间的间隙壁，且环绕相邻第一连接件124的部分侧壁。在第一区10中的遮蔽层116的第一遮蔽部分116a以及第二遮蔽部分116b一起充当栅极保护掩模，以在接触孔定义步骤期间保护第二金属栅极212免于受损。
在一些实施例中，本发明的鳍式场效应晶体管器件还包括第一终止层107。第一终止层107在第一连接件124与第一栅堆叠111的第一间隙壁104之间，且遮蔽层106在第一栅堆叠111的顶角TC1周围暴露第一终止层107的倾斜顶部，如图1G以及图2中所示。
在一些实施例中，第一栅堆叠111的顶角TC1实质上与第二栅堆叠211的顶角TC2一样尖锐，但在第一栅堆叠111的顶角TC1上方以及周围的薄膜(例如，第一终止层107以及遮蔽层106)经圆化，如图1G中所示。
在替代性实施例中，第一栅堆叠111的顶角TC1比第二栅堆叠211的顶角TC2更加圆化，如图2中所示。具体来说，不仅对第一栅堆叠111的顶角TC1上方以及周围的薄膜(例如，第一终止层107以及遮蔽层106)进行圆化，且还对第一栅堆叠111的顶角TC1(例如，第一间隙壁104的顶部)自身进行圆化。
在一些实施例中，第二区20中的遮蔽层116横向地延伸且接触第二连接件224。第二区20中的遮蔽层116充当栅极保护掩模，以在接触孔定义步骤期间保护第二金属栅极212免于受损。
在一些实施例中，遮蔽层116与第一连接件124“面接触(surface contact)”，而与第二连接件224“点接触(point contact)”，如图1G以及图2中所示。具体来说，遮蔽层116与第一连接件124之间的接触面积大于遮蔽层116与第二连接件224之间的接触面积。然而，本发明不限于此。在替代性实施例中，遮蔽层116与第一连接件124以及第二连接件224中的每一者“点接触”，如图4中所示。
上文实施例中，栅介电层、金属栅极、间隙壁、第一到第三介电层、遮蔽层以及连接件中的每一者均为单层，其是出于说明的目的提供，且不应理解为限制本发明实施例。在一些实施例中，这些所描述构件中的至少一者可按需要为多层结构。
在上文所提及实施例中，实施“后栅极(gate last)”工艺以形成鳍式场效应晶体管器件。然而，如本文中所描述的类似工艺可应用于例如“先栅极(gate first)”工艺的另一工艺或另一类型的器件(例如，平面器件)。本文中所公开的方法可容易地与CMOS工艺流程整合，且并不要求额外复杂步骤以实现所要结果。应理解，本文中所公开的实施例提供不同优势，且并非所有实施例必须要求特定优势。
鉴于上文内容，在一些实施例中，在高图案密度区(例如，较小接触区)而不在低图案密度区(例如，较大接触区)中部分蚀刻一个介电层时，在所述一个介电层上方形成遮蔽层以及另一个介电层，并对所得薄膜堆叠进行接触孔蚀刻步骤。通过此种方式，可降低常规的微负载效应或高宽比相依性蚀刻(ARDE)效应，因此，在较小接触区中的薄膜堆叠的蚀刻速率可实质上相同于在较大接触区中的薄膜堆叠的蚀刻速率。因此，不同大小的接触孔且因此不同大小的接触件可具备经改良的蚀刻轮廓以及性质。
此外，在本发明实施例中，在接触孔蚀刻步骤之前对较小接触区周围以及相邻于较小接触区的转角进行圆化。此种经圆化转角的薄膜在接触孔蚀刻步骤期间抑制聚合物累积于薄膜上，且因此相应地改良蚀刻轮廓。此外，较小接触孔周围的此种经圆化转角薄膜确保在金属连接件的形成步骤中进行较好的填充以及步阶覆盖，且因此可容易地获得无空隙(void-free)接触件/连接件。
此外，在高图案密度区中，遮蔽层与较小接触件/连接件“面接触”(而非“点接触”)，因此获得更宽的光刻/蚀刻工艺裕度、较少的光刻重叠要求、较好的沟道隔离以及较大的接触件到栅极的距离。因此，不会发生常规的金属栅极受损，并相应地改良器件的性能以及可靠性。
根据本发明的一些实施例，一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层、遮蔽层，以及第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨至少一个鳍片。第一应变层以及第二应变层分别在第一栅堆叠以及第二栅堆叠侧边。遮蔽层在第二栅堆叠上方以及在第一栅堆叠的顶表面及侧壁上方，且在第一栅堆叠的顶角周围不连续。第一连接件通过遮蔽层且电连接到第一应变层。第二连接件通过遮蔽层且电连接到第二应变层。此外，第二连接件的宽度大于第一连接件的宽度。
在上述鳍式场效应晶体管器件中，所述遮蔽层与所述第一连接件以及所述第二连接件实体接触。
在上述鳍式场效应晶体管器件中，所述遮蔽层与所述第一栅堆叠的第一金属栅极以及所述第二栅堆叠的第二金属栅极实体接触。
在上述鳍式场效应晶体管器件中，还包括在所述第一连接件与所述第一栅堆叠的第一间隙壁之间的第一终止层，其中所述遮蔽层在所述第一栅堆叠的所述顶角周围暴露所述第一终止层的倾斜顶部。
在上述鳍式场效应晶体管器件中，所述第一栅堆叠的所述顶角比所述第二栅堆叠的顶角更加圆化。
在上述鳍式场效应晶体管器件中，所述第二连接件的宽度为所述第一连接件的宽度的至少约1.5倍。
在上述鳍式场效应晶体管器件中，还包括：第一介电层，在所述第一栅堆叠与所述第一连接件之间；以及第二介电层，在所述第一栅堆叠与所述第一连接件之间，其中所述第一介电层的顶表面低于所述第二介电层的顶表面，且其中所述第一连接件还通过所述第一介电层且所述第二连接件还通过所述第二介电层。
在上述鳍式场效应晶体管器件中，所述遮蔽层与所述第一连接件之间的接触面积大于所述遮蔽层与所述第二连接件之间的接触面积。
根据本发明的替代性实施例，一种鳍式场效应晶体管器件包括具有至少一个鳍片的衬底、第一栅堆叠以及第二栅堆叠、第一应变层以及第二应变层，以及第一连接件以及第二连接件。第一栅堆叠以及第二栅堆叠横跨至少一个鳍片，且第一栅堆叠的顶角比第二栅堆叠的顶角更加圆化。第一应变层以及第二应变层分别在第一栅堆叠以及第二栅堆叠侧边。第一连接件以及第二连接件分别电连接到第一应变层以及第二应变层。此外，第二连接件的宽度大于第一连接件的宽度。
在上述鳍式场效应晶体管器件中，还包括在所述第一连接件与所述第一栅堆叠的第一间隙壁之间的第一终止层，其中所述第一终止层在所述第一栅堆叠的所述顶角周围具有倾斜顶部。
在上述鳍式场效应晶体管器件中，所述第二连接件的宽度为所述第一连接件的宽度的至少约1.5倍。
在上述鳍式场效应晶体管器件中，还包括遮蔽层，所述遮蔽层在所述第一栅堆叠以及所述第二栅堆叠上方，与所述第一连接件以及所述第二连接件实体接触，且在所述第一栅堆叠的所述顶角周围不连续。
在上述鳍式场效应晶体管器件中，所述遮蔽层包括SiN、SiC、SiCN、SiON、SiCON或其组合。
在上述鳍式场效应晶体管器件中，还包括：第一介电层，在所述第一栅堆叠与所述第一连接件之间；以及第二介电层，在所述第一栅堆叠与所述第一连接件之间，其中所述第一介电层的顶表面低于所述第二介电层的顶表面，且其中所述第一连接件通过所述第一介电层且所述第二连接件通过所述第二介电层。
根据本发明的又一些替代性实施例，一种形成鳍式场效应晶体管器件的方法包括以下步骤。提供具有第一区以及第二区的衬底，其中在第一区中，衬底具有形成于其上的第一栅堆叠、形成于其中的第一应变层以及形成在第一栅堆叠侧边及第一应变层上方的第一介电层，且在第二区中，衬底具有形成于其上的第二栅堆叠、形成于其中的第二应变层以及形成在第二栅堆叠侧边及第二应变层上方的第二介电层。对第一介电层执行回蚀刻工艺。在第一栅堆叠、第一介电层、第二栅堆叠以及第二介电层上方形成遮蔽层。在第一栅堆叠的顶角周围对遮蔽层执行削减工艺。形成通过遮蔽层以及第一介电层且电连接到第一应变层的第一连接件，并形成通过遮蔽层以及第二介电层且电连接到第二应变层的第二连接件。
在上述方法中，在形成所述遮蔽层之后且在所述削减工艺之前，还包括形成覆盖所述第二区并暴露所述第一区的掩模层。
在上述方法中，在所述削减工艺之后，所述遮蔽层在所述第一栅堆叠的所述顶角周围不连续。
在上述方法中，所述第二连接件的宽度大于所述第一连接件的宽度。
在上述方法中，所述第一栅堆叠的所述顶角比所述第二栅堆叠的顶角更加圆化。
在上述方法中，在所述回蚀刻工艺之后，所述第一介电层的顶表面低于所述第二介电层的顶表面。
前文概述若干实施例的特征使得所属领域的技术人员可以更好地理解本发明的各方面。所属领域的技术人员应了解，其可易于使用本发明作为用于设计或修改用于进行本文中所引入的实施例的相同目的及/或获得相同优势的其它工艺以及结构的基础。所属领域的技术人员还应认识到，此种等效构造并不脱离本发明的精神以及范围，且其可在不脱离本发明的精神以及范围的情况下在本文中进行各种改变、替代以及更改。

Claims (1)

1.一种鳍式场效应晶体管器件，其特征在于包括：
具有至少一个鳍片的衬底；
第一栅堆叠以及第二栅堆叠，横跨所述至少一个鳍片；
第一应变层，在所述第一栅堆叠侧边；
第二应变层，在所述第二栅堆叠侧边；
遮蔽层，在所述第二栅堆叠上方以及在所述第一栅堆叠的顶表面及侧壁上方，且在所述第一栅堆叠的顶角周围不连续；
第一连接件，通过所述遮蔽层且电连接到所述第一应变层；以及
第二连接件，通过所述遮蔽层且电连接到所述第二应变层，其中所述第二连接件的宽度大于所述第一连接件的宽度。
CN201611110670.4A 2016-01-08 2016-12-06 鳍式场效应晶体管器件 Pending CN107039434A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/990,794 2016-01-08
US14/990,794 US9627537B1 (en) 2016-01-08 2016-01-08 FinFET device and method of forming the same

Publications (1)

Publication Number Publication Date
CN107039434A true CN107039434A (zh) 2017-08-11

Family

ID=58765468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611110670.4A Pending CN107039434A (zh) 2016-01-08 2016-12-06 鳍式场效应晶体管器件

Country Status (3)

Country Link
US (1) US9627537B1 (zh)
CN (1) CN107039434A (zh)
TW (1) TW201725729A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102392845B1 (ko) 2017-11-28 2022-04-29 삼성전자주식회사 반도체 장치
WO2025144896A1 (en) * 2023-12-27 2025-07-03 Micron Technology, Inc. Transistors with enhanced on-state current

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536877B2 (en) * 2014-03-03 2017-01-03 Globalfoundries Inc. Methods of forming different spacer structures on integrated circuit products having differing gate pitch dimensions and the resulting products
KR102224386B1 (ko) * 2014-12-18 2021-03-08 삼성전자주식회사 집적 회로 장치의 제조 방법

Also Published As

Publication number Publication date
TW201725729A (zh) 2017-07-16
US9627537B1 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
US11682697B2 (en) Fin recess last process for FinFET fabrication
US10763341B2 (en) Semiconductor device structure and method for forming the same
US10157783B2 (en) Semiconductor devices, FinFET devices and methods of forming the same
US10262894B2 (en) FinFET device and method for forming the same
US10854504B2 (en) Semiconductor structure and manufacturing method thereof
US10141443B2 (en) Semiconductor devices FinFET devices with optimized strained-sourece-drain recess profiles and methods of forming the same
US10283641B2 (en) Contact structures, FinFET devices and methods of forming the same
CN103578954A (zh) 具有金属栅极的半导体集成电路
CN107689398A (zh) 半导体器件及其制造方法
US20250194237A1 (en) Finfet devices and methods of forming the same
US20250359134A1 (en) Semiconductor device with reverse-cut source/drain contact structure and method thereof
US9653364B1 (en) FinFET device and method of forming the same
US11978802B2 (en) FinFET devices and methods of forming the same
US9627537B1 (en) FinFET device and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170811