[go: up one dir, main page]

CN1503350A - 制造多重阈值的方法和工艺 - Google Patents

制造多重阈值的方法和工艺 Download PDF

Info

Publication number
CN1503350A
CN1503350A CNA2003101163065A CN200310116306A CN1503350A CN 1503350 A CN1503350 A CN 1503350A CN A2003101163065 A CNA2003101163065 A CN A2003101163065A CN 200310116306 A CN200310116306 A CN 200310116306A CN 1503350 A CN1503350 A CN 1503350A
Authority
CN
China
Prior art keywords
metal
patterned
layer
gate
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101163065A
Other languages
English (en)
Other versions
CN1294648C (zh
Inventor
R����Ĭ˹
R·阿默斯
K·巴马克
D·C·博伊德
C·小卡布拉
M·龙
T·S·卡纳斯基
J·T·凯兹尔斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1503350A publication Critical patent/CN1503350A/zh
Application granted granted Critical
Publication of CN1294648C publication Critical patent/CN1294648C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D64/0132—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了用来制备具有容易调节的多重阈值电压的互补金属氧化物半导体(CMOS)器件的方法。提供了一种双金属层(代表本发明的第一类方法)或者金属合金(代表本发明的第二类方法)的硅质化。同时也描述了由本方法提供的具有多重阈值电压的CMOS器件。

Description

制造多重阈值的方法和工艺
技术领域
本发明涉及半导体器件，更具体地，涉及互补金属氧化物半导体(CMOS)器件的制造方法，该器件包括与之相应的具有多重阈值电压Vt的金属栅。
背景技术
在现有的金属氧化物半导体场效应晶体管(MOSFETs)中，一般使用一种多晶硅栅。然而使用多晶硅栅的一个缺点是，在与介电栅相邻的多晶硅栅极区里，多晶硅栅在反型时通常会经历载流子的损耗。在本领域里，这种载流子的损耗被称为多晶硅损耗效应。该损耗效应降低了MOSFET的有效栅电容。理想地，希望MOSFET的栅电容高，因为高的栅电容一般等同于积累更多的电荷。在沟道中积累的电荷越多，当晶体管偏置时源/漏电流就会越高。
同样已知的，MOSFETs包括一个含有一个底部多晶硅部分和一个顶部硅化物部分的叠层栅。在该叠层栅中的硅化物层使栅电阻降低。电阻的降低引起栅的RC传播延迟时间的降低。尽管顶部的硅化物栅极区有助于晶体管电阻的降低，电荷仍然会在底部多晶硅栅和介电栅之间形成的界面附近被损耗，因而使得有效栅电容较小。
可用的另一种类型的MOSFET是，其栅电极完全由金属制成。在这类MOSFETs中，这种栅金属可防止通过栅的电荷的损耗。这防止了栅电容有效厚度的增加以及损耗效应所导致的电容的降低。
尽管金属栅可以用来消除多晶硅损耗效应并提供较低的栅电阻，通常要通过金属栅来获得多重阈值电压是相当困难的。在半导体工业中，为了整体系统性能，需要用多重阈值电压来提供低功率，高性能和混合信号应用的设计灵活性。
在美国专利No.6204103中，Bai等公开了一种制造第一类和第二类晶体管器件的方法。这一现有技术方法包括步骤：在占据了半导体衬底的第一个阱区的一部分介电栅上面制备第一种硅化物区；在占据了该衬底上的第二个阱区的第二部分介电栅上制备第二种硅化物区；然后在这第一种和第二种阱区中制备第一种和第二种掺杂区。
Bai等在这第一种和第二种硅化物区的制备中使用了不同的金属。这一现有技术中没有提到使用一种双金属层来制备任何一个硅化物区，也没有提到使用金属合金的工艺。尽管Bai等确实作了一般陈述，见第5栏，22-24行，“金属可以以纯态或者通过化学反应如合金化，掺杂等存在于一个所希望的费米能级”，但在这一现有技术工艺中没有提到使用金属合金。
在现有的CMOS技术中，使用通过离子注入在MOSFET体中的杂质掺杂来进行短沟道效应控制和阈值电压的调整。然而，随着杂质掺杂的增加载流子迁移率降低，随之降低了器件的性能。由于掺杂的起伏而产生的阈值电压的变化也将限制掺杂技术的有效性。所以高度希望提供一种可供选择的方法来调节金属栅MOSFETs的阈值电压。
发明内容
本发明提供不含体掺杂来调节MOSFETs的阈值电压的方法，并由此提供具有多重阈值电压的CMOS。在本发明中，使用一种双金属层(代表本发明的第一类方法)或者金属合金(代表本发明的第二类方法)的硅质化(salicidation)来调整MOSFETs的阈值电压。
具体地，本发明的第一类方法包括以下步骤：
提供一种结构，其包括位于一个含硅层顶部的许多的图案化的栅极区，每个图案化的栅极区包括至少一个图案化多晶硅区；
在第一种预定数目的所述图案化的叠层栅极区上制备第一种金属，该第一种金属与所述图案化的多晶硅区相接触；
在所述第一种金属和第二种预定数目的所述图案化的叠层栅顶部制备第二种金属，其中在所述第二种预定数目的所述图案化的叠层栅上的所述第二种金属与所述图案化的多晶硅区相接触；以及
退火，以使第一种和第二种金属与下面的硅区反应而随后形成硅化物区，这里所述的第一种预定数目的图案化的叠层栅极区包括第一种和第二种金属的合金硅化物，且所述的第二种预定数目的图案化的叠层栅极区包括所述第二种金属的硅化物。
本发明的包括一种双金属层来调整阈值电压的另一个方法，该方法包括以下步骤：
提供一种结构，其包括位于一个含硅层顶部的许多的图案化的栅极区，每个所述图案化的栅极区包括至少一个图案化的多晶硅区；
在第一种预定数目的所述图案化的叠层栅极区上制备第一种金属，该第一种金属与所述图案化的多晶硅区相接触；
将所述第一种金属退火以在所述第一种预定数目的图案化的叠层栅极区上提供第一种金属硅化物。
在第一种金属硅化物和第二种预定数目的图案化的叠层栅极区上制备第二种金属，在所述第二种预定数目的图案化的叠层栅极区上的所述第二种金属与所述图案化的多晶硅区相接触；以及
将所述第二种金属退火以形成第二种金属硅化物，其中所述第一种预定数目的图案化的叠层栅包括至少一种所述第一种和第二种金属的合金硅化物，且所述的第二种预定数目的图案化的叠层栅包括所述第二种金属的硅化物区。
本发明的第二类方法包括用一种金属合金层来调整MOSFET器件的阈值电压，该方法包括以下步骤：
提供一种结构，其包括位于一个含硅层顶部的许多的图案化的栅极区，每个所述图案化的栅极区包括至少一个图案化的多晶硅区；
在所述含硅层的暴露表面上制备一个介电叠层，所述介电叠层的上表面与所述图案化的多晶硅区是共面的；
在所述介电叠层的所述上表面和所述图案化的多晶硅区的一个暴露表面的顶部制备一种金属合金层，所述金属合金层包括一种金属和至少一种合金添加剂；
在所述金属合金层顶部制备一个盖帽层；
第一次退火，以在所述图案化的叠层栅极区的上部中形成一个部分硅化物区；
选择性移除所述盖帽层；以及
第二次退火，以将所述图案化的叠层栅极区的剩余部分和所述的部分硅化物区转变成金属合金硅化物区。
本发明的另一个方面涉及一种CMOS器件，其包括：一个其中含有源/漏极区的含硅层；一个在所述含硅层顶部的介电栅；以及至少一个位于所述介电栅顶部的合金硅化物金属栅，所述的合金硅化物金属栅由一种双金属层或者一种金属合金层组成。
附图说明
图1-9是本发明的第一类方法所用的基本工艺步骤的示意图(剖面图表示)。
图10A-10C是本发明的第一类方法的一种可供选择的工艺方案所用的基本工艺步骤的示意图(剖面图表示)。
图11-16是本发明的第二类方法所用的基本工艺步骤的示意图(剖面图表示)。
发明的详细描述
现在，参照本申请的附图，对提供了具有多重阈值电压的金属栅CMOS器件的制造方法的这一发明进行更加详细的描述。
现在描述本发明的第一类方法，如图1-9和图10A-10C中所示。在本发明的第一类方法中，用一种双金属层来调整CMOS器件的阈值电压。
首先参照图1，其图示的是可以在本发明中使用的初始的绝缘体上硅(SOI)晶片。具体地，图1中的初始SOI晶片包括氧化物埋层12，其夹在含硅衬底10和含硅层14之间。该氧化物埋层将含硅衬底10从含硅层14上电隔离开来。注意，含硅层14是SOI晶片上的一般在其上制备有源器件的区域。这里使用的“含硅”一词指的是至少包含硅的材料。该含硅材料的示例包括，但不限于：Si，SiGe，SiC，SiGeC，Si/Si，Si/SiC以及Si/SiGeC。氧化物埋层12可以是一种连续的氧化物埋区，如图1中所示，或者可以是非连续的氧化物埋区，即图案化的(未示出)。非连续的氧化物埋区是被含硅层，即含硅层10和14所包围的分立的隔离区或岛。
该SOI晶片可以用本专业技术人员熟知的常规的SIMOX(氧离子注入分离)工艺来制备。在一种典型的SIMOX工艺中，用离子注入将氧离子注入到硅晶片中。注入区的深度依赖于在离子注入中所使用的条件。在注入步骤之后，将注入晶片进行能够使注入区转变成氧化物埋层区的退火。可供选择地，SOI晶片可以用其它的常规工艺进行制造，包括例如热键合和剥离工艺。
除了上面的技术外，在本发明中所用的初始SOI晶片可以用淀积工艺以及光刻和刻蚀(当制造图案化的SOI衬底时使用)来制备。具体地，该初始SOI晶片可以这样制得，在含硅衬底的顶部淀积或者热生长一个氧化物膜；可选地，通过常规的光刻和刻蚀来使该氧化物膜图案化；然后采用一种常规的淀积工艺，包括例如化学气相淀积(CVD)，等离子体辅助CVD，溅射，蒸发，化学溶液淀积或者Si外延生长，来在该氧化物层顶部制备一个含硅层。
在初始的SOI晶片中的各种层的厚度可依赖于其所用的制造工艺而变化。然而，一般地，含硅层14的厚度在大约5-200nm，优选的在10-20nm。对于氧化物埋层，其厚度可在大约100-400nm。含硅衬底层即层10的厚度在本发明中是无关紧要的。注意，上面所提供的厚度是示例性的，并不限制本发明的范围。
在本发明中，含硅层14的部分将作为金属栅CMOS器件的主体区。注意，含硅层14可以是不掺杂的，或者可用本专业技术人员所熟知的常规技术来进行掺杂。掺杂类型依赖于要制造的器件的类型。在下面的本发明的第一类方法的附图中，为了清楚，没有表示出含硅衬底。不过，在图2-9和10A-10C中已包含了含硅衬底10。
图2表示的是已经制备了沟道隔离区16和介电栅18之后的SOI晶片。沟道隔离区这样制造，首先在SOI晶片的表面上制备一种牺牲氧化物(未示出)和一个硬掩模(未示出)，然后，将沟道制备到SOI晶片的预先确定的部分上，使每个沟道的底墙要么在含硅层14中，要么在氧化物埋层12的上表面停止。牺牲氧化物层可以用一种热氧化工艺或者一种常规的淀积工艺如CVD来制备。通过淀积将硬掩模制备到先已制成的牺牲氧化物层上。硬掩模由一种绝缘材料组成，其与牺牲氧化物层相比具有不同的刻蚀选择性。一般地，硬掩模由一种氮化物或者氧氮化物组成。
然后，利用常规的光刻和刻蚀使沟道通过硬掩模和牺牲氧化物层，形成到SOI晶片中。在制备沟道中所用的光刻包括步骤：将一种光阻剂(未示出)应用到该结构的顶部表面，用图案辐射将该光阻剂曝光，然后用一种常规的光阻显影剂将曝光的光阻剂上的图案显影。可以单步进行或者多步进行的刻蚀步骤包括：使用常规的干法刻蚀工艺，比如反应离子刻蚀(RIE)，等离子体刻蚀，离子束刻蚀；化学刻蚀；或者上面的方法的结合。在制备沟道时，通过刻蚀将在光阻剂上形成的图案转移到硬掩模上，然后将图案化的光阻剂移除。进一步地，使用刻蚀将沟道图案从硬掩模转移到SOI晶片上。
然后，将含有沟道的SOI晶片进行一种可选地氧化处理，在暴露的由含硅材料组成的沟道侧壁上形成一种薄的氧化物衬里(没有具体标出)。通过一种常规的淀积工艺，比如CVD或者等离子体-CVD，将这些沟道(含或者不含衬里)用诸如TEOS(四乙基原硅酸盐)的介电材料(或者绝缘材料)进行填充。之后，用一种常规的整平工艺比如化学-机械抛光(CMP)或者研磨来对此结构进行整平，并直到硬掩模的上表面截至。在将沟道填充后，可选地可以进行密实化步骤，但要在整平之前进行。
然后用相对于氧化物对移除氮化物具有高度选择性的刻蚀工艺将剩余的硬掩模移除，此后，再用相对于含硅材料对移除氧化物具有高度选择性的刻蚀工艺将剩余的牺牲氧化物层和沟道填充物的残余部分移除。注意，在将牺牲氧化物移除之后，含硅层14的表面部分现在是裸露的了。
然后，用一种常规的热生长工艺或者淀积，在裸露的含硅表面顶部和沟道隔离区上制备介电栅18。该介电栅一般是厚度在大约1-10nm的薄层。该介电栅可由一种氧化物组成，包括但不限于：SiO2，氧氮化物，Al2O3，ZrO2，HfO2，Ta2O3，TiO2，钙钛矿型氧化物，硅酸盐以及上述加上或者不加氮的组合。
在该结构的暴露表面上制备了介电栅之后，接着制备多晶硅层20和氧化物层22，以提供如图3中所示的结构。多晶硅层用一种常规的淀积工艺如CVD来制备。多晶硅层20的厚度是可以变化的，但一般地，多晶硅层20的厚度在大约40-200nm。在先制成的多晶硅层顶部用一种常规的淀积工艺或者热生长工艺来制备氧化物层。氧化物层22的厚度是可以变化的，但一般地，氧化物层22的厚度在大约20-200nm。注意，多晶硅层20和氧化层22用来限定本发明中的栅极区。
然后用常规的光刻和刻蚀，进行氧化物层22，多晶硅层20和介电栅18的栅图案化，以在SOI晶片顶部提供多个图案化的叠层区。图4所示的是形成了两个图案化的叠层区，用24和24’标记。然后通过先淀积一种绝缘材料，比如一种氮化物或者氧氮化物，然后再有选择性地将该绝缘材料进行刻蚀，在图案化的叠层区的每个暴露的垂直侧壁上制备绝缘隔离物26。
在隔离物淀积和刻蚀之后，通过用常规的离子注入，并接着进行活性退火，在含硅层14内制成源/漏极区28。图4所示的就是在进行了上述工艺步骤后得到的结构。
然后，用常规的淀积方法，在图案化的叠层区顶部和邻近处制备由一种氧化物或者其它类似的阻挡材料组成的阻挡层30。然后在该阻挡层30上通过一种淀积工艺比如旋转涂层或者CVD制备保护层32。例如，所得到的含有阻挡层30和保护层32的结构如图5中所示。
然后用光刻将该保护层图案化，这样就使一些图案化的叠层区仍被保护层32的保护，然而其它的图案化的叠层区就没有了保护。也就是说，第一种预定数量的图案化的叠层区暴露出来，而第二种数量的预定数量的图案化的叠层区用保护层32保护。在图6中，图案化的叠层区24’保留了保护层32的保护，而图案化的叠层区24没有了保护。
在将保护层32图案化之后，将氧化物层22从结构中移除，得到例如在图6中所示的结构。注意，氧化物层22的移除使多晶硅层20暴露出来。本发明中的这一移除步骤是利用了一种与硅相比对移除阻挡层材料和氧化物具有高选择性的刻蚀工艺来进行的。用来移除氧化物层22的刻蚀可以单步或者多步进行。
然后利用一种常规的淀积工艺，包括但不限于溅射，电镀，CVD，原子层淀积或者化学溶液淀积，来在多晶硅层20的暴露表面上制备第一种金属34。该第一种金属可以由当与硅接触并退火后可以形成一种金属硅化物的任意的金属组成。适用的第一种金属包括，但不限于：Co，Ni，Ti，W，Mo，Ta以及其它类似的金属。优选的第一种金属包括：Ni，Co和Ti。淀积的第一种金属的厚度在大约10-110nm，进一步高度优选的厚度在大约10-85nm。例如，在图7中所示的就是得到的包括第一种金属34的结构。
在制备了第一种金属34后，用本领域技术人员熟知的常规的保护剥离工艺将保护层32从该结构中移除，由此将先前没有从该结构中移除的阻挡层30暴露出来。注意，在本发明的一些实施方案中，保护层32仅仅部分移除，以暴露先前受保护的图案化的叠层区中的一些部分，然而仍然保护着一些剩余的图案化的叠层区。
然后用上面提到的刻蚀工艺将氧化物层22移除，以使先前受保护的区中的多晶硅层20暴露出来。然后将与第一种金属34具有不同费米能级的第二种金属36淀积在第一种金属以及现在暴露出的多晶硅层20上。适用的第二种金属包括，但不限于：Co，Ni，Ti，W，Mo，Ta以及其它类似的金属，并要求第二种金属与第一种金属不同。优选的第二种金属包括：Ni，Co和Ti。淀积的第二种金属的厚度在大约10-110nm，进一步高度优选的厚度在大约10-85nm。例如，在图8中所示的就是所得到的包括第二种金属36的结构。
在一些实施方案中，上述保护移除和金属淀积步骤可以重复任意多次。在这样一种实施方案中，每种淀积的金属与先前淀积的金属具有不同的费米能级。
接下来，将包含了第一种和第二种金属的结构进行退火，退火进行的条件应使第一种和第二种金属与其下面的硅区即多晶硅层发生反应而分别形成硅化物区38和40。硅化物区38由一种第一种和第二种金属的合金硅化物组成，而硅化物区40由第二种金属的硅化物组成。注意，上面提到的第一种和第二种金属的厚度要使该金属与其下面的多晶硅层22部分之间的反应完全将多晶硅层耗尽。
一般地，此步退火在大约450℃到大约900℃的温度下进行，持续时间从大约15到大约90秒。更优选地，此步退火一般在大约500℃到大约700℃的温度下进行，持续时间从大约20到大约80秒。注意，也可以采用其它的温度和持续时间，只要这些条件可以形成硅化物区。该步退火一般在一种包括He，Ar，N2或者一种合成气体的气体环境中进行。
在一些没有表示出来的情况下，第一种和第二种金属的一些部分在形成硅化物区时没有用尽。在这些实施方案中，残留了未反应的金属，这些未反应的金属一般位于硅化物区的顶部。然后将未反应的金属移除，得到如在图9中所示的结构。具体地，这些未反应的金属，如果存在，用一种与硅化物相比对移除金属具有高选择性的刻蚀工艺来移除。例如，在从该结构中移除剩余的未反应金属时可以使用过氧化氢和硫酸的混合物。
再要注意，在图9所示的结构中，硅化物区38由第一种和第二种金属的合金硅化物组成，然而硅化物区40由第二种金属的硅化物组成。因而，所得到的CMOS器件具有与之相应的有多重阈值电压的金属栅极区。可以通过调节所用第一种和第二种金属的比率来调整CMOS器件的阈值电压。利用本发明中的这一方法制成的栅完全由一种硅化物组成；所以本发明方法提供了没有任何多晶硅损耗效应的CMOS器件。而且该CMOS器件与多晶硅栅和/或由多晶硅/硅化物叠层制成的栅相比具有较低的栅电阻。
在本发明的第一类方法的一个可供选择的工艺方案中，制备如图5-9中所示的结构所用的工艺用如下方案代替。首先，将图4结构中的氧化物区22移除，然后在暴露的多晶硅层20的顶部制备第一种金属34。然后通过光刻和刻蚀将该第一种金属图案化，得到如图10A中所示的结构。在图案化之后，将第一种金属按如上所述进行退火，从而在该结构中制得第一种金属硅化物区50。例如，所得到的包括第一种金属硅化物区的结构如图10B所示。注意，若在退火后留有任何未反应的第一种金属，这些未反应的第一种金属可用如上所述的方法移除。然后淀积第二种金属36，并随后对第二种金属进行退火。注意，若在退火后留有任何未反应的第二种金属，这些未反应的第二种金属可以按如上所述的方法进行移除。经过退火，形成了由第一种和第二种金属组成的硅化物区38，以及由第二种金属组成的硅化物区40。参见图10C。
针对本发明的第一类方法的这一可供选择的方案提供了具有与之相应的有多重阈值电压的金属栅极区的CMOS器件。可以通过调节所用第一种和第二种金属的比率来调整CMOS器件的阈值电压。利用本发明中的这一方法制成的栅完全由一种硅化物组成；所以本发明方法提供了没有任何多晶硅损耗效应的CMOS器件。而且该CMOS器件与多晶硅栅和/或由多晶硅/硅化物叠层制成的栅相比具有较低的栅电阻。
上面的描述提供了一类方法，其中使用了双金属层来提供具有多重阈值电压的CMOS器件，其阈值电压可以简单地通过改变所用第一种和第二种金属的比率来进行调整。接下来的描述和图11-16阐释的是本发明的第二类方法，其中用金属合金来提供可以调整的多重阈值栅极区。
首先参照如图11中所示的初始FET的结构。具体地，图11中的初始的FET结构包含其中制备有隔离沟道区16以及源/漏极区28的含硅层14。该初始结构也包括至少一种图案化的叠层栅24，其包括位于含硅层的表面顶部的图案化的介电栅18和图案化的多晶硅栅20。绝缘隔离物26位于图案化的叠层栅极区的相对的垂直侧壁上。如图11中所示的该初始结构还包括位于源/漏极区的硅化物区52。含硅层14可以是也可以不是SOI晶片的一部分。这样，含硅层可由单晶硅，多晶硅，SiGe，无定形硅或者SOI晶片组成。
图11中的结构是用本专业技术人员熟知的常规的工艺步骤制成的。由于图11中的初始结构的制法是熟知的，这里就不再对同样的方法进行详细的描述。任何常规的具有多晶硅栅的CMOS器件都可以用来制备合金硅化物栅。
然后，制备一个介电叠层，比如第一种介电材料层和第二种介电材料层。具体地，用一种常规的淀积工艺或者热生长工艺在图11所示的结构上制备第一种介电层54，以将含硅层14的暴露部分和硅化物区52覆盖。该第一种介电层可由一种氮化物或者氧氮化物组成，而且其一般具有的厚度在大约10到大约100nm。
然后，通过常规的技术，比如CVD，在介电层54顶部制备第二种介电层，比如SiO2层56。该第二种介电层可以由一种氮化物或者氧氮化物组成，而且其一般具有的厚度在大约10到大约100nm。注意，层56的上表面与多晶硅层20的上表面是共面的。为了提供这种共面性，在淀积了SiO2层之后，可以接着进行一种常规的整平步骤，比如化学-机械抛光。例如，图12所示的就是所得到的包括介电层54和56的结构。
参见图13，在层56和暴露的多晶硅层顶部制备金属合金层58。本发明中的这一金属合金层包含能够与其下面的多晶硅反应形成一个硅化物区的至少一种金属和一种合金添加剂。在本发明中所用的该金属合金层中的金属包括任何的上面列出的用于第一种和第二种金属的金属。对于该金属合金优选的金属是Co或Ni，更高度优选的是Co。本发明中的这一合金层中也按原子百分比包括0.1-50％的至少一种添加剂，所述的至少一种的添加剂选自C，Al，Ti，V，Cr，Mn，Fe，Co，Ni，Cu，Ge，Zr，Nb，Mo，Ru，Rh，Pd，Ag，In，Sn，Hf，Ta，W，Re，Ir和Pt，但要求此合金添加剂不能与金属相同。这里也可以采用这些添加剂中的一种或者多种的混合物。更优选地，该合金层中存在的添加剂的量按原子百分比在从大约0.1％到大约20％。在上面提到的添加剂中，本发明优选的是Al，Ti，V，Ge，Zr，Nb，Ru，Rh，Ag，In，Sn，Ta，Re，Ir和Pt。
该金属合金层可以通过物理气相淀积(溅射和蒸发)，CVD包括原子层淀积，或者电镀来淀积。该金属合金层的厚度在大约10到大约100nm，更优选的厚度是在大约10到大约85nm。
这里所用“合金”一词包括其中具有均匀的或者非均匀的所述添加剂分布的金属组合物；其中具有所述添加剂梯度分布的金属组合物；或者其混合物或化合物。
接下来，如图13所示，在金属合金层58的表面上制备盖帽层60。此盖帽层用本专业技术人员熟知的常规的淀积工艺来制备。在本发明中用来制备该盖帽层的适用的淀积工艺的示例包括，但不限于：化学气相淀积，等离子体辅助化学气相淀积，溅射，蒸发，电镀，旋涂以及其它类似的淀积工艺。只要该盖帽层能防止氧气或者其它环境气体扩散到结构内部的，其厚度在本发明中并不关键。一般地，盖帽层厚度在大约10到大约30nm。
该盖帽层由本专业技术人员熟知的可以防止氧气向结构内扩散的常规材料组成。例如，TiN，W以及其它类似的材料可用作盖帽层。
接下来，将包括了盖帽层和金属合金层的结构进行第一步退火，该步能使金属合金层和下面的多晶硅层之间产生部分的相互作用。此第一步退火在多晶硅层的上部中形成了部分硅化物层62，参见图14。在本发明中这样得到的硅化物层是并没有处在其最低电阻相的硅化物材料。例如，当金属合金中包括Co时，第一步退火可在多晶硅层的上面部分形成CoSi。
该第一步退火一般在大约450℃到大约600℃的温度下进行，持续的时间从大约1到大约120秒。更优选地，此步退火一般在大约500℃到大约550℃的温度下进行，持续的时间从大约20到大约90秒。注意，也可以采用其它的温度和时间，只要这些条件可引起硅化物区的形成。该第一步退火一般在一种包括He，Ar，N2或一种合成气体的气体环境中进行。
在第一步退火之后，利用一种对从结构中移除盖帽层和任何未反应的金属合金层具有高选择性的常规的刻蚀工艺将二者从结构中移除。例如，在经过该选择性的移除步骤后所得到的结构如图15所示。然后，将如图15中的结构进行第二步退火，其将部分硅化物/多晶硅区转变为一种金属合金硅化物区。例如，所得到的包括金属合金硅化物区64的结构如图16所示。
该第二步退火一般在大约600℃到大约850℃的温度下进行，持续的时间从大约1到大约60秒。更优选地，此步退火一般在大约650℃到大约750℃的温度下进行，持续的时间从大约20到大约45秒。注意，也可以采用其它的温度和时间，只要这些条件可引起硅化物区的形成。该第二步退火一般在一种包括He，Ar，N2或一种合成气体的气体环境中进行。
结果得到的CMOS器件具有与之相应的有多重阈值电压的金属栅极区。该CMOS器件的阈值电压可以通过调节所用的金属合金层来进行调整。用本发明中的这类方法制成的栅完全由一种硅化物组成；所以，本发明方法所提供的CMOS器件不会表现出任何的多晶硅损耗效应。而且与多晶硅栅和/或由多晶硅/硅化物叠层制成的栅相比，该CMOS器件具有较低的栅电阻。
下面的例子用来说明用本发明的方法之一可以得到的一些优势。具体地，下面的例子说明的是本发明的其中采用金属合金层的第二类方法的使用。
实施例
在这一实施例中，用本发明的第二类方法对含5％Sn的Co合金和纯Co进行了比较。具体地，制备了一种MOSFET结构，其包括一个包含40nm多晶硅栅和140nm氧化物盖帽层的图案化的叠层栅。该图案化的叠层栅包括在其相对的侧壁上制备的1.4nm宽的氧氮化物隔离物。在活化源/漏极区之前将氧化物盖帽层移除。NFET(263nm栅宽)多晶硅控制器件的阈值电压为0.4V。当用纯Co来形成CoSi2时，阈值电压是0.77V。当采用的是按原子百分比含5％的Sn的Co时，所形成的CoSi2(Sn)栅具有的阈值电压大约为1.02V(向着pFET方向有大约250mV的位移)。这一例子清晰的表明，完全的硅化物金属合金栅可以有效的调节MOSFET的阈值电压。
尽管已经用其优选的实施方案对本发明进行了具体的表示和描述，本专业技术人员明白在不脱离本发明的主旨和范围的情况下，可以进行任何形式和细节上的前进和改变。所以，本发明并不局限在所描述的具体的形式和细节上，而是属于所附权利要求的范围中。

Claims (37)

1.一种制备金属栅CMOS器件的方法，该方法包括以下步骤：
提供一种结构，其包括位于含硅层顶部的多个的图案化的栅极区，每一个所述图案化的栅极区包括至少一个图案化的多晶硅区；
在第一种预定数目的图案化的所述叠层栅极区上制备第一种金属，该第一种金属与所述图案化的多晶硅相接触；
在所述第一种金属和第二种预定数目的所述图案化的叠层栅上制备第二种金属，其中在第二种预定数目的图案化的叠层栅中的所述第二种金属与所述图案化的多晶硅区相接触；以及
退火，以在所述第一种和第二种金属与下面的硅区之间发生反应，并因而形成硅化物区，这样，所述第一种预定数目的图案化的叠层栅极区包括了第一种和第二种金属的合金硅化物，且所述第二种预定数目的图案化的叠层栅极区包括第二种金属的硅化物。
2.权利要求1中的方法，其中所述第一种金属和第二种金属具有不同的费米能级。
3.权利要求2中的方法，其中所述第一种金属包括Co，Ni，Ti，W，Mo或者Ta。
4.权利要求2中的方法，其中所述第二种金属包括Co，Ni，Ti，W，Mo或者Ta。
5.权利要求1中的方法，其中所述第一种金属是Co，且所述第二种金属是Ni。
6.权利要求1中的方法，其中所述退火在大约450℃到大约900℃的温度下进行，持续时间从大约15到大约90秒。
7.权利要求1中的方法，其中所述退火在He，Ar，N2或者一种合成气体中进行。
8.一种制备金属栅CMOS器件的方法，该方法包括以下步骤：
提供一种结构，其包括位于含硅层顶部的多个的图案化的栅极区，每一个所述图案化的栅极区包括至少一个图案化的多晶硅区；
在第一种预定数目的所述图案化的叠层栅极区上制备第一种金属，该第一种金属与所述图案化的多晶硅相接触；
将所述第一种金属进行第一次退火，以在所述第一种预定数目的图案化的叠层栅极区中提供第一种金属硅化物；
在第一种金属硅化物和第二种预定数目的图案化的叠层栅极区上制备第二种金属，在所述第二种预定数目的图案化的叠层栅极区上的所述第二种金属与所述图案化的多晶硅区相接触；以及
将所述第二种金属进行第二次退火，以形成第二种金属硅化物区，其中所述第一种预定数目的图案化的叠层栅至少包括所述第一种和第二种金属的合金硅化物，且所述第二种预定数目的图案化的叠层栅包括所述第二种金属的硅化物区。
9.权利要求8中的方法，其中所述第一种金属和第二种金属具有不同的费米能级。
10.权利要求9中的方法，其中所述第一种金属包括Co，Ni，Ti，W，Mo或者Ta。
11.权利要求9中的方法，其中所述第二种金属包括Co，Ni，Ti，W，Mo或者Ta。
12.权利要求8中的方法，其中所述第一种金属是Co，且所述第二种金属是Ni。
13.权利要求8中的方法，其中所述第一次退火在大约450℃到大约600℃的温度下进行，持续时间从大约1到大约120秒。
14.权利要求8中的方法，其中所述第一次退火在He，Ar，N2或者一种合成气体中进行。
15.权利要求8中的方法，其中所述第二次退火在大约600℃到大约850℃的温度下进行，持续时间从大约1到大约60秒。
16.权利要求8中的方法，其中所述第二次退火在He，Ar，N2或者一种合成气体中进行。
17.一种制备金属栅CMOS器件的方法，该方法包括以下步骤：
提供一种结构，其包括位于含硅层顶部的多个的图案化的栅极区，每一个所述图案化的栅极区包括至少一个图案化的多晶硅区；
在所述含硅层的暴露表面上制备一种介电叠层，所述介电叠层的上表面与所述的图案化多晶硅区是共面的；
在所述介电叠层的所述上表面和所述图案化的多晶硅区的暴露表面的顶部制备一种金属合金层，所述金属合金层包括一种金属和至少一种合金添加剂；
在所述金属合金层的顶部制备一个盖帽层；
进行第一次退火，以在所述图案化的叠层栅极区上部中形成部分硅化物区；
将所述盖帽层进行选择性移除；以及
进行第二次退火，以将所述图案化的叠层栅极区的剩余部分和所述的部分硅化物区转变成金属合金硅化物区。
18.权利要求17中的方法，其中所述金属合金层包括一种金属和一种合金添加剂。
19.权利要求18中的方法，其中所述金属合金层的所述金属包括Co，Ni，Ti，W，Mo或者Ta。
20.权利要求18中的方法，其中所述的合金添加剂包括C，Al，Ti，V，Cr，Mn，Fe，Co，Ni，Cu，Ge，Zr，Nb，Mo，Ru，Rh，Pd，Ag，In，Sn，Hf，Ta，W，Re，Ir和Pt或者它们的混合物，同时要求此合金添加剂不能与所述金属相同。
21.权利要求20中的方法，其中所述的合金添加剂包括Al，Ti，V，Ge，Zr，Nb，Ru，Rh，Ag，In，Sn，Ta，Re，Ir或者Pt。
22.权利要求18中的方法，其中所述金属合金层按原子百分比包含大约0.1％到大约50％的所述合金添加剂。
23.权利要求17中的方法，其中所述第一次退火在大约450℃到大约600℃的温度下进行，持续时间从大约1到大约120秒。
24.权利要求17中的方法，其中所述第一次退火在He，Ar，N2或者一种合成气体中进行。
25.权利要求17中的方法，其中所述第二次退火在大约600℃到大约850℃的温度下进行，持续时间从大约1到大约60秒。
26.权利要求17中的方法，其中所述第二次退火在He，Ar，N2或者一种合成气体中进行。
27.权利要求17中的方法，其中所述金属合金包括Co和Sn。
28.一种CMOS器件，包括
一个具有源/漏极区的含硅层；
一个位于所述含硅层部分的顶部的介电栅；以及
至少一个位于所述介电栅顶部的合金硅化物金属栅，所述合金硅化物金属栅由一种双金属层或者一种金属合金层组成。
29.权利要求28中的CMOS器件，其中所述的双金属层包括第一种金属和第二种金属，所述金属具有不同的费米能级。
30.权利要求29中的CMOS器件，其中所述第一种金属包括Co，Ni，Ti，W，Mo或者Ta。
31.权利要求29中的CMOS器件，其中所述第二种金属包括Co，Ni，Ti，W，Mo或者Ta。
32.权利要求29中的方法，其中所述第一种金属是Co，且第二种金属是Ni。
33.权利要求28中的CMOS器件，其中所述金属合金层包括一种金属和一种合金添加剂。
34.权利要求33中的CMOS器件，其中所述金属合金层的所述金属包括Co，Ni，Ti，W，Mo或者Ta。
35.权利要求33中的CMOS器件，其中所述合金添加剂包括C，Al，Ti，V，Cr，Mn，Fe，Co，Ni，Cu，Ge，Zr，Nb，Mo，Ru，Rh，Pd，Ag，In，Sn，Hf，Ta，W，Re，Ir和Pt或者它们的混合物，同时要求此合金添加剂不能与金属相同。
36.权利要求35中的CMOS器件，其中所述的合金添加剂包括Al，Ti，V，Ge，Zr，Nb，Ru，Rh，Ag，In，Sn，Ta，Re，Ir或者Pt。
37.权利要求33中CMOS器件，其中所述金属合金层按原子百分比包含大约0.1％到大约50％的所述合金添加剂。
CNB2003101163065A 2002-11-20 2003-11-19 制造多重阈值的方法和工艺 Expired - Fee Related CN1294648C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/300,165 US6846734B2 (en) 2002-11-20 2002-11-20 Method and process to make multiple-threshold metal gates CMOS technology
US10/300,165 2002-11-20

Publications (2)

Publication Number Publication Date
CN1503350A true CN1503350A (zh) 2004-06-09
CN1294648C CN1294648C (zh) 2007-01-10

Family

ID=32297858

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101163065A Expired - Fee Related CN1294648C (zh) 2002-11-20 2003-11-19 制造多重阈值的方法和工艺

Country Status (4)

Country Link
US (2) US6846734B2 (zh)
KR (1) KR100625057B1 (zh)
CN (1) CN1294648C (zh)
TW (1) TWI307938B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463503B2 (en) 2005-09-14 2008-12-09 Canon Kabushiki Kaisha Semiconductor device
CN100449784C (zh) * 2006-08-11 2009-01-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN100452357C (zh) * 2004-06-23 2009-01-14 日本电气株式会社 半导体装置及其制造方法
CN101496154B (zh) * 2006-07-28 2011-04-20 国际商业机器公司 全硅化栅电极的制造方法
CN103632947A (zh) * 2012-08-24 2014-03-12 国际商业机器公司 为使用全金属栅极的互补金属氧化物半导体集成多阈值电压器件的方法和系统
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN104009003A (zh) * 2013-02-21 2014-08-27 格罗方德半导体公司 集成电路及制造具有金属栅极电极的集成电路的方法

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR100870176B1 (ko) * 2003-06-27 2008-11-25 삼성전자주식회사 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자
US6967143B2 (en) * 2003-04-30 2005-11-22 Freescale Semiconductor, Inc. Semiconductor fabrication process with asymmetrical conductive spacers
US6903967B2 (en) * 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
US6936882B1 (en) * 2003-07-08 2005-08-30 Advanced Micro Devices, Inc. Selective silicidation of gates in semiconductor devices to achieve multiple threshold voltages
US8008136B2 (en) * 2003-09-03 2011-08-30 Advanced Micro Devices, Inc. Fully silicided gate structure for FinFET devices
US20050277262A1 (en) * 2004-06-14 2005-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing isolation structures in a semiconductor device
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US7153734B2 (en) * 2003-12-29 2006-12-26 Intel Corporation CMOS device with metal and silicide gate electrodes and a method for making it
KR100583962B1 (ko) * 2004-01-29 2006-05-26 삼성전자주식회사 반도체 장치의 트랜지스터들 및 그 제조 방법들
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US7348265B2 (en) * 2004-03-01 2008-03-25 Texas Instruments Incorporated Semiconductor device having a silicided gate electrode and method of manufacture therefor
US7241674B2 (en) * 2004-05-13 2007-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
KR100560818B1 (ko) * 2004-06-02 2006-03-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7262104B1 (en) 2004-06-02 2007-08-28 Advanced Micro Devices, Inc. Selective channel implantation for forming semiconductor devices with different threshold voltages
US7015126B2 (en) * 2004-06-03 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
KR100653689B1 (ko) * 2004-06-09 2006-12-04 삼성전자주식회사 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여반도체 소자를 제조하는 방법
US7091069B2 (en) * 2004-06-30 2006-08-15 International Business Machines Corporation Ultra thin body fully-depleted SOI MOSFETs
US7705405B2 (en) 2004-07-06 2010-04-27 International Business Machines Corporation Methods for the formation of fully silicided metal gates
US7396767B2 (en) * 2004-07-16 2008-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure including silicide regions and method of making same
US7338865B2 (en) * 2004-07-23 2008-03-04 Texas Instruments Incorporated Method for manufacturing dual work function gate electrodes through local thickness-limited silicidation
WO2006018762A2 (en) * 2004-08-13 2006-02-23 Koninklijke Philips Electronics N.V. Dual gate cmos fabrication
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
US7122472B2 (en) * 2004-12-02 2006-10-17 International Business Machines Corporation Method for forming self-aligned dual fully silicided gates in CMOS devices
US7064025B1 (en) * 2004-12-02 2006-06-20 International Business Machines Corporation Method for forming self-aligned dual salicide in CMOS technologies
US7078285B1 (en) 2005-01-21 2006-07-18 Sony Corporation SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material
KR100593452B1 (ko) * 2005-02-01 2006-06-28 삼성전자주식회사 전체실리사이드 금속게이트전극을 갖는 모스 트랜지스터의제조방법
US7294890B2 (en) * 2005-03-03 2007-11-13 Agency For Science, Technology And Research Fully salicided (FUSA) MOSFET structure
JP2006294800A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置の製造方法
JP5015446B2 (ja) * 2005-05-16 2012-08-29 アイメック 二重の完全ケイ化ゲートを形成する方法と前記方法によって得られたデバイス
JP2006324628A (ja) * 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス
EP1724828B1 (en) * 2005-05-16 2010-04-21 Imec Method for forming dual fully silicided gates and devices obtained thereby
US20060289948A1 (en) * 2005-06-22 2006-12-28 International Business Machines Corporation Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof
KR100688555B1 (ko) * 2005-06-30 2007-03-02 삼성전자주식회사 Ｍｏｓ트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
US7151023B1 (en) * 2005-08-01 2006-12-19 International Business Machines Corporation Metal gate MOSFET by full semiconductor metal alloy conversion
JP2007073938A (ja) * 2005-08-09 2007-03-22 Toshiba Corp 半導体装置
EP1927135A2 (en) * 2005-09-15 2008-06-04 Nxp B.V. Method of manufacturing semiconductor device with different metallic gates
JP2009509325A (ja) * 2005-09-15 2009-03-05 エヌエックスピー ビー ヴィ 半導体デバイスおよびその製造方法
US7521376B2 (en) * 2005-10-26 2009-04-21 International Business Machines Corporation Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology
US8159030B2 (en) * 2005-11-30 2012-04-17 Globalfoundries Inc. Strained MOS device and methods for its fabrication
JP2007165772A (ja) * 2005-12-16 2007-06-28 Toshiba Corp 半導体装置および半導体装置の製造方法
US20070152276A1 (en) * 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
US7432122B2 (en) 2006-01-06 2008-10-07 Freescale Semiconductor, Inc. Electronic device and a process for forming the electronic device
US7504696B2 (en) * 2006-01-10 2009-03-17 International Business Machines Corporation CMOS with dual metal gate
JP4957040B2 (ja) * 2006-03-28 2012-06-20 富士通セミコンダクター株式会社 半導体装置、および半導体装置の製造方法。
US7605077B2 (en) * 2006-03-29 2009-10-20 International Business Machines Corporation Dual metal integration scheme based on full silicidation of the gate electrode
US7666790B2 (en) * 2006-04-27 2010-02-23 International Business Machines Corporation Silicide gate field effect transistors and methods for fabrication thereof
US7655127B2 (en) * 2006-11-27 2010-02-02 3M Innovative Properties Company Method of fabricating thin film transistor
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US8039339B2 (en) * 2007-04-23 2011-10-18 Freescale Semiconductor, Inc. Separate layer formation in a semiconductor device
US7585738B2 (en) * 2007-04-27 2009-09-08 Texas Instruments Incorporated Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device
US20080272435A1 (en) * 2007-05-02 2008-11-06 Chien-Ting Lin Semiconductor device and method of forming the same
US20080272438A1 (en) * 2007-05-02 2008-11-06 Doris Bruce B CMOS Circuits with High-K Gate Dielectric
US7785952B2 (en) * 2007-10-16 2010-08-31 International Business Machines Corporation Partially and fully silicided gate stacks
US20090134469A1 (en) * 2007-11-28 2009-05-28 Interuniversitair Microelektronica Centrum (Imec) Vzw Method of manufacturing a semiconductor device with dual fully silicided gate
US8043888B2 (en) 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US7943467B2 (en) 2008-01-18 2011-05-17 International Business Machines Corporation Structure and method to fabricate MOSFET with short gate
US7749898B2 (en) * 2008-06-24 2010-07-06 Globalfoundries Inc. Silicide interconnect structure
US7872303B2 (en) * 2008-08-14 2011-01-18 International Business Machines Corporation FinFET with longitudinal stress in a channel
US7838908B2 (en) * 2009-01-26 2010-11-23 International Business Machines Corporation Semiconductor device having dual metal gates and method of manufacture
US7855105B1 (en) 2009-06-18 2010-12-21 International Business Machines Corporation Planar and non-planar CMOS devices with multiple tuned threshold voltages
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
KR101793534B1 (ko) 2011-01-05 2017-11-06 삼성디스플레이 주식회사 포토센서 및 그의 제조방법
US9269634B2 (en) 2011-05-16 2016-02-23 Globalfoundries Inc. Self-aligned metal gate CMOS with metal base layer and dummy gate structure
US9202698B2 (en) 2012-02-28 2015-12-01 International Business Machines Corporation Replacement gate electrode with multi-thickness conductive metallic nitride layers
US20130292766A1 (en) 2012-05-03 2013-11-07 International Business Machines Corporation Semiconductor substrate with transistors having different threshold voltages
CN103779226B (zh) * 2012-10-23 2016-08-10 中国科学院微电子研究所 准纳米线晶体管及其制造方法
US9105497B2 (en) 2013-09-04 2015-08-11 Globalfoundries Inc. Methods of forming gate structures for transistor devices for CMOS applications
US9263586B2 (en) 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
US9349652B1 (en) * 2014-12-12 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device with different threshold voltages
KR102381342B1 (ko) 2015-09-18 2022-03-31 삼성전자주식회사 게이트를 갖는 반도체 소자의 형성 방법
US10446400B2 (en) 2017-10-20 2019-10-15 Samsung Electronics Co., Ltd. Method of forming multi-threshold voltage devices and devices so formed
CN111814406B (zh) * 2020-07-27 2022-08-09 太原理工大学 一种多晶硅原料重要度分析方法及系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US20020045344A1 (en) 1996-06-04 2002-04-18 Quingfeng Wang Method of forming polycrystalline cosi2 salicide and products obtained thereof
US6117712A (en) * 1998-03-13 2000-09-12 Texas Instruments - Acer Incorporated Method of forming ultra-short channel and elevated S/D MOSFETS with a metal gate on SOI substrate
US6204103B1 (en) 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US6190952B1 (en) 1999-03-03 2001-02-20 Advanced Micro Devices, Inc. Multiple semiconductor-on-insulator threshold voltage circuit
US6262456B1 (en) 1998-11-06 2001-07-17 Advanced Micro Devices, Inc. Integrated circuit having transistors with different threshold voltages
US6235568B1 (en) 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
US6281559B1 (en) 1999-03-03 2001-08-28 Advanced Micro Devices, Inc. Gate stack structure for variable threshold voltage
US6251777B1 (en) 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
US6238982B1 (en) 1999-04-13 2001-05-29 Advanced Micro Devices Multiple threshold voltage semiconductor device fabrication technology
US6281117B1 (en) 1999-10-25 2001-08-28 Chartered Semiconductor Manufacturing Ltd. Method to form uniform silicide features
JP2001196461A (ja) 2000-01-11 2001-07-19 Sony Corp 半導体装置及びその製造方法
US6468900B1 (en) * 2000-12-06 2002-10-22 Advanced Micro Devices, Inc. Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface
US6465309B1 (en) * 2000-12-12 2002-10-15 Advanced Micro Devices, Inc. Silicide gate transistors
SG107563A1 (en) * 2001-07-31 2004-12-29 Agency Science Tech & Res Gate electrodes and the formation thereof
US6794234B2 (en) * 2002-01-30 2004-09-21 The Regents Of The University Of California Dual work function CMOS gate technology based on metal interdiffusion
US6689676B1 (en) * 2002-07-26 2004-02-10 Motorola, Inc. Method for forming a semiconductor device structure in a semiconductor layer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452357C (zh) * 2004-06-23 2009-01-14 日本电气株式会社 半导体装置及其制造方法
US7592674B2 (en) 2004-06-23 2009-09-22 Nec Corporation Semiconductor device with silicide-containing gate electrode and method of fabricating the same
US7463503B2 (en) 2005-09-14 2008-12-09 Canon Kabushiki Kaisha Semiconductor device
CN100499126C (zh) * 2005-09-14 2009-06-10 佳能株式会社 半导体器件
CN101496154B (zh) * 2006-07-28 2011-04-20 国际商业机器公司 全硅化栅电极的制造方法
CN100449784C (zh) * 2006-08-11 2009-01-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103632947A (zh) * 2012-08-24 2014-03-12 国际商业机器公司 为使用全金属栅极的互补金属氧化物半导体集成多阈值电压器件的方法和系统
US9406679B2 (en) 2012-08-24 2016-08-02 International Business Machines Corporation Integration of multiple threshold voltage devices for complementary metal oxide semiconductor using full metal gate
CN103632947B (zh) * 2012-08-24 2017-05-03 国际商业机器公司 为使用全金属栅极的互补金属氧化物半导体集成多阈值电压器件的方法和系统
CN103681291A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN103681291B (zh) * 2012-09-12 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
CN104009003A (zh) * 2013-02-21 2014-08-27 格罗方德半导体公司 集成电路及制造具有金属栅极电极的集成电路的方法
CN104009003B (zh) * 2013-02-21 2017-01-11 格罗方德半导体公司 集成电路及制造具有金属栅极电极的集成电路的方法

Also Published As

Publication number Publication date
US20050106788A1 (en) 2005-05-19
US6846734B2 (en) 2005-01-25
KR100625057B1 (ko) 2006-09-20
US20040094804A1 (en) 2004-05-20
CN1294648C (zh) 2007-01-10
KR20040044343A (ko) 2004-05-28
TW200425409A (en) 2004-11-16
TWI307938B (en) 2009-03-21

Similar Documents

Publication Publication Date Title
CN1294648C (zh) 制造多重阈值的方法和工艺
US7361958B2 (en) Nonplanar transistors with metal gate electrodes
US7381649B2 (en) Structure for a multiple-gate FET device and a method for its fabrication
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
US9373695B2 (en) Method for improving selectivity of epi process
US8617956B2 (en) Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
US8853788B2 (en) Replacement gate electrode with planar work function material layers
US6812105B1 (en) Ultra-thin channel device with raised source and drain and solid source extension doping
JP2007207837A (ja) 半導体装置および半導体装置の製造方法
CN101079380A (zh) 半导体结构及其制造方法
US10868133B2 (en) Semiconductor device structure and method for forming the same
US20250357129A1 (en) Fluorine incorporation method for nanosheet
US7202539B2 (en) Semiconductor device having misfet gate electrodes with and without GE or impurity and manufacturing method thereof
TW202040700A (zh) 半導體裝置及其製造方法
US20250329573A1 (en) Semiconductor device having isolation liner and method of manufacturing thereof
US20250359163A1 (en) Device having hybrid nanosheet structure and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171117

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171117

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070110

Termination date: 20191119

CF01 Termination of patent right due to non-payment of annual fee