WO2018047977A1 - 透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、及び透明導電膜付き基板 - Google Patents

Abstract

本発明の透明導電膜付き基板の製造方法は、絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板の製造方法であって、所望の減圧雰囲気とした熱処理空間において、前記透明基板を所定の成膜前温度に制御するステップαと、所望のプロセスガス雰囲気とした成膜空間において、前記透明導電膜の母材をなすターゲットにスパッタ電圧を印加してスパッタを行い、所定の温度とされた前記透明基板上に前記透明導電膜を成膜するステップβと、大気雰囲気において、前記透明基板上に形成された前記透明導電膜に対して後加熱処理をするステップγと、少なくとも順に備え、前記ステップαにおける前記成膜前温度が零度以下である。

Description

透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、及び透明導電膜付き基板

　本発明は、低温プロセスの製造条件において、良好な電気特性を得ることが可能な、透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、及び透明導電膜付き基板に関する。
　本願は、２０１６年９月１２日に日本に出願された特願２０１６－１７７９６６号に基づき優先権を主張し、その内容をここに援用する。

　タッチパネル（タッチセンサーとも呼ぶ）は、表示画面上の透明な面を操作者が指またはペンでタッチすることにより、接触した位置を検出してデータ入力ができる入力装置の構成要素となるものであって、キー入力より直接的、かつ直感的な入力を可能とする。このため、近年、携帯電話機や、スマートフォンに代表される携帯情報端末、カーナビゲーションシステム、各種のゲーム機を始め、様々な電子機器の操作部に多用されている。

　前記タッチパネルは、入力装置として、液相パネルや有機ＥＬパネル等の平面型表示装置の表示画面上に貼り合わせて使用することができる。タッチパネルの検出方式には、抵抗式、静電容量式、超音波式、光学式等多種あり、その構造は多様となっている。中でも、近年、スマートフォン用途のタッチパネルでは、静電容量方式が主流となっている。

　スマートフォン用途のタッチパネルにおいては、市場ニーズとして「軽量化」、「薄型化」と「高性能化」が求められている。中でも、「軽量化」と「薄型化」のために、ディスプレイにタッチセンサー機能を搭載するオンセル（Ｏｎ－Ｃｅｌｌ）やインセル（Ｉｎ－Ｃｅｌｌ）と呼ばれるデバイス構造が採用されている。

　オンセルと呼ばれるタッチパネルのタイプでは、カラーフィルタ側の基板（ＣＦ基板とも呼ぶ）の背面に、センサー電極としてＩＴＯ等の透明導電膜が配置される。ＣＦ基板の背面に透明導電膜を設けてなる構造体は、従来より透明導電性基板として公知であり、スマートフォン用途のタッチパネル（タッチ機能内蔵型ディスプレイ）以外の分野、例えば、太陽電池や各種表示装置等においても広く用いられている。ここで、ＩＴＯとは、インジウム・スズ酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）である。

　スマートフォン用途においてディスプレイにタッチパネルが搭載される場合は、カラーフィルタ側の基板（ＣＦ基板）とＴＦＴ側の基板（ＴＦＴ基板とも呼ぶ）を貼り合わせるために、接着剤が使用されている。このため、タッチセンサー形成時の温度（成膜時や後加熱時等の温度）には制約が生じる（特許文献１）。

　現在、タッチパネルの構造として注目されている、ＧＦＦ（カバーガラス＋片面ＩＴＯフィルム２枚）やＧＦ２（ベースフィルムの両面にＩＴＯを膜付したＤＩＴＯタイプと、ベースフィルムの片面にＩＴＯを２層重ねて設けたＩＴＯブリッジタイプの２種類がある）と呼ばれるタッチセンサーでは、ガラスより耐熱性の低いフィルムが使用されている。例えば、ＧＦＦにおいては現在、薄型化が進み、ＰＥＴフィルム上にＩＴＯ膜を設けた構成が検討されている。

　このような静電容量方式のセンサー電極として機能するＩＴＯ膜の製造には、主にＩＴＯ系材料をターゲットに用いた生産性の高い通過型スパッタ方式が採用されている。しかしながら、従来のＩＴＯ膜の製造においては、成膜時に２００℃以上の高温プロセスが主流（非特許文献１）であり、ＰＥＴフィルム等に好適な１００℃以下の低温プロセスにおいて良好な電気特性を得ることは極めて困難であった。
　このような背景から、通過型スパッタ方式によるＩＴＯフィルムの製造方法において、低温プロセスで低抵抗なＩＴＯ膜を製造する方法の開発が期待されていた。

日本国特開２００９－２８３１４９号公報

Ｓ．Ｉｓｈｉｂａｓｈｉ　ｅｔ　ａｌ，　Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ．，８，（３），１４０３（１９９０）．

　本発明は、このような従来の実情に鑑みて考案されたものであり、低温プロセスで低抵抗な透明導電膜付き基板を形成することが可能な、製造方法および製造装置を提供することを目的とする。

　本発明の第１態様に係る透明導電膜付き基板の製造方法は、絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板の製造方法であって、所望の減圧雰囲気とした熱処理空間において、前記透明基板を所定の成膜前温度に制御するステップαと、所望のプロセスガス雰囲気とした成膜空間において、前記透明導電膜の母材をなすターゲットにスパッタ電圧を印加してスパッタを行い、所定の温度とされた前記透明基板上に前記透明導電膜を成膜するステップβと、大気雰囲気において、前記透明基板上に形成された前記透明導電膜に対して後加熱処理をするステップγと、を少なくとも順に備え、前記ステップαにおける前記成膜前温度が零度以下である。
　本発明の第１態様に係る透明導電膜付き基板の製造方法は、前記ステップβにおいて、前記プロセスガス雰囲気に占める水の分圧が１×１０^－３Ｐａ以下であることが好ましい。
　本発明の第１態様に係る透明導電膜付き基板の製造方法は、前記ステップβにおいて、前記透明導電膜が形成された前記透明基板の成膜後温度が、２９℃を下回るように、スパッタ条件を制御することが好ましい。
　本発明の第１態様に係る透明導電膜付き基板の製造方法は、前記ステップγにおいて、後加熱処理の温度が１００℃以下であることが好ましい。
　本発明の第１態様に係る透明導電膜付き基板の製造方法において、前記ステップβは、前記透明基板が前記ターゲット前を通過することにより、該透明基板上に前記透明導電膜を形成することが好ましい。
　本発明の第１態様に係る透明導電膜付き基板の製造方法において、前記ステップβは、前記ターゲットとしてＩＴＯを用いることが好ましい。

　本発明の第２態様に係る透明導電膜付き基板の製造装置は、絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板の製造装置であって、前記透明基板が導入された内部空間を減圧雰囲気とする仕込室と、前記透明基板上に前記透明導電膜を形成する成膜室と、前記透明導電膜が形成された前記透明基板を大気開放する取出室と、を少なくとも備え、前記成膜室内には、前記透明基板の進行方向に、熱処理空間と成膜空間が順に配され、前記熱処理空間には、前記透明基板を所定の成膜前温度に制御する温度制御部が配置されており、前記成膜空間には、該熱処理空間から移動した透明基板上に透明導電膜をスパッタ法により形成する成膜部が配置されている。
　本発明の第２態様に係る透明導電膜付き基板の製造装置において、前記熱処理空間と前記成膜空間は、前記成膜室内において連通しており、前記熱処理空間の圧力と前記成膜空間の圧力が同圧として制御されるように、プロセスガスの導入部および排気部が配置されている、ことが好ましい。

　本発明の第３態様に係る透明導電膜付き基板は、絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板であって、前記透明導電膜は、表層部に結晶核を有する。
　本発明の第３態様に係る透明導電膜付き基板においては、前記透明導電膜は、前記結晶核を包む結晶部を有する、ことが好ましい。
　本発明の第３態様に係る透明導電膜付き基板においては、隣接する位置にある結晶核から成長した結晶部の間に結晶粒界が形成されている、ことが好ましい。
　本発明の第３態様に係る透明導電膜付き基板においては、前記結晶核の大きさは、２１ｎｍ～４２ｎｍである、ことが好ましい。
　本発明の第３態様に係る透明導電膜付き基板においては、前記結晶部の大きさは、１１２ｎｍ～３６２ｎｍである、ことが好ましい。

　本発明の第１態様に係る透明導電膜付き基板の製造方法は、絶縁性の透明基板上に透明導電膜を成膜するステップβを行う前に、透明基板を所定の成膜前温度に制御するステップαを設けて、透明基板の成膜前温度を零度以下とする。その後、成膜された透明導電膜に対して後加熱処理をするステップγを有する。これにより、成膜後にアモルファスであり、後加熱処理することにより結晶質となる透明導電膜が安定して得られる。この製造方法によれば、後加熱処理の温度が１００℃以下の条件にて、良好な電気特性（比抵抗）を有する透明導電膜が形成できる。ゆえに、本発明の第１態様は、低温プロセスで低抵抗な透明導電膜付き基板を形成することが可能な、透明導電膜付き基板の製造方法をもたらす。また、本発明の第１態様は、有機材料が封止されたセル等、耐熱性の低い素子が予め配置された基板に対して、透明導電膜を形成する方法として有効である。

　したがって、本発明の第１態様は、上述したような、スマートフォン用途においてディスプレイ（表示パネル）にタッチパネルが搭載される場合（カラーフィルタ側の基板（ＣＦ基板）とＴＦＴ側の基板（ＴＦＴ基板）を貼り合わせるために、接着剤が使用されており、タッチセンサー形成時の温度（成膜時や後加熱時等の温度）に制約が生じる場合）にも、十分に対応可能な透明導電膜付き基板の製造方法を提供できる。
　本発明の第１態様は、このような表示パネル用途の他に、太陽電池用途や各種の受発光センサ用途においても利用できる、透明導電膜付き基板を製造することも可能である。

　本発明の第２態様に係る透明導電膜付き基板の製造装置は、透明基板が導入された内部空間を減圧雰囲気とする仕込室と、前記透明基板上に前記透明導電膜を形成する成膜室と、前記透明導電膜が形成された前記透明基板を大気開放する取出室と、少なくとも備えている。前記成膜室内には、前記透明基板の進行方向に、熱処理空間と成膜空間が順に配されている。そして、前記熱処理空間には、前記透明基板を所定の成膜前温度に制御する温度制御部が配置されており、前記成膜空間には、該熱処理空間から移動した透明基板上に透明導電膜をスパッタ法により形成する成膜部が配置されている。

　上記製造装置においては、単一の成膜室内に、透明基板の進行方向に「熱処理空間」と「成膜空間」の２つの空間が配されている。このため、熱処理空間において所定の成膜前温度に制御された透明基板を、熱処理空間から成膜空間へ速やかに移動し、透明基板上に透明導電膜を形成できる。この構成によれば、予め成膜前温度を定めることにより、成膜によって温度上昇した後の温度である、透明基板（透明導電膜）の成膜後温度を制御することができる。ゆえに、本発明第２態様は、低温プロセスで低抵抗な透明導電膜付き基板を形成することが可能な、透明導電膜付き基板の製造装置をもたらす。ここで、「成膜後温度」とは、透明基板（透明導電膜）が成膜中に到達する最高温度（ピーク温度）のことを意味する。この「成膜後温度」の測定には、市販のヒートラベルを用いた。
　したがって、本発明の第２態様に係る製造装置は、表示パネル用途の他に、太陽電池用途や各種の受発光センサ用途においても利用できる、透明導電膜付き基板の製造に貢献する。

透明導電膜付き基板の一例を示す断面図である。 透明導電膜付き基板の製造方法の一例を示すフローチャートである。 透明導電膜付き基板の製造装置の一例を示す断面図である。 アニール温度と比抵抗との関係を示すグラフである。 Ｈ_２Ｏ（水）分圧と比抵抗との関係を示すグラフである。 アニール時間と比抵抗との関係を示すグラフ（アニール温度８０℃）である。 アニール時間と比抵抗との関係を示すグラフ（アニール温度６０℃）である。 Ｏ_２（酸素）分圧と比抵抗との関係を示すグラフである。 透明導電膜（Ａｓ　ｄｅｐｏ）のＴＥＭ像である。 透明導電膜（Ａｓ　ｄｅｐｏ）のＸＲＤチャートである。 透明導電膜（１００℃アニール後）のＸＲＤチャートである。 透明導電膜（成膜前温度８０℃）のＴＥＭ像とエッチング後のＳＥＭ像である。 透明導電膜（成膜前温度８０℃）のＴＥＭ像とエッチング後のＳＥＭ像である。 透明導電膜（成膜前温度２５℃）のＴＥＭ像とエッチング後のＳＥＭ像である。 透明導電膜（成膜前温度２５℃）のＴＥＭ像とエッチング後のＳＥＭ像である。 透明導電膜（成膜前温度－１６℃）のＴＥＭ像とエッチング後のＳＥＭ像である。 透明導電膜（成膜前温度－１６℃）のＴＥＭ像とエッチング後のＳＥＭ像である。 透明導電膜（成膜前温度８０℃）に対して１００℃のアニール処理を施した後に得られたＴＥＭ像である。 透明導電膜（成膜前温度－１６℃）に対して１００℃のアニール処理を施した後に得られたＴＥＭ像である。 透明導電膜（成膜前温度－１６℃）のＴＥＭ像であって、透明導電膜の表層部に位置する結晶核に起因して結晶が成長する過程を説明する拡大図である。 透明導電膜（成膜前温度８０℃）の結晶成長を説明する図である。 透明導電膜（成膜前温度－１６℃）の結晶成長を説明する図である。 透明導電膜（成膜前温度－１６℃）のＴＥＭ像である。 図１８に示すＴＥＭ像を画像処理することによって得られた図であって、透明導電膜に残留する結晶核を示す図である。 図１８に示すＴＥＭ像に基づいて作成された結晶部の外形輪郭に対応する図である。

　以下、本発明に係る透明導電膜付き基板の製造方法および製造装置の最良の形態について、図面に基づき説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。

＜第一実施形態＞
　以下では、絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板の製造方法および製造装置ついて、図１～図３を参照して説明する。
　図１は透明導電膜付き基板の一例を示す断面図である。図１において、符号１０は透明導電膜付き基板を、符号１１は絶縁性の透明基板を、符号１２は透明導電膜を、それぞれ表わしている。

　上記構成とする透明導電膜付き基板は、図２のフローチャートに示す製造方法によって作製される。すなわち、本発明の実施形態に係る透明導電膜付き基板の製造方法は、絶縁性の透明基板１１と接するように透明導電膜１２が配されてなる透明導電膜付き基板の製造方法であって、所望の減圧雰囲気とした熱処理空間において、前記透明基板を所定の成膜前温度に制御するステップα（第１ステップ）と、所望のプロセスガス雰囲気とした成膜空間において、前記透明導電膜の母材をなすターゲットにスパッタ電圧を印加してスパッタを行い、所定の温度とされた前記透明基板上に前記透明導電膜を成膜するステップβ（第２ステップ）と、大気雰囲気において、前記透明基板上に形成された前記透明導電膜に対して後加熱処理をするステップγ（第３ステップ）と、を少なくとも順に備えており、前記ステップαにおける前記成膜前温度が零度以下である。

　上記製造方法のうち、前記ステップαと前記ステップβは、例えば、図３に示すようなスパッタ装置（透明導電膜付き基板の製造装置）を用いて行われる。このスパッタ装置においては、透明基板は水平搬送され、透明基板の上面が被成膜面となるように、透明導電膜がスパッタ法により形成される（スパッタダウン型）。

　図３の透明導電膜付き基板の製造装置は、透明基板１１が導入された内部空間を減圧雰囲気とする仕込室１１１と、透明基板１１上に透明導電膜１２を形成する成膜室１１２と、透明導電膜１２が形成された透明基板１１を大気開放する取出室１１３と、少なくとも備えている。仕込室１１１、成膜室１１２、及び、取出室１１３には、それぞれの内部空間を減圧雰囲気とするために排気部Ｐ（１１１Ｐ、１１２Ｐ、１１３Ｐ）が設けられている。特に、成膜室１１２の排気部１１２Ｐは、後述する熱処理空間ＴＳと成膜空間ＤＳとの中間位置Ｍに配置される。これにより、熱処理空間ＴＳと成膜空間ＤＳの相互の影響を回避できる。

　熱処理空間ＴＳと成膜空間ＤＳとの間隔ＭＤは、後述する基板の成膜前温度や成膜後温度、基板の搬送速度、成膜条件（圧力、スパッタパワー等）を勘案して、適宜決定される。成膜室１１２には、熱処理空間ＴＳ用のプロセスガスの導入部１２５と、成膜空間ＤＳ用のプロセスガスの導入部１３５とが、各々設けられている。

　仕込室１１１と成膜室１１２との間にはドアバルブＤＶ１が、成膜室１１２と取出室１１３との間にはドアバルブＤＶ２が、それぞれ開閉可能に配置されている。
　ドアバルブＤＶ１を開状態とすることにより、仕込室１１１の内部空間と、成膜室１１２の内部空間が連通し、透明基板１１の搬送（符号ａ→ｂ）が可能となる。同様に、ドアバルブＤＶ２を開状態とすることにより、成膜室１１２の内部空間と、取出室１１３の内部空間が連通し、透明基板１１の搬送（符号ｅ→ｆ）が可能となる。
　ドアバルブＤＶ１とドアバルブＤＶ２を同時に閉状態とすることにより、成膜室１１２の内部空間は単一の密閉された空間となる。

　前記成膜室１１２の内部には、透明基板１１の進行方向（符号ｂ→ｃ→ｄ→ｅを縦断する点線矢印の方向）に、熱処理空間ＴＳと成膜空間ＤＳが順に配されている。
　熱処理空間ＴＳには、透明基板１１を所定の成膜前温度に制御する温度制御部（以下、温度調整装置とも呼ぶ）１２２、１２４が配置されている。成膜空間ＤＳには、該熱処理空間ＴＳから移動した透明基板１１上に透明導電膜１２をスパッタ法により形成する成膜部１３２、１３３、１３４が配置されている。
　ここで、符号１２２は加熱装置あるいは冷却装置であり、符号１２４は加熱装置あるいは冷却装置の電源である。符号１３２は透明導電膜用のターゲット、符号１３３はターゲットを載置するバッキングプレート、符号１３４はバッキングプレートにＤＣ電力を供給する電源である。

　上記構成を有する図３に示すスパッタ装置（透明導電膜付き基板の製造装置）を用い、以下に示す諸条件にて、ステップαとステップβは行われる。

＜ステップα＞
　絶縁性の透明基板：ガラスからなる透明基板（１１００ｍｍ×１４００ｍｍ×３．０ｍｍｔ）を使用。基板搬送は、１１００ｍｍの方向。
　熱処理条件：加熱成膜または室温成膜の場合は、温度調整装置の前方を基板が通過（搬送）した後、基板が所定の温度（後述する図４において、成膜前温度：２５℃、８０℃）となるように、温度調整装置により熱処理した。冷却成膜の場合は、温度調整装置の前方に基板を静止した状態で、基板が所定の温度（後述する図４において、成膜前温度：－１６℃、１１℃）となるように、温度調整装置により熱処理した。
　ここで、成膜前温度が「－１６℃、１１℃、２５℃、８０℃」とした場合は順に、成膜後温度が「２９℃を下回る温度、２９℃を下回る温度、４６℃以上４９℃未満、１１０℃以上１１６℃未満」に相当する。
　熱処理雰囲気：プロセスガスはＡｒ、Ｏ_２、Ｈ_２Ｏの混合ガスであり、圧力は０．４Ｐａとした。

＜ステップβ＞
　成膜法：直流スパッタ法により、基板搬送成膜によりＩＴＯ膜を形成。
　成膜雰囲気：プロセスガスはＡｒ、Ｏ_２、Ｈ_２Ｏの混合ガスであり、圧力は０．４Ｐａとした。各ガスの流量は、Ａｒ（１８０ｓｃｃｍ）、Ｏ_２（１～８ｓｃｃｍ）、Ｈ_２Ｏ（２～５０ｓｃｃｍ）である。
　基板搬送速度：１９６０ｍｍ／ｍｉｎ
　ターゲットに印加したパワー密度：６．０Ｗ／ｃｍ^２
　ターゲット組成：酸化インジウムに酸化スズを１０質量％添加したスズ添加酸化インジウム（ＩＴＯ）［１０ｗｔ％－ＳｎＯ_２　ｄｏｐｅｄ　Ｉｎ_２Ｏ_３］

　以下、図２に示すステップαおよびステップβについて詳述する。
　まず、ガラスからなる透明基板（以下、基板とも呼ぶ）１１を、不図示の搬送装置を用いて、仕込室１１１（符号ａの位置）から成膜室１１２（符号ｂの位置）へ搬入する。この透明基板１１を、Ａｒ、Ｏ_２、Ｈ_２Ｏの混合ガスからなるプロセスガス雰囲気において、所望の温度に保持された状態にある、温度調整装置１２２の前方空間（熱処理空間ＴＳ）内（符号ｃの位置）を通過させるか、あるいは温度調整装置１２２の前方空間（熱処理空間ＴＳ）内（符号ｃの位置）に静止させる。これにより、透明基板１１を所定の成膜前温度にする。

　成膜空間ＤＳに、Ａｒ、Ｏ_２、Ｈ_２Ｏの混合ガスからなるプロセスガス（スパッタガス）を導入し、電源１３４によりバッキングプレート１３３を通じてターゲット１３２にスパッタ電圧、例えば、直流電圧をスパッタ電圧として印加する。このスパッタ電圧の印加により、発生したプラズマにより励起されたＡｒ等のスパッタガスのイオンがターゲット１３２からスズ添加酸化インジウム（ＩＴＯ）を構成する原子を飛び出させる。この状態にあるターゲット１３２の前方空間（成膜空間ＤＳ）内を通過するように、上記熱処理を経た透明基板１１を移動させる。すなわち、符号ｃの位置から、符号ｄの位置を通過し、符号ｅの位置まで移動させる。これにより、透明基板１１上に、透明導電膜１２が形成される。その後、透明導電膜１２が形成された透明基板１１を符号ｆの位置まで移動し、取出室１１３を大気開放することにより、成膜（ｄｅｐｏｓｉｔｉｏｎ）によって得られた第一試料（Ａｓ　ｄｅｐｏ）が得られる。以下の説明では、成膜（ｄｅｐｏｓｉｔｉｏｎ）によって得られた膜や試料を「Ａｓ　ｄｅｐｏ」と称する場合がある。

＜ステップγ＞
　次に、大気雰囲気において、前記透明基板上に形成された前記透明導電膜（Ａｓ　ｄｅｐｏの第一試料）に対して後加熱処理をするステップγが行われる。Ａｓ　ｄｅｐｏの第一試料における透明導電膜は、アモルファスであり殆ど結晶性を持たない。これに対して、後加熱処理を施すことにより、透明導電膜は結晶化する。この結晶化により、透明導電膜は低抵抗な電気特性を持つができる。
　従来は２００℃程度の高温で後加熱処理して初めて結晶化し、透明導電膜を低抵抗とすることができた。これに対して、本発明の実施形態では１００℃以下の低温で後加熱処理しても、結晶化が図れる。ゆえに、本発明の実施形態に係る製造方法によれば、高温加熱に耐えることができない、ＴＦＴ基板上にも、低抵抗な透明導電膜を設けたデバイスを構築できる。

＜実験例１：アニール温度（後加熱処理の温度）と比抵抗との関係＞
　図４は、アニール温度と比抵抗との関係を示すグラフであり、４条件の成膜前温度（８０℃、２５℃、１１℃、－１６℃）について調べた結果である。△印が８０℃、□印が２５℃、◇印が１１℃、○印が－１６℃の観測結果である。その際、アニール時間は一定（１時間）とした。

　図４より、以下の点が明らかとなった。
（Ａ１）アニール温度（後加熱処理の温度）を増加させることにより、何れの成膜前温度の第一試料（Ａｓ　ｄｅｐｏ試料）であっても、比抵抗の低抵抗化が図れる（比抵抗［μΩｃｍ］：７００程度→２００程度に変化させることができる）。
（Ａ２）上記（Ａ１）の低抵抗化は、成膜前温度の依存性がある。成膜前温度が高いほど、低抵抗化を図るためには、より高いアニール温度（後加熱処理の温度）を要する。
（Ａ３）成膜前温度を低くするほど、低抵抗化を図るためのアニール温度（後加熱処理の温度）が、より低くなる。中でも、成膜前温度が零度以下とした場合（○印）には、アニール温度（後加熱処理の温度）が１００℃以下でも、比抵抗［μΩｃｍ］が２４０程度の透明導電膜が得られる。
　したがって、図４より、成膜前温度が低くなるほど、低抵抗化するアニール温度（後加熱処理の温度）が低くなることが確認された。

＜実験例２：Ｈ_２Ｏ（水）分圧と比抵抗との関係＞
　図５は、Ｈ_２Ｏ（水）分圧と比抵抗との関係を示すグラフであり、２条件の成膜前温度（８０℃、－１６℃）について調べた結果である。△印が８０℃、○印が－１６℃の観測結果である。本実験例では、成膜時のＨ_２Ｏ（水）分圧を８×１０^－５～１×１０^－２［Ｐａ］の範囲で変更した。その際、アニール温度（後加熱処理の温度）は１２０℃とした。

　図５より、以下の点が明らかとなった。
（Ｂ１）成膜前温度が８０℃の場合は、Ｈ_２Ｏ（水）分圧が２×１０^－３［Ｐａ］付近において比抵抗が極小値（およそ３６０［μΩｃｍ］）をとる傾向が観測された。
（Ｂ２）成膜前温度が－１６℃の場合は、Ｈ_２Ｏ（水）分圧が下がるに連れて比抵抗低も低下する傾向が観測された。Ｈ_２Ｏ（水）分圧が１×１０^－２［Ｐａ］付近における比抵抗（およそ４１０［μΩｃｍ］）に比べて、Ｈ_２Ｏ（水）分圧が８×１０^－５［Ｐａ］付近における比抵抗（およそ２１０［μΩｃｍ］）は半減することが分かった。
　したがって、図５より、成膜前温度を下げることによって、アニール処理（後加熱処理）による、Ｈ_２Ｏ（水）分圧の比抵抗に対するプロセスマージンが拡大することが確認された。

＜実験例３：アニール時間（後加熱処理の時間）と比抵抗との関係（その１）＞
　図６は、アニール時間と比抵抗との関係を示すグラフであり、２条件の成膜前温度（８０℃、－１６℃）について調べた結果である。△印が８０℃、○印が－１６℃の観測結果である。その際、アニール温度（後加熱処理の温度）は８０℃とした。
　本実験例では、アニール時間を１～２４時間の範囲で変更した。横軸が０．１時間に便宜上プロットした比抵抗の数値は、アニール処理なしの結果（成膜後の結果）である。

　図６より、以下の点が明らかとなった。
（Ｃ１）成膜前温度が８０℃の場合は、２４時間のアニール処理を施しても、比抵抗は殆ど変化しない（成膜後：およそ７４０［μΩｃｍ］→２４時間後：およそ６７０［μΩｃｍ］）。
（Ｃ２）成膜前温度が－１６℃の場合は、１時間のアニール処理を施すことにより、比抵抗は急激に減少する傾向を示し、２４時間のアニール処理を施すことにより、比抵抗は三分の一程度となる（成膜後：およそ６２０［μΩｃｍ］→１時間後：およそ４２０［μΩｃｍ］→２時間後：およそ２５０［μΩｃｍ］→２０時間後：およそ２３９［μΩｃｍ］）。
　したがって、図６より、成膜前温度を下げることによって、８０℃の低温アニール処理（後加熱処理）であっても、アニール処理時間に依存して、比抵抗の低抵抗化が図れることが確認された。

＜実験例４：アニール時間（後加熱処理の時間）と比抵抗との関係（その２）＞
　図７は、アニール時間と比抵抗との関係を示すグラフであり、２条件の成膜前温度（８０℃、－１６℃）について調べた結果である。△印が８０℃、○印が－１６℃の観測結果である。その際、アニール温度（後加熱処理の温度）は６０℃とした。
　本実験例では、アニール時間を１～２４時間の範囲で変更した。横軸が０．１時間に便宜上プロットした比抵抗の数値は、アニール処理なしの結果（成膜後の結果）である。

　図７より、以下の点が明らかとなった。
（Ｄ１）成膜前温度が８０℃の場合は、２４時間のアニール処理を施しても、比抵抗は殆ど変化しない（成膜後：およそ７４０［μΩｃｍ］→２４時間後：およそ７２５［μΩｃｍ］）。
（Ｄ２）成膜前温度が－１６℃の場合は、１時間のアニール処理を施すことにより、比抵抗は緩やかに減少する傾向を示し、２４時間のアニール処理を施すことにより、比抵抗は三分の一程度となる（成膜後：およそ６２０［μΩｃｍ］→１時間後：およそ５６０［μΩｃｍ］→４時間後：およそ５００［μΩｃｍ］→７時間後：およそ４５０［μΩｃｍ］→２４時間後：およそ２４４［μΩｃｍ］）。
　したがって、図７より、成膜前温度を下げることによって、６０℃の低温アニール処理（後加熱処理）であっても、アニール処理時間に依存して、比抵抗の低抵抗化が図れることが確認された。

　前述した図６に示す結果［８０℃の低温アニール処理（後加熱処理）］に比較すると、本実験例の図７に示す結果［６０℃の低温アニール処理（後加熱処理）］においては、比抵抗の減少に時間を要する。その一方、２４時間程度のアニール処理を施すことにより、８０℃、６０℃の低温領域でも、アニール処理を施すことによって、十分に比抵抗の低抵抗化が図れることが明らかとなった（８０℃、２０時間後の比抵抗が２３９［μΩｃｍ］、６０℃、２４時間後の比抵抗が２４４［μΩｃｍ］）。

＜実験例５：Ｏ_２（酸素）分圧と比抵抗との関係＞
　図８は、Ｏ_２（酸素）分圧と比抵抗との関係を示すグラフグラフであり、２条件の成膜前温度（８０℃、２５℃）について調べた結果である。▲印が８０℃（成膜後（Ａｓ　ｄｅｐｏ）、△印が８０℃（アニール処理後）、■印が２５℃（成膜後（Ａｓ　ｄｅｐｏ）、□印が２５℃（アニール処理後）の観測結果である。その際、アニール温度（後加熱処理の温度）は１２０℃とした。

　図８より、以下の点が明らかとなった。
（Ｅ１）Ｏ_２（酸素）分圧を低く制御することにより、アニール処理後の比抵抗を低下させることができる。その効果は、成膜前温度が低いほど大きい。
（Ｅ２）Ｏ_２（酸素）分圧を低く制御することにより、アニール処理後の比抵抗を低下させる効果は、成膜前温度が低いほど、Ｏ_２（酸素）分圧が高い領域で発生する。
　したがって、図８より、微加熱を加えた場合（成膜前温度が２５℃より８０℃の条件とした場合）では、比抵抗の劣化傾向、すなわち、アニール処理による効果が弱まる傾向にあることが確認された。

　図９は、透明導電膜（Ａｓ　ｄｅｐｏ）のＴＥＭ像である。左上側の写真は成膜前温度が２５℃の場合を、左下側の写真は成膜前温度が８０℃の場合を、それぞれ示している。右側の大きな写真は、左下側の写真における点線で囲む領域を拡大した写真である。

　図９より、以下の点が明らかとなった。
（Ｆ１）成膜前温度が８０℃の場合、透明導電膜には微結晶が存在する。
（Ｆ２）成膜前温度が高いほど（２５℃と８０℃の比較）、上記微結晶が存在する割合が高まる。
　したがって、前述した図８に示す結果は、透明導電膜の内部に微結晶が発生してしまうことが主原因と推測した。ゆえに、微結晶化を抑えることが可能なプロセスを開発することが必要であると判断した。

　図１０は透明導電膜（Ａｓ　ｄｅｐｏ）のＸＲＤチャートであり、図１１は透明導電膜（１００℃アニール後）のＸＲＤチャートである。３条件の成膜前温度（８０℃、２５℃、－１６℃）について調べた結果である。

　図１０および図１１より、以下の点が明らかとなった。
（Ｇ１）成膜後（Ａｓ　ｄｅｐｏ）の段階における透明導電膜の膜質は、成膜前温度に依存して大きく異なる。成膜前温度が８０℃の場合は、（２２２）に起因する回折ピークが観測されたことにより、結晶質の存在が確認された。成膜前温度が２５℃の場合は、若干の結晶質が確認された。成膜前温度が－１６℃の場合は、アモルファスであった。
（Ｇ２）１００℃アニール後の段階における透明導電膜は、成膜前温度に依存せず、結晶質を示した。しかし、結晶質の品位は大きく異なり、成膜前温度が低いほど、結晶性の高い透明導電膜が形成されることが分かった。
（Ｇ３）特に、成膜前温度が零度以下（－１６℃）とした場合の透明導電膜は、アニール処理を施すことにより、（２２２）の回折ピークの半値幅が０．１９であった。これより、成膜前温度を零度以下として透明導電膜を形成した後、１００℃以下の低温アニールを行うことで、結晶性の高い透明導電膜が得られることが分かった。
　したがって、図１０および図１１のＸＲＤチャートから、成膜後（Ａｓ　ｄｅｐｏ）の段階で良質なアモルファスの透明導電膜を形成し、これにアニール処理を施すことにより、結晶性の高い透明導電膜が発現することが確認された。

　図１２Ａ、図１３Ａ、図１４Ａは、透明導電膜のＴＥＭ像を表している。図１２Ｂ、図１３Ｂ、図１４Ｂは、エッチング後のＳＥＭ像を表わしている。図１２Ａ及び図１２Ｂは成膜前温度８０℃の場合を示しており、図１３Ａ及び図１３Ｂは成膜前温度２５℃の場合を示しており、図１４Ａ及び図１４Ｂは成膜前温度－１６℃の場合を示している。
　図１２Ａ～図１４Ｂより、以下の点が明らかとなった。
（Ｈ１）図１２Ａ及び図１３Ａに示されたＴＥＭ像において、点線にて囲んだ部分が、微結晶が確認された部位である。ＴＥＭ像を比較すると、相対的に成膜前温度が高い透明導電膜（図１２Ａ及び図１２Ｂ）よりも、低い透明導電膜（図１３Ａ及び図１３Ｂ）に内在する微結晶が少ないことが分かった。
（Ｈ２）エッチング後のＳＥＭ像（図１２Ｂ及び図１３Ｂ）において、粒状に見える部分が、透明導電膜に内在した微結晶を反映した残渣（結晶性をもつＩＴＯ粒子）である。これより、成膜前温度が低くなるに連れて、残渣が細かくなり、残渣の数も激減することが分かった。
　したがって、図１２Ａ～図１３Ｂに示したＴＥＭ像とエッチング後のＳＥＭ像から、成膜前温度を低くすることにより、透明導電膜に内在する微結晶の発生数が徐々に減少することが確認された。特に、図１４Ａ及び図１４Ｂに示すように、成膜前温度を零度以下とすることにより、透明導電膜に内在する微結晶の発生が抑制されることが確認された。

　なお、本発明の実施形態において、透明導電膜が形成された透明基板の成膜後温度が２９℃を下回るように温度を調整する手法としては、例えば、透明基板の非成膜面側が接するように、導電性に優れた金属製の平板状トレイに透明基板を載置させて、上述したステップαとステップβを行うことが好ましい。この構成によれば、トレイに十分な熱容量と、両部材（絶縁性の透明基板、導電性に優れたトレイ）の熱抵抗とによって、透明導電膜が形成された透明基板の成膜後温度が２９℃を下回るように温度を調整することができる。このような熱設計ができれば、本発明は上記手法に限定されるものではなく、他の手法を採用しても構わない。

＜第二実施形態＞
　次に、図１４Ａ及び図１４Ｂに示す透明導電膜、即ち、成膜前温度が－１６℃である透明導電膜付き基板の実施形態について、図１５Ａ～図１７Ｂを参照して説明する。
　図１５Ａ～図１７Ｂにおいて、第一実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。

　図１５Ａは、透明基板１１上に透明導電膜１２Ａ（成膜前温度８０℃）に対して１００℃のアニール処理を施した後に得られたＴＥＭ像である。図１５Ｂは、透明基板１１上に透明導電膜１２Ｂ（成膜前温度－１６℃）に対して１００℃のアニール処理を施した後に得られたＴＥＭ像である。
　図１５Ａにおいて、透明導電膜１２Ａの下部は、基板側、即ち、透明導電膜１２Ａと透明基板１１との界面ＢＡに位置している。その一方、透明導電膜１２Ａの上部は、透明導電膜１２Ａと透明基板１１との界面ＢＡとは反対側、即ち、透明導電膜１２Ａの表層ＴＡ（表層側、表層部）に位置している。
　図１５Ｂにおいて、透明導電膜１２Ｂの下部は、基板側、即ち、透明導電膜１２Ｂと透明基板１１との界面ＢＢに位置している。その一方、透明導電膜１２Ｂの上部は、透明導電膜１２Ｂと透明基板１１との界面ＢＢとは反対側、即ち、透明導電膜１２Ｂの表層ＴＢ（表層側、表層部）に位置している。

　図１５Ａに示すように、成膜前温度が８０℃である透明導電膜１２Ａにおいては、透明基板１１と透明導電膜１２Ａとの界面ＢＡにて複数の微結晶１４が形成されていることが確認された。また、微結晶１４の周囲には、結晶粒界１５が形成されていることが確認された。微結晶の各々の大きさは、５０ｎｍ～１００ｎｍ程度であり、比抵抗が５２０μΩｃｍであることが確認された。

　その一方、図１５Ｂに示すように、成膜前温度が－１６℃である透明導電膜１２Ｂにおいては図１５Ａのような微結晶１４が観察されず、１００ｎｍ～２００ｎｍ程度の大きな結晶１６（後述する結晶部２１）が観察された。また、図１５Ａよりも少ない数の結晶粒界１７が形成されていることが確認された。更に、比抵抗が２２０μΩｃｍであることが確認された。また、後述するように、隣接する位置にある結晶核２０から成長した結晶部２１の間に結晶粒界１７が形成されている。
　図１５Ａ及び図１５Ｂに示す結果から、成膜前温度が８０℃の場合と比較して、成膜前温度が－１６℃である透明導電膜では、結晶粒界の数が少なく、大きなドメイン結晶が形成されていることが分かる。

　次に、図１６を参照し、図１５Ｂに示す透明導電膜（成膜前温度－１６℃）における結晶成長の過程を説明する。図１６（ａ）～（ｄ）は、ドメイン結晶が形成される過程を示すＴＥＭ像である。

　まず、図１６（ａ）に示すように、成膜前温度－１６℃である透明導電膜１２Ｂにおいては、透明導電膜１２Ｂの表層ＴＢ（膜表面側）に結晶核２０が生成されていることが確認された。この結晶核２０は、結晶成長起点であり、核種、核、種、種結晶と称することができる。また、結晶核２０の大きさは、２１ｎｍ～４２ｎｍ程度であることが確認された。また、結晶核２０以外の領域、即ち、符号２２で示された領域は、アモルファス部である。

　次に、結晶核２０から結晶成長が進むと、図１６（ｂ）に示すように、結晶核２０を起点として、透明導電膜１２Ｂの厚さ方向（符号Ｄ１）に向けて結晶が成長する。更に、結晶成長が進むと、図１６（ｃ）に示すように、透明導電膜１２Ｂの横方向（符号Ｄ２、基板の平面に対して平行な方向）に結晶が成長する。この結果、透明導電膜１２Ｂには、結晶核２０を包む結晶部２１が形成される。結晶部２１は、表層ＴＢに位置する結晶核２０から成長した部位である。

　最終的に、図１６（ｄ）に示すように、大きな結晶部２１が形成されていることが分かる。図１６（ａ）～（ｄ）に示す結果から、低温成膜によって得られた透明導電膜１２Ｂにおいては、結晶の最表面、即ち、表層ＴＢ（表層部）に形成された結晶核２０を起点として結晶成長が進み、大きな結晶部２１が形成されていることが分かる。また、図１６（ｄ）に示すように、結晶核２０は、結晶部２１が形成された後も、残存していることが分かる。

　次に、図１７Ａ及び図１７Ｂを参照し、透明導電膜１２Ａ（成膜前温度８０℃）と透明導電膜１２Ｂ（成膜前温度－１６℃）との結晶成長（結晶成長のメカニズム）の違いを説明する。
　図１７Ａは、成膜前温度が８０℃である透明導電膜１２Ａにおいて、微結晶が存在する場合の結晶成長を説明する図である。図１７Ｂは、成膜前温度が－１６℃である透明導電膜１２において、微結晶が存在しない場合の結晶成長を説明する図である。
　以下、図１７Ａと図１７Ｂとを比較して、低温で成膜された透明導電膜１２Ｂ（ＩＴＯ膜、Ａｓ　ｄｅｐｏ）において低抵抗化を実現できる理由と、従来の成膜方法（中高温で成膜）で成膜された透明導電膜１２Ａにおいて低抵抗化が困難となる理由とを説明する。

　図１７Ａは、低温アニールで低抵抗化の実現が困難な条件を示している。
　なお、図１７Ａにおいて、符号３０は結晶核を示し、符号３２はアモルファス部を示し、符号１４は微結晶を示し、符号１５はアモルファス部３２と微結晶１４との結晶粒界（界面）を示し、符号３３は結晶部を示している。
　中高温成膜（上述した成膜前温度が８０℃である条件で成膜）によって形成された透明導電膜１２Ａにおいては、ＴＥＭ像から観測された微結晶１４の他に結晶核３１が存在すると考えられる。また、このような中高温成膜の条件下においては、成膜によって微結晶１４及び結晶粒界１５が形成されている。
　その後、アニール処理（符号Ｘ）を行うことによって、結晶核３１を起点として結晶成長が進み、結晶部３３が形成される。しかしながら、結晶成長の途中で、微結晶１４によって結晶成長が抑制されてしまう。このため、多くの結晶粒界１５を有する透明導電膜１２Ａが形成されてしまい、低抵抗化を実現することが困難となる。

　これに対し、図１７Ｂに示すように、低温スパッタ法により成膜（上述した成膜前温度が－１６℃である条件で成膜）によって形成された透明導電膜１２においては、ＴＥＭ像から観測された結晶核２０とアモルファス部２２とが存在している。なお、低温スパッタ法により成膜を行うことで、透明導電膜１２Ｂには、微結晶１４や多くの結晶粒界１５が存在しない。
　その後、アニール処理（符号Ｘ）を行うことによって、表層ＴＢに位置する結晶核２０を起点として結晶成長が進む。図１７Ａの中高温成膜のように結晶成長を阻害する要因（微結晶１４、多くの結晶粒界１５）が存在しないので、隣接する位置にある結晶核２０から成長した結晶部２１が互いに衝突するまで、結晶成長が進む。その後、成長した結晶部２１の間に結晶粒界１７が形成される。このため、最終的に、非常に大きな結晶で構成された透明導電膜１２Ｂ（ＩＴＯ膜）が得られる。上述した理由から、低温成膜によって得られた透明導電膜１２Ｂにおいては、透明導電膜１２Ａに形成された結晶粒界１５の数よりも結晶粒界１７の数が少ない。このため、粒界散乱の影響が最小限に抑えられた良質な透明導電膜を得ることができる。

　次に、図１８～図２０を参照し、上述した透明導電膜１２Ｂのより具体的な構造を説明する。図１８は、透明導電膜（成膜前温度－１６℃）のＴＥＭ像である。図１９は、図１８に示すＴＥＭ像を画像処理することによって得られた図であって、透明導電膜に残留する結晶核を示す図である。図２０は、図１８に示すＴＥＭ像に基づいて作成された結晶部の外形輪郭に対応する図である。

　図１９は、画像処理ソフトウェア（ＩｍａｇｅＪ）を用いて作成されており、図１９に示す複数の点状物（多角形）は、図１８に示す透明導電膜（成膜前温度－１６℃）の結晶核に対応している。なお、図１８においては、４２個の結晶核が観察されているため、図１９においても同数の点状物が示されている。
　更に、上記の画像処理ソフトウェアを用いて、４２個の結晶核（図１９に示す点状物）の各々の面積を算出し、結晶核の大きさ（サイズ）を測定したところ、最大サイズは４２ｎｍであり、最小サイズは２１ｎｍであり、平均サイズは、３０ｎｍであった。
　ここで、結晶核の大きさ（サイズ）の定義について説明する。まず、結晶核の各々について面積を算出し、更に、算出された面積に対応する面積（πｒ^２）を有する円の直径を算出する。本実施形態では、算出された直径を結晶核の大きさ（サイズ）と定義している。このため、上述した結果から、結晶核の大きさは、約２１ｎｍ～４２ｎｍと定義できる。

　図１８に示すＴＥＭ像における１．２３μｍ^２の観察範囲から、結晶核の個数は、２３個であることが観察されており、一例として、結晶核の密度は、約１８．７６個／μｍ^２程度である。

　図２０は、結晶部の外形輪郭に対応する外径線を示しており、結晶部の外形輪郭に沿って線を引くことによって作製されている。なお、図２０においては、３２個の結晶部が観察されているため、図２０においても同数の多角形物が示されている。
　更に、上記の画像処理ソフトウェアを用いて、３２個の結晶部（図２０に示す多角形物）の各々の面積を算出し、結晶部の大きさ（サイズ）を測定したところ、最大サイズは３６２ｎｍであり、最小サイズは１１２ｎｍであり、平均サイズは２３６ｎｍであった。ここで、上述した結晶核の大きさの定義と同様に、結晶部の大きさ（サイズ）は定義されている。即ち、結晶部の各々について面積を算出し、算出された面積に対応する面積（πｒ^２）を有する円の直径を算出し、算出された直径を結晶部の大きさ（サイズ）と定義している。このため、上述した結果から、結晶部の大きさは、約１１２ｎｍ～３６２ｎｍと定義できる。

　本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。

　本発明は、ディスプレイ（表示パネル）用途の他に、太陽電池用途や各種の受発光センサ用途においても利用できる、透明導電膜付き基板の製造方法、透明導電膜付き基板の製造装置、及び透明導電膜付き基板に広く適用可能である。

　１０　透明導電膜付き基板、１１　透明基板、１２、１２Ａ、１２Ｂ　透明導電膜、１４　微結晶、１５、１７　結晶粒界、１６　結晶、２０、３１　結晶核、２１、３３　結晶部、２２、３２　アモルファス部、１１１　仕込室、１１２　成膜室、１１３　取出室、１２２、１２４　温度制御部（温度調整装置）、１２５、１３５　導入部、１３２　ターゲット（成膜部）、１３３　バッキングプレート（成膜部）、１３４　電源（成膜部）、ＢＡ、ＢＢ　界面、ＤＳ　成膜空間、ＤＶ１、ＤＶ２　ドアバルブ、Ｐ、１１１Ｐ、１１２Ｐ、１１３Ｐ　排気部、ＴＡ、ＴＢ　表層、ＴＳ　熱処理空間、α、β、γ　ステップ。

Claims (13)

1. 　絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板の製造方法であって、
   　所望の減圧雰囲気とした熱処理空間において、前記透明基板を所定の成膜前温度に制御するステップαと、
   　所望のプロセスガス雰囲気とした成膜空間において、前記透明導電膜の母材をなすターゲットにスパッタ電圧を印加してスパッタを行い、所定の温度とされた前記透明基板上に前記透明導電膜を成膜するステップβと、
   　大気雰囲気において、前記透明基板上に形成された前記透明導電膜に対して後加熱処理をするステップγと、
   を少なくとも順に備え、
   　前記ステップαにおける前記成膜前温度が零度以下である、
   　透明導電膜付き基板の製造方法。
2. 　前記ステップβにおいて、前記プロセスガス雰囲気に占める水の分圧が１×１０^－３Ｐａ以下である、
   　請求項１に記載の透明導電膜付き基板の製造方法。
3. 　前記ステップβにおいて、前記透明導電膜が形成された前記透明基板の成膜後温度が、２９℃を下回るように、スパッタ条件を制御する、
   　請求項１又は請求項２に記載の透明導電膜付き基板の製造方法。
4. 　前記ステップγにおいて、後加熱処理の温度が８０℃以下である、
   　請求項１に記載の透明導電膜付き基板の製造方法。
5. 　前記ステップβは、前記透明基板が前記ターゲット前を通過することにより、該透明基板上に前記透明導電膜を形成する、
   　請求項１から請求項３のいずれか一項に記載の透明導電膜付き基板の製造方法。
6. 　前記ステップβは、前記ターゲットとしてＩＴＯを用いる、
   　請求項１から請求項３、請求項５のいずれか一項に記載の透明導電膜付き基板の製造方法。
7. 　絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板の製造装置であって、
   　前記透明基板が導入された内部空間を減圧雰囲気とする仕込室と、前記透明基板上に前記透明導電膜を形成する成膜室と、前記透明導電膜が形成された前記透明基板を大気開放する取出室と、を少なくとも備え、
   　前記成膜室内には、前記透明基板の進行方向に、熱処理空間と成膜空間が順に配され、前記熱処理空間には、前記透明基板を所定の成膜前温度に制御する温度制御部が配置されており、前記成膜空間には、該熱処理空間から移動した透明基板上に透明導電膜をスパッタ法により形成する成膜部が配置されている、
   　透明導電膜付き基板の製造装置。
8. 　前記熱処理空間と前記成膜空間は、前記成膜室内において連通しており、前記熱処理空間の圧力と前記成膜空間の圧力が同圧として制御されるように、プロセスガスの導入部および排気部が配置されている、
   　請求項７に記載の透明導電膜付き基板の製造装置。
9. 　絶縁性の透明基板と接するように透明導電膜が配されてなる透明導電膜付き基板であって、
   　前記透明導電膜は、表層部に結晶核を有する、
   　透明導電膜付き基板。
10. 　前記透明導電膜は、前記結晶核を包む結晶部を有する、
    　請求項９に記載の透明導電膜付き基板。
11. 　隣接する位置にある結晶核から成長した結晶部の間に結晶粒界が形成されている、
    　請求項９又は請求項１０に記載の透明導電膜付き基板。
12. 　前記結晶核の大きさは、２１ｎｍ～４２ｎｍである、
    　請求項９又は請求項１０に記載の透明導電膜付き基板。
13. 　前記結晶部の大きさは、１１２ｎｍ～３６２ｎｍである、
    　請求項１０に記載の透明導電膜付き基板。

Images