TW201816806A

TW201816806A - 附透明導電膜之基板之製造方法、附透明導電膜之基板之製造裝置、及附透明導電膜之基板

Info

Publication number: TW201816806A
Application number: TW106131299A
Authority: TW
Inventors: 大野幸亮; 高橋明久; 白井雅紀; 小林大士
Original assignee: 日商愛發科股份有限公司
Priority date: 2016-09-12
Filing date: 2017-09-12
Publication date: 2018-05-01
Also published as: JP6418708B2; WO2018047977A1; US20190368027A1; KR102011248B1; CN109642307A; CN109642307B; TWI664646B; KR20190020828A; JPWO2018047977A1

Abstract

本發明之附透明導電膜之基板之製造方法係以與絕緣性之透明基板相接之方式配置透明導電膜而成的附透明導電膜之基板之製造方法，且至少依序包括：步驟α，其係於設為所期望之減壓氛圍之熱處理空間中，將上述透明基板控制為特定之成膜前溫度；步驟β，其係於設為所期望之處理氣體氛圍之成膜空間中，對構成上述透明導電膜之母材之靶施加濺鍍電壓進行濺鍍，於成為特定之溫度之上述透明基板上成膜上述透明導電膜；及步驟γ，其係於大氣氛圍下，對形成於上述透明基板上之上述透明導電膜進行後加熱處理；且上述步驟α中之上述成膜前溫度為零度以下。

Description

附透明導電膜之基板之製造方法、附透明導電膜之基板之製造裝置、及附透明導電膜之基板

本發明係關於一種能夠於低溫製程之製造條件下獲得良好之電特性的附透明導電膜之基板之製造方法、附透明導電膜之基板之製造裝置、及附透明導電膜之基板。

觸控面板(亦稱為觸控感測器)係成為藉由操作者利用手指或手寫筆觸壓顯示畫面上之透明之面而檢測接觸之位置，從而能夠進行資料輸入之輸入裝置的構成要素者，且實現較鍵輸入更直接且直觀之輸入。因此，近年來，以行動電話、或智慧型手機為代表之攜帶型資訊終端、汽車導航系統、各種遊戲機為開端，廣泛用於於各種電子機器之操作部。上述觸控面板可作為輸入裝置貼合於液相面板或有機EL(Electroluminescence，電致發光)面板等平面型顯示裝置之顯示畫面上使用。於觸控面板之檢測方式中，存在電阻式、靜電電容式、超音波式、光學式等多種方式，其構造變得多樣。其中，近年來，於智慧型手機用途之觸控面板中，靜電電容方式成為主流。於智慧型手機用途之觸控面板中，作為市場需求而要求「輕量化」、「薄型化」及「高性能化」。其中，為實現「輕量化」與「薄型化」，而採用於顯示器搭載觸控感測器功能之稱為外嵌式(On-Cell)或內嵌式(In-Cell)之元件構造。稱為外嵌式之觸控面板之類型係於彩色濾光片側之基板(亦稱為CF基板)之背面配置ITO(Indium Tin Oxides，氧化銦錫)等透明導電膜作為感測器電極。CF基板之背面上設置透明導電膜而成之構造體係先前作為透明導電性基板而公知，且於智慧型手機用途之觸控面板(觸控功能內置型顯示器)以外之領域、例如太陽電池或各種顯示裝置等中亦廣泛使用。此處，所謂ITO係氧化銦錫(Indium Tin Oxide)。於智慧型手機用途中將觸控面板搭載於顯示器之情形時，為使彩色濾光片側之基板(CF基板)與TFT(thin-film transistor，薄膜電晶體)側之基板(亦稱為TFT基板)貼合，而使用接著劑。因此，於形成觸控感測器時之溫度(成膜時或後加熱時等之溫度)中產生制約(例如參照日本專利特開2009-283149號公報)。目前，於作為觸控面板之構造而受到關注之被稱為GFF(Glass Film Film，玻璃雙薄膜)(覆蓋玻璃＋2片單面ITO膜)或GF2(存在於基膜之兩面附膜ITO而成之DITO型、及於基膜之單面將ITO重疊設置2層而成之ITO架橋型之2種)之觸控感測器中，使用耐熱性低於玻璃之膜。例如於GFF中，目前推行薄型化，正在研究將ITO膜設置於PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)膜上而成之構成。於此種作為靜電電容方式之感測器電極發揮功能之ITO膜之製造中，主要採用將ITO系材料用於靶之生產性較高之通過型濺鍍方式。然而，於先前之ITO膜之製造中，成膜時200℃以上之高溫製程為主流(例如參照S. Ishibashi et al, J. Vac. Sci. Technol. A., 8, (3), 1403(1990).)，且極難於適合PET膜等之100℃以下之低溫製程中獲得良好之電特性。根據此種背景，於通過型濺鍍方式之ITO膜之製造方法中，期待以低溫製程製造低電阻之ITO膜之方法之開發。

本發明係鑒於此種先前之情況而發明者，其目的在於提供一種能夠以低溫製程形成低電阻之附透明導電膜之基板的製造方法及製造裝置。本發明之第1態樣之附透明導電膜之基板的製造方法係以與絕緣性之透明基板相接之方式配置透明導電膜而成的附透明導電膜之基板之製造方法，且至少依序包括：步驟α，其係於設為所期望之減壓氛圍之熱處理空間中，將上述透明基板控制為特定之成膜前溫度；步驟β，其係於設為所期望之處理氣體氛圍之成膜空間中，對構成上述透明導電膜之母材之靶施加濺鍍電壓進行濺鍍，於成為特定之溫度之上述透明基板上成膜上述透明導電膜；及步驟γ，其係於大氣氛圍下，對形成於上述透明基板上之上述透明導電膜進行後加熱處理；且上述步驟α中之上述成膜前溫度為零度以下。本發明之第1態樣之附透明導電膜之基板的製造方法較佳為於上述步驟β中，水於上述處理氣體氛圍中所占之分壓為1×10^-3 Pa以下。本發明之第1態樣之附透明導電膜之基板的製造方法較佳為於上述步驟β中，以形成有上述透明導電膜之上述透明基板之成膜後溫度低於29℃之方式，控制濺鍍條件。本發明之第1態樣之附透明導電膜之基板的製造方法較佳為於上述步驟γ中，後加熱處理之溫度為100℃以下。於本發明之第1態樣之附透明導電膜之基板之製造方法中較佳為上述步驟β係藉由上述透明基板通過上述靶前，而於該透明基板上形成上述透明導電膜。於本發明之第1態樣之附透明導電膜之基板的製造方法中，較佳為上述步驟β係使用ITO作為上述靶。本發明之第2態樣之附透明導電膜之基板之製造裝置係以與絕緣性之透明基板相接之方式配置透明導電膜而成的附透明導電膜之基板之製造裝置，且至少具備：裝料室，其係將導入有上述透明基板之內部空間設為減壓氛圍；成膜室，其係於上述透明基板上形成上述透明導電膜；及取出室，其係將形成有上述透明導電膜之上述透明基板向大氣開放；於上述成膜室內，於上述透明基板之行進方向上依序配置熱處理空間與成膜空間，且於上述熱處理空間配置有將上述透明基板控制為特定之成膜前溫度之溫度控制部，於上述成膜空間配置有藉由濺鍍法而於自該熱處理空間移動之透明基板上形成透明導電膜之成膜部。於本發明之第2態樣之附透明導電膜之基板之製造裝置中，較佳為上述熱處理空間與上述成膜空間於上述成膜室內連通，且以將上述熱處理空間之壓力與上述成膜空間之壓力控制為同一壓力之方式，配置有處理氣體的導入部及排氣部。本發明之第3態樣之附透明導電膜之基板係以與絕緣性之透明基板相接之方式配置透明導電膜而成者，且上述透明導電膜於表層部具有晶核。於本發明之第3態樣之附透明導電膜之基板中，較佳為上述透明導電膜具有包含上述晶核之結晶部。於本發明之第3態樣之附透明導電膜之基板中，較佳為於自位於相鄰之位置之晶核生長而成之結晶部之間形成有晶粒界。於本發明之第3態樣之附透明導電膜之基板中，較佳為上述晶核之大小為21 nm～42 nm。於本發明之第3態樣之附透明導電膜之基板中，較佳為上述結晶部之大小為112 nm～362 nm。 [發明之效果] 本發明之第1態樣之附透明導電膜之基板的製造方法係於進行在絕緣性之透明基板上成膜透明導電膜之步驟β之前，設置將透明基板控制為特定之成膜前溫度之步驟α，將透明基板之成膜前溫度設為零度以下。其後，具有對成膜之透明導電膜進行後加熱處理之步驟γ。藉此，於成膜後穩定地獲得非晶質且藉由後加熱處理而成為結晶質之透明導電膜。根據該製造方法，能夠於後加熱處理之溫度為100℃以下之條件下形成具有良好之電特性(比電阻)之透明導電膜。因此，本發明之第1態樣帶來能夠以低溫製程形成低電阻之附透明導電膜之基板的附透明導電膜之基板之製造方法。又，本發明之第1態樣作為對於預先配置有將有機材料密封之單元等耐熱性較低之元件之基板形成透明導電膜之方法較為有效。因此，本發明之第1態樣能夠提供一種於如上所述之於智慧型手機用途中將觸控面板搭載於顯示器(顯示面板)之情形(為使彩色濾光片側之基板(CF基板)與TFT側之基板(TFT基板)貼合而使用接著劑，從而於形成觸控感測器時之溫度(成膜時或後加熱時等之溫度)中產生制約之情形)時，亦能夠充分應對之附透明導電膜之基板之製造方法。本發明之第1態樣亦能夠製造除了此種顯示面板用途以外亦可於太陽電池用途或各種受光發光感測器用途中利用之附透明導電膜之基板。本發明之第2態樣之附透明導電膜之基板之製造裝置至少具備：裝料室，其係將導入有透明基板之內部空間設為減壓氛圍；成膜室，其係於上述透明基板上形成上述透明導電膜；及取出室，其係將形成有上述透明導電膜之上述透明基板向大氣開放。於上述成膜室內，於上述透明基板之行進方向上依序配置有熱處理空間與成膜空間。而且，於上述熱處理空間配置有將上述透明基板控制為特定之成膜前溫度之溫度控制部，且於上述成膜空間配置有藉由濺鍍法而於自該熱處理空間移動之透明基板上形成透明導電膜之成膜部。於上述製造裝置中，在單一之成膜室內於透明基板之行進方向上配置有「熱處理空間」與「成膜空間」之2個空間。因此，能夠將熱處理空間中控制為特定之成膜前溫度之透明基板自熱處理空間朝向成膜空間快速地移動，於透明基板上形成透明導電膜。根據該構成，藉由預先規定成膜前溫度，便可控制因成膜導致溫度上升之後之溫度即透明基板(透明導電膜)之成膜後溫度。因此，本發明之第2態樣帶來能夠以低溫製程形成低電阻之附透明導電膜之基板之附透明導電膜之基板之製造裝置。此處，所謂「成膜後溫度」係指透明基板(透明導電膜)於成膜中達到之最高溫度(峰值溫度)。該「成膜後溫度」之測定中使用市售之測溫紙。因此，本發明之第2態樣之製造裝置係利於除了顯示面板用途以外亦可於太陽電池用途或各種受光發光感測器用途中利用之附透明導電膜之基板之製造。

以下，基於圖式，對本發明之附透明導電膜之基板之製造方法及製造裝置之最佳形態進行說明。再者，本實施形態係為更佳地理解發明之主旨而具體進行說明者，且若無特別指定，則不限定本發明。＜第一實施形態＞以下，參照圖1～圖3，對以與絕緣性之透明基板相接之方式配置透明導電膜而成的附透明導電膜之基板之製造方法及製造裝置進行說明。圖1係表示附透明導電膜之基板之一例之剖視圖。於圖1中，符號10表示附透明導電膜之基板，符號11表示絕緣性之透明基板，符號12表示透明導電膜。設為上述構成之附透明導電膜之基板係藉由圖2之流程圖所示之製造方法而製作。即，本發明之實施形態之附透明導電膜之基板之製造方法係以與絕緣性之透明基板11相接之方式配置透明導電膜12而成的附透明導電膜之基板之製造方法，且至少依序包括：步驟α(第1步驟)，其係於設為所期望之減壓氛圍之熱處理空間中，將上述透明基板控制為特定之成膜前溫度；步驟β(第2步驟)，其係於設為所期望之處理氣體氛圍之成膜空間中，對構成上述透明導電膜之母材之靶施加濺鍍電壓進行濺鍍，於成為特定之溫度之上述透明基板上成膜上述透明導電膜；及步驟γ(第3步驟)，其係於大氣氛圍下，對形成於上述透明基板上之上述透明導電膜進行後加熱處理；上述步驟α中之上述成膜前溫度為零度以下。上述製造方法中之上述步驟α與上述步驟β係例如使用圖3所示之濺鍍裝置(附透明導電膜之基板之製造裝置)而進行。於該濺鍍裝置中，透明基板被水平搬送，且以透明基板之上表面成為被成膜面之方式，藉由濺鍍法而形成透明導電膜(向下濺鍍(sputter down)型)。圖3之附透明導電膜之基板之製造裝置至少具備：裝料室111，其係將導入有透明基板11之內部空間設為減壓氛圍；成膜室112，其係於透明基板11上形成透明導電膜12；及取出室113，其係將形成有透明導電膜12之透明基板11向大氣開放。於裝料室111、成膜室112、及取出室113，以將各自之內部空間設為減壓氛圍之方式設置有排氣部P(111P、112P、113P)。尤其，成膜室112之排氣部112P係配置於下述熱處理空間TS與成膜空間DS之中間位置M。藉此，能夠避免熱處理空間TS與成膜空間DS之相互之影響。熱處理空間TS與成膜空間DS之間隔MD係考量下述基板之成膜前溫度或成膜後溫度、基板之搬送速度、成膜條件(壓力、濺鍍功率等)而適當決定。於成膜室112分別設置有熱處理空間TS用之處理氣體之導入部125、及成膜空間DS用之處理氣體之導入部135。於裝料室111與成膜室112之間可開閉地配置有門閥DV1，且於成膜室112與取出室113之間可開閉地配置有門閥DV2。藉由將門閥DV1設為打開狀態，裝料室111之內部空間與成膜室112之內部空間連通，從而能夠進行透明基板11之搬送(符號a→b)。同樣地，藉由將門閥DV2設為打開狀態，成膜室112之內部空間與取出室113之內部空間連通，從而能夠進行透明基板11之搬送(符號e→f)。藉由將門閥DV1與門閥DV2同時地設為關閉狀態，成膜室112之內部空間成為單一之密閉之空間。於上述成膜室112之內部，於透明基板11之行進方向(將符號b→c→d→e縱向切斷之虛線箭頭之方向)上依序配置有熱處理空間TS與成膜空間DS。於熱處理空間TS配置有將透明基板11控制為特定之成膜前溫度之溫度控制部(以下，亦稱為溫度調整裝置)122、124。於成膜空間DS，配置有藉由濺鍍法而於自該熱處理空間TS移動之透明基板11上形成透明導電膜12之成膜部132、133、134。此處，符號122為加熱裝置或冷卻裝置，符號124為加熱裝置或冷卻裝置之電源。符號132為透明導電膜用之靶，符號133為載置靶之背襯板，符號134為對背襯板供給DC(direct current，直流)電力之電源。使用具有上述構成之圖3所示之濺鍍裝置(附透明導電膜之基板之製造裝置)，於以下所示之各條件下進行步驟α與步驟β。＜步驟α＞絕緣性之透明基板：使用包含玻璃之透明基板(1100 mm×1400 mm×3.0 mm t)。基板搬送為1100 mm之方向。熱處理條件：於加熱成膜或室溫成膜之情形時，以基板於溫度調整裝置之前方通過(搬送)之後，基板成為特定之溫度(於下述圖4中，成膜前溫度：25℃、80℃)之方式，藉由溫度調整裝置進行熱處理。於冷卻成膜之情形時，以於基板在溫度調整裝置之前方靜止之狀態下，基板成為特定之溫度(於下述圖4中，成膜前溫度：-16℃、11℃)之方式，藉由溫度調整裝置進行熱處理。此處，於成膜前溫度設為「-16℃、11℃、25℃、80℃」之情形時，成膜後溫度依序相當於「低於29℃之溫度、低於29℃之溫度、46℃以上且未達49℃、110℃以上且未達116℃」。熱處理氛圍：處理氣體為Ar、O₂ 、H₂ O之混合氣體，壓力設為0.4 Pa。＜步驟β＞成膜法：利用直流濺鍍法，藉由基板搬送成膜而形成ITO膜。成膜氛圍：處理氣體為Ar、O₂ 、H₂ O之混合氣體，壓力設為0.4 Pa。各氣體之流量為Ar(180 sccm)、O₂ (1～8 sccm)、H₂ O(2～50 sccm)。基板搬送速度：1960 mm/min 對靶施加之功率密度：6.0 W/cm² 靶組成：向氧化銦中添加10質量%之氧化錫所得之添加錫之氧化銦(ITO)[10wt%－SnO₂ doped In₂ O₃ ] 以下，對圖2所示之步驟α及步驟β進行詳細敍述。首先，使用未圖示之搬送裝置，將包含玻璃之透明基板(以下，亦稱為基板)11自裝料室111(符號a之位置)搬入至成膜室112(符號b之位置)。使該透明基板11於包含Ar、O₂ 、H₂ O之混合氣體之處理氣體氛圍中通過處於保持所期望之溫度之狀態的溫度調整裝置122之前方空間(熱處理空間TS)內(符號c之位置)、或於溫度調整裝置122之前方空間(熱處理空間TS)內(符號c之位置)靜止。藉此，將透明基板11設為特定之成膜前溫度。向成膜空間DS導入包含Ar、O₂ 、H₂ O之混合氣體之處理氣體(濺鍍氣體)，利用電源134通過背襯板133對靶132施加濺鍍電壓、例如直流電壓作為濺鍍電壓。藉由該濺鍍電壓之施加，被產生之電漿激發之Ar等濺鍍氣體之離子使構成添加錫之氧化銦(ITO)之原子自靶132飛出。以通過處於該狀態之靶132之前方空間(成膜空間DS)內之方式，使經由上述熱處理之透明基板11移動。即，使之自符號c之位置，通過符號d之位置，移動至符號e之位置。藉此，於透明基板11上形成透明導電膜12。其後，使形成有透明導電膜12之透明基板11移動至符號f之位置，將取出室113向大氣開放，藉此獲得藉由成膜(deposition)所得之第一試樣(As depo)。於以下之說明中，存在將藉由成膜(deposition)所得之膜或試樣稱為「As depo」之情形。＜步驟γ＞其次，於大氣氛圍下，進行對形成於上述透明基板上之上述透明導電膜(As depo之第一試樣)實施後加熱處理之步驟γ。As depo之第一試樣中之透明導電膜為非晶質，基本上不具有結晶性。對此，藉由實施後加熱處理，透明導電膜結晶化。藉由該結晶化，透明導電膜能夠具有低電阻之電特性。先前係於200℃左右之高溫下進行後加熱處理，首次進行結晶化，便能夠將透明導電膜設為低電阻。與此相對，於本發明之實施形態中，即便於100℃以下之低溫下進行後加熱處理，亦實現結晶化。因此，根據本發明之實施形態之製造方法，能夠構築亦於無法承受高溫加熱之TFT基板上設置有低電阻之透明導電膜之元件。＜實驗例1：退火溫度(後加熱處理之溫度)與比電阻之關係＞圖4係表示退火溫度與比電阻之關係之曲線圖，且係對4種條件之成膜前溫度(80℃、25℃、11℃、-16℃)進行分析所得之結果。△標記為80℃之觀測結果，□標記為25℃之觀測結果，◇標記為11℃之觀測結果，○標記為-16℃之觀測結果。此時，退火時間設為固定(1小時)。根據圖4，可知以下之方面。 (A1)藉由使退火溫度(後加熱處理之溫度)增加，任一成膜前溫度之第一試樣(As depo試樣)均實現比電阻之低電阻化(比電阻[μΩcm]：能夠自700左右→200左右進行變化)。 (A2)上述(A1)之低電阻化具有成膜前溫度之依存性。成膜前溫度越高，則實現低電阻化越需要更高之退火溫度(後加熱處理之溫度)。 (A3)越降低成膜前溫度，則用以實現低電阻化之退火溫度(後加熱處理之溫度)變得越低。其中，於成膜前溫度設為零度以下之情形時(○標記)，即便退火溫度(後加熱處理之溫度)為100℃以下，亦獲得比電阻[μΩcm]為240左右之透明導電膜。因此，根據圖4，確認成膜前溫度越低，則低電阻化之退火溫度(後加熱處理之溫度)越低。＜實驗例2：H₂ O(水)分壓與比電阻之關係＞圖5係表示H₂ O(水)分壓與比電阻之關係之曲線圖，且係對2種條件之成膜前溫度(80℃、-16℃)分析所得之結果。△標記為80℃之觀測結果，○標記為-16℃之觀測結果。於本實驗例中，使成膜時之H₂ O(水)分壓於8×10^-5 ～1×10^-2 [Pa]之範圍進行變更。此時，退火溫度(後加熱處理之溫度)設為120℃。根據圖5，可知以下之方面。 (B1)於成膜前溫度為80℃之情形時，觀測到H₂ O(水)分壓於2×10^-3 [Pa]附近比電阻取得極小值(約360[μΩcm])之傾向。 (B2)於成膜前溫度為-16℃之情形時，觀測到隨著H₂ O(水)分壓下降，比電阻亦下降之傾向。可知與H₂ O(水)分壓為1×10^-2 [Pa]附近之比電阻(約410[μΩcm])相比，H₂ O(水)分壓為8×10^-5 [Pa]附近之比電阻(約210[μΩcm])減半。因此，根據圖5，確認藉由降低成膜前溫度，退火處理(後加熱處理)下H₂ O(水)分壓對於比電阻之製程範圍擴大。＜實驗例3：退火時間(後加熱處理之時間)與比電阻之關係(其一)＞圖6係表示退火時間與比電阻之關係之曲線圖，且係對2種條件之成膜前溫度(80℃、-16℃)分析所得之結果。△標記為80℃之觀測結果，○標記為-16℃之觀測結果。此時，退火溫度(後加熱處理之溫度)設為80℃。於本實驗例中，使退火時間於1～24小時之範圍進行變更。為方便起見，橫軸為0.1小時繪製之比電阻之數值為無退火處理之結果(成膜後之結果)。根據圖6，可知以下之方面。 (C1)於成膜前溫度為80℃之情形時，即便實施24小時之退火處理，比電阻亦幾乎無變化(成膜後：約740[μΩcm]→24小時後：約670[μΩcm])。 (C2)於成膜前溫度為-16℃之情形時，藉由實施1小時之退火處理，而呈現比電阻急遽減少之傾向，藉由實施24小時之退火處理，比電阻成為三分之一左右(成膜後：約620[μΩcm]→1小時後：約420[μΩcm]→2小時後：約250[μΩcm]→20小時後：約239[μΩcm])。因此，根據圖6，確認藉由降低成膜前溫度，而即便80℃之低溫退火處理(後加熱處理)，亦依存於退火處理時間，實現比電阻之低電阻化。＜實驗例4：退火時間(後加熱處理之時間)與比電阻之關係(其二)＞圖7係表示退火時間與比電阻之關係之曲線圖，且係對2種條件之成膜前溫度(80℃、-16℃)分析所得之結果。△標記為80℃之觀測結果，○標記為-16℃之觀測結果。此時，退火溫度(後加熱處理之溫度)設為60℃。於本實驗例中，使退火時間於1～24小時之範圍進行變更。為方便起見，橫軸為0.1小時繪製之比電阻之數值為無退火處理之結果(成膜後之結果)。根據圖7，可知以下之方面。 (D1)於成膜前溫度為80℃之情形時，即便實施24小時之退火處理，比電阻亦幾乎無變化(成膜後：約740[μΩcm]→24小時後：約725[μΩcm])。 (D2)於成膜前溫度為-16℃之情形時，藉由實施1小時之退火處理，而呈現比電阻緩慢減少之傾向，且藉由實施24小時之退火處理，比電阻成為三分之一左右(成膜後：約620[μΩcm]→1小時後：約560[μΩcm]→4小時後：約500[μΩcm]→7小時後：約450[μΩcm]→24小時後：約244[μΩcm])。因此，根據圖7，確認藉由降低成膜前溫度，而即便60℃之低溫退火處理(後加熱處理)，亦依存於退火處理時間，實現比電阻之低電阻化。若與上述圖6所示之結果[80℃之低溫退火處理(後加熱處理)]進行比較，則於本實驗例之圖7所示之結果[60℃之低溫退火處理(後加熱處理)]中，比電阻之減少需要時間。另一方面，可知藉由實施24小時左右之退火處理，而即便80℃、60℃之低溫區域，亦藉由實施退火處理而充分地實現比電阻之低電阻化(80℃、20小時後之比電阻為239[μΩcm]、60℃、24小時後之比電阻為244[μΩcm])。＜實驗例5：O₂ (氧)分壓與比電阻之關係＞圖8係表示O₂ (氧)分壓與比電阻之關係之曲線圖，且係對2種條件之成膜前溫度(80℃、25℃)分析所得之結果。▲標記為80℃(成膜後(As depo)之觀測結果，△標記為80℃(退火處理後)之觀測結果，■標記為25℃(成膜後(As depo)之觀測結果，□標記為25℃(退火處理後)之觀測結果。此時，退火溫度(後加熱處理之溫度)設為120℃。根據圖8，可知以下之方面。 (E1)可藉由將O₂ (氧)分壓控制較低，而使退火處理後之比電阻降低。其效果係成膜前溫度越低則越大。 (E2)藉由將O₂ (氧)分壓控制較低而使退火處理後之比電阻降低之效果係於成膜前溫度越低則O₂ (氧)分壓越高之區域產生。因此，根據圖8，確認於施加微加熱之情形(設為成膜前溫度自25℃至80℃之條件之情形)時，存在比電阻之劣化傾向、即退火處理之效果減弱之傾向。圖9係透明導電膜(As depo)之TEM影像。左上側之照片表示成膜前溫度為25℃之情形，左下側之照片表示成膜前溫度為80℃之情形。右側之較大之照片係將左下側之照片中之由虛線包圍之區域放大所得的照片。根據圖9，可知以下之方面。 (F1)於成膜前溫度為80℃之情形時，於透明導電膜存在微晶。 (F2)成膜前溫度越高(25℃與80℃之比較)，則上述微晶存在之比率越高。因此，推測上述圖8所示之結果係於透明導電膜之內部產生微晶為主原因。因此，判斷必須開發能夠抑制微晶化之製程。圖10係透明導電膜(As depo)之XRD圖表，圖11係透明導電膜(100℃退火後)之XRD圖表。係對3種條件之成膜前溫度(80℃、25℃、-16℃)分析所得之結果。根據圖10及圖11，可知以下之方面。 (G1)成膜後(As depo)之階段中之透明導電膜之膜質係依存於成膜前溫度而相差較大。於成膜前溫度為80℃之情形時，藉由觀測到起因於(222)之繞射峰而確認結晶質之存在。於成膜前溫度為25℃之情形時，確認到若干結晶質。於成膜前溫度為-16℃之情形時為非晶質。 (G2)100℃退火後之階段中之透明導電膜係不依存於成膜前溫度而呈現結晶質。然而，可知形成結晶質之品質相差較大，且成膜前溫度越低則結晶性越高之透明導電膜。 (G3)尤其，成膜前溫度設為零度以下(-16℃)之情形時之透明導電膜藉由實施退火處理，(222)之繞射峰之半值寬為0.19。由此可知，於將成膜前溫度設為零度以下形成透明導電膜之後，藉由進行100℃以下之低溫退火，而獲得結晶性較高之透明導電膜。因此，根據圖10及圖11之XRD圖表，確認藉由於成膜後(As depo)之階段形成優質之非晶質之透明導電膜，且對其實施退火處理而呈現結晶性較高之透明導電膜。圖12A、圖13A、圖14A係表示透明導電膜之TEM影像。圖12B、圖13B、圖14B係表示蝕刻後之SEM影像。圖12A及圖12B係表示成膜前溫度80℃之情形，圖13A及圖13B係表示成膜前溫度25℃之情形，圖14A及圖14B係表示成膜前溫度-16℃之情形。根據圖12A～圖14B，可知以下之方面。 (H1)於圖12A及圖13A所示之TEM影像中，由虛線包圍之部分係確認有微晶之部位。若比較TEM影像，則可知相較成膜前溫度相對較高之透明導電膜(圖12A及圖12B)，成膜前溫度較低之透明導電膜(圖13A及圖13B)中固有之微晶更少。 (H2)於蝕刻後之SEM影像(圖12B及圖13B)中，呈現粒狀之部分係反映透明導電膜中固有之微晶之殘渣(具有結晶性之ITO粒子)。由此可知，隨著成膜前溫度變低，殘渣亦變細，且殘渣之數量亦驟減。因此，根據圖12A～圖13B所示之TEM影像與蝕刻後之SEM影像，確認藉由使成膜前溫度變低，透明導電膜中固有之微晶之產生數逐漸減少。尤其如圖14A及圖14B所示，確認藉由將成膜前溫度設為零度以下而抑制透明導電膜中固有之微晶之產生。再者，於本發明之實施形態中，作為以形成有透明導電膜之透明基板之成膜後溫度低於29℃之方式調整溫度之方法，例如較佳為以透明基板之非成膜面側相接之方式，使透明基板載置於導電性優異之金屬製之平板狀托盤，進行上述步驟α及步驟β。根據該構成，能夠藉由對於托盤較為充分之熱容量、及兩構件(絕緣性之透明基板、及導電性優異之托盤)之熱阻而以形成有透明導電膜之透明基板之成膜後溫度低於29℃之方式，調整溫度。若能實現此種熱設計，則本發明不限於上述方法，亦可採用其他方法。＜第二實施形態＞其次，參照圖15A～圖17B，對圖14A及圖14B所示之透明導電膜、即成膜前溫度為-16℃之附透明導電膜之基板之實施形態進行說明。於圖15A～圖17B中，對於與第一實施形態相同之構件標註相同之符號，並省略或簡化其說明。圖15A係於透明基板11上對透明導電膜12A(成膜前溫度80℃)實施100℃之退火處理後所得之TEM影像。圖15B係於透明基板11上對透明導電膜12B(成膜前溫度-16℃)實施100℃之退火處理後所得之TEM影像。於圖15A中，透明導電膜12A之下部位於基板側、即透明導電膜12A與透明基板11之界面BA。另一方面，透明導電膜12A之上部位於與透明導電膜12A和透明基板11之界面BA相反側、即透明導電膜12A之表層TA(表層側、表層部)。於圖15B中，透明導電膜12B之下部位於基板側、即透明導電膜12B與透明基板11之界面BB。另一方面，透明導電膜12B之上部位於與透明導電膜12B和透明基板11之界面BB相反側、即透明導電膜12B之表層TB(表層側、表層部)。如圖15A所示，確認於成膜前溫度為80℃之透明導電膜12A中，於透明基板11與透明導電膜12A之界面BA形成有複數個微晶14。又，確認於微晶14之周圍形成有晶粒界15。確認各微晶之大小為50 nm～100 nm左右，且比電阻為520 μΩcm。另一方面，如圖15B所示，於成膜前溫度為-16℃之透明導電膜12B中，未觀察到如圖15A之微晶14，而觀察到100 nm～200 nm左右之較大之結晶16(下述結晶部21)。又，確認形成有數量較圖15A更少之晶粒界17。進而確認比電阻為220 μΩcm。又，如下所述，於自位於相鄰之位置之晶核20生長而成之結晶部21之間形成有晶粒界17。根據圖15A及圖15B所示之結果，可知與成膜前溫度為80℃之情形時相比，於成膜前溫度為-16℃之透明導電膜中，晶粒界之數量較少，形成有較大之晶域結晶(domains crystal)。其次，參照圖16，對圖15B所示之透明導電膜(成膜前溫度-16℃)中之結晶生長之過程進行說明。圖16(a)～(d)係表示形成晶域結晶之過程之TEM影像。首先，如圖16(a)所示，，確認於成膜前溫度-16℃之透明導電膜12B中，於透明導電膜12B之表層TB(膜表面側)產生晶核20。該晶核20為結晶生長起點，且可稱為核種、核、種、晶種。又，確認晶核20之大小為21 nm～42 nm左右。又，晶核20以外之區域、即由符號22表示之區域為非晶質部。其次，若自晶核20結晶不斷生長，則如圖16(b)所示，以晶核20為起點，結晶朝向透明導電膜12B之厚度方向(符號D1)生長。若結晶進一步不斷生長，則如圖16(c)所示，結晶向透明導電膜12B之橫向(符號D2、與基板之平面平行之方向)生長。其結果，於透明導電膜12B形成包含晶核20之結晶部21。結晶部21係自位於表層TB之晶核20生長而成之部位。最終如圖16(d)所示，可知形成有較大之結晶部21。根據圖16(a)～(d)所示之結果，可知於藉由低溫成膜所得之透明導電膜12B中，以形成於結晶之最表面、即表層TB(表層部)之晶核20為起點，結晶不斷生長，從而形成有較大之結晶部21。又，如圖16(d)所示，可知晶核20亦於形成結晶部21之後殘存。其次，參照圖17A及圖17B，對透明導電膜12A(成膜前溫度80℃)與透明導電膜12B(成膜前溫度-16℃)之結晶生長(結晶生長之機制)之不同點進行說明。圖17A係說明於成膜前溫度為80℃之透明導電膜12A中存在微晶之情形時之結晶生長之圖。圖17B係說明於成膜前溫度為-16℃之透明導電膜12中不存在微晶之情形時之結晶生長之圖。以下，比較圖17A與圖17B，對以低溫成膜所得之透明導電膜12B(ITO膜、As depo)中能夠實現低電阻化之原因、與藉由先前之成膜方法(中高溫下成膜)成膜所得之透明導電膜12A中難以低電阻化之原因進行說明。圖17A表示以低溫退火難以實現低電阻化之條件。再者，於圖17A中，符號30表示晶核，符號32表示非晶質部，符號14表示微晶，符號15表示非晶質部32與微晶14之晶粒界(界面)，符號33表示結晶部。於藉由中高溫成膜(於上述成膜前溫度為80℃之條件下進行成膜)形成之透明導電膜12A中，可認為除了自TEM影像觀測之微晶14以外，亦存在晶核31。又，於此種中高溫成膜之條件下，藉由成膜而形成有微晶14及晶粒界15。其後，藉由進行退火處理(符號X)而以晶核31為起點結晶不斷生長，從而形成結晶部33。然而，於結晶生長之中途，因微晶14而抑制結晶生長。因此，導致形成具有較多之晶粒界15之透明導電膜12A，從而難以實現低電阻化。與此相對，如圖17B所示，於利用低溫濺鍍法藉由成膜(於上述成膜前溫度為-16℃之條件下進行成膜)而形成之透明導電膜12中，存在自TEM影像觀測所得之晶核20與非晶質部22。再者，藉由利用低溫濺鍍法進行成膜，而於透明導電膜12B不存在微晶14或較多之晶粒界15。其後，藉由進行退火處理(符號X)，以位於表層TB之晶核20為起點結晶不斷生長。因不存在如圖17A之中高溫成膜般阻礙結晶生長之因素(微晶14、較多之晶粒界15)，故而結晶不斷生長至自位於相鄰之位置之晶核20生長而成之結晶部21相互碰撞為止。其後，於生長所得之結晶部21之間形成晶粒界17。因此，最終獲得包含極大之結晶之透明導電膜12B(ITO膜)。根據上述原因，於藉由低溫成膜所得之透明導電膜12B中，晶粒界17之數量少於形成於透明導電膜12A之晶粒界15之數量。因此，能夠獲得將晶界散射之影響抑制至最小限度之優質之透明導電膜。其次，參照圖18～圖20，對上述透明導電膜12B之更具體之構造進行說明。圖18係透明導電膜(成膜前溫度-16℃)之TEM影像。圖19係藉由對圖18所示之TEM影像進行圖像處理而獲得之圖，且係表示殘留於透明導電膜中之晶核之圖。圖20係基於圖18所示之TEM影像製作而成之與結晶部之外形輪廓對應的圖。圖19係使用圖像處理軟體(ImageJ)製作而成，且圖19所示之複數個點狀物(多邊形)係與圖18所示之透明導電膜(成膜前溫度-16℃)之晶核對應。再者，於圖18中，觀察到42個晶核，因此，於圖19中，亦示出相同數量之點狀物。進而，使用上述圖像處理軟體，算出42個晶核(圖19所示之點狀物)各自之面積，測定晶核之大小(尺寸)，結果最大尺寸為42 nm，最小尺寸為21 nm，平均尺寸為30 nm。此處，對晶核之大小(尺寸)之定義進行說明。首先，對於各晶核算出面積，進而算出具有與所算出之面積對應之面積(πr² )之圓之直徑。於本實施形態中，將算出之直徑定義為晶核之大小(尺寸)。因此，根據上述結果，晶核之大小可定義為約21 nm～42 nm。自圖18所示之TEM影像中之1.23 μm² 之觀察範圍，觀察到晶核之個數為23個，且作為一例，晶核之密度為約18.76個/μm² 左右。圖20係表示與結晶部之外形輪廓對應之外徑線，且藉由沿著結晶部之外形輪廓畫線而製作。再者，於圖20中，觀察到32個結晶部，因此，亦於圖20中示出相同數量之多邊形物。進而，使用上述圖像處理軟體，算出32個結晶部(圖20所示之多邊形物)各自之面積，測定結晶部之大小(尺寸)，結果最大尺寸為362 nm，最小尺寸為112 nm，平均尺寸為236 nm。此處，結晶部之大小(尺寸)係與上述晶核之大小之定義相同地定義。即，對於各結晶部算出面積，並算出具有與所算出之面積對應之面積(πr² )之圓之直徑，將算出之直徑定義為結晶部之大小(尺寸)。因此，根據上述結果，結晶部之大小可定義為約112 nm～362 nm。對於本發明之較佳之實施形態進行了說明，於上文進行了說明，但應理解該等實施形態係本發明之例示性者，而不應作為被限定者考量。追加、省略、替換、及其他變更可於不脫離本發明之範圍進行。因此，本發明不應視為被上述說明限定，而應由申請專利範圍所限制。 [產業上之可利用性] 本發明可廣泛應用於除了顯示器(顯示面板)用途以外亦可於太陽電池用途或各種受光發光感測器用途中利用之附透明導電膜之基板之製造方法、附透明導電膜之基板之製造裝置、及附透明導電膜之基板。

10‧‧‧附透明導電膜之基板

11‧‧‧透明基板

12‧‧‧透明導電膜

12A‧‧‧透明導電膜

12B‧‧‧透明導電膜

14‧‧‧微晶

15‧‧‧晶粒界

16‧‧‧結晶

17‧‧‧晶粒界

20‧‧‧晶核

21‧‧‧結晶部

22‧‧‧非晶質部

31‧‧‧晶核

32‧‧‧非晶質部

33‧‧‧結晶部

111‧‧‧裝料室

111P‧‧‧排氣部

112‧‧‧成膜室

112P‧‧‧排氣部

113‧‧‧取出室

113P‧‧‧排氣部

122‧‧‧溫度控制部(溫度調整裝置)

124‧‧‧溫度控制部(溫度調整裝置)

125‧‧‧導入部

132‧‧‧靶(成膜部)

133‧‧‧背襯板(成膜部)

134‧‧‧電源(成膜部)

135‧‧‧導入部

a‧‧‧位置

b‧‧‧位置

BA‧‧‧界面

BB‧‧‧界面

c‧‧‧位置

d‧‧‧位置

D1‧‧‧厚度方向

D2‧‧‧橫向

DS‧‧‧成膜空間

DV1‧‧‧門閥

DV2‧‧‧門閥

e‧‧‧位置

f‧‧‧位置

M‧‧‧中間位置

MD‧‧‧間隔

P‧‧‧排氣部

TA‧‧‧表層

TB‧‧‧表層

TS‧‧‧熱處理空間

X‧‧‧退火處理

α‧‧‧步驟

β‧‧‧步驟

γ‧‧‧步驟

圖1係表示附透明導電膜之基板之一例之剖視圖。圖2係表示附透明導電膜之基板之製造方法之一例的流程圖。圖3係表示附透明導電膜之基板之製造裝置之一例的剖視圖。圖4係表示退火溫度與比電阻之關係之曲線圖。圖5係表示H₂ O(水)分壓與比電阻之關係之曲線圖。圖6係表示退火時間與比電阻之關係之曲線圖(退火溫度80℃)。圖7係表示退火時間與比電阻之關係之曲線圖(退火溫度60℃)。圖8係表示O₂ (氧)分壓與比電阻之關係之曲線圖。圖9係透明導電膜(As depo)之TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)影像。圖10係透明導電膜(As depo)之XRD(X ray diffraction，X射線繞射測定)圖表。圖11係透明導電膜(100℃退火後)之XRD圖表。圖12A係透明導電膜(成膜前溫度80℃)之TEM影像與蝕刻後之SEM影像。圖12B係透明導電膜(成膜前溫度80℃)之TEM影像與蝕刻後之SEM影像。圖13A係透明導電膜(成膜前溫度25℃)之TEM影像與蝕刻後之SEM影像。圖13B係透明導電膜(成膜前溫度25℃)之TEM影像與蝕刻後之SEM影像。圖14A係透明導電膜(成膜前溫度-16℃)之TEM影像與蝕刻後之SEM影像。圖14B係透明導電膜(成膜前溫度-16℃)之TEM影像與蝕刻後之SEM影像。圖15A係於對透明導電膜(成膜前溫度80℃)實施100℃之退火處理後所獲得之TEM影像。圖15B係於對透明導電膜(成膜前溫度-16℃)實施100℃之退火處理後所獲得之TEM影像。圖16(a)～(d)係透明導電膜(成膜前溫度-16℃)之TEM影像，且係說明因位於透明導電膜之表層部之晶核而結晶生長之過程的放大圖。圖17A係說明透明導電膜(成膜前溫度80℃)之結晶生長之圖。圖17B係說明透明導電膜(成膜前溫度-16℃)之結晶生長之圖。圖18係透明導電膜(成膜前溫度-16℃)之TEM影像。圖19係藉由將圖18所示之TEM影像進行圖像處理所獲得之圖，且係表示殘留於透明導電膜之晶核之圖。圖20係基於圖18所示之TEM影像製成之與結晶部之外形輪廓對應之圖。

Claims

一種附透明導電膜之基板之製造方法，其係以與絕緣性之透明基板相接之方式配置透明導電膜而成之附透明導電膜之基板之製造方法，且至少依序包括：步驟α，其係於設為所期望之減壓氛圍之熱處理空間中，將上述透明基板控制為特定之成膜前溫度；步驟β，其係於設為所期望之處理氣體氛圍之成膜空間中，對構成上述透明導電膜之母材之靶施加濺鍍電壓進行濺鍍，於成為特定之溫度之上述透明基板上成膜上述透明導電膜；及步驟γ，其係於大氣氛圍下，對形成於上述透明基板上之上述透明導電膜進行後加熱處理；上述步驟α中之上述成膜前溫度為零度以下。
如請求項1之附透明導電膜之基板之製造方法，其中於上述步驟β中，水於上述處理氣體氛圍中所占之分壓為1×10^-3 Pa以下。
如請求項1之附透明導電膜之基板之製造方法，其中於上述步驟β中，以形成有上述透明導電膜之上述透明基板之成膜後溫度低於29℃之方式控制濺鍍條件。
如請求項1之附透明導電膜之基板之製造方法，其中於上述步驟γ中，後加熱處理之溫度為80℃以下。
如請求項1至3中任一項之附透明導電膜之基板之製造方法，其中上述步驟β係藉由上述透明基板通過上述靶前而於該透明基板上形成上述透明導電膜。
如請求項1至3中任一項之附透明導電膜之基板之製造方法，其中上述步驟β係使用ITO作為上述靶。
一種附透明導電膜之基板之製造裝置，其係以與絕緣性之透明基板相接之方式配置透明導電膜而成的附透明導電膜之基板之製造裝置，且至少具備：裝料室，其係將導入有上述透明基板之內部空間設為減壓氛圍；成膜室，其係於上述透明基板上形成上述透明導電膜；及取出室，其係將形成有上述透明導電膜之上述透明基板向大氣開放；於上述成膜室內，於上述透明基板之行進方向上依序配置熱處理空間與成膜空間，且於上述熱處理空間配置有將上述透明基板控制為特定之成膜前溫度之溫度控制部，於上述成膜空間配置有藉由濺鍍法而於自該熱處理空間移動之透明基板上形成透明導電膜之成膜部。
如請求項7之附透明導電膜之基板之製造裝置，其中上述熱處理空間與上述成膜空間係於上述成膜室內連通，且以將上述熱處理空間之壓力與上述成膜空間之壓力控制為同一壓力之方式，配置有處理氣體之導入部及排氣部。
一種附透明導電膜之基板，其係以與絕緣性之透明基板相接之方式配置透明導電膜而成者，且上述透明導電膜於表層部具有晶核。
如請求項9之附透明導電膜之基板，其中上述透明導電膜具有包含上述晶核之結晶部。
如請求項9或10之附透明導電膜之基板，其中於自位於相鄰之位置之晶核生長而成之結晶部之間形成有晶粒界。
如請求項9或10之附透明導電膜之基板，其中上述晶核之大小為21 nm～42 nm。
如請求項10之附透明導電膜之基板，其中上述結晶部之大小為112 nm～362 nm。