[go: up one dir, main page]

WO2011039853A1 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
WO2011039853A1
WO2011039853A1 PCT/JP2009/067021 JP2009067021W WO2011039853A1 WO 2011039853 A1 WO2011039853 A1 WO 2011039853A1 JP 2009067021 W JP2009067021 W JP 2009067021W WO 2011039853 A1 WO2011039853 A1 WO 2011039853A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
layer
region
film transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/067021
Other languages
English (en)
French (fr)
Inventor
歩 佐藤
日出也 雲見
享 林
智大 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to CN2009801616408A priority Critical patent/CN102549757A/zh
Priority to PCT/JP2009/067021 priority patent/WO2011039853A1/ja
Priority to JP2011533992A priority patent/JPWO2011039853A1/ja
Priority to US12/891,704 priority patent/US8344373B2/en
Publication of WO2011039853A1 publication Critical patent/WO2011039853A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Definitions

  • the present invention relates to a thin film transistor using an oxide semiconductor and a method for manufacturing the thin film transistor.
  • TFTs thin film transistors
  • amorphous silicon or low-temperature polysilicon as a semiconductor layer
  • driving elements in display elements such as active matrix liquid crystal display elements and organic electroluminescence (EL) elements. in use.
  • a high temperature process is indispensable for manufacturing these TFTs, and it is difficult to use a flexible substrate having low heat resistance such as a plastic substrate or a film substrate.
  • amorphous silicon TFT when used as a driving element for an organic EL element, a large-size TFT is required because of a small field effect mobility ( ⁇ 1 cm 2 V ⁇ 1 s ⁇ 1 ), and it is difficult to make a pixel fine. Furthermore, when driven for a long time, the threshold voltage of the TFT changes, and there is a problem that the current flowing through the organic EL element decreases.
  • An oxide semiconductor TFT is very promising as a display device using a flexible substrate, a switching element or a driving element in place of an amorphous silicon TFT or a low-temperature polysilicon TFT for an organic EL element.
  • an oxide semiconductor containing ZnO is highly sensitive to oxygen, moisture, and the like contained in the atmosphere depending on the composition, and electrical characteristics may change. Therefore, in order to use it stably as a thin film transistor, it is necessary to isolate the semiconductor layer from the atmosphere by a protective layer made of an insulating layer.
  • this protective layer is formed by plasma chemical vapor deposition (CVD) or sputtering, the characteristics of the TFT deteriorate due to plasma-induced damage to the oxide semiconductor channel layer or hydrogen diffusion from the protective layer. Occurs.
  • CVD plasma chemical vapor deposition
  • the oxide semiconductor channel layer has a two-layer structure, and the carrier concentration of the upper layer is made lower than the carrier concentration of the lower layer, thereby preventing the characteristic deterioration of the TFT.
  • the carrier concentration is controlled by doping a carrier acceptor such as Cu.
  • Patent Document 2 a technique for improving device characteristics by incorporating hydrogen at a predetermined concentration in a channel layer that is an active layer is disclosed.
  • amorphous oxide semiconductor TFT when used as a drive element for an organic EL element, the stability of the threshold voltage when driven for a long time is not always sufficient, and a circuit for correcting the threshold voltage may be required. . Therefore, further improvement in stability against electrical stress is desired.
  • the oxide semiconductor channel layer having high mobility has low electric resistance, so that it is difficult to turn off the drain current of the TFT, and variation in threshold voltage increases.
  • the stability of threshold voltage with respect to electrical stress and the variation in threshold voltage are in a trade-off relationship.
  • the other characteristic deteriorates, so both characteristics are compatible in a good state. It is difficult.
  • a method of reducing the channel layer thickness is effective.
  • the thickness of the channel layer is made smaller than a certain thickness, the stability of the threshold voltage against electrical stress may deteriorate due to the damage during the formation of the protective layer.
  • a method of making the channel layer a two-layer structure as shown in Patent Document 1 is effective. Specifically, a thin low-resistance layer is formed as a channel layer on the gate insulating layer side, and a high-resistance layer is formed as a channel layer on the protective layer side.
  • a carrier acceptor such as Cu
  • a target containing a carrier acceptor such as Cu
  • introduction of a gas containing a carrier acceptor introduction of a gas containing a carrier acceptor, and ions after film formation are performed. Injection leads to increased manufacturing costs.
  • the problem to be solved by the present invention is to realize an oxide semiconductor TFT which does not use a carrier acceptor doping method and which is low in cost and has a small variation in threshold voltage and variation in TFT characteristics against electrical stress. That is.
  • the thin film transistor of the present invention is a thin film transistor including an oxide semiconductor layer and a gate insulating layer provided in contact with the oxide semiconductor layer, the oxide semiconductor layer containing hydrogen atoms, and the oxide semiconductor
  • the region functioning as the active layer includes at least two regions having different average hydrogen concentrations along the layer thickness direction, and the region functioning as the active layer of the oxide semiconductor is arranged in order from the gate insulating layer side to the first region, When the second region is used, the average hydrogen concentration in the first region is smaller than the average hydrogen concentration in the second region.
  • the thin film transistor manufacturing method of the present invention is a method for manufacturing a thin film transistor including an oxide semiconductor layer and a gate insulating layer provided in contact with the oxide semiconductor layer, wherein the oxide semiconductor layer is the gate. It includes at least a first region and a second region having different sputtering conditions from the insulating layer side, and the power for forming the first region is larger than the power for forming the second region. It is characterized by.
  • the oxide semiconductor TFT of the present invention it is possible to reduce changes in threshold voltage and variations in threshold voltage with respect to electrical stress in TFT characteristics.
  • the hydrogen concentration (also referred to as hydrogen atom concentration) in the present invention can be controlled by changing the input power of sputtering or introducing a gas containing water vapor, the oxide semiconductor TFT of the present invention is low in cost. It is possible to produce.
  • FIG. 1 is a cross-sectional view showing a configuration of a bottom gate / channel protection type oxide semiconductor TFT as a representative example of the present invention.
  • 10 is a substrate
  • 11 is a gate electrode
  • 12 is a gate insulating layer
  • 13 is a first oxide semiconductor region (first region) in order from the gate insulating layer side
  • 14 is a second oxide semiconductor region (second oxide) (Region)
  • 15 is a channel protective layer
  • 16 is a source / drain electrode
  • 17 is a protective layer.
  • the first or second oxide semiconductor region is a region having a predetermined thickness existing in the oxide semiconductor layer, and each region is The case where it exists as an independent layer is also included.
  • the oxide semiconductor layer has a multilayer structure including a first layer and a second layer.
  • oxide semiconductor layer (also referred to as an oxide semiconductor film) in the present invention is described.
  • the oxide semiconductor layer of the present invention functions as an active layer (channel layer), and the oxide semiconductor layer contains a predetermined content of hydrogen atoms.
  • the way in which hydrogen atoms are contained in the oxide semiconductor layer is not limited to the form of hydrogen alone (H), but may be in the form of a hydroxyl group (OH group) or water (H 2 O).
  • the form of hydrogen contained in these oxide semiconductor layers may be single, or a plurality of forms may be mixed, but when adjusting the resistivity high, a hydroxyl group (OH group) or water ( It is preferable to increase the amount of hydrogen contained in the form of H 2 O).
  • a sputtering method for forming the oxide semiconductor layer, a pulse laser deposition method (PLD method), an electron beam deposition method, or the like can be used.
  • PLD method pulse laser deposition method
  • an electron beam deposition method for forming the oxide semiconductor layer.
  • the oxide semiconductor layer functions as a channel layer
  • the use of an amorphous oxide semiconductor layer including at least one element of In, Ga, Zn, and Sn improves characteristic uniformity over a large area. Preferred above.
  • FIG. 2 shows the input power dependence of the resistivity of an amorphous In—Ga—Zn—O (IGZO) oxide semiconductor layer formed by DC magnetron sputtering.
  • the IGZO oxide semiconductor layer is formed at a substrate temperature of room temperature (25 ° C.).
  • the manufacturing method is preferably a sputtering method.
  • the input power is changed in the range of 50 to 300W.
  • the film thickness of the oxide semiconductor layer is 30 nm.
  • FIG. 2 shows that the resistivity of the oxide semiconductor layer decreases as the oxide semiconductor film is formed under a condition where the input power is large.
  • FIG. 3 shows the results of measuring the amount of water desorption from these films by temperature programmed desorption analysis.
  • FIG. 3 shows that the amount of moisture desorption decreases as the oxide semiconductor layer is formed under a condition where the input power is large.
  • An oxide semiconductor layer manufactured under a condition of low input power when forming the oxide semiconductor layer has a large amount of moisture desorption by a temperature programmed desorption analysis method. This is because the oxide semiconductor layer manufactured under low input power has a low film formation rate when forming the oxide semiconductor layer, so moisture in the chamber (in the sputtering atmosphere) is taken into the oxide semiconductor layer. It is considered easy.
  • water (water) is contained in the film means that hydrogen (H) is contained in the film in the form of a hydroxyl group (OH group) or water (H 2 O).
  • the resistivity of the oxide semiconductor layer has a correlation with the carrier concentration in the film, the amount of hydrogen contained in the oxide semiconductor layer in the form of a hydroxyl group (OH group) or water (H 2 O) is increased or By reducing the concentration, the carrier concentration of the oxide semiconductor can be adjusted.
  • FIGS. 4A and 4B show the transfer characteristics at 37 points in a plane on a 4-inch substrate under conditions where the input power during sputtering is 150 W and 50 W, respectively. 4 (a) and 4 (b), it can be seen that the threshold voltage under the 50W condition is very uniform while the variation in the threshold voltage under the 150W condition is large. From this, it can be seen that a film with an input power of 50 W at the time of sputtering is resistant to influences such as plasma-induced damage and hydrogen diffusion from the protective layer.
  • a gate bias stress test was conducted on these TFTs.
  • a gate voltage (Vg) of 20 V was applied for 3000 seconds.
  • the change in threshold voltage ( ⁇ Vth) at that time is shown in FIG. From the results of FIG. 5, it can be seen that ⁇ Vth is smaller when the input power during sputtering is 150 W than when it is 50 W.
  • the variation in threshold voltage and the stability of the threshold voltage against electrical stress are in a contradictory relationship, that is, a trade-off relationship.
  • the oxide semiconductor channel layer of the present invention is composed of at least two regions having different average hydrogen concentrations along the layer thickness direction in order to solve this trade-off problem and make each characteristic compatible in a high state.
  • the hydrogen contained in the oxide semiconductor layer in the form of a hydroxyl group (OH group) or water (H 2 O) is composed of at least two regions having different average hydrogen concentrations along the layer thickness direction. It is more preferable.
  • the oxide semiconductor layer in FIG. 1 is configured by two semiconductor regions (two-layer configuration) will be described.
  • the average concentration of hydrogen present in the oxide semiconductor layer in the molecular form of hydroxyl groups or water (the sum of the two forms) is desirably 1.0 ⁇ 10 21 cm ⁇ 3 or less. There is no particular lower limit to the hydrogen concentration, but 1.0 ⁇ 10 18 cm ⁇ 3 or more is preferable in terms of ease of production control.
  • the resistivity is preferably 1.0 ⁇ 10 0 ⁇ cm or more and 1.0 ⁇ 10 6 ⁇ cm or less.
  • the thickness of each region having different average hydrogen concentrations is not particularly limited, but is more preferably 5 nm or more and 100 nm or less, which is a range that does not affect the electrical stress of the threshold voltage.
  • the overall film thickness of the channel layer which is an active layer is desirably 10 nm or more and 200 nm or less.
  • the second oxide semiconductor region (second region) 14 far from the gate insulating layer 12 is rich in moisture (having a high hydrogen concentration as a composition), and is resistant to influences such as plasma-induced damage and hydrogen diffusion from the protective layer. It is desirable to use a membrane.
  • the concentration of hydrogen present in the molecular form of the hydroxyl group or water is preferably 1.0 ⁇ 10 19 cm ⁇ 3 or more and 1.0 ⁇ 10 22 cm ⁇ 3 or less.
  • the resistivity is desirably 1.0 ⁇ 10 2 ⁇ cm or more and 1.0 ⁇ 10 9 ⁇ cm or less.
  • the difference in average hydrogen concentration between the first region and the second region having different average hydrogen concentrations is preferably 2 times or more, more preferably 10 times or more. There is no particular upper limit for the difference in average hydrogen concentration between the first region and the second region, but it is important that the hydrogen concentration and resistivity of each layer be within the above numerical range.
  • the thickness of the gate insulating layer 12 is not particularly limited, in order to prevent the region provided in contact with the gate insulating film of the oxide semiconductor layer from being affected by plasma-induced damage or hydrogen diffusion from the protective layer. In addition, it is desirable that it is at least 20 nm or more.
  • the oxide semiconductor region (first layer) closer to the gate insulating layer is used. It is sufficient that the relationship that the amount of hydrogen in the first region) is small and the amount of hydrogen in the oxide semiconductor region (second region) far from the gate insulating layer is large is satisfied. More preferably, the relationship between the amounts of hydrogen is such that the amount of hydrogen in the first region is small with respect to the amount of hydrogen contained in the oxide semiconductor layer in the form of a hydroxyl group (OH group) or water (H 2 O). This means that the relationship that the amount of hydrogen in this region is large is established.
  • OH group hydroxyl group
  • H 2 O water
  • the water content or the hydrogen content means an average concentration in a region containing the water (hydrogen contained in the form of a hydroxyl group (OH group) or water (H 2 O)) or hydrogen.
  • the moisture content may change continuously or stepwise over a plurality of layers constituting the oxide semiconductor layer.
  • the film may be formed by a method such as film formation while continuously changing the input power, or continuously changing the flow rate of the gas containing water.
  • the amount of moisture in the oxide semiconductor region (first oxide semiconductor region) close to the gate insulating layer is small (having a small amount of hydrogen as a composition) and the oxide far from the gate insulating layer
  • the relationship that the amount of moisture in the semiconductor region (second oxide semiconductor region) is large may be established.
  • a region having an average hydrogen concentration higher than the average hydrogen concentration of the first semiconductor region may exist between the insulating layer and the first semiconductor region.
  • the region larger than the resistivity of the first region allowed to exist between the gate insulating film and the first region has a thickness of 30 nm or less and the resistivity. Is 1.0 ⁇ 10 2 ⁇ cm or more and 1.0 ⁇ 10 9 ⁇ cm or less.
  • the oxide semiconductor layer is at least i region (layer), j region ( Layer) and k region (layer), the average hydrogen concentration should satisfy the relationship of C i ⁇ C j > C k . Or what is necessary is just to satisfy
  • the first semiconductor region of the present invention is preferably closer to the gate insulating layer than the second semiconductor region of the present invention, and more preferably, the first semiconductor region and the gate insulating layer are in contact with each other. That is, the reason why the first region is provided closer to the gate insulating layer than the second region is to easily apply an electric field to the first region when an electric field is applied to the gate electrode. When there is no other layer between the film and the first region, the gate electric field most effectively acts on the first region.
  • the channel layer (first region) on the gate insulating layer side is thin (5 to 100 nm) and low resistance (1.0 ⁇ 10 0 ⁇ cm or more and 1.0 ⁇ 10 6 ⁇ cm or less). Form a layer. Then, as the channel layer (second region) on the protective layer side, a high resistance layer (1.0 ⁇ 10 2 ⁇ cm or more and 1.0 ⁇ 10 9 ⁇ cm or less) can be formed. This low resistance layer functions as a high mobility, substantially thin (5-100 nm) channel layer.
  • Such a layer has a small amount of moisture (hydrogen contained in the form of a hydroxyl group (OH group) or water (H 2 O) in the oxide semiconductor layer) (low hydrogen concentration) and has a threshold voltage against electrical stress. It is a highly stable layer. By functioning as a channel layer, variations in threshold voltage can be suppressed and stability against electrical stress can be improved.
  • the high-resistance channel layer (second region) on the protective layer side is contained in the form of moisture (hydroxyl group (OH group) or water (H 2 O) in the oxide semiconductor layer) than the first region. (Hydrogen is high). And it is a layer strong against influences such as plasma-induced damage and hydrogen diffusion from the protective layer. Therefore, it functions as a kind of protective layer that can maintain a high resistance state with little change in resistivity against the influence and damage of hydrogen due to the formation of the protective layer.
  • a channel layer having a substantially two-layer structure can be realized by combining the first region and the second region having such different functions. As a result, variation in threshold voltage can be suppressed while maintaining stability of the threshold voltage against electrical stress.
  • the average hydrogen concentration in each region of the oxide semiconductor layer can be measured by SIMS (secondary ion mass spectrometry).
  • the average hydrogen concentration in each region of the oxide semiconductor layer in the present invention is obtained by obtaining a hydrogen concentration profile in the film thickness direction obtained by using the above measuring means in each oxide semiconductor region and averaging these values. Can do.
  • each film having the same composition as each oxide semiconductor region is formed as a single layer.
  • the water desorption amount is measured by a temperature programmed desorption analysis method. Since water molecules detected in this analysis are considered to exist in the form of hydroxyl groups or water molecules in the film, the amount of desorbed water determines the amount of hydrogen present in the form of hydroxyl groups or water molecules in the film.
  • the amount of hydrogen contained in the film in the form is specified as an amount.
  • a glass substrate is used as the substrate 10.
  • a plastic film such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide, polycarbonate, a thin plate, a stainless steel substrate coated with an insulating layer, or the like may be used.
  • the gate electrode 11 is formed on the substrate 10.
  • the gate electrode layer can be formed by sputtering, pulsed laser deposition (PLD), electron beam deposition, chemical vapor deposition (CVD), or the like.
  • the electrode material should just have favorable electrical conductivity.
  • metal electrode materials such as metals such as Ti, Pt, Au, Ni, Al, and Mo and alloys thereof, laminated films thereof, and oxide conductors such as ITO (Indium Tin Oxide) can be used.
  • a pattern of the gate electrode 11 is formed using a photolithography method or the like.
  • a gate insulating layer 12 is formed on the substrate 10 having the patterned gate electrode 11.
  • a sputtering method a pulse laser deposition method (PLD method), an electron beam deposition method, a plasma CVD method, or the like can be used.
  • PLD method pulse laser deposition method
  • Any gate insulating material may be used as long as it has good insulating characteristics.
  • a silicon oxide film or a silicon nitride film formed by a PECVD method, a sputtering method, or the like can be used.
  • first oxide semiconductor region (first region) 13 and a second oxide semiconductor region (second region) 14 are sequentially formed on the gate insulating layer 12.
  • a sputtering method, a PLD method, an electron beam evaporation method, or the like can be used.
  • the first oxide semiconductor region 13 is manufactured so that the average hydrogen concentration is preferably smaller than or equal to 1 ⁇ 2 of the average hydrogen concentration of the second oxide semiconductor region 14. That is, the average hydrogen concentration of the second oxide semiconductor region 14 is twice or more the average hydrogen concentration of the first oxide semiconductor region 13.
  • a silicon oxide layer is formed as an insulating layer to be the channel protective layer 15 on the oxide semiconductor regions 13 and 14 by a sputtering method.
  • the channel protective layer 15 may be a material having good insulating characteristics (for example, SiO 2 , SiN, Al 2 O 3, etc.). Further, since the channel protective layer 15 is in direct contact with the second oxide semiconductor region 14, it is more preferable that the channel protective layer 15 has a material or a formation condition that does not reduce the resistance of the oxide semiconductor when formed. Specifically, an insulating layer containing O such as a silicon oxide layer or a silicon oxynitride layer is more desirable. Moreover, the composition of these insulating layers may deviate from stoichiometry (stoichiometry composition).
  • the channel protective layer 15 is patterned using a known photolithography method and etching method.
  • source / drain electrodes 16 are formed.
  • the source / drain electrode layer can be formed by sputtering, pulsed laser deposition (PLD), electron beam deposition, chemical vapor deposition (CVD), or the like.
  • the electrode material should just have favorable electrical conductivity.
  • metal electrode materials such as metals such as Ti, Pt, Au, Ni, Al, and Mo and alloys thereof, laminated films thereof, and oxide conductors such as ITO (Indium Tin Oxide) can be used.
  • a pattern of the source / drain electrode 16 is formed using a photolithography method or the like.
  • a protective layer 17 is formed.
  • the protective layer 17 only needs to have good insulating properties, and it is desirable to have a high shielding property against moisture and oxygen.
  • a sputtering method a pulse laser deposition method (PLD method), an electron beam deposition method, a plasma CVD method, or the like can be used.
  • PLD method pulse laser deposition method
  • an electron beam deposition method a plasma CVD method, or the like
  • a silicon nitride layer, a silicon oxide layer, a silicon oxynitride layer, a silicon carbide layer, and a stacked film thereof are desirable. Further, there is no problem even if the composition of these insulating layers is out of stoichiometry.
  • contact holes are formed in the protective layer 17 to complete the thin film transistor of the present invention.
  • a plurality of the above transistors can be arranged two-dimensionally (arranged vertically and horizontally in a plane) on the substrate in this way.
  • Example 1 An example of manufacturing a bottom gate / channel protection type oxide semiconductor TFT having the two oxide semiconductor channel layers of FIG. 1 will be described.
  • the gate electrode 11 is formed on the glass substrate 10.
  • Mo is used as an electrode material, and the film thickness is 100 nm.
  • the gate electrode layer 11 is patterned by photolithography and etching.
  • a 200 nm silicon oxide layer is formed as the gate insulating layer 12 by a plasma CVD method.
  • the substrate temperature during the formation of the silicon oxide layer by this plasma CVD method is 340 ° C.
  • the input RF power density and pressure are 0.9 W / cm 2 and 173 Pa, respectively.
  • first oxide semiconductor region (first region) 13 amorphous IGZO having a thickness of 15 nm is formed.
  • the oxide semiconductor layer is formed using a DC sputtering apparatus at a substrate temperature of room temperature (25 ° C.).
  • the target is a polycrystalline sintered body having an InGaZnO 4 composition, and the input power is 150 W.
  • a second oxide semiconductor region (second region) 14 is formed.
  • amorphous IGZO having a thickness of 15 nm is formed.
  • the oxide semiconductor layer is formed using a DC sputtering apparatus at a substrate temperature of room temperature (25 ° C.).
  • the target is a polycrystalline sintered body having an InGaZnO 4 composition, and the input power is 50 W.
  • patterning is performed by a photolithography method and an etching method, so that the first oxide semiconductor region 13 and the second oxide semiconductor region 14 are formed.
  • a 100 nm-thickness silicon oxide film is formed thereon as the channel protective layer 15 by sputtering.
  • the silicon oxide layer is formed using an RF sputtering apparatus at a substrate temperature of room temperature.
  • the target is 4 inch diameter SiO 2 and the input RF power is 500 W.
  • source / drain electrodes 16 are formed. Mo is used as the electrode material, and the film thickness is 100 nm. Thereafter, patterning is performed by photolithography and etching to form source / drain electrodes 16.
  • a silicon nitride layer having a thickness of 300 nm is formed by plasma CVD.
  • the substrate temperature at the time of forming the silicon nitride layer by this plasma CVD method is 250 ° C.
  • the input RF power density and pressure are 0.9 W / cm 2 and 150 Pa, respectively.
  • patterning is performed by a photolithography method and an etching method to form a contact hole in the protective layer 17.
  • an annealing process is performed in the heating furnace at 250 ° C. for 1 hour in the atmosphere to remove damage caused by plasma.
  • Example 2 An example of manufacturing a bottom-gate coplanar structure oxide semiconductor TFT having the two oxide semiconductor channel layers in FIG. 6 will be described.
  • Example 1 As in Example 1, a gate electrode 11, a gate insulating layer 12, a first oxide semiconductor channel layer 13, a second oxide semiconductor channel layer 14, and a channel protective layer 15 were formed on a glass substrate 10.
  • a silicon nitride layer having a thickness of 300 nm was formed by plasma CVD.
  • the substrate temperature during the formation of the silicon nitride film by this plasma CVD method was 250 ° C.
  • SiH 4 , NH 3 , and N 2 were used as process gases.
  • the input RF power density and pressure were 0.9 W / cm 2 and 150 Pa, respectively.
  • the oxide semiconductor regions 13 and 14 in the region without the channel protective layer 15 were reduced in resistance by hydrogen diffusion from the protective layer 17 to become source / drain regions 13 a and 14 a.
  • contact holes were formed in the protective layer 17 by photolithography and etching.
  • a source / drain wiring layer 18 was formed by sputtering. Mo was used as the wiring material, and the film thickness was 100 nm. Thereafter, patterning was performed by photolithography and etching to form the source / drain wiring layer 18.
  • an annealing process was performed at 250 ° C. for 1 hour in the air in a heating furnace to remove damage caused by dry etching.
  • FIG. 7 shows transfer characteristics of 37 oxide semiconductor TFTs on a 4-inch substrate manufactured according to this example. As shown in FIG. 7, the oxide semiconductor TFT having the structure of the present invention has a small variation in threshold voltage.
  • a gate electrode 11 and a gate insulating layer 12 were formed on a glass substrate 10.
  • amorphous IGZO having a thickness of 30 nm was formed.
  • the oxide semiconductor layer was formed using a DC sputtering apparatus at a substrate temperature of room temperature (25 ° C.).
  • the target was a polycrystalline sintered body having an InGaZnO 4 composition, and the input power was 150 W.
  • the channel protective layer 15 was formed like Example 1.
  • a protective layer 17 was formed in the same manner as in Example 2. At this time, the oxide semiconductor channel layer 13 in the region without the channel protective layer 15 simultaneously with the formation of the protective layer 17 was reduced in resistance by hydrogen diffusion from the protective layer 17 and became the source / drain region 13a.
  • contact holes and source / drain wiring layers 18 were formed in the same manner as in Example 2.
  • an annealing process was performed at 250 ° C. for 1 hour in the air in a heating furnace to remove damage caused by dry etching.
  • FIG. 9 shows transfer characteristics of 37 oxide semiconductor TFTs on a 4-inch substrate manufactured according to this comparative example. As shown in FIG. 9, the oxide semiconductor TFT having a single oxide semiconductor channel layer has a large variation in threshold voltage.
  • Example 2 Furthermore, a gate bias stress test was performed on the TFTs of Example 2 and Comparative Example 1.
  • the stress conditions are a gate bias of 20 V and a stress time of 3000 seconds.
  • the result is shown in FIG. From FIG. 10, it can be seen that the TFT of Example 2 has the same ⁇ Vth amount as that of Comparative Example 1 although the variation in threshold voltage is small. From this, it can be seen that the TFT of Example 2 shows a uniform threshold voltage in the substrate plane while maintaining the same ⁇ Vth as that of the TFT having a single oxide semiconductor channel layer. Compared with the TFT having a single-layer amorphous IGZO layer formed with a high input power of 50 W and having a high resistivity described with reference to FIG. And stability is improved.
  • Example 3 An example of manufacturing a top-gate coplanar structure oxide semiconductor TFT having the two oxide semiconductor channel layers in FIG. 11 will be described.
  • an amorphous IGZO film with a thickness of 15 nm is formed on the glass substrate 10 as the second oxide semiconductor channel layer 14.
  • the oxide semiconductor layer is formed using a DC sputtering apparatus at a substrate temperature of room temperature (25 ° C.).
  • the target is a polycrystalline sintered body having an InGaZnO 4 composition, and the input DC power is 50 W.
  • the first oxide semiconductor region 13 amorphous IGZO with a film thickness of 15 nm is continuously formed.
  • the oxide semiconductor layer is formed using a DC sputtering apparatus at a substrate temperature of room temperature (25 ° C.).
  • the target is a polycrystalline sintered body having an InGaZnO 4 composition, and the input power is 150 W.
  • the second oxide semiconductor region 14 and the first oxide semiconductor channel layer 13 are formed by patterning using a photolithography method and an etching method.
  • a 100 nm-thickness silicon oxide layer is formed thereon as the gate insulating layer 12 by sputtering.
  • the silicon oxide layer is formed using an RF sputtering apparatus at a substrate temperature of room temperature.
  • the target is 4 inch SiO 2 and the input RF power is 500 W.
  • the gate electrode 11 is formed. Mo is used as the electrode material, and the film thickness is 100 nm. Thereafter, the gate insulating layer 12 and the gate electrode layer 11 are formed by patterning using a photolithography method and an etching method.
  • a silicon nitride layer having a thickness of 300 nm is formed by plasma CVD.
  • the substrate temperature at the time of forming the silicon nitride layer by this plasma CVD method is 250 ° C.
  • the input RF power density and pressure are 0.9 W / cm 2 and 150 Pa, respectively.
  • the oxide semiconductor channel layers 13 and 14 in the region without the gate insulating layer 12 and the gate electrode 11 are reduced in resistance by hydrogen diffusion from the protective layer 17, and the source / drain regions 13 a and 14 a It becomes.
  • a contact hole is formed in the protective layer 17 by a photolithography method and an etching method, and the source / drain wiring layer 15 is formed.
  • Mo is used as the wiring material, and the film thickness is 100 nm.
  • patterning is performed by photolithography and etching to form the source / drain wiring layer 15.
  • the top gate type coplanar structure oxide semiconductor TFT of the present invention is completed.
  • Example 4 the display device of FIG. 12 using the bottom gate / channel protection type oxide semiconductor TFT shown in FIG. 1 will be described.
  • the manufacturing process of the oxide semiconductor TFT is the same as that of the first embodiment.
  • any oxide semiconductor TFT described in FIGS. 1, 6, and 11 may be used.
  • an insulating layer 121 of a silicon nitride layer is formed on the oxide semiconductor TFT 120 of the present invention by plasma CVD. Then, a contact hole is formed in the insulating layer 121 by using a photolithography method. Then, an electrode 123 is formed on the source wiring 122 with the insulating layer 121 interposed therebetween. For the electrode 123, ITO formed by sputtering is used. Next, a hole transport layer 124 and a light emitting layer 125 are formed on the electrode 123 by an evaporation method. ⁇ -NPD and Alq 3 are used for the hole transport layer 124 and the light emitting layer 125, respectively. Further, an electrode 126 is formed on the light emitting layer 125 by vapor deposition. MgAg is used as the electrode material. In this way, a display device using the organic electroluminescence element shown in FIG. 12 as a display element is produced.

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

　酸化物半導体薄層トランジスタにおいて、電気的ストレスに対する閾値電圧の安定性と伝達特性における閾値電圧のバラツキの抑制を両立させること。　酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は水素原子を含有し、前記酸化物半導体の活性層として機能する領域が層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記酸化物半導体の活性層として機能する領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも低いことを特徴とする。

Description

薄膜トランジスタ
　本発明は酸化物半導体を用いた薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
　現在、アクティブマトリクス型液晶表示素子や有機エレクトロルミネッセンス（ＥＬ）素子等の表示素子におけるスイッチング素子や駆動素子として、アモルファスシリコンや低温ポリシリコンを半導体層として用いた薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）が広く使用されている。
　しかし、これらのＴＦＴの作製には高温プロセスが不可欠であり、プラスチック基板やフィルム基板など耐熱性が低いとされるフレキシブルな基板の使用は困難である。
　また、アモルファスシリコンＴＦＴを有機ＥＬ素子の駆動素子として用いる場合、電界効果移動度が小さい（～１ｃｍ２Ｖ－１ｓ－１）ため大きいサイズのＴＦＴが必要となり画素の微細化が困難である。さらに、長時間駆動させた場合、ＴＦＴの閾値電圧が変化し、有機ＥＬ素子に流れる電流が減少してしまうという問題もある。
　低温ポリシリコンＴＦＴに関しても、シリコンの結晶化の際に用いるエキシマレーザ起因の不均一性を解消するための補正回路が必要となるため、回路が複雑になる。また、画面サイズがエキシマレーザの照射サイズに制限されるため、画面サイズの大型化が困難である等の問題がある。
　一方、近年、Ｉｎ、Ｇａ、Ｚｎ、Ｏからなるアモルファス酸化物半導体をＴＦＴのチャネル層に用いる技術が研究されている。
　酸化物半導体ＴＦＴは、フレキシブル基板を使用した表示装置や、有機ＥＬ素子用のアモルファスシリコンＴＦＴや低温ポリシリコンＴＦＴに代わるスイッチング素子や駆動素子として非常に有望である。
　しかし、ＺｎＯを含む酸化物半導体は組成によっては雰囲気に含まれる酸素や水分等に対して感受性が高く、電気的特性が変化する場合がある。従って薄膜トランジスタとして、安定的に使用するためには、絶縁層からなる保護層により半導体層を雰囲気から隔絶する必要がある。
　この保護層をプラズマ化学気相蒸着法（ＣＶＤ法）やスパッタ法などを用いて形成する場合、酸化物半導体のチャネル層へのプラズマ起因のダメージや保護層からの水素拡散などによるＴＦＴの特性劣化が生じる。この特性劣化を回避する方法として、酸化物半導体のチャネル層を２層構造とし、上部層のキャリア濃度を下部層のキャリア濃度より低くすることで、ＴＦＴの特性劣化を防止できることが開示されている（特許文献１）。この際、キャリア濃度の制御はＣｕなどのキャリア・アクセプタをドーピングすることにより行われている。また活性層であるチャネル層に所定の濃度で水素を含有させることにより素子特性を向上させる技術が開示されている（特許文献２）。
特開２００８－１９９００５号公報 特開２００７－１０３９１８号公報
　しかし、アモルファス酸化物半導体ＴＦＴを有機ＥＬ素子の駆動素子として用いる場合、長時間駆動させた際の閾値電圧の安定性は、必ずしも十分ではなく、閾値電圧を補正する回路が必要となる場合がある。そのため、電気的なストレスに対する更なる安定性の向上が望まれる。
　この電気的なストレスに対する閾値電圧の安定性を改善するためには、移動度の高い酸化物半導体チャネル層を用いることが有効である。しかし、その反面、移動度が高い酸化物半導体チャネル層は電気抵抗も低くなるため、ＴＦＴのドレイン電流をオフするのが難しくなり、また、閾値電圧のバラツキが増大する。
　つまり、電気的なストレスに対する閾値電圧の安定性と閾値電圧のバラツキはトレード・オフの関係にあり、一方の特性を向上させると他方の特性が悪化するため両特性を良好な状態で両立させることは困難である。
　例えば、電気抵抗が低いままでも閾値電圧のバラツキを抑えるためには、チャネル層の膜厚を薄くする方法が有効である。しかし、チャネル層の膜厚を一定の膜厚よりも薄くすると、前述の保護層形成時のダメージにより、電気的なストレスに対する閾値電圧の安定性が悪化する場合がある。
　このトレード・オフの関係を解消するための１つの方法としては、特許文献１に示されるようなチャネル層を２層構造にする方法が有効である。具体的には、ゲート絶縁層側のチャネル層として、薄い低抵抗な層を形成し、保護層側のチャネル層として、高抵抗な層を形成する。この方法により、電気的なストレスに対する閾値電圧の安定性を維持しつつ、実効的な膜厚が薄くなるため、ある程度閾値電圧のバラツキを抑制できる。しかし、特許文献１では抵抗の制御をＣｕなどキャリア・アクセプタのドーピングによって行っているが、Ｃｕなどのキャリア・アクセプタが含まれるターゲットの利用、キャリア・アクセプタを含むガスの導入、成膜後のイオン注入は製造コストの増加につながる。
　本発明が解決しようとする課題は、キャリア・アクセプタのドーピングの手法を用いずに、かつ、低コストで電気的なストレスに対する閾値電圧の変化とＴＦＴ特性のバラツキが小さい酸化物半導体ＴＦＴを実現することである。
　本発明の薄膜トランジスタは、酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は水素原子を含有し、前記酸化物半導体の活性層として機能する領域が層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記酸化物半導体の活性層として機能する領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも小さいことを特徴とするものである。
　また、本発明の薄膜トランジスタの製造方法は、酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタの製造方法であって、前記酸化物半導体層は前記ゲート絶縁層側からスパッタ条件の異なる少なくとも第１の領域と第２の領域とを含み、前記第１の領域を形成する際の電力は、前記第２の領域を形成する際の電力よりも大きいことを特徴とするものである。
　本発明の酸化物半導体ＴＦＴによれば、ＴＦＴ特性の電気的なストレスに対する閾値電圧の変化と閾値電圧のバラツキを小さくすることができる。
　また、本発明における水素濃度（水素原子濃度ともいう）の制御は、スパッタの投入電力の変化や水蒸気を含むガスの導入などにより可能であるため、本発明の酸化物半導体ＴＦＴは、低コストで作製することが可能である。
本発明のＴＦＴの断面を模式的に示す図である。 アモルファスＩＧＺＯ酸化物半導体層の抵抗率の投入電力依存性を示す図である。 アモルファスＩＧＺＯ酸化物半導体層の水分脱離量の電力依存性を示す図である。 （ａ）アモルファスＩＧＺＯ酸化物半導体ＴＦＴ（１５０Ｗ条件）の伝達特性の面内分布を示す図である。（ｂ）アモルファスＩＧＺＯ酸化物半導体ＴＦＴ（５０Ｗ条件）の伝達特性の面内分布を示す図である。 アモルファスＩＧＺＯ酸化物半導体ＴＦＴのゲートバイアス・ストレス試験における閾値シフト、ΔＶｔｈの比較を示す図である。 本発明のＴＦＴの断面を模式的に示す図である。 本発明のＴＦＴの伝達特性の面内分布を示す図である。 単層の酸化物半導体チャネル層を有するＴＦＴの断面を模式的に示す図である。 単層の酸化物半導体チャネル層を有するＴＦＴの伝達特性の面内分布を示す図である。 本発明の２層のチャネル層を持つＴＦＴと単層のチャネル層を持つＴＦＴのゲートバイアス・ストレス試験における閾値シフト、ΔＶｔｈの比較を示す図である。 本発明のＴＦＴの断面を模式的に示す図である。 本発明に係る表示装置の一例の断面図である。
　以下に、添付図面を参照して本発明を実施するための形態を説明する。
　図１は、本発明の代表例として、ボトムゲート・チャネル保護型酸化物半導体ＴＦＴの構成を示す断面図である。
　１０は基板、１１はゲート電極、１２はゲート絶縁層、ゲート絶縁層側から順に１３は第１の酸化物半導体領域（第１の領域）、１４は第２の酸化物半導体領域（第２の領域）、１５はチャネル保護層、１６はソース・ドレイン電極、１７は保護層である。
　本発明において、前記第１、又は第２の酸化物半導体領域（第１又は第２の領域）とは前記酸化物半導体層内に存在する所定の厚さを有する領域であって、各領域が独立した層として存在する場合も含まれる。このような場合には前記酸化物半導体層は第１の層と第２層とを含む多層構成となる。
　（酸化物半導体層）
　まず本発明における酸化物半導体層（酸化物半導体膜ともいう）について説明する。本発明の酸化物半導体層は活性層（チャネル層）として機能するものであって、当該酸化物半導体層は所定の含有量水素原子を含有する。そして酸化物半導体層中の水素原子の含有のされ方は、水素単独の形態（Ｈ）だけでなく、水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態でも良い。またこれらの酸化物半導体層中に含有される水素の形態は単独でも良いし、複数の形態が混在していても良いが抵抗率を高く調整する際には、水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素の量をより多くすることが好ましい。
　酸化物半導体層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法等を用いることができる。また、酸化物半導体層をチャネル層として機能させる場合にはＩｎ、Ｇａ、Ｚｎ、Ｓｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物半導体層を用いることが大面積における特性均一性を高める上で好ましい。
　図２にＤＣマグネトロンスパッタリング法により作成したアモルファスＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）酸化物半導体層の抵抗率の投入電力依存性を示す。ＩＧＺＯ酸化物半導体層は、基板温度を室温（２５℃）にして形成される。作製方法はスパッタ法が好ましい。作成条件（スパッタ条件）の一例としてはスパッタターゲットとして４インチ径のＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２である。投入電力は５０～３００Ｗの範囲で変化させる。酸化物半導体層の膜厚は３０ｎｍである。図２より、投入電力が大きい条件で作成した酸化物半導体膜ほど酸化物半導体層の抵抗率が小さくなっていることが分かる。
　図３にこれらの膜の水分脱離量を昇温脱離分析法によって測定した結果を示す。図３より、投入電力が大きい条件で作成した酸化物半導体層ほど水分脱離量が減少することが分かる。酸化物半導体層形成時の投入電力が小さい条件で作製した酸化物半導体層が、昇温脱離分析法による水分脱離量が多い。この原因としては、投入電力が小さい条件で作製した酸化物半導体層は、酸化物半導体層形成時の成膜速度が小さいため、チャンバー内（スパッタ雰囲気中）の水分を酸化物半導体層中に取り込み易いものと考えられる。
　図２と図３の結果から、酸化物半導体層の抵抗率と水分脱離量には相関があり、水分脱離量が多い酸化物半導体層、即ち膜中に水が多く含まれる酸化物半導体層ほど抵抗率が大きいことが分かる。本発明において膜中に水（水分）が含まれるとは膜中に水素（Ｈ）が、水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有されることを意味する。
　酸化物半導体層の抵抗率は、当該膜中のキャリア濃度と相関があるため、酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素量を増加又は減少させることによって、酸化物半導体のキャリア濃度を調整できる。
　本発明者らの知見によれば、水素が金属－酸素結合の同軸上か格子間に存在する場合に、水素はドナーとして機能する。一方、水素が水酸基または水と同じ分子形態で存在する場合には、ドナーとして機能しないために、寧ろ酸化物半導体層のキャリア濃度を低下させて抵抗率を増大させる。即ち、図２および図３で観測された現象は、水素が水酸基もしくは水の分子形態で酸化物半導体層中に存在していることを示している。換言すると、水酸基又は水分子の形態で酸化物半導体層中に存在する水素濃度（水素原子）が高いほど、酸化物半導体層の抵抗率は増大する。
　ここで、抵抗率の低いスパッタ時の投入電力が１５０Ｗの条件と抵抗率の高いスパッタ時の投入電力が５０Ｗの条件で成膜したアモルファスＩＧＺＯ層（３０ｎｍ）を酸化物半導体チャネル層に用いたボトムゲート型ＴＦＴの特性比較を行う。図４（ａ）、（ｂ）は、それぞれスパッタ時の投入電力が１５０Ｗの条件、５０Ｗの条件の４インチ基板における面内３７点の伝達特性を示す。図４（ａ）、（ｂ）より、スパッタ時の投入電力が１５０Ｗ条件の閾値電圧のバラツキが大きいのに対し、５０Ｗ条件の閾値電圧は非常に均一であることが分かる。また、このことから、スパッタ時の投入電力が５０Ｗ条件の膜は、プラズマ起因のダメージや保護層からの水素拡散などの影響に強いことが分かる。
　次にこれらのＴＦＴに関して、ゲートバイアス・ストレス試験を行った。ストレスとしては、２０Ｖのゲート電圧（Ｖｇ）を３０００秒間印加した。そのときの閾値電圧の変化（ΔＶｔｈ）を図５に示す。図５の結果からスパッタ時の投入電力が１５０Ｗ条件の方が５０Ｗ条件と比べて、ΔＶｔｈが小さいことが分かる。
　このように閾値電圧のバラツキと電気的なストレスに対する閾値電圧の安定性は相反する関係、即ち、トレード・オフの関係にある。
　本発明の酸化物半導体チャネル層は、このトレード・オフの問題を解決して、各特性を高い状態で両立させるために層厚方向に沿って平均水素濃度の異なる少なくとも２つの領域から構成される。本発明においては酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素が、層厚方向に沿って平均水素濃度の異なる少なくとも２つの領域から構成されることがより好ましい。
　まず、図１の酸化物半導体層が２つの半導体領域で構成（２層構成）される場合について説明する。
　ゲート絶縁層１２に近い第１の酸化物半導体領域（第１の領域）１３には、水分が少なく（組成として水素濃度が低く）電気的なストレスに対する閾値電圧の安定性が高い膜を用いることが望ましい。酸化物半導体層中に水酸基又は水の分子形態で存在する水素の平均濃度（前記２つの形態を合計した濃度）は、１．０×１０２１個ｃｍ－３以下であることが望ましい。水素濃度に特に下限はないが、製造上の管理の容易さの点では１．０×１０１８個ｃｍ－３以上が好ましい。また、抵抗率は、１．０×１００Ωｃｍ以上１．０×１０６Ωｃｍ以下であることが望ましい。スパッタ法において水分の少ない酸化物半導体層の形成するには、例えば、高い投入電力や高い基板温度での成膜が有効である。また、平均水素濃度の異なる各領域の膜厚は特に限定されないが、閾値電圧の電気的ストレスに影響を与えない範囲である５ｎｍ以上１００ｎｍ以下であることがより望ましい。さらに活性層であるチャネル層の全体の膜厚としては１０ｎｍ以上２００ｎｍ以下であることが望ましい。
　ゲート絶縁層１２から遠い第２の酸化物半導体領域（第２の領域）１４には、水分が多く（組成として水素濃度が高く）プラズマ起因のダメージや保護層からの水素拡散などの影響に強い膜を用いることが望ましい。水酸基もしくは水の分子形態で存在する水素の濃度は、１．０×１０１９ｃｍ－３個以上１．０×１０２２個ｃｍ－３以下であることが望ましい。また、抵抗率は、１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以下であることが望ましい。
　前記平均水素濃度の異なる第１の領域と第２の領域との平均水素濃度の差は、好ましくは２倍以上、より好ましくは１０倍以上である。第１の領域と第２の領域の平均水素濃度の差の上限は特に存在しないが、各々の層の水素濃度及び抵抗率については前記数値範囲内であることが重要である。
　スパッタ法において水分の多い酸化物半導体領域を形成するには、例えば、低い投入電力や低い基板温度での成膜が有効である。また、水蒸気を含むガスを導入して形成しても良い。ゲート絶縁層１２の膜厚は特に限定はないが、酸化物半導体層のゲート絶縁膜に接して設けられる領域にプラズマ起因のダメージや保護層からの水素拡散などの影響を与えないようにするために、少なくとも２０ｎｍ以上であることが望ましい。
　酸化物半導体層が３つ以上の領域で構成（３層以上で構成）される場合は、少なくとも１つのいずれかの２つの領域の組み合わせにおいて、ゲート絶縁層の近い方の酸化物半導体領域（第１の領域）の水素量が少なく、ゲート絶縁層の遠い方の酸化物半導体領域（第２の領域）の水素量が多いという関係が成り立っていれば良い。そしてより好ましくは上記水素量の関係は、酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素量について第１の領域の水素量が少なく、第２の領域の水素量が多いという関係が成り立つことである。
　上記水分量又は水素量（水素濃度）は、当該水分（水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素）又は水素が含まれる領域内の平均濃度を意味する。
　また、上記の酸化物半導体層を構成する複数の層にまたがり、水分量（組成としては水素濃度）が連続的又は段階的に変化しても良い。連続的に水分量を変化させるためには、投入電力を連続的に変化させながら成膜する、水分を含むガスの流量を連続的に変化させるなどの方法によって成膜すれば良い。このとき、少なくともある２つの領域において、ゲート絶縁層の近い酸化物半導体領域（第１の酸化物半導体領域）の水分量が少なく（組成としては水素量の少ない）、ゲート絶縁層の遠い酸化物半導体領域（第２の酸化物半導体領域）の水分量が多い（組成としては水素濃度の多い）という関係が成り立てば良い。従ってこの関係を満たす限り、絶縁層と第１の半導体領域との間に当該第１の半導体領域の平均水素濃度よりも高い平均水素濃度を有する領域が存在していても良い。本発明者らの知見によれば、ゲート絶縁膜と第１の領域との間に存在が許容される第１の領域の抵抗率よりも大きい領域としては、厚さが３０ｎｍ以下で、抵抗率が１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以の領域である。
　また、ＴＦＴがダブルゲート構造を有し、酸化物半導体層が上面・下面ともゲート絶縁層に接する場合も、酸化物半導体層を下面に近い側の領域から少なくともｉ領域（層）、ｊ領域（層）、ｋ領域（層）の３層に分けたとき、それらの平均水素濃度がＣｉ＜Ｃｊ＞Ｃｋなる関係を満たしていればよい。あるいは、それらの平均抵抗率がρｉ＜ρｊ＞ρｋなる関係を満たしていれば良い。
　本発明の第１の半導体領域は本発明の第２半導体領域よりもゲート絶縁層に近いほど好ましく、第１の半導体領域とゲート絶縁層とが接していればより好ましい。即ち、前記第１の領域を前記第２の領域よりもゲート絶縁層側に設ける理由は、ゲート電極に電界を印加した際に当該第１の領域に電界がかかりやすくするためであり、ゲート絶縁膜と前記第１の領域との間に他の層が存在しない場合が最もゲート電界が前記第１の領域に効果的に作用する。
　上述の構成をとることで、ゲート絶縁層側のチャネル層（第１の領域）として、薄い（５～１００ｎｍ）低抵抗（１．０×１００Ωｃｍ以上１．０×１０６Ωｃｍ以下）な層を形成する。そして、保護層側のチャネル層（第２の領域）として、高抵抗（１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以下）な層を形成することができる。この低抵抗な層は移動度の高い実質的に薄い（５～１００ｎｍ）チャネル層として機能する。このような層は、水分（酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素）が少なく（水素濃度が低く）電気的なストレスに対する閾値電圧の安定性が高い層である。そしてチャネル層として機能させることにより、閾値電圧のバラツキを抑制するとともに電気的なストレスに対する安定性も改善できる。一方、保護層側の高抵抗なチャネル層（第２の領域）は、第１の領域よりも水分（酸化物半導体層中に水酸基（ＯＨ基）又は水（Ｈ２Ｏ）の形態で含有される水素）が多い（水素濃度が高い）。そしてプラズマ起因のダメージや保護層からの水素拡散などの影響に強い層である。そのため、保護層形成による水素の影響やダメージに対し抵抗率変化が小さく高抵抗な状態を維持できる一種の保護層として機能する。
　このような異なる機能を有する第１の領域と第２の領域とを組み合わせた構成とすることにより、実質的な２層構成のチャネル層を実現する事ができる。その結果、電気的なストレスに対する閾値電圧の安定性を維持しつつ、閾値電圧のバラツキを抑制することができる。
　本発明において、酸化物半導体層各領域の平均水素濃度はＳＩＭＳ（２次イオン質量分析法）により測定することができる。
　本発明における酸化物半導体層各領域の平均水素濃度は、上記測定手段を用いて得られた膜厚方向の水素濃度プロファイルを各酸化物半導体領域において求め、これらの値を平均することにより求めることができる。
　また膜中に含まれる水素の中から水酸基または水分子の形態で存在する水素を特定するためには、各酸化物半導体領域と同一の組成を有する（同一条件で形成した）膜をそれぞれ単層で形成し、昇温脱離分析法により水分脱離量を測定する。この分析において検出される水分子は、膜中で水酸基または水分子の形態で存在していると考えられることから、この水分脱離量から膜中の水酸基または水分子の形態で存在する水素の量とみなして膜中の当該形態で含有される水素量を特定する。
　（ボトムゲート・チャネル保護型薄膜トランジスタ）
　図１に示す本発明のＴＦＴの製造工程は以下の通りである。
　基板１０には、ガラス基板を用いる。ポリエチレン・テレフタレート（ＰＥＴ）、ポリエチレン・ナフタレート（ＰＥＮ）、ポリイミド、ポリカーボネートなどのプラスチックのフィルム、並びに薄板、絶縁層をコーティングしたステンレス基板などを用いても良い。
　次に基板１０上にゲート電極１１を形成する。ゲート電極層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気相蒸着法（ＣＶＤ法）等を用いることができる。電極材料は、良好な電気伝導性を有するものであればよい。例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属やそれらの合金などの金属電極材料およびそれらの積層膜、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）などの酸化物導電体を用いることができる。次にフォトリソグラフィー法等を用いてゲート電極１１のパターンを形成する。
　そして、パターニングされたゲート電極１１を有する基板１０上にゲート絶縁層１２を形成する。ゲート絶縁層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、プラズマＣＶＤ法等を用いることができる。ゲート絶縁材料は、良好な絶縁特性を有するものであればよい。例えば、ＰＥＣＶＤ法やスパッタ法などによる酸化シリコン膜や窒化シリコン膜を用いることができる。
　さらにゲート絶縁層１２上に第１の酸化物半導体領域（第１の領域）１３、第２の酸化物半導体領域（第２の領域）１４を順次形成する。作製には、スパッタ法、ＰＬＤ法、電子ビーム蒸着法等を用いることができる。このとき第１の酸化物半導体領域１３の平均水素濃度が第２の酸化物半導体領域１４の平均水素濃度と比べて好ましくは１／２以下に小さくなるように作製する。即ち、第２の酸化物半導体領域１４の平均水素濃度は第１の酸化物半導体領域１３の平均水素濃度の２倍以上となる。これらの形成方法は、前述した通りである。そして、第１の酸化物半導体チャネル層１３および第２の酸化物半導体チャネル層を、フォトリゾグラフィー法とエッチング法を用いてパターニングする。
　続いて、酸化物半導体領域１３、１４上にスパッタ法によりチャネル保護層１５となる絶縁層として酸化シリコン層を形成する。チャネル保護層１５は、良好な絶縁特性を有する材料（例えばＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３等）であれば良い。また、チャネル保護層１５は第２の酸化物半導体領域１４と直接接するため、チャネル保護層１５は形成時に酸化物半導体を低抵抗化させない材料又は形成条件である方がより望ましい。具体的には酸化シリコンや酸窒化シリコン層などのＯを含有する絶縁層がより望ましい。また、これらの絶縁層の組成がストイキオメトリー（化学量論組成）から外れていても良い。チャネル保護層１５は、公知のフォトリゾグラフィー法とエッチング法を用いてパターニングされる。
　次にソース・ドレイン電極１６を形成する。ソース・ドレイン電極層の形成には、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、化学気相蒸着法（ＣＶＤ法）等を用いることができる。電極材料は、良好な電気伝導性を有するものであればよい。例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｎｉ、Ａｌ、Ｍｏなどの金属やそれらの合金などの金属電極材料およびそれらの積層膜、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）などの酸化物導電体を用いることができる。次にフォトリソグラフィー法等を用いてソース・ドレイン電極１６のパターンを形成する。
　さらに保護層１７を成膜する。保護層１７には、良好な絶縁特性を有するものであればよく、水分、並びに酸素に対して高い遮蔽性を有する方が望ましい。形成方法としては、スパッタ法、パルスレーザー蒸着法（ＰＬＤ法）、電子ビーム蒸着法、プラズマＣＶＤ法等を用いることができる。具体的には、窒化シリコン層、酸化シリコン層、酸窒化シリコン層、炭化シリコン層およびこれらの積層膜などが望ましい。また、これらの絶縁層の組成がストイキオメトリーから外れていても何ら問題はない。
　最後に保護層１７にコンタクトホールを形成し、本発明の薄膜トランジスタが完成する。本発明においては、このように上記トランジスタを基板上に二次元状に複数配（平面状に縦横に配置）することができる。
　以下に、本発明の実施例についてさらに詳細に説明するが、本発明はこれらによって何ら限定されるものではない。
　（実施例１）
　図１の２層の酸化物半導体チャネル層を有するボトムゲート・チャネル保護型酸化物半導体ＴＦＴの作製例を示す。
　まず、ガラス基板１０上に、ゲート電極１１を形成する。ゲート電極１１として、電極材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチング法により、ゲート電極層１１をパターニング形成する。
　次に、ゲート絶縁層１２として２００ｎｍの酸化シリコン層を、プラズマＣＶＤ法を用いて成膜する。このプラズマＣＶＤ法による酸化シリコン層の形成時の基板温度は３４０℃とする。また、プロセスガスにはＳｉＨ４、Ｎ２Ｏを用い、ガス流量比はＳｉＨ４：Ｎ２Ｏ＝１：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１７３Ｐａとする。
　第１の酸化物半導体領域（第１の領域）１３として、膜厚１５ｎｍのアモルファスＩＧＺＯを形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は１５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。
　次いで第２の酸化物半導体領域（第２の領域）１４を形成する。第２の酸化物半導体領域１４には、膜厚１５ｎｍのアモルファスＩＧＺＯを形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。その後、フォトリソグラフィー法とエッチング法によるパターニングを行い、第１の酸化物半導体領域１３および第２の酸化物半導体領域１４を形成する。
　その上にチャネル保護層１５として、スパッタ法により、膜厚１００ｎｍのシリコン酸化膜を成膜する。該シリコン酸化層はＲＦスパッタ装置を用いて基板温度は室温で形成する。ターゲットは４インチ径のＳｉＯ２を用い、投入ＲＦパワーは５００Ｗとする。シリコン酸化膜成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９０：１０である。そして、フォトリゾグラフィー法とエッチング法によるパターニングを行い、チャネル保護層１５を形成する。
　次にソース・ドレイン電極１６を形成する。電極材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチング法によるパターニングを行い、ソース・ドレイン電極１６を形成する。
　さらに保護層１７として、プラズマＣＶＤ法により、膜厚３００ｎｍの窒化シリコン層を成膜する。このプラズマＣＶＤ法による窒化シリコン層の形成時の基板温度は２５０℃とする。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用い、ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとする。
　外部と電気的な接続を行うために、フォトリソグラフィー法とエッチング法によるパターニングを行い、保護層１７にコンタクトホールを形成する。
　最後に加熱炉で大気中２５０℃、１時間のアニール処理を行い、プラズマなどによるダメージを除去する。
　以上の工程により、本発明のボトムゲート・チャネル保護型酸化物半導体ＴＦＴが完成する。
　（実施例２）
　図６の２層の酸化物半導体チャネル層を有するボトムゲート型コプラナー構造酸化物半導体ＴＦＴの作製例を示す。
　実施例１と同様にガラス基板１０上に、ゲート電極１１、ゲート絶縁層１２、第１の酸化物半導体チャネル層１３、第２の酸化物半導体チャネル層１４、チャネル保護層１５を形成した。
　さらに保護層１７として、プラズマＣＶＤ法により、膜厚３００ｎｍの窒化シリコン層を成膜した。このプラズマＣＶＤ法によるシリコン窒化膜の形成時の基板温度は２５０℃とした。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用いた。ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とした。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとした。保護層１７の形成と同時にチャネル保護層１５の無い領域の酸化物半導体領域１３、１４が、保護層１７からの水素拡散により低抵抗化し、ソース・ドレイン領域１３ａ、１４ａとなった。
　そして、保護層１７にフォトリソグラフィー法とエッチング法により、コンタクトホールを形成した。
　さらにソース・ドレイン配線層１８をスパッタ法により成膜した。配線材料にはＭｏを用い、膜厚は１００ｎｍとした。その後、フォトリソグラフィー法とエッチング法によるパターニングを行い、ソース・ドレイン配線層１８を形成した。
　最後に加熱炉で大気中２５０℃、１時間のアニール処理を行い、ドライエッチングなどによるダメージを除去した。
　以上の工程により、本発明のボトムゲート型コプラナー構造酸化物半導体ＴＦＴが完成した。
　本実施例により作製した４インチ基板における３７個の酸化物半導体ＴＦＴの伝達特性を図７に示す。図７に示す通り、本発明の構成の酸化物半導体ＴＦＴは、閾値電圧のバラツキが小さい。
　（比較例１）
　図８の単層の酸化物半導体チャネル層を有するボトムゲート型コプラナー酸化物半導体ＴＦＴの作製例を示す。
　実施例１と同様にガラス基板１０上に、ゲート電極１１、ゲート絶縁層１２を形成した。
　酸化物半導体チャネル層１３として、膜厚３０ｎｍのアモルファスＩＧＺＯを形成した。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成した。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は１５０Ｗとした。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とした。そして、実施例１と同様にチャネル保護層１５を形成した。
　さらに実施例２と同様に保護層１７を形成した。このとき保護層１７の形成と同時にチャネル保護層１５の無い領域の酸化物半導体チャネル層１３が、保護層１７からの水素拡散により低抵抗化し、ソース・ドレイン領域１３ａとなった。
　そして、実施例２と同様にコンタクトホール、ソース・ドレイン配線層１８を形成した。
　最後に加熱炉で大気中２５０℃、１時間のアニール処理を行い、ドライエッチングなどによるダメージを除去した。
　以上の工程により、酸化物半導体チャネル層が単層であるボトムゲート型コプラナー構造酸化物半導体ＴＦＴが完成した。
　本比較例により作製した４インチ基板における３７個の酸化物半導体ＴＦＴの伝達特性を図９に示す。図９に示す通り、単層の酸化物半導体チャネル層を有する酸化物半導体ＴＦＴは、閾値電圧のバラツキが大きい。
　さらに、実施例２と比較例１のＴＦＴに関して、ゲートバイアス・ストレス試験を行った。ストレス条件は、ゲートバイアスが２０Ｖ、ストレス時間は３０００秒である。その結果を図１０に示す。図１０より、実施例２のＴＦＴは閾値電圧のバラツキが小さいにも関わらず比較例１と同等のΔＶｔｈ量であることが分かる。このことから実施例２のＴＦＴは、酸化物半導体チャネル層が単層であるＴＦＴと同等のΔＶｔｈを維持しつつ、基板面内で均一な閾値電圧を示していることが分かる。
また、図５で説明した抵抗率の高い投入電力５０Ｗで単層のアモルファスＩＧＺＯ層を形成したＴＦＴと比べて、実施例２のＴＦＴはほぼ同等の閾値電圧バラツキを維持しつつ、ΔＶｔｈ量が小さくなり、安定性が向上している。
　（実施例３）
　図１１の２層の酸化物半導体チャネル層を有するトップゲート型コプラナー構造酸化物半導体ＴＦＴの作製例を示す。
　まず、ガラス基板１０上に、第２の酸化物半導体チャネル層１４として、膜厚１５ｎｍのアモルファスＩＧＺＯを形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入ＤＣパワーは５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。
　次に第１の酸化物半導体領域１３として、膜厚１５ｎｍのアモルファスＩＧＺＯを連続して形成する。該酸化物半導体層は、ＤＣスパッタ装置を用いて基板温度は室温（２５℃）で形成する。ターゲットはＩｎＧａＺｎＯ４組成を有する多結晶焼結体を用い、投入電力は１５０Ｗとする。成膜時の雰囲気は、全圧０．５Ｐａとし、その際のガス流量はＡｒ：Ｏ２＝９８：２とする。その後、フォトリソグラフィー法とエッチング法を用いて第２の酸化物半導体領域１４と第１の酸化物半導体チャネル層１３をパターニング形成する。
　その上にゲート絶縁層１２として、スパッタ法により、膜厚１００ｎｍの酸化シリコン層を成膜する。該酸化シリコン層はＲＦスパッタ装置を用いて基板温度は室温で形成する。ターゲットは４インチＳｉＯ２を用い、投入ＲＦパワーは５００Ｗとする。シリコン酸化層成膜時の雰囲気は、全圧０．５Ｐａであり、その際のガス流量はＡｒ：Ｏ２＝９０：１０である。
　次にゲート電極１１を形成する。電極材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチング法を用いてゲート絶縁層１２およびゲート電極層１１をパターニング形成する。
　さらに保護層１７として、プラズマＣＶＤ法により、膜厚３００ｎｍの窒化シリコン層を成膜する。このプラズマＣＶＤ法による窒化シリコン層の形成時の基板温度は２５０℃とする。また、プロセスガスには、ＳｉＨ４、ＮＨ３、Ｎ２を用い、ガス流量比はＳｉＨ４：ＮＨ３：Ｎ２＝１：２．５：２５とする。また、投入ＲＦパワー密度と圧力はそれぞれ０．９Ｗ／ｃｍ２、１５０Ｐａとする。また、保護層１７の形成と同時にゲート絶縁層１２およびゲート電極１１の無い領域の酸化物半導体チャネル層１３、１４が、保護層１７からの水素拡散により低抵抗化し、ソース・ドレイン領域１３ａ、１４ａとなる。
　そして、フォトリソグラフィー法とエッチング法により、保護層１７にコンタクトホールを形成し、ソース・ドレイン配線層１５を形成する。配線材料にはＭｏを用い、膜厚は１００ｎｍとする。その後、フォトリソグラフィー法とエッチングによるパターニングを行い、ソース・ドレイン配線層１５を形成する。
　以上の工程により、本発明のトップゲート型コプラナー構造の酸化物半導体ＴＦＴが完成する。
　（実施例４）
　本実施例では図１に示すボトムゲート・チャネル保護型酸化物半導体ＴＦＴを用いた図１２の表示装置について説明する。酸化物半導体ＴＦＴの製造工程は、前記実施例１と同様である。ただし、図１、６、１１に記載されるどの酸化物半導体ＴＦＴを用いても良い。
　まず本発明の酸化物半導体ＴＦＴ１２０上にプラズマＣＶＤ法により、窒化シリコン層の絶縁層１２１を形成する。そして、絶縁層１２１にフォトリゾグラフィー法を用いてコンタクトホールを形成する。そして、ソース配線１２２に絶縁層１２１を介して電極１２３を形成する。電極１２３にはスパッタ法により形成したＩＴＯを用いる。次に電極１２３上に正孔輸送層１２４、発光層１２５を蒸着法により形成する。正孔輸送層１２４、発光層１２５にはそれぞれα‐ＮＰＤ、Ａｌｑ３を用いる。さらに発光層１２５上に電極１２６を蒸着法により形成する。電極材料にはＭｇＡｇを用いる。このようにして、図１２に示す、有機エレクトロルミネッセンス素子を表示素子とする表示装置を作成する。
　１０　基板
　１１　ゲート電極
　１２　ゲート絶縁層
　１３　第１の酸化物半導体チャネル層
　１３ａ　ソース・ドレイン領域
　１４　第２の酸化物半導体チャネル層
　１４ａ　ソース・ドレイン領域
　１５　チャネル保護層
　１６　ソース・ドレイン電極
　１７　保護層

Claims (9)

  1. 　酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタであって、前記酸化物半導体層は水素原子を含有し、前記酸化物半導体の活性層として機能する領域が層厚方向に沿って平均水素濃度が異なる少なくとも２つの領域を含み、前記酸化物半導体の活性層として機能する領域をゲート絶縁層側から順に第１の領域、第２の領域としたとき、前記第１の領域の平均水素濃度が、前記第２の領域の平均水素濃度よりも小さいことを特徴とする薄膜トランジスタ。
  2. 　前記第１の領域および第２の領域の厚さが５ｎｍ以上１００ｎｍであり、前記酸化物半導体層の全体の厚さが１０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 　前記第１の領域の平均水素濃度が１．０×１０１８個ｃｍ－３以上１．０×１０２１個ｃｍ－３以下である請求項１乃至２に記載の薄膜トランジスタ。
  4. 　前記第２の領域の平均水素濃度が１．０×１０１９個ｃｍ－３以上１．０×１０２２個ｃｍ－３以下である請求項１乃至３に記載の薄膜トランジスタ。
  5. 　前記第１の領域の平均抵抗率が１．０×１００Ωｃｍ以上１．０×１０６Ωｃｍ以下である請求項１乃至４に記載の薄膜トランジスタ。
  6. 　前記第２の領域の平均抵抗率が１．０×１０２Ωｃｍ以上１．０×１０９Ωｃｍ以下である請求項１乃至５に記載の薄膜トランジスタ。
  7. 　前記酸化物半導体層に含有される水素が水酸基または水分子の形態で存在することを特徴とする請求項１乃至６に記載の薄膜トランジスタ。
  8. 　前記酸化物半導体層がＩｎ、Ｇａ、Ｚｎ、Ｓｎから選択される元素を少なくとも１つ以上含むアモルファス酸化物半導体層であることを特徴とする請求項１乃至７に記載の薄膜トランジスタ。
  9. 　酸化物半導体層と、前記酸化物半導体層に接して設けられたゲート絶縁層とを有する薄膜トランジスタの製造方法であって、前記酸化物半導体層は前記ゲート絶縁層側からスパッタ条件の異なる少なくとも第１の領域と第２の領域とを含み、前記第１の領域を形成する際の電力は、前記第２の領域を形成する際の電力よりも大きいことを特徴とする薄膜トランジスタの製造方法。
PCT/JP2009/067021 2009-09-30 2009-09-30 薄膜トランジスタ Ceased WO2011039853A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2009801616408A CN102549757A (zh) 2009-09-30 2009-09-30 薄膜晶体管
PCT/JP2009/067021 WO2011039853A1 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ
JP2011533992A JPWO2011039853A1 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ
US12/891,704 US8344373B2 (en) 2009-09-30 2010-09-27 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/067021 WO2011039853A1 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/891,704 Continuation US8344373B2 (en) 2009-09-30 2010-09-27 Thin film transistor

Publications (1)

Publication Number Publication Date
WO2011039853A1 true WO2011039853A1 (ja) 2011-04-07

Family

ID=43779293

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067021 Ceased WO2011039853A1 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ

Country Status (4)

Country Link
US (1) US8344373B2 (ja)
JP (1) JPWO2011039853A1 (ja)
CN (1) CN102549757A (ja)
WO (1) WO2011039853A1 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235105A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP2013012603A (ja) * 2011-06-29 2013-01-17 Japan Display East Co Ltd 半導体装置及び半導体装置の製造方法
JP2013125782A (ja) * 2011-12-13 2013-06-24 Hitachi Ltd 酸化物半導体装置
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014175463A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 薄膜トランジスタを備えた半導体装置の製造方法
JP2015038980A (ja) * 2013-07-19 2015-02-26 株式会社半導体エネルギー研究所 酸化物半導体膜、酸化物半導体膜の作製方法および半導体装置
JPWO2013021632A1 (ja) * 2011-08-11 2015-03-05 出光興産株式会社 薄膜トランジスタ
JP2015062223A (ja) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 半導体装置
WO2015059850A1 (ja) * 2013-10-24 2015-04-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2015133518A (ja) * 2011-06-17 2015-07-23 株式会社半導体エネルギー研究所 半導体装置
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
WO2015194176A1 (ja) * 2014-06-20 2015-12-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
US9318615B2 (en) 2014-02-28 2016-04-19 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating semiconductor device
JP2017055138A (ja) * 2012-06-29 2017-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101788929B1 (ko) * 2015-09-25 2017-11-15 아주대학교산학협력단 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
JP2017228808A (ja) * 2013-02-13 2017-12-28 出光興産株式会社 薄膜トランジスタ
WO2018002757A1 (ja) * 2016-07-01 2018-01-04 株式会社半導体エネルギー研究所 トランジスタ
TWI636568B (zh) * 2017-06-09 2018-09-21 逢甲大學 一種薄膜電晶體結構
JP2018152581A (ja) * 2013-06-28 2018-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2018181642A1 (ja) * 2017-03-30 2018-10-04 国立大学法人京都工芸繊維大学 窒化物及び酸化物の成膜方法並びに成膜装置
JP2018186301A (ja) * 2011-07-08 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
JP2019165238A (ja) * 2011-10-19 2019-09-26 株式会社半導体エネルギー研究所 半導体装置
JP2020014027A (ja) * 2013-02-27 2020-01-23 株式会社半導体エネルギー研究所 半導体装置
WO2020202902A1 (ja) * 2019-04-05 2020-10-08 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、撮像素子の製造方法
JP2021132236A (ja) * 2015-03-27 2021-09-09 株式会社半導体エネルギー研究所 半導体装置
WO2025258264A1 (ja) * 2024-06-10 2025-12-18 株式会社ジャパンディスプレイ 積層構造体、薄膜トランジスタ、および電子機器

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5762723B2 (ja) * 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
EP2504855A4 (en) 2009-11-28 2016-07-20 Semiconductor Energy Lab STACKED OXIDE MATERIAL, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT
KR102667809B1 (ko) * 2009-11-28 2024-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102730170B1 (ko) 2009-12-18 2024-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
EP2447999A1 (en) * 2010-10-29 2012-05-02 Applied Materials, Inc. Method for depositing a thin film electrode and thin film stack
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US20130037793A1 (en) * 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR102388690B1 (ko) 2012-05-31 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6239954B2 (ja) * 2013-11-28 2017-11-29 中外炉工業株式会社 成膜方法、絶縁基板の製造方法、及びモジュール
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
CN104183650A (zh) * 2014-09-10 2014-12-03 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
KR20160044168A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI567871B (zh) * 2015-10-16 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
WO2017071660A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种显示器面板及制造方法
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
CN106486551A (zh) * 2016-12-07 2017-03-08 电子科技大学 一种铟镓锌氧薄膜晶体管及其制备方法
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
KR20250053970A (ko) 2018-03-12 2025-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 금속 산화물을 포함한 트랜지스터
KR102815258B1 (ko) 2018-11-02 2025-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN118099171A (zh) * 2024-03-12 2024-05-28 深圳市华星光电半导体显示技术有限公司 阵列基板及电子器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008283046A (ja) * 2007-05-11 2008-11-20 Canon Inc 絶縁ゲート型トランジスタ及び表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008283046A (ja) * 2007-05-11 2008-11-20 Canon Inc 絶縁ゲート型トランジスタ及び表示装置

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235105A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US9379248B2 (en) 2011-04-22 2016-06-28 Kobe Steel, Ltd. Thin-film transistor structure, as well as thin-film transistor and display device each having said structure
JP2015133518A (ja) * 2011-06-17 2015-07-23 株式会社半導体エネルギー研究所 半導体装置
US9601636B2 (en) 2011-06-17 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9287409B2 (en) 2011-06-17 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013012603A (ja) * 2011-06-29 2013-01-17 Japan Display East Co Ltd 半導体装置及び半導体装置の製造方法
JP2018186301A (ja) * 2011-07-08 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
JPWO2013021632A1 (ja) * 2011-08-11 2015-03-05 出光興産株式会社 薄膜トランジスタ
US12376335B2 (en) 2011-10-19 2025-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11271115B2 (en) 2011-10-19 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11817505B2 (en) 2011-10-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019165238A (ja) * 2011-10-19 2019-09-26 株式会社半導体エネルギー研究所 半導体装置
JP2013125782A (ja) * 2011-12-13 2013-06-24 Hitachi Ltd 酸化物半導体装置
JP2017055138A (ja) * 2012-06-29 2017-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2022002320A (ja) * 2012-06-29 2022-01-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020074400A (ja) * 2012-06-29 2020-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9252283B2 (en) 2012-11-30 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10074748B2 (en) 2012-11-30 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP2017228808A (ja) * 2013-02-13 2017-12-28 出光興産株式会社 薄膜トランジスタ
JP2020014027A (ja) * 2013-02-27 2020-01-23 株式会社半導体エネルギー研究所 半導体装置
JP2014175463A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 薄膜トランジスタを備えた半導体装置の製造方法
JP2019220707A (ja) * 2013-06-28 2019-12-26 株式会社半導体エネルギー研究所 液晶表示装置
JP2018152581A (ja) * 2013-06-28 2018-09-27 株式会社半導体エネルギー研究所 半導体装置
JP2015038980A (ja) * 2013-07-19 2015-02-26 株式会社半導体エネルギー研究所 酸化物半導体膜、酸化物半導体膜の作製方法および半導体装置
US10355136B2 (en) 2013-08-23 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019009472A (ja) * 2013-08-23 2019-01-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015062223A (ja) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 半導体装置
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
US9691906B2 (en) 2013-10-24 2017-06-27 Joled Inc. Method for producing thin film transistor
WO2015059850A1 (ja) * 2013-10-24 2015-04-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
US9318615B2 (en) 2014-02-28 2016-04-19 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating semiconductor device
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
WO2015194176A1 (ja) * 2014-06-20 2015-12-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JPWO2015194176A1 (ja) * 2014-06-20 2017-04-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
US9871097B2 (en) 2014-06-20 2018-01-16 Joled Inc. Thin film transistor, method for manufacturing thin film transistor, and organic EL display device
JP2021132236A (ja) * 2015-03-27 2021-09-09 株式会社半導体エネルギー研究所 半導体装置
US10217871B2 (en) 2015-09-25 2019-02-26 Industry-Academic Cooperation Foundation of Ajou University Method of controlling electric conductivity of metal oxide thin film and thin film transistor including the metal oxide film having the controlled electric conductivity
KR101788929B1 (ko) * 2015-09-25 2017-11-15 아주대학교산학협력단 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
WO2018002757A1 (ja) * 2016-07-01 2018-01-04 株式会社半導体エネルギー研究所 トランジスタ
JP2018170437A (ja) * 2017-03-30 2018-11-01 国立大学法人京都工芸繊維大学 窒化物及び酸化物の成膜方法並びに成膜装置
WO2018181642A1 (ja) * 2017-03-30 2018-10-04 国立大学法人京都工芸繊維大学 窒化物及び酸化物の成膜方法並びに成膜装置
TWI636568B (zh) * 2017-06-09 2018-09-21 逢甲大學 一種薄膜電晶體結構
WO2020202902A1 (ja) * 2019-04-05 2020-10-08 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、撮像素子の製造方法
JPWO2020202902A1 (ja) * 2019-04-05 2020-10-08
US12144192B2 (en) 2019-04-05 2024-11-12 Sony Group Corporation Imaging element, stacked imaging element and solid-state imaging device, and method of manufacturing imaging element
WO2025258264A1 (ja) * 2024-06-10 2025-12-18 株式会社ジャパンディスプレイ 積層構造体、薄膜トランジスタ、および電子機器

Also Published As

Publication number Publication date
US20110073856A1 (en) 2011-03-31
JPWO2011039853A1 (ja) 2013-02-21
US8344373B2 (en) 2013-01-01
CN102549757A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
WO2011039853A1 (ja) 薄膜トランジスタ
KR100785038B1 (ko) 비정질 ＺｎＯ계 ＴＦＴ
CN101304046B (zh) 薄膜晶体管及其制造方法
TWI394282B (zh) 使用多主動通道層之薄膜電晶體
JP5538797B2 (ja) 電界効果型トランジスタ及び表示装置
US8026506B2 (en) Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
CN101350313B (zh) 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管
US8502217B2 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
TWI406418B (zh) 薄膜電晶體及其製造方法
KR101638978B1 (ko) 박막 트랜지스터 및 그 제조방법
US20120037897A1 (en) Thin film transistor and method for manufacturing thin film transistor
JP2008141119A (ja) 酸化物半導体を用いた表示装置及びその製造方法
CN107818986A (zh) 半导体装置及其制造方法和显示设备及其制造方法
JP2012038891A (ja) ボトムゲート型薄膜トランジスタ
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP2022077434A (ja) 薄膜トランジスタとその製造方法、及び表示装置
WO2025084065A1 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
Wang Composition Engineering for Solution-Processed Gallium-Rich Indium-Gallium-Zinc-Oxide Thin Film Transistors

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980161640.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09850044

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011533992

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09850044

Country of ref document: EP

Kind code of ref document: A1