[go: up one dir, main page]

WO2009071637A2 - Mems package und verfahren zur herstellung - Google Patents

Mems package und verfahren zur herstellung Download PDF

Info

Publication number
WO2009071637A2
WO2009071637A2 PCT/EP2008/066823 EP2008066823W WO2009071637A2 WO 2009071637 A2 WO2009071637 A2 WO 2009071637A2 EP 2008066823 W EP2008066823 W EP 2008066823W WO 2009071637 A2 WO2009071637 A2 WO 2009071637A2
Authority
WO
WIPO (PCT)
Prior art keywords
chip
cover plate
mems package
structures
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2008/066823
Other languages
English (en)
French (fr)
Other versions
WO2009071637A3 (de
Inventor
Gregor Feiertag
Hans Krüger
Alexander Schmajew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to US12/745,613 priority Critical patent/US8674498B2/en
Priority to JP2010536462A priority patent/JP5574970B2/ja
Publication of WO2009071637A2 publication Critical patent/WO2009071637A2/de
Publication of WO2009071637A3 publication Critical patent/WO2009071637A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H10W72/20—

Definitions

  • MEMS devices Micro Electro Mechanical System
  • SAW Surface Acoustic Wave
  • FBAR Thin Film Buick Acoustic Resonator
  • other MEMS devices a flip chip arrangement can be used in which the chip is connected to a substrate via bumps. Between the substrate and the chip, a cavity is formed, thus protecting the component structures.
  • the required cavity housing not as previously form mainly by a flip-chip process in which the cavity between the chip and a mechanically stable substrate is formed. Rather, a MEMS package is proposed in which on the chip, which carries on its top MEMS structures, a customized Cover is generated, which creates a cavity between the chip and cover.
  • the cover consists essentially of a relatively rigid cover plate with a modulus of elasticity of at least 20 GPa and a polymer structure comprising a frame structure, which is arranged between the chip top and cover plate so that a closed cavity receiving the MEMS structures is formed.
  • the electrical connections for the MEMS device are provided on an outside of the MEMS package.
  • solderable or bondable electrical contacts can be arranged either on the back side of the chip or on the side facing away from the chip outer side of the cover, which are electrically conductively connected via one or more electrical connection structures with the at least one pad of the MEMS device.
  • the cover plate with the relatively high modulus of elasticity ensures even with a relatively small thickness of, for example, less than 100 microns sufficient carrying capacity over a molding process, in which the package on the module stage, ie after attachment to a circuit board or an intermediate carrier with a
  • Plastic compound is encapsulated.
  • the proposed package is also stable in the mentioned layer thickness of less than 100 microns of the cover against high pressures up to, for example, up to 150 bar at high temperatures up to 200 degrees Celsius.
  • the device functions and in particular the undisturbed mobility of the micromechanical components is not disturbed.
  • Well suited and advantageous layer thicknesses of the cover plate are between 10 ⁇ m and 150 ⁇ m.
  • the proposed package can be produced in wafer composite and manufactured as a true wafer level package.
  • the material of the frame structure comprises a polymer and has a lower elastic modulus of at most 5 GPa than the cover plate, which is sufficiently low to compensate for any stresses occurring between the chip and the cover plate within the frame structure.
  • the remaining elasticity of the frame structure also ensures a certain pressure insensitivity vertical to the chip surface, since the frame structure can still absorb slight deformations.
  • the cover plate is made of a rigid material or comprises a rigid material which is selected from glass, ceramic, crystalline or polycrystalline compounds or semiconductors. Criteria for the selection of a suitable
  • Materials for the cover plate can be: The thermal behavior, the price, the availability, the structuring and processability as well as the mechanical stability and compatibility with the chip material.
  • the cover plate comprises at least one layer of an electrically insulating or semiconductive material or is made exclusively from one.
  • cover plate and chip are preferably made of the same material.
  • One with acoustic wave working MEMS device on a substrate of lithium tantalate, lithium niobate or quartz therefore forms together with a cover plate of the corresponding same material an advantageous against thermal stresses largely insensitive MEMS Package.
  • a MEMS component based on silicon, germanium or ceramic can likewise be advantageously encapsulated with a cover plate made from the same material to form a MEMS package according to the invention.
  • the frame structure made of polymer is preferably optimized for processability, in particular simple application and structuring.
  • the frame structure is advantageously made of a photo-structurable material, preferably a photoresist, which is formed directly by exposure and
  • the material for the frame structure can be applied in liquid or pasty form and optionally planarized.
  • a photo-structurable film and in particular to laminate it.
  • the entire surface applied photoresist can be scanned and exposed, for example, with a laser.
  • an imaging optical method in particular an exposure via a mask.
  • connection structures in the form of metallizations can be guided around the side edge of the cover plate.
  • the holes are provided in the region of the frame structure so as not to cause additional leakage of the cavity with the MEMS structures and thus an additional source of penetrating moisture, which could promote corrosion of the MEMS structures.
  • the contacts can also be arranged on the underside of the chip, ie on the outside of the chip opposite the MEMS structures. Then, the electrical connection structures are preferably led around the side edges of the chip. Connection structures through the chip are possible but usually not advantageous.
  • connection structure between the pads arranged inside the cavity on the chip and the electrical contacts arranged on an outer side of the MEMS package may comprise a conductor track. This is applied either on the chip top side or on the inside of the cover plate and accordingly extends out of the cavity between the respective surface and the frame structure.
  • connection structure A secure contacting of the connection structure with a metallization on the surface of the chip is favored when the edge of the cover plate is retracted relative to the edge of the chip, so that a narrow strip of the chip surface remains visible in a plan view of the cover plate on at least one edge.
  • a part of the connection structure can then be applied in a simple manner both to this edge region and to the cover. It is possible that the electrical contacts on the Cover plate from the metallization of the connection structure and be manufactured together with this.
  • connection structures can then be applied both to the back of the chip and to the underside or inside of the cover plate exposed in the region of at least one edge.
  • connection structures on two different levels are preferred for the preparation of the connection structures on two different levels, with which simultaneously the vertical portions of the connection structure can be made to the height difference from the chip top to the outside cover plate or from the bottom of the cover plate electrically bridging the backside of the chip.
  • connection structures can be manufactured in one or more steps. In particular, it is possible to apply portions of the connection structures on a surface of the chip and / or the cover plate before the production of the package, and in a later step to generate the sections of the connection structure which connect the two planar sections.
  • connection structure may also be disposed in part inside the cavity and in particular run along the inwardly facing edges of the frame structure. This is for example through a suitable metallization of the frame structure and subsequent structuring possible.
  • the mechanical stability of the cover plate makes it possible, on the cavity-facing inner surface of the cover plate
  • Cover plate to passive component structures to produce structured metallizations and electrically connect with the MEMS device or the device structures on the chip.
  • passive component structures conductor tracks, resistors, capacitances and inductances can be realized.
  • the MEMS component is an electroacoustic component with a piezosubstrate
  • a cover plate made of a piezoelectric material can be used and likewise provided with electroacoustic structures, which can then also be arranged inside the cavity and thus protected.
  • the frame structure of the MEMS package forms an additional step between the cover plate and the chip, so that the outer edge of the frame structure thus protrudes below the outer edge of the chip or the cover plate.
  • a part of the connecting structures may also be applied to this projecting frame structure edge.
  • At least one of said edges has a multiply curved or multiply kinked course along the actually intended edge or in order this around. In this way, a higher processing reliability is achieved because the relative lateral arrangement of the two edges to each other is now possible with a larger tolerance. Even if the two edges then intersect one or more times, it is nevertheless made possible for at least part of the protruding or recessed edge to be exposed in plan view and to be accessible to a coating with portions of a connecting structure.
  • the frame structure from an anisotropic and only vertical to the chip surface electrically highly conductive material. This permits an exclusively vertical current conduction through the frame structure, so that a plurality of current paths of the connection structure can be passed through the frame structure in parallel, without these having to be insulated from one another, since there is little or no conductivity laterally.
  • An electrically anisotropically conductive frame structure may comprise a preferably compressible, electrically insulating polymer which is filled with electrically conductive particles. In the manufacturing process, this material can then be uniaxially compressed so that between conductive
  • the electrical line is made via a pressure contact.
  • support structures may be arranged within the area surrounded by the frame structure, that is, within the cavity, which are supported on cover plate and chip. These support structures may be columnar or in the form of webs are supported on the chip in those areas that do not carry mechanically movable or vibrating component structures.
  • the passivation layer may comprise an inorganic material, which is additionally applied to the component structures by means of a corresponding layer formation method. It is also possible, however, the surface of metallic component structures chemically reactive to change and thereby convert it into an electrically insulating surface layer. For this purpose, oxides and nitrides are particularly suitable, which can be generated for example in an oxygen or nitrogen-containing, acting on the metallic component structures plasma. However, it is also possible to modify metallic component structures anodically or by ion bombardment reactively on the surface and thus to produce a passivation layer.
  • Component structures provided with a passivation layer have an increased stability against corrosion and lead to a longer service life of the component.
  • Such a coating is preferably applied to at least the outside or inside of the frame structure.
  • Frame structure first generated on a surface, in particular on the chip surface and then subsequently provided with such a moisture-inhibiting coating. If this is applied over the whole area, it can be removed again in a subsequent structuring process, at least in the area of the component structures. However, it is also possible to apply a whole-area passivation layer both to the component structures and to the frame structure and to leave them there in order to further increase the moisture density of the MEMS package.
  • the functionality of the MEMS package can be further increased if on the outer surface, which has the contacts, Moreover, as large as possible for thermal dissipation serving thermal Päd is applied.
  • This pad may serve solely for heat dissipation and is preferably also connected to a metallization when mounting the MEMS package on a substrate, circuit board or circuit environment.
  • the thermal paver requires no electrical connection to a component structure. However, it is possible to connect the thermal substrate to a ground terminal of the component and to make the ground connection of the MEMS package with the external circuit environment via the thermal substrate.
  • thermal vias are provided which are preferably routed through the cover plate.
  • Such vias may be bundled in parallel through a die or cover plate and connect a heat generator to a heat sink located outside the MEMS package, e.g. with a metallization of high heat capacity, e.g. can be arranged on a circuit board.
  • the thermal vias can also end in the cavity enclosed between the chip and the cover plate and dissipate heat there. They can be electrically conductive and with a potential e.g. be connected to ground potential or be without any electrical connection to the MEMS structure.
  • FIG. 1 shows a schematic cross-section of a MEMS package in which electrical connection structures are guided from the surface of the chip outside the cavity over the edge of the cover towards contacts on the rear side of the cover.
  • FIG. 2 shows a MEMS package in schematic cross-section, in which the connection structures are guided around the edge of the chip on the chip back side to the contacts.
  • FIG. 3 shows a MEMS package in which the connection structures are guided from the chip through the frame structure and the cover plate to the contacts on the rear side of the cover plate.
  • FIG. 4 shows a schematic cross-section of a MEMS package in which the electrical connection structures from the chip are guided through the frame structure to the inside of the cover and outside the cavity over the chip edge to contacts on the underside of the chip.
  • FIG. 5 shows a MEMS package in schematic cross section, in which the connection structures are arranged similarly as in FIG. 1, but the chip edge projects beyond the cover plate.
  • FIG. 6 shows a MEMS package in schematic cross section, in which the contacts are arranged on the underside of the chip and in which the outer edge of the cover plate protrudes beyond the chip.
  • FIGS. 7A to 7K show different process stages in the manufacture of a MEMS package according to a first exemplary embodiment.
  • FIGS. 8A to 8K show in schematic cross section different process stages of a second embodiment.
  • FIG. 9 shows a MEMS package in perspective plan view.
  • FIG. 10 shows a further MEMS package in a perspective top view.
  • FIG. 1 shows a MEMS package 1 in schematic cross section.
  • the MEMS device may be of any type and structure. Common to all embodiments, however, is the chip CH, preferably of a crystalline material, on the surface of the chip CH applied MEMS structures MS and also arranged on the surface of the chip electrical pads for contacting the MEMS structures MS.
  • the MEMS package comprises a cover plate AP, which together with the chip CH and an interposed frame structure RS together in sandwich construction results in a solid composite.
  • the frame structure follows the edges of the chip or cover plate and rests firmly on the chip and cover plate. It encloses the MEMS structures MS and thereby forms a cavity HR, which accommodates the MEMS structures MS.
  • the MEMS package 1 has electrical contacts KO on the outside of the cover plate AP, which are connected via a connection structure VS to the connection surfaces AF of the chip are.
  • the connection structure at the connection surface starting around the frame structure and the outer edge of the cover plate, is guided upwards onto the upper side of the cover plate.
  • the outer edges of the cover plate, frame structure and chip are shown in alignment.
  • the chip and / or the frame structure can protrude laterally below the cover plate in this embodiment of the connection structure.
  • Figure 2 shows an embodiment in which the contacts KO are arranged on the back of the chip CH.
  • the electrical connection structures run from the top of the chip carrying the MEMS structures MS and the pads AF around the outer edge of the chip toward the contacts KO.
  • the connection structures VS and contacts KO can be constructed on one and in particular multi-layered.
  • the contacts KO can be reinforced with respect to the connection structures VS and in particular have a bondable or solderable layer.
  • FIG. 3 shows a further embodiment of a MEMS package 1 in schematic cross section.
  • the contacts KO are again arranged on the outside of the cover plate AP.
  • the connection between contacts KO and pads AF on the top side of the chip CH takes place via plated-through holes which extend through the cover plate AP and the frame structure RS to the connection surface AF arranged below the frame structure (between frame structure and chip). Since the connecting structure designed in the form of a plated-through hole is guided through the frame structure RS, the cavity HR remains closed.
  • the vias through the cover plate may be prior to the application of the cover plate or after the production of Sandwiches are generated and filled with a conductive material.
  • This variant has the advantage that the frame structure can lie tightly at least along its entire outer edge, both on the upper side of the chip CH that is projecting there, and on the inside of the cover AP, without the sealing of the cavity HR by electrical conductor tracks extending below the frame structure Connection structures is interrupted.
  • the through-connection through the frame structure RS or that part of the connection structure VS which leads vertically through the frame structure RS can be dispensed with if the frame structure is anisotropically electrically conductive and has a current conductivity exclusively normal to the surface of the chip.
  • An anisotropic conductivity is realized, for example, by a frame structure which has an electrically insulating plastic matrix in which electrically conductive particles are embedded.
  • the particle sizes are adapted to the height of the frame structure.
  • an electrically conductive compound of superposed particles is created by compression of the frame structure normal to the surface.
  • FIG. 4 shows an embodiment of a MEMS package in which the contacts KO are arranged on the rear side of the chip CH.
  • the connection structures VS include one
  • connection structure extends "below" the frame structure RS outwards and is on the frame and the
  • connection structure VS from the chip top side to the cover plate inner side can be left as in the figure represented by a via within the frame structure RS done.
  • contact structures via the connection surfaces AF, with which a connection across the cavity is made possible.
  • Such contact structures may be in the form of bumps or structured metallizations, as shown for example in the right part of FIG.
  • the contact structures may be formed, for example, columnar or web-shaped.
  • FIG. 5 shows a further embodiment in which the frame structure RS is seated on the upper side of the chip CH such that at least parts of the connection surface AF on the chip topside remain outside the frame structure.
  • the connection structures VS connect the pad around the outer edge of the cover plate AP with the contacts KO on the outside of the cover plate.
  • This embodiment is characterized in that the electrically conductive connection between connection surfaces and connection structure is easier to produce, for example by a metallization method with which even vertical edges can be metallized and structured.
  • FIG. 6 shows a further embodiment in which the outer edge of the cover plate AP extends beyond the frame structure RS, and the
  • connection structures VS comprise a section which rests on the surface of the frame structure RS facing downwards in the FIGURE.
  • electrically conductive structures may optionally be applied to the inwardly facing surface of the cover plate AP and be guided between the frame structure and cover plate towards the protruding edge of the cover plate AP. In this way, it is possible to lead connection structures both to the pads AF of the chip and to metallizations on the inside of the cover plate AP and connect them to separate or common contacts KO on the back of the chip CH.
  • FIG. 7 shows an exemplary method for producing a MEMS package based on cross sections during different process stages.
  • FIG. 7a shows the section of a MEMS wafer CW comprising a MEMS chip with MEMS structures applied thereto. The MEMS structures are electrically connected via pads AF on the surface of the chip.
  • the method can also be performed with a single MEMS chip. However, the method is advantageously carried out at the wafer level, wherein a multiplicity of identical or different MEMS components are produced parallel to one another in a component wafer CW.
  • a SAW device Surface
  • a frame structure RS is now generated on the surface of the component wafer CW, which encloses the MEMS structures MS of a respective MEMS component.
  • the frame structure is preferably a polymer which is electrically insulating or anisotropically electrically conductive.
  • the polymer may be printed, stamped or patterned using a jet printing process. It is also possible to design the frame structure from a planar polymer layer by phototechnical structuring or by direct structuring by means of laser produce.
  • FIG. 7b shows a detail of the component wafer CW in the region of a single component with the frame structure RS applied.
  • a cover wafer AW corresponding to the size of the component wafer is provided.
  • the latter may already have a pattern of depressions VT on its surface facing the component wafer CW, which is arranged in the region of the later separating lines between the individual MEMS components and thus structures the individual cover plates associated with the sections.
  • the cover wafer AW has a thickness which is greater than the thickness of the later cover plate. It consists of at least one layer of a sufficiently rigid material and comprises at least one electrically insulating layer.
  • Such a covering wafer AW according to FIG. 7c is now connected to a chip wafer CW according to FIG. 7d in such a way that the underside of the covering wafer on the
  • Frame structure RS rests all around and thereby forms a closed cavity HR.
  • a UV curing or curing adhesive is used for this purpose.
  • UV-curing adhesive This has the advantage that it has a sufficiently long processing time without exposure to radiation and only begins to harden after activation by means of UV radiation.
  • One Another advantage of using a UV-curing adhesive is that it can be used at room temperature. Different coefficients of thermal expansion do not lead to stresses after cooling and consequently to warping of the wafer composite.
  • the bond can also be made with a thermosetting adhesive.
  • the adhesive layer may be applied to the frame or cover wafer, such as by stamping, screen printing or spraying.
  • the polymeric material of the frame structure can also be thermally bonded directly to the cover wafer. For this purpose, it is advantageous to polymerize or cure the polymer only partially before bonding.
  • FIG. 7 e shows the arrangement after placement of the cover wafer AW on the frame structure RS.
  • the pads AF on top of the device wafer CW are exposed through the cap wafer.
  • the cover wafer can be removed in a simple manner from above up to a parting line TL (see FIG. 7e) and, in particular, ground down.
  • the pattern of the recesses is opened from the rear side of the cover wafer, wherein in each recess at least part of a connection surface AF becomes accessible from above.
  • the recesses in the cover wafer have a grid corresponding to the frame structure RS, so that after the abrading of the covering wafer AW into individual cover plates AP is singled.
  • FIG. 7f shows the arrangement after singulation.
  • FIG. 7f can partially represent the component region of a MEMS component in which openings in the cover wafer AW are opened either over the individual connection surfaces or in which the cover wafer (as shown) is already singulated into individual cover plates AP allocated to each MEMS component.
  • a base metallization GM is applied over the entire area to the exposed areas of the chip wafer CW and to the back of the cover plate AP and to the exposed areas of the frame structure RS. This can be done with a thin-film process, for example by means of sputtering. Well suited, for example, is a sputtered titanium / copper base metallization GM.
  • FIG. 7g shows the arrangement at this process stage.
  • the base metallization in the areas not covered by galvanic resist GR is reinforced by metal deposition. This can be done without power or galvanic.
  • Well suited are copper and nickel layers, which provide good conductivity and are easily separable.
  • the top layer can be a gold layer.
  • FIG. 7h shows the arrangement at this stage of the method with the metallization ME whose thickness corresponds at least to the desired thickness of the subsequent connection structures VS.
  • FIG. 7j shows the arrangement at this process stage.
  • the solder wettable surface In the next step, it is possible to structure the solder wettable surface.
  • the well-wettable surface layer (for example gold layer) of the metallization ME can be patterned with the aid of a photoresist, so that it remains only at the locations where bumps or solder balls are to be applied in the next step.
  • FIG. 7k shows the arrangement after the generation of the bumps BU.
  • the bumps BU applied over the contacts KO are arranged on the metallization ME structured with the connection structure VS with the connection surfaces AF on the top side of the chip or the component wafer electrically connected.
  • the MEMS structures MS are electrically connected and can be connected via the bumps with a circuit environment.
  • the component wafer is separated into the individual MEMS components, it being possible to use sawing, etching, grinding or sandblasting as the separation process. It is also possible to induce a break along the dividing lines between the individual MEMS components via laser radiation if the component wafer is sufficiently reduced in thickness by means of a mechanical method already at this point.
  • FIG. 8 shows various method stages according to a second exemplary embodiment with reference to schematic cross sections through a MEMS component.
  • the MEMS chip is covered with a cover plate AP, which also has component structures on its surface facing the chip.
  • These device structures may be similar in nature to the MEMS structures of the MEMS chip.
  • passive component structures on the inside of the cover plate, in particular coils, capacitors or delay lines, which can be produced in the form of a suitably structured metallization.
  • FIG. 8a shows, for example, a schematic cross-section through a cover wafer AW, which has a plurality of component regions, in each of which the component structures BES provided for a MEMS component are arranged.
  • connection areas AF 'in the form of areal metallizations on the surface of the covering wafer AW are formed per component area (see FIG. 8a).
  • the component structures BES are covered with a protective film SF, which preferably consists of an organic material which is easy to structure.
  • a protective film SF which preferably consists of an organic material which is easy to structure.
  • other removable and in particular inorganic protective films SF are also suitable.
  • the cover wafer is cut or sawn along the boundaries between the component regions from the underside carrying the component structures, advantageously up to half the thickness of the cover wafer AW.
  • FIG. 8b shows the arrangement on this process stage.
  • connection lines VL ' are formed which extend from the connection surfaces AF' on the underside of the cover wafer AW into the recesses AN.
  • the recesses follow e.g. the dividing lines between the component areas.
  • FIG. 8c shows the arrangement after the structuring of the connection conductors VL '.
  • FIG. 8 d shows a schematic cross-section in a component region of a component wafer that can be prepared in accordance with the first exemplary embodiment (see FIG. 7 b there).
  • the protective film SF is removed and the covering wafer is placed on the component wafer such that the planar underside of the covering wafer per component region is seated all around on the frame structure RS and encloses a cavity between component and covering wafer. Subsequently, a firm connection to
  • FIG. 8 e shows the arrangement at this stage of the method, in which both component structures BES and MEMS structures MS are enclosed in the cavity.
  • the cover wafer AW per component area is separated into the individual cover plates. This can again be done as in the first embodiment, a grinding of the Abdeckwafers, wherein the along the dividing lines between the cover plates prefabricated recesses or recesses AN are exposed from above.
  • FIG. 8f shows a component with an attached individual cover plate AP.
  • a base metallization is firstly applied over the whole area to the back side of the cover plate and the exposed surface of the frame structure and component wafer CW.
  • the structuring can again take place with a galvanic resist GR covering non-reinforcing areas of the base metallization GM.
  • the galvanic resist GR and the base metallization still present in this area are removed, the latter by etching.
  • FIG. 8j shows the arrangement at this process stage. Shown are two structured contacts KO, KO 'which are electrically conductively connected to the connection surface AF on the component wafer CW or to the connection surface AF' on the underside of the cover plate AP.
  • bumps BU to which again as in the first embodiment, the top layer of Metallization ME, which is, for example, a solder-wetting gold layer, is removed to the places where the bumps BU are to be applied. It is also possible to apply a resist which can not be wetted with solder and to structure such that openings are formed in which the solder-wettable surface of the metallization ME is exposed.
  • the bumps themselves can be printed or electroplated.
  • the bumps can also be applied as prefabricated balls and connected by melting with the contacts.
  • FIG. 8k shows a finished component in schematic cross section.
  • FIG. 9 shows an exemplary component in a perspective plan view of the cover plate AP.
  • six contacts KO are provided for the MEMS package, which are either all electrically conductively connected to the MEMS structures or partly also to component structures BES on the underside of the cover plate.
  • the number of contacts KO provided with bumps BU depends on the type of the component. In the simplest case two suffice
  • Contacts KO to contact a MEMS package encapsulated in a MEMS package. Particularly in the case of components operating with acoustic waves, it is advantageous to provide a plurality of contacts for ground connections.
  • the MEMS package shown in FIG. 9 here corresponds to the exemplary embodiment shown in cross section in FIG.
  • FIG. 10 shows an embodiment which can be obtained by exchanging cover plate AP and chip CH in the arrangement.
  • the contacts KO are arranged on the chip back side and the edges of the cover plate project beyond the chip edges, the outer edges of the frame structure are aligned at least at two edges with the corresponding edges of the chip CH and the cover plate.
  • connection structures VS are led from the surface of the chip CH to the top side of the cover plate AP via a further step formed by the frame structure RS.
  • connection structures VS are guided from the surface of the cover plate over the edge of the frame structure onto the surface of the chip CH to the contacts KO arranged there.
  • the invention is not limited to the embodiments shown in the figures. In particular, any variations result for the geometric design or the base area of the chip and cover plate.
  • the rectangular variant is only in terms of better utilization of the wafer surface advantage.
  • the edges of the chip and / or cover plate also need not be rectilinear and not at right angles to each other, nor the outer edges of the frame structure, which may have a multiple bent or angled course in one embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

Es wird ein MEMS Package vorgeschlagen, bei dem ein Chip, der auf seiner Oberseite MEMS Strukturen aufweist, mit einer starren Abdeckplatte und einer ein Polymer umfassenden Rahmenstruktur so zu einer Sandwichstruktur verbunden ist, dass ein die MEMS Strukturen aufnehmender geschlossener Hohlraum ausgebildet ist. Auf der Rückseite des Chips oder auf der vom Chip weg weisenden Außenseite der Abdeckplatte sind löt- oder bondbaren elektrische Kontakt angeordnet, die über eine elektrischen Verbindungsstruktur mit zumindest einer Anschlussfläche elektrisch leitend verbunden sind.

Description

Beschreibung
MEMS Package und Verfahren zur Herstellung
MEMS Bauelemente (Micro Electro Mechanical System) benötigen in der Regel ein Hohlraumgehäuse, so dass ihre mechanisch beweglichen Bauelementstrukturen nicht in ihrer Aktivität behindert werden. Für SAW (Surface Acoustic Wave) , FBAR (Thin Film BuIk Acoustic Resonator) und andere MEMS Bauelemente kann dabei eine Flip Chip Anordnung verwendet werden, bei der der Chip über Bumps mit einem Substrat verbunden wird. Zwischen Substrat und Chip bildet sich ein Hohlraum aus und schützt so die Bauelementstrukturen.
Zur weiteren Miniaturisierung werden Hohlraumgehäuse ohne Substrat benötigt, die eine weitere Miniaturisierung der Gehäuseabmessungen und insbesondere der Bauteilhöhe ermöglichen .
Aufgabe der vorliegenden Erfindung ist es daher, ein MEMS Package anzugeben, welches eine weitere Miniaturisierung zulässt und welches einfach herstellbar ist.
Diese Aufgabe wird durch ein MEMS Package mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus weiteren Ansprüchen.
Es wird vorgeschlagen, das erforderliche Hohlraumgehäuse nicht wie bisher hauptsächlich durch einen Flip Chip Prozess auszubilden, bei dem sich der Hohlraum zwischen Chip und einem mechanisch stabilen Substrat ausbildet. Vielmehr wird ein MEMS Package vorgeschlagen, bei dem auf dem Chip, der auf seiner Oberseite MEMS Strukturen trägt, eine angepasste Abdeckung erzeugt wird, die zwischen Chip und Abdeckung einen Hohlraum schafft.
Die Abdeckung besteht im Wesentlichen aus einer relativ starren Abdeckplatte mit einem Elastizitätsmodul von zumindest 20 GPa und einer ein Polymer umfassenden Rahmenstruktur, die so zwischen Chipoberseite und Abdeckplatte angeordnet wird, dass ein die MEMS Strukturen aufnehmender geschlossener Hohlraum ausgebildet wird.
Die elektrischen Anschlüsse für das MEMS Bauelement werden auf einer Außenseite des MEMS Package vorgesehen. So können entweder auf der Rückseite des Chips oder auf der vom Chip wegweisenden Außenseite der Abdeckplatte löt- oder bondbare elektrische Kontakte angeordnet werden, die über eine oder mehrere elektrische Verbindungsstrukturen mit der zumindest einen Anschlussfläche des MEMS Bauelements elektrisch leitend verbunden werden.
Die Abdeckplatte mit dem relativ hohen Elastizitätsmodul gewährleistet auch bei einer relativ geringen Dicke von beispielsweise weniger als 100 μm eine ausreichende Tragfähigkeit auch gegenüber einem Moldprozess, bei dem das Package auf der Modulstufe, also nach der Befestigung auf einer Leiterplatte oder einem Zwischenträger mit einer
Kunststoffmasse verkapselt wird. Das vorgeschlagene Package ist auch bei der genannten Schichtdicke von weniger als 100 μm der Abdeckplatte gegenüber hohen Drucken bis beispielsweise bis 150 bar bei gleichzeitig hohen Temperaturen bis 200 Grad Celsius stabil. Die Bauelementfunktionen und insbesondere die ungestörte Beweglichkeit der mikromechanischen Komponenten wird dabei nicht gestört. Gut geeignete und vorteilhafte Schichtdicken der Abdeckplatte liegen zwischen lOμm und 150 μm.
Das vorgeschlagene Package kann in Waferverbund erzeugt und als echtes Wafer Level Package hergestellt werden.
Das Material der Rahmenstruktur umfasst ein Polymer und weist ein gegenüber der Abdeckplatte geringeres Elastizitätsmodul von maximal 5 GPa auf, das ausreichend gering ist, um gege- benenfalls zwischen Chip und Abdeckplatte auftretende Spannungen innerhalb der Rahmenstruktur zu kompensieren. Die verbleibende Elastizität der Rahmenstruktur gewährleistet auch eine gewisse Druckunempfindlichkeit vertikal zur Chipoberfläche, da die Rahmenstruktur leichte Verformungen noch aufnehmen kann.
Die Abdeckplatte ist aus einem starren Material oder umfasst ein starres Material, welches ausgewählt ist aus Glas, Keramik, kristallinen oder polykristallinen Verbindungen oder Halbleitern. Kriterien für die Auswahl eines geeigneten
Materials für die Abdeckplatte können sein: Das thermische Verhalten, der Preis, die Verfügbarkeit, die Strukturier- und Verarbeitbarkeit sowie mechanische Stabilität und Kompatibilität zum Chipmaterial.
Um Kurzschlüsse zu vermeiden, umfasst die Abdeckplatte zumindest eine Schicht eines elektrisch isolierenden oder halbleitenden Materials oder ist ausschließlich aus einem solchen gefertigt.
Um das Aufbauen thermischer Verspannungen bei Temperaturwechseln zu vermeiden, sind Abdeckplatte und Chip vorzugsweise aus dem gleichen Material gefertigt. Ein mit akusti- schen Wellen arbeitendes MEMS Bauelement auf einem Substrat aus Lithiumtantalat , Lithiumniobat oder Quarz bildet daher zusammen mit einer Abdeckpatte aus dem entsprechenden gleichen Material ein vorteilhaftes gegen thermische Verspannungen weitgehend unempfindliches MEMS Package. Ein MEMS Bauelement auf der Basis von Silizium, Germanium oder Keramik kann ebenfalls vorteilhaft mit einer aus dem gleichen Material gefertigten Abdeckplatte zu einem erfindungsgemäßen MEMS Package verkapselt werden.
Die Rahmenstruktur aus Polymer ist vorzugsweise auf die Verarbeitbarkeit, insbesondere auf einfache Aufbringung und Strukturierung optimiert. Vorteilhaft ist die Rahmenstruktur aus einem fotostrukturierbaren Material, vorzugsweise einem Fotoresist aufgebaut, der sich direkt durch Belichtung und
Entwicklung strukturieren lässt. Das Material für die Rahmenstruktur kann dabei in flüssiger oder pastöser Form aufgebracht und gegebenenfalls planarisiert werden. Möglich ist es jedoch auch, eine fotostrukturierbare Folie aufzubringen und insbesondere aufzulaminieren . Zur Strukturierung kann der ganzflächig aufgebrachte Fotoresist scannend und beispielsweise mit einem Laser belichtet werden. Möglich ist es jedoch auch, ein bildgebendes optisches Verfahren zu verwenden, insbesondere eine Belichtung über eine Maske.
Die Kontakte des Packages können an der Außenseite der Abdeckplatte angeordnet sein. Dabei können die Verbindungsstrukturen in Form von Metallisierungen um die Seitenkante der Abdeckplatte herumgeführt werden. Möglich ist es jedoch auch, die Verbindungsstrukturen durch die Abdeckplatte hindurchzuführen. In diesem Fall ist es vorteilhaft, vorab entsprechende Löcher in der Abdeckplatte vorzusehen oder Löcher nach dem Herstellen des Hohlraums zu bohren oder zu ätzen und diese anschließend mit einem leitfähigen Material zu befüllen.
Vorteilhaft werden die Löcher im Bereich der Rahmenstruktur vorgesehen, um keine zusätzliche Undichtigkeit des Hohlraums mit den MEMS Strukturen und damit eine zusätzliche Quelle für eindringende Feuchtigkeit zu verursachen, die eine Korrosion der MEMS Strukturen begünstigen könnte.
Die Kontakte können aber auch auf der Unterseite des Chips, also auf der den MEMS Strukturen gegenüberliegenden Außenseite des Chips angeordnet sein. Dann sind die elektrischen Verbindungsstrukturen vorzugsweise um die Seitenkanten des Chips herumgeführt. Verbindungsstrukturen durch den Chip hindurch sind zwar möglich aber meist nicht vorteilhaft.
Die Verbindungsstruktur zwischen den innerhalb des Hohlraums auf dem Chip angeordneten Anschlussflächen und den auf einer Außenseite des MEMS Package angeordneten elektrischen Kontak- ten kann eine Leiterbahn umfassen. Diese ist entweder auf der Chipoberseite oder auf der Innenseite der Abdeckplatte aufgebracht und verläuft dementsprechend zwischen der jeweiligen Oberfläche und der Rahmenstruktur aus dem Hohlraum hinaus.
Eine sichere Kontaktierung der Verbindungsstruktur mit einer Metallisierung auf der Oberfläche des Chips wird begünstigt, wenn die Kante der Abdeckplatte gegenüber der Kante des Chips zurückgezogen ist, so dass in einer Draufsicht auf die Abdeckplatte an zumindest einer Kante ein schmaler Streifen der Chipoberfläche sichtbar bleibt. Ein Teil der Verbindungsstruktur kann dann in einfacher Weise sowohl auf diesen Randbereich als auch auf die Abdeckung aufgebracht werden. Dabei ist es möglich, dass die elektrischen Kontakte auf der Abdeckplatte aus der Metallisierung der Verbindungsstruktur und zusammen mit dieser hergestellt werden.
Analog kann auch die Kante des Chips aber auch gegenüber der Kante der Abdeckplatte zurückgezogen sein. Bei einer Anordnung der Kontakte auf der Rückseite des Chips können dann die Verbindungsstrukturen sowohl auf die Chiprückseite als auch auf die im Bereich zumindest einer Kante freiliegende Unterbeziehungsweise Innenseite der Abdeckplatte aufgebracht werden.
In den beiden Fällen mit einer zurückgezogenen Kante sind für die Herstellung der Verbindungsstrukturen auf zwei unterschiedlichen Ebenen Aufbringverfahren bevorzugt, mit denen gleichzeitig auch die vertikalen Abschnitte der Verbindungsstruktur hergestellt werden können, um den Höhenunterschied von der Chipoberseite zur Außenseite Abdeckplatte beziehungsweise von der Unterseite der Abdeckplatte auf die Rückseite des Chips elektrisch leitend zu überbrücken.
Die Verbindungsstrukturen können in einem oder mehreren Schritten gefertigt sein. Insbesondere ist es möglich, vor dem Herstellen des Packages Abschnitte der Verbindungsstrukturen auf einer Oberfläche des Chips und/oder der Abdeck- platte aufzubringen und in einem späteren Schritt noch die Abschnitte der Verbindungsstruktur zu erzeugen, die die beiden planen Abschnitte verbinden.
Die vertikalen Abschnitte der Verbindungsstruktur können auch zum Teil im Inneren des Hohlraums angeordnet sein und insbesondere entlang der nach innen weisenden Kanten der Rahmenstruktur verlaufen. Dies ist beispielsweise durch eine geeignete Metallisierung der Rahmenstruktur und anschließende Strukturierung möglich.
Die mechanische Stabilität der Abdeckplatte ermöglicht es, auf der zum Hohlraum weisenden Innenoberfläche der
Abdeckplatte zu passiven Bauelementstrukturen strukturierte Metallisierungen zu erzeugen und elektrisch mit dem MEMS Bauelement beziehungsweise den Bauelementstrukturen auf dem Chip zu verschalten. Mit diesen passiven Bauelementstrukturen können Leiterbahnen, Widerstände, Kapazitäten und Induktivitäten realisiert sein.
Insbesondere bei einem Package, bei dem Chip und Abdeckplatte aus dem gleichen Material bestehen, können auch komplexere Bauelementstrukturen auf der zum Hohlraum weisenden Oberfläche der Abdeckplatte realisiert werden. Ist das MEMS Bauelement beispielsweise ein elektroakustisches Bauelement mit einem Piezosubstrat, kann eine Abdeckplatte aus einem Piezo- material verwendet und ebenfalls mit elektroakustischen Strukturen versehen werden, die dann ebenfalls innerhalb des Hohlraums angeordnet und so geschützt werden können.
Von Vorteil ist es, wenn die Rahmenstruktur des MEMS Packages zwischen der Abdeckplatte und dem Chip eine zusätzliche Stufe ausbildet, so dass die Außenkante der Rahmenstruktur also unter der Außenkante des Chips oder der Abdeckplatte übersteht. In einer solchen Variante kann ein Teil der Verbindungsstrukturen auch auf dieser überstehenden Rahmenstrukturkante aufgebracht sein.
In einer weiteren Variante weist zumindest eine der genannten Kanten einen mehrfach gekrümmten oder mehrfach geknickten Verlauf entlang der eigentlich vorgesehenen Kante oder um diese herum auf. Auf diese Weise wird eine höhere Verarbeitungssicherheit erzielt, da die relative laterale Anordnung der beiden Kanten zueinander nun mit einer größeren Toleranz möglich ist. Auch wenn die beiden Kanten sich dann ein- oder mehrmals schneiden, wird dennoch ermöglicht, dass zumindest ein Teil der überstehenden oder der zurückgezogenen Kante in der Draufsicht frei liegt und einer Beschichtung mit Abschnitten einer Verbindungsstruktur zugängliche ist.
In einer weiteren Variante ist es möglich, die Rahmenstruktur aus einem anisotrop und zwar nur vertikal zur Chipoberfläche elektrisch gut leitenden Material zu fertigen. Dies ermöglicht eine ausschließlich vertikale Stromleitung durch die Rahmenstruktur, so dass parallel mehrere Strompfade der Ver- bindungsstruktur durch die Rahmenstruktur geführt werden können, ohne dass diese gegeneinander isoliert werden müssten, da lateral eine nur geringe oder gar keine Leitfähigkeit besteht .
Mit einer solchen Rahmenstruktur gelingt es, Metallisierungen auf der Unterseite der Abdeckplatte mit solchen auf der Chipoberfläche elektrisch leitend zu verbinden. Der verbleibende vertikale Abschnitt der Verbindungsstruktur hin zu den elektrischen Kontakten auf einer äußeren Oberfläche kann dann entweder um die Kanten herum oder durch Chip oder Abdeckplatte hindurch erfolgen. Letzteres ist bei einem elektrisch leitfähigen Rahmen einfacher möglich, da die Löcher in der Abdeckplatte dann bezüglich der Tiefe mit größerer Toleranz erzeugt werden können. Die entsprechende Bohrung durch die Abdeckplatte kann dann in einer beliebigen Höhe innerhalb der Rahmenstruktur enden und dennoch in allen Fällen eine elektrisch leitende Verbindung herstellen. Eine elektrisch anisotrop leitende Rahmenstruktur kann ein vorzugsweise komprimierbares, elektrisch isolierendes Polymer umfassen, das mit elektrisch leitfähigen Partikeln gefüllt ist. Im Herstellverfahren kann dieses Material dann uniaxial so zusammengedrückt werden, dass zwischen leitfähigen
Partikeln entlang der Achse, in der Druck ausgeübt wurde, die elektrische Leitung über einen Druckkontakt hergestellt wird.
In weiterer Ausgestaltung können innerhalb des von der Rahmenstruktur umgebenen Bereichs, also innerhalb des Hohlraums Stützstrukturen angeordnet sein, die sich an Abdeckplatte und Chip abstützen. Diese Stützstrukturen können säulenförmig oder in Form von Stegen ausgebildet sein stützen sich am Chip in solchen Bereichen ab, die keine mechanisch beweglichen oder schwingenden Bauelementstrukturen tragen.
Sie sind vorzugsweise zusammen mit der Rahmenstruktur erzeugt und aus dem gleichen Material gefertigt. Damit gelingt es, auch großflächigere Packages mechanisch zu stabilisieren, ohne dass es zu einem Einbruch der Abdeckplatte in der Mitte der von der Rahmenstruktur umschlossenen Fläche und damit zu einem Kontakt oder einer Beschädigung der MEMS Bauelementstrukturen kommt.
Beim vorgeschlagenen MEMS Package ist es vorteilhaft, metal- lische Bauelementstrukturen auf der Oberseite des Chips, oder allgemein im Inneren des Hohlraums verlaufende metallische Bauelementstrukturen mit einer vorzugsweise dünnen Passivier- ungsschicht einer Schichtdicke von z.B. kleiner 5 μm und insbesondere kleiner 100 nm abzudecken. Die Passivierungs- schicht kann ein anorganisches Material umfassen, welches mit einem entsprechendem Schichtbildungsverfahren zusätzlich auf die Bauelementstrukturen aufgebracht wird. Möglich ist es jedoch auch, die Oberfläche metallischer Bauelementstrukturen chemisch reaktiv zu verändern und dabei in eine elektrisch isolierende Oberflächenschicht zu überführen. Dazu sind insbesondere Oxide und Nitride geeignet, die beispielsweise in einem Sauerstoff- oder stickstoffhaltigen, auf die metallischen Bauelementstrukturen einwirkenden Plasma erzeugt werden können. Möglich ist es jedoch auch, metallische Bauelementstrukturen anodisch oder durch Ionenbeschuss reaktiv an der Oberfläche zu verändern und so eine Passivierungsschicht zu erzeugen.
Mit einer Passivierungsschicht versehene Bauelementstrukturen weisen eine erhöhte Stabilität gegenüber einer Korrosion auf und führen zu einer längeren Lebensdauer des Bauelements.
Möglich ist es auch, die Korrosionsbeständigkeit des MEMS
Bauelements dadurch zu erhöhen, indem die Rahmenstruktur mit einer anorganischen Beschichtung versehen wird, die die Diffusion von Feuchtigkeit hemmt. Eine solche Beschichtung wird vorzugsweise zumindest auf die Außen- oder Innenseite der Rahmenstruktur aufgebracht. Beispielsweise kann die
Rahmenstruktur zunächst auf einer Oberfläche, insbesondere auf der Chipoberfläche erzeugt und dann anschließend mit einer solchen feuchtigkeitshemmenden Beschichtung versehen werden. Wird diese ganzflächig aufgebracht, so kann diese in einem anschließenden Strukturierungsprozess zumindest im Bereich der Bauelementstrukturen wieder entfernt werden. Möglich ist es jedoch auch, eine ganzflächige Passivierungsschicht sowohl auf die Bauelementstrukturen als auch auf die Rahmenstruktur aufzubringen und dort zu belassen, um die Feuchtigkeitsdichte des MEMS Packages weiter zu erhöhen.
Die Funktionalität des MEMS Packages kann weiter erhöht werden, wenn auf der Außenfläche, die die Kontakte aufweist, darüber hinaus noch ein möglichst großflächiges zur Wärmeableitung dienendes thermisches Päd aufgebracht wird. Dieses Päd kann allein der Wärmeableitung dienen und wird beim Montieren des MEMS Packages auf ein Substrat, eine Leiterplatte oder eine Schaltungsumgebung vorzugsweise ebenfalls mit einer Metallisierung verbunden. Dazu benötigt das thermische Päd keine elektrische Verbindung zu einer Bauelementstruktur. Möglich ist es jedoch, das thermische Päd mit einem Masseanschluss des Bauelements zu verbinden und über das thermische Päd den Masseanschluss des MEMS Package mit der äußeren Schaltungsumgebung vorzunehmen.
Die Wärmeableitung aus dem MEMS Package heraus wird weiter erleichtert, wenn thermische Vias vorgesehen werden, die vorzugsweise durch die Abdeckplatte geführt sind. Solche Vias können bündelweise parallel durch Chip oder Abdeckplatte führen und verbinden einen Wärmeerzeuger mit einer außerhalb des MEMS Package angeordneten Wärmesenke, z.B. mit einer Metallisierung großer Wärmekapazität, die z.B. auf einer Leiterplatte angeordnet sein kann. Die thermischen Vias können auch in dem zwischen Chip und Abdeckplatte eingeschlossenen Hohlraum enden und dort sich stauende Wärme ableiten. Sie können elektrisch leitend und mit einem Potenzial z.B. mit Massepotenzial verbunden sein oder ohne jegliche elektrische Verbindung zur MEMS Struktur sein.
Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein der Veranschaulichung der Erfindung sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Den Figuren lassen sich daher weder absolute noch relative Maßangaben entnehmen. Figur 1 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem elektrische Verbindungsstrukturen von der Oberfläche des Chips außerhalb des Hohlraums über die Kante der Abdeckung hin zu Kontakten auf der Rückseite der Abdeckung geführt sind.
Figur 2 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die Verbindungsstrukturen um die Kante des Chips herum auf die Chiprückseite zu den Kontakten geführt sind.
Figur 3 zeigt ein MEMS-Package, bei dem die Verbindungsstrukturen vom Chip durch die Rahmenstruktur und die Abdeckplatte hindurch zu den Kontakten auf der Rückseite der Abdeckplatte geführt sind.
Figur 4 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die elektrischen Verbindungsstrukturen vom Chip durch die Rahmenstruktur auf die Innenseite der Abdeckung und außerhalb des Hohlraums über die Chipkante hin zu Kontakten auf der Unterseite des Chips geführt sind.
Figur 5 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die Verbindungsstrukturen ähnlich wie in Figur 1 angeordnet sind, die Chipkante aber über die Abdeckplatte vorsteht.
Figur 6 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die Kontakte auf der Chipunterseite angeordnet sind und bei dem die Außenkante der Abdeckplatte über den Chip übersteht. Figuren 7A bis 7K zeigen verschiedene Verfahrensstufen bei der Herstellung eines MEMS-Package gemäß einem ersten Ausführungsbeispiel .
Figur 8A bis 8K zeigen im schematischen Querschnitt verschiedene Verfahrensstufen eines zweiten Ausführungsbeispiels .
Figur 9 zeigt ein MEMS-Package in perspektivischer Draufsicht.
Figur 10 zeigt ein weiteres MEMS-Package in perspektivischer Draufsicht .
Figur 1 zeigt ein MEMS-Package 1 im schematischen Querschnitt. Das MEMS-Bauelement kann beliebigen Typs und beliebiger Struktur sein. Gemeinsam ist allen Ausführungen jedoch der Chip CH, vorzugsweise aus einem kristallinen Material, auf der Oberfläche des Chips CH aufgebrachte MEMS- Strukturen MS und ebenfalls auf der Oberfläche des Chips angeordnete elektrische Anschlussflächen zur Kontaktierung der MEMS-Strukturen MS. Das MEMS-Package umfasst eine Abdeckplatte AP, die mit dem Chip CH und einer dazwischen angeordneten Rahmenstruktur RS zusammen in Sandwichbauweise einen festen Verbund ergibt. Die Rahmenstruktur folgt den Kanten des Chips oder der Abdeckplatte und liegt fest auf Chip und Abdeckplatte auf. Sie umschließt die MEMS-Strukturen MS und bildet dabei einen Hohlraum HR aus, der die MEMS- Strukturen MS aufnimmt.
Das MEMS-Package 1 weist auf der Außenseite der Abdeckplatte AP elektrische Kontakte KO auf, die über eine Verbindungsstruktur VS mit den Anschlussflächen AF des Chips verbunden sind. In der Ausführung gemäß Figur 1 ist die Verbindungsstruktur bei der Anschlussfläche beginnend um die Rahmenstruktur und die Außenkante der Abdeckplatte herum nach oben auf die Oberseite der Abdeckplatte geführt. In der Figur sind die Außenkanten von Abdeckplatte, Rahmenstruktur und Chip fluchtend dargestellt. Möglich ist es jedoch auch, dass in dieser Ausgestaltung der Verbindungsstruktur der Chip und/oder die Rahmenstruktur seitlich unter der Abdeckplatte hervorsteht .
Figur 2 zeigt eine Ausführung, bei der die Kontakte KO auf der Rückseite des Chips CH angeordnet sind. Die elektrischen Verbindungsstrukturen laufen von der die MEMS-Strukturen MS und die Anschlussflächen AF tragenden Chipoberseite um die Außenkante des Chips herum hin zu den Kontakten KO. Die Verbindungsstrukturen VS und Kontakte KO können ein- und insbesondere mehrschichtig aufgebaut sein. Die Kontakte KO können gegenüber den Verbindungsstrukturen VS verstärkt sein und insbesondere eine bond- oder lötbare Schicht aufweisen.
Figur 3 zeigt eine weitere Ausführung eines MEMS-Package 1 im schematischen Querschnitt. Hierbei sind die Kontakte KO wieder auf der Außenseite der Abdeckplatte AP angeordnet. Die Verbindung zwischen Kontakten KO und Anschlussflächen AF auf der Oberseite des Chips CH erfolgt über Durchkontaktierungen, die durch die Abdeckplatte AP und die Rahmenstruktur RS hindurch hin zu der unter der Rahmenstruktur (zwischen Rahmenstruktur und Chip) angeordneten Anschlussfläche AF verlaufen. Da die in Form einer Durchkontaktierung ausge- führte Verbindungsstruktur durch die Rahmenstruktur RS geführt ist, bleibt der Hohlraum HR verschlossen. Die Durchkontaktierungen durch die Abdeckplatte können vor dem Aufbringen der Abdeckplatte oder nach der Herstellung des Sandwichs erzeugt und mit einem leitfähigen Material befüllt werden. Diese Variante hat den Vorteil, dass die Rahmenstruktur zumindest entlang ihrer kompletten Außenkante dicht sowohl auf der Oberseite des dort planen Chips CH als auch auf der Innenseite der Abdeckung AP anliegen kann, ohne dass die Abdichtung des Hohlraums HR durch unter der Rahmenstruktur verlaufende elektrische Leiterbahnen oder Verbindungsstrukturen unterbrochen ist. Die Durchkontaktierung durch die Rahmenstruktur RS beziehungsweise derjenige Teil der Verbin- dungsstruktur VS, der vertikal durch die Rahmenstruktur RS führt, kann entfallen, wenn die Rahmenstruktur anisotrop elektrisch leitend eingestellt ist und eine Stromleitfähigkeit ausschließlich normal zur Oberfläche des Chips aufweist. Eine anisotrope Leitfähigkeit wird beispielsweise durch eine Rahmenstruktur realisiert, die eine elektrisch isolierende Kunststoffmatrix aufweist, in die elektrisch leitende Partikel eingebettet sind. Vorteilhaft sind die Partikelgrößen der Höhe der Rahmenstruktur angepasst. Alternativ wird eine elektrisch leitende Verbindung übereinander angeordneter Partikel durch Kompression der Rahmenstruktur normal zur Oberfläche erzeugt.
Figur 4 zeigt eine Ausführungsform eines MEMS-Packages, bei der die Kontakte KO auf der Rückseite des Chips CH angeordnet sind. Die Verbindungsstrukturen VS umfassen jedoch einen
Abschnitt, der von der Oberseite des Chips und dort von den Anschlussflächen AF beginnend zunächst auf die Innenseite der Abdeckplatte AP führt. Auf der Innenseite der Abdeckplatte AP verläuft die Verbindungsstruktur „unter" der Rahmenstruktur RS hindurch nach außen und wird über den Rahmen und die
Außenkante des Chips CH hin zu den Kontakten KO geführt. Der Abschnitt der Verbindungsstruktur VS von der Chipoberseite bis zur Abdeckplatteninnenseite kann wie in der Figur links dargestellt über eine Durchkontaktierung innerhalb der Rahmenstruktur RS erfolgen. Möglich ist es jedoch auch, über den Anschlussflächen AF Kontaktstrukturen zu erzeugen, mit denen eine Verbindung quer durch den Hohlraum ermöglicht wird. Solche Kontaktstrukturen können in Form von Bumps oder strukturierten Metallisierungen ausgebildet sein, wie es beispielsweise im rechten Teil der Figur 4 dargestellt ist. Die Kontaktstrukturen können zum Beispiel säulen- oder stegförmig ausgebildet sein.
Figur 5 zeigt eine weitere Ausführung, bei der die Rahmenstruktur RS so auf der Oberseite des Chips CH aufsitzt, dass zumindest Teile der Anschlussfläche AF auf der Chipoberseite außerhalb der Rahmenstruktur verbleiben. Die Verbindungs- Strukturen VS verbinden die Anschlussfläche um die Außenkante der Abdeckplatte AP herum mit den Kontakten KO auf der Außenseite der Abdeckplatte. Diese Ausführungsform zeichnet sich dadurch aus, dass die elektrisch leitende Verbindung zwischen Anschlussflächen und Verbindungsstruktur einfacher herzustel- len ist, beispielsweise durch ein Metallisierungsverfahren, mit dem auch vertikale Kanten metallisiert und strukturiert werden können.
Figur 6 zeigt eine weitere Ausführung, bei der die Außenkante der Abdeckplatte AP über die Rahmenstruktur RS, und die
Rahmenstruktur über die Chipkante hervorsteht, so dass sich eine gestufte Anordnung ergibt. Die Kontakte KO sind auf der Rückseite des Chips CH angeordnet. Die Verbindungsstrukturen VS umfassen hierbei einen Abschnitt, der auf der in der Figur nach unten weisenden Oberfläche der Rahmenstruktur RS aufliegt. Darüber hinaus können wahlweise wie in der Figur 6 dargestellt elektrisch leitende Strukturen auf der nach innen weisenden Oberfläche der Abdeckplatte AP aufgebracht sein und zwischen Rahmenstruktur und Abdeckplatte hin zur überstehenden Kante der Abdeckplatte AP geführt sein. Auf diese Weise ist es möglich, Verbindungsstrukturen sowohl hin zu den Anschlussflächen AF des Chips als auch zu Metallisierungen auf der Innenseite der Abdeckplatte AP zu führen und diese mit getrennten oder gemeinsamen Kontakten KO auf der Rückseite des Chips CH zu verbinden.
Figur 7 zeigt ein beispielhaftes Verfahren zur Herstellung eines MEMS-Packages anhand von Querschnitten während unterschiedlicher Verfahrensstufen. Figur 7a zeigt den einen MEMS-Chip umfassenden Ausschnitt eines MEMS Wafers CW mit darauf aufgebrachten MEMS-Strukturen . Die MEMS-Strukturen sind elektrisch über Anschlussflächen AF auf der Oberfläche des Chips verbunden. Das Verfahren kann auch mit einem einzelnen MEMS-Chip durchgeführt werden. Vorteilhaft wird das Verfahren jedoch auf Waferebene durchgeführt, wobei in einem Bauelementwafer CW eine Vielzahl gleicher oder unterschiedlicher MEMS-Bauelemente parallel nebeneinander hergestellt wird. In der Figur 7a ist eine SAW-Bauelement (Surface
Acoustic Wave) angedeutet, dessen MEMS-Strukturen MS beispielsweise als Interdigitalwandler oder Reflektoren in Form entsprechend strukturierter Metallisierungen ausgeführt sind.
Pro MEMS-Bauelement wird nun eine Rahmenstruktur RS auf der Oberfläche des Bauelementwafers CW erzeugt, die die MEMS- Strukturen MS jeweils eines MEMS-Bauelements umschließt.
Die Rahmenstruktur ist vorzugsweise ein Polymer, welches elektrisch isolierend oder anisotrop elektrisch leitend ist. Das Polymer kann aufgedruckt, aufgestempelt oder mittels eines Jetdruckverfahrens strukturiert aufgebracht werden. Möglich ist es auch, die Rahmenstruktur aus einer ganz- flächigen Polymerschicht durch fototechnisches Strukturieren oder durch Direktstrukturierung mittels Laser herzustellen. Figur 7b zeigt ausschnittsweise den Bauelementwafer CW im Bereich eines einzelnen Bauelements mit aufgebrachter Rahmenstruktur RS.
Zur Abdeckung der MEMS-Strukturen MS mittels einer Abdeckplatte wird ein der Größe des Bauelementwafers entsprechender Abdeckwafer AW vorgesehen. Dieser kann auf seiner zum Bau- elementwafer CW weisenden Oberfläche bereits ein Muster von Vertiefungen VT aufweisen, welches im Bereich der späteren Trennlinien zwischen den einzelnen MEMS-Bauelementen angeordnet ist und so die einzelnen Abdeckplatten zugeordneten Abschnitte strukturiert. Der Abdeckwafer AW weist dabei eine Dicke auf, die größer ist als die Dicke der späteren Abdeckplatte. Er besteht aus zumindest einer Schicht eines ausreichend starren Materials und umfasst zumindest eine elektrisch isolierende Schicht. Ein solcher Abdeckwafer AW gemäß Figur 7c wird nun mit einem Chipwafer CW gemäß Figur 7d so verbunden, dass die Unterseite des Abdeckwafers auf der
Rahmenstruktur RS rundum aufsitzt und dabei einen geschlossenen Hohlraum HR ausbildet.
Das Verbinden von Abdeckwafer AW und Rahmenstruktur RS kann mit einem Klebstoff erfolgen, der entweder selektiv im
Bereich der späteren Verbindungs-Kontaktflache auf der Unterseite des Abdeckwafers AW, ganzflächig auf der Unterseite des Abdeckwafers oder selektiv auf der Oberseite der Rahmenstruktur RS aufgebracht ist. Vorzugsweise wird dazu ein unter UV- Strahlung aushärtender oder anhärtender Kleber verwendet.
Diese hat den Vorteil, dass er ohne Strahlenexposition eine ausreichend lange Verarbeitungszeit aufweist und erst nach Aktivierung mittels UV-Strahlung zu härten beginnt. Ein weiterer Vorteil bei der der Verwendung eines unter UV- Strahlung aushärtenden Klebers ist, dass bei Raumtemperatur gearbeitet werden kann. Unterschiedliche thermische Ausdehnungskoeffizienten führen dann nach dem Abkühlen nicht zu Spannungen und in der Folge zu Verwölbungen des Waferver- bunds .
Bestehen Chipwafer und Abdeckwafer aus dem gleichen Material oder unterscheiden sich um weniger als 3 ppm/K, kann die Ver- klebung auch mit einem thermisch härtenden Kleber erfolgen. Die Klebeschicht kann auf den Rahmen oder den Abdeckwafer aufgebracht werden, etwa durch Aufstempeln, Siebdruck oder Aufsprühen. Das Polymermaterial der Rahmenstruktur kann auch direkt thermisch mit dem Abdeckwafer verklebt werden. Dazu ist es vorteilhaft, das Polymer vor dem Verkleben nur teilweise zu polymerisieren bzw. zu härten.
Figur 7e zeigt die Anordnung nach dem Aufsetzen des Abdeck- wafers AW auf die Rahmenstruktur RS.
Im nächsten Schritt werden die Anschlussflächen AF auf der Oberseite des Bauelementwafers CW durch den Abdeckwafer hindurch freigelegt. Dazu kann in einfacher Weise der Abdeckwafer von oben bis zu einer Trennlinie TL (siehe Figur 7e) abgetragen und insbesondere abgeschliffen werden. Dabei wird das Muster der Vertiefungen von der Rückseite des Abdeck- wafers her geöffnet, wobei in jeder Vertiefung zumindest ein Teil einer Anschlussfläche AF von oben zugänglich wird. Möglich ist es auch, dass die Vertiefungen im Abdeckwafer ein der Rahmenstruktur RS entsprechendes Gitter aufweisen, sodass nach dem Abschleifen der Abdeckwafer AW in einzelne Abdeckplatten AP vereinzelt ist. Figur 7f zeigt die Anordnung nach dem Vereinzeln. Abweichend von dem Vereinzeln durch Abschleifen ist es auch möglich, einen planen Abdeckwafer AW zu verwenden und diesen nach dem Aufsetzen auf die Rahmenstruktur des Chipwafers von der Rückseite her zu vereinzeln. Dies kann durch Sägen, durch Nass- oder Trockenätzen oder durch Sandstrahlen erfolgen. In diesen Fällen ist es vorteilhaft, vor dem Verbinden von Chip- wafer und Abdeckwafer die Anschlussflächen AF mit Hilfe eines strukturierten Polymers abzudecken, um sie während des Ver- einzelungsprozesses zu schützen.
Figur 7f kann dementsprechend ausschnittsweise den Bauelementbereich eines MEMS-Bauelements darstellen, bei dem entweder über den einzelnen Anschlussflächen Öffnungen im Abdeckwafer AW geöffnet sind oder bei dem (wie dargestellt) der Abdeckwafer bereits in einzelne jedem MEMS-Bauelement zugewiesene Abdeckplatten AP vereinzelt ist.
Im nächsten Schritt wird ganzflächig auf die freiliegenden Bereiche des Chipwafers CW und auf die Rückseite der Abdeckplatte AP und die freiliegenden Bereiche der Rahmenstruktur RS eine Grundmetallisierung GM aufgebracht. Dies kann mit einem Dünnschichtverfahren beispielsweise mittels Sputtern erfolgen. Gut geeignet ist beispielsweise eine gesputterte Titan/Kupfer-Grundmetallisierung GM.
Im nächsten Schritt wird ein Galvanikresist GR aufgebracht und so strukturiert, dass die Bereiche der Grundmetallisierung abgedeckt werden, die nicht zur endgültigen Metallisier- ungsdicke verstärkt werden sollen. Figur 7g zeigt die Anordnung auf dieser Verfahrensstufe. Anschließend wird die Grundmetallisierung in den nicht von Galvanikresist GR abgedeckten Bereichen durch Metallabschei- dung verstärkt. Dies kann stromlos oder galvanisch erfolgen. Gut geeignet sind Kupfer- und Nickelschichten, die für eine gute Leitfähigkeit sorgen und einfach abscheidbar sind. Als oberste Schicht kann eine Goldschicht aufgebracht werden. Figur 7h zeigt die Anordnung auf dieser Verfahrensstufe mit der Metallisierung ME, deren Dicke zumindest der gewünschten Dicke der späteren Verbindungsstrukturen VS entspricht.
Im nächsten Schritt wird der Galvanikresist GR entfernt und die darunter freiliegende Grundmetallisierung durch Ätzen entfernt. Figur 7j zeigt die Anordnung auf dieser Verfahrensstufe. Durch die Strukturierung mit dem Galvanikresist sind hier beispielsweise zwei Kontaktflächen KO und KO' voneinander separiert.
Im nächsten Schritt ist es möglich, die von Lot benetzbare Oberfläche zu strukturieren. Dazu kann mit Hilfe eines Fotoresist die gut benetzbare Oberflächenschicht (z.B. Goldschicht) der Metallisierung ME strukturiert werden, so dass sie nur an den Stellen verbleibt, an denen im nächsten Schritt Bumps oder Lotkugeln aufzubringen sind. Alternativ ist es auch möglich, die Bumps mit Hilfe einer strukturierten Resistschicht zu erzeugen, die an den für die Bumps vorgesehenen Stellen Öffnungen aufweist, in denen die Metallisierung ME und insbesondere deren mit Lot benetzbare Oberflächenschicht freigelegt ist.
Figur 7k zeigt die Anordnung nach dem Erzeugen der Bumps BU. Die über den Kontakten KO aufgebrachten Bumps BU sind über die zur Verbindungsstruktur VS strukturierten Metallisierung ME mit den Anschlussflächen AF auf der Oberseite des Chips beziehungsweise des Bauelementwafers elektrisch leitend verbunden. Auf diese Weise sind auch die MEMS-Strukturen MS elektrisch angeschlossen und können über die Bumps mit einer Schaltungsumgebung verbunden werden. Im letzten Schritt wird der Bauelementwafer in die einzelnen MEMS-Bauelemente vereinzelt, wobei als Trennprozess Sägen, Ätzen, Schleifen oder Sandstrahlen eingesetzt werden kann. Möglich ist es auch, einen Bruch entlang der Trennlinien zwischen den einzelnen MEMS-Bauelementen über Laserstrahlung zu induzieren, wenn der Bauelementwafer mittels eines mechanischen Verfahrens bereits an dieser Stelle ausreichend in der Dicke reduziert ist.
Figur 8 zeigt anhand schematischer Querschnitte durch ein MEMS-Bauelement verschiedene Verfahrensstufen gemäß eines zweiten Ausführungsbeispiels. In diesem Beispiel wird der MEMS-Chip mit einer Abdeckplatte AP abgedeckt, die an ihrer zum Chip weisenden Oberfläche ebenfalls Bauelementstrukturen aufweist. Diese Bauelementstrukturen können artgleich mit den MEMS-Strukturen des MEMS-Chips sein. Möglich ist es jedoch auch, auf der Innenseite der Abdeckplatte passive Bauelementstrukturen auszubilden, insbesondere Spulen, Kondensatoren oder Verzögerungsleitungen, die in Form einer entsprechend strukturierten Metallisierung erzeugt werden können.
Figur 8a zeigt beispielsweise einen schematischen Querschnitt durch einen Abdeckwafer AW, der eine Vielzahl von Bauelementbereichen aufweist, in denen jeweils die für ein MEMS-Bauelement vorgesehenen Bauelementstrukturen BES angeordnet sind. Zur Kontaktierung der Bauelementstrukturen BES sind pro Bauelementbereich Anschlussflächen AF' in Form flächiger Metallisierungen auf der Oberfläche des Abdeckwafers AW ausgebildet (siehe Figur 8a) . Im nächsten Schritt werden die Bauelementstrukturen BES mit einem Schutzfilm SF abgedeckt, welcher vorzugsweise aus einem einfach zu strukturierenden organischen Material besteht. Es sind jedoch auch andere wieder ablösbare und insbesondere anorganische Schutzfilme SF geeignet.
Im nächsten Schritt wird der Abdeckwafer entlang der Grenzen zwischen den Bauelementbereichen von der die Bauelementstruk- turen tragenden Unterseite her eingeschnitten oder eingesägt, vorteilhaft bis zur halben Dicke des Abdeckwafers AW. Figur 8b zeigt die Anordnung auf dieser Verfahrensstufe.
Im nächsten Schritt wird ganzflächig eine Metallisierung auf die Unterseite des Abdeckwafers aufgebracht und mit Hilfe einer Lithographie strukturiert, so dass Verbindungsleitungen VL' entstehen, die sich von den Anschlussflächen AF' auf der Unterseite des Abdeckwafers AW bis in die Ausnehmungen AN erstrecken. Die Ausnehmungen folgen z.B. den Trennlinien zwischen den Bauelementbereichen. Figur 8c zeigt die Anordnung nach dem Strukturieren der Verbindungsleiter VL' . Figur 8d zeigt im schematischem Querschnitt in einem Bauelementbereich eines Bauelementwafers, der entsprechend dem ersten Ausführungsbeispiel (siehe dort Figur 7b) vorbereitet sein kann. Im nächsten Schritt wird der Schutzfilm SF entfernt und der Abdeckwafer auf den Bauelementwafer so aufgesetzt, dass die plane Unterseite des Abdeckwafers pro Bauelementbereich rundum auf der Rahmenstruktur RS aufsitzt und einen Hohlraum zwischen Bauelement und Abdeckwafer ein- schließt. Anschließend wird eine feste Verbindung zur
Rahmenstruktur hergestellt, wozu ein geeignetes Bondverfahren eingesetzt wird. Möglich ist es, den Abdeckwafer auf die Rahmenstruktur aufzukleben. Außerdem ist es möglich, die Rahmenstruktur aufzuschmelzen und eine Schmelzverbindung zum Abdeckwafer herzustellen. Figur 8e zeigt die Anordnung auf dieser Verfahrensstufe, bei der sowohl Bauelementstrukturen BES als auch MEMS-Strukturen MS im Hohlraum eingeschlossen sind.
Im nächsten Schritt wird der Abdeckwafer AW pro Bauelementbereich in die einzelnen Abdeckplatten vereinzelt. Dazu kann wieder wie im ersten Ausführungsbeispiel ein Abschleifen des Abdeckwafers erfolgen, wobei die entlang der Trennlinien zwischen den Abdeckplatten vorgefertigten Vertiefungen oder Ausnehmungen AN von oben freigelegt werden. Figur 8f zeigt ein Bauelement mit aufgesetzter vereinzelter Abdeckplatte AP.
Es folgt nun die Herstellung und Strukturierung einer
Metallisierung. Dazu wird wie im ersten Ausführungsbeispiel zunächst ganzflächig eine Grundmetallisierung ganzflächig auf die Rückseite von Abdeckplatte und die freiliegende Oberfläche von Rahmenstruktur und Bauelementwafer CW aufgebracht. Die Strukturierung kann wieder mit einem Galvanikresist GR erfolgen, der nicht zu verstärkende Bereiche der Grundmetallisierung GM abdeckt. Nach Aufdicken der Grundmetallisierung hin zur endgültigen Schichtdicke der Metallisierung ME wird der Galvanikresist GR und die in diesem Bereich noch vorhan- dene Grundmetallisierung entfernt, letztere durch Ätzen. Figur 8j zeigt die Anordnung auf dieser Verfahrensstufe. Dargestellt sind zwei strukturierte Kontakte KO, KO' die mit der Anschlussfläche AF auf dem Bauelementwafer CW beziehungsweise mit der Anschlussfläche AF' auf der Unterseite der Abdeckplatte AP elektrisch leitend verbunden sind.
Es folgt die selektive Aufbringung von Bumps BU, wozu wieder wie im ersten Ausführungsbeispiel die oberste Schicht der Metallisierung ME, die beispielsweise eine mit Lot benetzende Goldschicht ist, bis auf die Stellen entfernt wird, an denen die Bumps BU aufgebracht werden sollen. Möglich ist es auch, einen nicht mit Lot benetzbaren Resist aufzubringen und so zu strukturieren, dass Öffnungen entstehen, in denen die mit Lot benetzbare Oberfläche der Metallisierung ME freigelegt ist. Die Bumps selbst können aufgedruckt oder galvanisch aufgebracht werden. Die Bumps können auch als vorgefertigte Kugeln aufgebracht und durch Aufschmelzen mit den Kontakten verbunden werden.
Im letzten Schritt werden die MEMS-Bauelemente vereinzelt, indem entsprechende Schnitte durch den Chipwafer entlang der Trennlinien zwischen den einzelnen Bauelementbereichen geführt werden. Figur 8k zeigt ein fertiges Bauelement im schematischen Querschnitt.
Figur 9 zeigt ein beispielhaftes Bauelement in perspektivischer Draufsicht auf die Abdeckplatte AP. In der dargestell- ten Ausführung sind sechs Kontakte KO für das MEMS-Package vorgesehen, die entweder alle mit den MEMS-Strukturen oder zum Teil auch mit Bauelementstrukturen BES auf der Unterseite der Abdeckplatte elektrisch leitend verbunden sind. Die Anzahl der mit Bumps BU versehenen Kontakte KO ist abhängig vom Typ des Bauelements. Im einfachsten Fall genügen zwei
Kontakte KO, um ein in einem MEMS-Package verkapseltes MEMS- Bauelement zu kontaktieren. Insbesondere bei mit akustischen Wellen arbeitenden Bauelementen ist es vorteilhaft, eine Mehrzahl von Kontakten für Masseanschlüsse zur Verfügung zu stellen.
Das in Figur 9 dargestellte MEMS-Package entspricht hier dem in Figur 5 im Querschnitt dargestellten Ausführungsbeispiel. Figur 10 gibt ein Ausführungsbeispiel wieder, das durch Vertauschen von Abdeckplatte AP und Chip CH in der Anordnung erhalten werden kann. Hier sind die Kontakte KO auf der Chiprückseite angeordnet und die Kanten der Abdeckplatte über- ragen die Chipkanten, die Außenkanten der Rahmenstruktur fluchten zumindest an zwei Kanten mit den entsprechenden Kanten des Chips CH und der Abdeckplatte.
Die Ausführungsbeispiele, bei denen die Außenkanten der Rahmenstruktur weder mit den Chipkanten noch mit den Kanten der Abdeckplatte fluchten, führen zu einem ähnlichen Bauelement wie in Figur 9 dargestellt. Dabei besteht der einzige Unterschied darin, dass die Verbindungsstrukturen VS von der Oberfläche des Chips CH über eine weitere, durch die Rahmen- struktur RS gebildete Stufe auf die Oberseite der Abdeckplatte AP geführt werden. Entsprechendes gilt für Ausführungen, bei denen die Verbindungsstrukturen VS von der Oberfläche der Abdeckplatte über die Kante der Rahmenstruktur auf die Oberfläche des Chips CH zu den dort angeordneten Kontakten KO geführt werden.
Die Erfindung ist nicht auf die in den Figuren dargestellten Ausführungen beschränkt. Insbesondere ergeben sich für die geometrische Ausgestaltung beziehungsweise die Grundfläche von Chip und Abdeckplatte beliebige Variationen. Die rechteckige Variante ist lediglich bezüglich der besseren Ausnutzung der Wafergrundflache von Vorteil. Die Kanten von Chip und/oder Abdeckplatte müssen auch nicht geradlinig und auch nicht im rechten Winkel zueinander verlaufen, ebenso wenig die Außenkanten der Rahmenstruktur, die in einem Ausführungsbeispiel einen mehrfach gebogenen oder gewinkelten Verlauf aufweisen kann. Bezugs zeichenliste
1 MEMS Package
AF elektrische Anschlussfläche auf Oberseite CH
AN Ausnehmung
AP Abdeckplatte
AW Abdeckwafer
BES Bauelementstrukturen
BU Bump
CH Chip
CW Chipwafer
GM Grundmetallisierung
GR Galvanikresist
HR Hohlraum
KO elektrische Kontakte
ME Metallisierung
MP Package für MEMS
MS MEMS Strukturen
RS Rahmenstruktur
TL Trennlinie
VS Verbindungsstruktur
VT Vertiefung

Claims

Patentansprüche
1. MEMS Package
- mit zumindest einem Chip, der auf seiner Oberseite MEMS Strukturen und zumindest eine elektrische Anschlussfläche aufweist,
- mit einer Abdeckplatte, die ein Elastizitätsmodul von zumindest 20 GPa aufweist
- mit einer ein Polymer umfassenden Rahmenstruktur, deren Material ein Elastizitätsmodul von maximal 5 GPa aufweist, und die zwischen Chip und Abdeckplatte so angeordnet ist, dass ein die MEMS Strukturen aufnehmender geschlossener Hohlraum ausgebildet ist,
- mit löt- oder bondbaren elektrischen Kontakten, die auf der Rückseite des Chips oder auf der vom Chip weg weisenden Außenseite der Abdeckplatte angeordnet sind,
- mit einer elektrischen Verbindungsstruktur, die die zumindest eine Anschlussfläche elektrisch leitend mit den Kontakten verbindet.
2. MEMS Package nach Anspruch 1 bei dem die Abdeckplatte zumindest eine Schicht eines starren, elektrisch isolierenden oder halbleitenden Materials umfasst, das ausgewählt ist aus Glas, Keramik, kristallinen oder polykristallinen Verbindungen oder Halbleitern .
3. MEMS Package nach einem der Ansprüche 1-2, bei dem die Abdeckplatte aus dem gleichen Material wie der Chip besteht.
4. MEMS Package nach einem der Ansprüche 1-3, bei dem die Rahmenstruktur aus einem photostrukturierbaren Material aufgebaut ist.
5. MEMS Package nach einem der Ansprüche 1-4, bei dem die Kontakte auf der Außenseite der Abdeckplatte angeordnet sind.
6. MEMS Package nach einem der Ansprüche 1-5, bei dem die Verbindungsstrukturen um die Seitenkanten der Abdeckplatte herumgeführt sind.
7. MEMS Package nach einem der Ansprüche 1-5, bei dem die Verbindungsstrukturen durch die Abdeckplatte hindurchgeführt sind.
8. MEMS Package nach einem der Ansprüche 1-7, bei dem die Kontakte auf der Unterseite des Chips angeordnet sind.
9. MEMS Package nach Anspruch 8, bei dem die Verbindungsstrukturen um die Seitenkanten des Chips herumgeführt sind.
10. MEMS Package nach einem der Ansprüche 1-9, bei dem die Verbindungsstrukturen einen Abschnitt umfassen, der durch die Rahmenstruktur hindurchgeführt ist .
11. MEMS Package nach einem der Ansprüche 8-10,
- bei dem an zumindest einer Seite des MEMS Package die Kante des Chips gegenüber der Kante der Abdeckplatte zurückgezogen ist,
- bei dem die Verbindungsstrukturen zumindest teilweise auf der zum Chip weisenden Oberfläche der Abdeckplatte und der Rückseite des Chips aufliegen.
12. MEMS Package nach einem der Ansprüche 5-7, - bei dem an zumindest einer Seite des MEMS Package die Kante der Abdeckplatte gegenüber der Kante des Chips zurückgezogen ist,
- bei dem die Verbindungsstrukturen zumindest teilweise auf der Oberseite des Chips und auf der Außenseite der Abdeckplatte aufliegen.
13. MEMS Package nach einem der Ansprüche 1-12, bei dem die Verbindungsstrukturen zumindest teilweise auf der zum Chip weisenden Oberfläche der Abdeckplatte aufliegen.
14. MEMS Package nach Anspruch 13, bei dem auf der zum Chip weisenden Oberfläche der Abdeckplatte innerhalb des Hohlraums weitere Bauelementstrukturen angeordnet sind.
15. MEMS Package nach einem der Ansprüche 1-14, bei dem Chip und Abdeckplatte aus Lithiumtantalat gefertigt sind.
16. MEMS Package nach einem der Ansprüche 1-15, bei dem die Rahmenstruktur einen entsprechenden mehrfach gekrümmten oder geknickten Verlauf aufweist.
17. MEMS Package nach einem der Ansprüche 7-16, bei dem die Verbindungsstrukturen durch die Abdeckplatte geführt sind, wobei die Abdeckplatte im Bereich der Rahmenstruktur mehrere Löcher aufweist, die mit einem elektrisch leitfähigen Material gefüllt sind.
18. MEMS Package nach einem der Ansprüche 1-17, bei dem das Material der Rahmenstruktur aus einem anisotrop und vertikal zur Chipoberfläche elektrisch gut leitenden Material besteht.
19. MEMS Package nach Anspruch 18, bei dem das elektrisch anisotrop leitende Material ein komprimierbares, mit elektrisch leitfähigen Partikeln gefülltes Material umfasst.
20. MEMS Package nach einem der Ansprüche 1-19, bei dem innerhalb des von der Rahmenstruktur umschlossenen Hohlraums Stützstrukturen angeordnet sind, die sich an Abdeckplatte und den Chip abstützen.
21. MEMS Package nach einem der Ansprüche 1-20, - bei dem auf der Oberseite des Chips elektrisch leitende metallische Bauelementstrukturen angeordnet sind, - bei dem die Bauelementstrukturen mit einer Passivierungsschicht abgedeckt sind.
22. MEMS Package nach Anspruch 21, bei dem die Dicke der Passivierung maximal lOOnm beträgt.
23. MEMS Package nach einem der Ansprüche 1-22, bei dem die Verbindungsstruktur einen auf der Oberseite des Chips verlaufenden Abschnitt umfasst, der mit den
Anschlussflächen im Hohlraum verbunden ist und zwischen Rahmenstruktur und Chip hindurch auf eine äußere Oberfläche des Package geleitet wird.
24. MEMS Package nach einem der Ansprüche 1-23, bei dem eine die Diffusion von Feuchtigkeit hemmende anorganische Beschichtung auf die nach innen und/oder außen weisende Seitenfläche der Rahmenstruktur aufgebracht ist.
25. MEMS Package nach einem der Ansprüche 1-24, bei dem auf der die Kontakte aufweisenden Außenfläche des Package noch ein großflächiges zur Wärmeableitung dienendes thermisches Päd aufgebracht ist.
26. MEMS Package nach Anspruch 25 bei dem das thermische Päd mit durch den Chip oder durch die Abdeckplatte hindurch geführten thermische Vias verbunden ist.
27. MEMS Package nach einem der Ansprüche 1-26, bei dem die Verbindungsstruktur einen Abschnitt aufweist, der im Hohlraum verlaufend die elektrischen Anschlussflächen mit einer Metallisierung auf der Innenseite der Abdeckplatte verbindet.
28. MEMS Package nach einem der Ansprüche 1-27, bei dem die MEMS Strukturen Bauelemente realisieren, die ausgewählt sind aus SAW Bauelementen, FBAR Bauelementen, mikromechanischen Beschleunigungssensoren, Gyrosensoren, Mikrofonen und Drucksensoren.
29. Verfahren zur Herstellung eines MEMS Packages nach einem der Ansprüche 1-28, bei dem ein in einzelne Chips vereinzelbarer Chipwafer, der pro Chip auf seiner Oberseite MEMS Strukturen und elektrische Anschlussflächen aufweist, auf seiner Oberseite mit einer Rahmenstruktur versehen wird, die je Chip die MEMS Strukturen ringförmig soweit umschließt, dass ein Teil der Anschlussflächen außerhalb des von der Rahmenstruktur umschlossenen Bereichs verbleibt, bei dem ein Abdeckwafer auf den Chipwafer so aufgesetzt wird, dass er auf den Rahmenstrukturen aufliegt und mit diesen mechanisch verbunden wird, bei dem der Abdeckwafer im Wesentlichen parallel und zwischen den, einzelnen Chips zugeordneten Rahmenstrukturen von oben her entlang von Sägelinien aufgetrennt wird, so dass jeder vereinzelbare Chip mit einer eigenen vereinzelten Abdeckung abgedeckt bleibt, bei dem elektrische Verbindungsstrukturen erzeugt werden, die je Chip die Anschlussflächen mit Kontakten auf der Oberseite der jeweiligen Abdeckung verbinden.
30. Verfahren nach Anspruch 29, bei dem der Abdeckwafer vor dem Aufsetzen auf den Chipwafer auf der zum Chipwafer weisenden Oberfläche entlang der Sägelinien eingeschnitten wird, so dass ein Muster von Vertiefungen entsteht, bei dem der Abdeckwafer nach dem Verbinden mit dem Chipwafer zur Auftrennung von der Rückseite her abgeschliffen wird, bis die Vertiefungen freigelegt sind und dabei alles Material des Abdeckwafers im Bereich der Sägelinien entfernt ist.
PCT/EP2008/066823 2007-12-07 2008-12-04 Mems package und verfahren zur herstellung Ceased WO2009071637A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/745,613 US8674498B2 (en) 2007-12-07 2008-12-04 MEMS package and method for the production thereof
JP2010536462A JP5574970B2 (ja) 2007-12-07 2008-12-04 Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007058951.6A DE102007058951B4 (de) 2007-12-07 2007-12-07 MEMS Package
DE102007058951.6 2007-12-07

Publications (2)

Publication Number Publication Date
WO2009071637A2 true WO2009071637A2 (de) 2009-06-11
WO2009071637A3 WO2009071637A3 (de) 2009-11-05

Family

ID=40621187

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/066823 Ceased WO2009071637A2 (de) 2007-12-07 2008-12-04 Mems package und verfahren zur herstellung

Country Status (4)

Country Link
US (1) US8674498B2 (de)
JP (1) JP5574970B2 (de)
DE (1) DE102007058951B4 (de)
WO (1) WO2009071637A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011104767A (ja) * 2009-11-09 2011-06-02 Honeywell Internatl Inc ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント
JP2011110618A (ja) * 2009-11-24 2011-06-09 Alps Electric Co Ltd Ｍｅｍｓセンサ及びその製造方法
US8618620B2 (en) 2010-07-13 2013-12-31 Infineon Technologies Ag Pressure sensor package systems and methods

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542850B2 (en) * 2007-09-12 2013-09-24 Epcos Pte Ltd Miniature microphone assembly with hydrophobic surface coating
DE102007058951B4 (de) 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
FR2938974B1 (fr) * 2008-11-25 2011-01-21 Tronic S Microsystems Composant microelectromecanique et procede de fabrication
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US8482137B2 (en) * 2009-01-27 2013-07-09 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
JP2011091174A (ja) * 2009-10-21 2011-05-06 Tong Hsing Electronic Industries Ltd 薄型光電素子パッケージ
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
DE102011102266B4 (de) * 2011-05-23 2013-04-11 Epcos Ag Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
KR101336150B1 (ko) 2012-06-21 2013-12-03 (주)와이솔 표면탄성파 소자 및 그 제조방법
WO2014034326A1 (ja) 2012-08-29 2014-03-06 株式会社村田製作所 弾性波装置
JP2014120966A (ja) * 2012-12-18 2014-06-30 Nippon Dempa Kogyo Co Ltd 圧電部品
DE102012112058B4 (de) 2012-12-11 2020-02-27 Snaptrack, Inc. MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
DE102013102210B4 (de) * 2013-03-06 2016-04-07 Epcos Ag Zur Miniaturisierung geeignetes elektrisches Bauelement mit verringerter Verkopplung
JP6279857B2 (ja) * 2013-08-29 2018-02-14 京セラ株式会社 電子装置、多数個取り枠体および多数個取り電子装置
WO2015098793A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 電子部品モジュール
JP6538379B2 (ja) * 2014-09-19 2019-07-03 日本電波工業株式会社 圧電デバイスとその製造方法
CN106688180B (zh) * 2014-09-19 2019-07-30 日本电波工业株式会社 压电元件及其制造方法
JP6600353B2 (ja) * 2014-09-24 2019-10-30 コーニンクレッカ フィリップス エヌ ヴェ プリント回路基板およびプリント回路基板配置
DE102015102869B4 (de) * 2015-02-27 2017-05-11 Snaptrack, Inc. MEMS-Bauelement mit hoher Integrationsdichte und Verfahren zu seiner Herstellung
WO2016148683A1 (en) * 2015-03-16 2016-09-22 Halliburton Energy Services, Inc. Geometric shaping of radio-frequency tags used in wellbore cementing operations
CN107615660B (zh) * 2015-06-24 2020-12-22 株式会社村田制作所 弹性波滤波器装置
WO2017110308A1 (ja) * 2015-12-21 2017-06-29 株式会社村田製作所 弾性波装置
DE102015122628B4 (de) 2015-12-22 2018-09-20 Snaptrack, Inc. Wafer Level Package und Verfahren zur Herstellung
KR20180055369A (ko) * 2016-11-17 2018-05-25 (주)와이솔 표면탄성파 소자 패키지 및 그 제작 방법
DE102018108611B4 (de) * 2018-04-11 2019-12-12 RF360 Europe GmbH Gehäuse für elektrische Vorrichtung und Verfahren zum Herstellen des Gehäuses
US11121696B2 (en) * 2018-07-17 2021-09-14 Ii-Vi Delaware, Inc. Electrode defined resonator
DE102018132644B4 (de) 2018-12-18 2020-08-06 RF360 Europe GmbH Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
CN110544632B (zh) * 2019-08-01 2021-01-29 中国电子科技集团公司第二十九研究所 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN110631569A (zh) * 2019-10-12 2019-12-31 东南大学 一种mems单环环形振动陀螺结构
US11299393B2 (en) * 2019-12-17 2022-04-12 Invensense, Inc. On-chip signal path with electrical and physical connection
US12415720B2 (en) 2019-12-17 2025-09-16 Invensense, Inc. MEMS electrical and physical connection via solder couplings
TWI759245B (zh) * 2021-08-31 2022-03-21 國立陽明交通大學 晶體振盪器及其製作方法
US12261583B2 (en) 2022-02-04 2025-03-25 Rf360 Singapore Pte. Ltd. Stacked acoustic wave (AW) filter packages, including cross-talk reduction layers, and related fabrication methods

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US644616A (en) * 1898-08-06 1900-03-06 John H Ludwig Scale bridge-bar for pianofortes.
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
EP0759231B1 (de) 1994-05-02 1998-12-23 SIEMENS MATSUSHITA COMPONENTS GmbH & CO. KG Verkapselung für elektronische bauelemente
EP0794616B1 (de) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
EP1793421A3 (de) * 1996-10-08 2007-08-01 Hitachi Chemical Co., Ltd. Halbleiteranordnung, Substrat zur Montage von einem Halbleiterchip, Verfahren zur ihrer Herstellung, Klebstoff sowie doppelseitig Klebstofffolie
GB9818474D0 (en) * 1998-08-26 1998-10-21 Hughes John E Multi-layer interconnect package for optical devices & standard semiconductor chips
US6088463A (en) 1998-10-30 2000-07-11 Microtronic A/S Solid state silicon-based condenser microphone
JP2000307373A (ja) * 1999-02-18 2000-11-02 Murata Mfg Co Ltd 表面波装置及びその製造方法
DE19932308C2 (de) * 1999-07-10 2001-10-25 Bosch Gmbh Robert Sensor, insbesondere Thermosensor
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
US6522762B1 (en) 1999-09-07 2003-02-18 Microtronic A/S Silicon-based sensor system
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US20020076910A1 (en) 1999-12-15 2002-06-20 Pace Benedict G. High density electronic interconnection
DE10006446A1 (de) 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung
AU2001265426A1 (en) * 2000-06-06 2001-12-17 Iolon, Inc. Damped micromechanical device and method for making same
US6530515B1 (en) * 2000-09-26 2003-03-11 Amkor Technology, Inc. Micromachine stacked flip chip package fabrication method
US6495398B1 (en) * 2001-01-05 2002-12-17 Clarisay, Incorporated Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same
AUPR245301A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM06)
US6859542B2 (en) 2001-05-31 2005-02-22 Sonion Lyngby A/S Method of providing a hydrophobic layer and a condenser microphone having such a layer
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
SE0202681D0 (sv) 2002-09-10 2002-09-10 Frank Niklaus Hermetic sealing with combined adhesive bonding and sealing rings
DE10246101B4 (de) 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
US6929974B2 (en) 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
US7142682B2 (en) 2002-12-20 2006-11-28 Sonion Mems A/S Silicon-based transducer for use in hearing instruments and listening devices
JP4342174B2 (ja) 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
DE10316777B4 (de) 2003-04-11 2005-11-24 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
US6784535B1 (en) * 2003-07-31 2004-08-31 Texas Instruments Incorporated Composite lid for land grid array (LGA) flip-chip package assembly
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
US20050095835A1 (en) 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
EP1690437B1 (de) 2003-11-24 2011-01-12 Epcos Pte Ltd Mikrophon mit einem integralen mehrpegel-quantisierer und einbit-umsetzungsmitteln
DE602005010129D1 (de) 2004-01-12 2008-11-20 Sonion As Verstärkerschaltung für kapazitive Umformer
JP4312631B2 (ja) 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
EP1599067B1 (de) 2004-05-21 2013-05-01 Epcos Pte Ltd Detektion und Kontrolle des Membrankollaps in einem Kondensatormikrofon
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7449779B2 (en) * 2005-03-22 2008-11-11 Tessera, Inc. Wire bonded wafer level cavity package
JP4670427B2 (ja) * 2005-03-28 2011-04-13 パナソニック電工株式会社 半導体センサおよびその製造方法
JP4799059B2 (ja) * 2005-06-27 2011-10-19 株式会社東芝 半導体装置
JP2007017199A (ja) * 2005-07-05 2007-01-25 Sharp Corp チップスケールパッケージおよびその製造方法
EP1742506B1 (de) 2005-07-06 2013-05-22 Epcos Pte Ltd Mikrofonanordnung mit P-typ Vorverstärkerseingangsstufe
JP4827593B2 (ja) * 2005-07-19 2011-11-30 パナソニック株式会社 半導体装置およびその製造方法
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
EP1814356B1 (de) 2006-01-26 2010-03-24 Sonion MEMS A/S Elastomerschild für Miniaturmikrofone
JP4455509B2 (ja) * 2006-01-31 2010-04-21 シャープ株式会社 半導体装置
US7807506B2 (en) * 2006-02-03 2010-10-05 Infineon Technologies Ag Microelectromechanical semiconductor component with cavity structure and method for producing the same
US7972683B2 (en) * 2006-03-28 2011-07-05 Innovative Micro Technology Wafer bonding material with embedded conductive particles
JP3938199B1 (ja) * 2006-03-28 2007-06-27 松下電工株式会社 ウェハレベルパッケージ構造体およびセンサ装置
US8170249B2 (en) 2006-06-19 2012-05-01 Sonion Nederland B.V. Hearing aid having two receivers each amplifying a different frequency range
ATE550886T1 (de) 2006-09-26 2012-04-15 Epcos Pte Ltd Kalibriertes mikroelektromechanisches mikrofon
US7510401B2 (en) * 2006-10-12 2009-03-31 Tessera, Inc. Microelectronic component with foam-metal posts
US8295528B2 (en) 2006-11-23 2012-10-23 Epcos Ag Board mounting of microphone transducer
WO2008066087A1 (en) * 2006-11-28 2008-06-05 Kyocera Corporation Fine structure device, method for manufacturing the fine structure device and substrate for sealing
CN101287304B (zh) 2006-12-18 2013-02-06 桑尼奥公司 具有厚氧化物输入级晶体管的深亚微米mos前置放大器
DE102007028292B4 (de) 2007-06-20 2019-06-19 Snaptrack, Inc. Bauelement mit spannungsreduzierter Befestigung
WO2009050209A2 (en) 2007-10-15 2009-04-23 Epcos Ag Manufacturing a mems element having cantilever and cavity on a substrate
DE102007058951B4 (de) 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
KR101532281B1 (ko) 2008-01-14 2015-06-29 퀄컴 테크놀로지스, 인크. 휴대용 무선 장치들의 개선점 또는 그에 관련된 개선점
JP5205066B2 (ja) * 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2094028B8 (de) 2008-02-22 2017-03-29 TDK Corporation Miniaturmikrofonanordnung mit Lötdichtungsring
WO2009127568A1 (en) 2008-04-15 2009-10-22 Epcos Ag Microphone assembly with integrated self-test circuitry
WO2009135815A1 (en) 2008-05-05 2009-11-12 Epcos Ag Fast precision charge pump
DE102008025202B4 (de) 2008-05-27 2014-11-06 Epcos Ag Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
DE102008028299B3 (de) 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
DE102008028757B4 (de) 2008-06-17 2017-03-16 Epcos Ag Verfahren zur Herstellung einer Halbleiterchipanordnung
DE102008032319B4 (de) 2008-07-09 2012-06-06 Epcos Ag Verfahren zur Herstellung eines MST Bauteils
DE102009004721B3 (de) 2009-01-15 2010-09-02 Epcos Ag Schaltung mit einem spannungsabhängigen Bauelement und Verfahren zum Betrieb der Schaltung
DE102009007837A1 (de) 2009-02-06 2010-08-19 Epcos Ag Sensormodul und Verfahren zum Herstellen von Sensormodulen
US7816856B2 (en) * 2009-02-25 2010-10-19 Global Oled Technology Llc Flexible oled display with chiplets
DE102009014068B4 (de) 2009-03-20 2011-01-13 Epcos Ag Kompaktes, hochintegriertes elektrisches Modul mit Verschaltung aus BAW-Filter und Symmetrierschaltung und Herstellungsverfahren
DE102009017945B4 (de) 2009-04-17 2015-11-05 Qualcomm Technologies, Inc. (N.D.Ges.D. Staates Delaware) Verfahren zur Impedanzanpassung
DE102009019446B4 (de) 2009-04-29 2014-11-13 Epcos Ag MEMS Mikrofon
JP5563668B2 (ja) 2009-12-03 2014-07-30 エプコス アクチエンゲゼルシャフト フロントエンド回路
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
DE102010006438A1 (de) 2010-02-01 2011-08-04 Epcos Ag, 81669 Schaltbares kapazitives Element mit verbessertem Gütefaktor und Verfahren zur Herstellung
DE102010008044B4 (de) 2010-02-16 2016-11-24 Epcos Ag MEMS-Mikrofon und Verfahren zur Herstellung
WO2011107160A1 (en) 2010-03-05 2011-09-09 Epcos Ag Bandgap reference circuit and method for producing the circuit
DE112010005352T5 (de) 2010-03-05 2013-01-03 Epcos Ag Schaltungseinheit, Vorspannungsschaltung mit Schaltungseinheit und Differenzverstärkerschaltung mit erster und zweiter Schaltungseinheit
DE102010012042B4 (de) 2010-03-19 2025-02-06 Tdk Corporation Bauelement mit einem Chip in einem Hohlraum und einer spannungsreduzierten Befestigung
DE102010022204B4 (de) 2010-05-20 2016-03-31 Epcos Ag Elektrisches Bauelement mit flacher Bauform und Herstellungsverfahren
US8611566B2 (en) 2011-03-01 2013-12-17 Epcos Ag MEMS-microphone
US9181087B2 (en) 2011-03-02 2015-11-10 Epcos Ag Flat back plate
US8713789B2 (en) 2011-04-26 2014-05-06 Epcos Ag Method of manufacturing a microphone
DE102011102266B4 (de) 2011-05-23 2013-04-11 Epcos Ag Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011104767A (ja) * 2009-11-09 2011-06-02 Honeywell Internatl Inc ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント
JP2011110618A (ja) * 2009-11-24 2011-06-09 Alps Electric Co Ltd Ｍｅｍｓセンサ及びその製造方法
US8618620B2 (en) 2010-07-13 2013-12-31 Infineon Technologies Ag Pressure sensor package systems and methods
US11192777B2 (en) 2010-07-13 2021-12-07 Infineon Technologies Ag MEMS sensor package systems and methods

Also Published As

Publication number Publication date
JP2011506106A (ja) 2011-03-03
US20110006381A1 (en) 2011-01-13
DE102007058951B4 (de) 2020-03-26
JP5574970B2 (ja) 2014-08-20
WO2009071637A3 (de) 2009-11-05
US8674498B2 (en) 2014-03-18
DE102007058951A1 (de) 2009-06-10

Similar Documents

Publication Publication Date Title
DE102007058951B4 (de) MEMS Package
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE102004058879B4 (de) MEMS-Mikrophon und Verfahren zur Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102009029873A1 (de) Reparierbares Halbleiterbauelement und Verfahren
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102011102266A1 (de) Anordnung mit einem MEMS-Bauelement und Verfahren zur Herstellung
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
EP3231010B1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004010703B4 (de) Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
DE10256945A1 (de) Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung
DE102008030842A1 (de) Integriertes Modul mit intrinsischem Isolationsbereich und Herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08858149

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 12745613

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010536462

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08858149

Country of ref document: EP

Kind code of ref document: A2