[go: up one dir, main page]

DE102006005419B4 - Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben - Google Patents

Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006005419B4
DE102006005419B4 DE102006005419.9A DE102006005419A DE102006005419B4 DE 102006005419 B4 DE102006005419 B4 DE 102006005419B4 DE 102006005419 A DE102006005419 A DE 102006005419A DE 102006005419 B4 DE102006005419 B4 DE 102006005419B4
Authority
DE
Germany
Prior art keywords
semiconductor
wafer
polymer
cover
microelectromechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006005419.9A
Other languages
English (en)
Other versions
DE102006005419A1 (de
Inventor
Dr. Theuss Horst
Dipl.-Ing. Gottfried (FH) Beer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006005419.9A priority Critical patent/DE102006005419B4/de
Priority to US11/701,044 priority patent/US7807506B2/en
Publication of DE102006005419A1 publication Critical patent/DE102006005419A1/de
Priority to US12/891,288 priority patent/US8212344B2/en
Application granted granted Critical
Publication of DE102006005419B4 publication Critical patent/DE102006005419B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00333Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H10W72/0198
    • H10W72/073
    • H10W72/07337
    • H10W72/242
    • H10W72/252
    • H10W72/29
    • H10W72/9415
    • H10W74/137
    • H10W74/47
    • H10W90/734
    • H10W90/738
    • H10W99/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur (2),
wobei das Halbleiterbauelement (1) mindestens einen aktiven Halbleiterchip (3) mit einer mikroelektromechanischen Struktur (4) und einer Verdrahtungsstruktur (5) auf seiner Oberseite (6) aufweist,
wobei die mikroelektromechanische Struktur (4) von Wänden (7, 8, 9) mindestens eines Hohlraums (10, 11) umgeben ist und auf den Wänden (7, 8, 9) eine Abdeckung (36) des Hohlraums (10, 11) angeordnet ist, die den Hohlraum (10, 11) abdeckt,
wobei die Wände (7, 8, 9) ein photolithographisch strukturiertes ausgehärtetes Polymer (13) aufweisen und die Abdeckung (36) eine Schicht (14) mit einem gleichartigen ausgehärteten Polymer (13) aufweist,
wobei Molekülketten des Polymers (13) der Wände (7, 8, 9) mit Molekülketten der Polymerschicht (14) der Abdeckung (36) miteinander zu einem formstabilen Hohlraumgehäuse (15) vernetzt sind,
wobei die Verdrahtungsstruktur (5) mit der mikroelektromechanischen Struktur (4) auf der Oberseite (6) des aktiven Halbleiterchips (3) elektrisch in Verbindung steht,
wobei der aktive Halbleiterchip (3) Durchkontakte (16) aufweist, die elektrisch mit der Verdrahtungsstruktur (5) auf der Oberseite (6) des Halbleiterchips (3) und mit Außenkontaktflächen (17) auf der Rückseite (18) des Halbleiterchips elektrisch in Verbindung stehen, und
wobei die Durchkontakte (16) unterhalb von Abschnitten der Verdrahtungsstruktur (5) angeordnet sind, die durch die Wände (7, 8, 9) bedeckt sind.

Description

  • Die Erfindung betrifft ein mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur, wobei das Halbleiterbauelement einen aktiven Halbleiterchip mit einer mikroelektromechanischen Struktur und einer Verdrahtungsstruktur auf seiner Oberseite aufweist, und wobei die mikroelektromechanische Struktur von Wänden wenigstens eines Hohlraums umgeben ist, und auf den Wänden eine Abdeckung des Hohlraums angeordnet ist.
  • Ein derartiges Halbleiterbauelement ist aus der Druckschrift DE 103 10 617 A1 bekannt. Das bekannte Halbleiterbauelement hat den Nachteil, dass die Komponenten des Halbleiterbauelements aus einem aktiven Halbleiterchip, einem Deckelhalbleiterchip und einer Wandstruktur zwischen dem aktiven Halbleiterchip und dem Deckelhalbleiterchip in eine Kunststoffgehäusemasse eingebettet sind, und somit einen großen Raumbedarf beanspruchen.
  • Darüber hinaus hat das bekannte Halbleiterbauelement den Nachteil, dass die Verdrahtungsstruktur auf der Oberseite des aktiven Halbleiterchips über Bondverbindungen mit oberflächenmontierbaren Außenkontakten verbunden ist, wobei Bondbögen der Bondverbindungen zwischen dem aktiven Halbleiterchips und den Außenkontakten eine Mindesthöhe für die Wandstruktur des Hohlraums erfordern, die nicht unterschritten werden darf, ohne die Funktionsfähigkeit des Halbleiterbauelements zu gefährden. Somit kann das bekannte Halbleiterbauelement in seiner räumlichen Erstreckung nicht weiter minimiert werden.
  • Aus der Druckschrift DE 102 56 116 A1 ist ein elektronisches Bauteil und ein Verfahren zu dessen Herstellung bekannt, bei dem die mikroelektromechanische Struktur von einer freitragenden, elektrisch leitenden Abdeckschicht geschützt wird, wobei die frei-tragende Abdeckschicht von Durchgangsleitungen gestützt wird, sodass ein Hohlraum über dem aktiven Flächenbereich der mikromechanischen Struktur gebildet wird.
  • Der Nachteil dieses elektronischen Bauteils liegt darin, dass Voraussetzung für die Hohlraumbildung das Bereitstellen einer Metallbeschichtung ist, wobei weiterhin zur Strukturierung des Hohlraums dieser zunächst mit einer Opferstruktur aus geeignetem Material aufgefüllt ist, das anschließend über Öffnungen entfernt werden muss.
  • Aus der Druckschrift DE 103 53 767 A1 ist darüber hinaus eine Vorrichtung zur Häusung einer mikromechanischen Struktur und ein Verfahren zur Herstellung derselben bekannt, bei der ein den Hohlraum bildender Photolack im Bereich des Hohlraums unvernetzt als Opfermaterial vorgesehen ist. Dazu ist der unvernetzte Photolack von einem vernetzten Photolackbereich mit einer Öffnung umgeben, über die das unvernetzte Opfermaterial durch Lösungsmittel entfernt werden kann.
  • Diese Vorrichtung hat den Nachteil, dass ebenfalls Öffnungen zum Entfernen des Opfermaterials notwendig sind, um den Hohlraum für das Häusen zu gewährleisten. Darüber hinaus ist ein kostenaufwendiges Verfahren erforderlich, um ein derartiges Bauteil mit Hohlraum zu realisieren.
  • Die US 6 809 412 B1 beschreibt ein mikromechanisches Bauelement mit einem Halbleitersubstrat und einem oberhalb des Halbleitersubstrats angeordneten Hohlraum, der durch Seitenwände und eine Abdeckung begrenzt ist. Die Seitenwände bestehen beispielsweise aus einem Lotmaterial, einem Metall, einer Keramik, einem Glas oder einem Polymerkleber und die Abdeckung besteht beispielsweise aus einem keramischen Material, einem Glas, Silizium, einem Quarz, einem Metall, einem semiisolierenden Halbleiter oder einem Polymer.
  • Die 102 06 919 A1 beschreibt ein Verfahren zum Herstellen mikromechanischer Bauelemente. Bei diesem Verfahren ist vorgesehen, auf einem Halbleitersubstrat eine Rahmenstruktur so herzustellen, dass sie Bauelemente rahmenartig umgibt, und anschließend eine Deckelstruktur so auf der Rahmenstruktur aufzubringen, dass die Bauelemente in einem durch die Rahmenstruktur und die Deckelstruktur gebildeten Hohlraum angeordnet sind. Deckelstruktur und Rahmenstruktur können beispielsweise aus Epoxidharz hergestellt werden, insbesondere so, dass sie bei der Strukturierung nicht vollständig ausgehartet (vernetzt) sind, und damit „klebrig“ bleiben. Durch Zusammenfügen und vollständiges Vernetzen (unter Anpressdruck und erhöhter Temperatur oder photochemisch angeregt) wird dann eine feste Verbindung erzielt.
  • Aufgabe der Erfindung ist es, die Nachteile der bekannten Halbleiterbauelemente zu überwinden und ein Halbleiterbauelement mit mikroelektromechanischer Struktur zu schaffen, das wenigstens einen Hohlraum über der mikroelektromechanischen Struktur aufweist und in seinem Gehäuseaufbau weiter vereinfacht ist und kostengünstig hergestellt werden kann.
  • Erfindungsgemäß wird ein mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur geschaffen, wobei das Halbleiterbauteil einen aktiven Halbleiterchip mit einer mikroelektromagnetischen Struktur und mit einer Verdrahtungsstruktur auf seiner Oberseite aufweist. Die mikroelektromechanische Struktur ist von Wänden wenigstes eines Hohlraums umgeben. Auf den Wänden ist eine Abdeckung angeordnet, die den Hohlraum bedeckt. Die Wände weisen ein photolithographisch strukturiertes Polymer auf und die Abdeckung eine Schicht mit einem gleichartigen Polymer. Dabei sind die Molekülketten des Polymers der Wände mit den Molekülketten der Polymerschicht der Abdeckung miteinander zu einem formstabilen Hohlraumgehäuse vernetzt.
  • Dieses Halbleiterbauelement hat den Vorteil, dass es mechanisch durch die Abdeckung geschützt wird, und über die miteinander vernetzten Polymere der Wandstruktur und der Abdeckung über ein Gehäuse verfügt, das nicht durch eine zusätzliche Kunststoffgehäusemasse, wie im Stand der Technik, verstärkt werden muss. Damit kann ein in seinem Raumbedarf stark verkleinertes mikroelektromechanisches Halbleiterbauelement zur Verfügung gestellt werden. Die Abdeckung sorgt ferner dafür, dass die Funktion der mikroelektromechanischen Struktur im Bereich des formstabilen Hohlraumgehäuses vor äußeren Beschädigungen und Einflüssen geschützt ist, so dass die mikroelektromechanische Funktion nicht beeinträchtigt ist.
  • Die Abdeckung kann, falls eine Wechselwirkung mit der Umgebung erforderlich ist, wie das für Mikromembranen und/oder Vibrationszungen, sowie für Mikroaktoren der Fall sein kann, mit einer entsprechenden Öffnung versehen sein, um diese Wechselwirkung mit der Umgebung zu gewährleisten. Im Falle eines BAW-Filters (bulk acoustic wave filters) ist ein hermetisch geschlossener Hohlraum von Vorteil, so dass keinerlei Öffnungen in der Abdeckung und/oder im Halbleiterchip vorzusehen sind. Vielmehr kann der Hohlraum mit einem Inertgas gefüllt sein, um die Wirkungsweise der piezoelektrischen Elemente eines BAW-Filters und ihre Korrosionsfestigkeit zu verbessern.
  • In einer bevorzugten Ausführungsform der Erfindung weist das Polymer der Abdeckung und der Wände ein vollständig vernetztes Benzocyclobuten (BCB) auf. Derartige Benzocyclobutene haben den Vorteil, dass sie photolithographisch strukturierbar sind. Ferner haben sie den Vorteil, dass sie in unterschiedlichen Dicken d in Mikrometer zwischen 0,3 µm ≤ d ≤ 80 µm auf einen Halbleiterwafer aufgebracht werden können, so dass in Abhängigkeit von den Schwingungsamplituden der mikroelektromechanischen Struktur die Dicke d der Wandstruktur an die jeweiligen Erfordernisse angepasst werden kann.
  • Vorzugsweise wird ein derartiges Hohlraumgehäuse für Halbleiterbauelemente vorgesehen, die eine Mikromembran oder eine Vibrationszunge oder einen Mikroaktor aufweisen, sodass für die Bewegungen ein ausreichend großer Hohlraum vorzusehen ist, um die Bewegungsabläufe nicht zu behindern.
  • Außerhalb der Hohlraumkonstruktion weist die Verdrahtungsstruktur Außenkontaktflächen aufweisen, die frei von einer Beschichtung sind, sodass Außenkontakte darauf angeordnet werden können. Diese Außenkontakte überragen die Hohlraumstruktur und können somit auf einer übergeordneten Schaltungsplatine oberflächenmontiert werden. Die Außenkontaktflächen stehen über Leiterbahnen mit der mikroelektromechanischen Struktur elektrisch in Verbindung.
  • Die Verdrahtungsstruktur, die auf der Oberseite des aktiven Halbleiterchips angeordnet ist, wird teilweise am Rande von einem Polymer bedeckt und erstreckt sich teilweise in den freiliegenden Bereich der mikroelektromechanischen Struktur hinein, sodass die Verdrahtungsstruktur mit der mikroelektromechanischen Struktur auf der Oberseite des aktiven Halbleiterchips elektrisch in Verbindung steht. Außerdem bildet die Rückseite des aktiven Halbleiterchips gleichzeitig die Unterseite des Halbleiterbauelements, wobei auf der Unterseite des Halbleiterbauelements Außenkontakte auf Außenkontaktflächen angeordnet sind.
  • In einer bevorzugten Ausführungsform der Erfindung ist als Abdeckung des Hohlraums ein selbsttragender Deckel vorgesehen. Für den selbsttragenden Deckel kann ein passiver Halbleiterchip, ein Metallchip oder ein Kunststoffchip eingesetzt werden. Ein Metallchip wird vorzugsweise dann eingesetzt, wenn der formstabile Deckel gleichzeitig eine abschirmende Wirkung gegen elektromagnetische Störfelder aufweisen soll. Ein passiver Halbleiterchip als formstabiler Deckel hat den Vorteil, dass zum Herstellen eines derartigen mikroelektromechanischen Halbleiterbauelements zwei Halbleiterwafer für eine Vielzahl von mikroelektromechanischen Halbleiterbauelementen in Sandwichbauweise aufeinander gefügt werden können. Ein Kunststoffchip wird dann in vorteilhafter Weise als formstabiler Deckel eingesetzt, wenn eine elektromagnetische Kopplung der mikroelektromechanischen Struktur mit der Umgebung erwünscht ist, wie es für mikroelektromechanische Relais, Aktoren und andere Anwendungen von Vorteil ist.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist der selbsttragende Deckel einen passiven, gedünnten Halbleiterchip auf. Da die Formstabilität bei Halbleitermaterialien, insbesondere bei Silizium selbst für gedünnte Halbleiterchips von wenigen 10 Mikrometern Dicke gegeben ist, kann durch einen gedünnten Halbleiterchip als selbsttragenden, passiven Deckel die Bauteilhöhe des mikroelektromechanischen Halbleiterbauelements weiter reduziert werden.
  • Auch ist es möglich, nicht nur einen gedünnten Deckelchip einzusetzen, sondern in einer weiteren bevorzugten Ausführungsform der Erfindung auch einen gedünnten aktiven Halbleiterchip einzusetzen. Sobald das Hohlraumgehäuse aus vollvernetztem Polymer fertiggestellt ist, ist es nämlich möglich, beide Chips, nämlich sowohl den Deckelchip als auch den aktiven Halbleiterchip, zu dünnen, da die Hohlräume hermetisch geschlossen sind. Vorzugsweise wird das Dünnen bereits im Zustand der Wafer gleichzeitig für eine Vielzahl von mikroelektromechanischen Halbleiterbauelementen durchgeführt.
  • Weiterhin ist es vorgesehen, dass der selbsttragende Deckel eine flächige Erstreckung aufweist, die der flächigen Erstreckung des aktiven Halbleiterchips entspricht. Diese Kongruenz der beiden aufeinander mit einem dazwischen angeordneten Hohlraum gestapelten Chips ist besonders kostengünstig. Durch Aufbringen eines Halbleiterwafers, eines Metallwafers und/oder eines Kunststoffwafers auf einen aktiven Halbleiterwafer mit mikroelektromechanischen Strukturen ist es nämlich möglich nach vollständiger Vernetzung der Polymerschichten des passiven Wafers und des aktiven Wafers beide Wafer gemeinsam in einzelne mikroelektromechanische Halbleiterbauelemente aufzutrennen. Dabei entsteht praktisch automatisch eine Kongruenz zwischen den aufeinander angeordneten bzw. gestapelten Chips.
  • Ein Verfahren zur Herstellung von mehreren Halbleiterbauelementen weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen hergestellt. Auf den Halbleiterwafer werden mikroelektromechanische Strukturen und Verdrahtungsstrukturen in Halbleiterchippositionen auf der Oberseite angeordnet. Die Reihenfolge bei dem Aufbringen von mikroelektromechanischen Strukturen und/oder Verdrahtungsstrukturen kann unterschiedlich sein, das heißt, es können durchaus zuerst die mikroelektromechanischen Strukturen und dann die Verdrahtungsstrukturen aufgebracht werden und umgekehrt.
  • Nach dem Fertigstellen der mikroelektromechanischen Strukturen und der Verdrahtungsstrukturen werden Wandstrukturen eines Polymers, welche die mikroelektromechanischen Strukturen umgeben, in den Halbleiterchippositionen aufgebracht. Anschließend erfolgt ein Vorhärten des Polymers unter Vorvernetzen der Kettenmoleküle des Polymers. Parallel zum Herstellen und Strukturieren des Halbleiterwafers wird ein Abdeckwafer aus einem Halbleiterwafer, oder einem Metallwafer, oder einem Kunststoffwafer oder einem Glaswafer hergestellt. Dieser Abdeckwafer wird mit einer Schicht als Abdeckung für die Wände aus einem gleichartigen Polymer, wie die Wandstruktur, beschichtet. Auch diese Polymerschicht wird unter Vorvernetzen der Kettenmoleküle des Polymers vorgehärtet und kann, falls erforderlich, auch noch strukturiert werden.
  • Nun wird dieser präparierte Abdeckwafer mit der vorgehärteten Polymerschicht auf den Halbleiterwafer mit vorgehärteter Wandstruktur aufgebracht. Danach werden die aufeinanderliegenden Polymere unter Vernetzung der Kettenmoleküle der Polymere zu Hohlräumen über den mikroelektromechanischen Strukturen ausgehärtet. Abschließend kann der Halbleiterwafer zu einzelnen Halbleiterbauelementen mit mikroelektromechanischen Strukturen mit mindestens einem Hohlraum aufgetrennt werden.
  • Dieses Verfahren hat den Vorteil, dass kostengünstig eine Vielzahl von mikroelektromechanischen Bauelementen in Sandwichbauweise herstellbar sind. Durch die intensive vollständige Vernetzung der Kettenmoleküle der Polymere, sowohl der Polymerschicht, als auch der Polymere der Wandstruktur, entsteht ein Hohlraumgehäuse über der mikroelektromechanischen Struktur aus einem Polymergehäuse.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens dient der Abdeckwafer als Hilfsträger und wird noch vor dem Auftrennen des aktiven Halbleiterwafers in einzelne Halbleiterbauelemente von der Polymerschicht entfernt. Dieses hat den Vorteil, dass nun die Oberseiten der Halbleiterchippositionen des Halbleiterwafers frei zugänglich sind, sodass die Polymerschicht des Abdeckwafers strukturiert werden kann, während die Hohlraumstruktur bereits besteht. Bei diesem Strukturieren können auf der Oberseite angeordnete Kontaktflächen der Verdrahtungsstruktur freigelegt werden.
  • Vorzugsweise wird auf dem Abdeckwafer bereits die Polymerschicht noch vor dem Aufsetzen des Abdeckwafers auf den aktiven Halbleiterwafer derart strukturiert, dass die Kontaktflächen frei von Polymermaterial beim Aufsetzen des Abdeckwafers bleiben. Diese Variante hat den Vorteil, dass ein nachträgliches Freilegen der Kontaktflächen entfällt.
  • In beiden Fällen ist ein Entfernen des Abdeckwafers, sofern er als Hilfsträger dient, vorgesehen. Dazu werden die Adhäsionskräfte der einzelnen Schichten derart aufeinander abgestimmt, dass es nicht zu einer Delamination des Hohlraumgehäuses von dem aktiven Halbleiterwafer kommt. Auch eine Delamination der polymeren Abdeckung von den polymeren Wänden des Hohlraums wird durch intensive Vernetzung der Polymermaterialien verhindert. Zusätzlich kann eine Oberflächenbeschichtung des Abdeckwafers die Adhäsion zu der Polymerschicht herabsetzen. Ferner ist es möglich, einen transparenten Kunststoffwafer oder einen Glaswafer als Hilfsträger einzusetzen, der eine UV-Bestrahlung des Polymers ermöglicht, um dessen Adhäsion zu dem Kunststoff- bzw. Glaswafer zu vermindern. Als Kunststoff wird dabei vorzugsweise ein Acrylmaterial eingesetzt.
  • Bei einem weiteren Aspekt der Erfindung ist es vorgesehen, den Abdeckwafer nicht zu entfernen, sondern ihn als selbstragenden Deckel für einen Abdeckchip einzusetzen. Dazu werden nach dem Aufbringen von mikroelektromechanischen Strukturen auf die Oberseite des Halbleiterwafers Durchkontakte durch den Halbleiterwafer hergestellt und anschließend wird die Verdrahtungsstruktur aufgebracht, welche die Durchkontakte mit den mikroelektromechanischen Strukturen elektrisch verbindet. Bei diesem Durchführungsbeispiel werden zunächst in den Halbleiterwafer an den Positionen der Durchkontakte Löcher geätzt, die beim anschließenden Herstellen der Verdrahtungsstruktur mit Metall aufgefüllt werden.
  • Dabei kann die Tiefe dieser Löcher geringer sein, als die Dicke der Halbleiterwafer, wenn anschließend der Halbleiterwafer gedünnt wird und damit der Durchkontakt freigelegt wird. Ist jedoch vorgesehen, den Halbleiterwafer nicht zu dünnen, so werden zunächst Durchgangslöcher in den Halbleiterwafer an den Stellen der Durchkontakte z. B. anisotropisch geätzt und anschließend werden diese Durchgangslöcher mit Metall, vorzugsweise in einem galvanischen Abscheidungsverfahren, aufgefüllt. Je nach Aufwand und Abfolge der Fertigung der mikroelektromechanischen Strukturen kann das Fertigstellen der Durchkontakte dem Herstellen der mikroelektromechanischen Strukturen angepasst werden. Auch kann das Fertigstellen der Durchkontakte mit der Fertigstellung der Verdrahtungsstruktur kombiniert werden.
  • Ein Verfahren zum Aufbringen von Wandstrukturen aus einem Polymer weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine photolithographisch strukturierbare Polymerschicht auf den Halbleiterwafer aufgesprüht oder aufgeschleudert. Vorzugsweise ist diese Polymerschicht aus einem Benzocyclobuten aufgebaut, und wird auf die Oberseite des Halbleiterwafers mit mikroelektromechanischer Struktur und mit fertiggestellter Verdrahtungsstruktur aufgebracht. Anschließend erfolgt ein photolithographisches Strukturieren der Polymerschicht zu Wandstrukturen, welche die mikroelektromechanischen Strukturen freilassen und umgeben. Danach kann ein Vorhärten der zu Wänden strukturierten Polymerschicht unter Vorvernetzen der Kettenmoleküle des Polymers der Wandstruktur bei einer Vorhärttemperatur durchgeführt werden. Derartige Vorhärttemperaturen TV liegen typischerweise zwischen 80 ≤ TV ≤ 150 °C. Dieses Verfahren zur Herstellung von Wandstrukturen hat den Vorteil, dass eine Vielzahl von Wandstrukturen parallel für eine Vielzahl von mikroelektromechanischen Halbleiterbauteilen auf einem Halbleiterwafer hergestellt werden können.
  • Zur Vorbereitung der Abdeckung der Wandstruktur wird ein Abdeckwafer, vorzugsweise aus einem passiven Halbleiterwafer mit einer Polymerschicht versehen, die nicht strukturiert ist. Anstelle eines passiven Halbleiterwafers kann auch auf einen Metallwafer, oder einen Kunststoffwafer eine dem Wandpolymer entsprechende Polymerschicht aufgesprüht oder aufgeschleudert werden, die anschließend unter Vorvernetzen der Kettenmolekühle des Polymers bei einer Vorhärttemperatur U, wie sie oben bereits erwähnt wird, vorgehärtet wird.
  • Vorzugsweise wird während des Aufbringens des Abdeckwafers mit der vorgehärteten Polymerschicht auf den aktiven Halbleiterwafer mit der vorgehärteten Wandstruktur zusätzlich ein Druck auf die beiden Wafer ausgeübt, so dass damit die Vollvernetzung der Kettenmoleküle des Polymers bei Aushärttemperatur unterstützt wird. Eine derartige Aushärttemperatur TA liegt zwischen 100 °C ≤ TA ≤ 230 °C. Auch beim Aushärten kann in einem bevorzugten Ausführungsbeispiel des Verfahrens der zusätzliche Druck, der beim Aufbringen eingesetzt wurde, beim Aushärten aufrecht erhalten werden.
  • In Abhängigkeit vom Durchmesser der Wafer weisen diese eine teilweise erhebliche Dicke auf, um formstabil und selbsttragend bei den unterschiedlichen Hochtemperaturprozessen in der Halbleitertechnologie zu bleiben. Nach dem Aufbringen und vor dem Auftrennen der sandwichartig aufeinander gestapelten Wafer aus einem Abdeckwafer und einem aktiven Halbleiterwafer kann entweder der Abdeckwafer und/oder der aktive Wafer und/oder beide mittels eines chemomechanischen Abtrags, oder mittels Ätzabtrag oder mittels Laserabtrag gedünnt werden. Dadurch ist es möglich, Halbleiterbauelemente mit einer minimalen Höhe bzw. minimalen Dicke zur Verfügung zu stellen. Mit dem Auftrennen der aufeinanderliegenden Wafer werden schließlich aufeinanderliegende Chips hergestellt, die kongruent sind und gleiche Flächenerstreckungen aufweisen.
  • Weiterhin ist es vorgesehen, dass vor dem Auftrennen des Halbleiterwafers mit Abdeckwafer zu einzelnen Halbleiterbauelementen auf der Rückseite des aktiven Halbleiterwafers Außenkontaktflächen und/oder Außenkontakte im Bereich von Durchkontakten angeordnet werden. Dieses hat den Vorteil, dass auf die bisher üblichen Bondverbindungen verzichtet werden kann, so dass auch hier eine weitere räumliche Miniaturisierung der Halbleiterbauelemente möglich ist.
  • Um die Unterseite des Halbleiterbauelements mit Außenkontakten bzw. Außenkontaktflächen unabhängig von der Positionierung der Durchkontakte durch den aktiven Halbleiterchip zu positionieren ist es vorgesehen, dass auf der Rückseite des Halbleiterchips eine zusätzliche Verdrahtungsstruktur angeordnet wird, deren Leiterbahnen und die Positionen der Durchkontakte mit Außenkontaktflächen bzw. Außenkontakten elektrisch verbindet. Dadurch ist es möglich, auf der Unterseite des mikroelektromechanischen Halbleiterbauelements Außenkontaktflächen und/oder Außenkontakte für eine Oberflächenmontage unabhängig von den Positionen der Durchkontaktierungen zu verteilen.
  • Zusammenfassend ist festzustellen, dass das erfindungsgemäße mikroelektromechanische Halbleiterbauelement sowie das Verfahren zu dessen Herstellung nachfolgende Vorteile aufweist:
    1. 1. die Bereitstellung eines kostengünstigen und kompakten Hohlraumgehäuses, das beispielsweise für BAW-Filter eine lichte Höhe im Mikrometer- und/oder Submikrometerbereich aufweist. Die kostengünstige Herstellung basiert darauf, dass alle Prozesse auf Waferebene stattfinden und kostenintensive Einzelprozesse, wie das Herstellen einzelner Deckel, das Bestücken einzelner Halbleiterbauelement mit Deckeln, das sogenannte Diebonden oder das sogenannten Wirebonden vermieden werden, wobei beim Diebonden ein Halbleiterchip auf einem Substrat fixiert wird und beim Wirebonden die Oberseite des Halbleiterchips über Bonddrähte mit dem Substrat verbunden werden. Schließlich kann auch der sogenannte Mold-Prozess eingespart werden, bei dem das Verpacken in eine Kunststoffgehäusemasse erfolgt.
    2. 2. Die Möglichkeit des Dünnens der Halbleiterbauteile auf Waferlevel mit hoher Zuverlässigkeit, weil die aktive mikroelektromechanische Struktur, wie bei einem Standard-Waferlevel-Package, nicht freiliegt, sondern durch einen Deckel geschützt wird.
    3. 3. Eine leichte Integrierbarkeit von unterschiedlichen MEMs (Mikroelektromechanische Halbleiterbauelemente) durch die erfindungsgemäße Gehäusetechnologie.
    4. 4. Verminderung des Platzbedarfs durch Nutzung der Durchkontakte im Silizium gemäß der ersten Ausführungsform der Erfindung, sodass auf der Chipseite lediglich wenig Platz für die Polymerwände erforderlich ist, die zudem noch photostrukturierbar sind. Dieser Platzbedarf ist klein gegenüber dem üblichen Flächenbedarf beim Drahtbonden. Zusätzlich entfällt der Flächenbedarf für Kontaktanschlussflächen des Drahtbondens komplett.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
    • 1 zeigt einen schematischen Querschnitt durch ein mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur gemäß einer ersten Ausführungsform der Erfindung;
    • 2 bis 10 zeigen schematische Querschnitte durch Komponenten bei der Herstellung des mikroelektromechanischen Halbleiterbauelements gemäß 1;
    • 2 zeigt einen schematischen Querschnitt durch einen aktiven Halbleiterwafer mit Halbleiterchippositionen;
    • 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 2, mit eingebrachten mikroelektromechanischen Strukturen in den Halbleiterchippositionen;
    • 4 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 3, nach Aufbringen einer Verdrahtungsstruktur;
    • 5 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 4, nach Aufbringen einer Wandstruktur;
    • 6 zeigt einen schematischen Querschnitt durch einen passiven Abdeckwafer;
    • 7 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 5, und dem darüber angeordneten Abdeckwafer, gemäß 6;
    • 8 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 7, nach Aufsetzen des Abdeckwafers;
    • 9 zeigt einen schematischen Querschnitt durch den Waferstapel nach Aushärten des zwischen den Wafern angeordneten Polymers;
    • 10 zeigt einen schematischen Querschnitt durch zwei mikroelektromechanische Halbleiterbauelemente nach Auftrennen des Waferstapels, gemäß 9.
    • 11 zeigt einen schematischen Querschnitt durch ein weiteres, zur Veranschaulichung dienendes Halbleiterbauelement;
    • 12 bis 16 zeigen schematische Querschnitte durch Komponenten bei der Herstellung des Halbleiterbauelements gemäß 11;
    • 12 zeigt einen schematischen Querschnitt durch einen aktiven Halbleiterwafer mit Halbleiterchippositionen und einem Hilfsträger mit einer strukturierten Polymerschicht;
    • 13 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 12, nach Aufsetzen des Hilfsträgers;
    • 14 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 13, nach Entfernen des Hilfsträgers;
    • 15 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 14, nach Aufbringen von Außenkontaktflächen für eine Oberflächenmontage;
    • 16 zeigt schematische Querschnitte durch Halbleiterbauelemente gemäß 11 vor dem Aufbringen von Lotkugeln als Außenkontakte;
    • 17 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 15, nach Aufbringen von Lotkugeln als Außenkontakte;
    • 18 zeigt einen schematischen Querschnitt durch Halbleiterbauelemente gemäß 11;
    • 19 bis 21 zeigen schematische Querschnitte durch Komponenten bei der Herstellung des Halbleiterbauelements, gemäß 11, mittels einer weiteren Verfahrensvariante;
    • 19 zeigt einen schematischen Querschnitt durch einen aktiven Halbleiterwafer mit Halbleiterchippositionen und einem Hilfsträger mit einer nicht strukturierten Polymerschicht;
    • 20 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 19, nach Aufsetzen des Hilfsträgers;
    • 21 zeigt einen schematischen Querschnitt durch den Halbleiterwafer, gemäß 20, nach Entfernen des Hilfsträgers und nach Anordnen einer Belichtungsmaske.
  • 1 zeigt einen schematischen Querschnitt durch ein mikroelektromechanisches Halbleiterbauelement 1 mit Hohlraumstruktur 2 in einem Hohlraumgehäuse 15. Das mikroelektromechanische Halbleiterbauelement 1 weist in dieser Ausführungsform der Erfindung zwei Hohlräume 10 und 11 auf, die zwischen einem aktiven Halbleiterchip 3 im unteren Bereich des Halbleiterbauelements und einem Abdeckchip 23 angeordnet sind. Der Abdeckchips 23 dient als Deckel 12 der Hohlräume 10 und 11, und ist im oberen Bereich des Halbleiterbauelements 1 angeordnet. Dabei bildet die Oberseite 24 des Abdeckchips gleichzeitig die Oberseite des Halbleiterbauelements 1, und die Rückseite 18 des aktiven Halbleiterchips 3 bildet gleichzeitig die Unterseite des mikroelektromechanischen Halbleiterbauelements 1.
  • Auf der Oberseite 6 des aktiven Halbleiterchips 3 sind im Bodenbereich der Hohlräume 10 und 11 mikroelektromechanische Strukturen 4 angeordnet. Diese mikroelektromechanischen Strukturen 4 sind vorzugsweise BAW-Filter und/oder schwingende Membranen und/oder schwingende federelastische Zungen. Die mikroelektromechanischen Strukturen 4 sind über eine Verdrahtungsstruktur 5 und Durchkontakte 16 mit Außenkontaktflächen 17 auf der Rückseite 18 des aktiven Halbleiterchips 3 elektrisch verbunden, so dass Signale über die Außenkontaktflächen 17 zu den mikroelektromechanischen Strukturen 4 und/oder von den mikroelektromechanischen Strukturen 4 abgeleitet werden können.
  • Die Hohlraumstruktur 2 mit den beiden Hohlräumen 10 und 11 ist aus zwei Polymerschichten gebildet. Die untere Polymerschicht 13 bildet eine Wandstruktur 27 mit den hier gezeigten Wänden 7, 8 und 9 aus, die fotolithographisch aus einer geschlossenen Polymerschicht 13 hergestellt wurden. Eine nicht strukturierte Polymerschicht 14 ist auf der Unterseite 25 des Abdeckchips 23 angeordnet und weist ein gleichartiges Polymer, wie die Wände 7, 8 und 9 auf. Die Kettenmoleküle, dieser Polymerschichten 13 und 14 sind miteinander vernetzt, so dass die Hohlraumstruktur 2 quasi-hermetisch abgeschlossene Hohlräume 10 und 11 über den mikroelektromechanischen Strukturen 4 aufweist.
  • Der Abdeckchip 23 kann als Deckel 12 einen passiven Halbleiterchip, einen Metallchip und/oder oder einen Kunststoffchip aufweisen. Dieses hängt ganz von der Anwendung ab. Ein Kunststoffchip wird dann gewählt, wenn die mikroelektromechanische Struktur 4 mit einem äußeren elektromagnetischen Feld reagieren soll. Ein Metallchip wird dann eingesetzt, wenn die mikroelektromechanische Struktur 4 von elektromagnetischen Feldern der Umgebung abgeschirmt werden soll. Soll eine Kopplung zwischen den Hohlräumen 10 und 11 und der Umgebung vorgesehen werden, so kann der Abdeckchip 23 auch entsprechende Öffnungen aufweisen, die sowohl in den Abdeckchip 23, als auch in die Polymerschicht 15 eingebracht werden.
  • Aufgrund des freitragenden und formstabilen Abdeckchips 23 können Hohlräume 10 und 11 mit einer Höhe h realisiert werden, die im Submikrometerbereich liegt. Für BAW-Filter ist eine derart minimale Höhe h ausreichend, um die Piezoelektrischen Elemente, aus denen derartige BAW-Filter aufgebaut sein können, von dem umgebenden Kunststoff der Hohlraumstruktur mechanisch zu entkoppeln. Außerdem ist es möglich, sowohl für den aktiven Halbleiterchip 3, als auch für den Abdeckchip 23, gedünnt Halbleiterwafer einzusetzen, so dass die Gesamthöhe H des mikroelektromechanischen Halbleiterbauteils 1 auf wenige 10 Mikrometer minimiert werden kann.
  • Die 2 bis 10 zeigen schematische Querschnitte durch Komponenten bei der Herstellung des mikroelektromechanischen Halbleiterbauelements 1, gemäß 1. Komponenten mit gleichen Funktionen, wie in 1 werden in den 2 bis 9 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 2 zeigt einen schematischen Querschnitt durch einen aktiven Halbleiterwafer 19 mit Halbleiterchippositionen 20. In die Oberseite 6 des Halbleiterwafers 19 sind Blindlöcher 26 eingebracht, die in einem späteren Schritt zu Durchkontakten durch den Halbleiterwafers 19 mit elektrisch leitendem Material aufgefüllt werden.
  • 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19, gemäß 2, mit eingebrachten mikroelektromechanischen Strukturen 4 in den Halbleiterchippositionen 20. In dieser Ausführungsform der Erfindung sind pro Halbleiterchipposition jeweils zwei mikroelektromechanische Strukturen 4 vorgesehen.
  • 4 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19, gemäß 3, nach Aufbringen einer Verdrahtungsstruktur 5. Gleichzeitig mit dem Aufbringen der Verdrahtungsstruktur 5 werden auch die Blindlöcher 26 mit leitendem Material, wie einem Metall, in Vorbereitung von Durchkontakten aufgefüllt. Die Verdrahtungsstruktur 5 verbindet die Durchkontakte 16 mit den mikroelektromechanischen Strukturen 4 in den Halbleiterchippositionen 20.
  • 5 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19, gemäß 4, nach Aufbringen einer Wandstruktur 27, die aus einem fotolithographisch strukturierbaren Polymer 13, vorzugsweise einem Benzocyclobuten (BCB), besteht. Durch die fotolithographische Strukturierung bleiben die Wände 7, 8 und 9 übrig, welche die mikroelektromechanischen Strukturen 4 auf der Oberseite 6 des Halbleiterwafers 19 umgeben.
  • 6 zeigt einen schematischen Querschnitt durch einen Abdeckwafer 21. Dieser Abdeckwafer 21 dient als Deckel 12 für den aktiven Halbleiterwafer 19, der in 5 gezeigt wird. Dazu wird auf der Oberseite 22 dem Abdeckwafer 21, der aus Halbleitermaterial, Metall oder aus Kunststoff bestehen kann, eine Polymerschicht 14 abgeschieden, die ein Polymer 13 aufweist, das mit dem Polymer der Wandstruktur 27 in 5 vernetzt, wobei jedoch diese Polymerschicht 14 nicht strukturiert ist. Je nach Anwendung kann diese nicht strukturierte Polymerschicht eine Dicke d aufweisen, die im Bereich von 0,3 µm ≤ d ≤ 80 µm liegt.
  • 7 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19, gemäß 5, und dem darüber angeordneten Abdeckwafer 21, der in Pfeilrichtung A mit seiner lediglich vorgehärteten und damit vorvernetzten Polymerschicht 14 auf die Polymere Wandstruktur 27 des aktiven Halbleiterwafers 19 gelegt werden soll.
  • 8 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 19, gemäß 7, nach Aufsetzen des Abdeckwafers 21, wobei die Pfeilrichtung B eine Druckrichtung andeuten sollen, in der der Abdeckwafer 21 mit seiner Polymerschicht 14 auf die Wandstruktur 27 des aktiven Halbleiterwafers 19 bei erhöhter Aushärttemperatur gedrückt wird. Diese Aushärttemperatur TA liegt typischerweise zwischen 80 °C ≤ TA ≤ 230 °C.
  • 9 zeigt einen schematischen Querschnitt durch den Halbleiterstapel nach Aushärten des zwischen den beiden Wafern 19 und 21 angeordneten Polymers 13 und 14 und nach Dünnschleifen beider Wafer 19 und 21, so dass die in 4 gezeigten Blindkontakte nun Durchkontakte 16 durch den aktiven Halbleiterwafer 19 bilden. In einem letzten Schritt können dann auf diesen Durchkontakten 16 auf der gedünnten Rückseite 18 des aktiven Halbleiterchips 19 Außenkontaktflächen 17 aufgebracht werden. Wenn die Außenkontaktflächen 17 entfernt von den Positionen der Durchkontakte 16 anzubringen sind, kann auch eine weitere Verdrahtungsstruktur auf der Rückseite 18 des gedünnten Halbleiterwafers 19 angeordnet werden. Schließlich wird der Waferstapel, der in 9 gezeigt ist, entlang der strichpunktierten Linien 28 in einzelnen Halbleiterbauelemente getrennt.
  • 10 zeigt einen schematischen Querschnitt durch zwei mikroelektromechanische Halbleiterbauelemente 1 nach Auftrennen des Halbleiterwaferstapels, der in 9 gezeigt wird. Komponenten der 10 mit gleichen Funktionen, wie in 1, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 11 zeigt einen schematischen Querschnitt durch ein weiteres, der Veranschaulichung dienendes Halbleiterbauelement 30. Dieses Halbleiterbauelement 30 weist einen Halbleiterchip 3 auf mit einer Rückseite 18 und einer Oberseite 6. Die Oberseite 6 des Halbleiterchips 3 bildet gleichzeitig die Unterseite des Halbleiterbauelements 30. Auf der Oberseite 6 des Halbleiterchips 3 sind mikroelektromechanische Strukturen 4 angeordnet, die von einer Wandstruktur 27 aus den Wänden 7, 8 und 9 umgeben sind. Die Wandstruktur 27 besteht aus einer strukturierten Polymerschicht 13 und wird von einer zweiten strukturierten Polymerschicht 34 abgedeckt.
  • Dabei ist die strukturierte Polymerschicht 34 über den mikroelektromechanischen Strukturen 4 durchgehend und abgeschlossen, während sie Kontaktflächen 38 des Halbleiterchips 3 frei lässt. Auf den Kontaktflächen 38 ist eine UBM-Metallisierung 40 angeordnet, die für den Ausgleich von Thermospannungen zwischen dem Halbleiterchip 3 und einer nicht gezeigten übergeordneten Schaltungsplatine sorgt, sodass das Halbleiterbauelement 30 mit seinen Außenkontakten 35 oberflächenmontierbar ist. Auf der UBM-Schicht 40 ist eine Außenkontaktfläche 17 angeordnet, auf der Lotkugeln 33 als Außenkontakte 35 fixiert sind. Die strukturierte Polymerschicht 34 dient dabei nicht nur als Abdeckung 36 der Hohlräume 10 und 11, sondern auch als Lotstopplackschicht. Der Halbleiterchip 3 weist auf seiner Oberseite 6 neben den mikroelektromechanischen Strukturen 4 und den Kontaktflächen 38 eine Verdrahtungsstruktur 5 mit Leiterbahnen 37 auf, wobei die Leiterbahnen 37 die Kontaktflächen 38 mit den mikroelektromechanischen Strukturen 4 elektrisch verbinden.
  • Anstelle des Halbleiterchips 3 kann auch ein in eine Kunststoffgehäusemasse eingebetteter Halbleiterchip eingesetzt werden, wobei die Oberseite 6 des Halbleiterchips mit der umgebenden Kunststoffgehäusemasse eine koplanare Fläche bildet, auf der die Verdrahtungsstruktur 5 mit den Kontaktanschlussflächen 38 angeordnet werden kann. Dadurch ist es möglich, einerseits Halbleitermaterial zu sparen und andererseits größere oder/und eine größere Anzahl von Lotkugeln 33 bzw. auch größere Kontaktflächen 38 vorzusehen. In den nachfolgenden Beschreibungen zur Herstellung eines derartigen Halbleiterbauelements 30 wird jedoch nicht auf diese Möglichkeit eingegangen.
  • Der Unterschied zwischen dem Halbleiterbauelement 1 der ersten Ausführungsform der Erfindung, gemäß 1, und dem Halbleiterbauelement 30 gemäß 11 besteht einerseits darin, dass die Abdeckung der Hohlräume 36 nicht durch einen selbsttragenden Deckel 12 wie in 1 gestützt wird und andererseits darin, dass auf Durchkontakte 16, wie sie noch bei der ersten Ausführungsform der Erfindung, gemäß 1, vorgesehen sind verzichtet wird. Schließlich bildet die Rückseite 18 des Halbleiterchips 3 in 1 die Unterseite des Halbleiterbauelements, während bei der zweiten Ausführungsform, gemäß 11, die Unterseite des Halbleiterbauelements 30 von der aktiven Oberseite des Halbleiterchips mit Hohlraumgehäuse gebildet wird.
  • Die 12 bis 16 zeigen schematische Querschnitte durch Komponenten bei der Herstellung des Halbleiterbauelements 30 gemäß 11. Dazu zeigt 12 einen schematischen Querschnitt durch einen aktiven Halbleiterwafer 32 mit Halbleiterchippositionen 20 und einen Abdeckwafer 21 als Hilfsträger 29 mit einer strukturierten Polymerschicht 34. Die Anordnung in 12 entspricht der Anordnung in 7 bei der Herstellung eines Halbleiterbauelements der ersten Ausführungsform der Erfindung, jedoch mit dem Unterschied, dass der Abdeckwafer 21 in 12 als Hilfsträger 29 dient und die Polymerschicht 14 der 7 nun eine strukturierte Polymerschicht 34 ist, welche in den Halbleiterbauteilpositionen 20 des Halbleiterchips 32 die Abdeckungen 36 aufweist.
  • Diese Abdeckungen 36 werden derart justiert, dass sie mit den Wänden 7, 8 und 9 in den Halbleiterbauteilpositionen 20 des Halbleiterwafers 32 zur Deckung kommen, während die Öffnungen 41 gegenüberliegend zu den Kontaktflächen 38 vorgesehen sind und die Öffnungen 42 an den Sägepositionen streifenförmig in die strukturierte Polymerschicht 34 eingebracht sind, in denen später Sägespuren verlaufen. Damit wird gewährleistet, dass die Sägeblätter nicht durch Polymermaterial verunreinigt oder kontaminiert werden.
  • 13 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 32, gemäß 12, nach Aufsetzen des Hilfsträgers 29 in Pfeilrichtung A. Dabei werden der Abdeckwafer 21 und der Halbleiterwafer 32 auf eine Aushärtetemperatur des Polymers gebracht, wobei die strukturierten Polymerschichten 34 und 13 miteinander vernetzen und Holraumgehäuse 15 in den Bereichen der mikroelektromechanischen Strukturen 4 bilden. Gleichzeitig kann auch ein Druck ausgeübt werden, um diese Verbindung zu intensivieren.
  • Die Oberseite 22 des Abdeckwafers 21 ist dabei derart präpariert, dass der Abdeckwafer 21 als entfernbarer Hilfsträger 29 eingesetzt werden kann. Dazu ist die Adhäsion zwischen dem Hilfsträger 29 und der strukturierten Polymerschicht 34 derart vermindert, dass keine Delamination der strukturierten Polymerschicht 34 von der strukturierten Polymerschicht 13 des Halbleiterwafers 32 auftritt und auch keine Delamination zwischen Halbleiterwafer 32 und strukturierter Polymerschicht 13 erfolgt.
  • Außerdem ist es möglich, den Halbleiterwafer 32 bis zur strichpunktierten Linie 39 zu dünnen, noch während der Hilfsträger 29 die Halbleiterbauteilpositionen 20 vor Beschädigungen schützt. Um die Adhäsion eines Hilfsträgers 29 zu der strukturierten Polymerschicht 34 zu vermindern, kann der Hilfsträger aus einem transparenten Kunststoff wie einem Acrylmaterial und/oder einem Glas bestehen, wobei zur Verminderung der Adhäsion eine zusätzliche Härtung des Polymers über eine UV-Bestrahlung, wie es in 21 gezeigt wird, durchgeführt werden kann.
  • 14 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 32 gemäß 13 nach Entfernen des Hilfsträgers 29. Aufgrund der Strukturierung der Polymerschicht 34 sind nun die Kontaktflächen 38 sowie die Sägespuren an den strichpunktierten Linien 28 frei zugänglich, während die mikroelektromechanischen Strukturen 4 durch das Hohlraumgehäuse 15 mit den Hohlräumen 10 und 11 geschützt sind.
  • 15 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 32 gemäß 14 nach Aufbringen von Außenkontaktflächen 17 für eine Oberflächenmontage. Anstelle der Außenkontaktflächen 17 kann auch zunächst eine UBM-Metallisierung auf den Kontaktflächen 38 durchgeführt werden, und anschließend können Außenkontaktflächen 17 in Form eines Lotdepots oder durch galvanische Abscheidung aufgebracht werden.
  • 16 zeigt schematische Querschnitte durch die weiteren Halbleiterbauelemente 30 . Diese Halbleiterbauelemente 30 unterscheiden sich von dem in 11 gezeigten Halbleiterbauelement lediglich dadurch, dass noch keine Außenkontakte auf den Außenkontaktflächen 17 angeordnet sind. Diese können jedoch noch auf jedes der Halbleiterbauelemente einzeln aufgebracht werden.
  • Bei einem Beispiel wie es 17 zeigt, werden jedoch die Außenkontakte 35 auf die Außenkontaktflächen 17 noch aufgebracht, bevor der Halbleiterwafer 32 in einzelne Halbleiterbauelemente 30 aufgetrennt wird. Entsprechend zeigt 17 einen schematischen Querschnitt durch den Halbleiterwafer 32, gemäß 15, nach Aufbringen von Lotkugeln 33 als Außenkontakte 35.
  • 18 zeigt einen schematischen Querschnitt durch Halbleiterbauelemente 30 gemäß 11. Komponenten mit gleichen Funktionen wie in 11 werden mit gleichen Bezugszeichen gekennzeichnet und in 18 nicht extra erörtert. Im Prinzip entsprechen die Bauelemente 30 der 18 dem Bauelement in 11.
  • Die 19 bis 21 zeigen schematische Querschnitte durch Komponenten bei der Herstellung des Halbleiterbauelements 30, gemäß 11, mittels einer weiteren Verfahrensvariante. Komponenten mit gleichen Funktionen wie in den 11 bis 18 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 19 zeigt einen schematischen Querschnitt durch einen aktiven Halbleiterwafer 32 mit Halbleiterchippositionen 20 und einem Hilfsträger 29 mit einer nicht strukturierten Polymerschicht 14. Diese Anordnung, gemäß 19, entspricht der Anordnung in 7, soweit es den Abdeckwafer 21 betrifft, der auch hier eine geschlossene, nicht strukturierte Polymerschicht 14 aufweist. Der Halbleiterwafer 32 hat jedoch an seiner aktiven Oberseite 6, zusätzlich zu den im ersten Ausführungsbeispiel gezeigten mikroelektromechanischen Strukturen 4, noch frei zugängliche Öffnungen der strukturierten Polymerschicht 13, die den Zugriff auf Kontaktflächen 38 zulassen.
  • 20 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 32, gemäß 19, nach Aufsetzen des Hilfsträgers 29 in Pfeilrichtung A. Dabei wird gleichzeitig über Temperatur unter Druck eine Vernetzung der strukturierten Polymerschicht 14 mit der strukturierten Polymerschicht 13 durchgeführt. Jedoch werden nach dem Entfernen des Hilfsträgers 29 auch die Kontaktanschlussflächen 38 sowie die Sägespuren 43 von der geschlossenen Polymerschicht 14 bedeckt.
  • 21 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 32, gemäß 20, nach Entfernen des Hilfsträgers 29 und nach Anordnen einer Belichtungsmaske 31 über der Oberseite 6 des Halbleiterwafers 32. Mit Hilfe einer derartigen Belichtungsmaske 31 kann die geschlossene Polymerschicht 14 nun strukturiert werden. Voraussetzung dafür ist jedoch, dass der in 20 gezeigte Temperschritt nicht zu einer vollständigen Vernetzung der Polymerschicht 14 führt, sondern eine Strukturierung durch photolithographische Maßnahmen zulässt. Dabei werden lediglich die Bereiche durch Belichtung in Pfeilrichtung B weiter vorvernetzt, die der Abdeckung 36 der mikroelektromechanischen Strukturen dienen, sodass die übrigen Flächen, die nicht weiter vernetzt wurden, entsprechend mit Lösungsmittel herausgelöst werden können. Weitere Strukturierungsmöglichkeiten der Polymerschicht 14 bestehen darin, eine Laserablation, eine fotostrukturierte Ätzlackschicht oder eine im Druckverfahren aufgebrachte Ätzlackschicht einzusetzen.
  • Bezugszeichenliste
  • 1
    Halbleiterbauelement (erste Ausführungsform)
    2
    Hohlraumstruktur
    3
    aktiver Halbleiterchip
    4
    mikroelektromechanische Struktur
    5
    Verdrahtungsstruktur
    6
    Oberseite des aktiven Halbleiterchips bzw. Halbleiterwafers
    7
    Wand
    8
    Wand
    9
    Wand
    10
    Hohlraum
    11
    Hohlraum
    12
    Deckel
    13
    Polymer
    14
    Polymerschicht
    15
    Hohlraumgehäuse
    16
    Durchkontakt
    17
    Außenkontaktfläche
    18
    Rückseite
    19
    Halbleiterwafer
    20
    Halbleiterchipposition
    21
    Abdeckwafer
    22
    Oberseite des Abdeckwafers
    23
    Abdeckchip
    24
    Oberseite des Abdeckchips
    25
    Unterseite des Abdeckchips
    26
    Blindlöcher
    27
    Wandstruktur
    28
    strichpunktierte Linie
    29
    Hilfsträger
    30
    Halbleiterbauelement (zweite Ausführungsform)
    31
    Belichtungsmaske
    32
    Halbleiterwafer (zweite Ausführungsform)
    33
    Lotkugeln
    34
    strukturierte Polymerschicht
    35
    Außenkontakt
    36
    Abdeckung
    37
    Leiterbahn
    38
    Kontaktfläche
    39
    strichpunktierte Linie
    40
    UBM-Metallisierung
    41
    Öffnung für Kontaktflächen
    42
    Öffnung für Sägespuren
    43
    Sägespuren
    A
    Pfeilrichtung
    B
    Pfeilrichtung
    d
    Dicke der Polymerschicht
    h
    Höhe des Hohlraums
    H
    Dicke des Halbleiterbauelements

Claims (28)

  1. Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur (2), wobei das Halbleiterbauelement (1) mindestens einen aktiven Halbleiterchip (3) mit einer mikroelektromechanischen Struktur (4) und einer Verdrahtungsstruktur (5) auf seiner Oberseite (6) aufweist, wobei die mikroelektromechanische Struktur (4) von Wänden (7, 8, 9) mindestens eines Hohlraums (10, 11) umgeben ist und auf den Wänden (7, 8, 9) eine Abdeckung (36) des Hohlraums (10, 11) angeordnet ist, die den Hohlraum (10, 11) abdeckt, wobei die Wände (7, 8, 9) ein photolithographisch strukturiertes ausgehärtetes Polymer (13) aufweisen und die Abdeckung (36) eine Schicht (14) mit einem gleichartigen ausgehärteten Polymer (13) aufweist, wobei Molekülketten des Polymers (13) der Wände (7, 8, 9) mit Molekülketten der Polymerschicht (14) der Abdeckung (36) miteinander zu einem formstabilen Hohlraumgehäuse (15) vernetzt sind, wobei die Verdrahtungsstruktur (5) mit der mikroelektromechanischen Struktur (4) auf der Oberseite (6) des aktiven Halbleiterchips (3) elektrisch in Verbindung steht, wobei der aktive Halbleiterchip (3) Durchkontakte (16) aufweist, die elektrisch mit der Verdrahtungsstruktur (5) auf der Oberseite (6) des Halbleiterchips (3) und mit Außenkontaktflächen (17) auf der Rückseite (18) des Halbleiterchips elektrisch in Verbindung stehen, und wobei die Durchkontakte (16) unterhalb von Abschnitten der Verdrahtungsstruktur (5) angeordnet sind, die durch die Wände (7, 8, 9) bedeckt sind.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Polymer (13) der Abdeckung (36) und der Wände (7, 8, 9) ein vollständig vernetztes Benzocyclobuten (BCB) aufweist.
  3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Polymer (13) der Abdeckung (36) und der Wände (7, 8, 9) ein vernetztes Polybenzoxazol (PBO) aufweist.
  4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Polymer (13) der Abdeckung (36) und der Wände (7, 8, 9) ein vernetztes Epoxid aufweist.
  5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Polymer (13) der Abdeckung (36) und der Wände (7, 8, 9) ein vernetztes Polyimid (PI) aufweist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontaktflächen (17) Lotkugeln (33) als Außenkontakte (35) aufweisen.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontaktflächen (17) lötbare Kontaktflächen oder Lotdepots als Außenkontakte (35) aufweisen.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement (1, 30) einen gedünnten aktiven Halbleiterchip (3) aufweist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mikroelektromechanische Struktur (4) ein BAW-Filter aufweist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mikroelektromechanische Struktur (4) ein SAW-Filter aufweist.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mikroelektromechanische Struktur (4) eine Mikromembran aufweist.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mikroelektromechanische Struktur (4) eine Vibrationszunge aufweist.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mikroelektromechanische Struktur (4) mindestens einen Mikroaktor aufweist.
  14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckung (36) einen selbsttragenden Deckel (12) mit einer Polymerschicht (14) aufweist, wobei der selbsttragende Deckel (12) einen passiven Halbleiterchip, einen Metallchip oder einen Kunststoffchip aufweist.
  15. Leistungshalbleiterelement nach Anspruch 14, dadurch gekennzeichnet, dass der selbsttragende Deckel (12) einen passiven gedünnten Halbleiterchip aufweist.
  16. Halbleiterbauelement nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass der selbsttragende Deckel (12) eine flächige Erstreckung aufweist, die der flächigen Erstreckung des aktiven Halbleiterchips (3) entspricht.
  17. Verfahren zur Herstellung von mehreren Halbleiterbauelementen, wobei das Verfahren folgende Verfahrensschritte aufweist: Herstellen eines Halbleiterwafers (19, 32) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (20); Aufbringen von mikroelektromechanischen Strukturen (4) und Verdrahtungsstrukturen (5) auf der Oberseite (6) des Halbleiterwafers (19, 32) in den Halbleiterchippositionen (20) ; Aufbringen von Wandstrukturen (7, 8, 9) eines Polymers, welche die mikroelektromechanischen Strukturen (4) in den Halbleiterchippositionen (20) umgeben; Vorhärten des Polymers unter Vorvernetzen der Kettenmoleküle des Polymers; Herstellen eines Abdeckwafers (21) aus einem Halbleiterwafer oder einem Metallwafer oder einem Kunststoffwafer oder einem Glaswafer; Beschichten des Abdeckwafers (21) mit einer Schicht (14, 34) aus einem zu dem Polymer der Wandstrukturen (7, 8, 9) gleichartigen Polymer als Abdeckung (36) für die Wände (7, 8, 9); Vorhärten des Polymers unter Vorvernetzen der Kettenmoleküle des Polymers, Aufbringen des Abdeckwafers (21) mit der vorgehärteten Polymerschicht (14, 34) auf den Halbleiterwafer (19, 32) mit vorgehärteter Wandstruktur(7, 8,9); Aushärten der aufeinander liegenden Polymere unter Vernetzung der Kettenmoleküle der Polymere zu Hohlräumen (10, 11) über den mikroelektromechanischen Strukturen (4); Auftrennen des Halbleiterwafers (19, 32) zu einzelnen Halbleiterbauelementen (1, 30), wobei nach oder vor dem Aufbringen der mikroelektromechanischen Strukturen (4) auf die Oberseite (22) des Halbleiterwafers (19) Durchkontakte (16) durch den Halbleiterwafer (19) hergestellt werden, und anschließend die Verdrahtungsstruktur (5) aufgebracht wird, welche die Durchkontakte (16) mit den mikroelektromechanischen Strukturen (4) elektrisch verbindet und wobei die Durchkontakte (16) unterhalb von Abschnitten der Verdrahtungsstruktur (5) hergestellt werden, die durch die Wandstrukturen (7, 8, 9) bedeckt werden.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Abdeckwafer (21) als Hilfsträger (29) eingesetzt wird, und vor dem Auftrennen des Halbleiterwafers (32) von diesem entfernt wird.
  19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Abdeckwafer (21) als selbsttragender Deckel (12) eingesetzt wird und mit dem Halbleiterwafer (19) zu einzelnen Halbleiterbauelementen (1) mit Abdeckchip (23) aufgetrennt wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass zum Aufbringen von Wandstrukturen (7, 8, 9) eines Polymers oder zum Strukturieren der Polymerschicht (14, 34) auf dem Abdeckwafer folgende Verfahrensschritte ausgeführt werden: - Aufsprühen oder Aufschleudern einer photolithographisch strukturierbaren Polymerschicht (13, 34), vorzugsweise aus Benzocyclobuten, auf die Oberseite (22) des Wafers, - photolithographisches Strukturieren der Polymerschicht (13, 34) zu Wandstrukturen (7, 8, 9) und/oder Abdeckstrukturen (36), welche die mikroelektromechanischen Strukturen (4) freilassen und umgeben bzw. abdecken; - Vorhärten der zu Wänden (7, 8, 9) bzw. zu Abdeckungen (36) strukturierten Polymerschicht (13, 34) unter Vorvernetzen der Kettenmoleküle der Wandstruktur (7, 8, 9) bzw. der Abdeckstruktur (36) aus einem Polymer bei einer Vorhärttemperatur.
  21. Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass zum Beschichten des Abdeckwafers (21) eine Polymerschicht (14) auf einen passiven Halbleiterwafer (21), einen Metallwafer oder einen Kunststoffwafer oder einen Glaswafer aufgesprüht oder aufgeschleudert und anschließend unter Vorvernetzen der Kettenmolekühle des Polymers bei einer Vorhärttemperatur vorgehärtet wird.
  22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass beim Aufbringen des Abdeckwafers (21) mit der vorgehärteten Polymerschicht (14) auf den Halbleiterwafer (19, 32) mit vorgehärteter Wandstruktur (7, 8, 9) ein zusätzlicher Druck auf die beiden Wafer (19, 21) ausgeübt wird.
  23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass beim Aushärten der aufeinander liegenden Polymere unter Vernetzung der Kettenmoleküle der Polymere ein zusätzlicher Druck auf die Wafer ausgeübt wird.
  24. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass vor dem Auftrennen des Halbleiterwafers (19, 32) mit Abdeckwafer (21) mindestens einer der Wafer mittels chemomechanischem Abtrag oder mittels Ätzabtrag oder mittels Laserabtrag gedünnt wird.
  25. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass vor dem Auftrennen des Halbleiterwafers (19) mit Abdeckwafer (21) zu einzelnen Halbleiterbauelementen (1) mit Abdeckchip (23) auf der Rückseite (18) des aktiven Halbleiterwafers (19) die Außenkontaktflächen (17) und/oder Außenkontakte im Bereich der Durchkontakte (16) angeordnet werden.
  26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass vor dem Auftrennen des Halbleiterwafers (19) mit Abdeckwafer (21) zu einzelnen Halbleiterbauelementen (1) auf der Rückseite (18) des aktiven Halbleiterwafers (19) eine Verdrahtungsstruktur mit Leiterbahnen und Außenkontaktflächen (17) aufgebracht wird, wobei die Leiterbahnen die Außenkontaktflächen (17) mit Durchkontakten (16) durch den Halbleiterwafer (19) elektrisch verbinden.
  27. Verfahren nach einem der Ansprüche 25 bis 26, dadurch gekennzeichnet, dass vor dem Auftrennen des Halbleiterwafers (19, 32) auf die Außenkontaktflächen (17) Lotkugeln (33) als Außenkontakte (35) aufgebracht werden.
  28. Verfahren nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, dass vor dem Auftrennen des Halbleiterwafers (19, 32) auf die Außenkontaktflächen (17) Lotdepots als Außenkontakte (35) aufgebracht werden.
DE102006005419.9A 2006-02-03 2006-02-03 Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben Expired - Fee Related DE102006005419B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006005419.9A DE102006005419B4 (de) 2006-02-03 2006-02-03 Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
US11/701,044 US7807506B2 (en) 2006-02-03 2007-02-01 Microelectromechanical semiconductor component with cavity structure and method for producing the same
US12/891,288 US8212344B2 (en) 2006-02-03 2010-09-27 Microelectromechanical semiconductor component with cavity structure and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006005419.9A DE102006005419B4 (de) 2006-02-03 2006-02-03 Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006005419A1 DE102006005419A1 (de) 2007-08-16
DE102006005419B4 true DE102006005419B4 (de) 2019-05-02

Family

ID=38265867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006005419.9A Expired - Fee Related DE102006005419B4 (de) 2006-02-03 2006-02-03 Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US8212344B2 (de)
DE (1) DE102006005419B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008032319B4 (de) 2008-07-09 2012-06-06 Epcos Ag Verfahren zur Herstellung eines MST Bauteils
DE102009029769B4 (de) * 2009-06-18 2011-11-17 Continental Automotive Gmbh Verfahren zur Herstellung eines elektronischen Bauteils mit einem mediendichten Kunststoffgehäuse
TWI489600B (zh) * 2011-12-28 2015-06-21 精材科技股份有限公司 半導體堆疊結構及其製法
US9826316B2 (en) * 2013-05-31 2017-11-21 Heptagon Micro Optics Pte. Ltd. MEMS microphone modules and wafer-level techniques for fabricating the same
ITTO20130889A1 (it) * 2013-10-31 2015-05-01 St Microelectronics Srl Metodo di fabbricazione di un assemblaggio di piastrine avente spessore ridotto e relativo assemblaggio di piastrine
JP2016174102A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体製造方法および積層体
US10329142B2 (en) * 2015-12-18 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
DE102018132644B4 (de) 2018-12-18 2020-08-06 RF360 Europe GmbH Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
US12002866B2 (en) * 2021-07-16 2024-06-04 Qorvo Us, Inc. Radio frequency devices with photo-imageable polymers and related methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
DE10256116A1 (de) 2002-11-29 2004-07-08 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
DE10310617A1 (de) 2003-03-10 2004-09-30 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US6809412B1 (en) 2002-02-06 2004-10-26 Teravictu Technologies Packaging of MEMS devices using a thermoplastic
DE10353767A1 (de) 2003-11-17 2005-06-30 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
DE69928978T2 (de) * 1998-03-02 2006-08-24 Hewlett-Packard Development Co., L.P., Houston Herstellen von Düsen aus Polymer mittels direkter Bilderzeugung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323051A (en) 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US6246456B1 (en) 1993-12-27 2001-06-12 Matsushita Electric Industrial Co., Ltd. Liquid-crystal panel of polymer dispersed type, method of manufacturing the same, and liquid-crystal display apparatus
EP0794616B1 (de) 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
US5923958A (en) 1998-05-28 1999-07-13 Pan Pacific Semiconductor Co., Ltd. Method for semiconductor chip packaging
US7049175B2 (en) 2001-11-07 2006-05-23 Board Of Trustees Of The University Of Arkansas Method of packaging RF MEMS
US6982470B2 (en) 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP3898666B2 (ja) 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3782405B2 (ja) 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69928978T2 (de) * 1998-03-02 2006-08-24 Hewlett-Packard Development Co., L.P., Houston Herstellen von Düsen aus Polymer mittels direkter Bilderzeugung
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US6809412B1 (en) 2002-02-06 2004-10-26 Teravictu Technologies Packaging of MEMS devices using a thermoplastic
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
DE10256116A1 (de) 2002-11-29 2004-07-08 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
DE10310617A1 (de) 2003-03-10 2004-09-30 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE10353767A1 (de) 2003-11-17 2005-06-30 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
US8212344B2 (en) 2012-07-03
US20110012214A1 (en) 2011-01-20
DE102006005419A1 (de) 2007-08-16

Similar Documents

Publication Publication Date Title
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
WO2009071637A2 (de) Mems package und verfahren zur herstellung
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE102011000530A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP1532681A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
EP2619792A1 (de) Multifunktionssensor als pop-mwlp
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102006032925A1 (de) Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
DE102006005994A1 (de) Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102007014363B4 (de) Halbleitermodul und Verfahren zu dessen Herstellung
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
EP3918885B1 (de) Trägeranordnung und verfahren zur herstellung einer trägeranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee