DE102007058951B4

DE102007058951B4 - MEMS Package

Info

Publication number: DE102007058951B4
Application number: DE102007058951.6A
Authority: DE
Inventors: Dr. Feiertag Gregor; Hans Krüger; Alexander Schmajew
Original assignee: SnapTrack Inc
Current assignee: SnapTrack Inc
Priority date: 2007-12-07
Filing date: 2007-12-07
Publication date: 2020-03-26
Anticipated expiration: 2027-12-08
Also published as: DE102007058951A1; US8674498B2; JP2011506106A; WO2009071637A2; WO2009071637A3; US20110006381A1; JP5574970B2

Abstract

MEMS Package- mit zumindest einem Chip, der auf seiner Oberseite MEMS Strukturen und elektrische Anschlussflächen aufweist,- mit einer Abdeckplatte, die ein Elastizitätsmodul von zumindest 20 GPa aufweist- mit einer ein Polymer umfassenden Rahmenstruktur, deren Material ein Elastizitätsmodul von maximal 5 GPa aufweist, und die zwischen Chip und Abdeckplatte so angeordnet ist, dass ein die MEMS Strukturen aufnehmender geschlossener Hohlraum ausgebildet ist,- mit löt- oder bondbaren elektrischen Kontakten, die auf der Rückseite des Chips oder auf der vom Chip weg weisenden Außenseite der Abdeckplatte angeordnet sind,- bei dem die elektrischen Anschlussflächen mittels elektrischer Verbindungsstrukturen elektrisch leitend mit den Kontakten verbunden sind,- bei dem die elektrischen Verbindungsstrukturen zwischen einer der Oberflächen von Chip und Abdeckplatte aus dem Hohlraum hinaus verlaufen und um eine Kante des Chips oder der Abdeckplatte herum geführt sind, so dass innerhalb des Hohlraums keine leitfähig befüllten Löcher in der Abdeckplatte oder im Chip vorhanden sind.

Description

MEMS Bauelemente (Micro Electro Mechanical System) benötigen in der Regel ein Hohlraumgehäuse, so dass ihre mechanisch beweglichen Bauelementstrukturen nicht in ihrer Aktivität behindert werden. Für SAW (Surface Acoustic Wave), FBAR (Thin Film Bulk Acoustic Resonator) und andere MEMS Bauelemente kann dabei eine Flip Chip Anordnung verwendet werden, bei der der Chip über Bumps mit einem Substrat verbunden wird. Zwischen Substrat und Chip bildet sich ein Hohlraum aus und schützt so die Bauelementstrukturen.
Zur weiteren Miniaturisierung werden Hohlraumgehäuse ohne Substrat benötigt, die eine weitere Miniaturisierung der Gehäuseabmessungen und insbesondere der Bauteilhöhe ermöglichen.
Aus der Druckschrift DE 10 2004 040 465 A1 ist eine Pufferschicht bekannt, die auf einem Substrat gebildet wird und dann elektronische Einrichtungen auf die Pufferschicht gepackt werden. Mittels der Pufferschicht können insbesondere die Planarisierung für Flip-Chip-Bonden verbessert und negative Effekte des Packungsprozesses vermieden werden.
Aus der Druckschrift US 6 448 635 B1 ist eine Montagevorrichtung bekannt, die folgendes umfasst: einen Chip mit einer Bodenfläche mit einem aktiven Bereich, der sich zwischen der Bodenfläche und einer ersten und einer zweiten Bondinsel befindet, die auf der Bodenfläche außerhalb des aktiven Bereichs vorgesehen sind; ein Substrat mit einer oberen Oberfläche und vorstehenden elektrischen Kontakten, die elektrisch mit der ersten und der zweiten Bondinsel gekoppelt sind, und eine erste Einkapselung, die einen Umfang des Chips umgibt, wobei die erste Einkapselung, die Unterseite des Chips und die Oberseite des Substrats einen freien Raum definieren. Die erste Einkapselung erstreckt sich vom Umfang des Chips nach innen in Richtung des aktiven Bereichs, berührt jedoch nicht den aktiven Bereich.
Aus der Druckschrift WO 2006/ 102 351 A1 ist eine mikroelektronische Vorrichtung bekannt die folgendes umfasst: einen Chip mit einer Vorderseite und einer Rückseite, wobei die Vorderseite einen aktiven Bereich und eine Vielzahl von Kontakten aufweist, die an der Vorderseite außerhalb des aktiven Bereichs freiliegen. Die Vorrichtung umfasst ferner einen Deckel, der über der Vorderseite liegt. Der Deckel weist Kanten auf, die den Deckel begrenzen, wobei mindestens eine der Kanten einen oder mehrere äußere Abschnitte und eine oder mehrere Ausnehmungen aufweist, die sich von den äußeren Abschnitten seitlich nach innen erstrecken, wobei die Kontakte mit den Ausnehmungen ausgerichtet sind und durch diese hindurch freiliegen.
Aus der Druckschrift EP 1 405 822 A2 ist ein Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur bekannt. Das Verfahren geht zunächst von einer ersten Basis aus, die auf zumindest einem Teilbereich einer Hauptfläche derselben eine photolithographisch strukturierbare Schicht aufweist. Diese wird strukturiert, um einen Deckel für die mikromechanische Struktur zu erhalten. Ferner wird ein Chip mit der mikromechanischen Struktur bereitgestellt, die an einer Hauptfläche des Chips zwischen ersten Kontaktelementen angeordnet ist. Eine zweite photolithographisch strukturierbare Schicht wird auf zumindest einem Teilbereich der Hauptfläche des Chips aufgebracht und zur Erzeugung einer von einer Wand umgebenen Ausnehmung in derselben im Bereich der mikromechanischen Struktur und zum Freilegen der ersten Kontaktelemente strukturiert. Danach werden die erste Basis und der Chip derart zusammengefügt, dass die mikromechanische Struktur und der Deckel einander zugewandt und zueinander ausgerichtet sind, so dass die Ausnehmung durch den Deckel abgeschlossen wird. Entfernen der ersten Basis führt zu einem Chip mit Auf-Chip-Hohlraum. Danach werden eine zweiten Basis und der Chip derart zusammengefügt, dass die ersten Kontaktelemente mit der zweiten Basis über eine leitfähige Struktur verbunden werden. Danach wird die zweite Basis zum Freilegen der leitfähigen Struktur entfernt.
Aufgabe der vorliegenden Erfindung ist es daher, ein MEMS Package anzugeben, welches eine weitere Miniaturisierung zulässt und welches einfach herstellbar ist.
Diese Aufgabe wird durch ein MEMS Package mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus weiteren Ansprüchen.
Es wird vorgeschlagen, das erforderliche Hohlraumgehäuse nicht wie bisher hauptsächlich durch einen Flip Chip Prozess auszubilden, bei dem sich der Hohlraum zwischen Chip und einem mechanisch stabilen Substrat ausbildet. Vielmehr wird ein MEMS Package vorgeschlagen, bei dem auf dem Chip, der auf seiner Oberseite MEMS Strukturen trägt, eine angepasste Abdeckung erzeugt wird, die zwischen Chip und Abdeckung einen Hohlraum schafft.
Die Abdeckung besteht im Wesentlichen aus einer relativ starren Abdeckplatte mit einem Elastizitätsmodul von zumindest 20 GPa und einer ein Polymer umfassenden Rahmenstruktur, die so zwischen Chipoberseite und Abdeckplatte angeordnet wird, dass ein die MEMS Strukturen aufnehmender geschlossener Hohlraum ausgebildet wird.
Die elektrischen Anschlüsse für das MEMS Bauelement werden auf einer Außenseite des MEMS Package vorgesehen. So können entweder auf der Rückseite des Chips oder auf der vom Chip wegweisenden Außenseite der Abdeckplatte löt- oder bondbare elektrische Kontakte angeordnet werden, die über eine oder mehrere elektrische Verbindungsstrukturen mit der zumindest einen Anschlussfläche des MEMS Bauelements elektrisch leitend verbunden werden.
Die Abdeckplatte mit dem relativ hohen Elastizitätsmodul gewährleistet auch bei einer relativ geringen Dicke von beispielsweise weniger als 100 µm eine ausreichende Tragfähigkeit auch gegenüber einem Moldprozess, bei dem das Package auf der Modulstufe, also nach der Befestigung auf einer Leiterplatte oder einem Zwischenträger mit einer Kunststoffmasse verkapselt wird. Das vorgeschlagene Package ist auch bei der genannten Schichtdicke von weniger als 100 µm der Abdeckplatte gegenüber hohen Drucken bis beispielsweise bis 150 bar bei gleichzeitig hohen Temperaturen bis 200 Grad Celsius stabil. Die Bauelementfunktionen und insbesondere die ungestörte Beweglichkeit der mikromechanischen Komponenten wird dabei nicht gestört.
Das vorgeschlagene Package kann in Waferverbund erzeugt und als echtes Wafer Level Package hergestellt werden.
Das Material der Rahmenstruktur umfasst ein Polymer und weist ein gegenüber der Abdeckplatte geringeres Elastizitätsmodul von maximal 5 GPa auf, das ausreichend gering ist, um gegebenenfalls zwischen Chip und Abdeckplatte auftretende Spannungen innerhalb der Rahmenstruktur zu kompensieren. Die verbleibende Elastizität der Rahmenstruktur gewährleistet auch eine gewisse Druckunempfindlichkeit vertikal zur Chipoberfläche, da die Rahmenstruktur leichte Verformungen noch aufnehmen kann.
Die Abdeckplatte ist aus einem starren Material oder umfasst ein starres Material, welches ausgewählt ist aus Glas, Keramik, kristallinen oder polykristallinen Verbindungen oder Halbleitern. Kriterien für die Auswahl eines geeigneten Materials für die Abdeckplatte können sein: Das thermische Verhalten, der Preis, die Verfügbarkeit, die Strukturier- und Verarbeitbarkeit sowie mechanische Stabilität und Kompatibilität zum Chipmaterial.
Um Kurzschlüsse zu vermeiden, umfasst die Abdeckplatte zumindest eine Schicht eines elektrisch isolierenden oder halbleitenden Materials oder ist ausschließlich aus einem solchen gefertigt.
Um das Aufbauen thermischer Verspannungen bei Temperaturwechseln zu vermeiden, sind Abdeckplatte und Chip vorzugsweise aus dem gleichen Material gefertigt. Ein mit akustischen Wellen arbeitendes MEMS Bauelement auf einem Substrat aus Lithiumtantalat, Lithiumniobat oder Quarz bildet daher zusammen mit einer Abdeckpatte aus dem entsprechenden gleichen Material ein vorteilhaftes gegen thermische Verspannungen weitgehend unempfindliches MEMS Package. Ein MEMS Bauelement auf der Basis von Silizium, Germanium oder Keramik kann ebenfalls vorteilhaft mit einer aus dem gleichen Material gefertigten Abdeckplatte zu einem erfindungsgemäßen MEMS Package verkapselt werden.
Die Rahmenstruktur aus Polymer ist vorzugsweise auf die Verarbeitbarkeit, insbesondere auf einfache Aufbringung und Strukturierung optimiert. Vorteilhaft ist die Rahmenstruktur aus einem fotostrukturierbaren Material, vorzugsweise einem Fotoresist aufgebaut, der sich direkt durch Belichtung und Entwicklung strukturieren lässt. Das Material für die Rahmenstruktur kann dabei in flüssiger oder pastöser Form aufgebracht und gegebenenfalls planarisiert werden. Möglich ist es jedoch auch, eine fotostrukturierbare Folie aufzubringen und insbesondere aufzulaminieren. Zur Strukturierung kann der ganzflächig aufgebrachte Fotoresist scannend und beispielsweise mit einem Laser belichtet werden. Möglich ist es jedoch auch, ein bildgebendes optisches Verfahren zu verwenden, insbesondere eine Belichtung über eine Maske.
Die Kontakte des Packages können an der Außenseite der Abdeckplatte angeordnet sein. Dabei können die Verbindungsstrukturen in Form von Metallisierungen um die Seitenkante der Abdeckplatte herumgeführt werden. Möglich ist es jedoch auch, die Verbindungsstrukturen durch die Abdeckplatte hindurchzuführen. In diesem Fall ist es vorteilhaft, vorab entsprechende Löcher in der Abdeckplatte vorzusehen oder Löcher nach dem Herstellen des Hohlraums zu bohren oder zu ätzen und diese anschließend mit einem leitfähigen Material zu befüllen.
Vorteilhaft werden die Löcher im Bereich der Rahmenstruktur vorgesehen, um keine zusätzliche Undichtigkeit des Hohlraums mit den MEMS Strukturen und damit eine zusätzliche Quelle für eindringende Feuchtigkeit zu verursachen, die eine Korrosion der MEMS Strukturen begünstigen könnte.
Die Kontakte können aber auch auf der Unterseite des Chips, also auf der den MEMS Strukturen gegenüberliegenden Außenseite des Chips angeordnet sein. Dann sind die elektrischen Verbindungsstrukturen vorzugsweise um die Seitenkanten des Chips herumgeführt. Verbindungsstrukturen durch den Chip hindurch sind zwar möglich aber meist nicht vorteilhaft.
Die Verbindungsstruktur zwischen den innerhalb des Hohlraums auf dem Chip angeordneten Anschlussflächen und den auf einer Außenseite des MEMS Package angeordneten elektrischen Kontakten kann eine Leiterbahn umfassen. Diese ist entweder auf der Chipoberseite oder auf der Innenseite der Abdeckplatte aufgebracht und verläuft dementsprechend zwischen der jeweiligen Oberfläche und der Rahmenstruktur aus dem Hohlraum hinaus.
Eine sichere Kontaktierung der Verbindungsstruktur mit einer Metallisierung auf der Oberfläche des Chips wird begünstigt, wenn die Kante der Abdeckplatte gegenüber der Kante des Chips zurückgezogen ist, so dass in einer Draufsicht auf die Abdeckplatte an zumindest einer Kante ein schmaler Streifen der Chipoberfläche sichtbar bleibt. Ein Teil der Verbindungsstruktur kann dann in einfacher Weise sowohl auf diesen Randbereich als auch auf die Abdeckung aufgebracht werden. Dabei ist es möglich, dass die elektrischen Kontakte auf der Abdeckplatte aus der Metallisierung der Verbindungsstruktur und zusammen mit dieser hergestellt werden.
Analog kann auch die Kante des Chips aber auch gegenüber der Kante der Abdeckplatte zurückgezogen sein. Bei einer Anordnung der Kontakte auf der Rückseite des Chips können dann die Verbindungsstrukturen sowohl auf die Chiprückseite als auch auf die im Bereich zumindest einer Kante freiliegende Unterbeziehungsweise Innenseite der Abdeckplatte aufgebracht werden.
In den beiden Fällen mit einer zurückgezogenen Kante sind für die Herstellung der Verbindungsstrukturen auf zwei unterschiedlichen Ebenen Aufbringverfahren bevorzugt, mit denen gleichzeitig auch die vertikalen Abschnitte der Verbindungsstruktur hergestellt werden können, um den Höhenunterschied von der Chipoberseite zur Außenseite Abdeckplatte beziehungsweise von der Unterseite der Abdeckplatte auf die Rückseite des Chips elektrisch leitend zu überbrücken.
Die Verbindungsstrukturen können in einem oder mehreren Schritten gefertigt sein. Insbesondere ist es möglich, vor dem Herstellen des Packages Abschnitte der Verbindungsstrukturen auf einer Oberfläche des Chips und/oder der Abdeckplatte aufzubringen und in einem späteren Schritt noch die Abschnitte der Verbindungsstruktur zu erzeugen, die die beiden planen Abschnitte verbinden.
Die vertikalen Abschnitte der Verbindungsstruktur können auch zum Teil im Inneren des Hohlraums angeordnet sein und insbesondere entlang der nach innen weisenden Kanten der Rahmenstruktur verlaufen. Dies ist beispielsweise durch eine geeignete Metallisierung der Rahmenstruktur und anschließende Strukturierung möglich.
Die mechanische Stabilität der Abdeckplatte ermöglicht es, auf der zum Hohlraum weisenden Innenoberfläche der Abdeckplatte zu passiven Bauelementstrukturen strukturierte Metallisierungen zu erzeugen und elektrisch mit dem MEMS Bauelement beziehungsweise den Bauelementstrukturen auf dem Chip zu verschalten. Mit diesen passiven Bauelementstrukturen können Leiterbahnen, Widerstände, Kapazitäten und Induktivitäten realisiert sein.
Insbesondere bei einem Package, bei dem Chip und Abdeckplatte aus dem gleichen Material bestehen, können auch komplexere Bauelementstrukturen auf der zum Hohlraum weisenden Oberfläche der Abdeckplatte realisiert werden. Ist das MEMS Bauelement beispielsweise ein elektroakustisches Bauelement mit einem Piezosubstrat, kann eine Abdeckplatte aus einem Piezomaterial verwendet und ebenfalls mit elektroakustischen Strukturen versehen werden, die dann ebenfalls innerhalb des Hohlraums angeordnet und so geschützt werden können.
Von Vorteil ist es, wenn die Rahmenstruktur des MEMS Packages zwischen der Abdeckplatte und dem Chip eine zusätzliche Stufe ausbildet, so dass die Außenkante der Rahmenstruktur also unter der Außenkante des Chips oder der Abdeckplatte übersteht. In einer solchen Variante kann ein Teil der Verbindungsstrukturen auch auf dieser überstehenden Rahmenstrukturkante aufgebracht sein.
In einer weiteren Variante weist zumindest eine der genannten Kanten einen mehrfach gekrümmten oder mehrfach geknickten Verlauf auf. Auf diese Weise wird eine höhere Verarbeitungssicherheit erzielt, da die relative laterale Anordnung der beiden Kanten zueinander nun mit einer größeren Toleranz möglich ist. Auch wenn die beiden Kanten sich dann ein- oder mehrmals schneiden, wird dennoch ermöglicht, dass zumindest ein Teil der überstehenden oder der zurückgezogenen Kante in der Draufsicht frei liegt und einer Beschichtung mit Abschnitten einer Verbindungsstruktur zugängliche ist.
In einer weiteren Variante ist es möglich, die Rahmenstruktur aus einem anisotrop und zwar nur vertikal zur Chipoberfläche elektrisch gut leitenden Material zu fertigen. Dies ermöglicht eine ausschließlich vertikale Stromleitung durch die Rahmenstruktur, so dass parallel mehrere Strompfade der Verbindungsstruktur durch die Rahmenstruktur geführt werden können, ohne dass diese gegeneinander isoliert werden müssten, da lateral eine nur geringe oder gar keine Leitfähigkeit besteht.
Mit einer solchen Rahmenstruktur gelingt es, Metallisierungen auf der Unterseite der Abdeckplatte mit solchen auf der Chipoberfläche elektrisch leitend zu verbinden. Der verbleibende vertikale Abschnitt der Verbindungsstruktur hin zu den elektrischen Kontakten auf einer äußeren Oberfläche kann dann entweder um die Kanten herum oder durch Chip oder Abdeckplatte hindurch erfolgen. Letzteres ist bei einem elektrisch leitfähigen Rahmen einfacher möglich, da die Löcher in der Abdeckplatte dann bezüglich der Tiefe mit größerer Toleranz erzeugt werden können. Die entsprechende Bohrung durch die Abdeckplatte kann dann in einer beliebigen Höhe innerhalb der Rahmenstruktur enden und dennoch in allen Fällen eine elektrisch leitende Verbindung herstellen.
Eine elektrisch anisotrop leitende Rahmenstruktur kann ein vorzugsweise komprimierbares, elektrisch isolierendes Polymer umfassen, das mit elektrisch leitfähigen Partikeln gefüllt ist. Im Herstellverfahren kann dieses Material dann uniaxial so zusammengedrückt werden, dass zwischen leitfähigen Partikeln entlang der Achse, in der Druck ausgeübt wurde, die elektrische Leitung über einen Druckkontakt hergestellt wird.
In weiterer Ausgestaltung können innerhalb des von der Rahmenstruktur umgebenen Bereichs, also innerhalb des Hohlraums Stützstrukturen angeordnet sein, die sich an Abdeckplatte und Chip abstützen. Diese Stützstrukturen können säulenförmig oder in Form von Stegen ausgebildet sein stützen sich am Chip in solchen Bereichen ab, die keine mechanisch beweglichen oder schwingenden Bauelementstrukturen tragen. Sie sind vorzugsweise zusammen mit der Rahmenstruktur erzeugt und aus dem gleichen Material gefertigt. Damit gelingt es, auch großflächigere Packages mechanisch zu stabilisieren, ohne dass es zu einem Einbruch der Abdeckplatte in der Mitte der von der Rahmenstruktur umschlossenen Fläche und damit zu einem Kontakt oder einer Beschädigung der MEMS Bauelementstrukturen kommt.
Beim vorgeschlagenen MEMS Package ist es vorteilhaft, metallische Bauelementstrukturen auf der Oberseite des Chips, oder allgemein im Inneren des Hohlraums verlaufende metallische Bauelementstrukturen mit einer vorzugsweise dünnen Passivierungsschicht einer Schichtdicke von z.B. kleiner 5 µm und insbesondere kleiner 100 nm abzudecken. Die Passivierungsschicht kann ein anorganisches Material umfassen, welches mit einem entsprechendem Schichtbildungsverfahren zusätzlich auf die Bauelementstrukturen aufgebracht wird. Möglich ist es jedoch auch, die Oberfläche metallischer Bauelementstrukturen chemisch reaktiv zu verändern und dabei in eine elektrisch isolierende Oberflächenschicht zu überführen. Dazu sind insbesondere Oxide und Nitride geeignet, die beispielsweise in einem sauerstoff- oder stickstoffhaltigen, auf die metallischen Bauelementstrukturen einwirkenden Plasma erzeugt werden können. Möglich ist es jedoch auch, metallische Bauelementstrukturen anodisch oder durch Ionenbeschuss reaktiv an der Oberfläche zu verändern und so eine Passivierungsschicht zu erzeugen.
Mit einer Passivierungsschicht versehene Bauelementstrukturen weisen eine erhöhte Stabilität gegenüber einer Korrosion auf und führen zu einer längeren Lebensdauer des Bauelements.
Möglich ist es auch, die Korrosionsbeständigkeit des MEMS Bauelements dadurch zu erhöhen, indem die Rahmenstruktur mit einer anorganischen Beschichtung versehen wird, die die Diffusion von Feuchtigkeit hemmt. Eine solche Beschichtung wird vorzugsweise zumindest auf die Außen- oder Innenseite der Rahmenstruktur aufgebracht. Beispielsweise kann die Rahmenstruktur zunächst auf einer Oberfläche, insbesondere auf der Chipoberfläche erzeugt und dann anschließend mit einer solchen feuchtigkeitshemmenden Beschichtung versehen werden. Wird diese ganzflächig aufgebracht, so kann diese in einem anschließenden Strukturierungsprozess zumindest im Bereich der Bauelementstrukturen wieder entfernt werden. Möglich ist es jedoch auch, eine ganzflächige Passivierungsschicht sowohl auf die Bauelementstrukturen als auch auf die Rahmenstruktur aufzubringen und dort zu belassen, um die Feuchtigkeitsdichte des MEMS Packages weiter zu erhöhen.
Die Funktionalität des MEMS Packages kann weiter erhöht werden, wenn auf der Außenfläche, die die Kontakte aufweist, darüber hinaus noch ein möglichst großflächiges zur Wärmeableitung dienendes thermisches Pad aufgebracht wird. Dieses Pad kann allein der Wärmeableitung dienen und wird beim Montieren des MEMS Packages auf ein Substrat, eine Leiterplatte oder eine Schaltungsumgebung vorzugsweise ebenfalls mit einer Metallisierung verbunden. Dazu benötigt das thermische Pad keine elektrische Verbindung zu einer Bauelementstruktur. Möglich ist es jedoch, das thermische Pad mit einem Masseanschluss des Bauelements zu verbinden und über das thermische Pad den Masseanschluss des MEMS Package mit der äußeren Schaltungsumgebung vorzunehmen.
Die Wärmeableitung aus dem MEMS Package heraus wird weiter erleichtert, wenn thermische Vias vorgesehen werden, die vorzugsweise durch die Abdeckplatte geführt sind. Solche Vias können bündelweise parallel durch Chip oder Abdeckplatte führen und verbinden einen Wärmeerzeuger mit einer außerhalb des MEMS Package angeordneten Wärmesenke, z.B. mit einer Metallisierung großer Wärmekapazität, die z.B. auf einer Leiterplatte angeordnet sein kann. Die thermischen Vias können auch in dem zwischen Chip und Abdeckplatte eingeschlossenen Hohlraum enden und dort sich stauende Wärme ableiten. Sie können elektrisch leitend und mit einem Potenzial z.B. mit Massepotenzial verbunden sein oder ohne jegliche elektrische Verbindung zur MEMS Struktur sein.
Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein der Veranschaulichung der Erfindung sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Den Figuren lassen sich daher weder absolute noch relative Maßangaben entnehmen.

1 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem elektrische Verbindungsstrukturen von der Oberfläche des Chips außerhalb des Hohlraums über die Kante der Abdeckung hin zu Kontakten auf der Rückseite der Abdeckung geführt sind.
2 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die Verbindungsstrukturen um die Kante des Chips herum auf die Chiprückseite zu den Kontakten geführt sind.
3 zeigt ein MEMS-Package, bei dem die Verbindungsstrukturen vom Chip durch die Rahmenstruktur und die Abdeckplatte hindurch zu den Kontakten auf der Rückseite der Abdeckplatte geführt sind.
4 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die elektrischen Verbindungsstrukturen vom Chip durch die Rahmenstruktur auf die Innenseite der Abdeckung und außerhalb des Hohlraums über die Chipkante hin zu Kontakten auf der Unterseite des Chips geführt sind.
5 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die Verbindungsstrukturen ähnlich wie in 1 angeordnet sind, die Chipkante aber über die Abdeckplatte vorsteht.
6 zeigt ein MEMS-Package im schematischen Querschnitt, bei dem die Kontakte auf der Chipunterseite angeordnet sind und bei dem die Außenkante der Abdeckplatte über den Chip übersteht.
7 zeigt verschiedene Verfahrensstufen bei der Herstellung eines MEMS-Package gemäß einem ersten Ausführungsbeispiel.
8 zeigt im schematischen Querschnitt verschiedene Verfahrensstufen eines zweiten Ausführungsbeispiels.
9 zeigt ein MEMS-Package in perspektivischer Draufsicht.

1 zeigt ein MEMS-Package 1 im schematischen Querschnitt. Das MEMS-Bauelement kann beliebigen Typs und beliebiger Struktur sein. Gemeinsam ist allen Ausführungen jedoch der Chip CH, vorzugsweise aus einem kristallinen Material, auf der Oberfläche des Chips CH aufgebrachte MEMS-Strukturen MS und ebenfalls auf der Oberfläche des Chips angeordnete elektrische Anschlussflächen zur Kontaktierung der MEMS-Strukturen MS. Das MEMS-Package umfasst eine Abdeckplatte AP, die mit dem Chip CH und einer dazwischen angeordneten Rahmenstruktur RS zusammen in Sandwichbauweise einen festen Verbund ergibt. Die Rahmenstruktur folgt den Kanten des Chips oder der Abdeckplatte und liegt fest auf Chip und Abdeckplatte auf. Sie umschließt die MEMS-Strukturen MS und bildet dabei einen Hohlraum HR aus, der die MEMS-Strukturen MS aufnimmt.
Das MEMS-Package 1 weist auf der Außenseite der Abdeckplatte AP elektrische Kontakte KO auf, die über eine Verbindungsstruktur VS mit den Anschlussflächen AF des Chips verbunden sind. In der Ausführung gemäß 1 ist die Verbindungsstruktur bei der Anschlussfläche beginnend um die Rahmenstruktur und die Außenkante der Abdeckplatte herum nach oben auf die Oberseite der Abdeckplatte geführt. In der Figur sind die Außenkanten von Abdeckplatte, Rahmenstruktur und Chip fluchtend dargestellt. Möglich ist es jedoch auch, dass in dieser Ausgestaltung der Verbindungsstruktur der Chip und/oder die Rahmenstruktur seitlich unter der Abdeckplatte hervorsteht.
2 zeigt eine Ausführung, bei der die Kontakte KO auf der Rückseite des Chips CH angeordnet sind. Die elektrischen Verbindungsstrukturen laufen von der die MEMS-Strukturen MS und die Anschlussflächen AF tragenden Chipoberseite um die Außenkante des Chips herum hin zu den Kontakten KO. Die Verbindungsstrukturen VS und Kontakte KO können ein- und insbesondere mehrschichtig aufgebaut sein. Die Kontakte KO können gegenüber den Verbindungsstrukturen VS verstärkt sein und insbesondere eine bond- oder lötbare Schicht aufweisen.
3 zeigt eine weitere Ausführung eines MEMS-Package 1 im schematischen Querschnitt. Hierbei sind die Kontakte KO wieder auf der Außenseite der Abdeckplatte AP angeordnet. Die Verbindung zwischen Kontakten KO und Anschlussflächen AF auf der Oberseite des Chips CH erfolgt über Durchkontaktierungen, die durch die Abdeckplatte AP und die Rahmenstruktur RS hindurch hin zu der unter der Rahmenstruktur (zwischen Rahmenstruktur und Chip) angeordneten Anschlussfläche AF verlaufen. Da die in Form einer Durchkontaktierung ausgeführte Verbindungsstruktur durch die Rahmenstruktur RS geführt ist, bleibt der Hohlraum HR verschlossen. Die Durchkontaktierungen durch die Abdeckplatte können vor dem Aufbringen der Abdeckplatte oder nach der Herstellung des Sandwichs erzeugt und mit einem leitfähigen Material befüllt werden. Diese Variante hat den Vorteil, dass die Rahmenstruktur zumindest entlang ihrer kompletten Außenkante dicht sowohl auf der Oberseite des dort planen Chips CH als auch auf der Innenseite der Abdeckung AP anliegen kann, ohne dass die Abdichtung des Hohlraums HR durch unter der Rahmenstruktur verlaufende elektrische Leiterbahnen oder Verbindungsstrukturen unterbrochen ist. Die Durchkontaktierung durch die Rahmenstruktur RS beziehungsweise derjenige Teil der Verbindungsstruktur VS, der vertikal durch die Rahmenstruktur RS führt, kann entfallen, wenn die Rahmenstruktur anisotrop elektrisch leitend eingestellt ist und eine Stromleitfähigkeit ausschließlich normal zur Oberfläche des Chips aufweist. Eine anisotrope Leitfähigkeit wird beispielsweise durch eine Rahmenstruktur realisiert, die eine elektrisch isolierende Kunststoffmatrix aufweist, in die elektrisch leitende Partikel eingebettet sind. Vorteilhaft sind die Partikelgrößen der Höhe der Rahmenstruktur angepasst. Alternativ wird eine elektrisch leitende Verbindung übereinander angeordneter Partikel durch Kompression der Rahmenstruktur normal zur Oberfläche erzeugt.
4 zeigt eine Ausführungsform eines MEMS-Packages, bei der die Kontakte KO auf der Rückseite des Chips CH angeordnet sind. Die Verbindungsstrukturen VS umfassen jedoch einen Abschnitt, der von der Oberseite des Chips und dort von den Anschlussflächen AF beginnend zunächst auf die Innenseite der Abdeckplatte AP führt. Auf der Innenseite der Abdeckplatte AP verläuft die Verbindungsstruktur „unter“ der Rahmenstruktur RS hindurch nach außen und wird über den Rahmen und die Außenkante des Chips CH hin zu den Kontakten KO geführt. Der Abschnitt der Verbindungsstruktur VS von der Chipoberseite bis zur Abdeckplatteninnenseite kann wie in der Figur links dargestellt über eine Durchkontaktierung innerhalb der Rahmenstruktur RS erfolgen. Möglich ist es jedoch auch, über den Anschlussflächen AF Kontaktstrukturen zu erzeugen, mit denen eine Verbindung quer durch den Hohlraum ermöglicht wird. Solche Kontaktstrukturen können in Form von Bumps oder strukturierten Metallisierungen ausgebildet sein, wie es beispielsweise im rechten Teil der 4 dargestellt ist. Die Kontaktstrukturen können zum Beispiel säulen- oder stegförmig ausgebildet sein.
5 zeigt eine weitere Ausführung, bei der die Rahmenstruktur RS so auf der Oberseite des Chips CH aufsitzt, dass zumindest Teile der Anschlussfläche AF auf der Chipoberseite außerhalb der Rahmenstruktur verbleiben. Die Verbindungsstrukturen VS verbinden die Anschlussfläche um die Außenkante der Abdeckplatte AP herum mit den Kontakten KO auf der Außenseite der Abdeckplatte. Diese Ausführungsform zeichnet sich dadurch aus, dass die elektrisch leitende Verbindung zwischen Anschlussflächen und Verbindungsstruktur einfacher herzustellen ist, beispielsweise durch ein Metallisierungsverfahren, mit dem auch vertikale Kanten metallisiert und strukturiert werden können.
6 zeigt eine weitere Ausführung, bei der die Außenkante der Abdeckplatte AP über die Rahmenstruktur RS, und die Rahmenstruktur über die Chipkante hervorsteht, so dass sich eine gestufte Anordnung ergibt. Die Kontakte KO sind auf der Rückseite des Chips CH angeordnet. Die Verbindungsstrukturen VS umfassen hierbei einen Abschnitt, der auf der in der Figur nach unten weisenden Oberfläche der Rahmenstruktur RS aufliegt. Darüber hinaus können wahlweise wie in der 6 dargestellt elektrisch leitende Strukturen auf der nach innen weisenden Oberfläche der Abdeckplatte AP aufgebracht sein und zwischen Rahmenstruktur und Abdeckplatte hin zur überstehenden Kante der Abdeckplatte AP geführt sein. Auf diese Weise ist es möglich, Verbindungsstrukturen sowohl hin zu den Anschlussflächen AF des Chips als auch zu Metallisierungen auf der Innenseite der Abdeckplatte AP zu führen und diese mit getrennten oder gemeinsamen Kontakten KO auf der Rückseite des Chips CH zu verbinden.
7 zeigt ein beispielhaftes Verfahren zur Herstellung eines MEMS-Packages anhand von Querschnitten während unterschiedlicher Verfahrensstufen. 7a zeigt den einen MEMS-Chip umfassenden Ausschnitt eines MEMS Wafers CW mit darauf aufgebrachten MEMS-Strukturen. Die MEMS-Strukturen sind elektrisch über Anschlussflächen AF auf der Oberfläche des Chips verbunden. Das Verfahren kann auch mit einem einzelnen MEMS-Chip durchgeführt werden. Vorteilhaft wird das Verfahren jedoch auf Waferebene durchgeführt, wobei in einem Bauelementwafer CW eine Vielzahl gleicher oder unterschiedlicher MEMS-Bauelemente parallel nebeneinander hergestellt wird. In der 7a ist eine SAW-Bauelement (Surface Acoustic Wave) angedeutet, dessen MEMS-Strukturen MS beispielsweise als Interdigitalwandler oder Reflektoren in Form entsprechend strukturierter Metallisierungen ausgeführt sind.
Pro MEMS-Bauelement wird nun eine Rahmenstruktur RS auf der Oberfläche des Bauelementwafers CW erzeugt, die die MEMS-Strukturen MS jeweils eines MEMS-Bauelements umschließt.
Die Rahmenstruktur ist vorzugsweise ein Polymer, welches elektrisch isolierend oder anisotrop elektrisch leitend ist. Das Polymer kann aufgedruckt, aufgestempelt oder mittels eines Jetdruckverfahrens strukturiert aufgebracht werden. Möglich ist es auch, die Rahmenstruktur aus einer ganzflächigen Polymerschicht durch fototechnisches Strukturieren oder durch Direktstrukturierung mittels Laser herzustellen. 7b zeigt ausschnittsweise den Bauelementwafer CW im Bereich eines einzelnen Bauelements mit aufgebrachter Rahmenstruktur RS.
Zur Abdeckung der MEMS-Strukturen MS mittels einer Abdeckplatte wird ein der Größe des Bauelementwafers entsprechender Abdeckwafer AW vorgesehen. Dieser kann auf seiner zum Bauelementwafer CW weisenden Oberfläche bereits ein Muster von Vertiefungen VT aufweisen, welches im Bereich der späteren Trennlinien zwischen den einzelnen MEMS-Bauelementen angeordnet ist und so die einzelnen Abdeckplatten zugeordneten Abschnitte strukturiert. Der Abdeckwafer AW weist dabei eine Dicke auf, die größer ist als die Dicke der späteren Abdeckplatte. Er besteht aus zumindest einer Schicht eines ausreichend starren Materials und umfasst zumindest eine elektrisch isolierende Schicht. Ein solcher Abdeckwafer AW gemäß 7c wird nun mit einem Chipwafer CW gemäß 7d so verbunden, dass die Unterseite des Abdeckwafers auf der Rahmenstruktur RS rundum aufsitzt und dabei einen geschlossenen Hohlraum HR ausbildet.
Das Verbinden von Abdeckwafer AW und Rahmenstruktur RS kann mit einem Klebstoff erfolgen, der entweder selektiv im Bereich der späteren Verbindungs-Kontaktfläche auf der Unterseite des Abdeckwafers AW, ganzflächig auf der Unterseite des Abdeckwafers oder selektiv auf der Oberseite der Rahmenstruktur RS aufgebracht ist. Vorzugsweise wird dazu ein unter UV-Strahlung aushärtender oder anhärtender Kleber verwendet. Diese hat den Vorteil, dass er ohne Strahlenexposition eine ausreichend lange Verarbeitungszeit aufweist und erst nach Aktivierung mittels UV-Strahlung zu härten beginnt. Ein weiterer Vorteil bei der der Verwendung eines unter UV-Strahlung aushärtenden Klebers ist, dass bei Raumtemperatur gearbeitet werden kann. Unterschiedliche thermische Ausdehnungskoeffizienten führen dann nach dem Abkühlen nicht zu Spannungen und in der Folge zu Verwölbungen des Waferverbunds.
Bestehen Chipwafer und Abdeckwafer aus dem gleichen Material oder unterscheiden sich um weniger als 3 ppm/K, kann die Verklebung auch mit einem thermisch härtenden Kleber erfolgen. Die Klebeschicht kann auf den Rahmen oder den Abdeckwafer aufgebracht werden, etwa durch Aufstempeln, Siebdruck oder Aufsprühen. Das Polymermaterial der Rahmenstruktur kann auch direkt thermisch mit dem Abdeckwafer verklebt werden. Dazu ist es vorteilhaft, das Polymer vor dem Verkleben nur teilweise zu polymerisieren bzw. zu härten.
7e zeigt die Anordnung nach dem Aufsetzen des Abdeckwafers AW auf die Rahmenstruktur RS.
Im nächsten Schritt werden die Anschlussflächen AF auf der Oberseite des Bauelementwafers CW durch den Abdeckwafer hindurch freigelegt. Dazu kann in einfacher Weise der Abdeckwafer von oben bis zu einer Trennlinie TL (siehe 7e) abgetragen und insbesondere abgeschliffen werden. Dabei wird das Muster der Vertiefungen von der Rückseite des Abdeckwafers her geöffnet, wobei in jeder Vertiefung zumindest ein Teil einer Anschlussfläche AF von oben zugänglich wird. Möglich ist es auch, dass die Vertiefungen im Abdeckwafer ein der Rahmenstruktur RS entsprechendes Gitter aufweisen, sodass nach dem Abschleifen der Abdeckwafer AW in einzelne Abdeckplatten AP vereinzelt ist. 7f zeigt die Anordnung nach dem Vereinzeln.
Abweichend von dem Vereinzeln durch Abschleifen ist es auch möglich, einen planen Abdeckwafer AW zu verwenden und diesen nach dem Aufsetzen auf die Rahmenstruktur des Chipwafers von der Rückseite her zu vereinzeln. Dies kann durch Sägen, durch Nass- oder Trockenätzen oder durch Sandstrahlen erfolgen. In diesen Fällen ist es vorteilhaft, vor dem Verbinden von Chipwafer und Abdeckwafer die Anschlussflächen AF mit Hilfe eines strukturierten Polymers abzudecken, um sie während des Vereinzelungsprozesses zu schützen.
7f kann dementsprechend ausschnittsweise den Bauelementbereich eines MEMS-Bauelements darstellen, bei dem entweder über den einzelnen Anschlussflächen Öffnungen im Abdeckwafer AW geöffnet sind oder bei dem (wie dargestellt) der Abdeckwafer bereits in einzelne jedem MEMS-Bauelement zugewiesene Abdeckplatten AP vereinzelt ist.
Im nächsten Schritt wird ganzflächig auf die freiliegenden Bereiche des Chipwafers CW und auf die Rückseite der Abdeckplatte AP und die freiliegenden Bereiche der Rahmenstruktur RS eine Grundmetallisierung GM aufgebracht. Dies kann mit einem Dünnschichtverfahren beispielsweise mittels Sputtern erfolgen. Gut geeignet ist beispielsweise eine gesputterte Titan/Kupfer-Grundmetallisierung GM.
Im nächsten Schritt wird ein Galvanikresist GR aufgebracht und so strukturiert, dass die Bereiche der Grundmetallisierung abgedeckt werden, die nicht zur endgültigen Metallisierungsdicke verstärkt werden sollen. 7g zeigt die Anordnung auf dieser Verfahrensstufe.
Anschließend wird die Grundmetallisierung in den nicht von Galvanikresist GR abgedeckten Bereichen durch Metallabscheidung verstärkt. Dies kann stromlos oder galvanisch erfolgen. Gut geeignet sind Kupfer- und Nickelschichten, die für eine gute Leitfähigkeit sorgen und einfach abscheidbar sind. Als oberste Schicht kann eine Goldschicht aufgebracht werden. 7h zeigt die Anordnung auf dieser Verfahrensstufe mit der Metallisierung ME, deren Dicke zumindest der gewünschten Dicke der späteren Verbindungsstrukturen VS entspricht.
Im nächsten Schritt wird der Galvanikresist GR entfernt und die darunter freiliegende Grundmetallisierung durch Ätzen entfernt. 7j zeigt die Anordnung auf dieser Verfahrensstufe. Durch die Strukturierung mit dem Galvanikresist sind hier beispielsweise zwei Kontaktflächen KO und KO' voneinander separiert.
Im nächsten Schritt ist es möglich, die von Lot benetzbare Oberfläche zu strukturieren. Dazu kann mit Hilfe eines Fotoresist die gut benetzbare Oberflächenschicht (z.B. Goldschicht) der Metallisierung ME strukturiert werden, so dass sie nur an den Stellen verbleibt, an denen im nächsten Schritt Bumps oder Lotkugeln aufzubringen sind. Alternativ ist es auch möglich, die Bumps mit Hilfe einer strukturierten Resistschicht zu erzeugen, die an den für die Bumps vorgesehenen Stellen Öffnungen aufweist, in denen die Metallisierung ME und insbesondere deren mit Lot benetzbare Oberflächenschicht freigelegt ist.
7k zeigt die Anordnung nach dem Erzeugen der Bumps BU. Die über den Kontakten KO aufgebrachten Bumps BU sind über die zur Verbindungsstruktur VS strukturierten Metallisierung ME mit den Anschlussflächen AF auf der Oberseite des Chips beziehungsweise des Bauelementwafers elektrisch leitend verbunden. Auf diese Weise sind auch die MEMS-Strukturen MS elektrisch angeschlossen und können über die Bumps mit einer Schaltungsumgebung verbunden werden.
Im letzten Schritt wird der Bauelementwafer in die einzelnen MEMS-Bauelemente vereinzelt, wobei als Trennprozess Sägen, Ätzen, Schleifen oder Sandstrahlen eingesetzt werden kann. Möglich ist es auch, einen Bruch entlang der Trennlinien zwischen den einzelnen MEMS-Bauelementen über Laserstrahlung zu induzieren, wenn der Bauelementwafer mittels eines mechanischen Verfahrens bereits an dieser Stelle ausreichend in der Dicke reduziert ist.
8 zeigt anhand schematischer Querschnitte durch ein MEMS-Bauelement verschiedene Verfahrensstufen gemäß eines zweiten Ausführungsbeispiels. In diesem Beispiel wird der MEMS-Chip mit einer Abdeckplatte AP abgedeckt, die an ihrer zum Chip weisenden Oberfläche ebenfalls Bauelementstrukturen aufweist. Diese Bauelementstrukturen können artgleich mit den MEMS-Strukturen des MEMS-Chips sein. Möglich ist es jedoch auch, auf der Innenseite der Abdeckplatte passive Bauelementstrukturen auszubilden, insbesondere Spulen, Kondensatoren oder Verzögerungsleitungen, die in Form einer entsprechend strukturierten Metallisierung erzeugt werden können.
8a zeigt beispielsweise einen schematischen Querschnitt durch einen Abdeckwafer AW, der eine Vielzahl von Bauelementbereichen aufweist, in denen jeweils die für ein MEMS-Bauelement vorgesehenen Bauelementstrukturen BES angeordnet sind. Zur Kontaktierung der Bauelementstrukturen BES sind pro Bauelementbereich Anschlussflächen AF' in Form flächiger Metallisierungen auf der Oberfläche des Abdeckwafers AW ausgebildet (siehe 8a).
Im nächsten Schritt werden die Bauelementstrukturen BES mit einem Schutzfilm SF abgedeckt, welcher vorzugsweise aus einem einfach zu strukturierenden organischen Material besteht. Es sind jedoch auch andere wieder ablösbare und insbesondere anorganische Schutzfilme SF geeignet.
Im nächsten Schritt wird der Abdeckwafer entlang der Grenzen zwischen den Bauelementbereichen von der die Bauelementstrukturen tragenden Unterseite her eingeschnitten oder eingesägt, vorteilhaft bis zur halben Dicke des Abdeckwafers AW. 8b zeigt die Anordnung auf dieser Verfahrensstufe.
Im nächsten Schritt wird ganzflächig eine Metallisierung auf die Unterseite des Abdeckwafers aufgebracht und mit Hilfe einer Lithographie strukturiert, so dass Verbindungsleitungen VL' entstehen, die sich von den Anschlussflächen AF' auf der Unterseite des Abdeckwafers AW bis in die Ausnehmungen AN erstrecken. Die Ausnehmungen folgen z.B. den Trennlinien zwischen den Bauelementbereichen. 8c zeigt die Anordnung nach dem Strukturieren der Verbindungsleiter VL'. 8d zeigt im schematischem Querschnitt in einem Bauelementbereich eines Bauelementwafers, der entsprechend dem ersten Ausführungsbeispiel (siehe dort 7b) vorbereitet sein kann. Im nächsten Schritt wird der Schutzfilm SF entfernt und der Abdeckwafer auf den Bauelementwafer so aufgesetzt, dass die plane Unterseite des Abdeckwafers pro Bauelementbereich rundum auf der Rahmenstruktur RS aufsitzt und einen Hohlraum zwischen Bauelement und Abdeckwafer einschließt. Anschließend wird eine feste Verbindung zur Rahmenstruktur hergestellt, wozu ein geeignetes Bondverfahren eingesetzt wird. Möglich ist es, den Abdeckwafer auf die Rahmenstruktur aufzukleben. Außerdem ist es möglich, die Rahmenstruktur aufzuschmelzen und eine Schmelzverbindung zum Abdeckwafer herzustellen. 8e zeigt die Anordnung auf dieser Verfahrensstufe, bei der sowohl Bauelementstrukturen BES als auch MEMS-Strukturen MS im Hohlraum eingeschlossen sind.
Im nächsten Schritt wird der Abdeckwafer AW pro Bauelementbereich in die einzelnen Abdeckplatten vereinzelt. Dazu kann wieder wie im ersten Ausführungsbeispiel ein Abschleifen des Abdeckwafers erfolgen, wobei die entlang der Trennlinien zwischen den Abdeckplatten vorgefertigten Vertiefungen oder Ausnehmungen AN von oben freigelegt werden. 8f zeigt ein Bauelement mit aufgesetzter vereinzelter Abdeckplatte AP.
Es folgt nun die Herstellung und Strukturierung einer Metallisierung. Dazu wird wie im ersten Ausführungsbeispiel zunächst ganzflächig eine Grundmetallisierung ganzflächig auf die Rückseite von Abdeckplatte und die freiliegende Oberfläche von Rahmenstruktur und Bauelementwafer CW aufgebracht. Die Strukturierung kann wieder mit einem Galvanikresist GR erfolgen, der nicht zu verstärkende Bereiche der Grundmetallisierung GM abdeckt. Nach Aufdicken der Grundmetallisierung hin zur endgültigen Schichtdicke der Metallisierung ME wird der Galvanikresist GR und die in diesem Bereich noch vorhandene Grundmetallisierung entfernt, letztere durch Ätzen. 8j zeigt die Anordnung auf dieser Verfahrensstufe. Dargestellt sind zwei strukturierte Kontakte KO, KO' die mit der Anschlussfläche AF auf dem Bauelementwafer CW beziehungsweise mit der Anschlussfläche AF' auf der Unterseite der Abdeckplatte AP elektrisch leitend verbunden sind.
Es folgt die selektive Aufbringung von Bumps BU, wozu wieder wie im ersten Ausführungsbeispiel die oberste Schicht der Metallisierung ME, die beispielsweise eine mit Lot benetzende Goldschicht ist, bis auf die Stellen entfernt wird, an denen die Bumps BU aufgebracht werden sollen. Möglich ist es auch, einen nicht mit Lot benetzbaren Resist aufzubringen und so zu strukturieren, dass Öffnungen entstehen, in denen die mit Lot benetzbare Oberfläche der Metallisierung ME freigelegt ist. Die Bumps selbst können aufgedruckt oder galvanisch aufgebracht werden. Die Bumps können auch als vorgefertigte Kugeln aufgebracht und durch Aufschmelzen mit den Kontakten verbunden werden.
Im letzten Schritt werden die MEMS-Bauelemente vereinzelt, indem entsprechende Schnitte durch den Chipwafer entlang der Trennlinien zwischen den einzelnen Bauelementbereichen geführt werden. 8k zeigt ein fertiges Bauelement im schematischen Querschnitt.
9 zeigt ein beispielhaftes Bauelement in perspektivischer Draufsicht auf die Abdeckplatte AP. In der dargestellten Ausführung sind sechs Kontakte KO für das MEMS-Package vorgesehen, die entweder alle mit den MEMS-Strukturen oder zum Teil auch mit Bauelementstrukturen BES auf der Unterseite der Abdeckplatte elektrisch leitend verbunden sind. Die Anzahl der mit Bumps BU versehenen Kontakte KO ist abhängig vom Typ des Bauelements. Im einfachsten Fall genügen zwei Kontakte KO, um ein in einem MEMS-Package verkapseltes MEMS-Bauelement zu kontaktieren. Insbesondere bei mit akustischen Wellen arbeitenden Bauelementen ist es vorteilhaft, eine Mehrzahl von Kontakten für Masseanschlüsse zur Verfügung zu stellen.
Das in 9 dargestellte MEMS-Package entspricht hier dem in 5 im Querschnitt dargestellten Ausführungsbeispiel. 10 gibt ein Ausführungsbeispiel wieder, das durch Vertauschen von Abdeckplatte AP und Chip CH in der Anordnung erhalten werden kann. Hier sind die Kontakte KO auf der Chiprückseite angeordnet und die Kanten der Abdeckplatte überragen die Chipkanten, die Außenkanten der Rahmenstruktur fluchten zumindest an zwei Kanten mit den entsprechenden Kanten des Chips CH und der Abdeckplatte.
Die Ausführungsbeispiele, bei denen die Außenkanten der Rahmenstruktur weder mit den Chipkanten noch mit den Kanten der Abdeckplatte fluchten, führen zu einem ähnlichen Bauelement wie in 9 dargestellt. Dabei besteht der einzige Unterschied darin, dass die Verbindungsstrukturen VS von der Oberfläche des Chips CH über eine weitere, durch die Rahmenstruktur RS gebildete Stufe auf die Oberseite der Abdeckplatte AP geführt werden. Entsprechendes gilt für Ausführungen, bei denen die Verbindungsstrukturen VS von der Oberfläche der Abdeckplatte über die Kante der Rahmenstruktur auf die Oberfläche des Chips CH zu den dort angeordneten Kontakten KO geführt werden.
Die Erfindung ist nicht auf die in den Figuren dargestellten Ausführungen beschränkt. Insbesondere ergeben sich für die geometrische Ausgestaltung beziehungsweise die Grundfläche von Chip und Abdeckplatte beliebige Variationen. Die rechteckige Variante ist lediglich bezüglich der besseren Ausnutzung der Wafergrundfläche von Vorteil. Die Kanten von Chip und/oder Abdeckplatte müssen auch nicht geradlinig und auch nicht im rechten Winkel zueinander verlaufen, ebenso wenig die Außenkanten der Rahmenstruktur, die in einem Ausführungsbeispiel einen mehrfach gebogenen oder gewinkelten Verlauf aufweisen kann.
Bezugszeichenliste

MP: Package für MEMS
CH: Chip
CW: Chipwafer
MS: MEMS Strukturen
AF: elektrische Anschlussfläche auf Oberseite CH
AP: Abdeckplatte
AW: Abdeckwafer
RS: Rahmenstruktur
HR: Hohlraum
KO: elektrische Kontakte
VS: Verbindungsstruktur
AN: Ausnehmung
VT: Vertiefung
BU: Bump
1: MEMS Package
GM: Grundmetallisierung
ME: Metallisierung
TL: Trennlinie
BES: Bauelementstrukturen

Claims

MEMS Package - mit zumindest einem Chip, der auf seiner Oberseite MEMS Strukturen und elektrische Anschlussflächen aufweist, - mit einer Abdeckplatte, die ein Elastizitätsmodul von zumindest 20 GPa aufweist - mit einer ein Polymer umfassenden Rahmenstruktur, deren Material ein Elastizitätsmodul von maximal 5 GPa aufweist, und die zwischen Chip und Abdeckplatte so angeordnet ist, dass ein die MEMS Strukturen aufnehmender geschlossener Hohlraum ausgebildet ist, - mit löt- oder bondbaren elektrischen Kontakten, die auf der Rückseite des Chips oder auf der vom Chip weg weisenden Außenseite der Abdeckplatte angeordnet sind, - bei dem die elektrischen Anschlussflächen mittels elektrischer Verbindungsstrukturen elektrisch leitend mit den Kontakten verbunden sind, - bei dem die elektrischen Verbindungsstrukturen zwischen einer der Oberflächen von Chip und Abdeckplatte aus dem Hohlraum hinaus verlaufen und um eine Kante des Chips oder der Abdeckplatte herum geführt sind, so dass innerhalb des Hohlraums keine leitfähig befüllten Löcher in der Abdeckplatte oder im Chip vorhanden sind.
MEMS Package nach Anspruch 1 bei dem die Abdeckplatte ein starres Material umfasst, das ausgewählt ist aus Glas, Keramik, kristallinen oder polykristallinen Verbindungen oder Halbleitern.
MEMS Package nach Anspruch 1 oder 2, bei dem die Abdeckplatte eine Schicht eines elektrisch isolierenden oder halbleitenden Materials umfasst.
MEMS Package nach einem der Ansprüche 1-3, bei dem die Abdeckplatte aus dem gleichen Material wie der Chip besteht.
MEMS Package nach einem der Ansprüche 1-4, bei dem die Rahmenstruktur aus einem photostrukturierbaren Material aufgebaut ist.
MEMS Package nach einem der Ansprüche 1-5, bei dem die Kontakte auf der Unterseite des Chips angeordnet sind.
MEMS Package nach einem der Ansprüche 1-6, bei dem die Verbindungsstrukturen einen Abschnitt umfassen, der durch die Rahmenstruktur hindurchgeführt ist.
MEMS Package nach Anspruch 6, - bei dem an zumindest einer Seite des MEMS Package die Kante des Chips gegenüber der Kante der Abdeckplatte zurückgezogen ist, - bei dem die Verbindungsstrukturen zumindest teilweise auf der zum Chip weisenden Oberfläche der Abdeckplatte und der Rückseite des Chips aufliegen.
MEMS Package nach einem der Ansprüche 6 oder 7, - bei dem an zumindest einer Seite des MEMS Package die Kante der Abdeckplatte gegenüber der Kante des Chips zurückgezogen ist, - bei dem die Verbindungsstrukturen zumindest teilweise auf der Oberseite des Chips und auf der Außenseite der Abdeckplatte aufliegen.
MEMS Package nach einem der Ansprüche 1-9, bei dem die Verbindungsstrukturen zumindest teilweise auf der zum Chip weisenden Oberfläche der Abdeckplatte aufliegen.
MEMS Package nach Anspruch 10, bei dem auf der zum Chip weisenden Oberfläche der Abdeckplatte innerhalb des Hohlraums weitere Bauelementstrukturen angeordnet sind.
MEMS Package nach einem der Ansprüche 1-11, bei dem Chip und Abdeckplatte aus Lithiumtantalat gefertigt sind.
MEMS Package nach einem der Ansprüche 1-12, bei dem die Rahmenstruktur einen entsprechenden mehrfach gekrümmten oder geknickten Verlauf aufweist.
MEMS Package nach einem der Ansprüche 1-13, bei dem das Material der Rahmenstruktur aus einem anisotrop und vertikal zur Chipoberfläche elektrisch gut leitenden Material besteht.
MEMS Package nach Anspruch 14, bei dem das elektrisch anisotrop leitende Material ein komprimierbares, mit elektrisch leitfähigen Partikeln gefülltes Material umfasst.
MEMS Package nach einem der Ansprüche 1-15, bei dem innerhalb des von der Rahmenstruktur umschlossenen Hohlraums Stützstrukturen angeordnet sind, die sich an Abdeckplatte und den Chip abstützen.
MEMS Package nach einem der Ansprüche 1-16, - bei dem auf der Oberseite des Chips elektrisch leitende metallische Bauelementstrukturen angeordnet sind, - bei dem die Bauelementstrukturen mit einer Passivierungsschicht abgedeckt sind.
MEMS Package nach Anspruch 17, bei dem die Dicke der Passivierung maximal 100nm beträgt.
MEMS Package nach einem der Ansprüche 1-18, bei dem die Verbindungsstruktur einen auf der Oberseite des Chips verlaufenden Abschnitt umfasst, der mit den Anschlussflächen im Hohlraum verbunden ist und zwischen Rahmenstruktur und Chip hindurch auf eine äußere Oberfläche des Package geleitet wird.
MEMS Package nach einem der Ansprüche 1-19, bei dem eine die Diffusion von Feuchtigkeit hemmende anorganische Beschichtung auf die nach innen und/oder außen weisende Seitenfläche der Rahmenstruktur aufgebracht ist.
MEMS Package nach einem der Ansprüche 1-20, bei dem auf der die Kontakte aufweisenden Außenfläche des Package noch ein großflächiges zur Wärmeableitung dienende thermisches Pad aufgebracht ist.
MEMS Package nach Anspruch 21, bei dem das thermische Pad mit durch den Chip oder durch die Abdeckplatte hindurch geführten thermischen Vias verbunden ist.
MEMS Package nach einem der Ansprüche 1-22, bei dem die Verbindungsstruktur einen Abschnitt aufweist, der im Hohlraum verlaufend die elektrischen Anschlussflächen mit einer Metallisierung auf der Innenseite der Abdeckplatte verbindet.
MEMS Package nach einem der Ansprüche 1-23, bei dem die MEMS Strukturen Bauelemente realisieren, die ausgewählt sind aus SAW Bauelementen, FBAR Bauelementen, mikromechanischen Beschleunigungssensoren, Gyrosensoren, Mikrofonen und Drucksensoren.