[go: up one dir, main page]

WO2001018870A2 - Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung - Google Patents

Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung Download PDF

Info

Publication number
WO2001018870A2
WO2001018870A2 PCT/EP2000/008707 EP0008707W WO0118870A2 WO 2001018870 A2 WO2001018870 A2 WO 2001018870A2 EP 0008707 W EP0008707 W EP 0008707W WO 0118870 A2 WO0118870 A2 WO 0118870A2
Authority
WO
WIPO (PCT)
Prior art keywords
type
doping
compensation
compensation component
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2000/008707
Other languages
English (en)
French (fr)
Other versions
WO2001018870A3 (de
Inventor
Anton Mauder
Hans-Joachim Schulze
Gerald Deboy
Helmut Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19942677A external-priority patent/DE19942677C2/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2001018870A2 publication Critical patent/WO2001018870A2/de
Publication of WO2001018870A3 publication Critical patent/WO2001018870A3/de
Priority to US10/093,306 priority Critical patent/US6504230B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10P30/204—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/054—Forming charge compensation regions, e.g. superjunctions by high energy implantations in bulk semiconductor bodies, e.g. forming pillars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H10P30/21—
    • H10P30/22—

Definitions

  • the present invention relates to a compensation component and a method for its production.
  • the conduction losses in MOS transistors are known to be composed of losses in the channel between the source zone and drain zone and ohmic losses in the drift region, which serves to accommodate a space charge zone when the MOS transistor is blocked.
  • the proportion of the ohmic losses caused by the drift range is particularly high and dominant.
  • the compensation components were developed to reduce the ohmic losses in the drift area in high-voltage MOS transistors: in these, high n-type areas and high p-type areas are located next to one another in the vertical direction in the drift area.
  • columnar, highly p-doped regions are introduced, for example, into a highly n-doped semiconductor body.
  • the net doping is almost compensated for horizontally over the drift range. That is, in the example above, the doping of the p-doped columnar regions practically compensates for the doping of the n-type semiconductor body.
  • a reverse voltage is applied to such a compensation component, a substantial part of the counter charge of the ionized dopant atoms is located in the same horizontal plane, so that the electrical field strength is only slightly reduced in the vertical direction between the two main surfaces of the semiconductor body. In other words, there is only a small resulting gradient of the electric field strength in the vertical direction. Therefore, the reverse voltage can be above a vertical reduced thickness of the drift area of the compensation component can be reduced.
  • the production of compensation components is complex, which is due to the alternating structure of the p-conducting and n-conducting regions in the drift region, that is to say due to a p / n / p / n ... structure alternating m laterally.
  • the preferred method uses multi-stage epitaxial processes with intermediate implantations.
  • the present invention is therefore based on the new object of specifying a compensation component and a method for its production in such a way that complex and expensive processing can be dispensed with.
  • What is essential to the present invention is the basic idea of either introducing homogeneously distributed p-type atoms with approximately the same doping concentration as the n-type basic doping into the usually n-type basic doping of the drift zone, or to leave the concept of an n-type basic doping and in to introduce a p-type silicon body with a relatively rapidly diffusing dopant with donor properties, such as in particular sulfur and / or selenium, in order to use this rapidly diffusing dopant to produce the desired n-type columnar regions.
  • donor properties such as in particular sulfur and / or selenium
  • the first alternative that is the homogeneous distribution of atoms of one conduction type m with a basic doping of the other conduction type of the Dr ⁇ ftbere __- ches will be discussed first.
  • p-doping or conducting atoms namely in particular indium atoms, thallium atoms and palla dium atoms are introduced into a customary n-type doping of a drift zone made of, for example, phosphorus
  • the line types can, if appropriate, also be reversed if the atoms are selected accordingly.
  • the second method explained in more detail below.
  • the dopant for the first method i.e. for introducing p-doping atoms into a usual n-doping of a drift zone
  • the n-type doping of the drift region is thus only compensated to a small extent, so that the compensation component, in particular a transistor, has the desired low forward losses.
  • the distance between the acceptor level and the valence band edge should be greater than the distance between the donor level and the conduction band edge of the silicon.
  • a space charge zone is built up, which leads to the holes which become free during the ionization of the acceptors drain away immediately and cannot interact with other acceptor hulls. All acceptors are then ionized in a short time, so that the connectors are compensated for in the volume of the drift range. This means that the situation is similar to that of conventional compensation components.
  • a major advantage of the first method lies in a particularly simple and therefore inexpensive process control in comparison to the prior art with epitaxies and implantations or deep trenches.
  • the p-type dopant in particular indium, thallium and palladium, can readily be used simultaneously with the n-doping when the epitaxial table layer are generated so that the implantations can be omitted.
  • An epitaxial wafer treated in this way can also be used as the base material for all chip sizes of a voltage class, which greatly simplifies the logistics and allows a shortening of the throughput times.
  • the p-type dopant forms clusters that are different from the n-type doping of the drift region. This is intended to prevent a direct transfer of electrons from the donor level to the acceptor level, while compensation for the charge carriers is still achieved in one plane over a larger area.
  • the edge termination should be n-heavy, which can be achieved by appropriate doping with, for example, selenium.
  • This donor substance is that it also has several low energy levels, such as a low energy level with a distance of approximately 310 meV from the conduction band edge. This results in a similar time delay in the construction of the space charge zone and reverse voltage as in a homogeneous semiconductor material, which has a favorable effect on the switch-off properties of a transistor and the stability of its edge.
  • Sulfur atoms and selenium atoms can be diffused into the silicon wafers, for example, by means of a masked implantation with a subsequent drive step.
  • the doping concentration of n-conducting regions can then be easily controlled by the dose of the sulfur or selenium implantation, the driving temperature and the driving time.
  • Silicon dioxide or photoresist layers of sufficient thickness can be used in the usual way as masking layers for the implantation of sulfur or selenium. It has been shown that a thickness of approximately 1 ⁇ m is sufficient.
  • the doping concentration in the p-type regions can be limited particularly well, since a is preferably based on a p-type base material.
  • a vertical variation of the degree of compensation can be carried out if, for example, two different n-doping implantation levels are used or the concentration of the n-type dopant is changed during the deposition of the epitaxial layer.
  • FIG. 1 is a schematic sectional view for explaining an exemplary embodiment in which sulfur or selenium is introduced into a semiconductor body by implantation in order to generate compensation areas for producing a drift area for a compensation component in this,
  • FIG. 2 shows a schematic illustration of a p-doping formed by clusters made of, for example, indium, thallium or palladium in an n-conducting region of a drift region, and
  • a compensation component such as, for example, a MOS transistor with a p-type silicon substrate 1, on which a p-type silicon layer 2 is applied, for example, by one or more epitaxies.
  • this layer 2 which is a p-type structure offers represents are introduced by diffusion of sulfur and / or selenium n-type columnar regions 3, which are doped so highly that the net doping is almost compensated for horizontally, ie perpendicular to the course of the regions 3.
  • the drift area of a compensation component can be produced in this way without complex and numerous epitaxial and implantation steps, which means a significant cost reduction.
  • a vertical variation in the degree of compensation can be achieved, for example, by providing an additional implantation level (see dashed line 6): in a first epitaxial step, layer 2 is grown on silicon substrate 1 up to the height of dashed line 6. A first implantation then follows, in order to dope the lower parts of the regions 3 higher than their upper parts. The arrangement shown in FIG. 1 is then completed with a further epitaxy and implantation step, combined with a driving-in step at the end of the epitaxial deposition.
  • n- and p-type regions in the drift region there are defined n- and p-type regions in the drift region, this does not apply to the exemplary embodiment of FIGS. 2 to 4 (first method): there m are n-type Area 7 (see FIG. 2) cluster-like p-type areas 8 with acceptable Torium atoms made of indium, thallium and / or palladium. These p-type regions 8 in the n-type region 7 with, for example, phosphorus donor atoms are so highly doped that, as in the exemplary embodiment of FIG. 1, the net doping is almost compensated for horizontally over the drift region.
  • the p-doping for the regions 8 can be generated practically simultaneously with the n-doping of the region 7 when depositing a corresponding epitaxial layer. That is, if an epitaxial layer is applied to a silicon substrate, such as the silicon substrate 1 of FIG. 1, then this deposition is carried out in such a way that the epitaxial layer formed thereby with the n-type basic phosphorus doping with the embedded therein cluster-like regions 8 that are doped with indium, thallium or palladium.
  • the distance D (cf. FIG. 3) between the acceptor energy level 9 and the valence band edge 10 of the silicon is greater than 150 meV and is also greater than the distance d between the donor level 11 and the conduction band edge 12 care must be taken that the respective Energyni ⁇ offset veaus locally from each other, as is schematically indicated in Fig. 4, to avoid a direct transition between the levels. If there is local simultaneous occurrence of n- and p-type doping on a microscopic scale, there is therefore a homogeneous compensation in the absence of highly n-type zones with increased electrical conductivity.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

Es wird ein Kompensationsbauelement und ein Verfahren zu dessen Herstellung beschrieben, wobei Kompensationsgebiete (3) durch Implantation von Schwefel oder Selen in einer p-leiten-den Halbleiterschicht (3) erzeugt werden oder als p-leitende Gebiete (8), die mit Indium, Thallium und/oder Palladium dotiert sind, clusterartig in einem n-leitenden Gebiet (7) vorgesehen werden.

Description

Beschreibung
Kompensationsbauelement und Verfahren zu dessen Herstellung
Die vorliegende Erfindung betrifft ein Kompensationsbauelement sowie ein Verfahren zu dessen Herstellung.
Die Durchlaßverluste bei MOS-Transistoren setzen sich bekanntlich aus Verlusten im Kanal zwischen Sourcezone und Drainzone und aus ohmschen Verlusten im Driftbereich, der zur Aufnahme einer Raumladungszone im Sperrfall des MOS-Transistors dient, zusammen. Bei Hochvolt-MOS-Transistoren ist gerade der durch den Driftbereich bedingte Anteil an den ohmschen Verlusten besonders hoch und dominant.
Zur Reduzierung der ohmschen Verluste im Driftbereich bei Hochvolt-MOS-Transistoren wurden die Kompensationsbauelemente entwickelt: bei diesen befinden sich hoch n-leitende Gebiete und hoch p-leitende Gebiete in vertikaler Richtung im Drift- bereich nebeneinander. Hierzu sind beispielsweise in einen hoch n-dotierten Halbleiterkόrper säulenförmige hoch p-do- tierte Gebiete eingebracht. Dabei ist die Nettodotierung horizontal über dem Driftbereich gemittelt nahezu kompensiert. Das heißt, in dem obigen Beispiel gleicht die Dotierung der p-dotierten säulenförmigen Gebiete praktisch die Dotierung des n-leitenden Halbleiterkörpers aus.
Wird an ein solches Kompensationsbauelement eine Sperrspannung angelegt, so befindet sich ein wesentlicher Teil der Ge- genladung der ionisierten Dotierstoffatome in der gleichen horizontalen Ebene, so daß in vertikaler Richtung zwischen den beiden Hauptoberflachen des Halbleiterkorpers die elektrische Feldstärke noch wenig reduziert wird. Mit anderen Worten, es liegt hier in vertikaler Richtung nur ein geringer resultierender Gradient der elektrischen Feldstarke vor. Daher kann in vertikaler Richtung die Sperrspannung über einer geringeren Dicke des Driftbereiches des Kompensationsbauele- mentes abgebaut werden.
Da aber im Durchlaßfall eine höhere wirksame n-Dotierung im Driftbereich zur Verfugung steht, zeichnen sich Kompensati- onsbauelemente im Vergleich zu herkömmlichen, flachengleichen MOS-Transistoren durch drastisch geringere Verluste im leitenden Zustand aus. Kompensationsbauelemente haben so einen erheblich reduzierten Einschaltwiderstand Ron.
Die Herstellung von Kompensationsbauelementen ist aufwendig, was durch die alternierende Struktur der p-leitenden und n- leitenden Gebiete im Driftbereich bedingt ist, also durch eine m lateraler Richtung alternierende p/n/p/n... -Struktur .
Bisher gibt es zwei verschiedene Methoden zum Herstellen der¬ artiger alternierender p/n/p/n... -Strukturen von Kompensationsbauelernenten:
Bei der bevorzugten Methode werden mehrstufige Epitaxieprozesse mit zwischengeschalteten Implantationen angewandt. Kon¬ kret werden hier n-leitende epitaktische Schichten auf e n n -leitendes Siliziumsubstrat aufgetragen, und nach jedem Epitaxieprozeß wird eine Implantation von Boratomen an uber- emanderliegenden Stellen vorgenommen, so daß bei einer nachfolgenden Wärmebehandlung die uberemanderliegenden Bor- Implantationen ein säulenförmiges p-leitendes Gebiet m einem n-leitenden Gebiet bilden.
Bei der anderen üblichen Methode werden m einen Siliziumkor- per des einen Leitungstyps tiefe Trenches eingebracht, die anschließend mit Silizium des anderen Leitungstyps aufgefüllt werden .
Beiden bekannten Methoden ist gemeinsam, daß sie für ede Chipgroße n einer gewünschten Spannungsklasse einen exakt angepaßten Unterbau im Silizium des Driftbereiches erfordern und ihre Prozessierung äußerst aufwendig und damit teuer ist
Trotz dieses erheblichen Nachteiles einer komplizierten Pro- zessierung und eines großen Aufwandes wurde bisher nicht daran gedacht, ein Kompensationsbauelement sowie ein Verfahren zu dessen Herstellung auf andere Weise so zu gestalten, daß diese Nachteile überwunden werden können. Der vorliegenden Erfindung liegt daher die neue Aufgabe zugrunde, ein Kompen- sationsbauelement sowie ein Verfahren zu dessen Herstellung derart anzugeben, daß auf aufwendige und teure Prozessierunq verzichtet werden kann.
Zur Losung dieser Aufgabe sind erfmdungsgemaß ein Kompensa- tionsbauelement sowie ein Verfahren zu dessen Herstellung mit den Merkmalen der jeweiligen unabhängigen Patentansprüche vorgesehen. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteranspruchen.
Wesentlich an der vorliegenden Erfindung ist der Grundgedanke, entweder in die üblicherweise n-leitende Grunddotierung der Driftzone homogen verteilte p-leitende Atome mit etwa de_ gleichen Dotierungskonzentration wie die n-leitende Grunddotierung einzubringen oder aber das Konzept einer n-leitenden Grunddotierung zu verlassen und in einen p-leitenden Silizi- umkorper einen relativ rasch diffundierenden Dotierstoff mit Donatoreigenschaften einzubringen, wie insbesondere Schwefel und/oder Selen, um so mit diesem rasch diffundierenden Dotierstoff die gewünschten n-leitenden saulenartigen Gebiete zu erzeugen.
Im folgenden soll zunächst auf die erste Alternative, also die homogene Verteilung von Atomen des einen Leitungstyps m einer Grunddotierung des anderen Leitungstyps des Drιftbere__- ches eingegangen werden. Obwohl im folgenden dabei m Einzel heiten erläutert wird, wie p-dotierende bzw. -leitende Atome, nämlich insbesondere Indiumatome, Thalliumatome und Palla- diumatome in eine übliche n-leitende Dotierung einer Driftzone aus beispielsweise Phosphor eingebracht werden, können die Leitungstypen gegebenenfalls bei entsprechender Auswahl der Atome auch umgekehrt sein. Gleiches gilt selbstverständlich auch für die weiter unten naher erläuterte zweite Methode.
Bei der Auswahl des Dotierstoffes für die erste Methode, also für das Einbringen von p-dotierenden Atomen in eine übliche n-Dotierung einer Driftzone, muß darauf geachtet werden, daß der Abstand zwischen dem Akzeptor-Energieniveau und der Valenzbandkante von Silizium größer ist als etwa 150 meV, so daß bei Raumtemperatur im thermischen Gleichgewicht nur ein sehr geringer Anteil der Akzeptoratome ionisiert ist. In Durchlaßrichtung des Kompensationsbauelementes wird die n- leitende Dotierung des Driftbereiches damit nur zu einem geringen Anteil kompensiert, so daß das Kompensationsbauelement, insbesondere ein Transistor, die gewünschten niedrigen Durchlaßverluste hat.
Außerdem sollte der Abstand zwischen dem Akzeptorniveau und der Valenzbandkante größer als der Abstand zwischen dem Donatorniveau und der Leitungsbandkante des Siliziums sein. Im Sperrfall wird nämlich eine Raumladungszone aufgebaut, die dazu fuhrt, daß die bei der Ionisation der Akzeptoren frei werdenden Löcher sofort abfließen und nicht mit anderen Akzeptorrumpfen in Wechselwirkung treten können. Es werden dann also in kurzer Zeit alle Akzeptoren ionisiert, so daß die Dc- natoren im Volumen des Driftbereiches kompensiert sind. Das heißt, es liegen ahnliche Verhältnisse wie bei üblichen Kom- pensationsbauelementen vor.
Ein wesentlicher Vorteil der ersten Methode liegt in einer besonders einfachen und damit billigen Prozeßf hrung im Vergleich zum Stand der Technik mit Epitaxien und Implantationen bzw. tiefen Trenches. Der p-leitende Dotierstoff, also insbesondere Indium, Thallium und Palladium, kann ohne weiteres gleichzeitig mit der n-Dotierung beim Abscheiden der epitak- tischen Schicht erzeugt werden, so daß die Implantationen entfallen können. Auch kann ein auf diese Weise behandelter epitaktischer Wafer als Grundmaterial für alle Chipgroßen einer Spannungsklasse verwendet werden, was die Logistik erheb- lieh vereinfacht und eine Verkürzung der Durchlaufzeiten erlaubt. Wahrend des Abscheideprozesses für die epitaktischen Schichten ist es nämlich möglich, die DotierstoffZusammensetzung über die Dicke der epitaktischen Schichten zu verandern und damit die Bauelement-Eigenschaften entsprechend einzu- stellen.
Alternativ zur Abscheidung einer mit Indium, Thallium oder Palladium dotierten epitaktischen Schicht ist es möglich, die p-Dotierung vor dem Start einer Vorderseitenbearbeitung in üblicher Weise einzubringen oder wahrend des Prozesses durch Offnungen in entsprechenden Fenstern einzudiffundieren.
Von Bedeutung ist dabei, daß der p-leitende Dotierstoff Clu- ster bildet, die ortsverschieden von der n-leitenden Dotie- rung des Driftbereiches ist. Damit soll ein direkter Uberganq von Elektronen aus dem Donatorniveau m das Akzeptorniveau verhindert werden, wahrend in einer Ebene über eine größere Flache immer noch eine Kompensation der Ladungsträger erreicht wird.
Bei dem erfmdungsgemaßen Kompensationsbauelement sollte der Randabschluß n-lastig sein, was durch eine entsprechende Dotierung mit beispielsweise Selen erreicht werden kann. Der Vorteil dieses Donatorstoffes liegt darin, daß er ebenfalls mehrere tiefe Energieniveaus, wie beispielsweise ein tiefes Energieniveau mit etwa 310 meV Abstand zur Leitungsbandkante besitzt. Damit wird eine ähnliche Zeitverzogerung beim Aufbau der Raumladungszone und Sperrspannung erreicht, wie in einem homogenen Halbleitermateπal, was sich gunstig auf die Ab- schalteigenschaften eines Transistors und die Stabilität von dessen Rand auswirkt. Bei der zweiten Methode, auf die im folgenden naher eingegangen werden soll, werden Schwefel und Selen durch Diffusion in Siliziumscheiben eingebracht, da diese dort relativ schnell diffundieren, so daß eine Dotierung m einer bestimmten Scheibentiefe mit einer relativ geringen Temperatur-/Zeιt- belastung der Scheiben realisiert werden kann.
Schwefelatome und Selenatome lassen sich beispielsweise durch eine maskierte Implantation mit einem nachfolgenden Emtreib- schritt in die Siliziumscheiben eindiffundieren. Die Dotierungskonzentration von n-leitenden Bereichen laßt sich dann ohne weiteres durch die Dosis der Schwefel- bzw. Selenimplan- tation, die Eintreibtemperatur und die Eintreibzeit steuern. Als Maskierungsschichten für die Implantation von Schwefel oder Selen können in üblicher Weise Siliziumdioxid oder Pho- tolackschichten mit ausreichender Dicke herangezogen werden. Es hat sich gezeigt, daß eine Dicke von etwa 1 μm ausreichend ist .
Durch die im Vergleich zu einer Bordiffusion wesentlich kürzere Diffusionszeit von Schwefel und Selen laßt sich die Zah_ der notwendigen epitaktischen Schichten verringern, was eine deutliche Kostenreduzierung mit sich bringt.
Die Dotierungskonzentration m den p-leitenden Bereichen laßt sich besonders gut eingrenzen, da a bevorzugt von einem p- leitenden Grundmaterial ausgegangen wird.
In dem n-leitenden saulenartigen Bereichen kann gegebenen- falls eine vertikale Variation des Kompensationsgrades vorgenommen werden, wenn beispielsweise zwei verschiedene n-do- tierende Implantationsebenen zur Anwendung gebracht werden oder die Konzentration des n-leitenden Dotierstoffes wahrend der Abscheidung der epitaktischen Schicht verändert wird.
Eine spezielle Eigenschaft von mit Schwefel bzw. Selen dotierten Siliziumschichten besteht darin, daß die effektive Dotierungskonzentration solcher Siliziumschichten mit der
Temperatur ansteigt, da Schwefel und Selen als Dotierungsstoffe Energieniveaus aufweisen, die tief in der Silizium- Bandlucke liegen. Dadurch werden im Durchlaßzustand des Bau- elementes mit zunehmender Temperatur immer mehr freie Ladungsträger zur Verfügung gestellt. Da aber die Beweglichkeit der freien Ladungsträger mit zunehmender Temperatur abnimmt, ergibt sich somit eine reduzierte Abhängigkeit des Einschaltwiderstandes Ron von der Temperatur. Im Sperrzustand, in wel- che sich die Schwefelatome bzw. Selenatome in der Raumladungszone befinden, sind diese dagegen vollständig aktiviert.
Nachfolgend wird die Erfindung anhand der Zeichnungen naher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung zur Erläuterung eines Ausfuhrungsbeispiels, bei dem Schwefel oder Selen durch Implantation in einen Halbleiterkorper eingebracht werden, um in diesem Kompensationsgebiete zur Herstellung eines Driftbereiches für ein Kompensationsbauelement zu erzeugen,
Fig. 2 eine schematische Veranschaulichung einer durch Cluster gebildeten p-Dotierung aus beispielsweise Indium, Thallium oder Palladium in einem n-leitenden Gebiet eines Driftberei- ches, und
Fig. 3 und 4 Banddarstellungen zur Erläuterung der Dotierung nach dem Beispiel von Fig. 2.
Fig. 1 zeigt den Driftbereich eines Kompensationsbauelementes, wie beispielsweise eines MOS-Transistors mit einem p - leitenden Siliziumsubstrat 1, auf dem eine p-leitende Siliziumschicht 2 beispielsweise durch eine oder mehrere Epitaxien aufgebracht ist. In diese Schicht 2, die ein p-leitendes Ge- biet darstellt, werden durch Diffusion von Schwefel und/oder Selen n-leitende saulenartige Gebiete 3 eingebracht, die so hoch dotiert sind, daß die Nettodotierung horizontal, also senkrecht zum Verlauf der Gebiete 3, gemittelt nahezu kompen- siert ist.
Dies kann beispielsweise durch eine maskierte Ionenimplantation (vgl. Pfeile 5) mit Hilfe einer etwa 1 μm dicken Maske 1 aus Siliziumdioxid oder Photolack geschehen. Die Dotierungs- konzentration in den auf diese Weise entstehenden n-leitenden Gebieten 3 laßt sich dann über die Dosis der Schwefel- bzw. Selenimplantation, die Eintreibtemperatur bei dem nachfolgen¬ den Temperaturschritt und die Eintreibzeit hiervon steuern.
Da Schwefel und Selen in Silizium relativ schnell diffundieren, laßt sich auf diese Weise der Driftbereich eines Kompensationsbauelementes ohne aufwendige und zahlreiche Epitaxie- und Implantationsschπtte herstellen, was eine bedeutsame Kostenreduktion bedeutet.
Eine vertikale Variation des Kompensationsgrades kann erreicht werden, indem beispielsweise eine zusätzliche Implan- tationsebene (vgl. Strichlinie 6) vorgesehen wird: in einem ersten Epitaxieschritt wird die Schicht 2 bis zu der Hohe dei Strichlinie 6 auf dem Siliziumsubstrat 1 aufgewachsen. Es schließt sich dann eine erste Implantation an, um so beispielsweise die unteren Teile der Gebiete 3 hoher zu dotierei als deren oberen Teile. Mit einem weiteren Epitaxie- und Implantationsschritt, verbunden mit einem Eintreibschritt am Ende der epitaktischen Abscheidung, wird sodann die in der Fig. 1 dargestellte Anordnung fertiggestellt.
Wahrend bei dem Ausfuhrungsbeispiel von Fig. 1 (zweite Methode) definierte n- und p-leitende Gebiete im Driftbereich vor- liegen, gilt dies für das Ausfuhrungsbeispiel der Fig. 2 bis 4 (erste Methode) nicht: dort sind m ein n-leitendes Gebiet 7 (vgl. Fig. 2) clusterartige p-leitende Gebiete 8 mit Akzep- toratomen aus Indium, Thallium und/oder Palladium eingelagert. Diese p-leitenden Gebiete 8 in dem n-leitenden Gebiet 7 mit beispielsweise Phosphor-Donatoratomen sind so hoch dotiert, daß wie im Ausfuhrungsbeispiel von Fig. 1 horizontal über dem Driftbereich die Nettodotierung gemittelt nahezu kompensiert ist.
Die p-Dotierung für die Gebiete 8 kann praktisch gleichzeitig mit der n-Dotierung des Gebietes 7 beim Abscheiden einer ent- sprechenden epitaktischen Schicht erzeugt werden. Das heißt, wenn auf ein Siliziumsubstrat , wie beispielsweise das Silizi- umsubstrat 1 der Fig. 1 eine epitaktische Schicht aufgetragen wird, dann wird diese Abscheidung so vorgenommen, daß die dadurch gebildete epitaktische Schicht mit der n-leitenden Phosphor-Grunddotierung mit den darin eingelagerten cluster- artigen Gebieten 8, die mit Indium, Thallium oder Palladium dotiert sind, aufwachst.
Anstelle von Indium, Thallium und Palladium können gegebenen- falls auch andere Materialien gewählt werden. Wesentlich ist aber, daß der Abstand D (vgl. Fig. 3) zwischen dem Akzeptor- Energieniveau 9 und der Valenzbandkante 10 des Siliziums großer ist als 150 meV und auch großer ist als der Abstand d zwischen dem Donatorniveau 11 und der Leitungsbandkante 12. Dabei ist darauf zu achten, daß die entsprechenden Energieni¬ veaus örtlich versetzt voneinander sind, wie dies in Fig. 4 schematisch angedeutet ist, um einen direkten Übergang zwischen den Niveaus zu vermeiden. Bei örtlich gleichzeitigem Vorkommen von n- und p-leitender Dotierung im mikroskopischer Maßstab liegt damit eine homogene Kompensation bei entsprechendem Fehlen von hoch n-leitenden Zonen mit erhöhter elektrischer Leitfähigkeit vor. Mit anderen Worten, wahrend mikroskopisch n- und p-leitende Gebiete getrennt sind, besteht makroskopisch, das heißt bezogen auf den Maßstab der Durch- bruchsladung, eine homogene Ladungsverteilung mit einem even¬ tuell überlagerten Gradienten im Sinne eines variablen Sau- lenkonzepts .

Claims

Patentansprüche
1. Kompensationsbauelement, bei dem in einem Silizium-Halb- leiterkorper eine n-leitende Driftzone vorgesehen ist, in die p-leitender Dotierstoff eingebracht ist, d a d u r c h g e k e n n z e i c h n e t , daß der p-leitende Dotierstoff clusterartige Gebiete (8) in der Driftzone (7) bildet und derart gewählt ist, daß der Abstand (D) zwischen dem Akzeptorniveau (9) und der Va- lenzbandkante (10) größer ist als der Abstand (d) zwischen dem Donatorniveau (11) und der Leitungsbandkante (12) .
2. Kompensationsbauelement nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Abstand (d) zwischen dem Donatorniveau (11) und der Leitungsbandkante (12) 150 meV übersteigt.
3. Kompensationsbauelement nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die p-leitenden clusterartigen Gebiete (8) ortsverschieden von der n-leitenden Dotierung der Driftzone sind.
4. Kompensationsbauelement nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß der p-leitende Dotierstoff aus Indium, Thallium und/oder Palladium besteht.
5. Kompensationsbauelement nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , dal die Driftzone mit Phosphor dotiert ist.
6. Verfahren zum Herstellen eines Kompensationsbauelementes nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß der p-leitende Dotierstoff gleichzeitig mit der n-leiten- den Dotierung beim Abscheiden einer epitaktischen Schicht in die Driftzone (7) eingebracht wird.
7. Verfahren zum Herstellen einer Driftzone eines Kompensa- tionsbauelementes, bei dem in einem p-leitenden Halbleiterkörper (2, 3) n-leitende Kompensationsbereiche (3) vorgesehen werden, d a d u r c h g e k e n n z e i c h n e t , daß die n-leitenden Kompensationsbereiche mit Schwefel und/oder Selen dotiert werden.
8. Verfahren nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß Schwefel und/oder Selen durch Ionenimplantation mittels einer Maske (4) in den Halbleiterkörper (2) eingebracht werden.
9. Verfahren nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß für die Maske eine Siliziumdioxid- oder Photolackschicht mit einer Dicke von etwa 1 μm verwendet wird.
PCT/EP2000/008707 1999-09-07 2000-09-06 Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung Ceased WO2001018870A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/093,306 US6504230B2 (en) 1999-09-07 2002-03-07 Compensation component and method for fabricating the compensation component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19942677A DE19942677C2 (de) 1999-09-07 1999-09-07 Kompensationsbauelement und Verfahren zu dessen Herstellung
DE19942677.5 1999-09-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/093,306 Continuation US6504230B2 (en) 1999-09-07 2002-03-07 Compensation component and method for fabricating the compensation component

Publications (2)

Publication Number Publication Date
WO2001018870A2 true WO2001018870A2 (de) 2001-03-15
WO2001018870A3 WO2001018870A3 (de) 2001-08-02

Family

ID=7921087

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2000/008707 Ceased WO2001018870A2 (de) 1999-09-07 2000-09-06 Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung

Country Status (3)

Country Link
US (1) US6504230B2 (de)
DE (1) DE19964214C2 (de)
WO (1) WO2001018870A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193293B2 (en) * 2001-05-09 2007-03-20 Infineon Technologies Ag Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10022268B4 (de) * 2000-05-08 2005-03-31 Infineon Technologies Ag Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
US7015104B1 (en) * 2003-05-29 2006-03-21 Third Dimension Semiconductor, Inc. Technique for forming the deep doped columns in superjunction
WO2005065179A2 (en) * 2003-12-19 2005-07-21 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
EP1706899A4 (de) * 2003-12-19 2008-11-26 Third Dimension 3D Sc Inc Planarisierungsverfahren zur herstellung eines superjunction-bauelements
KR20080100265A (ko) * 2003-12-19 2008-11-14 써드 디멘존 세미컨덕터, 인코포레이티드 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법
KR20070029655A (ko) * 2003-12-19 2007-03-14 써드 디멘존 세미컨덕터, 인코포레이티드 넓은 메사를 갖는 수퍼 접합 장치의 제조 방법
TWI401749B (zh) * 2004-12-27 2013-07-11 ３Ｄ半導體股份有限公司 用於高電壓超接面終止之方法
US7439583B2 (en) 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
TW200727367A (en) * 2005-04-22 2007-07-16 Icemos Technology Corp Superjunction device having oxide lined trenches and method for manufacturing a superjunction device having oxide lined trenches
US7446018B2 (en) 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US20080116494A1 (en) * 2006-11-20 2008-05-22 Matthias Goldbach Method for manufacturing a semiconductor device
US7723172B2 (en) 2007-04-23 2010-05-25 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US8580651B2 (en) * 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US20090085148A1 (en) * 2007-09-28 2009-04-02 Icemos Technology Corporation Multi-directional trenching of a plurality of dies in manufacturing superjunction devices
US8159039B2 (en) * 2008-01-11 2012-04-17 Icemos Technology Ltd. Superjunction device having a dielectric termination and methods for manufacturing the device
US7795045B2 (en) * 2008-02-13 2010-09-14 Icemos Technology Ltd. Trench depth monitor for semiconductor manufacturing
US7846821B2 (en) * 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
US8030133B2 (en) 2008-03-28 2011-10-04 Icemos Technology Ltd. Method of fabricating a bonded wafer substrate for use in MEMS structures
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
DE102014119384A1 (de) * 2014-12-22 2016-06-23 Infineon Technologies Austria Ag Ladungkompensationsvorrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW286435B (de) * 1994-07-27 1996-09-21 Siemens Ag
DE19531369A1 (de) * 1995-08-25 1997-02-27 Siemens Ag Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß
DE59711481D1 (de) * 1996-02-05 2004-05-06 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19604043C2 (de) 1996-02-05 2001-11-29 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19606043A1 (de) * 1996-02-19 1997-08-21 Telefunken Microelectron Neigungssensor
US5767533A (en) * 1996-05-08 1998-06-16 Vydyanath; Honnavalli R. High-conductivity semiconductor material having a dopant comprising coulombic pairs of elements
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
JP3244057B2 (ja) * 1998-07-16 2002-01-07 日本電気株式会社 基準電圧源回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193293B2 (en) * 2001-05-09 2007-03-20 Infineon Technologies Ag Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component

Also Published As

Publication number Publication date
DE19964214A1 (de) 2001-04-26
US20020123188A1 (en) 2002-09-05
WO2001018870A3 (de) 2001-08-02
DE19964214C2 (de) 2002-01-17
US6504230B2 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69309565T2 (de) Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69515876T2 (de) Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE69431330T2 (de) Integrierte Schaltung mit einer leitfähigen Überkreuzung und Verfahren zu deren Herstellung
DE1913052A1 (de) Halbleitervorrichtung
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
DE102005009000A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112004000495B4 (de) Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE102004018153B4 (de) Hochvolt-Sperrschicht-Feldeffekttransistor mit retrograder Gatewanne und Verfahren zu dessen Herstellung
DE3011778A1 (de) Feldeffekttransistor
EP1097480B1 (de) Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
DE102008029868B4 (de) Halbleiterbauteil und Herstellungsverfahren desselben
DE3421927C2 (de) Vertikal-MOS-Transistor und Verfahren zu dessen Herstellung
DE102007019551B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19942677C2 (de) Kompensationsbauelement und Verfahren zu dessen Herstellung
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10093306

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP