[go: up one dir, main page]

WO1998002925A1 - Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur - Google Patents

Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur Download PDF

Info

Publication number
WO1998002925A1
WO1998002925A1 PCT/DE1997/001458 DE9701458W WO9802925A1 WO 1998002925 A1 WO1998002925 A1 WO 1998002925A1 DE 9701458 W DE9701458 W DE 9701458W WO 9802925 A1 WO9802925 A1 WO 9802925A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
electrode
gate electrode
region
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1997/001458
Other languages
English (en)
French (fr)
Inventor
Torsten Franke
Peter TÜRKES
Heinrich Brunner
Alfred Porst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7799971&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO1998002925(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to EP97932757A priority Critical patent/EP0925610A1/de
Priority to US09/214,931 priority patent/US6150675A/en
Publication of WO1998002925A1 publication Critical patent/WO1998002925A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments

Definitions

  • power MOSFETs do not require any control current in the stationary operating state. Because of their structure, however, power OSFETs contain comparatively large parasitic capacitances that have to be reloaded with every switching operation. Since these capacitances influencing the switching behavior of the MOSFET consist both of metallizations and insulator layers and of the space charge zones formed in the area of the pn junctions, their respective size depends in a nonlinear manner on the voltage applied.
  • the feedback capacitance caused by the gate electrode and the insulator of the gate-drain / or the gate-collector overlap surface has a predominantly disadvantageous effect on the switching behavior of the respective component and its circuitry ⁇ Freewheeling branch).
  • the invention relates to a MOS-controlled semiconductor component.
  • the aim is a structure that ensures good switching behavior of the component without impairing its static properties.
  • the component should have a high breakdown strength and should be usable in particular in the field of power electronics.
  • a semiconductor component with the features specified in patent claim 1 has these properties.
  • the dependent claims relate to refinements and advantageous developments of the semiconductor component according to the invention.
  • the invention enables the construction of power semiconductors
  • FIG. 2 shows an enlarged section of the symmetry unit according to FIG. 1. 4. Description of the embodiments
  • Figures 1 and 2 show a mirror-symmetrical with respect to the axis 2, in the vertical; to the axis 2 oriented plane, for example circular, square or hexagonal cell 1 of a vertical n-channel MOS field-effect transistor.
  • the individual transistor cells 1 are connected in parallel.
  • the dielectric strength of the structure depends on the dopant concentration and thickness of the Si epitaxial layer 5 deposited on the low-resistance, n + -doped substrate (n-buffer) 4 provided with the drain metallization 3.
  • the p + -doped wells 7 of the transistor cells 1 are introduced into this n ⁇ -doped layer 5, each of the wells 7 containing an annular, n * -doped source zone 6.
  • An Al metallization 8 serves as the source electrode, which contacts both the annular n + region 6 and the respective p + trough 7.
  • the metallization 8 connects adjacent transistor cells to one another in a conductive manner and closes them in parallel.
  • the gate electrode 9 made of polycrystalline silicon is arranged between the thin gate oxide (Si0 2 ) 10 and the oxide layer 11 carrying the source metallization 8.
  • L gd the gate-drain overlap area and this in turn determines the size of the feedback capacitance
  • L d ⁇ p denotes the width of the space charge zone of the p * -n ⁇ junction in the epitaxial layer 5 with the channel formed and the maximum forward current.
  • the ring-shaped or frame-shaped electrode 13 ensures a comparatively homogeneous field distribution in the edge region of the gate electrode 9 and thus prevents the electrical field strength in the semiconductor material from reaching the critical ionization and thus triggering electron multiplication, which is the critical value of approximately 10 5 volts / cm.
  • the parameter L gd must be adjusted accordingly in order to ensure an optimal transmission and switching characteristic of the component.
  • a small length L gd improves the switching shafts in principle, but at the same time worsens the transmission properties.
  • the distance L s between the gate 9 and the additional electrode 13 the field distortion in Affected area of the electrode ends and L s should therefore be as small as possible.
  • the dopant concentration N A of the edge region 15 is determined by the charge which the region 15 serving as contact contributes to the absorption of the electric field until the entire semiconductor structure breaks through. Its dimensions L A / D A should be chosen so that the space charge zone extending from the p + n junction does not or only insignificantly affects the transmission properties of the transistor cell 1.
  • the invention is of course not limited to the exemplary embodiments described above.
  • This component differs essentially only from a MOSFET in that the substrate provided with the collector metallization has p-doping, as a result of which an additional, minority charge carrier is injected into the epitaxial layer (n-base) and the source electrode is formed by a Emitter connection is replaced (see for example [1], pages 350 - 353).

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

In bekannten MOS-gesteuerten Leistungshalbleitern wirken sich die parasitären Eigenschaften der sog. Rückwirkungskapazität überwiegend nachteilig auf das Schaltverhalten des Bauelements aus. Eine Verkleinergung der Gate-Drain-/ Gate-/Kollektor-Überlappungsfläche und damit der Rückwirkungskapazität verbessert zwar das Hochfrequenzverhalten, beeinträchtigt aber die Spannungsfestigkeit der Struktur. Die kleinflächige Gate-Elektrode (9) des vorgeschlagenen Bauelements überdeckt das Substrat (4, 5) nur auf einer Länge Lgd APPROX Ldep (Ldep: = Breite der Raumladungszone im Substrat). Im Gateoxid (10, 11) eingebettet und beabstandet von der Gate-Elektrode (9) angeordnet ist eine leitend mit der Source-Metallisierung (8) verbundene, sich bis zum Rand der Symmetrieeinheit (1) erstreckende Zusatzelektrode (13). Sie sorgt für eine vergleichsweise homogene Feldverteilung im Randbereich der Gate-Elektrode (9) und verhindert so, dass die elektrische Feldstärke im Halbleiter den Stossionisation auslösenden kritischen Wert von etwa 10<5> V/cm erreicht. Die Erfindung ermöglicht den Bau von MOSFETs und IGBTs mit guten dynamischen Eigenschaften und hoher Sperrspannung.

Description

Beschreibung
HALBLEITERBAUELEMENT MIT EINER STEUER ELEKTRODE ZUR MODULATION DER LEITFÄHIGKEIT EINES KANALBEREICHS UNTER VERWENDUNG EINER FELDPLATTENSTRUKTUR
1. Einleitung und Stand der Technik
Als spannungsgesteuerte Bauelemente benötigen Leistungs-MOS- FETs im stationären Betriebszustand keinen Steuerstrom. Auf- grund ihres Aufbaus enthalten Leistungs- OSFETs allerdings vergleichsweise große parasitäre Kapazitäten, die bei jedem Schaltvorgang umgeladen werden müssen. Da diese das Schaltverhalten des MOSFETs beeinflussenden Kapazitäten sowohl aus Metallisierungen und Isolatorschichten als auch aus den sich im Bereich der pn-Obergange bildenden Raumladungszonen bestehen, hängt deren jeweilige Größe in nichtlinearer Weise von der angelegten Spannung ab.
In bekannten OS-gesteuerten Leistungshalbleitern (MOSFETs, IGBTs) wirkt sich die von der Gate-Elektrode und dem Isolator der Gate-Drain-/ bzw. der Gate-Kollektor-Überlappungsfläche hervorgerufene Rückwirkungskapazität überwiegend nachteilig auf das Schaltverhalten des jeweiligen Bauelements und dessen Schaltungsu gebung {Freilaufzweig) aus. So werden insbeson- dere die Schaltgeschwindigkeit, die Steuerleistung, die
Anstiegsgeschwindigkeit , die Schwingungsfestigkeit und die Verlustleistung des Bauelements durch die parasitären Eigenschaften der Rückwirkungskapazität negativ beeinflußt.
Durch eine Änderung der Gate-Struktur kann man die Gate- Drain- bzw. Gate-Kollektor-Überlappungsfläche und damit auch die Rückwirkungskapazität in MOS-gesteuerten Bauelementen deutlich verkleinern (s. [1], Seite 300 bis 305]). Diese Maßnahme verbessert zwar das Hochf equenzverhalten des jeweili- gen Bauelements, beeinträchtigt aber dessen Durchbruchsfestigkeit ganz erheblich (s. [1], Seiten 274 - 276, insbesondere Figur 6.10). Versuche, die Rückwirkungskapazität durch ein dickeres Gateoxid ohne wesentliche .Absenkung der Sperrspannung zu verringern, waren ebenfalls nicht erfolgreich.
2. Gegenstand, Ziele und Vorteile der Erfindung
Die Erfindung hat insbesondere ein MOS-gesteuertes Halbleiterbauelement zum Gegenstand. Angestrebt wird ein Aufbau, der ein gutes Schaltverhalten des Bauelements ohne Beeinträchtigung seiner statischen Eigenschaften gewährleistet. So soll das Bauelement trotz einer vergleichsweise kleinen Rückwirkungskapazität und der damit einhergehenden Verbesserung der dynamischen Eigenschaften eine hohe Durchbruchsfestigkeit aufweisen und insbesondere im Bereich der Leistungselektronik einsetzbar sein. Ein Halbleiterbauelement mit den in Patent- anspruch 1 angegebenen Merkmalen besitzt diese Eigenschaften. Die abhängigen .Ansprüche betreffen Ausgestaltungen und vorteilhafte Weiterbildungen des erfindungsgemäßen Halbleiterbauelements .
Die Erfindung ermöglicht den Bau von Leistungshalbleitern
(MOSFETs, IGBTs) mit guten dynamischen und statischen Eigenschaften. Aufgrund der kleinen Rückwirkungskapazität verringern sich der Aufwand zur Ansteuerung und Beschaltung der Komponenten und damit auch deren Herstellungs- bzw. Ferti- gungskosten erheblich.
3. Zeichnungen
Die Erfindung wird im folgenden anhand der Zeichnungen erläu- tert . Es zeigen:
Figur 1 und 3 Symmetrieeinheiten erfindungsgemäßer MOSFETs im
Querschnitt Figur 2 einen vergrößerten Ausschnitt der Symmetrieeinheit gemäß Figur 1. 4. Beschreibung der Ausführungsbeispiele
4.1 Erstes Ausführungsbeispiel
Die Figuren 1 und 2 zeigen eine bezüglich der Achse 2 spiegelsymmetrisch aufgebaute, in der senkrecht; zur Achse 2 orientierten Ebene beispielsweise zirkulär, quadratisch oder hexagonal gestaltete Zelle 1 eines vertikalen n-Kanal-MOS- Feldeffekttransistors. Um die Stromtragfähigkeit des Systems zu erhöhen, sind die einzelnen Tranεistorzellen 1 parallelgeschaltet. Die Spannungsfestigkeit der Struktur hängt von der Dotierstoffkonzentration und Dicke der auf dem nieder- ohmigen, n+-dotierten und mit der Drain-Metallisierung 3 versehenen Substrat (n-buffer) 4 abgeschiedenen Si-Epitaxie- Schicht 5 ab. In dieser n~-dotierten Schicht 5 sind die p+- dotierten Wannen 7 der Transistorzellen 1 eingebracht, wobei jede der Wannen 7 eine ringförmige, n*-dotierte Source-Zone 6 enthält. Als Source-Elektrode dient eine AI-Metallisierung 8, die sowohl das ringförmige n+-Gebiet 6 als auch die jeweilige p+-Wanne 7 kontaktiert. Außerdem verbindet die Metallisierung 8 benachbarte Transistorzellen leitend miteinander und schließt diese parallel. Die aus polykristallinem Silizium bestehende Gate-Elektrode 9 ist zwischen dem dünnen Gateoxid (Si02) 10 und der die Source-Metallisierung 8 tragenden Oxid- Schicht 11 angeordnet. Sie überdeckt sowohl den sich unterhalb des Si02-Isolators 10 zwischen dem n*-dotierten Bereich 6 und der n"-dotierten Epitaxieschicht 5 bildenden Kanal 12 als auch Teile der Epitaxieschicht 5 auf einer in Figur 2 mit gd bezeichneten Länge. Da die Länge Lgd die Gate-Drain-Über- lappungsfl che und diese wiederum die Größe der Rückwirkungs- kapazität bestimmt, sollte Lgd näherungsweise der Bedingung
gd = Ldep
genügen, wobei Ldθp die Breite der Raumladungszone des p*-n~- Übergangs in der Epitaxieschicht 5 bei ausgebildetem Kanal und maximalem Durchlaßstrom bezeichnet . Die isoliert vom Gate 9 angeordnete und ebenfalls aus polykristallinem Silizium gefertigte Elektrode 13 überdeckt die übrige Fläche der Epitaxieschicht 5 bis zum Rand der Tran- sistorzelle 1. Sie ist über einen in die Oxidschichten 10/11 eingebrachten Steg 14 polykristallinen Siliziums oder ein aluminiumgefülltes Kontaktloch sowohl mit der Source- Metallisierung 8 als auch mit dem im Randbereich der Zelle 1 liegenden, p*-dotierten Bereich 15 leitend verbunden. Die ring- oder rahmenförmig ausgebildete Elektrode 13 sorgt für eine vergleichsweise homogene Feldverteilung im Randbereich der Gate-Elektrode 9 und verhindert so, daß die elektrische Feldstärke im Halbleitermaterial den Stoßioniεation und damit Elektronenvervielfachung auslösenden kritischen Wert von etwa 105 Volt/cm erreicht.
Der vorzugsweise punktför ig ausgebildete p*-dotierte Bereich 15 leitet die in der Epitaxieschicht 5 immer entstehenden Löcher ab. An der Grenzfläche Gateoxid 10/Halbleiterschicht 5 unterhalb der auf Source-Potential liegenden, also negativ gegenüber der Drain-Metallisierung 3 vorgespannten Elektrode 13, kann sich deshalb nur eine vergleichsweise kleine positive Akkumulationsladung bilden. Das daraus resultierende elektrische Feld im Gateoxid 10 ist aber immer kleiner als die Si02-Durchbruchsfeidstärke.
In Tabelle I sind die bevorzugten Strukurgrößen und Dotier- stoffkonzentrationen der Halbleiterbereiche eines Leistungs- MOSFETs (Sperrspannung 600 V, Nennstromdichte = 50 A/cm2) angegeben (vergl. Fig. 2 ) . Soll der MOSFET andere Leistungsdaten aufweisen, muß man insbesondere den Parameter Lgd entsprechend anpassen, um eine optimale Durchlaß- und Schaltcharakteristik des Bauelements zu gewährleisten. So verbessert eine kleine Länge Lgd zwar prinzipiell die Schalteigen- Schäften, verschlechtert aber gleichzeitig die Durchlaßeigenschaften. Außerdem gilt es zu beachten, daß der Abstand Ls zwischen Gate- 9 und Zusatzelektrode 13 die Feldverzerrung im Bereich der Elektrodenenden beeinflußt und Ls deshalb möglichst klein sein sollte. Die Dotierstoffkonzentration NA des Randbereichs 15 wird durch die Ladung bestimmt, welche der als Kontakt dienende Bereich 15 bis zum Durchbruch der ge- sammten Halbleiterstruktur zur Aufnahme des elektrischen Feldes beiträgt. Seine Abmessungen LA/DA sind hierbei so zu wählen, daß die sich vom p+n-Übergang ausdehnende Raumladungszone die Durchlaßeigenschaften der Transistorzelle l nicht oder nur unwesentlich beeinträchtigt.
Tabelle 1; Bevorzugte Strukturgrößen und Dotierstoff- konzentrationen
Struktur gem. Figur 2 Struktur gem. Figur 3 oxd 16.5 • 10"4 cm 16.5 • 10"4 cm
Dox 0.12 • 10"4 cm 0.12 • 10"4 cm
Ls 1.5 • 10"" cm < 1.5 • 10"4 cm
ND 2 • 1014 cm"3 2 • 1013 cm"3
Lgd 7.5 • 10"4 cm 6 • 10"4 cm
% 1 • 1017 cm"3
LA < 1 • 10"4 cm
DA < 1 ■ 10"4 cm
4.2 Zweites Ausführun-αsbeispiel
Gemäß Tabelle I ist die Epitaxieschicht 5 der in den Figuren 1 und 2 dargestellten Transistorzelle mit ND = 2 • 1014 cm"3 vergleichsweise hoch dotiert. Will man die Dotierstoffkonzentration um eine Größenordnung auf beispielsweise ND = 2 • 10 cm" verringern, würde sich bei unverändertem Aufbau der Zelle 1 die Raumladungszone von dem am Zellenrand liegenden pVn"-Übergang sehr weit in die hochohmige Schicht 5 ausdehnen und die Durchlaßeigenschaf en der Struktur demzufolge stark beeinträchtigen. Andererseits ist das elektrische Feld in einer hochohmigen Schicht 5 vergleichsweise schwach, sodaß man auf den p+-dotierten Randbereich 15 auch verzichten kann. Die Fig. 3 zeigt eine entsprechend aufgebaute Transistorzelle 1' im Querschnitt. Um die Sperreigenschaften der Zelle 1' zu maximieren, sollte die Länge Lgd möglichst klein gewählt werden (siehe die in der rechten Spalte der Tabelle I angegebenen Werte) .
4.3 Ausgestaltungen und Weiterbildungen
Die Erfindung beschränkt sich selbstverständlich nicht auf die oben beschriebenen Ausführungsbeispiele. So ist es beispielsweise möglich, die Erfindung auch bei IGBTs anzuwen- den. Dieses Bauelement unterscheidet sich im wesentlichen nur dadurch von einem MOSFET, daß das mit der Kollektormetallisierung versehene Substrat eine p-Dotierung aufweist, dadurch ein zusätzlicher, Minoritätsladungsträger in die Epitaxieschicht (n-Basis) injizierender pn-Übergang entsteht und die Source-Elektrode durch einen Emitteranschluß ersetzt ist (siehe beispielsweise [1] , Seiten 350 - 353) .
5. Literatur
[1] B. Jayant Baliga: Modern Power Devices; John Wiley & Sons (1987)

Claims

Patentansprüche
1 . Halbleiterbauelement , das eine der Modulation der Leitfähigkeit eines Kanalbereichs dienende Steuerstruktur sowie die folgenden Merkmale aufweist :
- Eine erste Hauptfläche eines Halbleiterkörpers (4) ist mit einer ersten Elektrode (3), eine steuerstrukturseitige zweite Hauptfläche mit einer Halbleiterschicht (5) eines ersten Leitfähigkeitstyps versehen,
- ein erster Halbleiterbereich (6) des ersten Leitfähigkeitstyps ist in einen zweiten Halbleiterbereich (7) eines zweiten Leitfähigkeitstyps eingebracht, wobei der zweite Halbleiterbereich (7) eine steuerstrukturseitige Wanne in der Halbleiterschicht (5) bildet,
- eine zweite Elektrode (8) kontaktiert den ersten (6) und den zweiten Halbleiterbereich (7),
- eine elektrisch isoliert auf der Halbleiterschicht (5) angeordnete Gate-Elektrode (9) überdeckt zumindest den Kanalbereich (12 (zwischen dem ersten Halbleiterbereich (6) und der Halbleiterschicht (5) ,
- eine von der Gate-Elektrode (9) lateral beabstandete und isoliert auf der Halbleiterschicht (5) angeordnete dritte Elektrode (13) ist mit der zweiten Elektrode (8) elektrisch leitend verbunden oder mit deren Potential beaufschlagt.
2. Halbleiterbauelement nach .Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (5) einen randseitig liegenden, bis an deren Oberfläche reichenden und mit der zweiten Elektrode (8) elektrisch leitend verbundenen dritten Halbleiterbereich (15) des zweiten Leitfähigkeitstypε aufweist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gate-Elektrode (9) und die dritte Elektrode (13) in einer parallel zur ersten oder zweiten Hauptfläche des Halbleiterkörpers (4) orientierten Ebene liegen.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, daß die Gate-Elektrode (9) und die dritte Elektrode (13) in einen elektrischen Isolator (10,11) eingebettet sind und daß die zweite Elektrode (8) zumindest Teile der Oberfläche des Isolators (11) abdeckt.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4 dadurch gekennzeichnet, daß die Gate-Elektrode (9) aus polykristallinem Silizium besteht .
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5 dadurch gekennzeichnet, daß ein in den elektrischen Isolator (10,11) eingebetteter Bereich (14) elektrisch leitenden Materials die zweite (8) und die dritte Elektrode (13) leitend miteinander verbindet.
7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß der Bereich (14) den dritten Halbleiterbereich (15) der Halbleiterschicht (5) kontaktiert.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, gekennzeichnet durch einen dotierten Halbleiterkörper (4) des ersten oder zweiten Leitfähigkeitstyps .
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Gate-Elektrode (9) die Halbleiterschicht (5) auf einer Länge Lgd « Ldβp überlappt, wobei Ldep die Breite der Raumladungszone in der Halbleiterschicht (5) am Übergang zum zweiten Halbleiterbereich (7) bei maximalem Durchlaßstrom bezeichnet .
PCT/DE1997/001458 1996-07-16 1997-07-10 Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur Ceased WO1998002925A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP97932757A EP0925610A1 (de) 1996-07-16 1997-07-10 Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur
US09/214,931 US6150675A (en) 1996-07-16 1997-07-10 Semiconductor component with a control electrode for modulating the conductivity of a channel area by means of a magnetoresistor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19628656.5 1996-07-16
DE19628656 1996-07-16

Publications (1)

Publication Number Publication Date
WO1998002925A1 true WO1998002925A1 (de) 1998-01-22

Family

ID=7799971

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/001458 Ceased WO1998002925A1 (de) 1996-07-16 1997-07-10 Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur

Country Status (3)

Country Link
US (1) US6150675A (de)
EP (1) EP0925610A1 (de)
WO (1) WO1998002925A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997936A1 (de) * 1998-10-30 2000-05-03 Alstom Holdings Verfahren zur Herstellung von IGBT-Gateelektroden
US6690062B2 (en) 2002-03-19 2004-02-10 Infineon Technologies Ag Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895110B2 (ja) * 1999-03-04 2007-03-22 インフィネオン テクノロジース アクチエンゲゼルシャフト 固有スイッチオン抵抗の低減されたヴァーティカルｍｏｓトランジスタ装置のボディ領域の製造方法
US20030079786A1 (en) * 2001-10-30 2003-05-01 Diana Michael J. Modular fluid pressure regulator with bypass
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8829624B2 (en) * 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046749A1 (de) * 1979-12-10 1981-09-10 Sharp K.K., Osaka "mos-halbleiterbauelement fuer hohe betriebsspannungen"
JPS5887874A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd 絶縁ゲ−ト形半導体装置
EP0635888A1 (de) * 1993-07-22 1995-01-25 Siliconix Incorporated Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3201545A1 (de) * 1982-01-20 1983-07-28 Robert Bosch Gmbh, 7000 Stuttgart Planare halbleiteranordnung
JP3092940B2 (ja) * 1990-02-01 2000-09-25 クウィッグ，フレッド，エル． 減少させたゲート容量を有するｍｏｓｆｅｔ構成体及びその製造方法
EP0485648B1 (de) * 1990-11-12 1995-05-24 Siemens Aktiengesellschaft Halbleiterbauelement für hohe Sperrspannung
JP3417013B2 (ja) * 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046749A1 (de) * 1979-12-10 1981-09-10 Sharp K.K., Osaka "mos-halbleiterbauelement fuer hohe betriebsspannungen"
JPS5887874A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd 絶縁ゲ−ト形半導体装置
EP0635888A1 (de) * 1993-07-22 1995-01-25 Siliconix Incorporated Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
COEN R W ET AL: "A high-performance planar power MOSFET", IEEE TRANSACTIONS ON ELECTRON DEVICES, FEB. 1980, USA, VOL. ED27, NR. 2, PAGE(S) 340 - 343, ISSN 0018-9383, XP002042684 *
PATENT ABSTRACTS OF JAPAN vol. 007, no. 182 (E - 192) 11 August 1983 (1983-08-11) *
See also references of EP0925610A1 *
TIHANYI J: "Integrated power devices", INTERNATIONAL ELECTRON DEVICES MEETING. TECHNICAL DIGEST, SAN FRANCISCO, CA, USA, 13-15 DEC. 1982, 1982, NEW YORK, NY, USA, IEEE, USA, PAGE(S) 6 - 10, XP002042685 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997936A1 (de) * 1998-10-30 2000-05-03 Alstom Holdings Verfahren zur Herstellung von IGBT-Gateelektroden
FR2785448A1 (fr) * 1998-10-30 2000-05-05 Alstom Technology Procede de fabrication d'une electrode de commande de grille pour transistor igbt
US6274451B1 (en) 1998-10-30 2001-08-14 Alstom Holdings Method of fabricating a gate-control electrode for an IGBT transistor
US6690062B2 (en) 2002-03-19 2004-02-10 Infineon Technologies Ag Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität

Also Published As

Publication number Publication date
US6150675A (en) 2000-11-21
EP0925610A1 (de) 1999-06-30

Similar Documents

Publication Publication Date Title
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE69329242T2 (de) Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte.
DE19630740B4 (de) Bipolarer Transistor mit Kurzschlußanode und seitlich angeordneter isolierter Gate-Elektrode
EP0057256A2 (de) Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand
EP0043009A2 (de) Steuerbarer Halbleiterschalter
DE102004007197A1 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE3787484T2 (de) Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE3905434C2 (de) Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung
DE10313712B4 (de) Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
DE102007013848A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
WO1998002925A1 (de) Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur
WO2000005768A1 (de) J-fet-halbleiteranordnung
EP0098496A1 (de) IGFET mit Injektorzone
EP0966761B1 (de) Vertikal igbt mit einer soi-struktur
DE3924930A1 (de) Mos halbleitervorrichtung
DE19750827A1 (de) Leistungshalbleiterbauelement mit Emitterinjektionssteuerung
DE10005772B4 (de) Trench-MOSFET
DE102005045910B4 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
EP0600241A2 (de) MOS-gesteuerte Diode

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09214931

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1997932757

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

Ref document number: 1998505506

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 1997932757

Country of ref document: EP