[go: up one dir, main page]

TWI512993B - 電晶體與其形成方法與半導體元件 - Google Patents

電晶體與其形成方法與半導體元件 Download PDF

Info

Publication number
TWI512993B
TWI512993B TW102139016A TW102139016A TWI512993B TW I512993 B TWI512993 B TW I512993B TW 102139016 A TW102139016 A TW 102139016A TW 102139016 A TW102139016 A TW 102139016A TW I512993 B TWI512993 B TW I512993B
Authority
TW
Taiwan
Prior art keywords
layer
type
concentration
gate
transistor
Prior art date
Application number
TW102139016A
Other languages
English (en)
Other versions
TW201419546A (zh
Inventor
熊志文
游承儒
姚福偉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201419546A publication Critical patent/TW201419546A/zh
Application granted granted Critical
Publication of TWI512993B publication Critical patent/TWI512993B/zh

Links

Classifications

    • H10P14/3216—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P14/24—
    • H10P14/3254—
    • H10P14/3416—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

電晶體與其形成方法與半導體元件
本發明係關於半導體積體電路，更特別關於用於半導體積體電路之電晶體與其形成方法。
氮化鎵(GaN)為主的元件，在功率切換元件與無線基站等高功率應用的實施比例提高。另一GaN為主元件的例子為高電子移動率的電晶體(HEMT)放大器，具有低開啟電阻、高關閉崩潰電壓、與處理高電流的能力。GaN為主的增強模式元件，其操作模式與矽為主的MOSFET元件類似，在未導電狀態通常為關閉狀態。然而，習知的GaN為主的增強模式電晶體通常具有臨界電壓(Vth)一致性的問題，此問題將降低元件效能的可信度。
本發明一實施例提供一種電晶體，包括：第一型之第一層位於緩衝層上，且第一型之第一層具有第一濃度之第一材料；第二型之第一層位於第一型之第一層上；第一型之第二層位於第二型之第一層上，第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度；源極與汲極位於緩衝層上，且源極與汲極於水平方向彼此隔開；以及閘極位於至少部份第一型之第二層上，並位於第一型之第一層、第一型之第二 層、與第二型之第一層所定義的凹陷區中。
本發明一實施例提供一種電晶體的形成方法，包括：形成第一型之第一層於緩衝層上，且第一型之第一層具有第一濃度之第一材料；形成第二型之第一層於第一型之第一層上；形成第一型之第二層於第二型之第一層上，第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度；形成源極與汲極於緩衝層上，且源極與汲極於水平方向彼此隔開；形成凹陷區穿過第二型之第一層、第一型之第二層、與至少部份的第一型之第一層；以及形成閘極於凹陷區中，且閘極位於至少部份第一型之第二層上。
本發明一實施例提供一種半導體元件，包括：緩衝層位於半導體基板上；第一型之第一層位於緩衝層上，且第一型之第一層具有第一濃度之第一材料；第二型之第一層位於第一型之第一層上；第一型之第二層位於第二型之第一層上，第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度；源極與汲極位於緩衝層上，且源極與汲極於水平方向彼此隔開；以及閘極位於至少部份第一型之第二層上，並位於第一型之第一層、第一型之第二層、與第二型之第一層所定義的凹陷區中，其中閘極之下表面低於第一型之第一層的上表面。
tr ‧‧‧厚度
100‧‧‧GaN增強模式電晶體
102‧‧‧半導體基板
104‧‧‧GaN緩衝層
106‧‧‧第一型材料之第一層
108‧‧‧第二型材料之第一層
110‧‧‧第一型材料之第二層
112‧‧‧閘極結構
114‧‧‧閘極材料
115‧‧‧介電材料
116‧‧‧源極
116a、118a‧‧‧下表面
118‧‧‧汲極
120‧‧‧隔離元件
122‧‧‧2DEG
124-1、124-2‧‧‧邊緣
126‧‧‧凹陷區
128、130‧‧‧開口
200‧‧‧方法
202、204、206、208、210、212‧‧‧步驟
第1A圖係本發明某些實施例中，增強模式電晶體的剖視圖； 第1B圖係第1A圖之增強模式電晶體的平面圖；第2圖係本發明某些實施例中，製作增強模式電晶體之方法的流程圖；第3A至3F圖係增強模式電晶體之製程剖視圖；第4圖係閘極結構下之層狀物的臨界電壓對厚度之折線圖；以及第5圖係本發明之電晶體與習知電晶體之汲極電阻比較圖。
下述實施例將搭配圖式說明，且圖式應視作整體發明的一部份。
本發明揭露電晶體結構與其製作方法，可讓增強模式電晶體具有一致的臨界電壓(Vth)。第1A圖係一實施例中，GaN增強模式電晶體100之剖視圖。第1B圖係GaN增強模式電晶體100之平面圖。如第1A及1B圖所示，GaN增強模式電晶體100包含半導體基板102，其上形成有GaN緩衝層104。舉例來說，半導體基板102包含但不限於矽、碳化矽、藍寶石、或基體III-V族半導體基板。
在某些實施例中，GaN緩衝層104可為多層結構。舉例來說，氮化鋁(AlN)層可直接形成於半導體基板102之上表面，梯度組成之AlGaN層形成於AlN層上，且GaN層再形成於AlGaN層上，以形成三層結構的GaN緩衝層104。在某些實施例中，GaN緩衝層104之形成方法為本技術領域中具有通常知識者所理解的磊晶成長法。
第一型材料之第一層106係形成於GaN緩衝層104之上表面上。在某些實施例中，第一型材料之第一層106包括半導體材料，比如氮化鋁鎵(AlGaN)層，其厚度介於5nm至10nm之間，且其鋁濃度介於0.07重量%至0.15重量%之間。第二型材料之第一層108位於第一型材料之第一層106的上表面上。在某些實施例中，第二型材料之第一層108係半導體材料，比如AlN層，其厚度(於y方向)介於0.7nm至2nm之間。第一型材料之第二層110位於第二型材料之第一層108的上表面上。在某些實施例中，第一型材料之第二層110為半導體材料，比如AlGaN層，其鋁含量與厚度均不同於第一型材料之第一層106。舉例來說，第一型材料之第二層110之厚度介於5nm至30nm之間，而鋁含量介於0.21重量%至0.50重量%之間。
至少部份的第一型材料之第一層106、第二型材料之第一層108、與第一型材料之第二層110被凹陷的閘極結構112中斷。閘極結構112包含閘極材料114於視情況形成的介電材料115上。如第1A圖所示，閘極結構112自第一型材料之第二層110的上表面延伸穿過第二型材料之第一層108與第一型材料之第二層110，並延伸到至少部份的第一型材料之第一層106中。在某些實施例中，第一型材料之第一層106於閘極結構112下之厚度tr ，小於其他保留部份之第一型材料之第一層106的厚度。藉由控制第一型材料之第一層106的鋁含量(重量%)可調整厚度tr 。舉例來說，當第一型材料之第一層106的鋁含量為0.12重量%時，厚度tr 為5nm。
在某些實施例中，介電材料115之厚度介於3nm至 100nm之間。舉例來說，介電材料115可包含但不限於氧化矽、氮化矽、氧化鋁、氧化鉭、氧化鈦、氧化鋅、氧化鉿、或上述之複合層。閘極材料114可為金屬閘極材料如氮化鈦、鋁、金、鉭、氮化鉭、鈮、鎢、或鎳，亦可為本技術領域中具有通常知識者所理解的多晶矽閘極。在某些實施例中，閘極材料114為氮化鈦/鋁、鎳/金、氮化鎢/鋁、或鈦鎢合金/鋁的堆疊結構。
源極116與汲極118係形成於GaN緩衝層104的上表面上，且兩者於水平方向(x方向)彼此相隔。如本技術領域中具有通常知識者所理解的，源極116與汲極118可為歐姆接點，其導電材料可為鈦、氮化鈦、鋁、鎳、金、或其他合適的導電材料。在某些實施例中，源極116與汲極118可為鈦/鋁/鎳/金堆疊，或鈦/鋁/氮化鈦堆疊。源極116與汲極118於第1B圖所示之z方向垂直延伸。源極116、汲極118、及源極116與汲極118之間的閘極材料114彼此平行。
如第1B圖所示，隔離元件120圍繞GaN增強模式電晶體100之外圍。在某些實施例中，隔離元件120延伸至GaN緩衝層104其上表面下方，即隔離元件120延伸至低於源極116之下表面116a(與汲極118之下表面118a)，如第1A圖所示。在某些實施例中，隔離元件120之形成方法為蝕刻形成凹陷以圍繞GaN增強模式電晶體100之主動區，再沉積隔離材料如氧化矽至凹陷中。在某些實施例中，隔離元件120之形成方法為本技術領域中具有通常知識者理解的佈植或淺溝槽隔離(STI)結構。
2DEG(二維電子氣)122係形成於GaN緩衝層104的上表面中。如第1圖所示，2DEG 122自隔離元件120水平延伸至 凹陷區126之邊緣124-1(或124-2)，且至少部份的凹陷之閘極結構112位於凹陷區126中。
GaN增強模式電晶體100之形成方法可參考第2至3E圖。如第2圖所示，方法200之步驟202形成GaN緩衝層104於半導體基板102上。在某些實施例中，GaN緩衝層104成長於半導體基板102上之方法為有機金屬化學氣相沉積(MOCVD)製程，其鎵源與氮源分別為三甲基鎵(TMG)與氨(NH3 )。
在某些實施例中，GaN緩衝層104包含多層結構。在此實施例中，依序形成GaN緩衝層104的每一層。舉例來說，AlN層係直接形成於半導體基板102的上表面上。梯度組成之AlGaN層係直接形成於AlN層上，而GaN層係形成於AlGaN層上。
在方法200之步驟204中，第一型材料之第一層106、第二型材料之第一層108、與第一型材料之第二層110係臨場成長於GaN緩衝層104上，而GaN緩衝層104位於基板102上，如第3A圖所示。第一型材料之第一層106、第二型材料之第一層108、與第一型材料之第二層110之臨場成長方法為MOCVD製程，且第一型材料之第一層106之鋁含量低於第一型材料之第二層110。在某些實施例中，第一型材料之第一層106的鋁含量介於0.07重量%至0.15重量%之間，而第一型材料之第二層110之鋁含量介於0.21重量%至0.50重量%之間。形成第一型材料之第一層106於GaN緩衝層104上，即形成第3A圖所示之2DEG 122。
如第2圖所示，方法200之步驟206形成源極116與 汲極118。在某些實施例中，蝕刻第一型材料之第一層106、第二型材料之第一層108、與第一型材料之第二層110，以形成開口128與130並露出GaN緩衝層104之上表面，如第3B圖所示。舉例來說，蝕刻製程的參數包含蝕刻功率介於50W至300W之間，蝕刻壓力為30mTorr，且蝕刻氣體為20%之SF6 與80%之BCl3 的混合物。如第3C圖所示，作為源極116與汲極118之歐姆接點係分別形成於開口128與130中，其形成方法為沉積金屬。舉例來說，源極116與汲極118可為鈦、鋁、與金之組合(如鈦/鋁/鈦/金堆疊)，鈀與金之組合(如鈀/金堆疊)，或鈦、鋁、與氮化鈦之組合(如鈦/鋁/氮化鈦堆疊)。
如第2圖所示，方法200之步驟208形成隔離區120以圍繞電晶體之主動區。某些實施例如第3圖所示，隔離區120之製作方法為先形成於水平方向與源極116及汲極118相鄰之凹陷，或佈植隔離離子於凹陷區120中。如第3D圖所示，隔離區120延伸至第一型材料之第一層106源極116、與汲極118的下表面下，因此隔離區120的下表面低於GaN緩衝層104的上表面。用以佈植形成隔離區120的隔離離子可為但不限於氧、氮、或氬。
如第2圖所示，方法200之步驟210形成凹陷區126於第一型材料之第一層106、第二型材料之第一層108、與第一型材料之第二層110中。一或多道蝕刻製程可用以形成凹陷區126。如本技術領域中具有通常知識者所理解的，在蝕刻第一型材料之第二層110時，第二型材料之第一層108可作為蝕刻停止層。
由於第一型材料之第一層106與第一型材料之第二層110具有不同的鋁含量，第一型材料之第二層110的蝕刻深度(如厚度tr )具有較佳控制，進而改善元件特性。舉例來說，第一型材料之第二層110的較高鋁含量具有較佳片電阻於凹陷區中，因此元件的開啟特性較佳。第一型材料之第一層106的較低鋁含量可具有較佳的厚度tr 控制，因此GaN增強模式電晶體100具有較一致的臨界電壓(Vth)。如第4圖所示，GaN增強模式電晶體100之臨界電壓取決於厚度tr 的大小。當厚度tr 為5nm時，對應的臨界電壓近似於1.5伏特。
回到第2圖，方法200之步驟212形成閘極結構112。在某些實施例中，介電材料115係形成於至少部份第一型材料之第二層110上，並形成於凹陷區126中。閘極材料114係形成於介電材料115上。介電材料115可由下述材料沉積而成：氧化矽、氮化矽、氧化鋁、氧化鉭、氧化鈦、過氧化鋅、氧化鉿、或上述之複合層。介電材料115係位於第一型材料之第二層110其至少部份上表面上，並形成於凹陷區126中。
在某些實施例中，可省略介電材料115。閘極114形成於至少部份第一型材料之第二層110上，並形成於凹陷區126中。如前所述，閘極材料114可為金屬閘極如氮化鈦、鋁、金、鉭、氮化鉭、鈮、鎢、或鎳，亦可為本技術領域中具有通常知識者所理解的多晶矽閘極。在某些實施例中，閘極材料114為氮化鈦/鋁、鎳/金、氮化鎢/鋁、或鈦鎢合金/鋁的堆疊結構。
多層閘極結構與增強模式電晶體之形成方法，可讓最終電晶體具有較一致的臨界電壓。此外與習知的增強模式 元件相較，多層閘極結構具有改良的開啟電阻。
舉例來說，第5圖係具有單層AlGaN之習知增強模式電晶體，與第1A及1B圖中具有不同鋁含量之多層AlGaN之增強模式電晶體，其汲極-源極電阻(Rds(on))的比較圖。在第5圖中，中間的電晶體其第一型材料之第一層106的鋁含量為0.09重量%，而第一型材料之第二層110的鋁含量為0.25重量%。右側的電晶體其第一型材料之第一層106的鋁含量為0.09重量%，而第一型材料之第二層110的鋁含量為0.35重量%。
如第5圖所示，具有多層AlGaN之電晶體的Rds(on)，均小於單層AlGaN之電晶體的Rds(on)之一半。如本技術領域中具有通常知識者所理解，較低的Rds(on)可改善電晶體的開啟特性。
在某些實施例中，電晶體包括第一型之第一層(如AlGaN層)於緩衝層上，且第一型之第一層具有第一濃度之第一材料。第二型之第一層(如AlN層)位於第一型之第一層上，且第一型之第二層(如AlGaN層)位於第二型之第一層上。第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度。源極與汲極於水平方向彼此隔開。閘極位於至少部份第一型之第二層上，並位於第一型之第一層、第一型之第二層、與第二型之第一層所定義的凹陷區中。
在某些實施例中的方法包括：形成第一型之第一層於緩衝層上，形成第二型之第一層(如AlN層)於第一型之第一層上，以及形成第一型之第二層於第二型之第一層上。第一型之第一層(如AlGaN層)具有第一濃度之第一材料，第一型之 第二層(如AlGaN層)具有第二濃度之第一材料，且第二濃度高於第一濃度。形成源極與汲極於緩衝層上，且源極與汲極於水平方向彼此隔開。形成凹陷區穿過第二型之第一層、第一型之第二層、與至少部份的第一型之第一層。形成閘極於凹陷區中，且閘極位於至少部份第一型之第二層上。
在某些實施例中，半導體元件包括緩衝層於半導體基板上，且第一型之第一層(如AlGaN層)位於緩衝層上。第一型之第一層具有第一濃度之第一材料。第二型之第一層(如AlN層)位於第一型之第一層上。第一型之第二層(如AlGaN層)位於第二型之第一層上，第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度。源極與汲極位於緩衝層上，且源極與汲極於水平方向彼此隔開。閘極位於至少部份第一型之第二層上，並位於第一型之第一層、第一型之第二層、與第二型之第一層所定義的凹陷區中，其中閘極之下表面低於第一型之第一層的上表面。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧半導體基板
104‧‧‧GaN緩衝層
106‧‧‧第一型材料之第一層
108‧‧‧第二型材料之第一層
110‧‧‧第一型材料之第二層
112‧‧‧閘極結構
114‧‧‧閘極材料
115‧‧‧介電材料
116‧‧‧源極
118‧‧‧汲極
120‧‧‧隔離元件
122‧‧‧2DEG

Claims (10)

  1. 一種電晶體，包括：一第一型之第一層位於一緩衝層上，且該第一型之第一層具有第一濃度之第一材料；一第二型之第一層位於該第一型之第一層上；一第一型之第二層位於該第二型之第一層上，該第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度；一源極與一汲極位於該緩衝層上，且該源極與該汲極於水平方向彼此隔開；以及一閘極位於至少部份該第一型之第二層上，並位於該第一型之第一層、該第一型之第二層、與該第二型之第一層所定義的一凹陷區中，其中部份該第一型之第一層被該閘極中斷。
  2. 如申請專利範圍第1項所述之電晶體，其中該閘極位於一介電層上，該介電層位於部份該第一型之第二層上，且該介電層位於該第一型之第一層、該第一型之第二層、與該第二型之第一層所定義的該凹陷區中。
  3. 如申請專利範圍第1項所述之電晶體，其中該第一型之第一層包括氮化鋁鎵，其中該第一濃度介於0.07重量%至0.15重量%之間，其中該第二濃度介於0.21重量%至0.50重量%之間，該第一材料為鋁，且其中該第二型之第一層包括氮化鋁。
  4. 一種電晶體的形成方法，包括： 形成一第一型之第一層於一緩衝層上，且該第一型之第一層具有第一濃度之第一材料；形成一第二型之第一層於該第一型之第一層上；形成一第一型之第二層於該第二型之第一層上，該第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度；形成一源極與一汲極於該緩衝層上，且該源極與該汲極於水平方向彼此隔開；形成一凹陷區穿過該第二型之第一層、該第一型之第二層、與至少部份的該第一型之第一層；以及形成一閘極於該凹陷區中，且該閘極位於至少部份該第一型之第二層上。
  5. 如申請專利範圍第4項所述之電晶體的形成方法，更包括在形成閘極前，先沉積一介電層於至少部份該第一型之第二層上，且該介電層位於該凹陷區中。
  6. 如申請專利範圍第4項所述之電晶體的形成方法，其中：該第一型之第一層包括氮化鋁鎵；該第一材料係鋁；該第一濃度介於0.07重量%至0.15重量%之間；以及該第二濃度介於0.21重量%至0.50重量%之間。
  7. 一種半導體元件，包括：一緩衝層位於一半導體基板上；一第一型之第一層位於一緩衝層上，且該第一型之第一層具有第一濃度之第一材料； 一第二型之第一層位於該第一型之第一層上；一第一型之第二層位於該第二型之第一層上，該第一型之第二層具有第二濃度之第一材料，且第二濃度高於第一濃度；一源極與一汲極位於該緩衝層上，且該源極與該汲極於水平方向彼此隔開；以及一閘極位於至少部份該第一型之第二層上，並位於該第一型之第一層、該第一型之第二層、與該第二型之第一層所定義的一凹陷區中，其中該閘極之下表面低於該第一型之第一層的上表面。
  8. 如申請專利範圍第7項所述之半導體元件，其中該閘極位於一介電層上，該介電層位於部份該第一型之第二層上，該介電層位於該第一型之第一層、該第一型之第二層、與該第二型之第一層所定義的一凹陷區中，且該介電層之下表面高於該第一型之第一層的下表面。
  9. 如申請專利範圍第7項所述之半導體元件，其中該第一型之第一層包括氮化鋁鎵，其中該第一濃度介於0.07重量%至0.15重量%之間，其中該第二濃度介於0.21重量%至0.50重量%之間，該第一材料為鋁，且其中該第二型之第一層包括氮化鋁。
  10. 如申請專利範圍第7項所述之半導體元件，更包括一隔離區圍繞一增強模式電晶體之外圍。
TW102139016A 2012-11-09 2013-10-29 電晶體與其形成方法與半導體元件 TWI512993B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/672,754 US8884334B2 (en) 2012-11-09 2012-11-09 Composite layer stacking for enhancement mode transistor

Publications (2)

Publication Number Publication Date
TW201419546A TW201419546A (zh) 2014-05-16
TWI512993B true TWI512993B (zh) 2015-12-11

Family

ID=50555935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139016A TWI512993B (zh) 2012-11-09 2013-10-29 電晶體與其形成方法與半導體元件

Country Status (3)

Country Link
US (1) US8884334B2 (zh)
DE (1) DE102013102156B4 (zh)
TW (1) TWI512993B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745045B (zh) * 2019-08-30 2021-11-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5888064B2 (ja) * 2012-03-29 2016-03-16 富士通株式会社 化合物半導体装置及びその製造方法
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
US9231094B2 (en) 2013-05-21 2016-01-05 Globalfoundries Inc. Elemental semiconductor material contact for high electron mobility transistor
US9276077B2 (en) * 2013-05-21 2016-03-01 Globalfoundries Inc. Contact metallurgy for self-aligned high electron mobility transistor
JP6530210B2 (ja) * 2015-03-24 2019-06-12 株式会社東芝 半導体装置及びその製造方法
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
US10062776B2 (en) * 2016-02-05 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
DE102017125803B4 (de) 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
US10629475B2 (en) * 2017-12-22 2020-04-21 Vanguard International Semiconductor Corporation Semiconductor device with two-part insulation structure within non-active region
US11527610B2 (en) * 2018-06-05 2022-12-13 Intel Corporation CMOS compatible isolation leakage improvements in gallium nitride transistors
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth
CN115132585A (zh) 2021-03-29 2022-09-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072240A1 (en) * 2007-09-14 2009-03-19 Transphorm Inc. III-Nitride Devices with Recessed Gates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5071377B2 (ja) * 2006-03-16 2012-11-14 富士通株式会社 化合物半導体装置及びその製造方法
US8946778B2 (en) * 2007-01-10 2015-02-03 International Rectifier Corporation Active area shaping of III-nitride devices utilizing steps of source-side and drain-side field plates
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP5866766B2 (ja) * 2011-02-10 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
TWI544628B (zh) * 2011-05-16 2016-08-01 瑞薩電子股份有限公司 Field effect transistor and semiconductor device
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US20130320349A1 (en) * 2012-05-30 2013-12-05 Triquint Semiconductor, Inc. In-situ barrier oxidation techniques and configurations
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072240A1 (en) * 2007-09-14 2009-03-19 Transphorm Inc. III-Nitride Devices with Recessed Gates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745045B (zh) * 2019-08-30 2021-11-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US11239368B2 (en) 2019-08-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11949013B2 (en) 2019-08-30 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US8884334B2 (en) 2014-11-11
DE102013102156A1 (de) 2014-05-15
TW201419546A (zh) 2014-05-16
US20140131720A1 (en) 2014-05-15
DE102013102156B4 (de) 2019-05-29

Similar Documents

Publication Publication Date Title
TWI512993B (zh) 電晶體與其形成方法與半導體元件
US11296195B2 (en) Semiconductor device manufacturing method
US12457765B2 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
TWI431770B (zh) 半導體裝置及製造其之方法
US8648390B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
US10872967B2 (en) Manufacturing method of semiconductor device
US10847643B2 (en) Enhancement mode HEMT device and method of forming the same
US20220216333A1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
JP2015149324A (ja) 半導体装置
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
US20220416031A1 (en) Semiconductor device, and method of manufacturing semiconductor device
US9917187B2 (en) Semiconductor device and manufacturing method
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
CN110875383B (zh) 半导体装置及其制造方法
JP5100002B2 (ja) 窒化物半導体装置
EP4120364A1 (en) Semiconductor device and manufacturing method thereof
JP2013080794A (ja) 高電子移動度トランジスタ