[go: up one dir, main page]

TWI888875B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI888875B
TWI888875B TW112127645A TW112127645A TWI888875B TW I888875 B TWI888875 B TW I888875B TW 112127645 A TW112127645 A TW 112127645A TW 112127645 A TW112127645 A TW 112127645A TW I888875 B TWI888875 B TW I888875B
Authority
TW
Taiwan
Prior art keywords
electrode layer
oxide
semiconductor structure
capacitor
substrate
Prior art date
Application number
TW112127645A
Other languages
English (en)
Other versions
TW202505694A (zh
Inventor
張守仁
林育漳
陳旻政
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW112127645A priority Critical patent/TWI888875B/zh
Priority to CN202310979655.7A priority patent/CN119384034A/zh
Priority to US18/523,924 priority patent/US20250040190A1/en
Publication of TW202505694A publication Critical patent/TW202505694A/zh
Application granted granted Critical
Publication of TWI888875B publication Critical patent/TWI888875B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H10W70/635—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種半導體結構，包括基底、電容器與氧化物半導體場效電晶體。電容器位在基底上。氧化物半導體場效電晶體位在基底上。氧化物半導體場效電晶體電性連接於電容器。

Description

半導體結構
本發明是有關於一種半導體結構，且特別是有關於一種包括電容器的半導體結構。
目前發展出一種可與其他半體導元件(如，互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)元件)進行整合的整合式電容器(Integrated capacitor)。然而，目前的整合式電容器的漏電流較大與無法承受較高的操作電壓。因此，如何有效地降低整合式電容器的漏電流以及提高整合式電容器的操作電壓為目前持續努力的目標。
本發明提供一種半導體結構，其可有效地降低電容器的漏電流以及提高電容器的操作電壓。
本發明提出一種半導體結構，包括基底、電容器與氧化物半導體場效電晶體(oxide semiconductor field effect transistor，OSFET)。電容器位在基底上。氧化物半導體場效電晶體位在基底 上。氧化物半導體場效電晶體電性連接於電容器。
依照本發明的一實施例所述，在上述半導體結構中，電容器可為溝渠式電容器(trench capacitor)。
依照本發明的一實施例所述，在上述半導體結構中，電容器可為平行板電容器(parallel-plate capacitor)。
依照本發明的一實施例所述，在上述半導體結構中，氧化物半導體場效電晶體可為氧化物半導體薄膜電晶體(oxide semiconductor thin film transistor(OSTFT)。
依照本發明的一實施例所述，在上述半導體結構中，氧化物半導體場效電晶體可位在電容器的上方。
依照本發明的一實施例所述，在上述半導體結構中，氧化物半導體場效電晶體可位在電容器的下方。
依照本發明的一實施例所述，在上述半導體結構中，氧化物半導體場效電晶體可位在電容器的一側。
依照本發明的一實施例所述，在上述半導體結構中，氧化物半導體場效電晶體可包括第一電極層、第一介電層、通道層、第二電極層與第三電極層。第一電極層位在基底上。第一介電層位在第一電極層上。通道層位在第一介電層上，且位在第一電極層的上方。第二電極層與第三電極層位在第一介電層上，且位在通道層的兩側。
依照本發明的一實施例所述，在上述半導體結構中，第一電極層的材料例如是鉬、鈦、鉭、鎢、鋁、銅、鉻或其合金。
依照本發明的一實施例所述，在上述半導體結構中，第一介電層的材料例如是氧化矽、氮化矽或氮化鉿。
依照本發明的一實施例所述，在上述半導體結構中，通道層的材料可為氧化物半導體。氧化物半導體可包括氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、氧化鈷(CoOx)、氧化鎳(NiOx)、鍶銅氧化物(SrCu2Ox)、銅鋁氧化物(CuAlO2)、銅銦氧化物(CuInO2)或銅鎵氧化物(CuGaO2)。
依照本發明的一實施例所述，在上述半導體結構中，第二電極層的材料與第三電極層的材料可為N型氧化物半導體。N型氧化物半導體可包括氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)或銦鋅氧化物(IZO)，且N型氧化物半導體可具有N型摻質。
依照本發明的一實施例所述，在上述半導體結構中，第二電極層的材料與第三電極層的材料可為P型氧化物半導體。P型氧化物半導體可包括氧化鈷(CoOx)、氧化鎳(NiOx)、鍶銅氧化物(SrCu2Ox)、銅鋁氧化物(CuAlO2)、銅銦氧化物(CuInO2)或銅鎵氧化物(CuGaO2)，且P型氧化物半導體可具有P型摻質。
依照本發明的一實施例所述，在上述半導體結構中，電容器可位在基底中。電容器可包括第四電極層、第五電極層、第二介電層與第三介電層。第四電極層位在基底中。第五電極層位在第四電極層上。第二介電層位在第四電極層與基底之間。第三介電層位在第四電極層與第五電極層之間。
依照本發明的一實施例所述，在上述半導體結構中，第二 電極層可電性連接於第四電極層。
依照本發明的一實施例所述，在上述半導體結構中，第二電極層可電性連接於第五電極層。
依照本發明的一實施例所述，在上述半導體結構中，更可包括介電層結構。介電層結構位在基底上。電容器與氧化物半導體場效電晶體可位在介電層結構中。電容器可包括第四電極層、第五電極層與第二介電層。第四電極層位在介電層結構中。第五電極層位在第四電極層上。第二介電層位在第四電極層與第五電極層之間。
依照本發明的一實施例所述，在上述半導體結構中，第二電極層可電性連接於第四電極層。
依照本發明的一實施例所述，在上述半導體結構中，第二電極層可電性連接於第五電極層。
依照本發明的一實施例所述，在上述半導體結構中，更可包括基底穿孔(through-substrate via，TSV)。基底穿孔位在基底中。基底穿孔可貫穿基底。
基於上述，在本發明所提出的半導體結構中，由於氧化物半導體場效電晶體電性連接於電容器，因此可有效地降低電容器的漏電流以及提高電容器的操作電壓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10,20,30,40,50:半導體結構
100:基底
102,202:電容器
104:氧化物半導體場效電晶體
106,108,116,122,124,206,208:電極層
110,112,118,130,210:介電層
114:介電層結構
120:通道層
126:內連線結構
128:基底穿孔
圖1為根據本發明的一些實施例的半導體結構的剖面圖。
圖2為根據本發明的另一些實施例的半導體結構的剖面圖。
圖3為根據本發明的另一些實施例的半導體結構的剖面圖。
圖4為根據本發明的另一些實施例的半導體結構的剖面圖。
圖5為根據本發明的另一些實施例的半導體結構的剖面圖。
圖6為根據本發明的另一些實施例的半導體結構的剖面圖。
圖7為根據本發明的另一些實施例的半導體結構的剖面圖。
圖8為根據本發明的另一些實施例的半導體結構的剖面圖。
圖9為根據本發明的另一些實施例的半導體結構的剖面圖。
圖10為根據本發明的另一些實施例的半導體結構的剖面圖。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1為根據本發明的一些實施例的半導體結構的剖面圖。圖2為根據本發明的另一些實施例的半導體結構的剖面圖。
請參照圖1，半導體結構10包括基底100、電容器102與 氧化物半導體場效電晶體104。在一些實施例中，基底100可為半導體基底，如矽基底。
電容器102位在基底100上。在一些實施例中，電容器102可為整合式電容器。在本實施例中，電容器102可為溝渠式電容器。在一些實施例中，電容器102可位在基底100中。在一些實施例中，電容器102可包括電極層106、電極層108、介電層110與介電層112。電極層106位在基底100中。部分電極層106可位在基底100的頂面上方。在一些實施例中，電極層106的材料例如是摻雜多晶矽。電極層108位在電極層106上。部分電極層108可位在基底100的頂面上方。在一些實施例中，電極層108的材料例如是摻雜多晶矽。介電層110位在電極層106與基底100之間。在一些實施例中，介電層110的材料例如是氧化矽。介電層112位在電極層106與電極層108之間。在一些實施例中，介電層112的材料例如是氧化矽或高介電常數介電材料。
半導體結構10更可包括介電層結構114。介電層結構114位在基底100上。介電層結構114可覆蓋電容器102。在一些實施例中，介電層結構114可為多層結構。在一些實施例中，介電層結構114的材料例如是氧化矽、氮化矽或其組合。
氧化物半導體場效電晶體104位在基底100上。在本實施例中，氧化物半導體場效電晶體104可位在電容器102的上方，藉此可有效地縮小半導體結構10的面積。在一些實施例中，氧化物半導體場效電晶體104可位在介電層結構114中。在一些實施 例中，氧化物半導體場效電晶體104可為氧化物半導體薄膜電晶體。
在一些實施例中，氧化物半導體場效電晶體104可包括電極層116、介電層118、通道層120、電極層122與電極層124。電極層116位在基底100上。在一些實施例中，電極層116可用以作為閘極。在一些實施例中，電極層116可位在電容器102上方的介電層結構114中。在一些實施例中，電極層116的材料例如是鉬、鈦、鉭、鎢、鋁、銅、鉻或其合金。
介電層118位在電極層116上。在一些實施例中，介電層118可用以作為閘介電層。在一些實施例中，介電層118的材料例如是氧化矽、氮化矽或氮化鉿。
通道層120位在介電層118上，且位在電極層116的上方。在一些實施例中，通道層120的材料可為氧化物半導體。在一些實施例中，上述氧化物半導體可包括氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、氧化鈷(CoOx)、氧化鎳(NiOx)、鍶銅氧化物(SrCu2Ox)、銅鋁氧化物(CuAlO2)、銅銦氧化物(CuInO2)或銅鎵氧化物(CuGaO2)。
電極層122與電極層124位在介電層118上，且位在通道層120的兩側。在一些實施例中，電極層122與電極層124可部分覆蓋通道層120。電極層122與電極層124分別可用以作為源極與汲極中的一者與另一者。在本實施例中，電極層122可用以作為汲極，且電極層124可用以作為源極。電極層122的材料與 電極層124的材料可為N型氧化物半導體或P型氧化物半導體。在一些實施例中，上述N型氧化物半導體可包括氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)或銦鋅氧化物(IZO)，且上述N型氧化物半導體可具有N型摻質。在一些實施例中，上述P型氧化物半導體可包括氧化鈷(CoOx)、氧化鎳(NiOx)、鍶銅氧化物(SrCu2Ox)、銅鋁氧化物(CuAlO2)、銅銦氧化物(CuInO2)或銅鎵氧化物(CuGaO2)，且上述P型氧化物半導體可具有P型摻質。
氧化物半導體場效電晶體104電性連接於電容器102。在本實施例中，如圖1所示，電極層122可電性連接於電極層106，但本發明並不以此為限。在另一些實施例中，如圖2所示，電極層122可電性連接於電極層108。
在一些實施例中，半導體結構10更可包括內連線結構126。內連線結構126位在介電層結構114中。在本實施例中，如圖1所示，電極層122可藉由內連線結構126而電性連接於電極層106。在另一些實施例中，如圖2所示，電極層122可藉由內連線結構126而電性連接於電極層108。在一些實施例中，內連線結構126可包括接觸窗(contact)、導線或其組合。在一些實施例中，內連線結構126的材料例如是鎢、鋁、銅、鈦、氮化鈦、鉭、氮化鉭或其組合。
在一些實施例中，半導體結構10更可包括基底穿孔128。基底穿孔128位在基底100中。基底穿孔128可貫穿基底100。在一些實施例中，基底穿孔128的材料例如是銅、鉭、氮化鉭或其組 合。
此外，在圖中雖未示出，但在基底100上、基底100中與介電層結構114中可具有其他所需構件(如，半導體元件、內連線結構及/或介電層)，於此省略其說明。另外，在圖1與圖2中，相同或相似的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構10中，由於氧化物半導體場效電晶體104電性連接於電容器102，因此可有效地降低電容器102的漏電流以及提高電容器102的操作電壓。
圖3為根據本發明的另一些實施例的半導體結構的剖面圖。圖4為根據本發明的另一些實施例的半導體結構的剖面圖。
請參照圖1與圖3，圖3的半導體結構20與圖1的半導體結構10的差異如下。在圖3的半導體結構20中，氧化物半導體場效電晶體104可位在電容器102的一側。此外，半導體結構20更可包括介電層130。介電層130位在電極層116與基底100之間。在一些實施例中，介電層130的材料例如是氧化矽。
在圖3的半導體結構20中，電極層122可電性連接於電極層106，但本發明並不以此為限。舉例來說，在圖3的半導體結構20中，電極層122可藉由內連線結構126而電性連接於電極層106。在另一些實施例中，如圖4所示，電極層122可電性連接於電極層108。舉例來說，如圖4所示，電極層122可藉由內連線結構126而電性連接於電極層108。
此外，在圖1、圖3與圖4中，相同或相似的構件以相同 的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構20中，由於氧化物半導體場效電晶體104電性連接於電容器102，因此可有效地降低電容器102的漏電流以及提高電容器102的操作電壓。
圖5為根據本發明的另一些實施例的半導體結構的剖面圖。圖6為根據本發明的另一些實施例的半導體結構的剖面圖。
請參照圖1與圖5，圖5的半導體結構30與圖1的半導體結構10的差異如下。半導體結構30中的電容器202不同於半導體結構10中的電容器102。在半導體結構30中，電容器202可為平行板電容器。
在半導體結構30中，電容器202與氧化物半導體場效電晶體104可位在介電層結構114中。氧化物半導體場效電晶體104可位在電容器202的上方，藉此可有效地縮小半導體結構30的面積。在一些實施例中，電容器202可包括電極層206、電極層208與介電層210。電極層206位在介電層結構114中。在一些實施例中，電極層206的材料例如是鉭、氮化鉭或其組合。電極層208位在電極層206上。在一些實施例中，電極層208的材料例如是鉭、氮化鉭或其組合。介電層210位在電極層206與電極層208之間。在一些實施例中，介電層210的材料例如是氮化矽或高介電常數(high dielectric constant(high-k)介電材料。在一些實施例中，上述高介電常數介電材料例如是氧化鋁(Al2O3)、氧化鋯(ZrO2)或氧化鉭(Ta2O5)。
在圖5的半導體結構30中，電極層122可電性連接於電極層206，但本發明並不以此為限。舉例來說，在圖5的半導體結構30中，電極層122可藉由內連線結構126而電性連接於電極層206。在另一些實施例中，如圖6所示，電極層122可電性連接於電極層208。舉例來說，如圖6所示，電極層122可藉由內連線結構126而電性連接於電極層208。
此外，在圖1、圖5與圖6中，相同或相似的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構30中，由於氧化物半導體場效電晶體104電性連接於電容器202，因此可有效地降低電容器202的漏電流以及提高電容器202的操作電壓。
圖7為根據本發明的另一些實施例的半導體結構的剖面圖。圖8為根據本發明的另一些實施例的半導體結構的剖面圖。
請參照圖7與圖5，圖7的半導體結構40與圖5的半導體結構30的差異如下。在圖7的半導體結構40中，氧化物半導體場效電晶體104可位在電容器202的下方，藉此可有效地縮小半導體結構40的面積。
在圖7的半導體結構40中，電極層122可電性連接於電極層206，但本發明並不以此為限。舉例來說，在圖7的半導體結構40中，電極層122可藉由內連線結構126而電性連接於電極層206。在另一些實施例中，如圖8所示，電極層122可電性連接於電極層208。舉例來說，如圖8所示，電極層122可藉由內連線結 構126而電性連接於電極層208。
此外，在圖5、圖7與圖8中，相同或相似的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構40中，由於氧化物半導體場效電晶體104電性連接於電容器202，因此可有效地降低電容器202的漏電流以及提高電容器202的操作電壓。
圖9為根據本發明的另一些實施例的半導體結構的剖面圖。圖10為根據本發明的另一些實施例的半導體結構的剖面圖。
請參照圖9與圖5，圖9的半導體結構50與圖5的半導體結構30的差異如下。氧化物半導體場效電晶體104可位在電容器202的一側。
在圖9的半導體結構50中，電極層122可電性連接於電極層206，但本發明並不以此為限。舉例來說，在圖9的半導體結構50中，電極層122可藉由內連線結構126而電性連接於電極層206。在另一些實施例中，如圖10所示，電極層122可電性連接於電極層208。舉例來說，如圖10所示，電極層122可藉由內連線結構126而電性連接於電極層208。
此外，在圖5、圖9與圖10中，相同或相似的構件以相同的符號表示，且省略其說明。
基於上述實施例可知，在半導體結構50中，由於氧化物半導體場效電晶體104電性連接於電容器202，因此可有效地降低電容器202的漏電流以及提高電容器202的操作電壓。
綜上所述，上述實施例的半導體結構包括電容器與氧化物半導體場效電晶體，且氧化物半導體場效電晶體電性連接於電容器，藉此可有效地降低電容器的漏電流以及提高電容器的操作電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體結構
100:基底
102:電容器
104:氧化物半導體場效電晶體
106,108,116,122,124:電極層
110,112,118:介電層
114:介電層結構
120:通道層
126:內連線結構
128:基底穿孔

Claims (15)

  1. 一種半導體結構，包括： 基底； 電容器，位在所述基底上；以及 氧化物半導體場效電晶體，位在所述基底上，且電性連接於所述電容器，其中 所述氧化物半導體場效電晶體包括： 第一電極層，位在所述基底上； 第一介電層，位在所述第一電極層上； 通道層，位在所述第一介電層上，且位在所述第一電極層的上方；以及 第二電極層與第三電極層，位在所述第一介電層上，且位在所述通道層的兩側，其中 所述第二電極層與所述第三電極層覆蓋所述通道層的部分頂面，且 所述第一電極層位在所述通道層與所述基底之間，其中 所述電容器位在所述基底中，且包括： 第四電極層，位在所述基底中； 第五電極層，位在所述第四電極層上； 第二介電層，位在所述第四電極層與所述基底之間；以及 第三介電層，位在所述第四電極層與所述第五電極層之間，其中 所述第二介電層的頂面高於所述基底的頂面。
  2. 如請求項1所述的半導體結構，其中所述電容器包括溝渠式電容器。
  3. 如請求項1所述的半導體結構，其中所述電容器包括平行板電容器。
  4. 如請求項1所述的半導體結構，其中所述氧化物半導體場效電晶體包括氧化物半導體薄膜電晶體。
  5. 如請求項1所述的半導體結構，其中所述氧化物半導體場效電晶體位在所述電容器的上方。
  6. 如請求項1所述的半導體結構，其中所述氧化物半導體場效電晶體位在所述電容器的下方。
  7. 如請求項1所述的半導體結構，其中所述氧化物半導體場效電晶體位在所述電容器的一側。
  8. 如請求項1所述的半導體結構，其中所述第一電極層的材料包括鉬、鈦、鉭、鎢、鋁、銅、鉻或其合金。
  9. 如請求項1所述的半導體結構，其中所述第一介電層的材料包括氧化矽、氮化矽或氮化鉿。
  10. 如請求項1所述的半導體結構，其中所述通道層的材料包括氧化物半導體，且所述氧化物半導體包括氧化銦鎵鋅、氧化鋅、銦鋅氧化物、氧化鈷、氧化鎳、鍶銅氧化物、銅鋁氧化物、銅銦氧化物或銅鎵氧化物。
  11. 如請求項1所述的半導體結構，其中所述第二電極層的材料與所述第三電極層的材料包括N型氧化物半導體，所述N型氧化物半導體包括氧化銦鎵鋅、氧化鋅或銦鋅氧化物，且所述N型氧化物半導體具有N型摻質。
  12. 如請求項1所述的半導體結構，其中所述第二電極層的材料與所述第三電極層的材料包括P型氧化物半導體，所述P型氧化物半導體包括氧化鈷、氧化鎳、鍶銅氧化物、銅鋁氧化物、銅銦氧化物或銅鎵氧化物，且所述P型氧化物半導體具有P型摻質。
  13. 如請求項1所述的半導體結構，其中所述第二電極層電性連接於所述第四電極層。
  14. 如請求項1所述的半導體結構，其中所述第二電極層電性連接於所述第五電極層。
  15. 如請求項1所述的半導體結構，更包括： 基底穿孔，位在所述基底中，且貫穿所述基底。
TW112127645A 2023-07-24 2023-07-24 半導體結構 TWI888875B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112127645A TWI888875B (zh) 2023-07-24 2023-07-24 半導體結構
CN202310979655.7A CN119384034A (zh) 2023-07-24 2023-08-04 半导体结构
US18/523,924 US20250040190A1 (en) 2023-07-24 2023-11-30 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112127645A TWI888875B (zh) 2023-07-24 2023-07-24 半導體結構

Publications (2)

Publication Number Publication Date
TW202505694A TW202505694A (zh) 2025-02-01
TWI888875B true TWI888875B (zh) 2025-07-01

Family

ID=94338331

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112127645A TWI888875B (zh) 2023-07-24 2023-07-24 半導體結構

Country Status (3)

Country Link
US (1) US20250040190A1 (zh)
CN (1) CN119384034A (zh)
TW (1) TWI888875B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919704A (en) * 2007-10-26 2009-05-01 Hvvi Semiconductors Inc Semiconductor structure and method of manufacture
US20160240527A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Stacked devices
US20170084614A1 (en) * 2015-09-17 2017-03-23 United Microelectronics Corp. Memory cell with oxide semiconductor field effect transistor device integrated therein
US20200111921A1 (en) * 2018-10-08 2020-04-09 Qualcomm Incorporated Thin-film variable metal-oxide-semiconductor (mos) capacitor for passive-on-glass (pog) tunable capacitor
TW202306174A (zh) * 2009-06-30 2023-02-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及電子設備

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919704A (en) * 2007-10-26 2009-05-01 Hvvi Semiconductors Inc Semiconductor structure and method of manufacture
TW202306174A (zh) * 2009-06-30 2023-02-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及電子設備
US20160240527A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Stacked devices
US20170084614A1 (en) * 2015-09-17 2017-03-23 United Microelectronics Corp. Memory cell with oxide semiconductor field effect transistor device integrated therein
US20200111921A1 (en) * 2018-10-08 2020-04-09 Qualcomm Incorporated Thin-film variable metal-oxide-semiconductor (mos) capacitor for passive-on-glass (pog) tunable capacitor

Also Published As

Publication number Publication date
US20250040190A1 (en) 2025-01-30
CN119384034A (zh) 2025-01-28
TW202505694A (zh) 2025-02-01

Similar Documents

Publication Publication Date Title
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
US10418480B2 (en) Semiconductor device capable of high-voltage operation
CN113380887B (zh) 集成芯片、铁电存储器器件及其形成方法
TW202005086A (zh) 具有改良終端結構之氮化鎵電晶體
US11721692B2 (en) Semiconductor device and fabrication method thereof
CN108886038A (zh) 半导体装置
CN101714555A (zh) 半导体器件
TWI624872B (zh) 氮化物半導體元件
TW202111773A (zh) 高壓元件及其製造方法
CN114556561A (zh) 基于氮化物的半导体ic芯片及其制造方法
CN110931483B (zh) 具有源极镇流的碳化硅金属氧化物半导体场效应晶体管
US20200083332A1 (en) Semiconductor device and method for fabricating the same
KR20240120003A (ko) 반도체 소자 및 제조방법
TWI888875B (zh) 半導體結構
JP2008028263A (ja) 半導体装置
TW202326961A (zh) 封裝結構以及半導體製造方法
TWI779297B (zh) 可變電容器
TWI708282B (zh) 完全矽化閘控裝置及其形成方法
CN103840009B (zh) 像素结构
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法
KR20230052015A (ko) 수직 성장한 결정립을 가지는 활성층을 포함하는 스페이스-프리 수직 전계 효과 트랜지스터
TWI890365B (zh) 半導體裝置及其形成方法
TWI451576B (zh) 半導體結構及其製造方法
US20250212462A1 (en) Silicon compatible high temperature gallium nitride process
TWI901149B (zh) 用於功率電晶體的保護結構和用於製造功率電晶體的保護結構的方法