[go: up one dir, main page]

TWI779297B - 可變電容器 - Google Patents

可變電容器 Download PDF

Info

Publication number
TWI779297B
TWI779297B TW109119256A TW109119256A TWI779297B TW I779297 B TWI779297 B TW I779297B TW 109119256 A TW109119256 A TW 109119256A TW 109119256 A TW109119256 A TW 109119256A TW I779297 B TWI779297 B TW I779297B
Authority
TW
Taiwan
Prior art keywords
gate electrode
semiconductor substrate
well region
variable capacitor
type
Prior art date
Application number
TW109119256A
Other languages
English (en)
Other versions
TW202141804A (zh
Inventor
孫超
田武
江寧
鐘燦
磊 薛
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202141804A publication Critical patent/TW202141804A/zh
Application granted granted Critical
Publication of TWI779297B publication Critical patent/TWI779297B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一種可變電容器包括半導體襯底、井區和閘極電極。所述井區設置於所述半導體襯底中。所述閘極電極設置在所述半導體襯底上，所述閘極電極在所述半導體襯底的厚度方向上與所述井區的一部分重疊。所述閘極電極的導電型態與所述井區的導電型態互補，用於改善所述可變電容器的電性表現。

Description

可變電容器
本公開涉及一種可變電容器，更具體而言，涉及一種包括閘極電極的可變電容器。
半導體積體電路中使用了很多種類的電容器結構。例如，半導體積體電路中使用的常見電容器包括金屬-氧化物-半導體(MOS)電容器、金屬-絕緣體-金屬(MIM)電容器以及可變電容器。隨著半導體積體電路技術的不斷發展以及新一代產品的電路設計比前一代產品變得更小更複雜，電容器的電性表現受到影響，尤其是在電容器的製造製程與半導體積體電路中的主要部件(例如，金屬-氧化物-半導體場效電晶體(MOSFET))的製造製程整合的時候。
本公開提供了一種可變電容器。該可變電容器中的閘極電極的導電型態與該可變電容器中的井區的導電型態互補，以改善可變電容器的電性表現。
根據本公開的實施例，提供了一種可變電容器。該可變電容器包括半導體襯底、井區和閘極電極。井區設置於半導體襯底中。閘極電極設置在半導體襯底上，閘極電極在半導體襯底的厚度方向上與井區的一部分重疊。閘極電極的導電型態與井區的導電型態互補。
在一些實施例中，井區是n型井區，且閘極電極是p型閘極電極。
在一些實施例中，閘極電極包括p型摻雜多晶矽。
在一些實施例中，閘極電極的功函數高於半導體襯底的導帶(conduction band)。
在一些實施例中，閘極電極的功函數高於或等於5eV。
在一些實施例中，可變電容器還包括設置於井區中並分別設置於閘極電極的兩個相對側的兩個源極/汲極區。兩個源極/汲極區中的每個包括n型摻雜區。
在一些實施例中，兩個源極/汲極區彼此電性連接。
在一些實施例中，井區是p型井區，且閘極電極是n型閘極電極。
在一些實施例中，閘極電極包括n型摻雜多晶矽。
在一些實施例中，閘極電極的功函數低於半導體襯底的價帶(valence band)。
在一些實施例中，閘極電極的功函數低於或等於4.1eV。
在一些實施例中，可變電容器還包括設置於井區中並分別設置於閘極電極的兩個相對側的兩個源極/汲極區。兩個源極/汲極區中的每個包括p型摻雜區。
在一些實施例中，兩個源極/汲極區彼此電性連接。
在一個實施例中，半導體襯底包括矽半導體襯底。
根據本公開的另一實施例，提供了一種可變電容器。該可變電容器包括半導體襯底、n型井區和閘極電極。n型井區設置於半導體襯底中。閘極電極設置在半導體襯底上，閘極電極在半導體襯底的厚度方向上與n型井區的一部分重疊。閘極電極的功函數高於半導體襯底的導帶。
在一些實施例中，閘極電極包括金屬閘極電極，並且閘極電極的功 函數高於或等於5eV。
在一些實施例中，可變電容器還包括設置於n型井區中並分別設置於閘極電極的兩個相對側的兩個源極/汲極區。兩個源極/汲極區中的每個包括n型摻雜區。
根據本公開的另一實施例，提供了一種可變電容器。該可變電容器包括半導體襯底、p型井區和閘極電極。p型井區設置於半導體襯底中。閘極電極設置在半導體襯底上，閘極電極在半導體襯底的厚度方向上與p型井區的一部分重疊。閘極電極的功函數低於半導體襯底的價帶。
在一些實施例中，閘極電極包括金屬閘極電極，並且閘極電極的功函數低於或等於4.1eV。
在一些實施例中，可變電容器還包括設置於p型井區中並分別設置於閘極電極的兩個相對側的兩個源極/汲極區。兩個源極/汲極區中的每個包括p型摻雜區。
本公開的其他方面可以由本領域的技術人員考慮到本公開的說明書、申請專利範圍和圖式而理解。
10:半導體襯底
12:隔離結構
14:井區
16:閘極介電層
18:第一閘極材料層
20:間隙子結構
22:源極/汲極區
24:第二閘極材料層
100:可變電容器
200:可變電容器
D1:第一方向
D2:第二方向
D3:第三方向
G:閘極電極
V1:第一電壓端
V2:第二電壓端
圖式被併入本文並形成說明書的一部分，例示了本公開的實施例並與說明書一起進一步用以解釋本公開的原理，並使相關領域的技術人員能夠做出和使用本公開。
第1圖是示出了根據本公開實施例的可變電容器的示意圖。
第2圖是沿第1圖中A-A’剖線所繪示的剖面示意圖。
第3圖是示出了根據本公開實施例的可變電容器的電性連接的示意圖。
第4圖是示出了根據本公開另一實施例的可變電容器的示意圖。
儘管對具體配置和佈置進行了討論，但應當理解，這只是出於示例性目的而進行的。相關領域中的技術人員將認識到，在不脫離本公開的實質和範圍的情況下，可使用其他的配置和佈置。對相關領域的技術人員顯而易見的是，本公開還可用於多種其他應用。
要指出的是，在說明書中提到“一個實施例”、“實施例”、“一些實施例”等表示所述的實施例可包括特定的特徵、結構或特性，但未必每個實施例都包括該特定特徵、結構或特性。此外，這樣的措辭用語未必是指相同的實施例。另外，在結合實施例描述特定的特徵、結構或特性時，結合明確或未明確描述的其他實施例實現此類特徵、結構或特性應在相關領域技術人員的知識範圍之內。
通常，可以至少部分從上下文中的使用來理解術語。例如，至少部分根據上下文，可以使用本文中使用的術語“一個或複數個”描述單數意義的任何特徵、結構或特性，或者可以用於描述複數意義的特徵、結構或特性的組合。類似地，至少部分取決於上下文，諸如“一”或“該”的術語也可以被理解為傳達單數使用或傳達複數使用。此外，術語“基於”可以被理解為未必意在傳達各因素的排他性集合，相反，可以允許存在未必明確描述的額外因素，同樣這至少部分取決於上下文。
將理解的是，雖然術語第一、第二等可能在本文中被用來描述各種元件、部件、區域、層或/及區段，但是這些元件、部件、區域、層或/及區段不應當被這些術語限定。這些術語只是用於將一個元件、部件、區域、層或/及區段與另一區分開。因此，下文論述的第一元件、部件、區域、層或區段可以被 稱為第二元件、部件、區域、層或區段而不脫離本公開的教導。
應當容易理解，本公開中的“在......上”、“在......上方”和“之上”的含義應當以最寬方式被解讀，使得“在......上”不僅表示“直接在”某物“上”而且包括在某物“上”且之間有居間特徵或層，且“在......上方”或“之上”不僅表示“在”某物“上方”或“之上”的意思，而且還可以包括“在”某物“上方”或“之上”且之間沒有居間特徵或層(即，直接在某物上)的意思。
此外，空間相對術語，例如“在......之下”、“在......下方”、“下”、“在......上方”、“上”等等可以在本文中用於描述的方便以描述一個元件或特徵與另外一個或複數個元件或一個或複數個特徵的關係，如在圖式中示出的。空間相對術語旨在涵蓋除了在圖式所示取向之外的設備使用或操作過程中的不同的取向。設備可以另外的方式取向(旋轉90度或在其他的取向)，並且本文中使用的空間相對描述詞可以類似被相應地解釋。
在下文中使用術語“形成”或術語“設置”描述向物件塗覆一層材料的行為。這樣的術語意在描述任何可能的層形成技術，包括，但不限於熱生長、濺鍍、蒸鍍、化學氣相沉積、磊晶生長、電鍍等。
請參考第1圖和第2圖。第1圖是示出了根據本公開實施例的可變電容器100的示意圖，第2圖是沿第1圖中A-A’剖線所繪示的剖面示意圖。如第1圖和第2圖所示，在本實施例中提供了一種可變電容器100。可變電容器100包括半導體襯底10、井區14和閘極電極G。井區14設置在半導體襯底10中。閘極電極G設置在半導體襯底10上，閘極電極G在半導體襯底10的厚度方向(例如，第1圖和第2圖中所示的第一方向D1)上與井區14的一部分重疊。閘極電極G的導電型態與井區14的導電型態互補，用於改善可變電容器100的電性表現，例如減小可變電容器100的漏電流，但不限於此。
具體而言，在一些實施例中，半導體襯底10可以包括矽半導體襯底、 矽鍺半導體襯底、絕緣體上矽(SOI)襯底或由其他適當材料製成或/及具有其他適當結構的半導體襯底。井區14可以是通過向半導體襯底10中注入適當摻雜物形成的n型井區或p型井區。例如，用於形成n型井區的摻雜物可以包括磷(P)、砷(As)或其他合適的n型摻雜物，用於形成p型井區的摻雜物可以包括硼(B)、鎵(Ga)或其他合適的p型摻雜物。
在本實施例中，閘極電極G的導電型態與井區14的導電型態互補。換句話說，在井區14為n型井區時，閘極電極G為p型閘極電極，在井區14為p型井區時，閘極電極G為n型閘極電極。在一些實施例中，閘極電極G可以包括第一閘極材料層18，第一閘極材料層18可以包括經摻雜的半導體材料或其他適當的導電材料。上述經摻雜的半導體材料可以通過向半導體材料中注入適當摻雜物來形成。例如，用於形成n型閘極電極的摻雜物可以包括磷、砷或其他合適的n型摻雜物，用於形成p型閘極電極的摻雜物可以包括硼、鎵或其他合適的p型摻雜物。換句話說，閘極電極G中的摻雜物可以與井區14中的摻雜物不同。
在一些實施例中，第一閘極材料層18可以包括經摻雜的多晶矽層或其他適當的經摻雜的半導體層。例如，在井區14為n型井區時，閘極電極G可以包括p型摻雜多晶矽，在井區14為p型井區時，閘極電極G可以包括n型摻雜多晶矽，但不限於此。
在一些實施例中，可變電容器100還可以包括閘極介電層16和兩個源極/汲極區22。閘極介電層16可以在第一方向D1上設置於閘極電極G和半導體襯底10之間。閘極介電層16可以包括氧化矽、氮氧化矽、高介電常數(high dielectric constant，high-k)材料或其他適當的介電材料。上文提到的high-k材料可以包括氧化鉿(HfO2)、氧化鉿矽(HfSiO4)、氮氧化鉿矽(HfSiON)、氧化鋁(Al2O3)、氧化鉭(Ta2O5)、氧化鋯(ZrO2)或其他適當的high-k材料。
兩個源極/汲極區22可以設置於井區14中並分別設置於閘極電極G的 兩個相對側。在一些實施例中，閘極電極G可以在第二方向D2上是細長的，兩個源極/汲極區22可以在第三方向D3上分別設置於閘極電極G的兩個相對側，第三方向D3可以與第二方向D2基本上正交，但不限於此。兩個源極/汲極區22的每個可以包括通過向半導體襯底10和井區14中注入適當摻雜物形成的。在井區14為n型井區時，兩個源極/汲極區22的每個可以包括n型摻雜區，在井區14為p型井區時，兩個源極/汲極區22的每個可以包括p型摻雜區，但不限於此。
在一些實施例中，用於形成n型摻雜區的摻雜物可以包括磷、砷或其他適當的n型摻雜物，用於形成p型摻雜區的摻雜物可以包括硼、鎵或其他適當的p型摻雜物。兩個源極/汲極區22中的摻雜物可以與井區14中的摻雜物相同或不同。在一些實施例中，兩個源極/汲極區22的導電型態可以與井區14的導電型態相同，源極/汲極區22中的摻雜物濃度可以比井區14中的摻雜物濃度更高，但不限於此。因此，在井區14為n型井區時，源極/汲極區22可以被視為n+摻雜區，在井區14為p型井區時，源極/汲極區22可以被視為p+摻雜區，但不限於此。
在一些實施例中，隔離結構12可以設置於半導體襯底10中並圍繞井區14的一部分，被隔離結構12圍繞的井區14可以被視為可變電容器100的主動區，但不限於此。隔離結構12可以包括單層或多層絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其他適當的絕緣材料。在一些實施例中，隔離結構12可以被視為形成於半導體襯底10中的淺溝槽隔離(shallow trench isolation，STI)結構，但不限於此。
在一些實施例中，可變電容器100還可以包括形成於閘極電極G的側壁上和閘極介電層16的側壁上的間隙子結構20。間隙子結構20可以包括單層或多層絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其他適當的絕緣材料。在一些實施例中，間隙子結構20可以在第一方向D1上與源極/汲極區22的一部分重疊，閘極電極G可以在第一方向D1上與源極/汲極區22的一部分重疊，但不限於 此。
請參考第3圖。第3圖是示出了根據本公開實施例的可變電容器的電性連接的示意圖。如第3圖所示，在一些實施例中，閘極電極G可以電性連接到第一電壓端V1，兩個源極/汲極區22可以電性連接到不同於第一電壓端V1的第二電壓端V2。在一些實施例中，兩個源極/汲極區22可以彼此電性連接，但不限於此。在本實施例的可變電容器中，可變電容器的電容可以變化，並可以通過調節施加到閘極電極G的電壓或/及施加到兩個源極/汲極區22的電壓來控制。因此，本公開中的可變電容器可以被視為MOS變容二極體(MOS varactor)，但不限於此。
在本公開中，閘極電極G的導電型態與井區14的導電型態互補，用於改善可變電容器100的電性表現，例如減小可變電容器的漏電流，但不限於此。例如，在普通n型可變電容器中，井區為n型井區，源極/汲極區為n型摻雜區，閘極電極為n型閘極電極。在施加到普通n型可變電容器中的n型閘極電極的電壓大約為2伏特時，閘極介電層兩個相對側之間的電位差可以約為1.9伏特。不過，在本公開的可變電容器中，閘極介電層16的兩個相對側之間的電位差可以被減小到大約1.02伏特，因為閘極電極G是功函數高於普通n型可變電容器中使用的n型閘極電極的功函數的p型閘極電極。閘極介電層16的兩個相對側之間的更小電位差可以導致本公開的可變電容器中漏電流的減小。例如，在n型可變電容器中的閘極電壓約為1.2伏特且n型閘極電極被p型閘極電極替代時，漏電流可以從5.8E-7安培(A)減小到1.79E-9A，n型可變電容器的電容可以從1.20E-13法拉(F)稍微減小到1.02E-13F，但不限於此。
在一些實施例中，在井區14為n型井區時，閘極電極G的功函數可以比半導體襯底10的導帶(conduction band)更高。例如，在半導體襯底10為矽半導體襯底時，半導體襯底10的導帶可以約為4.1eV，但不限於此。在井區14為n型 井區且可變電容器可以被視為n型可變電容器時，閘極電極G的功函數可以高於4.1eV，高於4.5eV，高於或等於5eV，或在某個適當的範圍之內(例如，從4.8eV到5eV的範圍)，但不限於此。上述p型摻雜物可以用於提高閘極電極G的功函數，但不限於此。
在一些實施例中，在井區14為p型井區時，閘極電極G的功函數可以比半導體襯底10的價帶(valence band)更低。例如，在半導體襯底10為矽半導體襯底時，半導體襯底10的價帶可以約為5eV，但不限於此。在井區14為p型井區且可變電容器可以被視為p型可變電容器時，閘極電極G的功函數可以低於5eV，低於4.5eV，低於或等於4.1eV，或在某個適當的範圍之內(例如，從4.1eV到4.3eV的範圍)，但不限於此。上述n型摻雜物可以用於降低閘極電極G的功函數，但不限於此。
值得指出的是，可以通過控制閘極電極G中摻雜物的濃度、形成閘極電極G的製造製程的條件、應用到閘極電極G的後期處理(例如，熱處理)的條件或/及形成可變電容器的製程中的其他因素來調節閘極電極G的功函數。僅包括與閘極電極G相同的成分(例如，上述摻雜物)的閘極電極未必一定具有上述閘極電極G的功函數。基於不同的物理效應開發了很多技術以測量樣本的電子功函數。例如，可以使用如下方法測量樣本的功函數：該方法採用了由光子吸收、高溫、由於電場或使用電子隧穿效應而誘發的來自樣本的電子發射。此外，也可以使用利用樣本和參考電極之間接觸電位差的方法來測量樣本的功函數。
在本公開中，閘極電極G的導電型態與井區14的導電型態互補，用於改善可變電容器100的電性表現。因此，在本公開中，不必增大閘極介電層16的厚度以減小可變電容器的漏電流，在閘極介電層16的厚度增加時可不必增大可變電容器佔用的面積以保持特定電容，並可以將漏電流減小的可變電容器的製造製程與具有相對較薄閘極介電層的半導體裝置的製造製程整合。
以下描述將詳細介紹本公開的不同實施例。為了簡化描述，利用相同的符號標記以下實施例的每個中的相同部件。為了更容易地理解各實施例之間的差異，以下描述將詳述不同實施例之間的不同之處，將不再重複描述相同的特徵。
請參考第4圖。第4圖是示出了根據本公開另一實施例的可變電容器200的示意圖。如第4圖中所示，可變電容器200包括半導體襯底10、井區14、閘極介電層16、兩個源極/汲極區22和閘極電極G。在一些實施例中，閘極電極G可以包括第二閘極材料層24，第二閘極材料層24可以包括金屬導電材料或其他適當的導電材料。因此，閘極電極G可以包括金屬閘極電極，但不限於此。另外，井區14可以包括n型井區或p型井區，並且兩個源極/汲極區22的導電型態可以與井區14的導電型態相同。
在一些實施例中，井區14可以是設置於半導體襯底10中的n型井區。兩個源極/汲極區22可以設置在n型井區中並分別設置在閘極電極G的兩個相對側，兩個源極/汲極區22的每個可以包括n型摻雜區，但不限於此。閘極電極G設置在半導體襯底10上，並且閘極電極G在半導體襯底10的厚度方向(例如，第4圖中所示的第一方向D1)上與n型井區的一部分重疊。閘極電極G的功函數高於半導體襯底10的導帶，用於改善可變電容器200的電性表現，例如減小可變電容器200的漏電流，但不限於此。例如，在半導體襯底10為矽半導體襯底時，半導體襯底10的導帶可以約為4.1eV，但不限於此。在井區14為n型井區且可變電容器200可以被視為n型可變電容器時，閘極電極G的功函數可以高於4.1eV，高於4.5eV，高於或等於5eV，或在某個適當的範圍之內(例如，從4.8eV到5eV的範圍)，但不限於此。在一些實施例中，第二閘極材料層24可以包括鎳(Ni)、鈷(Co)、金(Au)、鉑(Pt)、鈦(Ti)、鎢(W)、上述材料的矽化物、上述材料的複合物、上述材料的合金或功函數在上述範圍之內的其他適當的導電材料。
在一些實施例中，井區14可以是設置於半導體襯底10中的p型井區。兩個源極/汲極區22可以設置在p型井區中並分別設置在閘極電極G的兩個相對側，兩個源極/汲極區22的每個可以包括p型摻雜區，但不限於此。閘極電極G設置在半導體襯底上，並且閘極電極G在第一方向D1上與p型井區的一部分重疊。閘極電極G的功函數低於半導體襯底10的價帶，用於改善可變電容器200的電性表現，例如減小可變電容器200的漏電流，但不限於此。例如，在半導體襯底10為矽半導體襯底時，半導體襯底10的價帶可以約為5eV，但不限於此。在井區14為p型井區且可變電容器200可以被視為p型可變電容器時，閘極電極G的功函數可以低於5eV，低於4.5eV，低於或等於4.1eV，或在某個適當的範圍之內(例如，從4.1eV到4.3eV的範圍)，但不限於此。在一些實施例中，第二閘極材料層24可以包括鉭(Ta)、鋁(Al)、銦(In)、鎂(Mg)、錳(Mn)、鈦(Ti)、鎢(W)、上述材料的矽化物、上述材料的複合物、上述材料的合金或功函數在上述範圍之內的其他適當的導電材料。
值得指出的是，可以通過控制閘極電極G的材料組成、形成閘極電極G的製造製程的條件、應用到閘極電極G的後期處理(例如，熱處理)的條件或/及形成可變電容器的製程中的其他因素來調節閘極電極G的功函數。僅包括與閘極電極G相同的成分(例如，上述金屬材料)的閘極電極未必一定具有上述閘極電極G的功函數。
綜上所述，在根據本公開的可變電容器中，可變電容器中的閘極電極的導電型態與可變電容器中的井區的導電型態互補。例如，n型可變電容器中的n型閘極電極被p型閘極電極替代，p型可變電容器中的p型閘極電極被n型閘極電極替代。相應地，可以改善可變電容器的電性表現，例如可變電容器的漏電流。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化 與修飾，皆應屬本發明之涵蓋範圍。
10:半導體襯底
14:井區
16:閘極介電層
18:第一閘極材料層
20:間隙子結構
22:源極/汲極區
100:可變電容器
D1:第一方向
D2:第二方向
D3:第三方向
G:閘極電極

Claims (6)

  1. 一種可變電容器，包括：半導體襯底；設置於該半導體襯底中的井區；以及設置於該半導體襯底上的閘極電極，其中該閘極電極與該井區的一部分在一第一方向與一第二方向的平面投影重疊，並且該閘極電極的導電型態與該井區的導電型態互補，其中該井區是n型井區，該閘極電極是p型閘極電極，且該閘極電極的功函數高於該半導體襯底的導帶(conduction band)，其中該半導體襯底包括矽鍺半導體襯底，且該閘極電極為p型摻雜多晶矽。
  2. 如請求項1所述的可變電容器，其中該閘極電極的功函數高於或等於5eV。
  3. 如請求項1所述的可變電容器，還包括：設置於該井區中並且分別設置於該閘極電極的兩個相對側的兩個源極/汲極區，其中該兩個源極/汲極區中的每個包括n型摻雜區。
  4. 如請求項3所述的可變電容器，其中該兩個源極/汲極區彼此電性連接。
  5. 一種可變電容器，包括：半導體襯底；設置於該半導體襯底中的p型井區；以及 設置於該半導體襯底上的閘極電極，其中該閘極電極與該p型井區的一部分在一第一方向與一第二方向的平面投影重疊，並且該閘極電極的功函數低於該半導體襯底的價帶(valence band)且高於該半導體襯底的導帶(conduction band)，其中該半導體襯底包括矽鍺半導體襯底，且該閘極電極為n型摻雜多晶矽。
  6. 如請求項5所述的可變電容器，還包括：設置於該p型井區中並且分別設置於該閘極電極的兩個相對側的兩個源極/汲極區，其中該兩個源極/汲極區中的每個包括p型摻雜區。
TW109119256A 2020-04-22 2020-06-09 可變電容器 TWI779297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/086118 2020-04-22
PCT/CN2020/086118 WO2021212362A1 (en) 2020-04-22 2020-04-22 Variable capacitor

Publications (2)

Publication Number Publication Date
TW202141804A TW202141804A (zh) 2021-11-01
TWI779297B true TWI779297B (zh) 2022-10-01

Family

ID=72189659

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111131492A TWI850739B (zh) 2020-04-22 2020-06-09 可變電容器
TW109119256A TWI779297B (zh) 2020-04-22 2020-06-09 可變電容器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111131492A TWI850739B (zh) 2020-04-22 2020-06-09 可變電容器

Country Status (7)

Country Link
US (1) US20210336069A1 (zh)
EP (1) EP3942614A4 (zh)
JP (2) JP7267437B2 (zh)
KR (1) KR20210132026A (zh)
CN (2) CN113066872A (zh)
TW (2) TWI850739B (zh)
WO (1) WO2021212362A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025219734A1 (ja) * 2024-04-19 2025-10-23 日産自動車株式会社 コンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418194A (en) * 2003-03-03 2004-09-16 Fujitsu Ltd MOS-type variable capacitance element
US20080237677A1 (en) * 2007-03-27 2008-10-02 Fujitsu Limited Semiconductor variable capacitor and method of manufacturing the same
CN101834213A (zh) * 2009-03-13 2010-09-15 中芯国际集成电路制造(上海)有限公司 半导体可变电容
TW201914019A (zh) * 2017-08-30 2019-04-01 台灣積體電路製造股份有限公司 積體電路及其製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
KR960008735B1 (en) * 1993-04-29 1996-06-29 Samsung Electronics Co Ltd Mos transistor and the manufacturing method thereof
SE515783C2 (sv) * 1997-09-11 2001-10-08 Ericsson Telefon Ab L M Elektriska anordningar jämte förfarande för deras tillverkning
US6828638B2 (en) * 1999-12-22 2004-12-07 Intel Corporation Decoupling capacitors for thin gate oxides
JP2004152825A (ja) * 2002-10-29 2004-05-27 Seiko Epson Corp Ｍｉｓ型半導体装置の製造方法及び半導体製造装置
JP2004214408A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 電圧制御可変容量素子
CN1314133C (zh) * 2003-06-20 2007-05-02 北京大学 双沟道积累型变容管及其制造方法
JP4636785B2 (ja) * 2003-08-28 2011-02-23 パナソニック株式会社 半導体装置及びその製造方法
JP2007019396A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置およびその製造方法
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
JP2007103408A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 放射線検出器
KR100633995B1 (ko) * 2005-10-24 2006-10-16 동부일렉트로닉스 주식회사 Ｍｏｓ 바렉터 특성 검출 방법
US7705428B2 (en) * 2006-03-21 2010-04-27 United Microelectronics Corp. Varactor
JP4427534B2 (ja) * 2006-09-29 2010-03-10 株式会社東芝 Ｍｏｓキャパシタ、チャージポンプ回路、及び半導体記憶回路
KR101263648B1 (ko) * 2007-08-31 2013-05-21 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법.
US7741672B2 (en) * 2007-11-01 2010-06-22 International Business Machines Corporation Bridged gate FinFet
JPWO2009084376A1 (ja) * 2007-12-28 2011-05-19 日本電気株式会社 半導体装置及びその製造方法
US20090303794A1 (en) * 2008-06-04 2009-12-10 Macronix International Co., Ltd. Structure and Method of A Field-Enhanced Charge Trapping-DRAM
US8778754B2 (en) * 2008-09-15 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a single metal that performs N and P work functions in high-K/metal gate devices
JP4983810B2 (ja) * 2009-01-05 2012-07-25 富士通株式会社 半導体装置の製造方法
JP2011258642A (ja) * 2010-06-07 2011-12-22 Renesas Electronics Corp 半導体装置およびその製造方法
US8907427B2 (en) * 2012-11-05 2014-12-09 Stmicroelectronics, Inc. Semiconductor device including low-K dielectric cap layer for gate electrodes and related methods
US9070785B1 (en) * 2013-12-31 2015-06-30 Texas Instruments Incorporated High-k / metal gate CMOS transistors with TiN gates
JP2016146382A (ja) * 2015-02-06 2016-08-12 国立大学法人名古屋大学 Ｍｏｓキャパシタ及びｍｏｓｆｅｔ
KR102345676B1 (ko) * 2015-09-09 2021-12-31 에스케이하이닉스 주식회사 모스 버렉터 및 이를 포함하는 반도체 집적소자
US9960284B2 (en) * 2015-10-30 2018-05-01 Globalfoundries Inc. Semiconductor structure including a varactor
CN107195645B (zh) * 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
US10177043B1 (en) * 2017-08-14 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing multi-voltage devices using high-K-metal-gate (HKMG) technology
US10312348B1 (en) * 2017-11-22 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof
JP2019097014A (ja) * 2017-11-22 2019-06-20 セイコーエプソン株式会社 温度補償型水晶発振器及びそれを用いた電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200418194A (en) * 2003-03-03 2004-09-16 Fujitsu Ltd MOS-type variable capacitance element
US20080237677A1 (en) * 2007-03-27 2008-10-02 Fujitsu Limited Semiconductor variable capacitor and method of manufacturing the same
CN101834213A (zh) * 2009-03-13 2010-09-15 中芯国际集成电路制造(上海)有限公司 半导体可变电容
TW201914019A (zh) * 2017-08-30 2019-04-01 台灣積體電路製造股份有限公司 積體電路及其製造方法

Also Published As

Publication number Publication date
US20210336069A1 (en) 2021-10-28
CN111602254A (zh) 2020-08-28
KR20210132026A (ko) 2021-11-03
TW202141804A (zh) 2021-11-01
CN111602254B (zh) 2021-03-23
TWI850739B (zh) 2024-08-01
CN113066872A (zh) 2021-07-02
JP2023083456A (ja) 2023-06-15
JP2022532818A (ja) 2022-07-20
JP7267437B2 (ja) 2023-05-01
EP3942614A1 (en) 2022-01-26
EP3942614A4 (en) 2022-08-03
TW202247479A (zh) 2022-12-01
WO2021212362A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
US12382705B2 (en) Semiconductor device and forming method thereof
CN100397657C (zh) 半导体器件
CN101276846B (zh) 半导体可变电容器及其制造方法
US9577057B2 (en) Semiconductor device contacts
US6744099B2 (en) MIS semiconductor device and manufacturing method thereof
US20070257320A1 (en) Semiconductor device and manufacturing method thereof
TWI863989B (zh) 高壓半導體裝置以及其製作方法
JP2008016538A (ja) Ｍｏｓ構造を有する半導体装置及びその製造方法
TWI779297B (zh) 可變電容器
US9997518B2 (en) Low resistive electrode for an extendable high-k metal gate stack
TWI658501B (zh) 高壓半導體裝置及其製造方法
TW202504108A (zh) 電晶體結構
CN110752252A (zh) 半导体装置及其形成方法
US20080023765A1 (en) Semiconductor Devices and Methods of Fabricating the Same
TWI413170B (zh) 半導體元件結構及其製程
TW201839997A (zh) 半導體裝置及其製造方法
CN114927560B (zh) 屏蔽栅极沟槽金属氧化物半导体场效应晶体管
US20240379841A1 (en) Semiconductor device
TW202505694A (zh) 半導體結構
CN116779448A (zh) 晶体管结构及其制备方法
JP2008518435A (ja) ドープされたチタン酸ボディを有するＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイス
CN110349929A (zh) 高压半导体装置及其制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent