[go: up one dir, main page]

TWI885831B - 碳化矽功率元件及其製造方法 - Google Patents

碳化矽功率元件及其製造方法 Download PDF

Info

Publication number
TWI885831B
TWI885831B TW113112356A TW113112356A TWI885831B TW I885831 B TWI885831 B TW I885831B TW 113112356 A TW113112356 A TW 113112356A TW 113112356 A TW113112356 A TW 113112356A TW I885831 B TWI885831 B TW I885831B
Authority
TW
Taiwan
Prior art keywords
silicon carbide
mask layer
ion implantation
power device
dielectric material
Prior art date
Application number
TW113112356A
Other languages
English (en)
Other versions
TW202541628A (zh
Inventor
游瑋丞
蕭逸楷
洪嘉隆
郭浩中
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW113112356A priority Critical patent/TWI885831B/zh
Priority to US18/679,389 priority patent/US20250311316A1/en
Priority to EP24186815.7A priority patent/EP4629775A1/en
Application granted granted Critical
Publication of TWI885831B publication Critical patent/TWI885831B/zh
Publication of TW202541628A publication Critical patent/TW202541628A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P30/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種碳化矽功率元件包括碳化矽基底、多個第一離子佈植區、多個介電溝槽結構以及多個第二離子佈植區。多個第一離子佈植區分布在終端區內的碳化矽基底的表面。多個介電溝槽結構設置於第一離子佈植區之間的碳化矽基底內，以使介電溝槽結構與第一離子佈植區沿水平方向交替配置。多個第二離子佈植區則是分別設置於多個介電溝槽結構的底部。

Description

碳化矽功率元件及其製造方法
本發明是有關於一種功率元件技術，且特別是有關於一種碳化矽功率元件及其製造方法。
因應電動車的興起，碳化矽元件的技術發展往高電壓大電流的高功率方向發展，提高碳化矽元件的耐壓一直是各界努力的目標。
舉例來說，在垂直碳化矽元件中，由於源極摻雜阱區的邊界與下方汲極的高電位差會形成極大的電場，所以往往是在此處發生電壓崩潰。
目前常見的改良方式是朝水平方向增加保護環的數量，但是一味的增加保護環的數量不僅會使水平尺寸上升，且效果會越來越有限。這是因為在碳化矽元件的耐壓結構中，除了保護環以外，還有介於保護環以及主動區間的接面邊界延伸帶，而此區的離子濃度較保護環區高，且更靠近主動區，所承受的分壓佔比更大，持續拉長保護環區的總長度會因為距離延伸帶太遠而效果有限。
本發明提供一種碳化矽功率元件，能在增加有限的尺寸下，有效地提升元件耐壓特性。
本發明又提供一種碳化矽功率元件的製造方法，可通過自我校準的方式製作上述碳化矽功率元件。
本發明的碳化矽功率元件包括碳化矽基底、多個第一離子佈植區、多個介電溝槽結構以及多個第二離子佈植區。上述碳化矽功率元件具有主動區與終端區，而多個第一離子佈植區是分布在終端區內的碳化矽基底的表面。多個介電溝槽結構設置於第一離子佈植區之間的碳化矽基底內，以使介電溝槽結構與第一離子佈植區沿水平方向交替配置。多個第二離子佈植區則是分別設置於多個介電溝槽結構的底部。
本發明的另一碳化矽功率元件包括碳化矽基底、多個第一保護環（guard ring）、多個第二保護環以及多個介電溝槽結構。上述碳化矽功率元件具有主動區與終端區，而多個第一保護環設置在終端區內的碳化矽基底的表面，多個第二保護環設置在多個第一保護環之間的碳化矽基底內，且第一保護環與第二保護環位在不同水平面。多個介電溝槽結構則是設置於第二保護環上方，並與多個第一保護環交替配置。
本發明的碳化矽功率元件的製造方法包括提供一碳化矽基底；在碳化矽基底的表面上形成第一罩幕層，第一罩幕層具有露出部分的表面的多個第一溝槽；在露出的表面內形成多個第一離子佈植區；在第一罩幕上形成填滿多個第一溝槽的第二罩幕層；去除部分第二罩幕層，直到露出第一罩幕層；完全去除第一罩幕層，留下第二罩幕層，以露出位於多個第一離子佈植區之間的表面；以第二罩幕層作為蝕刻罩幕，去除露出的表面，以在多個第一離子佈植區之間形成自我校準的多個第二溝槽；在多個第二溝槽底部的碳化矽基底內形成多個第二離子佈植區；以及在多個第二溝槽內填入介電材料。
基於上述，本發明提升垂直方向的電場平衡以增加空乏區，並且利用自我校準溝槽蝕刻製程，形成上下兩層交替分布之保護環，所以不但能在有限的尺寸將保護環數量提升，且離子佈植能達到更深的垂直方向，使整體電場分布更加均勻，以提升元件的耐壓特性。
為讓本發明的上述特徵能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合所附圖式來進行詳細的說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。此外，為了說明方便，圖式中的區域或膜層的尺寸並非實際的尺寸比例。
圖1是依照本發明的第一實施例的一種碳化矽功率元件的剖面示意圖。
請參照圖1，第一實施例的碳化矽功率元件具有主動區10a與終端區10b，其中主動區10a一般具有功率電晶體等元件（未示出），終端區10b則是包圍主動區10a並通過設計使其下方的電場分佈呈現均勻遞減。另外，在主動區10a與終端區10b之間可設置一接面邊界延伸帶（junction termination extension，JTE）區10c，用以精確控制接面終端中的漂移層（drift layer）電荷。第一實施例的碳化矽功率元件基本包括碳化矽基底100、多個第一離子佈植區102、多個介電溝槽結構104以及多個第二離子佈植區106，其中碳化矽基底100為第一導電型，且第一離子佈植區102與第二離子佈植區106為第二導電型。在一實施例中，第一導電型是N型、第二導電型是P型；在另一實施例中，第一導電型是P型、第二導電型是N型。碳化矽基底100一般由N+型的碳化矽基板108以及形成於其上的N-型的碳化矽磊晶層110構成，但本發明並不限於此。第一離子佈植區102分布在終端區10b內的碳化矽基底100的表面100a。介電溝槽結構104設置於多個第一離子佈植區102之間的碳化矽基底100內，以使介電溝槽結構104與第一離子佈植區102沿水平方向D1交替配置，其中介電溝槽結構104的材料可為高介電係數（high-k）材料；或者，介電溝槽結構104的材料可以是氧化物或氮化物，如氧化矽。由於介電溝槽結構104的存在，與N-型的碳化矽磊晶層110相比，能提供進一步的絕緣性與結構穩定性。第二離子佈植區106則是分別設置於多個介電溝槽結構104的底部104a。因此，第一離子佈植區102與第二離子佈植區106位於不同水平面。
圖2是依照本發明的第二實施例的一種碳化矽功率元件的立體示意圖，其中使用與第一實施例相同的元件符號來表示相同或近似的部分與構件，且相同或近似的部分與構件的相關內容也可參照第一實施例的內容，不再贅述。
請參照圖2，第二實施例的碳化矽功率元件與第一實施例一樣都具有主動區10a與終端區10b，並且為了精確控制接面終端中的漂移層電荷，可在主動區10a與終端區10b之間設置JTE區10c，但不限於此。在另一實施例中，可省略JTE區10c，使終端區10b直接與主動區10a相連。第二實施例的碳化矽功率元件包括碳化矽基底100、多個第一保護環GR1、多個第二保護環GR2以及多個介電溝槽結構104。圖2雖然是立體圖，但僅顯示出碳化矽功率元件的一個角落，實際的碳化矽功率元件的大小可能是圖2的數倍或數百倍以上，並沿X方向與Y方向延伸，其中X方向與Y方向均為水平方向。
請繼續參照圖2，碳化矽基底100為第一導電型，第一保護環GR1與第二保護環GR2可為具有第二導電型的離子佈植區。在一實施例中，第一導電型是N型、第二導電型是P型；在另一實施例中，第一導電型是P型、第二導電型是N型。上述第一保護環GR1是設置在終端區10b內的碳化矽基底100的表面100a，第二保護環GR2則設置在第一保護環GR1之間的碳化矽基底100內，例如位於N-型的碳化矽磊晶層110內。第一保護環GR1與第二保護環GR2位在不同水平面，亦即第一保護環GR1在Z方向（垂直方向）上與第二保護環GR2不同高度。至於介電溝槽結構104是設置於第二保護環GR2上方，並與多個第一保護環GR1交替配置，其中介電溝槽結構104的材料可參照上一實施例，故不再贅述。
以上實施例的碳化矽功率元件由於形成有上下兩層交替分布之保護環，使得離子佈植能達到更深的垂直方向，故整體電場分布可更加均勻，以提升元件的耐壓特性，同時不會過度增加保護環所佔面積，而影響得元件的主動區與JTE區。
為驗證以上效果，進行以下模擬實驗。
1) 單層保護環: 模擬的對象是與圖2結構相似但只有第一層保護環而無第二層保護環的碳化矽功率元件，其單層保護環的數量有14個、N-型的碳化矽磊晶層設定為厚度15μm且摻雜濃度為5.5e15 cm -3的磊晶層。
2) 本發明的雙層式保護環: 模擬的對象是與圖2結構相同的碳化矽功率元件，且第一層保護環的數量分別為14個、12個、10個與8個，第二層保護環的數量分別為14個、12個、10個與8個。舉例來說，表1中的保護環個數表示為14個，代表第一層保護環的數量是14個、第二層保護環的數量也是14個；依此類推。另外，模擬結構中的介電溝槽結構是以氧化矽為例。
通過TCAD（Technology computer-aided design）模擬實驗，對以上結構進行模擬，並將結果顯示於下表1
表1
單層保護環 本發明的雙層式保護環
保護環個數 14個環 14個環 12個環 10個環 8個環
終端區的水平尺寸(μm) 79.4 105.4 90.4 73.8 58.6 (↓26%)
崩潰電壓(V) 2010.8 2243.8 2240.1 2231.5 2218.2 (↑11%)
從表1可以看出，具有介電溝槽結構的本發明的雙層式保護環，整體耐壓效果上升。而且，雖然單一層有14個保護環的本發明的雙層式保護環可能佔較多空間，但是因其崩潰電壓遠比為傳統只有單層同樣14個保護環的元件崩潰電壓要高，所以可透過減少保護環的數量，使保護環佔用的空間縮小，例如將第一層保護環、第二層保護環的數量都減至10個環以下時，保護環佔用空間已小於傳統保護環結構單層14個環的設計，但元件耐壓高於傳統保護環結構逾10%。因此，本發明的結構不但可減少保護環佔用面積，還能提升耐壓效果。
圖3A至圖3J是依照本發明的第三實施例的一種碳化矽功率元件的製造流程剖面示意圖。
請先參照圖3A，提供一碳化矽基底300，其中碳化矽基底300可由N+型的碳化矽基板302以及形成於其上的N-型的碳化矽磊晶層304構成，但本發明並不限於此。然後，在碳化矽基底300的表面300a上形成第一罩幕層MS1，第一罩幕層MS1具有露出部分的表面300a的多個第一溝槽T1，其中形成第一罩幕層MS1的過程需要一道光罩製程。在形成第一罩幕層MS1之前，可先在碳化矽基底300內形成接面邊界延伸帶區JTE，再於碳化矽基底300上形成一保護層306，覆蓋接面邊界延伸帶區JTE以及其他不形成保護環的部位。
之後，請參照圖3B，可利用離子佈植製程308，在露出的表面300a內形成多個第一離子佈植區310。因此，第一離子佈植區310會形成在N-型的碳化矽磊晶層304內，並沿水平方向D1分布在碳化矽基底300的表面300a。離子佈植製程308可採用一般多道式離子佈植製程，例如採用能量在300 keV~550 keV且摻雜劑濃度在0.7E13 cm -3~1.3E13 cm -3的兩道或三道以上的離子佈植，但本發明並不限於此。
接著，請參照圖3C，在第一罩幕層MS1上形成填滿多個第一溝槽T1的第二罩幕層MS2，其中第二罩幕層MS2與碳化矽基底300具有蝕刻選擇比，且第一罩幕層MS1與第二罩幕層MS2具有蝕刻選擇比。文中的「蝕刻選擇比」是指不同材質針對同一蝕刻液(條件)的蝕刻速率的比值，所以某一層與另一層具有蝕刻選擇比表示兩者在相同蝕刻條件下具有不同的蝕刻速率。此外，第二罩幕層MS2與保護層306也具有蝕刻選擇比。
然後，請參照圖3D，去除部分第二罩幕層MS2，直到露出第一罩幕層MS1，其中去除部分第二罩幕層MS2的方法包括回蝕刻製程或化學機械平坦化（CMP）製程。因此，第二罩幕層MS2能自我校準於第一罩幕層MS1之間並位在第一離子佈植區310正上方。
接著，請參照圖3E，完全去除圖3D的第一罩幕層MS1，留下第二罩幕層MS2，以露出位於多個第一離子佈植區310之間的表面300a。於此同時，保護層306仍然覆蓋接面邊界延伸帶區JTE以及其他不形成保護環的部位。
之後，請參照圖3F，以第二罩幕層MS2作為蝕刻罩幕，去除露出的表面300a，以在多個第一離子佈植區310之間形成自我校準的多個第二溝槽T2。
然後，請參照圖3G，可利用離子佈植製程312，在第二溝槽T2底部的碳化矽基底300內形成多個第二離子佈植區314。因此，第二離子佈植區314會形成在N-型的碳化矽磊晶層304內。離子佈植製程312可採用一般多道式離子佈植製程，例如採用能量在700 keV~950 keV且摻雜劑濃度在0.7E13 cm -3~1.3E13 cm -3的兩道或三道以上的離子佈植，但本發明並不限於此。由於形成第二離子佈植區314的能量可在1000 keV以下，無需使用高能量佈植機台，所以能降低製造成本。
隨後，請參照圖3H，為了在第二溝槽T2內填入介電材料316，可先在第二罩幕層MS2上沉積介電材料316，使介電材料316填滿多個第二溝槽T2。在一實施例中，介電材料316包括高介電係數（high-k）材料。在另一實施例中，介電材料316包括氧化物或氮化物。而且，為了後續去除第二罩幕層MS2的步驟，第二罩幕層MS2最好與介電材料316具有蝕刻選擇比。
然後，請參照圖3I，平坦化介電材料316，直到露出第二罩幕層MS2。
接著，請參照圖3J，完全去除第二罩幕層MS2，並可將保護層306去除，但不限於此；在另一實施例中，保護層306可等到最後再去除。而在去除第二罩幕層MS2之後，去除碳化矽基底300的表面300a以外的介電材料316。
在第三實施例的方法中，第二溝槽T2的蝕刻可利用原先用於第一離子佈植區310的光罩製程所形成的第一罩幕層MS1，於離子佈植製程308之後，利用蝕刻選擇比的特性，完成自我校準之不同材料的第二罩幕層MS2，所以本發明的製程與單層離子佈植區(或保護環)的製程相比，不需使用額外的光罩。
綜上所述，本發明為碳化矽元件的製造技術，利用此技術製造的碳化矽元件可廣泛應用於電動車，充電樁，與綠能產業上。此製造技術能夠提升元件耐壓並減少保護環所佔用空間，增加元件整體面積利用率，達到同時提升元件性能及降低成本的效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a:主動區 10b:終端區 10c、JTE:接面邊界延伸帶區 100、300:碳化矽基底 100a、300a:表面 102、310:第一離子佈植區 104:介電溝槽結構 104a:底部 106、314:第二離子佈植區 108、302:碳化矽基板 110、304:碳化矽磊晶層 306:保護層 308、312:離子佈植製程 316:介電材料 D1:水平方向 GR1:第一保護環 GR2:第二保護環 MS1:第一罩幕層 MS2:第二罩幕層 T1:第一溝槽 T2:第二溝槽
圖1是依照本發明的第一實施例的一種碳化矽功率元件的剖面示意圖。 圖2是依照本發明的第二實施例的一種碳化矽功率元件的立體示意圖。 圖3A至圖3J是依照本發明的第三實施例的一種碳化矽功率元件的製造流程剖面示意圖。
10a:主動區
10b:終端區
10c:接面邊界延伸帶區
100:碳化矽基底
100a:表面
102:第一離子佈植區
104:介電溝槽結構
104a:底部
106:第二離子佈植區
108:碳化矽基板
110:碳化矽磊晶層
D1:水平方向

Claims (20)

  1. 一種碳化矽功率元件，具有主動區與終端區，所述的碳化矽功率元件包括：碳化矽基底；多個第一離子佈植區，分布在該終端區內的該碳化矽基底的表面；多個介電溝槽結構，設置於該多個第一離子佈植區之間的該碳化矽基底內，其中每個該介電溝槽結構是由介電材料填滿的結構，以使該多個介電溝槽結構與該多個第一離子佈植區沿水平方向交替配置；以及多個第二離子佈植區，分別設置於該多個介電溝槽結構的底部。
  2. 如請求項1所述的碳化矽功率元件，其中該多個第一離子佈植區與該多個第二離子佈植區位於不同水平面。
  3. 如請求項1所述的碳化矽功率元件，其中該介電材料包括高介電係數材料。
  4. 如請求項1所述的碳化矽功率元件，其中該介電材料包括氧化物或氮化物。
  5. 如請求項1所述的碳化矽功率元件，其中該碳化矽基底為第一導電型，且該多個第一離子佈植區與該多個第二離子佈植區為第二導電型。
  6. 如請求項1所述的碳化矽功率元件，更包括一接面邊界延伸帶區，介於該主動區與該終端區之間。
  7. 一種碳化矽功率元件，具有主動區與終端區，所述的碳化矽功率元件包括：碳化矽基底；多個第一保護環，設置在該終端區內的該碳化矽基底的表面；多個第二保護環，設置在該多個第一保護環之間的該碳化矽基底內，且該多個第一保護環與該多個第二保護環位在不同水平面；以及多個介電溝槽結構，設置於該多個第二保護環上方，並與該多個第一保護環交替配置，其中每個該介電溝槽結構是由介電材料填滿的結構。
  8. 如請求項7所述的碳化矽功率元件，其中該碳化矽基底為第一導電型。
  9. 如請求項8所述的碳化矽功率元件，其中該多個第一保護環與該多個第二保護環為具有第二導電型的離子佈植區。
  10. 如請求項7所述的碳化矽功率元件，其中該介電材料包括高介電係數材料。
  11. 如請求項7所述的碳化矽功率元件，其中該介電材料包括氧化物或氮化物。
  12. 如請求項7所述的碳化矽功率元件，更包括一接面邊界延伸帶區，介於該主動區與該終端區之間。
  13. 一種碳化矽功率元件的製造方法，包括：提供一碳化矽基底；在該碳化矽基底的表面上形成第一罩幕層，該第一罩幕層具有露出部分的該表面的多個第一溝槽；在露出的該表面內形成多個第一離子佈植區；在該第一罩幕上形成填滿該多個第一溝槽的第二罩幕層；去除部分該第二罩幕層，直到露出該第一罩幕層；完全去除該第一罩幕層，留下該第二罩幕層，以露出位於該多個第一離子佈植區之間的該表面；以該第二罩幕層作為蝕刻罩幕，去除露出的該表面，以在該多個第一離子佈植區之間形成自我校準的多個第二溝槽；在該多個第二溝槽的底部的該碳化矽基底內形成多個第二離子佈植區；以及在該多個第二溝槽內填入介電材料。
  14. 如請求項13所述的碳化矽功率元件的製造方法，其中該第一罩幕層與該第二罩幕層具有蝕刻選擇比。
  15. 如請求項13所述的碳化矽功率元件的製造方法，其中該第二罩幕層與該介電材料具有蝕刻選擇比，且該第二罩幕層與該碳化矽基底具有蝕刻選擇比。
  16. 如請求項13所述的碳化矽功率元件的製造方法，其中該介電材料包括高介電係數材料。
  17. 如請求項13所述的碳化矽功率元件的製造方法，其中該介電材料包括氧化物或氮化物。
  18. 如請求項13所述的碳化矽功率元件的製造方法，其中形成該第一罩幕層之前更包括：在該碳化矽基底內形成一接面邊界延伸帶區。
  19. 如請求項13所述的碳化矽功率元件的製造方法，其中去除部分該第二罩幕層的方法包括回蝕刻製程或化學機械平坦化製程。
  20. 如請求項13所述的碳化矽功率元件的製造方法，其中在該多個第二溝槽內填入該介電材料的步驟包括：在該第二罩幕層上沉積該介電材料，使該介電材料填滿該多個第二溝槽；平坦化該介電材料，直到露出該第二罩幕層；完全去除該第二罩幕層；以及去除該碳化矽基底的該表面以外的該介電材料。
TW113112356A 2024-04-01 2024-04-01 碳化矽功率元件及其製造方法 TWI885831B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW113112356A TWI885831B (zh) 2024-04-01 2024-04-01 碳化矽功率元件及其製造方法
US18/679,389 US20250311316A1 (en) 2024-04-01 2024-05-30 Silicon carbide power device and manufacturing method of the same
EP24186815.7A EP4629775A1 (en) 2024-04-01 2024-07-05 Silicon carbide power device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113112356A TWI885831B (zh) 2024-04-01 2024-04-01 碳化矽功率元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI885831B true TWI885831B (zh) 2025-06-01
TW202541628A TW202541628A (zh) 2025-10-16

Family

ID=91853619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113112356A TWI885831B (zh) 2024-04-01 2024-04-01 碳化矽功率元件及其製造方法

Country Status (3)

Country Link
US (1) US20250311316A1 (zh)
EP (1) EP4629775A1 (zh)
TW (1) TWI885831B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613099A (en) * 2014-09-24 2016-04-01 Shindengen Electric Mfg Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and method for designing silicon carbide semiconductor device
CN110416284A (zh) * 2019-07-18 2019-11-05 东南大学 一种沟槽型半导体功率器件终端保护结构及功率器件
US20210159316A1 (en) * 2018-02-22 2021-05-27 Infineon Technologies Ag Semiconductor component having a diode structure in a sic semiconductor body
CN113675256A (zh) * 2020-05-15 2021-11-19 全球能源互联网研究院有限公司 一种高压功率半导体器件复合终端
CN113937174A (zh) * 2021-10-14 2022-01-14 南京大学 一种基于选区离子注入的新型碳化硅基横向pn结极紫外探测器及其制备方法
US20220052176A1 (en) * 2020-08-13 2022-02-17 Hangzhou Chuangqin Sensor Technology Co., Ltd. Silicon carbide metal-oxide-semiconductor field-effect transistor device and manufacturing method thereof
US20230012361A1 (en) * 2021-07-08 2023-01-12 Hyundai Mobis Co., Ltd. Power semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755497B (zh) * 2018-06-14 2022-08-19 北京世纪金光半导体有限公司 一种jte和掩埋flr复合终端结构功率器件及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613099A (en) * 2014-09-24 2016-04-01 Shindengen Electric Mfg Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and method for designing silicon carbide semiconductor device
US20210159316A1 (en) * 2018-02-22 2021-05-27 Infineon Technologies Ag Semiconductor component having a diode structure in a sic semiconductor body
CN110416284A (zh) * 2019-07-18 2019-11-05 东南大学 一种沟槽型半导体功率器件终端保护结构及功率器件
CN113675256A (zh) * 2020-05-15 2021-11-19 全球能源互联网研究院有限公司 一种高压功率半导体器件复合终端
US20220052176A1 (en) * 2020-08-13 2022-02-17 Hangzhou Chuangqin Sensor Technology Co., Ltd. Silicon carbide metal-oxide-semiconductor field-effect transistor device and manufacturing method thereof
US20230012361A1 (en) * 2021-07-08 2023-01-12 Hyundai Mobis Co., Ltd. Power semiconductor device
CN113937174A (zh) * 2021-10-14 2022-01-14 南京大学 一种基于选区离子注入的新型碳化硅基横向pn结极紫外探测器及其制备方法

Also Published As

Publication number Publication date
US20250311316A1 (en) 2025-10-02
EP4629775A1 (en) 2025-10-08
TW202541628A (zh) 2025-10-16

Similar Documents

Publication Publication Date Title
TWI500075B (zh) 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
CN112582468A (zh) Sgt器件及其制备方法
CN108831927A (zh) 超结金属氧化物半导体场效应晶体管及其制造方法
CN103972096A (zh) 半导体功率器件的制作方法
US9431286B1 (en) Deep trench with self-aligned sinker
TWI527215B (zh) 具有台面式界面終止延伸結構之半導體裝置及其製造方法
TWI885831B (zh) 碳化矽功率元件及其製造方法
TWI478341B (zh) 功率電晶體元件及其製作方法
CN118866809A (zh) 深沟槽隔离结构及其制造方法
CN104900718A (zh) 一种肖特基二极管及其制造方法
CN107507857B (zh) 自对准超结结构及其制备方法
CN105529355A (zh) 沟槽型超级结外延填充方法
TWI548090B (zh) 半導體裝置及其製作方法
CN112509983B (zh) 半导体器件及其制造方法
CN114823532A (zh) 超级结器件的制造方法、超级结器件、芯片和电路
CN107045973A (zh) 沟槽型超级结的制造方法
CN112530938A (zh) 一种用于soi工艺的横向scr抗静电结构及其制备方法
CN120379315B (zh) 一种终端结构的制备方法、芯片
CN110224017A (zh) 超结器件结构及其制备方法
TWI506705B (zh) 半導體裝置及其製造方法
CN117174649B (zh) 一种隔离结构及其制作方法
CN113675092B (zh) 沟槽型功率器件的制造方法
CN110767744A (zh) 超级结及其制造方法
TWI695479B (zh) 具有高靜電防護能力之二極體及其形成方法