CN118866809A - 深沟槽隔离结构及其制造方法 - Google Patents
深沟槽隔离结构及其制造方法 Download PDFInfo
- Publication number
- CN118866809A CN118866809A CN202411204658.4A CN202411204658A CN118866809A CN 118866809 A CN118866809 A CN 118866809A CN 202411204658 A CN202411204658 A CN 202411204658A CN 118866809 A CN118866809 A CN 118866809A
- Authority
- CN
- China
- Prior art keywords
- type
- deep trench
- trench isolation
- deep
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W10/041—
-
- H10W10/40—
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种深沟槽隔离结构，包括P型的衬底，在衬底表面进行N型杂质注入形成有N型的埋层，在衬底上形成有P型的外延层，在外延层上形成有N型的深阱；在深阱上形成有浅沟槽隔离以定义出有源区；在深阱上形成有深沟槽，深沟槽自浅沟槽的隔离的上表面延伸至衬底上；在深沟槽的底部形成有N型掺杂层，深沟槽中填充有深沟槽隔离；形成于深阱上的N阱，N阱上形成有N型重掺杂区。本发明在深沟槽隔离底部增加N型掺杂层，在耗尽区内可拉起一个较高的峰值电场，提高击穿电压，深沟槽隔离底部增加N型掺杂层，这样可以隔断两侧的轻掺杂P型区域，有效缓解击穿后的负阻现象，提高Vhold(维持)电压。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种深沟槽隔离结构及其制造方法。
背景技术
深沟槽隔离(Deep Trench Isolation，DTI)是集成电路制造中的隔离技术，利用光刻和刻蚀技术形成深度较大的沟槽，通常达到硅基底，有效防止器件之间的串扰和漏电，实现更高密度的器件布局。
请参阅图1，其示出了现有技术中的一种深沟槽隔离，其中各附图标记为：
101—P型衬底，102—N型埋层，103—P型外延上的N型深阱，104—浅沟槽隔离，105—深沟槽隔离，107—N阱，108—N型重掺杂区。
深沟槽隔离105穿过P型外延103及N型埋层102深入P型衬底101，深沟槽隔离105起到了防止两侧N型区域穿通的作用，DTI两侧N型区域通过N型重掺杂区108引出，一端接高电位，一端接低电位。
该结构在应用中会出现衬底浮空的情况，导致双极型晶体管开启，Vhold(维持)电压越低，双极型晶体管越容易开启。
为解决上述问题，需要提出一种新型的深沟槽隔离结构及其制造方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种深沟槽隔离结构及其制造方法，用于解决现有技术中的深沟槽结构在应用中会出现衬底浮空的情况，导致维持电压降低的问题。
为实现上述目的及其他相关目的，本发明提供一种深沟槽隔离结构，包括：
P型的衬底，所述P型的衬底分为底部的高掺杂部分和其上的低掺杂部分，在所述衬底表面进行N型杂质注入形成有N型的埋层，在所述衬底上形成有P型的外延层，在所述外延层上形成有N型的深阱；
在所述深阱上形成有浅沟槽隔离以定义出有源区；
在所述深阱上形成有深沟槽，所述深沟槽自所述浅沟槽的隔离的上表面延伸至所述衬底上；
在所述深沟槽的底部形成有N型掺杂层，以连接所述P型的衬底的高掺杂部分，所述深沟槽中填充有深沟槽隔离；
形成于深阱上的N阱，所述N阱上形成有N型重掺杂区。
优选地，所述N型掺杂层的掺杂浓度大于所述衬底的掺杂浓度。
优选地，所述结构用于双极型晶体管器件的制造。
本发明提供还一种上述深沟槽隔离结构的制造方法，包括：
步骤一、提供P型的衬底，所述P型的衬底分为底部的高掺杂部分和其上的低掺杂部分，在所述衬底表面进行N型杂质注入形成N型的埋层，在所述衬底上形成P型的外延层，利用离子注入在所述外延层上形成N型的深阱；
步骤二、在所述深阱上形成浅沟槽隔离以定义出有源区，形成深沟槽，所述深沟槽自所述浅沟槽的隔离的上表面延伸至所述衬底上；
步骤三、利用离子注入在所述深沟槽的底部形成N型掺杂层，以连接所述P型的衬底的高掺杂部分，之后形成填充所述深沟槽的深沟槽隔离；
步骤四、利用光刻定义出阱注入区域，利用离子注入形成N阱，之后在所述N阱上形成N型重掺杂区。
优选地，步骤二中的所述浅沟槽隔离的形成方法包括：利用光刻、刻蚀的方法在所述深阱上形成浅沟槽，利用淀积、研磨的方法形成所述浅沟槽隔离。
优选地，步骤二中利用光刻、刻蚀的方法形成所述深沟槽。
优选地，步骤三中利用淀积、研磨的方法形成所述深沟槽隔离。
优选地，步骤三中的所述深沟槽隔离的材料为多晶硅。
优选地，步骤三中的所述N型掺杂层的掺杂浓度大于所述衬底的掺杂浓度。
优选地，所述方法用于双极型晶体管器件的制造。
如上所述，本发明的深沟槽隔离结构及其制造方法，具有以下有益效果：
本发明在深沟槽隔离底部增加N型掺杂层，在耗尽区内可拉起一个较高的峰值电场，提高击穿电压，深沟槽隔离底部增加N型掺杂层，这样可以隔断两侧的轻掺杂P型区域，有效缓解击穿后的负阻现象，提高Vhold(维持)电压。
附图说明
图1显示为现有技术的深沟槽隔离示意图；
图2显示为本发明的工艺流程示意图；
图3显示为本发明的形成N型的埋层示意图；
图4显示为本发明的形成N型的深阱示意图；
图5显示为本发明的形成浅沟槽隔离示意图；
图6显示为本发明的形成深沟槽和N型掺杂层示意图；
图7显示为本发明的形成N阱示意图；
图8显示为本发明的形N型重掺杂区示意图；
图9显示为现有技术结构和本发明结构的PN结和耗尽区边界的对比示意图；
图10显示为现有技术结构和本发明结构深沟槽隔离纵向电场分布(切线cuteline处)的对比示意图；
图11显示为现有技术结构和本发明结构维持电压的对比示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图8，本发明提供一种深沟槽隔离结构，包括：
P型的衬底101，P型的衬底101分为底部的高掺杂部分和其上的低掺杂部分，在衬底101表面进行N型杂质注入形成有N型的埋层102，在衬底101上形成有P型的外延层，在外延层上形成有N型的深阱103；
在深阱103上形成有浅沟槽隔离104以定义出有源区；
在一些实施例中，浅沟槽隔离104的材料为旋涂玻璃(sog)、高密度等离子体化学气相沉积形成的致密氧化物(hdp-cvdox)、二氧化硅(sio2)或者采用二氧化硅和氮化硅(sin)两种材料的双重填充。
在深阱103上形成有深沟槽，深沟槽自浅沟槽的隔离的上表面延伸至衬底101上；
在深沟槽的底部形成有N型掺杂层106，以连接P型的衬底101的高掺杂部分，深沟槽中填充有深沟槽隔离105；深沟槽隔离105底部增加N型掺杂层106，在耗尽区内可拉起一个较高的峰值电场，提高击穿电压，深沟槽隔离105底部增加N型掺杂层106，这样可以隔断两侧的轻掺杂P型区域，有效缓解击穿后的负阻现象，提高Vhold(维持)电压；
形成于深阱103上的N阱107，N阱107上形成有N型重掺杂区108。
在一些实施例中，N型掺杂层106的掺杂浓度大于衬底101的掺杂浓度。
在一些实施例中，上述结构用于双极型晶体管器件的制造。
见图9至图11的仿真数据，其中，图9示出了现有技术结构和本发明结构的PN结和耗尽区边界的对比示意图，图10示出了现有技术结构和本发明结构深沟槽隔离105纵向电场分布(切线cuteline处)的对比示意图，图11示出了现有技术结构和本发明结构维持电压的对比示意图。现有技术结构高电位端耗尽区位于深沟槽隔离105底部上方，本发明结构将在深沟槽隔离105底部注入N型掺杂层106，这样深沟槽隔离105底部的N型掺杂区可以辅助耗尽，右侧的峰值电场有所提高，本发明仿真结构击穿电压提高了约10V。
本发明提供还一种上述深沟槽隔离结构的制造方法，包括：
步骤一、提供P型的衬底101，P型的衬底101分为底部的高掺杂部分和其上的低掺杂部分，在衬底101表面进行N型杂质注入形成N型的埋层102，在衬底101上形成P型的外延层，利用离子注入在外延层上形成N型的深阱103；
步骤二、在深阱103上形成浅沟槽隔离104以定义出有源区，形成深沟槽，深沟槽自浅沟槽的隔离的上表面延伸至衬底101上；
在一些实施例中，步骤二中的浅沟槽隔离104的形成方法包括：利用光刻、刻蚀的方法在深阱103上形成浅沟槽，利用淀积、研磨的方法形成浅沟槽隔离104。在一些实施例中，浅沟槽隔离104的材料为旋涂玻璃(sog)、高密度等离子体化学气相沉积形成的致密氧化物(hdp-cvdox)、二氧化硅(sio2)或者采用二氧化硅和氮化硅(sin)两种材料的双重填充。
在一些实施例中，步骤二中利用光刻、刻蚀的方法形成深沟槽。
步骤三、利用离子注入在深沟槽的底部形成N型掺杂层106，以连接P型的衬底101的高掺杂部分，之后形成填充深沟槽的深沟槽隔离105；深沟槽隔离105底部增加N型掺杂层106，在耗尽区内可拉起一个较高的峰值电场，提高击穿电压，深沟槽隔离105底部增加N型掺杂层106，这样可以隔断两侧的轻掺杂P型区域，有效缓解击穿后的负阻现象，提高Vhold(维持)电压；
在一些实施例中，步骤三中利用淀积、研磨的方法形成深沟槽隔离105。
在一些实施例中，步骤三中的深沟槽隔离105的材料为多晶硅。
在一些实施例中，步骤三中的N型掺杂层106的掺杂浓度大于衬底101的掺杂浓度。
在一些实施例中，上述方法用于双极型晶体管器件的制造。
步骤四、利用光刻定义出阱注入区域，利用离子注入形成N阱107，之后在N阱107上形成N型重掺杂区108。
见图9至图11的仿真数据，其中，图9示出了现有技术结构和本发明结构的PN结和耗尽区边界的对比示意图，图10示出了现有技术结构和本发明结构深沟槽隔离105纵向电场分布(切线cuteline处)的对比示意图，图11示出了现有技术结构和本发明结构维持电压的对比示意图。现有技术结构高电位端耗尽区位于深沟槽隔离105底部上方，本发明结构将在深沟槽隔离105底部注入N型掺杂层106，这样深沟槽隔离105底部的N型掺杂区可以辅助耗尽，右侧的峰值电场有所提高，本发明仿真结构击穿电压提高了约10V。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明在深沟槽隔离底部增加N型掺杂层，在耗尽区内可拉起一个较高的峰值电场，提高击穿电压，深沟槽隔离底部增加N型掺杂层，这样可以隔断两侧的轻掺杂P型区域，有效缓解击穿后的负阻现象，提高Vhold(维持)电压。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种深沟槽隔离结构，其特征在于，包括：
P型的衬底，所述P型的衬底分为底部的高掺杂部分和其上的低掺杂部分，在所述衬底表面进行N型杂质注入形成有N型的埋层，在所述衬底上形成有P型的外延层，在所述外延层上形成有N型的深阱；
在所述深阱上形成有浅沟槽隔离以定义出有源区；
在所述深阱上形成有深沟槽，所述深沟槽自所述浅沟槽的隔离的上表面延伸至所述衬底上；
在所述深沟槽的底部形成有N型掺杂层，以连接所述P型的衬底的高掺杂部分，所述深沟槽中填充有深沟槽隔离；
形成于深阱上的N阱，所述N阱上形成有N型重掺杂区。
2.根据权利要求1所述的深沟槽隔离结构，其特征在于：所述N型掺杂层的掺杂浓度大于所述衬底的掺杂浓度。
3.根据权利要求1所述的深沟槽隔离结构，其特征在于：所述结构用于双极型晶体管器件的制造。
4.根据权利1至3任一项的所述深沟槽隔离结构的制造方法，其特征在于：
步骤一、提供P型的衬底，所述P型的衬底分为底部的高掺杂部分和其上的低掺杂部分，在所述衬底表面进行N型杂质注入形成N型的埋层，在所述衬底上形成P型的外延层，利用离子注入在所述外延层上形成N型的深阱；
步骤二、在所述深阱上形成浅沟槽隔离以定义出有源区，形成深沟槽，所述深沟槽自所述浅沟槽的隔离的上表面延伸至所述衬底上；
步骤三、利用离子注入在所述深沟槽的底部形成N型掺杂层，以连接所述P型的衬底的高掺杂部分，之后形成填充所述深沟槽的深沟槽隔离；
步骤四、利用光刻定义出阱注入区域，利用离子注入形成N阱，之后在所述N阱上形成N型重掺杂区。
5.根据权利要求1所述的深沟槽隔离结构的制造方法，其特征在于：步骤二中的所述浅沟槽隔离的形成方法包括：利用光刻、刻蚀的方法在所述深阱上形成浅沟槽，利用淀积、研磨的方法形成所述浅沟槽隔离。
6.根据权利要求1所述的深沟槽隔离结构的制造方法，其特征在于：步骤二中利用光刻、刻蚀的方法形成所述深沟槽。
7.根据权利要求1所述的深沟槽隔离结构的制造方法，其特征在于：步骤三中利用淀积、研磨的方法形成所述深沟槽隔离。
8.根据权利要求1所述的深沟槽隔离结构的制造方法，其特征在于：步骤三中的所述深沟槽隔离的材料为多晶硅。
9.根据权利要求1所述的深沟槽隔离结构的制造方法，其特征在于：步骤三中的所述N型掺杂层的掺杂浓度大于所述衬底的掺杂浓度。
10.根据权利要求1所述的深沟槽隔离结构的制造方法，其特征在于：所述方法用于双极型晶体管器件的制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411204658.4A CN118866809A (zh) | 2024-08-30 | 2024-08-30 | 深沟槽隔离结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411204658.4A CN118866809A (zh) | 2024-08-30 | 2024-08-30 | 深沟槽隔离结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118866809A true CN118866809A (zh) | 2024-10-29 |
Family
ID=93179529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411204658.4A Pending CN118866809A (zh) | 2024-08-30 | 2024-08-30 | 深沟槽隔离结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118866809A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119943745A (zh) * | 2025-01-06 | 2025-05-06 | 上海华虹宏力半导体制造有限公司 | 隔离结构及其形成方法 |
-
2024
- 2024-08-30 CN CN202411204658.4A patent/CN118866809A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119943745A (zh) * | 2025-01-06 | 2025-05-06 | 上海华虹宏力半导体制造有限公司 | 隔离结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915155B2 (en) | Double trench for isolation of semiconductor devices | |
| KR101434089B1 (ko) | 다이오드, 바이폴라 접합 트랜지스터（ＢＪＴ）, 및 핀 전계 효과 트랜지스터（ＦｉｎＦＥＴ）디바이스에서 하나 이상의 다이오드들을 형성하는 방법 | |
| KR100859486B1 (ko) | 고전압용 정전기 방전 보호 소자 및 그 제조 방법 | |
| CN109994491B (zh) | 具有soi上横向集电极的hv互补双极型晶体管 | |
| JP5687844B2 (ja) | ハイブリッド半導体基板の製造プロセス | |
| CN114883391A (zh) | 一种全隔离n型ldmos器件及其制备方法 | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| JP6391136B2 (ja) | 高電圧ダイオード | |
| CN102569388B (zh) | 半导体器件及其制造方法 | |
| CN118866809A (zh) | 深沟槽隔离结构及其制造方法 | |
| CN114122136A (zh) | 用于扩大操作电压的设备 | |
| KR20060017985A (ko) | 반도체 소자 및 그 제조방법 | |
| CN118248734A (zh) | 双层深沟槽全隔离的n型ldmos结构及其制造方法 | |
| KR100853799B1 (ko) | 트렌치 게이트 반도체 소자 및 그의 제조 방법 | |
| CN116469940A (zh) | 一种埋层齐纳二极管及其制造方法 | |
| CN119108412A (zh) | 深沟槽隔离及其制造方法 | |
| CN115274841A (zh) | 可调高维持电压、低触发电压的硅控整流器结构 | |
| CN119943749B (zh) | 深沟槽隔离的制造方法 | |
| CN118943076A (zh) | 深沟槽隔离的制造方法 | |
| CN111403288A (zh) | 一种fdsoi器件的形成方法 | |
| CN113675092B (zh) | 沟槽型功率器件的制造方法 | |
| TWI885831B (zh) | 碳化矽功率元件及其製造方法 | |
| US20260020298A1 (en) | Semiconductor arrangement with isolated device regions | |
| CN119967834B (zh) | 栅控增强型非对称双向可控硅静电防护器件及制作方法 | |
| CN120129256A (zh) | 高压Diode结构及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |