[go: up one dir, main page]

TWI866771B - 固態成像元件，製造固態成像元件之方法，及電子裝置 - Google Patents

固態成像元件，製造固態成像元件之方法，及電子裝置 Download PDF

Info

Publication number
TWI866771B
TWI866771B TW113104525A TW113104525A TWI866771B TW I866771 B TWI866771 B TW I866771B TW 113104525 A TW113104525 A TW 113104525A TW 113104525 A TW113104525 A TW 113104525A TW I866771 B TWI866771 B TW I866771B
Authority
TW
Taiwan
Prior art keywords
layer
solid
region
photoelectric conversion
state imaging
Prior art date
Application number
TW113104525A
Other languages
English (en)
Other versions
TW202425308A (zh
Inventor
田中晴美
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202425308A publication Critical patent/TW202425308A/zh
Application granted granted Critical
Publication of TWI866771B publication Critical patent/TWI866771B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明揭示一種成像裝置，其包含安置於一基板中、具有一第一導電類型之一光電轉換區域。該成像裝置包含一第一區域，其具有一第二導電類型且在一橫截面圖中安置於該光電轉換區域之一第一側處之該基板中，其中該光電轉換區域之該第一側與該光電轉換區域之一光入射側對置。該成像裝置亦包含具有呈高於該第一區域之一雜質濃度之該第二導電類型的一第二區域且在該橫截面圖中，該第二區域圍繞除該光電轉換區域之該第一側之外的該光電轉換區域之三個側安置於該基板中。該成像裝置亦包含穿透該基板且相鄰於該第二區域之側壁的一遮光結構。

Description

固態成像元件，製造固態成像元件之方法，及電子裝置
本發明係關於一種固態成像元件、一種製造一固態成像元件之方法及一種電子裝置。
存在沿一遮光結構形成一PN接面層之一已知技術，遮光結構遮蔽一固態成元像件之各像素以增加一光電轉換元件(諸如各像素上之一光二極體)中之一飽和電荷量Qs (例如參考PTL 1)。 [引用列表] [專利文獻]
[PTL 1] JP 2015-162603A
[技術問題]
然而，PTL 1中所揭示之結構具有無PN接面層形成於光電轉換元件之一光入射側上的缺點，且因此具有進一步提高光電轉換元件之飽和電荷量Qs的空間。
因此，本發明提出一種能夠提高光電轉換元件中之飽和電荷量Qs之固態成像元件、一種製造該固態成像元件之方法及一種電子裝置。 [問題解決方案]
根據本發明之一實施例，提供一種成像裝置，其包含安置於一基板中且具有一第一導電類型之一光電轉換區域。該成像裝置亦包含一第一區域，其具有一第二導電類型且在一橫截面圖中安置於該光電轉換區域之一第一側處之該基板中，其中該光電轉換區域之該第一側與該光電轉換區域之一光入射側對置且該第二導電類型與該第一導電類型相反。該成像裝置亦包含一第二區域，其具有呈高於該第一區域之一雜質濃度之該第二導電類型且在該橫截面圖中圍繞除該光電轉換區域之該第一側之外的該光電轉換區域之三個側安置於該基板中。另外，該成像裝置亦包含一遮光結構，其穿透該基板且相鄰於該第二區域之側壁。該成像裝置亦包含一第三區域，其位於該第二區域與該光電轉換區域之間。該第三區域具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型。一記憶體安置於該基板中且具有該第一導電類型，且該成像裝置包含將電荷自該光電轉換區域轉移至該記憶體之一第一轉移電晶體及將電荷自該記憶體轉移至一讀出電路之一第二轉移電晶體。該第二轉移電晶體包含一閘極，其具有嵌入該第一區域中且耦合至該光電轉換區域之一部分。該成像裝置包含具有該第二導電類型之一第三區域且在該橫截面圖中，該第三區域圍繞該記憶體之三個側安置於該基板中。該成像裝置進一步包含一第四區域，其圍繞該光電轉換區域之該三個側安置且具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型。該成像裝置包含一第五區域，其圍繞該記憶體之該三個側安置且具有呈高於該記憶體之一雜質濃度之該第一導電類型。該遮光結構包含該光電轉換區域與該記憶體之間的一部分且在該橫截面圖中，該部分相鄰於該記憶體之該三個側。該成像裝置包含該第一轉移電晶體之一閘極及該第二轉移電晶體之一閘極，其等包含該第一區域之部分。該成像裝置亦包含一絕緣層，其安置於該第一轉移電晶體及該第二轉移電晶體之該等閘極上。根據本發明之一態樣，提供一種成像裝置，其包括：一光電轉換區域，其安置於一基板中且具有一第一導電類型；一第一區域，其具有一第二導電類型且在一橫截面圖中安置於該光電轉換區域之一第一側處之該基板中。該光電轉換區域之該第一側與該光電轉換區域之一光入射側對置，且該第二導電類型與該第一導電類型相反。該成像裝置包含穿透該基板之一遮光結構且該遮光結構相鄰於該第一區域之側壁。一第三區域存在於該第二區域與該光電轉換區域之該光入射側之間且具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型。該成像裝置亦包含具有該第一導電類型、安置於該基板中、相鄰於該光電轉換區域之一記憶體且該記憶體經組態以儲存由該光電轉換區域產生之電荷。該成像裝置包含一第三區域，其具有該第二導電類型且在一橫截面圖中圍繞該記憶體之三個側安置於該基板中。該成像裝置包含一第四區域，其位於該第二區域與該光電轉換區域之該光入射側之間且具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型。該成像裝置包含一第五區域，其圍繞該記憶體之該三個側安置且具有呈高於該記憶體之一雜質濃度之該第一導電類型。在該橫截面圖中，該遮光結構圍繞該記憶體之三個側安置。根據本發明之一態樣，提供一種方法，其包括形成一半導體基板、一絕緣體及一半導體層之一堆疊。該方法包含在該半導體層中形成一第一導電類型之一植入區域及在該植入區域中形成至少一溝槽以界定包含一光電轉換區域及一記憶體之一像素。該方法包含在該至少一溝渠中沿該記憶體之三個側且在該光電轉換區域之至少一光入射側上形成一第二導電類型之第一區域。該第二導電類型與該第一導電類型相反。該方法包含在該等第一區域之側壁上形成一遮光結構。該方法包含：在形成該第一區域之前，形成穿過該半導體層及該絕緣體而至該半導體基板之一所要深度的一通孔，將一材料沈積至該通孔中，及移除該絕緣體以形成該半導體基板與該半導體層之間的一間隙。形成該等第一區域包含在該至少一溝渠及該間隙中形成一第一絕緣層，其中該第一絕緣層具有該第二導電類型之雜質。該方法包含使該第一絕緣層退火。該方法包含在該至少一溝渠及該間隙中形成一第一絕緣層，其中該第一絕緣層具有該第一導電類型之雜質。該方法包含使該第一絕緣層退火以產生具有高於該植入區域之一雜質濃度之該第一導電類型之一第二區域。該方法亦包含在該至少一溝渠中形成一第二絕緣層，其中該第二絕緣層具有與該第一導電類型相反之一第二導電類型之雜質。該方法包含使該第二絕緣層退火。
相關申請案之交叉參考 本申請案主張2018年12月3日申請之日本優先專利申請案JP 2018-226788之權利，該案之全部內容以引用方式併入本文中。
在下文中，將參考圖式來詳細描述本發明之實施例。應注意，在以下實施例之各者中，相同部分由相同元件符號表示且省略冗餘說明。
[第一實施例] 將參考圖1A至圖5B3來描述根據一第一實施例之一固態成像元件。
(固態成像元件之例示性組態) 圖1A至圖1C係各繪示根據本發明之第一實施例之一固態成像元件1之一部分的示意圖。圖1A係繪示根據第一實施例之固態成像元件1之一部分的一平面圖。圖1B係繪示根據第一實施例之固態成像元件1之一部分的一橫截面圖。此外，圖1C係繪示根據第一實施例之固態成像元件1之另一實例之一部分的一橫截面圖。應注意，圖1A省略安置於固態成像元件1之一表面上之各電晶體及一絕緣膜90或其類似者之說明。此外，圖1B及圖1C兩者繪示轉移電晶體70及80及一光電轉換元件(或光電轉換區域) 10與一記憶體20之間的一溝槽FFTI。然而，此等組件實際上不設置於一相同橫截面上，且在此意義上，圖1B及圖1C之橫截面圖僅供示意。
如圖1A及圖1B中所繪示，固態成像元件1包含複數個像素PXL。在一俯視圖中，各像素PXL具有(例如)一矩形形狀且包含一組光電轉換元件10及記憶體20。複數個像素PXL配置成一矩陣。
更具體而言，固態成像元件1包含一矽基底(或基板) 101作為一半導體基底，其具有一主表面101a作為一光入射表面。矽基底101係具有主表面101a及101b之一板狀部件。如稍後將描述，矽基底101包含(例如)一絕緣體上矽(SOI)基板之一埋藏氧化物(BOX)層上之一矽層或其類似者。
固態成像元件1包含沿矽基底101之一厚度方向配置之複數個遮光結構31及32。遮光結構31設置於矽基底101之溝槽FFTI中以包圍呈一矩形形狀之一像素PXL。遮光結構32設置於矽基底101之溝槽FFTI及一溝槽RDTI中以使分離包含於一像素PXL中之光電轉換元件10與記憶體20。溝槽FFTI穿透矽基底101。溝槽RDTI形成於矽基底101中，與主表面101a相距一預定深度。遮光結構31及32具有一金屬膜及一絕緣膜(諸如(例如)一SiO 2膜)之一堆疊結構，且抑制像素PXL之間的光透射或像素PXL內光電轉換元件10與記憶體20之間的光透射。
固態成像元件1包含一第一導電類型之一N型光電轉換元件10，其安置於由主表面101a及遮光結構31及32包圍之一區域中。即，光電轉換元件10之一實例係包含一N型半導體區域之一光二極體或其類似者。光電轉換元件10將接收光轉換成對應於藉由光電轉換所接收之光量的電荷。
固態成像元件1包含在主表面101a及遮光結構31及32之光電轉換元件10側上沿主表面101a及遮光結構31及32連續配置之一PN接面層13。「連續配置」狀態係其中主表面101a側上之PN接面層13及遮光結構31及32側上之PN接面層13一體成型且不具有諸如(例如)一界面之一邊界的一狀態。PN接面層13沿(例如)遮光結構31及32延伸至與矽基底101之主表面101a對置之側上之主表面101b。應注意，PN接面層13不存在於其中安置主表面101b側上之一轉移電晶體70或其類似者(稍後將描述)的一區域中。
PN接面層13包含一P +型層12作為具有高於正常之一雜質濃度之一層且作為不同於第一導電類型之一第二導電類型之一層。如圖中所展示，P +型層12圍繞光電轉換元件10之三個側。PN接面層13包含一N +型層11作為具有高於正常之一雜質濃度之一層且作為具有高於光電轉換元件10之雜質濃度之一雜質濃度之第一導電類型之一層。N +型層11安置成比P +型層12更接近矽基底101之主表面101a及遮光結構31及32上之光電轉換元件10側。
在本說明書中，N +型層11表示含有比描述為(例如)一N型層或其類似者之層多之N型雜質的一層。換言之，N +型層11意謂載子(電子)密度高於描述為(例如)一N型層或其類似者之層。在本說明書中，P +型層12表示含有比描述為(例如)一P型層或其類似者之層多之P型雜質的一層。換言之，P +型層12意謂載子(電洞)密度高於描述為(例如)一P型層或其類似者之層。
具體而言，P +型層12具有高於正常之一雜質濃度意謂P +型層12之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。此外，主表面101a與遮光結構31及32之間的一邊界處之P +型層12具有1×10 16/cm 3或更大之一載子(電洞)濃度。N +型層11具有高於正常之一雜質濃度意謂N +型層11之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。此外，N +型層11具有高於光電轉換元件10之一雜質濃度。
更具體而言，N +型層11及P +型層12係固相擴散層。固相擴散層係藉由固相擴散(稍後將描述)所形成之一擴散層，其係含有呈一高濃度之一預定導電類型之雜質的一層。依此方式，接合具有一高雜質濃度之N +型層11與具有一高雜質濃度之P +型層12將允許PN接面層13中自一導電類型至另一導電類型之急劇轉變。應注意，為構成具有上述導電類型之急劇轉變之一PN接面，一導電類型層可具有高雜質濃度，如稍後將描述。
在圖1C所繪示之另一實例中，具有高於正常之一雜質濃度之P +型層12具有與一N型區域10n (作為(例如)具有正常雜質濃度之光電轉換元件10之一部分)之一PN接面。換言之，可認為PN接面層13n由P +型層12及N型區域10n形成。
另外，返回至圖1A及圖1B，其中複數個遮光結構31彼此相交之一相交點CS處之PN接面層13中所含之雜質之濃度低於除相交點CS之外的部分處之PN接面層13中所含之雜質之濃度。此處，「其中複數個遮光結構31彼此相交之相交點CS」在此表示(例如)組態成一矩形形狀之像素PXL之四個角。在所有或一部分矩形角中，PN接面層13之雜質濃度低於其他部分。
另外，在一些情況中，分割像素PXL之一區域係朝向其中複數個遮光結構31彼此相交之相交點CS處之像素PXL側凹陷之一凹陷形狀。如上文所描述，遮光結構31包圍呈一矩形形狀之像素PXL且界定其中安置光電轉換元件10之一區域。在一些情況中，在對應於矩形像素PXL之一頂點之相交點CS處，頂點本身可缺失。
固態成像元件1包含一遮光結構33，其安置於不與光電轉換元件10重疊之矽基底101之一區域之一主表面101a上。遮光結構33可穿透矽基底101且相鄰於P +型層12之側壁。遮光結構33具有一金屬膜及一絕緣膜(諸如(例如)一SiO 2膜)之一堆疊結構，且抑制來自光入射表面之光透射。遮光結構33可與遮光結構31及32連續或分開組態。一彩色濾光器40安置於與光電轉換元件10重疊之矽基底101之一區域之主表面101a上。一晶片上透鏡50安置於彩色濾光器40之矽基底101之對置側上。晶片上透鏡50收集自外部發射向矽基底101之光。經由彩色濾光器40來將收集光引導至設置於矽基底101中之光電轉換元件10。
固態成像元件1包含一記憶體20作為N型(其係一第一導電類型)之一電荷保存單元，其安置於藉由遮光結構32來與光電轉換元件10分離且由遮光結構33及遮光結構31及32包圍之一區域中。即，記憶體20包含(例如)一N型半導體區域。記憶體20暫時保存由光電轉換元件10光電轉換之電荷。此可採用執行用於固態成像元件1中之同步暴露及共同讀取之一全域快門系統。
固態成像元件1包含一PN接面層23，其在遮光結構33及遮光結構31及32之記憶體20側上沿遮光結構33及遮光結構31及32連續安置。例如，PN接面層23沿遮光結構31及32延伸至與矽基底101之主表面101a對置之側上之主表面101b。應注意，PN接面層23不存在於其中安置主表面101b側上之一轉移電晶體80或其類似者(稍後將描述)的一區域中。
PN接面層23包含一P +型層22作為具有高於正常之一雜質濃度之一層且作為不同於第一導電類型之一第二導電類型之一層。P +型層22具有高於正常之一雜質濃度意謂P +型層22之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。此外，主表面101a與遮光結構31及32之間的一邊界處之P +型層22具有1×10 16/cm 3或更大之一載子(電洞)濃度。PN接面層23包含一N +型層21作為具有高於正常之一雜質濃度且具有高於記憶體20之一雜質濃度之一第一導電類型之一層。N +型層21具有高於正常之一雜質濃度意謂N +型層21之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。N +型層21配置成比P +型層22更接近遮光結構33及遮光結構31及32之記憶體20之側。N +型層21及P +型層22係固相擴散層。接合具有一高雜質濃度之N +型層21與具有一高雜質濃度之P +型層22將允許PN接面層23中自一導電類型至另一導電類型之急劇轉變。應注意，為構成具有上述導電類型之急劇轉變之一PN接面，一導電類型層可具有高雜質濃度，如稍後將描述。
在圖1C所繪示之另一實例中，具有高於正常之一雜質濃度之P +型層22具有與一N型區域20n (作為具有(例如)正常雜質濃度之記憶體20之一部分)之一PN接面。換言之，可認為PN接面層23n由P +型層22及N型區域20n形成。
此外，返回至圖1A及圖1B，在其中複數個遮光結構31彼此相交之一相交點CS處，PN接面層23中所含之雜質之濃度低於除相交點CS之外的部分處之PN接面層23中所含之雜質之濃度。
另外，如上文所描述，遮光結構31包圍呈一矩形形狀之像素PXL且界定其中安置記憶體20之一區域。另外，在一些情況中，在相交點CS處，矩形像素PXL之一頂點本身可缺失。
固態成像元件1包含配置於矽基底101之主表面101b側上之轉移電晶體70及80。固態成像元件1包含安置於矽基底101之主表面101b側上之像素電晶體(圖中未繪示)，諸如一放大電晶體、一重設電晶體及一選擇電晶體。包含轉移電晶體70及80之此等電晶體由一絕緣膜90覆蓋。
轉移電晶體80包含一閘極電極81及閘極電極81之端處之矽基底101中之一N型源極區域/汲極區域。轉移電晶體80將光電轉換元件10中所產生之電荷轉移至記憶體20。
轉移電晶體70安置於設置於矽基底101中之光電轉換元件10上方之一P型半導體區域60上。P型半導體區域60安置於光電轉換元件10之一第一側處，該第一側係與光電轉換元件10之一光入射側對置之一側。轉移電晶體70包含一閘極電極71及作為一N型源極區域之一浮動擴散區(FD) 72。轉移電晶體70之閘極電極71嵌入半導體區域60中且耦合至光電轉換元件10。例如，閘極電極71延伸至光電轉換元件10中。轉移電晶體70將記憶體20中所累積之電荷轉移至FD 72中。
像素電晶體執行讀取自轉移電晶體70轉移之電信號之處理。一放大電晶體(圖中未展示)產生對應於自FD 72供應之電荷之一放大信號。此放大信號作為一電信號自光電轉換元件10經由一選擇電晶體(圖中未展示)來傳輸至上層佈線(圖中未展示)或其類似者。一重設電晶體(圖中未展示)將放大電晶體之閘極電極之電位重設(初始化)為電源供應電位。重設電晶體亦充當用於重設FD 72之電位之一電晶體。
傳輸至上層佈線或其類似者之電信號由圍繞複數個像素PXL安置之一邏輯電路(圖中未展示)或其類似者處理且自(例如)固態成像元件1輸出。替代地，邏輯電路可設置於一基板或其類似者(其係與矽基底101分離之一部件)上且可堆疊於(例如)矽基底101上方。
(固態成像元件之製造處理之實例) 接著，將參考圖2A1至圖5B3來描述根據第一實施例之固態成像元件1之製造處理之一實例。圖2A1至圖5B3係各繪示根據本發明之第一實施例之固態成像元件1之一製造處理程序之一實例的流程圖。應注意，圖2A1至圖5B3中最左部分中之視圖係固態成像元件1之製造處理中沿圖1A之線A-A'取得之橫截面圖。圖2A1至圖5B3中自左邊起之第二視圖係固態成像元件1之製造處理中沿圖1A之線B-B'取得之橫截面圖。圖2A1至圖3D3中自左邊起之第三視圖係固態成像元件1之製造處理中沿圖1A之線C-C'取得之橫截面圖。圖2A1至圖3D3中最右部分中之視圖係固態成像元件1之製造處理中沿圖1A之線D-D'取得之橫截面圖。
如圖2A1、圖2B1、圖2C1及圖2D1中所繪示，製備一SOI基板100作為一堆疊基板，其具有依序配置於作為一半導體基板之一矽基板103上之作為一絕緣層之一BOX層102及作為一半導體層之一矽層101s。矽層101s係將透過下文將描述之處理來成為固態成像元件1之矽基底101的一部分。
在SOI基板100之矽層101s之主表面101b側上形成具有一孔圖案之一硬遮罩MK1。硬遮罩MK1之一實例可為諸如一SiN膜之一絕緣膜。
接著形成穿透矽層101s及BOX層102以到達矽基板103之一預定深度之一柱PL。更具體而言，使用硬遮罩MK1作為一遮罩，執行乾式蝕刻至矽層101s及BOX層102上而向下至矽基板103之一預定深度以形成一通孔。隨後，由多晶矽或其類似者填充通孔以形成柱PL。依此方式，柱PL自矽層101s之上表面側上之主表面101b向下穿透至矽基板103之一預定深度以可抑制後續處理中矽層101s與矽基板103分離。
在移除硬遮罩MK1之後，自主表面101b側藉由離子植入或其類似者來使一N型雜質擴散至SOI基板100之矽層101s中以形成作為一N型區域之一光電轉換元件10。此時，亦自矽層101s之主表面101b側藉由離子植入或其類似者來形成記憶體20。
如圖2A2、圖2B2、圖2C2及圖2D2中所繪示，在SOI基板100之矽層101s之主表面101b側上形成具有對應於溝槽FFTI之一部分處之一開口的一硬遮罩MK2。硬遮罩MK2之一實例可為諸如一SiN膜之一絕緣膜。
接著形成複數個溝槽FFTI，其等穿透矽層101s且界定其中使光電轉換元件10形成有作為一相交點之柱PL的一區域。此時，亦使用於界定其中形成記憶體20之一區域的複數個溝槽FFTI形成有作為一相交點之柱PL。更具體而言，使用硬遮罩MK2作為一遮罩，對矽層101s執行乾式蝕刻以形成穿透矽層101s而到達BOX層102之溝槽FFTI。
在此處理之後，對應於實質上呈矩形之像素PXL (參考圖1A)之區域配置成一矩陣，其中柱PL至少配置於矩形區域之四個角之一部分中。
更具體而言，在圖2A2所繪示之一區域中形成分離光電轉換元件10與記憶體20之溝槽FFTI。在圖2B2所繪示之一區域中，在圖式之左側上形成用於界定像素PXL之一區域的一溝槽FFTI，且在圖式之右側上形成分離光電轉換元件10與記憶體20之一溝槽FFTI，由該等溝槽FFTI跨該矽層101s。
在圖2C2及圖2D2所繪示之一區域中，形成界定像素PXL之區域的一溝槽FFTI以在四個方向上跨柱PL延伸。柱PL與相交點CS接觸，其中四個像素PXL之頂點在正交於個別溝槽FFTI之一方向上面向彼此。
在形成溝槽FFTI之後，在其中將形成各種電晶體之一區域中，在由溝槽FFTI暴露之矽層101s之一側壁上形成自硬遮罩MK2之一下端延伸至一預定深度之一側壁保護膜MKa。藉由(例如)化學氣相沈積(CVD)形成一SiN膜或其類似者來獲得側壁保護膜MKa。
如圖2A3、圖2B3、圖2C3及圖2D3中所繪示，移除BOX層102。可藉由使用諸如(例如)緩衝氟化氫(BHF)之一溶液濕式蝕刻SOI基板100來移除BOX層102。BHF係NH 4F及HF之一混合物。
此導致矽層101s與矽基板103之間產生一間隙，且在此位置處，穿透矽層101s之柱PL安置於溝槽FFTI之相交點CS處且到達矽基板103之一預定深度。此柱PL用於維持其中連接矽層101s及矽基板103之一狀態。此防止矽層101s自矽基板103剝離(或替代地，減少剝離)且亦防止分割成複數個矩形之矽層101s散開(或替代地，減少散開)。
如圖3A1、圖3B1、圖3C1及圖3D1中所繪示，在朝向矽層101s之溝槽暴露之側壁及藉由移除矽層101s之BOX層102來暴露之主表面101a上施加固相擴散。因此，作為第一導電類型之N型雜質自矽層101s之側壁及主表面101a擴散至一預定深度。
更具體而言，藉由各向同性CVD或其類似者來在矽層101s之一暴露表面上形成含有大量N型雜質之一絕緣膜ON。此絕緣膜ON之一實例係含有大量磷之磷矽玻璃(PSG)或其類似者。應注意，絕緣膜ON亦形成於柱PL之表面、藉由移除BOX層102所暴露之矽基板103之表面、硬遮罩MK2之表面或其類似者上。
當使整個矽層101s及形成於矽層101s之暴露表面上之絕緣膜ON退火時，N型雜質自絕緣膜ON擴散至矽層101s中。使雜質自含有一預定導電類型之大量雜質之一固體膜擴散至諸如矽層101s之一半導體層中的一方法指稱固相擴散。
在藉由BHF或其類似者來移除絕緣膜ON之後，使整個矽層101s進一步退火。此允許N型雜質自暴露表面擴散至矽層101s之一預定深度。此導致N +型層11及21形成。
此時，N型雜質不擴散於由側壁保護膜MKa保護之矽層101s之側壁上部分上。此確保用於形成轉移電晶體70及80或其類似者之區域。應注意，儘管N型雜質亦擴散於其中使絕緣膜ON形成於表面上之柱PL中及亦擴散於矽基板103中，但此不會影響後續處理。此外，N型雜質幾乎不擴散於其中配置柱PL之溝槽FFTI之相交點CS處之矽層101s中。即，依比相交點CS之矽層101s中之其他部分中之濃度低之一濃度形成N +型層11及21。
如圖3A2、圖3B2、圖3C2及圖3D2中所繪示，在朝向矽層101s之溝槽FFTI暴露之側壁及藉由移除矽層101s之BOX層102來暴露之主表面101a上施加固相擴散。因此，不同於第一導電類型之一第二導電類型之P型雜質自矽層101s之側壁及主表面101a擴散至淺於預定深度之一深度。應注意，在矽層101s之溝槽FFTI之側面上完全擴散P型雜質將改良暗時間特性。因此，可在移除及暴露溝槽FFTI之側面上之側壁保護膜MKa之後執行此固相擴散。
更具體而言，藉由各向同性CVD或其類似者來在矽層101s之暴露表面上形成含有大量P型雜質之一絕緣膜OP。此絕緣膜OP之一實例係含有大量硼之硼矽玻璃(BSG)或其類似者。應注意，絕緣膜OP亦形成於柱PL之表面、藉由移除BOX層102所暴露之矽基板103之表面、硬遮罩MK2之表面或其類似者上。
當使整個矽層101s及形成於矽層101s之暴露表面上之絕緣膜OP退火時，P型雜質自絕緣膜OP擴散至矽層101s中。此時，將自矽層101s之暴露表面之擴散深度設定為淺於N型雜質之擴散深度。在此設定之後，使P +型層12及22形成於矽層101s之一表面層上，同時使N +型層11及21留在矽層101s之更深位置處。
在此，使用固相擴散來使大量P型雜質擴散至最初為N +型層11及21之矽層101s之表面層上以將層分別轉變為P +型層12及22。因此，P +型層12及22除含有P型雜質之外，亦含有N型雜質。保留於矽層101s之內部部分中之N +型層11及21實質上僅含有N型雜質。
此時，P型雜質不擴散於由側壁保護膜MKa保護之矽層101s之側壁上部分上。此確保用於形成轉移電晶體70及80或其類似者之區域。應注意，儘管P型雜質亦擴散於其中使絕緣膜OP形成於表面上之柱PL中及亦擴散於矽基板103中，但此不會影響後續處理。此外，P型雜質幾乎不擴散於其中配置柱PL之溝槽FFTI之相交點CS處之矽層101s中。即，依比相交點CS之矽層101s中之其他部分中之濃度低之一濃度形成P +型層12及22。
如圖3A3、圖3B3、圖3C3及圖3D3中所繪示，藉由BHF或其類似者來移除絕緣膜OP。
如圖4A1及圖4B1中所繪示，矽層101s與矽基板103之間的間隙及溝槽FFTI由諸如SiO 2膜及多晶矽膜之一填充膜SC填充。具體而言，一SiO 2膜或其類似者形成於矽層101s之暴露表面及矽基板103之暴露表面上，且其後形成一多晶矽膜或其類似者。依此方式填充填充膜SC可抑制後續處理中粒子或其類似者進入至溝槽FFTI或其類似者中。
如圖4A2及圖4B2中所繪示，在移除硬遮罩MK2之後，在矽層101s之主表面101b側上形成各種電晶體或其類似者。具體而言，藉由離子植入或其類似者來將一P型雜質植入至圖4B2所繪示之區域中以形成一P型半導體區域60。此外，在圖4A及圖4B2所繪示之區域中形成轉移電晶體70及80 (參考圖1B)及各種像素電晶體Tr。另外，藉由離子植入或其類似者來將N型雜質植入至圖4A2及圖4B2所繪示之區域中以形成一源極區域及一汲極區域(圖中未繪示)。其後，矽層101s之整個主表面101b由絕緣膜90覆蓋。
以下步驟係自矽層101s之主表面101a側(即，自矽基板103側)施加之後表面處理。
如圖4A3及圖4B3中所繪示，自與矽層101s對置之矽基板103之後側研磨矽基板103及填充膜SC以暴露矽層101s之主表面101a。
如圖5A1及圖5B1中所繪示，在矽層101s之主表面101a側上形成具有作為溝槽RDTI之形成區域之一開口的一光阻遮罩MK3。隨後，使用光阻遮罩MK3作為一遮罩，自主表面101a側對矽層101s執行乾式蝕刻以形成分離光電轉換元件10與記憶體20之一溝槽RDTI。
如圖5A2及圖5B2中所繪示，移除填充膜SC。此時，亦移除柱PL。因為絕緣膜90及其類似者形成於矽層101s之主表面101b上，所以移除柱PL不會允許矽層101s散開。
如圖5A3及圖5B3中所繪示，在溝槽FFTI及RDTI中依序形成一絕緣膜(諸如一SiO 2膜)及一金屬膜，且因此形成遮光結構31及32。
更具體而言，在圖5A3所繪示之一區域中形成分離光電轉換元件10與記憶體20之遮光結構32。在圖5B3所繪示之一區域中，在平行於圖式之表面延伸之溝槽RDTI及FFTI中形成分離光電轉換元件10與記憶體20之一遮光結構32，且在垂直於圖式之表面延伸之溝槽FFTI中形成界定像素PXL之遮光結構31。
其後，將其他結構添加至作為一基底之矽層101s。即，在與記憶體20重疊之矽基底101之主表面101a之一區域上依序形成一絕緣膜及一金屬膜以形成遮光結構33。在與光電轉換元件10重疊之矽層101s之主表面101a之一區域中形成彩色濾光器40及晶片上透鏡50。
此完成根據第一實施例之固態成像元件1之製造處理。
(效應) 接著，將參考PTL 1之組態來描述第一實施例之固態成像元件1之效應。
PTL 1之半導體裝置具有形成於像素之間的一像素間遮光結構之一側壁上之一中間濃度N型區域及一P型區域。提供此組態來形成使電荷保持於光二極體中之一強電場區域以藉此提高飽和電荷量Qs。然而，僅側壁上之電場增強仍無法達到足夠飽和電荷量Qs，且期望進一步提高飽和電荷量Qs。
因此，可設想亦在諸如一光二極體之光電轉換元件之一底面側上形成一PN接面層以增強電場。然而，在光電轉換元件之不同表面上(即，在側面側及底面側上)連續形成一高濃度PN接面層係極其困難的。
根據第一實施例之固態成像元件1包含連續包圍光電轉換元件10之側面及底面之PN接面層13。PN接面層13n或PN接面層13含有至少高濃度P +型層12或含有高濃度N +型層11及高濃度P +型層12兩者以導致PN接面層13之間或PN接面層13n之間的自相互不同導電類型之一者至另一者之急劇轉變以進而導致進一步增強光電轉換元件10之側面及底面上之電場。另外，因為跨光電轉換元件10之側面及底面形成連續PN接面層13，所以進一步增強由光電轉換元件10產生之電荷之侷限。因此，可提高光電轉換元件10中之飽和電荷量Qs。
根據第一實施例之固態成像元件1包含連續包圍記憶體20之一側面及一底面之PN接面層23。PN接面層23n或PN接面層23含有至少高濃度P +型層22或含有高濃度N +型層21及高濃度P +型層22兩者以導致PN接面層23之間或PN接面層23n之間的自相互不同導電類型之一者至另一者之急劇轉變以進而導致增強記憶體20之側面及底面上之電場。另外，因為在記憶體20之側面及底面上形成連續PN接面層23，所以進一步增強保存於記憶體20中之電荷之侷限。因此，可提高記憶體20中之飽和電荷量Qs。
藉由使用SOI基板100來製造根據第一實施例之固態成像元件1。在固態成像元件1之製造處理中，形成穿透矽層101s而到達具有一預定深度之矽基板103的柱PL。使用此組態，在移除BOX層102之後將矽層101s及矽基板103接合在一起。另外，因為維持矽層101s與矽基板103之間的間隙，所以除在矽層101s之側面上之外，亦可在為底面之主表面101a上連續形成絕緣膜ON及OP。此可形成連續覆蓋光電轉換元件10及記憶體20之側面及底面之PN接面層13及23。
存在其中PN接面層13及23具有比其上形成柱PL之遮光結構31之相交點CS (即，像素PXL之頂點)處之其他部分中之濃度低之濃度的情況。PN接面層13及23之低濃度區域仍受限制，且因此不會實質上影響光電轉換元件10及記憶體20之飽和電荷量Qs。
[第二實施例] 接著，將參考圖6A及圖6B來描述根據一第二實施例之一固態成像元件2。圖6A及圖6B係繪示根據本發明之第二實施例之固態成像元件2之一部分的示意圖。圖6A係繪示根據第二實施例之固態成像元件2之一部分的一橫截面圖。圖6B係繪示根據第二實施例之固態成像元件2之另一實例之一部分的一橫截面圖。第二實施例之固態成像元件2與上述第一實施例之不同點在於其不包含一記憶體。
如圖6A中所繪示，固態成像元件2包含：一矽基底201，其作為一半導體之一基底，具有作為一光入射表面之一主表面201a；及複數個遮光結構231，其沿矽基底201之厚度方向配置。遮光結構231設置於包圍呈一矩形形狀之一像素之矽基底201之一溝槽FFTIb中。溝槽FFTIb穿透矽基底201。遮光結構231具有一金屬膜及一絕緣膜(諸如(例如)一SiO 2膜)之一堆疊結構，且抑制像素之間的光透射。
固態成像元件2包含一第一導電類型之一N型光電轉換元件210，其安置於由主表面201a及遮光結構231包圍之一區域中。例如，一個光電轉換元件210包含於一個像素中。
固態成像元件2包含在主表面201a及遮光結構231之光電轉換元件210側上沿主表面201a及遮光結構231連續配置之一PN接面層213。例如，PN接面層213沿遮光結構231延伸至與矽基底201之主表面201a對置之側上之主表面201b。
PN接面層213包含具有高於正常之一雜質濃度之一P +型層212。P +型層212具有高於正常之一雜質濃度意謂P +型層212之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。PN接面層213包含一N +型層211，其具有高於正常之一雜質濃度且具有高於光電轉換元件210之一雜質濃度。N +型層211具有高於正常之一雜質濃度意謂N +型層211之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。N +型層211安置成比P +型層212更接近矽基底201之主表面201a及遮光結構231上之光電轉換元件210側。N +型層211及P +型層212係固相擴散層。接合N +型層211與P +型層212將允許PN接面層213中自一導電類型至另一導電類型之急劇轉變。應注意，為構成具有上述導電類型之急劇轉變之一PN接面，一導電類型層可具有高雜質濃度，如稍後將描述。
在圖6B所繪示之另一實例中，具有高於正常之一雜質濃度之P +型層212具有一N型區域210n (作為具有(例如)正常雜質濃度之光電轉換元件210之一部分)之一PN接面。換言之，可認為PN接面層213n由P +型層212及N型區域210n形成。
此外，返回至圖6A，其中複數個遮光結構231彼此相交之一相交點處之PN接面層213中所含之雜質之濃度低於除相交點之外的部分處之PN接面層213中所含之雜質之濃度。在矩形像素之四個角處之所有或一部分相交點中，PN接面層213之雜質濃度低於其他部分之雜質濃度。
另外，在一些情況中，分割像素之一區域係朝向其中複數個遮光結構231彼此相交之相交點處之像素側凹陷之一凹陷形狀。即，在相交點處，存在其中矩形像素之頂點本身係缺失之情況。
固態成像元件2包含一遮光結構233，其安置於不與光電轉換元件210重疊之矽基底201之一區域之主表面201a上。一彩色濾光器240安置於與光電轉換元件210重疊之矽基底201之一區域之主表面201a上。一晶片上透鏡250安置於彩色濾光器240之矽基底201之對置側上。
固態成像元件2包含配置於矽基底201之主表面201b側上之一轉移電晶體270。固態成像元件2包含安置於矽基底201之主表面201b側上之一像素電晶體280，諸如一放大電晶體、一重設電晶體及一選擇電晶體。轉移電晶體270及像素電晶體280安置於設置於矽基底201中之光電轉換元件210上方之一P型半導體區域260上，且進一步由一絕緣膜290覆蓋。轉移電晶體270及像素電晶體280藉由一隔離區STI來彼此電分離。
轉移電晶體270包含一閘極電極271及作為一N型源極區域之一浮動擴散區(FD) 272。例如，轉移電晶體270之閘極電極271延伸至光電轉換元件210中。轉移電晶體270將光電轉換元件210中所產生之電荷轉移至像素電晶體280。FD 272暫時保存光電轉換元件210中所產生之電荷。
像素電晶體280包含一閘極電極281及一N型源極區域/汲極區域。像素電晶體280接收光電轉換元件210中所產生之電荷之轉移且執行讀取對應於由光電轉換元件210接收之光量之一電信號的處理。
類似於第一實施例之固態成像元件1，亦藉由使用一SOI基板來製造第二實施例之固態成像元件2。即，在移除BOX層之後，對待成為矽基底201之矽層之底面及側面執行固相擴散，同時由柱接合矽層及矽基板。
根據第二實施例之固態成像元件2亦包含自光電轉換元件210之底面至側面連續配置之PN接面層213或PN接面層213n。因此，達成類似於第一實施例之情況之效應。
[第三實施例] 接著，將參考圖7A及圖7B來描述根據一第三實施例之一固態成像元件3。圖7A及圖7B係繪示根據本發明之第三實施例之固態成像元件3之一部分的示意圖。圖7A係繪示根據第三實施例之固態成像元件3之一部分的一橫截面圖。圖7B係繪示根據第三實施例之固態成像元件3之另一實例之一部分的一橫截面圖。根據第三實施例之固態成像元件3與上述第一實施例之不同點在於一記憶體320垂直堆疊於一光電轉換元件310上。
如圖7A中所繪示，固態成像元件3包含：一矽基底301，其作為一半導體之一基底，具有作為一光入射表面之一主表面301a；及複數個遮光結構331，其沿矽基底301之厚度方向配置。遮光結構331設置於包圍呈一矩形形狀之一像素之矽基底301之一溝槽FFTIc中。溝槽FFTIc穿透矽基底301。遮光結構331具有一金屬膜及一絕緣膜(諸如(例如)一SiO 2膜)之一堆疊結構，且抑制像素之間的光透射。
固態成像元件3包含一第一導電類型之一N型光電轉換元件310，其安置於由主表面301a及遮光結構331包圍之一區域中。在光電轉換元件310上，安置與光電轉換元件310接觸之一P型半導體區域310c。例如，一個光電轉換元件310包含於一個像素中。
固態成像元件3包含一遮光結構332，其在矽基底301之光電轉換元件310上方之一區域中沿矽基底301之主表面301a配置於一方向上。遮光結構332分離包含於一像素中之光電轉換元件310與記憶體320。遮光結構331具有一金屬膜及一絕緣膜(諸如(例如)一SiO 2膜)之一堆疊結構，且抑制光電轉換元件310與記憶體320之間的光透射。
固態成像元件3包含記憶體320作為N型之一電荷保存單元，其配置於藉由遮光結構332來與光電轉換元件310分離且由遮光結構332及遮光結構331包圍之一區域中。即，記憶體320包含(例如)一N型半導體區域。例如，一個記憶體320包含於一個像素中。
固態成像元件3包含一PN接面層313，其在主表面301a及遮光結構331之光電轉換元件310側及記憶體320側上沿主表面301a及遮光結構331連續配置。例如，PN接面層313沿遮光結構331延伸至與矽基底301之主表面301a對置之側上之主表面301b。
PN接面層313包含具有高於正常之一雜質濃度之一P +型層312。P +型層312具有高於正常之一雜質濃度意謂P +型層312之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。PN接面層313包含一N +型層311，其具有高於正常之一雜質濃度且具有高於光電轉換元件310及記憶體320之一雜質濃度。N +型層311具有高於正常之一雜質濃度意謂N +型層311之至少部分含有(例如) 1×10 16/cm 3或更大之雜質。N +型層311安置成比P +型層312更接近矽基底301之主表面301a及遮光結構331上之光電轉換元件310側及記憶體320之側。N +型層311及P +型層312係固相擴散層。接合N +型層311與P +型層312將允許PN接面層313中自一導電類型至另一導電類型之急劇轉變。應注意，為構成具有上述導電類型之急劇轉變之一PN接面，一導電類型層可具有高雜質濃度，如稍後將描述。
在圖7B所繪示之另一實例中，具有高於正常之一雜質濃度之P +型層312具有與一N型區域310n (作為具有(例如)正常雜質濃度之光電轉換元件310之一部分)之一PN接面。換言之，可認為PN接面層313n由P +型層312及N型區域310n形成。
此外，返回至圖7A，其中複數個遮光結構331彼此相交之一相交點處之PN接面層313中所含之雜質之濃度低於除相交點之外的部分處之PN接面層313中所含之雜質之濃度。在矩形像素之四個角處之所有或一部分相交點中，PN接面層313之雜質濃度低於其他部分中之雜質濃度。
另外，在一些情況中，分割像素之一區域係朝向其中複數個遮光結構331彼此相交之相交點處之像素側凹陷之一凹陷形狀。即，在相交點處，存在其中矩形像素之頂點本身缺失之情況。
固態成像元件3包含一遮光結構333，其安置於不與光電轉換元件310重疊之矽基底301之一區域之主表面301a上。一彩色濾光器340安置於與光電轉換元件310重疊之矽基底301之一區域之主表面301a上。一晶片上透鏡350安置於彩色濾光器340之矽基底301之對置側上。
固態成像元件3包含配置於矽基底301之主表面301b側上之轉移電晶體370及380。固態成像元件3包含安置於矽基底301之主表面301b側上之像素電晶體(圖中未繪示)，諸如一放大電晶體、一重設電晶體及一選擇電晶體。包含轉移電晶體370及380之此等電晶體由一絕緣膜390覆蓋。
轉移電晶體370包含一閘極電極371及作為一N型源極區域之一浮動擴散區(FD) 372。轉移電晶體370將記憶體320中所累積之電荷轉移至FD 372。
轉移電晶體380包含一閘極電極381及一N型源極區域/汲極區域。例如，轉移電晶體380之閘極電極381穿透遮光結構332且與光電轉換元件310之一端部分接觸。轉移電晶體380將FD 372中所累積之電荷轉移至記憶體320。
類似於第一實施例之固態成像元件1，亦藉由使用一SOI基板來製造固態成像元件3。即，在移除BOX層之後，對待成為矽基底301之矽層之底面及側面執行固相擴散，同時藉由柱來接合矽層及矽基板。
根據第三實施例之固態成像元件3亦包含自光電轉換元件310之底面至側面連續配置之PN接面層313或PN接面層313n。因此，達成類似於第一實施例之情況之效應。
[第四實施例] 接著，將參考圖8來描述根據一第四實施例之作為一電子裝置之一攝影機600。圖8係繪示根據本發明之第四實施例之攝影機600之一組態之一實例的一方塊圖。攝影機600配備有上述第一實施例之固態成像元件1或其類似者。
如圖8中所繪示，攝影機600包含一成像裝置610、一光學系統620、一驅動電路630及一信號處理電路640。
可藉由應用分別在第一實施例至第三實施例中所描繪之固態成像元件1至3或其類似者來實施成像裝置610。
光學系統620引導入射光至成像裝置610之一像素區域。光學系統620係自一物體擷取入射光且使一影像形成於成像裝置610之一成像表面上之一透鏡或其類似者。
驅動電路630驅動成像裝置610。具體而言，驅動電路630包含產生各種時序信號(其包含用於驅動成像裝置610中之電路之一起動脈衝及一時脈脈衝)之一時序產生器。接著，驅動電路630藉由使用一預定時序信號來驅動成像裝置610。
信號處理電路640對來自成像裝置610之一輸出信號執行處理。由信號處理電路640處理之影像信號記錄於諸如(例如)一記憶體之一記錄媒體中。由一印表機或其類似者以硬複製之形式保存記錄於記錄媒體上之影像資訊。由信號處理電路640處理之視訊信號在由一液晶顯示器及其類似者形成之一監視器上顯示為一動態影像。
攝影機600配備有第一實施例之固態成像元件1或其類似者以實施高精度攝影機600。
應注意，本說明書中所描述之效應僅供例示說明且不意在限制。亦可預期其他效應。
[其他實施例] 儘管第一實施例至第三實施例之上述固態成像元件1至3或其類似者之各者係其中光電轉換元件及記憶體包含N型半導體區域之一情況，但本發明不受限於此。光電轉換元件及記憶體可包含一P型半導體區域。在此情況中，適當切換其他組態之導電類型。例如，圍繞光電轉換元件及記憶體安置之PN接面層或其類似者可經組態以將光電轉換元件側及記憶體側部分設定為P +型層且將其外部設定為N +型層。
應注意，本發明亦可組態如下。 (1) 一種成像裝置，其包括： 一光電轉換區域，其安置於一基板中且具有一第一導電類型； 一第一區域，其具有一第二導電類型且在一橫截面圖中安置於該光電轉換區域之一第一側處之該基板中，該光電轉換區域之該第一側與該光電轉換區域之一光入射側對置，該第二導電類型與該第一導電類型相反； 一第二區域，其具有呈高於該第一區域之一雜質濃度之該第二導電類型且在該橫截面圖中圍繞除該光電轉換區域之該第一側之外的該光電轉換區域之三個側安置於該基板中；及 一遮光結構，其穿透該基板且相鄰於該第二區域之側壁。 (2) 如(1)之成像裝置，其進一步包括： 一第三區域，其位於該第二區域與該光電轉換區域之間，該第三區域具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型。 (3) 如(1)至(2)中一或多項之成像裝置，其進一步包括： 一記憶體，其安置於該基板中且具有該第一導電類型；及 一第一轉移電晶體，其將來自該光電轉換區域之電荷轉移至該記憶體；及 一第二轉移電晶體，其將來自該記憶體之電荷轉移至一讀出電路。 (4) 如(1)至(3)中一或多項之成像裝置，其中該第二轉移電晶體包含一閘極，該閘極具有嵌入該第一區域中且耦合至該光電轉換區域之一部分。 (5) 如(1)至(4)中一或多項之成像裝置，其進一步包括： 一第三區域，其具有該第二導電類型且在該橫截面圖中圍繞該記憶體之三個側安置於該基板中。 (6) 如(1)至(5)中一或多項之成像裝置， 一第四區域圍繞該光電轉換區域之該三個側安置且具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型；及 一第五區域圍繞該記憶體之該三個側安置且具有呈高於該記憶體之一雜質濃度之該第一導電類型。 (7) 如(1)至(6)中一或多項之成像裝置，其中該遮光結構包含該光電轉換區域與該記憶體之間的一部分。 (8) 如(1)至(7)中一或多項之成像裝置，其中該遮光結構在該橫截面圖中相鄰於該記憶體之三個側。 (9) 如(1)至(8)中一或多項之成像裝置，其中該第一轉移電晶體之一閘極及該第二轉移電晶體之一閘極包含該第一區域上之部分。 (10) 如(1)至(9)中一或多項之成像裝置，其進一步包括： 一絕緣層，其安置於該第一轉移電晶體及該第二轉移電晶體之該等閘極上。 (11) 一種成像裝置，其包括： 一光電轉換區域，其安置於一基板中且具有一第一導電類型； 一第一區域，其具有一第二導電類型且在一橫截面圖中安置於該光電轉換區域之一第一側處之該基板中，該光電轉換區域之該第一側與該光電轉換區域之一光入射側對置，該第二導電類型與該第一導電類型相反； 一第二區域，其具有一第二導電類型且至少安置於該光電轉換區域之該光入射側上，該第二導電類型與該第一導電類型相反；及 一遮光結構，其穿透該基板且相鄰於該第一區域之側壁。 (12) 如(11)之成像裝置，其進一步包括： 一第三區域，其位於該第二區域與該光電轉換區域之該光入射側之間，該第三區域具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型。 (13) 如(11)至(12)中一或多項之成像裝置，其進一步包括： 一記憶體，其具有該第一導電類型、安置於該基板中、相鄰於該光電轉換區域且經組態以儲存由該光電轉換區域產生之電荷；及 一第三區域，其具有該第二導電類型且在一橫截面圖中圍繞該記憶體之三個側安置於該基板中。 (14) 如(11)至(13)中一或多項之成像裝置，其進一步包括： 一第四區域，其位於該第二區域與該光電轉換區域之該光入射側之間且具有呈高於該光電轉換區域之一雜質濃度之該第一導電類型；及 一第五區域，其圍繞該記憶體之該三個側安置且具有呈高於該記憶體之一雜質濃度之該第一導電類型。 (15) 如(11)至(14)中一或多項之成像裝置，其中該遮光結構在該橫截面圖中圍繞該記憶體之三個側安置。 (16) 一種方法，其包括： 形成一半導體基板、一絕緣體及一半導體層之一堆疊； 在該半導體層中形成一第一導電類型之一植入區域； 在該植入區域中形成至少一溝槽以界定包含一光電轉換區域及一記憶體之一像素； 在該至少一溝槽中沿該記憶體之三個側及在該光電轉換區域之至少一光入射側上形成一第二導電類型之第一區域，該第二導電類型與該第一導電類型相反；及 在該等第一區域之側壁上形成一遮光結構。 (17) 如(16)之方法，其進一步包括： 在形成該等第一區域之前： 形成穿過該半導體層及該絕緣體而至該半導體基板中之一所要深度的一通孔； 將一材料沈積至該通孔中；及 移除該絕緣體以形成該半導體基板與該半導體層之間的一間隙。 (18) 如(16)至(17)中一或多項之方法，其中形成該等第一區域包含： 在該至少一溝槽及該間隙中形成一第一絕緣層，該第一絕緣層具有該第二導電類型之雜質；及 使該第一絕緣層退火。 (19) 如(16)至(18)中一或多項之方法，其進一步包括： 在該至少一溝槽及該間隙中形成一第一絕緣層，該第一絕緣層具有該第一導電類型之雜質；及 使該第一絕緣層退火以產生具有高於該植入區域之一雜質濃度之該第一導電類型之一第二區域。 (20) 如(16)至(19)中一或多項之方法，其中形成該等第一區域包含： 在該至少一溝槽中形成一第二絕緣層，該第二絕緣層具有與該第一導電類型相反之一第二導電類型之雜質；及 使該第二絕緣層退火。
1:固態成像元件 2:固態成像元件 3:固態成像元件 10:光電轉換元件 10n:N型區域 11:N +型層 12:P +型層 13:PN接面層 13n:PN接面層 20:記憶體 20n:N型區域 21:N +型層 22:P +型層 23:PN接面層 23n:PN接面層 31:遮光結構 32:遮光結構 33:遮光結構 40:彩色濾光器 50:晶片上透鏡 60:P型半導體區域 70:轉移電晶體 71:閘極電極 72:浮動擴散區(FD) 80:轉移電晶體 81:閘極電極 90:絕緣膜 100:絕緣體上矽(SOI)基板 101:矽基底 101a:主表面 101b:主表面 101s:矽層 102:埋藏氧化物(BOX)層 103:矽基板 201:矽基底 201a:主表面 201b:主表面 210:光電轉換元件 210n:N型區域 211:N +型層 212:P +型層 213:PN接面層 213n:PN接面層 231:遮光結構 233:遮光結構 240:彩色濾光器 250:晶片上透鏡 260:P型半導體區域 270:轉移電晶體 271:閘極電極 272:FD 280:像素電晶體 281:閘極電極 290:絕緣膜 301:矽基底 301a:主表面 301b:主表面 310:光電轉換元件 310c:P型半導體區域 310n:N型區域 311:N +型層 312:P +型層 313:PN接面層 313n:PN接面層 320:記憶體 331:遮光結構 332:遮光結構 333:遮光結構 340:彩色濾光器 350:晶片上透鏡 370:轉移電晶體 371:閘極電極 372:FD 380:轉移電晶體 381:閘極電極 390:絕緣膜 600:攝影機 610:成像裝置 620:光學系統 630:驅動電路 640:信號處理電路 CS:相交點 FFTI:溝槽 FFTIb:溝槽 FFTIc:溝槽 MK1:硬遮罩 MK2:硬遮罩 MK3:光阻遮罩 MKa:側壁保護膜 ON:絕緣膜 OP:絕緣膜 PL:柱 PXL:像素 RDTI:溝槽 SC:填充膜 STI:隔離區 Tr:像素電晶體
圖1A至圖1B係繪示根據本發明之一第一實施例之一固態成像元件之一部分的示意圖。 圖1C係繪示根據本發明之第一實施例之固態成像元件之另一實例之一部分的一示意圖。 圖2A1至圖2D3係繪示根據本發明之第一實施例之固態成像元件之一製造處理程序之一實例的一流程圖。 圖3A1至圖3D3係繪示根據本發明之第一實施例之固態成像元件之一製造處理程序之一實例的一流程圖。 圖4A1至圖4B3係繪示根據本發明之第一實施例之固態成像元件之一製造處理程序之一實例的一流程圖。 圖5A1至圖5B3係繪示根據本發明之第一實施例之固態成像元件之一製造處理程序之一實例的一流程圖。 圖6A及圖6B係繪示根據本發明之一第二實施例之一固態成像元件之一部分的示意圖。 圖7A及圖7B係繪示根據本發明之一第三實施例之一固態成像元件之一部分的示意圖。 圖8係繪示根據本發明之一第四實施例之一攝影機之一組態之一實例的一方塊圖。
1:固態成像元件
10:光電轉換元件
10n:N型區域
11:N+型層
12:P+型層
13:PN接面層
13n:PN接面層
20:記憶體
20n:N型區域
21:N+型層
22:P+型層
23:PN接面層
23n:PN接面層
31:遮光結構
32:遮光結構
33:遮光結構
40:彩色濾光器
50:晶片上透鏡
60:P型半導體區域
70:轉移電晶體
71:閘極電極
72:浮動擴散區(FD)
80:轉移電晶體
81:閘極電極
90:絕緣膜
101:矽基底
101a:主表面
101b:主表面
CS:相交點
FFTI:溝槽
PXL:像素
RDTI:溝槽

Claims (22)

  1. 一種固態成像元件，其具備：半導體之基底，其具有光入射面；複數個第1遮光結構，其等沿上述基底之厚度方向配置；具有第1導電類型之光電轉換元件，其配置於被上述光入射面及上述第1遮光結構包圍之區域；及雜質濃度高於正常，且與上述第1導電類型不同之第2導電類型之層；且上述第2導電類型之層係：於上述光入射面及上述第1遮光結構之上述光電轉換元件側，沿上述光入射面及上述第1遮光結構連續配置，在上述複數個第1遮光結構相交之相交部，包含於上述第2導電類型之層之雜質之濃度係：較在上述相交部以外的包含於上述第2導電類型之層之雜質之濃度低。
  2. 如請求項1之固態成像元件，其中上述第2導電類型之層係：固相擴散層。
  3. 如請求項1或2之固態成像元件，其中上述光電轉換元件具有N型之導電類型，上述第2導電類型之層係：P+型層。
  4. 如請求項1或2之固態成像元件，其中上述複數個第1遮光結構界定上述基底之供上述光電轉換元件配置之區域，且在上述複數個第1遮光結構相交之相交部，所界定之上述區域成為向上述區域側凹陷之凹形狀。
  5. 如請求項1之固態成像元件，其具備：第2遮光結構，其於上述基底之上述光電轉換元件之上方之區域，配置於沿上述基底之上述光入射面之方向上；及具有上述第1導電類型之電荷保存部，其與上述光電轉換元件由上述第1遮光結構隔開，配置於被上述第2遮光結構及上述第1遮光結構包圍之區域。
  6. 如請求項1之固態成像元件，其具備：第1導電類型之層，其雜質濃度高於上述光電轉換元件；且上述第1導電類型之層係：於上述光入射面及上述複數個第1遮光結構之較上述第2導電類型之層更靠上述光電轉換元件側，沿上述光入射面及上述複數個第1遮光結構連續配置。
  7. 如請求項6之固態成像元件，其中上述第1導電類型之層係：固相擴散層。
  8. 如請求項6或7之固態成像元件，其中上述光電轉換元件具有N型之導電類型，上述第1導電類型之層係：N+型層，上述第2導電類型之層係：P+型層。
  9. 如請求項6或7之固態成像元件，其中上述第1導電類型之層包含上述第1導電類型之雜質，上述第2導電類型之層包含上述第1導電類型之雜質及上述第2導電類型之雜質。
  10. 如請求項6或7之固態成像元件，其中在上述複數個遮光結構相交之相交部，包含於上述第1導電類型之層之雜質之濃度係：較在上述相交部以外的包含於上述第1導電類型之層之雜質之濃度低。
  11. 如請求項1之固態成像元件，其具備：第2遮光結構，其配置於上述基底之不與上述光電轉換元件重疊之區域之上述光入射面；具有上述第1導電類型之電荷保存部，其與上述光電轉換元件由上述複數個第1遮光結構隔開，配置於被上述第2遮光結構及上述第1遮光結構包圍之區域；及雜質濃度高於上述電荷保存部之第1導電類型之層；且上述第2導電類型之層係： 於上述第2遮光結構及上述複數個第1遮光結構之上述電荷保存部側沿上述第2遮光結構及上述複數個第1遮光結構連續配置，上述第1導電類型之層係：於上述第2遮光結構及上述複數個第1遮光結構之較上述第2導電類型之層更靠上述電荷保存部側，沿上述第2遮光結構及上述複數個第1遮光結構連續配置。
  12. 如請求項11之固態成像元件，其中上述複數個第1遮光結構界定上述基底之供上述電荷保存部配置之區域，且在上述複數個第1遮光結構相交之相交部，所界定之上述區域成為向上述區域側凹陷之凹形狀。
  13. 如請求項1、2、5至7、11、12中任一項之固態成像元件，其中於上述基底之與上述光入射面為相反側之面具備：轉移電晶體，其用以將藉由上述光電轉換元件進行光電轉換而產生之電荷作為電信號來處理而轉移。
  14. 一種製造固態成像元件之方法，其包括如下步驟：準備積層基板，該積層基板係：於半導體基板上依序配置有絕緣層與半導體層；形成柱，該柱穿透上述半導體層及上述絕緣層，達到上述半導體基板之規定深度； 使第1導電類型之雜質擴散至上述半導體層而形成第1導電類型之光電轉換元件；形成複數個溝槽，該複數個溝槽穿透上述半導體層，且以上述柱為交點來界定形成有光電轉換元件之區域；移除上述絕緣層；對於上述半導體層之於上述溝槽露出之側壁及上述半導體層之移除上述絕緣層而露出之表面進行固相擴散，使與上述第1導電類型不同之第2導電類型之雜質自上述半導體層之上述側壁及上述表面擴散至規定深度；及移除上述半導體基板及上述柱；且在上述複數個溝槽相交之相交部，包含於上述半導體層之上述第2導電類型之雜質之濃度係：較在上述相交部以外的包含於上述半導體之上述第2導電類型之雜質之濃度低。
  15. 如請求項14之製造固態成像元件之方法，其中於使上述第2導電類型之雜質擴散之步驟之前，包括如下步驟：對上述半導體層之於上述溝槽露出之側壁及上述半導體層之移除上述絕緣層而露出之表面進行固相擴散，使上述第1導電類型之雜質自上述半導體層之上述側壁及上述表面擴散至超過上述規定深度之深度。
  16. 如請求項14或15之製造固態成像元件之方法，其中上述積層基板係：SOI基板。
  17. 一種電子裝置，其具備：如請求項1至13中任一項之固態成像元件；光學系統，其獲取來自被攝體之入射光且使成像於上述固態成像元件之成像表面上；及信號處理電路，其對來自上述固態成像元件之輸出信號進行處理。
  18. 一種製造固態成像元件之方法，其包括：形成一半導體基板、一絕緣體及一半導體層之一堆疊；在該半導體層中形成一第一導電類型之一植入區域；在該植入區域中形成至少一溝槽以界定包含一光電轉換區域及一記憶體之一像素；在該至少一溝槽中沿該記憶體之三個側及在該光電轉換區域之至少一光入射側上形成一第二導電類型之第一區域，該第二導電類型與該第一導電類型相反；及在該等第一區域之側壁上形成複數個遮光結構；且在上述複數個遮光結構相交之相交部，包含於上述第二導電類型之之第一區域之雜質之濃度係：較在上述相交部以外的包含於上述第二導電類型之第一區域之雜質之濃度低。
  19. 如請求項18之製造固態成像元件之方法，其進一步包括：在形成該等第一區域之前：形成穿過該半導體層及該絕緣體而至該半導體基板中之一所要深度的一通孔； 將一材料沈積至該通孔中；及移除該絕緣體以形成該半導體基板與該半導體層之間的一間隙。
  20. 如請求項19之製造固態成像元件之方法，其中形成該等第一區域包含：在該至少一溝槽及該間隙中形成一第一絕緣層，該第一絕緣層具有該第二導電類型之雜質；及使該第一絕緣層退火。
  21. 如請求項19之製造固態成像元件之方法，其進一步包括：在該至少一溝槽及該間隙中形成一第一絕緣層，該第一絕緣層具有該第一導電類型之雜質；及使該第一絕緣層退火以產生具有高於該植入區域之一雜質濃度之該第一導電類型之一第二區域。
  22. 如請求項21之製造固態成像元件之方法，其中形成該等第一區域包含：在該至少一溝槽中形成一第二絕緣層，該第二絕緣層具有與該第一導電類型相反之一第二導電類型之雜質；及使該第二絕緣層退火。
TW113104525A 2018-12-03 2019-07-18 固態成像元件，製造固態成像元件之方法，及電子裝置 TWI866771B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018226788A JP7280034B2 (ja) 2018-12-03 2018-12-03 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2018-226788 2018-12-03

Publications (2)

Publication Number Publication Date
TW202425308A TW202425308A (zh) 2024-06-16
TWI866771B true TWI866771B (zh) 2024-12-11

Family

ID=68733562

Family Applications (3)

Application Number Title Priority Date Filing Date
TW108125368A TWI844550B (zh) 2018-12-03 2019-07-18 成像裝置
TW113104525A TWI866771B (zh) 2018-12-03 2019-07-18 固態成像元件，製造固態成像元件之方法，及電子裝置
TW113125535A TW202510314A (zh) 2018-12-03 2019-07-18 固態成像元件，製造固態成像元件之方法，及電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108125368A TWI844550B (zh) 2018-12-03 2019-07-18 成像裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW113125535A TW202510314A (zh) 2018-12-03 2019-07-18 固態成像元件，製造固態成像元件之方法，及電子裝置

Country Status (5)

Country Link
US (1) US12526553B2 (zh)
JP (1) JP7280034B2 (zh)
CN (1) CN113169199B (zh)
TW (3) TWI844550B (zh)
WO (1) WO2020116131A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021261107A1 (zh) * 2020-06-25 2021-12-30
US11367745B2 (en) 2020-08-20 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for sensing long wavelength light

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208053A (en) * 2010-08-09 2012-02-16 Sony Corp Solid-state imaging device, manufacturing method thereof, and electronic apparatus
TW201719876A (zh) * 2015-11-16 2017-06-01 台灣積體電路製造股份有限公司 影像感測器結構
US9806118B2 (en) * 2011-02-24 2017-10-31 Sony Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
CN107924929A (zh) * 2015-09-17 2018-04-17 索尼半导体解决方案公司 固体摄像器件、电子设备以及固体摄像器件的制造方法
US20180114806A1 (en) * 2016-10-20 2018-04-26 SK Hynix Inc. Image sensor having shields and methods of fabricating the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI429066B (zh) * 2005-06-02 2014-03-01 新力股份有限公司 Semiconductor image sensor module and manufacturing method thereof
JP5055026B2 (ja) * 2007-05-31 2012-10-24 富士フイルム株式会社 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板
JP5269425B2 (ja) * 2008-01-29 2013-08-21 株式会社東芝 固体撮像素子および固体撮像装置
JP2009206356A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP6299058B2 (ja) 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
TWI505453B (zh) * 2011-07-12 2015-10-21 Sony Corp 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
JP2014096490A (ja) 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
CN104981906B (zh) * 2013-03-14 2018-01-19 索尼半导体解决方案公司 固态图像传感器、其制造方法和电子设备
JP6138661B2 (ja) 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP2015162603A (ja) 2014-02-27 2015-09-07 株式会社東芝 半導体装置
JP2016009777A (ja) * 2014-06-25 2016-01-18 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102410019B1 (ko) * 2015-01-08 2022-06-16 삼성전자주식회사 이미지 센서
CN113437104A (zh) * 2015-02-27 2021-09-24 索尼公司 固态成像装置及电子装置
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
JP6052353B2 (ja) * 2015-07-31 2016-12-27 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2017168566A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子、および電子機器
JP6818875B2 (ja) * 2016-09-23 2021-01-20 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 積層背面照射型ｓｐａｄアレイ
CN109863600B (zh) * 2016-11-02 2023-06-20 索尼半导体解决方案公司 成像器件、成像装置以及电子设备
JP6967530B2 (ja) * 2016-12-01 2021-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
JP2018147975A (ja) * 2017-03-03 2018-09-20 ソニー株式会社 撮像素子
US20180294304A1 (en) * 2017-04-05 2018-10-11 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
JP7039205B2 (ja) * 2017-07-27 2022-03-22 キヤノン株式会社 固体撮像装置、固体撮像装置の製造方法、及び撮像装置
KR102494604B1 (ko) * 2017-10-31 2023-02-02 삼성전자주식회사 이미지 센서

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208053A (en) * 2010-08-09 2012-02-16 Sony Corp Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US9806118B2 (en) * 2011-02-24 2017-10-31 Sony Corporation Solid-state imaging device, manufacturing method thereof, and electronic apparatus
CN107924929A (zh) * 2015-09-17 2018-04-17 索尼半导体解决方案公司 固体摄像器件、电子设备以及固体摄像器件的制造方法
TW201719876A (zh) * 2015-11-16 2017-06-01 台灣積體電路製造股份有限公司 影像感測器結構
US20180114806A1 (en) * 2016-10-20 2018-04-26 SK Hynix Inc. Image sensor having shields and methods of fabricating the same

Also Published As

Publication number Publication date
CN113169199B (zh) 2024-09-13
CN113169199A (zh) 2021-07-23
US20220006969A1 (en) 2022-01-06
US12526553B2 (en) 2026-01-13
TW202510314A (zh) 2025-03-01
TW202425308A (zh) 2024-06-16
TW202023041A (zh) 2020-06-16
JP2020092126A (ja) 2020-06-11
WO2020116131A1 (en) 2020-06-11
JP7280034B2 (ja) 2023-05-23
TWI844550B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
JP6231741B2 (ja) 固体撮像装置およびその製造方法
US20200236316A1 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
TWI297209B (zh)
CN102301475B (zh) 光电转换装置和成像系统
TWI455295B (zh) 固態成像裝置、電子設備及製造固態成像裝置之方法
JP2000299453A (ja) 固体撮像装置及びその製造方法
JP2012248679A (ja) 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
CN1638134B (zh) 固态图像拾取装置
KR102162123B1 (ko) 고체 촬상 소자, 제조 방법, 및 전자 기기
JP5100988B2 (ja) イメージセンサー及びその製造方法
JP5546222B2 (ja) 固体撮像装置及び製造方法
JP2017195215A (ja) 撮像素子及びその製造方法
JP2009065118A (ja) 固体撮像装置
TWI648841B (zh) 半導體裝置之製造方法
CN101826543A (zh) 固态图像拍摄设备及其制造方法
TWI866771B (zh) 固態成像元件，製造固態成像元件之方法，及電子裝置
JP6877872B2 (ja) 光電変換装置およびその製造方法
TW201803100A (zh) 半導體裝置及其製造方法
JP2008153566A (ja) 固体撮像装置及びその製造方法
JP2016027663A (ja) 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
JP2007526638A (ja) 低暗電流ｃｍｏｓイメージセンサー画素
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
JP2018037672A (ja) 固体撮像装置およびカメラ
JP2017152470A (ja) 半導体装置および半導体装置の製造方法
JP5501503B2 (ja) 光電変換装置及びそれを用いた撮像システム