TWI858955B - 半導體裝置及其形成方法 - Google Patents

Abstract

一種半導體裝置及其形成方法，所述方法包括以下步驟。於基底上形成磊晶層。基底包括胞元區以及鄰接胞元區的連接區。磊晶層包括鄰接基底的第一井區以及在第一井區上的第二井區。磊晶層包括形成於胞元區中且自磊晶層的頂面延伸至第二井區中的多個第一溝渠以及形成於連接區中且自磊晶層的頂面延伸至第一井區中的多個第二溝渠。通過各第一溝渠的側壁於胞元區內的第二井區中形成第一摻雜區。第一摻雜區與第一井區被設置在兩者之間的第二井區的一部分間隔開來。通過各第二溝渠的側壁於連接區內的第二井區中形成第二摻雜區。第二摻雜區延伸至第一井區中。

Description

半導體裝置及其形成方法

本發明是有關於一種半導體裝置及其形成方法。

功率半導體元件，例如金屬氧化物半導體場效電晶體（metal oxide semiconductor field Effect transistor，MOSFET），是一種常應用於類和/或數位電路的功率元件，其根據電流的流動方向可分為平面式的功率半導體元件和垂直式的功率半導體元件。垂直式的功率半導體元件可例如作為在低壓下工作的功率MOSFET，例如溝渠式功率MOSFET（trench gate power MOSFET）或是分離式閘極功率MOSFET（split gate power MOSFET）等類型。

在元件尺寸不斷縮小且使用者對於電子元件的性能要求不斷提升的趨勢下，現有的功率MOSFET在一些性能表現上（例如在耐壓表現上）可能難以滿足現今或是未來高耐壓元件的需求，並且製造成本也越來越昂貴而不易商業化。

本發明提供一種半導體裝置及其形成方法，其中第一摻雜區通過各第一溝渠的側壁形成於胞元區內的第二井區中，而第二摻雜區通過各第二溝渠的側壁形成於連接區內的第二井區中，第一摻雜區與第一井區被設置在兩者之間的第二井區的一部分間隔開來，且第二摻雜區延伸至第一井區中。如此一來，可在相鄰的兩個第一溝渠之間和/或相鄰的兩個第二溝渠之間形成超級結（super junction），使得半導體裝置能夠透過對超級結施加偏壓而於相鄰的兩個第一溝渠之間和/或相鄰的兩個第二溝渠之間形成全耗盡（full depletion），以提升半導體裝置的耐壓表現。

本發明一實施例提供一種半導體裝置的形成方法，其包括：於基底上形成磊晶層，其中基底包括胞元區以及鄰接胞元區的連接區，磊晶層包括鄰接基底的第一井區以及在第一井區上的第二井區，磊晶層包括形成於胞元區中且自磊晶層的頂面延伸至第二井區中的多個第一溝渠以及形成於連接區中且自磊晶層的頂面延伸至第一井區中的多個第二溝渠；通過各第一溝渠的側壁於胞元區內的第二井區中形成第一摻雜區，其中第一摻雜區與第一井區被設置在兩者之間的第二井區的一部分間隔開來；以及通過各第二溝渠的側壁於連接區內的第二井區中形成第二摻雜區，且第二摻雜區延伸至第一井區中。

在本發明的一實施例中，基底、第一井區、第一摻雜區及第二摻雜區具有第一導電類型，第二井區具有不同於第一導電類型的第二導電類型。

在本發明的一實施例中，第一溝渠的底面高於第二溝渠的底面。

在本發明的一實施例中，半導體裝置的形成方法更包括：通過多個第一溝渠垂直移除磊晶層的第二井區及其下方的第一井區的一部分，以形成多個第三溝渠；以及通過多個第二溝渠垂直移除磊晶層的第一井區的一部分，以形成多個第四溝渠。

在本發明的一實施例中，半導體裝置的形成方法更包括：於各第三溝渠和各第四溝渠的側壁和底面上形成閘極介電層；於閘極介電層上形成閘極，其中閘極的頂面高於第一摻雜區和第二摻雜區的底部；以及於閘極上形成絕緣層。

在本發明的一實施例中，半導體裝置的形成方法更包括：於第二井區中形成自磊晶層的頂面延伸至第一摻雜區和第二摻雜區的頂部的第三摻雜區，其中第一井區、第一摻雜區及第二摻雜區具有第一導電類型，第二井區和第三摻雜區具有不同於第一導電類型的第二導電類型。

在本發明的一實施例中，半導體裝置的形成方法更包括：於磊晶層上形成介電層；於介電層中形成暴露出磊晶層的頂面的接觸件開口；以及通過接觸件開口於磊晶層的第二井區中形成第四摻雜區，其中第四摻雜區具有第二導電類型且形成於相鄰的兩個第三溝渠之間以及相鄰的兩個第四溝渠之間。

本發明提供一種半導體裝置，其包括基底、磊晶層、第一摻雜區以及第二摻雜區。基底包括胞元區以及鄰接胞元區的連接區。磊晶層設置在基底上且包括鄰接基底的第一井區以及在第一井區上的第二井區。磊晶層包括在胞元區中且延伸至第一井區的多個第一溝渠以及在連接區中且延伸至第一井區的多個第二溝渠。第一溝渠的底面高於第二溝渠的底面。第一摻雜區設置在鄰接第一溝渠的側壁的第二井區中，其中第一摻雜區與第一井區被設置在兩者之間的第二井區的一部分間隔開來。第二摻雜區設置在鄰接第二溝渠的側壁的第二井區中且自第二井區延伸至第一井區中。

在本發明的一實施例中，其中基底、第一井區、第一摻雜區及第二摻雜區具有第一導電類型，第二井區具有不同於第一導電類型的第二導電類型。

在本發明的一實施例中，半導體裝置更包括第三摻雜區，其設置於第二井區中且自磊晶層的頂面延伸至第一摻雜區和第二摻雜區的頂部，其中第三摻雜區具有第二導電類型。

在本發明的一實施例中，更包括介電層、導電接觸件以及第四摻雜區。介電層設置在磊晶層上。導電接觸件設置在介電層中且接觸磊晶層的頂面。第四摻雜區設置磊晶層的第二井區中且接觸導電接觸件，其中第四摻雜區具有第二導電類型且配置在相鄰的兩個第一溝渠之間以及相鄰的兩個第二溝渠之間。

基於上述，在上述實施例的半導體裝置及其形成方法中，第一摻雜區通過各第一溝渠的側壁形成於胞元區內的第二井區中，而第二摻雜區通過各第二溝渠的側壁形成於連接區內的第二井區中，第一摻雜區與第一井區被設置在兩者之間的第二井區的一部分間隔開來，且第二摻雜區延伸至第一井區中。如此一來，可在相鄰的兩個第一溝渠之間和/或相鄰的兩個第二溝渠之間形成超級結（super junction），使得半導體裝置能夠透過對超級結施加偏壓而於相鄰的兩個第一溝渠之間和/或相鄰的兩個第二溝渠之間形成全耗盡（full depletion），以提升半導體裝置的耐壓表現。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理和/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接（例如有線連接）及物理斷接（例如無線連接）。

本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。

圖1至圖9是本發明一實施例的半導體裝置的形成方法的剖面示意圖。圖10為本發明一實施例的半導體裝置在其中閘極開啟的狀態下電流於胞元區中的路徑。

首先，請參照圖1，於基底100上形成磊晶層110。基底100可包括胞元區R1和連接區R2。胞元區R1可例如是如MOS等主動元件形成的區域。連接區R2可例如是用來連接胞元區R1中的第一摻雜區120a並將其連接至對應結構/圖案之佈線圖案所形成的區域。在一些實施例中，連接區R2可鄰接於胞元區R1。磊晶層110包括鄰接基底100的第一井區PW以及在第一井區PW上的第二井區ND。在一些實施例中，磊晶層110可藉由磊晶生長（epitaxy growth）製程形成。基底100可摻雜有第一導電類型的摻雜物而具有第一導電類型或是摻雜有與第一導電類型互補的第二導電類型的摻雜物而具有第二導電類型。在一些實施例中，第一導電類型可為P型，第二導電類型可為N型，但並不限於此。基底100可具有第一導電類型。磊晶層110的第一井區PW可具有第一導電類型，而磊晶層110的第二井區ND可具有與第一導電類型不同的第二導電類型。

基底100可包括半導體基底。半導體基底中的半導體材料可包括元素半導體、合金半導體或化合物半導體。舉例而言，元素半導體可包括Si或Ge。合金半導體可包括SiGe、SiGeC等。化合物半導體可包括SiC、III-V族半導體材料或II-VI族半導體材料。III-V族半導體材料可包括GaN、GaP、GaAs、AlN、AlP、AlAs、InN、InP、InAs、GaNP、GaNAs、GaPAs、AlNP、AlNAs、AlPAs、InNP、InNAs、InPAs、GaAlNP、GaAlNAs、GaAlPAs、GaInNP、GaInNAs、GaInPAs、InAlNP、InAlNAs或InAlPAs。II-VI族半導體材料可包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、HgS、HgSe、HgTe、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe或HgZnSTe。半導體材料可摻雜有第一導電類型的摻雜物或與第一導電類型互補的第二導電類型的摻雜物。

接著，於磊晶層110上形成保護層PL。保護層PL可包括如正矽酸四乙酯（tetraethyl orthosilicate；TEOS）等的介電材料。

然後，於磊晶層110中形成在胞元區R1中的多個第一溝渠T1以及在連接區R2中的多個第二溝渠T2。也就是說，磊晶層110包括形成於胞元區R1中且自磊晶層110的頂面延伸至第二井區ND中的多個第一溝渠T1以及形成於連接區R2中且自磊晶層110的頂面延伸至第一井區PW中的多個第二溝渠T2。第一溝渠T1的底面高於第二溝渠T2的底面。在一些實施例中，第一溝渠T1和第二溝渠T2可於相同製程中同時形成。

然後，通過各第一溝渠T1的側壁於胞元區R1內的第二井區ND中形成第一摻雜區120a，其中第一摻雜區120a與第一井區PW被設置在兩者之間的第二井區ND的一部分間隔開來。第一井區PW與第一摻雜區120a具有第一導電類型（例如P型），且第二井區ND具有與第一導電類型不同的第二導電類型（例如N型）。第一摻雜區120a可藉由傾斜植入（tilt implantation）製程形成。在一些實施例中，第一摻雜區120a可未形成於第一溝渠T1的底面。在一些實施例中，第一摻雜區120a在垂直於基底100的表面上可包括彼此相對的頂部（或稱為頂端）和底部（或稱為底端），其中第一摻雜區120a的頂部低於磊晶層110的頂面，且第一摻雜區120a的底部高於第一井區PW和第二井區ND彼此接觸的界面。舉例來說，在垂直於基底100的表面的方向上，第二井區ND的一部分位在第一摻雜區120a的頂部與磊晶層110的頂面之間，而第二井區ND的另一部分位在第一摻雜區120a的底部與第一井區PW和第二井區ND彼此接觸的界面之間。

並且，通過各第二溝渠T2的側壁於連接區R2內的第二井區ND中形成第二摻雜區120b，且第二摻雜區120b延伸至第一井區PW中。第一井區PW與第二摻雜區120b具有第一導電類型（例如P型），且第二井區ND具有與第一導電類型不同的第二導電類型（例如N型）。第二摻雜區120b可藉由傾斜植入（tilt implantation）製程形成。在本實施例中，第一摻雜區120a和第二摻雜區120b可藉由相同的離子佈植製程形成。在本實施例中，保護層PL可避免在形成第一摻雜區120a和/或第二摻雜區120b的製程中，將摻雜物植入不期望的位置處，例如圖1中所示出之第二井區ND中未形成第一摻雜區120a和/或第二摻雜區120b的位置處。

在一些實施例中，第二摻雜區120b在垂直於基底100的表面上可包括彼此相對的頂部（或稱為頂端）和底部（或稱為底端），其中第二摻雜區120b的頂部低於磊晶層110的頂面，且第一摻雜區120a的底部低於第一井區PW和第二井區ND彼此接觸的界面。舉例來說，在垂直於基底100的表面的方向上，第二井區ND的一部分位在第二摻雜區120b的頂部與磊晶層110的頂面之間，而第二摻雜區120b向基底100的方向延伸並穿過第一井區PW和第二井區ND彼此接觸的界面，使得第二摻雜區120b的底部形成於第一井區PW中。在此實施例中，第二摻雜區120b的底部低於第一摻雜區120a的底部。

基於上述，如圖1所示，第一摻雜區120a與第二井區ND於相鄰的兩個第一溝渠T1之間形成超級結（例如PNP超級結），且第二摻雜區120b於相鄰的兩個第二溝渠T2之間形成超級結（例如PNP超級結），使得半導體裝置能夠透過對超級結施加偏壓而於相鄰的兩個第一溝渠T1之間和/或相鄰的兩個第二溝渠T2之間形成全耗盡（full depletion），如此能夠提升半導體裝置的耐壓表現。

而後，請參照圖1和圖2，通過多個第一溝渠T1垂直移除磊晶層110的第二井區ND及其下方的第一井區PW的一部分，以形成多個第三溝渠T11，並且通過多個第二溝渠T2垂直移除磊晶層110的第一井區PW的一部分，以形成多個第四溝渠T22。第三溝渠T11的底部高於第四溝渠T22的底部。在一些實施例中，第三溝渠T11和第四溝渠T22可於相同製程中同時形成。

接著，請參照圖2和圖3，在形成第三溝渠T11和第四溝渠T22後，將保護層PL移除並於各第三溝渠T11和各第四溝渠T22的側壁和底面上形成閘極介電材料層130。在一些實施例中，閘極介電材料層130共形地形成於磊晶層110的頂面上以及第三溝渠T11和第四溝渠T22的表面上。閘極介電材料層130可包括任何適合用於閘極介電層的材料，例如氧化矽。

之後，於閘極介電材料層130上形成閘極材料層140。閘極材料層140可填入第三溝渠T11和第四溝渠T22中並形成於磊晶層110的頂面上。閘極材料層140可包括適合用於閘極的材料，例如多晶矽。

然後，請參照圖3和圖4，將形成於磊晶層110的頂面上的閘極材料層140以及形成於第三溝渠T11和第四溝渠T22中的閘極材料層140的一部分移除，以形成位於第三溝渠T11和第四溝渠T22底部的閘極142。在一些實施例中，可採用回蝕刻的方式移除形成於磊晶層110的頂面上的閘極材料層140以及形成於第三溝渠T11和第四溝渠T22中的閘極材料層140的一部分。在一些實施例中，閘極142的頂面可高於第一摻雜區120a和第二摻雜區120b的底部。

之後，請參照圖4和圖5，於第三溝渠T11和第四溝渠T22中形成位於閘極142上的絕緣材料層（未示出），其中絕緣材料層可填滿第三溝渠T11和第四溝渠T22並形成於磊晶層110上方的閘極介電材料層130上。在一些實施例中，絕緣材料層可包括如TEOS等的絕緣材料。接著，移除磊晶層110上方的閘極介電材料層130以及絕緣材料層，以形成閘極介電層132以及絕緣層150。在一些實施例中，可藉由回蝕刻的方式移除磊晶層110上方的閘極介電材料層130以及絕緣材料層。在一些實施例中，閘極介電層132的頂面、絕緣層150的頂面以及磊晶層110的頂面為共平面。

而後，請參照圖5和圖6，於第二井區ND中形成自磊晶層110的頂面延伸至第一摻雜區120a和第二摻雜區120b的頂部的第三摻雜區160。第一井區PW、第一摻雜區120a及第二摻雜區120b具有第一導電類型（例如P型），而第二井區ND和第三摻雜區160具有不同於第一導電類型的第二導電類型（例如N型）。第三摻雜區160可形成於第二井區ND的鄰近第三溝渠T11和第四溝渠T22的上部側壁處。第三摻雜區160的底部可與第一摻雜區120a和第二摻雜區120b的頂部接觸。

之後，請參照圖6和圖7，於磊晶層110上形成介電層170。介電層170可包括適合用於層間介電層（interlayer dielectric，ILD）的材料，例如氧化物。介電層170覆蓋第二井區ND、第三摻雜區160、閘極介電層132以及絕緣層150。

然後，請參照圖7和圖8，於介電層170中形成暴露出磊晶層110的頂面的接觸件開口170h。從俯視的角度來看，接觸件開口170h形成於相鄰的兩個第三溝渠T11之間以及相鄰的兩個第四溝渠T22之間。接著，通過接觸件開口170h於磊晶層110的第二井區ND中形成第四摻雜區180。第四摻雜區180具有第二導電類型（例如N型）且形成於相鄰的兩個第三溝渠T11之間以及相鄰的兩個第四溝渠T22之間。第一井區PW、第一摻雜區120a及第二摻雜區120b具有第一導電類型（例如P型），而第二井區ND、第三摻雜區160和第四摻雜區180具有不同於第一導電類型的第二導電類型（例如N型）。

之後，請參照圖8和圖9，於接觸件開口170h中填入導電材料，以形成導電接觸件190。在一些實施例中，在導電材料填入接觸件開口170h並形成於介電層170的頂面上的情況下，形成導電接觸件190的步驟還可包括平坦化製程（例如回蝕刻）以將形成於介電層170的頂面上的導電材料移除。導電接觸件190可包括金屬、金屬合金、金屬氮化物、金屬矽化物或其組合。在一些實施例中，金屬與金屬合金可例如是Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金屬氮化物可例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭、氮化矽鈦、氮化矽鎢或其組合。金屬矽化物可包括矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。

基於上述，形成於相鄰的兩個第三溝渠T11之間的第一摻雜區120a以及相鄰的兩個第四溝渠T22之間的第二摻雜區120b可與第二井區ND構成例如PNP的超級結，並且該超級結可藉由導電接觸件190及第四摻雜區180施加偏壓（例如逆偏壓）以於相鄰的兩個第三溝渠T11之間以及相鄰的兩個第四溝渠T22之間形成全耗盡（full depletion），如此能夠提升半導體裝置的耐壓表現。

請參照圖10，在胞元區R1中的MOS處於開啟狀態下（例如提供閘極142大於閥值電壓（Vt）的偏壓，而第一井區PW與接地電壓（例如0V）連接），胞元區R1的電流（見路徑path）能夠經過第一摻雜區120a與第一井區PW之間的第二井區ND進入至閘極142下方的第一井區PW中。另一方面，連接區R2的電流會被自第二井區ND延伸至第一井區PW中的第二摻雜區120b阻擋而無法進入至閘極142下方的第一井區PW中。也就是說，在胞元區R1中的MOS處於開啟狀態下，胞元區R1中的超級結不會對MOS的操作造成影響，而連接區R2的超級結也能夠阻擋電流進入至閘極142下方的第一井區PW中，以避免造成不期望的影響。

以下，將藉由圖9來舉例說明本發明一實施例的半導體裝置。此外，形成本發明一實施例的半導體裝置的方法雖然是以上述方法為例進行說明，但形成本發明的半導體裝置的方法並不以此為限。

請參照圖9，半導體裝置包括基底100、磊晶層110、第一摻雜區120a以及第二摻雜區120b。基底100包括胞元區R1以及鄰接胞元區R1的連接區R2。磊晶層110設置在基底100上且包括鄰接基底100的第一井區PW以及在第一井區PW上的第二井區ND。磊晶層110包括在胞元區R1中且延伸至第一井區PW的多個第一溝渠（例如圖2所示出的T11）以及在連接區R2中且延伸至第一井區PW的多個第二溝渠（例如圖2所示出的T22），第一溝渠的底面高於第二溝渠的底面。第一摻雜區120a設置在鄰接第一溝渠（例如圖2所示出的T11）的側壁的第二井區ND中，其中第一摻雜區120a與第一井區PW被設置在兩者之間的第二井區ND的一部分間隔開來。第二摻雜區120b設置在鄰接第二溝渠（例如圖2所示出的T22）的側壁的第二井區ND中且自第二井區ND延伸至第一井區PW中。

在一些實施例中，基底100、第一井區PW、第一摻雜區120a及第二摻雜區120b具有第一導電類型，第二井區ND具有不同於第一導電類型的第二導電類型。

在一些實施例中，半導體裝置更包括第三摻雜區160，第三摻雜區160設置於第二井區ND中且自磊晶層110的頂面延伸至第一摻雜區120a和第二摻雜區120b的頂部，其中第三摻雜區160具有第二導電類型。

在一些實施例中，半導體裝置更包括介電層170、導電接觸件190以及第四摻雜區180。介電層170設置在磊晶層110上。導電接觸件190設置在介電層170中且接觸磊晶層110的頂面。第四摻雜區180設置磊晶層110的第二井區ND中且接觸導電接觸件190。第四摻雜區180具有第二導電類型且配置在相鄰的兩個第一溝渠（例如圖2所示出的T11）之間以及相鄰的兩個第二溝渠（例如圖2所示出的T22）之間。

綜上所述，在上述實施例的半導體裝置及其形成方法中，第一摻雜區通過各第一溝渠的側壁形成於胞元區內的第二井區中，而第二摻雜區通過各第二溝渠的側壁形成於連接區內的第二井區中，第一摻雜區與第一井區被設置在兩者之間的第二井區的一部分間隔開來，且第二摻雜區延伸至第一井區中。如此一來，可在相鄰的兩個第一溝渠之間和/或相鄰的兩個第二溝渠之間形成超級結（super junction），使得半導體裝置能夠透過對超級結施加偏壓而於相鄰的兩個第一溝渠之間和/或相鄰的兩個第二溝渠之間形成全耗盡（full depletion），以提升半導體裝置的耐壓表現。

100:基底

110:磊晶層

120a:第一摻雜區

120b:第二摻雜區

130:閘極介電材料層

132:閘極介電層

140:閘極材料層

142:閘極

150:絕緣層

160:第三摻雜區

170:介電層

170h:接觸件開口

180:第四摻雜區

190:導電接觸件

ND:第二井區

PW:第一井區

PL:保護層

path:路徑

R1:胞元區

R2:連接區

T1:第一溝渠

T11:第三溝渠

T2:第二溝渠

T22:第四溝渠

圖1至圖9是本發明一實施例的半導體裝置的形成方法的剖面示意圖。 圖10為本發明一實施例的半導體裝置在其中閘極開啟的狀態下電流於胞元區中的路徑。

100:基底

110:磊晶層

120a:第一摻雜區

120b:第二摻雜區

132:閘極介電層

142:閘極

150:絕緣層

160:第三摻雜區

170:介電層

180:第四摻雜區

190:導電接觸件

ND:第二井區

PW:第一井區

R1:胞元區

R2:連接區

Claims (9)

1. 一種形成半導體裝置的方法，包括：於基底上形成磊晶層，其中所述基底包括胞元區以及鄰接所述胞元區的連接區，所述磊晶層包括鄰接所述基底的第一井區以及在所述第一井區上的第二井區，所述磊晶層包括形成於所述胞元區中且自所述磊晶層的頂面延伸至所述第二井區中的多個第一溝渠以及形成於所述連接區中且自所述磊晶層的所述頂面延伸至所述第一井區中的多個第二溝渠；通過各所述第一溝渠的側壁於所述胞元區內的所述第二井區中形成第一摻雜區，其中所述第一摻雜區與所述第一井區被設置在兩者之間的所述第二井區的一部分間隔開來；以及通過各所述第二溝渠的側壁於所述連接區內的所述第二井區中形成第二摻雜區，且所述第二摻雜區延伸至所述第一井區中。
2. 如請求項1所述的方法，其中所述基底、所述第一井區、所述第一摻雜區及所述第二摻雜區具有第一導電類型，所述第二井區具有不同於所述第一導電類型的第二導電類型。
3. 如請求項1所述的方法，其中所述第一溝渠的底面高於所述第二溝渠的底面。
4. 如請求項1所述的方法，更包括：通過多個所述第一溝渠垂直移除所述磊晶層的所述第二井區及其下方的所述第一井區的一部分，以形成多個第三溝渠；以及通過多個所述第二溝渠垂直移除所述磊晶層的所述第一井區 的一部分，以形成多個第四溝渠。
5. 如請求項4所述的方法，更包括：於各所述第三溝渠和各所述第四溝渠的側壁和底面上形成閘極介電層；於所述閘極介電層上形成閘極，其中所述閘極的頂面高於所述第一摻雜區和所述第二摻雜區的底部；以及於所述閘極上形成絕緣層。
6. 如請求項5所述的方法，更包括：於所述第二井區中形成自所述磊晶層的所述頂面延伸至所述第一摻雜區和所述第二摻雜區的頂部的第三摻雜區，其中所述第一井區、所述第一摻雜區及所述第二摻雜區具有第一導電類型，所述第二井區和所述第三摻雜區具有不同於所述第一導電類型的第二導電類型。
7. 如請求項6所述的方法，更包括：於所述磊晶層上形成介電層；於所述介電層中形成暴露出所述磊晶層的所述頂面的接觸件開口；以及通過所述接觸件開口於所述磊晶層的所述第二井區中形成第四摻雜區，其中所述第四摻雜區具有所述第二導電類型且形成於相鄰的兩個第三溝渠之間以及相鄰的兩個第四溝渠之間。
8. 一種半導體裝置，包括：基底，包括胞元區以及鄰接所述胞元區的連接區； 磊晶層，設置在所述基底上且包括鄰接所述基底的第一井區以及在所述第一井區上的第二井區，所述磊晶層包括在所述胞元區中且延伸至所述第一井區的多個第一溝渠以及在所述連接區中且延伸至所述第一井區的多個第二溝渠，所述第一溝渠的底面高於所述第二溝渠的底面；第一摻雜區，設置在鄰接所述第一溝渠的側壁的所述第二井區中，其中所述第一摻雜區與所述第一井區被設置在兩者之間的所述第二井區的一部分間隔開來；第二摻雜區，設置在鄰接所述第二溝渠的側壁的所述第二井區中且自所述第二井區延伸至所述第一井區中；以及第三摻雜區，設置於所述第二井區中且自所述磊晶層的頂面延伸至所述第一摻雜區和所述第二摻雜區的頂部，其中所述基底、所述第一井區、所述第一摻雜區及所述第二摻雜區具有第一導電類型，所述第二井區具有不同於所述第一導電類型的第二導電類型，且所述第三摻雜區具有所述第二導電類型。
9. 如請求項8所述的半導體裝置，更包括：介電層，設置在所述磊晶層上；導電接觸件，設置在所述介電層中且接觸所述磊晶層的所述頂面；以及第四摻雜區，設置所述磊晶層的所述第二井區中且接觸所述導電接觸件，其中所述第四摻雜區具有所述第二導電類型且配置 在相鄰的兩個第一溝渠之間以及相鄰的兩個第二溝渠之間。

Images