TWI897585B - 量測特徵圖案的臨界尺寸的方法 - Google Patents
量測特徵圖案的臨界尺寸的方法Info
- Publication number
- TWI897585B TWI897585B TW113130298A TW113130298A TWI897585B TW I897585 B TWI897585 B TW I897585B TW 113130298 A TW113130298 A TW 113130298A TW 113130298 A TW113130298 A TW 113130298A TW I897585 B TWI897585 B TW I897585B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- reference pattern
- feature
- layer
- top surface
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本揭露提供一種量測特徵圖案的臨界尺寸的方法,其包括以下步驟。在主動區域中提供特徵圖案。在主動區域中提供參考圖案,其中參考圖案形成且形成為具有台階高度的結構形貌。以相對於參考圖案的頂面的法線傾斜一角度來量測結構形貌的尺寸,其中結構形貌的尺寸對應於特徵圖案的尺寸。
Description
本發明是有關於一種量測特徵圖案的臨界尺寸的方法。
在半導體的製造製程(line,生產線)中,對於特徵圖案的臨界尺寸的量測可例如包括在生產線中(in-line)的量測以及在與生產線分開的其他製程中(off-line)的量測。一般而言,在生產線中的量測都被要求不可對晶片/晶圓造成破壞。因此,在生產線中的量測僅能以俯視的方式進行,而不能藉由切片的方式來量測特徵圖案的斷面。如此一來,將受到特徵圖案上窄下寬的形狀影響而無法量測到精準的特徵尺寸。另外,雖然特徵圖案在末端處具有斷面(例如線端(line end)的斷面),但是在光微影製程中,特徵圖案在末端處會因曝光製程所受到的繞射影響較為顯著,而使得特徵圖案在末端處的尺寸與其實際尺寸不同。因此,本領域技術人員仍持續改善在生產線中的量測方法。
本發明提供一種量測特徵圖案的臨界尺寸的方法,其中參考圖案設置在主動區域中且形成為具有台階高度的結構形貌,並以相對於參考圖案的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於特徵圖案的尺寸),如此不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,以使得所量測到的結果能夠精準且真實地反應特徵圖案的實際尺寸。
本發明一實施例提供一種量測特徵圖案的臨界尺寸的方法,包括:在主動區域中提供特徵圖案;在主動區域中提供參考圖案,其中參考圖案形成為具有台階高度的結構形貌;以及以相對於參考圖案的頂面的法線傾斜一角度來量測結構形貌的尺寸,其中結構形貌的尺寸對應於特徵圖案的尺寸。
在一些實施例中,所述角度為約15°至約75°。
在一些實施例中,所述參考圖案包括形成在隔離結構上的一部分,所述隔離結構在基底中界定所述主動區域且包括高於所述基底的頂面的頂面,而具有台階高度的所述結構形貌自所述隔離結構的所述頂面延伸至所述基底的所述頂面上。
在一些實施例中,所述隔離結構在第一方向上延伸,所述參考圖案在與所述第一方向交叉的第二方向上延伸。
在一些實施例中,所述特徵圖案包括形成在所述基底上的多晶矽圖案的第一部分,而所述參考圖案形成為所述多晶矽圖案的第二部分。
在一些實施例中,所述特徵圖案包括形成在所述基底中的井植入層(well implant layer),而所述參考圖案為用於界定所述井植入層的光阻圖案的一部分。
在一些實施例中,所述參考圖案包括形成於多晶矽圖案上的一部分,所述多晶矽圖案形成於基底上,而具有台階高度的所述結構形貌自所述多晶矽圖案的頂面延伸至所述基底的頂面上。
在一些實施例中,所述多晶矽圖案在第一方向上延伸,所述參考圖案在與所述第一方向交叉的第二方向上延伸。
在一些實施例中,所述特徵圖案包括形成在所述基底中的源極/汲極層,而所述參考圖案為用於界定所述源極/汲極層的光阻圖案的一部分。
在一些實施例中,所述特徵圖案包括與形成在所述基底中的源極/汲極層電性連接的導電接觸件,而所述參考圖案為形成於所述多晶矽圖案上的導電層的一部分。
在一些實施例中,所述參考圖案包括形成於內連線層中的導電層上的一部分,所述導電層形成於所述內連線層中的介電層上,而具有台階高度的所述結構形貌自所述導電層的頂面延伸至所述介電層的頂面上。
在一些實施例中,所述導電層在第一方向上延伸,所述參考圖案在與所述第一方向交叉的第二方向上延伸。
在一些實施例中,其中所述特徵圖案包括形成於所述內
連線層中的導電通孔,而所述參考圖案為用於形成所述導電通孔的導電材料層的一部分。
在一些實施例中,所述特徵圖案為內連線層中的導電層,所述導電層在第一方向上延伸,所述內連線層包括在所述導電層下方的導電通孔,並且所述導電層在所述導電通孔上方的位置處形成為所述參考圖案的具有台階高度的所述結構形貌。
基於上述,在上述量測特徵圖案的臨界尺寸的方法中,參考圖案設計在主動區域中且形成為具有台階高度的結構形貌,如此可以相對於參考圖案的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於特徵圖案的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應特徵圖案的實際尺寸。
100:基底
110:隔離結構
120、130、150、170、180、190r:參考圖案
140、160:多晶矽圖案
172、190:導電層
D1:第一方向
D2:第二方向
圖1A是本發明第一實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。
圖1B是圖1A沿線A-A’所截取的剖面示意圖。
圖2A是本發明第二實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。
圖2B是圖2A沿線A-A’所截取的剖面示意圖。
圖3A是本發明第三實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。
圖3B是圖3A沿線A-A’所截取的剖面示意圖。
圖4是本發明第四實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。
圖5是本發明第五實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。
圖6是本發明第六實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。
參照本實施例之圖式以更全面地闡述本發明。然而,本發明亦可以各種不同的形式體現,而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件,以下段落將不再一一贅述。
應當理解,當諸如元件被稱為在另一元件「上」或「連接到」另一元件時,其可以直接在另一元件上或與另一元件連接,或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時,則不存在中間元件。如本文所使用的,「連接」可以指物理及/或電性連接,而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接(例如有線連接)及物理斷接(例如無線連接)。
本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,「約」可以表示在所述值的一個或多個標準偏差內,或±30%、±20%、±10%、±5%內。再者,本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質,來選擇較可接受的偏差範圍或標準偏差,而可不用一個標準偏差適用全部性質。
使用本文中所使用的用語僅為闡述例示性實施例,而非限制本揭露。在此種情形中,除非在上下文中另有解釋,否則單數形式包括多數形式。
圖1A是本發明第一實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。圖1B是圖1A沿線A-A’所截取的剖面示意圖。
請參照圖1A和圖1B,量測特徵圖案的臨界尺寸的方法可包括:在主動區域中提供特徵圖案;在所述主動區域中提供參考圖案(例如圖1A和圖1B所示出的參考圖案120),其中參考圖案形成為具有台階高度(step height)的結構形貌;以及以相對於所述參考圖案的頂面的法線傾斜一角度來量測所述結構形貌的尺寸,其中所述結構形貌的所述尺寸對應於所述特徵圖案的尺寸。在一些實施例中,所述角度可為約15°至約75°。舉例來說,所述角度可為約45°。
基於參考圖案設計在主動區域中且形成為具有台階高度的結構形貌,如此可以相對於參考圖案的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於特徵圖案的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應特徵圖案的實際尺寸。
在本實施例中,所述主動區域可由形成於基底100中的隔離結構110界定。在一些實施例中,基底100可包括半導體基底或半導體上覆絕緣體(semiconductor on insulator,SOI)基底。半導體基底或SOI基底中的半導體材料可包括元素半導體、合金半導體或化合物半導體。舉例而言,元素半導體可包括Si或Ge。合金半導體可包括SiGe、SiGeC等。化合物半導體可包括SiC、III-V族半導體材料或II-VI族半導體材料。III-V族半導體材料可包括GaN、GaP、GaAs、AlN、AlP、AlAs、InN、InP、InAs、GaNP、GaNAs、GaPAs、AlNP、AlNAs、AlPAs、InNP、InNAs、InPAs、GaAlNP、GaAlNAs、GaAlPAs、GaInNP、GaInNAs、GaInPAs、InAlNP、InAlNAs或InAlPAs。II-VI族半導體材料可包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、HgS、HgSe、HgTe、CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe或HgZnSTe。半導體材料可摻雜有第一導電
型的摻雜物或與第一導電型互補的第二導電型的摻雜物。舉例而言,第一導電型可為P型,而第二導電型可為N型。隔離結構110可包括如氧化矽等適合用於隔離結構的材料。在一些實施例中,隔離結構110可為淺溝渠隔離(shallow trench isolation,STI)結構。
在本實施例中,如圖1A和圖1B所示,參考圖案120可包括形成在隔離結構110上的一部分,其中隔離結構110可在基底100中界定所述主動區域且包括高於基底100的頂面的頂面。參考圖案120的具有台階高度的結構形貌可自隔離結構110的頂面延伸至基底100的頂面上。在本實施例中,隔離結構110可在第一方向D1上延伸,參考圖案120可在與第一方向D1交叉的第二方向D2上延伸。在一些實施例中,第一方向D1可垂直於第二方向D2。
在本實施例中,特徵圖案可包括形成在基底100上的多晶矽圖案的第一部分,而參考圖案120可形成為該多晶矽圖案的第二部分。也就是說,參考圖案120可由多晶矽形成。在本實施例中,多晶矽圖案可對應於金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor,MOSFET)的閘極圖案。換句話說,本實施例可以相對於參考圖案120的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸可對應於閘極圖案的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應閘極圖案的實際
尺寸。
為了簡潔起見,本實施例省略了對特徵圖案(在本實施例中為多晶矽圖案的第一部分)的形狀、結構和/或位置作更進一步地詳細說明,各種用於形成MOSFET的閘極的多晶矽圖案的形狀、結構和/或位置都可適用於本實施例,只要特徵圖案和參考圖案120是在同一個佈局(layout)下形成即可。也就是說,在本實施例的可專利性特徵例如僅與參考圖案有關的情況下,可能會在圖式中省略對於特徵圖案的繪示。
圖2A是本發明第二實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。圖2B是圖2A沿線A-A’所截取的剖面示意圖。圖2A和圖2B所示出的第二實施例與圖1A和圖1B所示出的第一實施例大致相似,其差異僅在於第二實施例的參考圖案130及其對應的特徵圖案不同於第一實施例的參考圖案120及其對應的特徵圖案,以下將省略與第一實施例相同的部分來進行說明。
請參照圖2A和圖2B,量測特徵圖案的臨界尺寸的方法可包括:在主動區域中提供特徵圖案;在所述主動區域中提供參考圖案(例如圖2A和圖2B所示出的參考圖案130),其中參考圖案形成為具有台階高度(step height)的結構形貌;以及以相對於所述參考圖案的頂面的法線傾斜一角度來量測所述結構形貌的尺寸,其中所述結構形貌的所述尺寸對應於所述特徵圖案的尺寸。
如圖2A和圖2B所示,參考圖案130可包括形成在隔離結構110上的一部分,其中隔離結構110可在基底100中界定所
述主動區域且包括高於基底100的頂面的頂面,並且具有台階高度的所述結構形貌自隔離結構110的頂面延伸至基底100的頂面上。在本實施例中,所述特徵圖案可包括形成在基底100中的井植入層(well implant layer),而參考圖案130可為用於界定所述井植入層的光阻圖案的一部分。也就是說,參考圖案130可由光阻形成。在本實施例中,光阻圖案可為用來形成MOSFET的井植入層(例如形成於基底100中且具有第一導電型或是第二導電型的井區)的罩幕圖案。換句話說,本實施例可以相對於參考圖案130的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於井植入層的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應井植入層的實際尺寸。
為了簡潔起見,本實施例省略了對特徵圖案(在本實施例中為形成於基底100中的井植入層)的形狀、結構和/或位置作更進一步地詳細說明,各種用於形成MOSFET的井植入層的形狀、結構和/或位置都可適用於本實施例,只要特徵圖案是由包含參考圖案130的光阻圖案於同一個佈局(layout)下形成即可。也就是說,在本實施例的可專利性特徵例如僅與參考圖案有關的情況下,可能會在圖式中省略對於特徵圖案的繪示。
圖3A是本發明第三實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。圖3B是圖3A沿線A-A’所截取的剖面示意
圖。圖3A和圖3B所示出的第三實施例與圖1A和圖1B所示出的第一實施例大致相似,其差異僅在於第三實施例的參考圖案150及其對應的特徵圖案不同於第一實施例的參考圖案120及其對應的特徵圖案,以下將省略與第一實施例相同的部分來進行說明。
請參照圖3A和圖3B,量測特徵圖案的臨界尺寸的方法可包括:在主動區域中提供特徵圖案;在所述主動區域中提供參考圖案(例如圖3A和圖3B所示出的參考圖案150),其中參考圖案形成為具有台階高度(step height)的結構形貌;以及以相對於所述參考圖案的頂面的法線傾斜一角度來量測所述結構形貌的尺寸,其中所述結構形貌的所述尺寸對應於所述特徵圖案的尺寸。
如圖3A和圖3B所示,參考圖案150可包括形成於多晶矽圖案140上的一部分,其中多晶矽圖案140可形成於基底100上,而具有台階高度的所述結構形貌可自多晶矽圖案140的頂面延伸至基底100的頂面上。在本實施例中,多晶矽圖案140可例如與形成MOSFET的閘極圖案位在相同的水平處或是屬於該閘極圖案的一部分。在本實施例中,多晶矽圖案140可在第一方向D1上延伸,而參考圖案150可在與第一方向D1交叉的第二方向D2上延伸。所述特徵圖案可包括形成在基底100中的源極/汲極層,而參考圖案150可為用於界定源極/汲極層的光阻圖案的一部分。也就是說,參考圖案150可由光阻形成。在本實施例中,光阻圖案可為用來形成MOSFET的源極/汲極層(例如形成於基底100中且具有第一導電型或是第二導電型的源極/汲極區和/或輕摻雜區)的
罩幕圖案。換句話說,本實施例可以相對於參考圖案150的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於源極/汲極層的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應源極/汲極層的實際尺寸。
為了簡潔起見,本實施例省略了對特徵圖案(在本實施例中為形成於基底100中的源極/汲極層)的形狀、結構和/或位置作更進一步地詳細說明,各種用於形成MOSFET的源極/汲極層的形狀、結構和/或位置都可適用於本實施例,只要特徵圖案是由包含參考圖案150的光阻圖案於同一個佈局(layout)下形成即可。也就是說,在本實施例的可專利性特徵例如僅與參考圖案有關的情況下,可能會在圖式中省略對於特徵圖案的繪示。
圖4是本發明第四實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。圖4所示出的第四實施例與圖1A和圖1B所示出的第一實施例大致相似,其差異僅在於第四實施例的參考圖案170及其對應的特徵圖案不同於第一實施例的參考圖案120及其對應的特徵圖案,以下將省略與第一實施例相同的部分來進行說明。
請參照圖4,量測特徵圖案的臨界尺寸的方法可包括:在主動區域中提供特徵圖案;在所述主動區域中提供參考圖案(例如圖4所示出的參考圖案170),其中參考圖案形成為具有台階高度
(step height)的結構形貌;以及以相對於所述參考圖案的頂面的法線傾斜一角度來量測所述結構形貌的尺寸,其中所述結構形貌的所述尺寸對應於所述特徵圖案的尺寸。
如圖4所示,參考圖案170可包括形成於多晶矽圖案160上的一部分,其中多晶矽圖案160可形成於基底100上,而具有台階高度的所述結構形貌可自多晶矽圖案160的頂面延伸至基底100的頂面上方(在本實施例中,參考圖案170的具有台階高度的所述結構形貌可自多晶矽圖案160的頂面延伸至如下所述的介電層的頂面上)。在本實施例中,多晶矽圖案160可例如與形成MOSFET的閘極圖案位在相同的水平處或是屬於該閘極圖案的一部分。在本實施例中,多晶矽圖案160可在第一方向D1上延伸,而參考圖案170可在與第一方向D1交叉的第二方向D2上延伸。所述特徵圖案可包括與形成在基底100中的源極/汲極層電性連接的導電接觸件,而參考圖案170可為形成於多晶矽圖案160上的導電層的一部分。也就是說,參考圖案170可由導電材料形成。在一些實施例中,導電材料可包括諸如金屬或金屬氮化物等導電材料。舉例而言,金屬可包括諸如鋁(Al)或鎢(W)等金屬材料。金屬氮化物可包括諸如WN、TiSiN、WSiN、TiN、TaN或其組合等金屬氮化物。
在本實施例中,參考圖案170可為用來形成與MOSFET的與源極/汲極層電性連接的導電接觸件的導電層的一部分。舉例來說,在形成MOSFET之後,於基底100上形成覆蓋MOSFET的
介電層(ILD0),並於該介電層中形成暴露出MOSFET的源極/汲極層的孔洞,之後於該介電層上形成導電層,其中該導電層填入該孔洞中以形成與MOSFET的源極/汲極層電性連接的導電接觸件,而參考圖案170為形成在該介電層上的該導電層的一部分。也就是說,在此實施例中,參考圖案170的具有台階高度的所述結構形貌自多晶矽圖案160的頂面延伸至該介電層的頂面上。在一些實施例中,介電層(ILD0)可為氧化物等適合的介電材料。
本實施例可以相對於參考圖案170的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於導電接觸件的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應導電接觸件的實際尺寸。
為了簡潔起見,本實施例省略了對特徵圖案(在本實施例中為與形成於基底100中的源極/汲極層電性連接的導電接觸件)的形狀、結構和/或位置作更進一步地詳細說明,各種用於與MOSFET的源極/汲極層電性連接的導電接觸件的形狀、結構和/或位置都可適用於本實施例,只要特徵圖案和參考圖案170是在同一個佈局(layout)下形成即可。也就是說,在本實施例的可專利性特徵例如僅與參考圖案有關的情況下,可能會在圖式中省略對於特徵圖案的繪示。
圖5是本發明第五實施例的量測特徵圖案的臨界尺寸的
方法的俯視示意圖。圖5所示出的第五實施例與圖4所示出的第四實施例大致相似,其差異僅在於第五實施例的參考圖案180及其對應的特徵圖案不同於第四實施例的參考圖案170及其對應的特徵圖案,以下將省略與第四實施例相同的部分來進行說明。
請參照圖5,量測特徵圖案的臨界尺寸的方法可包括:在主動區域中提供特徵圖案;在所述主動區域中提供參考圖案(例如圖4所示出的參考圖案180),其中參考圖案形成為具有台階高度(step height)的結構形貌;以及以相對於所述參考圖案的頂面的法線傾斜一角度來量測所述結構形貌的尺寸,其中所述結構形貌的所述尺寸對應於所述特徵圖案的尺寸。
如圖5所示,參考圖案180可包括形成於內連線層中的導電層172上的一部分,導電層172可形成於所述內連線層中的介電層(例如ILD1或ILDn)上,而具有台階高度的所述結構形貌可自所述導電層172的頂面延伸至所述介電層的頂面上。在本實施例中,導電層172可在第一方向D1上延伸,而參考圖案180可在與第一方向D1交叉的第二方向D2上延伸。在一些實施例中,導電層172可包括諸如金屬或金屬氮化物等導電材料。舉例而言,金屬可包括諸如鋁(Al)或鎢(W)等金屬材料。金屬氮化物可包括諸如WN、TiSiN、WSiN、TiN、TaN或其組合等金屬氮化物。
內連線層可例如是形成於MOSFET上方的水平處。舉例來說,內連線層可形成於其中形成有與MOSFET的源極/汲極層電性連接的導電接觸件的介電層(ILD0)上。在此實施例中,所述特
徵圖案可包括所述內連線層中的導電通孔,而參考圖案180可為用於形成所述導電通孔的導電材料層的一部分。也就是說,參考圖案180可由導電材料形成。在一些實施例中,導電材料可包括諸如金屬或金屬氮化物等導電材料。舉例而言,金屬可包括諸如鋁(Al)或鎢(W)等金屬材料。金屬氮化物可包括諸如WN、TiSiN、WSiN、TiN、TaN或其組合等金屬氮化物。
在本實施例中,參考圖案180可為用來形成與導電層172電性連接的導電通孔的導電材料層的一部分。舉例來說,在形成內連線層的步驟中,可形成覆蓋導電層172的介電層,並於該介電層中形成暴露出導電層172的通孔孔洞,之後於該介電層上形成導電材料層,其中該導電材料層填入該通孔孔洞中以形成與導電層172電性連接的導電通孔,而參考圖案180為形成在該介電層上的該導電材料層的一部分。也就是說,在此實施例中,參考圖案180的具有台階高度的所述結構形貌可自導電層172的頂面延伸至該介電層的頂面上。
本實施例可以相對於參考圖案180的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於導電通孔的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應導電通孔的實際尺寸。
為了簡潔起見,本實施例省略了對特徵圖案(在本實施例中為形成於內連線層中的導電通孔)的形狀、結構和/或位置作更
進一步地詳細說明,各種用於形成內連線層中的導電通孔的形狀、結構和/或位置都可適用於本實施例,只要特徵圖案和參考圖案180是在同一個佈局(layout)下形成即可。也就是說,在本實施例的可專利性特徵例如僅與參考圖案有關的情況下,可能會在圖式中省略對於特徵圖案的繪示。
圖6是本發明第六實施例的量測特徵圖案的臨界尺寸的方法的俯視示意圖。圖6所示出的第六實施例與圖5所示出的第五實施例大致相似,其差異僅在於第六實施例的參考圖案190r及其對應的特徵圖案不同於第五實施例的參考圖案180及其對應的特徵圖案,以下將省略與第四實施例相同的部分來進行說明。
請參照圖5,特徵圖案為內連線層中的導電層190,其中導電層190在第一方向D1上延伸,而內連線層包括在導電層190下方的導電通孔,並且導電層190在導電通孔上方的位置處形成為所述參考圖案190r的具有台階高度的所述結構形貌。在此實施例中,在導電層190具有較大寬度(例如在第二方向D2上的寬度)的情況下,填入通孔孔洞中的導電材料層可能未填滿該通孔孔洞而於導電通孔上方形成凹陷,該凹陷因具有台階高度的結構形貌而可作為參考圖案190r。也就是說,本實施例可以相對於參考圖案190r的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於導電層190在第二方向D2上的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到
的結果能夠精準且真實地反應導電層190的實際尺寸。在一些實施例中,導電層190可包括諸如金屬或金屬氮化物等導電材料。舉例而言,金屬可包括諸如鋁(Al)或鎢(W)等金屬材料。金屬氮化物可包括諸如WN、TiSiN、WSiN、TiN、TaN或其組合等金屬氮化物。
綜上所述,在上述實施例的量測特徵圖案的臨界尺寸的方法中,參考圖案設計在主動區域中且形成為具有台階高度的結構形貌,如此可以相對於參考圖案的頂面的法線傾斜一角度來量測該結構形貌的尺寸(結構形貌的尺寸對應於特徵圖案的尺寸),不僅能夠避開在光微影製程中受到繞射影響較為顯著的末端,並可藉由傾斜一角度來清楚地觀測到該結構形貌的斷面,使得所量測到的結果能夠精準且真實地反應特徵圖案的實際尺寸。
100:基底
110:隔離結構
120:參考圖案
Claims (14)
- 一種量測特徵圖案的臨界尺寸的方法,包括:在主動區域中提供特徵圖案;在所述主動區域中提供參考圖案,其中所述參考圖案形成為具有台階高度的結構形貌;以及以相對於所述參考圖案的頂面的法線傾斜一角度來量測所述結構形貌的尺寸,其中所述結構形貌的所述尺寸對應於所述特徵圖案的尺寸,其中所述特徵圖案和所述參考圖案在同一個佈局下形成。
- 如請求項1所述的方法,其中所述角度為約15º至約75º。
- 如請求項1所述的方法,其中所述參考圖案包括形成在隔離結構上的一部分,所述隔離結構在基底中界定所述主動區域且包括高於所述基底的頂面的頂面,而具有台階高度的所述結構形貌自所述隔離結構的所述頂面延伸至所述基底的所述頂面上。
- 如請求項3所述的方法,其中所述隔離結構在第一方向上延伸,所述參考圖案在與所述第一方向交叉的第二方向上延伸。
- 如請求項4所述的方法,其中所述特徵圖案包括形成在所述基底上的多晶矽圖案的第一部分,而所述參考圖案形成為所述多晶矽圖案的第二部分。
- 如請求項4所述的方法,其中所述特徵圖案包括形成在所述基底中的井植入層(well implant layer),而所述參考圖案為用於界定所述井植入層的光阻圖案的一部分。
- 如請求項1所述的方法,其中所述參考圖案包括形成於多晶矽圖案上的一部分,所述多晶矽圖案形成於基底上,而具有台階高度的所述結構形貌自所述多晶矽圖案的頂面延伸至所述基底的頂面上。
- 如請求項7所述的方法,其中所述多晶矽圖案在第一方向上延伸,所述參考圖案在與所述第一方向交叉的第二方向上延伸。
- 如請求項8所述的方法,其中所述特徵圖案包括形成在所述基底中的源極/汲極層,而所述參考圖案為用於界定所述源極/汲極層的光阻圖案的一部分。
- 如請求項8所述的方法,其中所述特徵圖案包括與形成在所述基底中的源極/汲極層電性連接的導電接觸件,而所述參考圖案為形成於所述多晶矽圖案上的導電層的一部分。
- 如請求項1所述的方法,其中所述參考圖案包括形成於內連線層中的導電層上的一部分,所述導電層形成於所述內連線層中的介電層上,而具有台階高度的所述結構形貌自所述導電層的頂面延伸至所述介電層的頂面上。
- 如請求項11所述的方法,其中所述導電層在第一方向上延伸,所述參考圖案在與所述第一方向交叉的第二方向上延伸。
- 如請求項12所述的方法,其中所述特徵圖案包括形成於所述內連線層中的導電通孔,而所述參考圖案為用於形成所述導電通孔的導電材料層的一部分。
- 如請求項1所述的方法,其中所述特徵圖案為內連線層中的導電層,所述導電層在第一方向上延伸,所述內連線層包括在所述導電層下方的導電通孔,並且所述導電層在所述導電通孔上方的位置處形成為所述參考圖案的具有台階高度的所述結構形貌。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113130298A TWI897585B (zh) | 2024-08-13 | 2024-08-13 | 量測特徵圖案的臨界尺寸的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113130298A TWI897585B (zh) | 2024-08-13 | 2024-08-13 | 量測特徵圖案的臨界尺寸的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI897585B true TWI897585B (zh) | 2025-09-11 |
Family
ID=97831953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113130298A TWI897585B (zh) | 2024-08-13 | 2024-08-13 | 量測特徵圖案的臨界尺寸的方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI897585B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104423140A (zh) * | 2013-08-20 | 2015-03-18 | Hoya株式会社 | 光掩模的制造方法、检查方法和检查装置、以及描绘装置 |
| US20190018326A1 (en) * | 2014-02-21 | 2019-01-17 | Asml Netherlands B.V. | Measuring a Process Parameter for a Manufacturing Process Involving Lithography |
| TW202217477A (zh) * | 2019-09-27 | 2022-05-01 | 荷蘭商Asml控股公司 | 微影裝置、度量衡系統、相位陣列照明源及其方法 |
-
2024
- 2024-08-13 TW TW113130298A patent/TWI897585B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104423140A (zh) * | 2013-08-20 | 2015-03-18 | Hoya株式会社 | 光掩模的制造方法、检查方法和检查装置、以及描绘装置 |
| US20190018326A1 (en) * | 2014-02-21 | 2019-01-17 | Asml Netherlands B.V. | Measuring a Process Parameter for a Manufacturing Process Involving Lithography |
| TW202217477A (zh) * | 2019-09-27 | 2022-05-01 | 荷蘭商Asml控股公司 | 微影裝置、度量衡系統、相位陣列照明源及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI897585B (zh) | 量測特徵圖案的臨界尺寸的方法 | |
| US10714491B2 (en) | Memory device and manufacturing method thereof | |
| TWI828456B (zh) | 對準標記及其形成方法 | |
| TWI880402B (zh) | 半導體裝置及其形成方法 | |
| TWI858958B (zh) | 半導體裝置及其形成方法 | |
| TWI858955B (zh) | 半導體裝置及其形成方法 | |
| TWI835557B (zh) | 內連線結構及其形成方法 | |
| TWI828598B (zh) | 形成圖案的方法 | |
| TW202431586A (zh) | 晶片堆疊結構及檢測元件失效的方法 | |
| TWI896224B (zh) | 半導體結構及其形成方法 | |
| TWI697986B (zh) | 記憶體元件及其製造方法 | |
| TWI886522B (zh) | 罩幕圖案的形成方法 | |
| TWI876940B (zh) | 形成半導體裝置的方法 | |
| TWI897603B (zh) | 半導體結構及其形成方法 | |
| TWI870249B (zh) | 形成半導體裝置的方法 | |
| TWI876839B (zh) | 半導體裝置及其形成方法 | |
| TWI893929B (zh) | 形成半導體元件的方法 | |
| US20250204028A1 (en) | Semiconductor device and method for forming the same | |
| TWI894031B (zh) | 形成半導體裝置的方法 | |
| TWI908361B (zh) | 半導體結構 | |
| TWI889139B (zh) | 半導體裝置及其形成方法 | |
| TWI866778B (zh) | 半導體裝置及其形成方法 | |
| TWI903876B (zh) | 半導體裝置及其形成方法 | |
| TWI835564B (zh) | 半導體結構及其形成方法 | |
| TWI883821B (zh) | 形成圖案的方法 |