TWI737425B - 內埋式線路板及其製作方法 - Google Patents
內埋式線路板及其製作方法 Download PDFInfo
- Publication number
- TWI737425B TWI737425B TW109125688A TW109125688A TWI737425B TW I737425 B TWI737425 B TW I737425B TW 109125688 A TW109125688 A TW 109125688A TW 109125688 A TW109125688 A TW 109125688A TW I737425 B TWI737425 B TW I737425B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- embedded
- hole
- mask
- conductive
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000009417 prefabrication Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本申請提供一種內埋式線路板的製作方法，包括如下步驟：提供一第一基材，所述第一基材包括一第一表面，在所述第一表面形成一孔槽，所述孔槽暴露的表面為第二表面；在所述第一基材形成有所述孔槽一側形成一電阻材料層，保留位於所述第二表面的所述電阻材料層形成一內埋電阻，去除未設置於所述第二表面的電阻材料層；在所述第一基材形成有所述孔槽一側形成一掩膜，所述掩膜包括第一子掩膜，所述第一子掩膜設置於所述孔槽內並將所述孔槽分割為間隔的第一子槽及第二子槽；在所述第一子槽及所述第二子槽內分別形成一個導電接腳。本申請還提供一種內埋式線路板。
Description
本發明涉及內埋式線路板技術領域，尤其涉及內埋式線路板及其製作方法。
近年來，電子產品被廣泛應用在日常工作和生活中，輕、薄、小的電子產品越來越受到歡迎。線路板作為電子產品的主要部件，其占據了電子產品的較大空間，因此線路板的體積在很大程度上影響了電子產品的體積，大體積的線路板勢必難以符合電子產品輕、薄、短、小之趨勢。其中，內埋式線路板主要是將電子元件嵌埋至線路板內部，從而使線路板模組實現小型化，縮短元件之間的連接路徑，降低傳輸損失，內埋式線路板是可以實現可攜式電子設備更小更輕便，多功能化和高性能化的一種技術途徑。
其中，業內通常採用預先設置覆蓋整個基材的電阻材料層，然後開設內埋凹槽，隨後對電阻材料層進行蝕刻的方式製作內埋電阻。該方法中設置於基材表面的金屬層往往為一整面，但最後形成電阻的電阻材料層只占其中一小部分，使得原材料損耗較大。且，該製程中，電阻材料層在預製過程中與製作走線的導電材料層堆疊設置，由於材料及工藝問題使得其會對走線的傳輸損耗造成負面影響；且，電阻的製作公差往往由蝕刻製程的精度決定。
如何解決上述問題，是本領域技術人員需要考慮的。
有鑑於此，本發明提供一種內埋式線路板的製作方法，包括如下步驟：提供一第一基材，所述第一基材包括一第一表面，在所述第一表面形成一孔槽，所述孔槽暴露的表面為第二表面；在所述第一基材形成有所述孔槽一側形成一電阻材料層，保留位於所述第二表面的所述電阻材料層形成一內埋電阻，去除未設置於所述第二表面的電阻材料層；在所述第一基材形成有所述孔槽一側形成一掩膜，所述掩膜包括第一子掩膜，所述第一子掩膜設置於所述孔槽內並將所述孔槽分割為間隔的第一子槽及第二子槽；以及在所述第一子槽及所述第二子槽內分別形成一個導電接腳。
於一實施例中，形成所述孔槽的步驟包括：在所述第一基材表面設置一乾膜；對所述乾膜進行曝光、顯影、蝕刻使所述第一表面的至少部分裸露；以及使用等離子體蝕刻工藝對所述第一表面裸露的部分進行蝕刻得到所述孔槽。於一實施例中，使用物理鍍膜或化學鍍膜的方式在所述第一基材形成有所述孔槽一側形成所述電阻材料層；使所述電阻材料覆蓋所述第二表面以及所述乾膜遠離所述第一表面一側；以及去除所述乾膜以去除附著於所述乾膜表面的所述電阻材料。
於一實施例中，所述掩膜還包括一第二子掩膜，所述第二子掩膜設置於所述第一表面；所述第二子掩膜上形成有一貫穿所述第二子掩膜的線路開口；使用等離子體蝕刻工藝對由所述線路開口暴露的所述第一表面進行蝕刻得到一線路槽；以及使用物理鍍膜或化學鍍膜的方式在所述孔槽及所述線路槽中設置導電單元。
於一實施例中，還包括如下步驟：去除所述掩膜；對所述導電單元進行圖案化處理形成設置於所述線路槽中的導電線路及設置於所述孔槽中的所述導電接腳；以及在所述第一基材設置有所述導電線路一側形成一覆蓋層。
於一實施例中，所述電阻材料完全覆蓋所述第二表面，所述電阻材料包括元素鎳、元素鉻或元素鈦中的至少一種。
本發明還提供一種內埋式線路板，包括：第一基材，所述第一基材上開設有至少一個孔槽；內埋電阻，所述內埋電阻設置於所述孔槽內；以及導電接腳，兩個所述導電接腳間隔設置於所述孔槽內，所述導電接腳設置於所述內埋電阻遠離所述第一基材的表面。
於一實施例中，所述第一基材上開設有線路槽，所述線路槽中設置有導電線路，所述導電線路與所述導電接腳電性連接，兩個所述導電接腳之間的間距範圍為1μm至25μm。
於一實施例中，所述內埋電阻覆蓋所述孔槽的表面，所述內埋電阻的材料包括元素鎳、元素鉻或元素鈦中的至少一種，所述內埋電阻的厚度範圍為0.03μm至1μm。
於一實施例中，還包括覆蓋層，所述覆蓋層覆蓋所述內埋電阻未被所述導電接腳覆蓋的表面。
相比於習知技術，本發明的內埋式線路板及其製作方法，相較於傳統電阻材料均一放置於導體銅層下，本發明的內埋式線路板不僅能實現對大功率的承受，且不會影響同層射頻訊號走線的損耗，易於實現元器件小型化的優點。
1:內埋式線路板
11:第一基材
111:第一表面
12:孔槽
121:第一子槽
122:第二子槽
120:第二表面
13:內埋電阻
14:導電接腳
15:線路槽
16:導電線路
18:覆蓋層
21:乾膜
22:電阻材料
23:掩膜
231:第一子掩膜
232:第二子掩膜
24:線路開口
25:導電單元
圖1為本發明一實施例的內埋式線路板的局部俯視示意圖。
圖2為本發明一實施例的內埋式線路板的局部截面示意圖。
圖3為本發明一實施例的內埋式線路板的製作流程示意圖。
圖4為本發明一實施例的內埋式線路板的製作流程示意圖。
圖5為本發明一實施例的內埋式線路板的製作流程示意圖。
圖6為本發明一實施例的內埋式線路板的製作流程示意圖。
圖7為本發明一實施例的內埋式線路板的製作流程示意圖。
圖8為本發明一實施例的內埋式線路板的製作流程示意圖。
圖9為本發明一實施例的內埋式線路板的製作流程示意圖。
圖10為本發明一實施例的內埋式線路板的製作流程示意圖。
圖11為本發明一實施例的內埋式線路板的製作流程示意圖。
圖12為本發明一實施例的內埋式線路板的製作流程示意圖。
圖13為本發明一實施例的內埋式線路板的製作流程示意圖。
以下描述將參考附圖以更全面地描述本申請內容。附圖中所示為本申請的示例性實施例。然而，本申請可以以許多不同的形式來實施，並且不應該被解釋為限於在此闡述的示例性實施例。提供這些示例性實施例是為了使本申請透徹和完整，並且將本申請的範圍充分地傳達給本領域技術人員。類似的附圖標記表示相同或類似的組件。
本文使用的術語僅用於描述特定示例性實施例的目的，而不意圖限制本申請。如本文所使用的，除非上下文另外清楚地指出，否則單數形式“一”，“一個”和“該”旨在也包括複數形式。此外，當在本文中使用時，“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”，整數，步驟，操作，元件和/或元件，但不排除存在或添加一個或多個其它特徵，區域，整數，步驟，操作，元件，元件和/或其群組。
除非另外定義，否則本文使用的所有術語(包括技術和科學術語)具有與本申請所述領域的普通技術人員通常理解的相同的含義。此外，除非文中明確定義，諸如在通用字典中定義的那些術語應該被解釋為具有與其在相關技術和本申請內容中的含義一致的含義，並且將不被解釋為理想化或過於正式的含義。
以下內容將結合附圖對示例性實施例進行描述。須注意的是，參考附圖中所描繪的元件不一定按比例顯示；而相同或類似的組件將被賦予相同或相似的附圖標記表示或類似的技術用語。
下面參照附圖，對本申請的具體實施方式作進一步的詳細描述。
如圖1及圖2所示，本發明實施例提供一種內埋式線路板1，內埋式線路板1包括第一基材11、內埋電阻13、導電接腳14以及導電線路16，第一基材
11上形成有至少一個孔槽12以及至少一個線路槽15，內埋電阻13及導電接腳14設置於孔槽12內，內埋電阻13設置於第一基材11與導電接腳14之間，導電線路16設置於線路槽15中，導電線路16與導電接腳14電性連接。
第一基材11包括第一表面111，孔槽12及線路槽15開設於第一表面111，孔槽12及線路槽15由第一表面111向內凹陷形成。於一實施例中，孔槽12及線路槽15的深度範圍可以為5μm至25μm，具體可以為20μm。
於一實施例中，第一基材11可以為絕緣材料，例如聚醯亞胺或聚丙烯等。於一實施例中，第一基材11可以為透明材料或不透明材料。於一實施例中，第一基材11可以為柔性材料或非柔性材料。
孔槽12包括第二表面120，第二表面120為孔槽12的內壁，例如可以包括孔槽12的底壁和側壁。於一實施例中，內埋電阻13設置於孔槽12內，具體的，內埋電阻13可以完全覆蓋第二表面120。
於一實施例中，內埋電阻13的材料可以包括元素鎳、元素鉻或元素鈦中的至少一種，例如可以為金屬鎳、金屬鉻或金屬鈦的單質、合金或者鹽類。於一實施例中，內埋電阻的厚度範圍可以為0.03μm至1μm。
於一實施例中，兩個導電接腳14間隔設置於孔槽12內，導電接腳14設置於內埋電阻13遠離第一基材11的表面，兩個導電接腳之間的間距範圍為1μm至25μm。
於一實施例中，每個導電接腳14均可分別與導電線路16電性連接，導電線路16及導電接腳14內埋於第一基材11內，藉由內埋設置可以降低同層導電線路16或導電線路16與其他同層電子元件之間的訊號干擾。
於一實施例中，導電接腳14設置於整面的內埋電阻13遠離第一基材11一側，即，內埋電阻13設置於導電接腳14與第一基材11之間，使得導電接腳14與第一基材11間隔設置。
內埋電阻13不僅可以實現對大功率的承受，且不會影響同層射頻訊號走線的損耗，易於實現元器件小型化的優點。
內埋式線路板1還包括覆蓋層18，覆蓋層18覆蓋內埋電阻13未被導電接腳14覆蓋的第二表面120，以及導電接腳14裸露的表面，以及第一表面111，以及導電線路16裸露的表面。於一實施例中，覆蓋層18可以為阻焊層或防焊層，覆蓋層18的材質可以為油墨。
覆蓋層18可以藉由印刷、噴塗、鍍膜等多種形式製作，覆蓋層18一方面可保護內埋式線路板1不因物理接觸而破壞，另一方面還能為內埋式線路板1提供電磁遮罩或絕緣遮罩等電磁防護。
於一實施例中，覆蓋層18覆蓋上述表面前，還可在第一基材11上設置其他電子元件，例如電容單元或電感單元，或可以在第一基材11上增層。在其他實施例中，可以在覆蓋層18遠離第一基材11的表面進行增層或設置電性元件或進行蝕刻開設其他結構。
如圖3至圖13所示，本發明實施例還提供一種內埋式線路板1的製作方法，包括如下步驟：
步驟S1：提供一第一基材11，第一基材11包括一第一表面111，在第一表面111形成一孔槽12，孔槽12暴露的表面為第二表面120。具體可包括如下步驟：
步驟S11：如圖4所示，在第一基材11表面設置一乾膜21。
在其他實施例中，乾膜21可替換為可重複使用的掩膜。
步驟S12：如圖5所示，對乾膜21進行曝光、顯影、蝕刻使第一表面111的至少部分裸露。
於一實施例中，可使用黃光顯影支撐對乾膜21進行蝕刻，可有效控制蝕刻精度。
步驟S13：如圖6所示，使用等離子體蝕刻工藝對第一表面111裸露的部分進行蝕刻得到孔槽12。
於一實施例中，孔槽12的深度範圍可以為5μm至25μm，具體可以為20μm，使用等離子體蝕刻可有效控制蝕刻精度，孔槽12的可控深度小於1μm。
步驟S2：在第一基材11形成有孔槽12一側形成一電阻材料層22，保留位於第二表面120的電阻材料層22形成一內埋電阻13，去除未設置於第二表面120的電阻材料22。
步驟S21：如圖7所示，使用物理鍍膜或化學鍍膜的方式在第一基材11形成有孔槽12一側形成電阻材料22。
於一實施例中，電阻材料22覆蓋第二表面120以及乾膜21遠離第一基材11一側。
於一實施例中，電阻材料22完全覆蓋第二表面120，電阻材料22包括元素鎳、元素鉻或元素鈦中的至少一種。
步驟S22：如圖7及圖8所示，去除乾膜21以去除附著於乾膜21表面的電阻材料22，設置於孔槽12內部的電阻材料22被保留形成內埋電阻13。
步驟S3：在第一基材11形成有孔槽12一側形成一掩膜23，掩膜23包括第一子掩膜231，第一子掩膜231設置於孔槽12內並將孔槽12分割為間隔的第一子槽121及第二子槽122。
步驟S31：如圖9所示，掩膜23包括第一子掩膜231及第二子掩膜232，第二子掩膜232設置於第一表面111，第二子掩膜232上形成有一貫穿第二子掩膜232的線路開口24。
於一實施例中，掩膜23可以為可重複使用的掩膜。
於一實施例中，第一子掩膜231可設置於孔槽12中間區域，第一子掩膜231的寬度可大於20μm。
步驟S32：如圖10所示，使用等離子體蝕刻工藝對由線路開口24暴露的第一表面111進行蝕刻得到一線路槽15。
步驟S33：如圖11所示，使用物理鍍膜或化學鍍膜的方式在孔槽12及線路槽15中設置導電單元25。
於一實施例中，導電單元25的材料可以為銅，在其他實施例中，導電單元25的材料還可以為金屬銀或金，或具備導電能力的合金或金屬複合物。
於一實施例中，在第一子槽121及第二子槽122內分別設置導電單元25。
步驟S4：如圖12所示，去除掩膜23，並對導電單元25進行圖案化處理形成設置於線路槽15中的導電線路16及設置於孔槽12中的導電接腳14。
步驟S5：如圖13所示，在第一基材11設置有導電線路16一側形成一覆蓋層18。
於一實施例中，覆蓋層18覆蓋內埋電阻13未被導電接腳14覆蓋的表面，以及導電接腳14裸露的表面，以及第一表面111，以及導電線路16裸露的表面。於一實施例中，覆蓋層18可以為阻焊層或防焊層，覆蓋層18的材質可以為油墨，可藉由印刷的方式形成覆蓋層18。
上文中，參照附圖描述了本申請的具體實施方式。但是，本領域中的普通技術人員能夠理解，在不偏離本申請的精神和範圍的情況下，還可以對本申請的具體實施方式作各種變更和替換。這些變更和替換都落在本申請所限定的範圍內。
1:內埋式線路板
11:第一基材
111:第一表面
12:孔槽
120:第二表面
13:內埋電阻
14:導電接腳
15:線路槽
16:導電線路
18:覆蓋層
Claims (9)
- 一種內埋式線路板的製作方法，其改良在於，包括如下步驟：提供一第一基材，所述第一基材包括一第一表面，在所述第一表面形成一孔槽，所述孔槽暴露的表面為第二表面；在所述第一基材形成有所述孔槽一側形成一電阻材料層，保留位於所述第二表面的所述電阻材料層形成一內埋電阻，去除未設置於所述第二表面的電阻材料層；在所述第一基材形成有所述孔槽一側形成一掩膜，所述掩膜包括第一子掩膜，所述第一子掩膜設置於所述孔槽內並將所述孔槽分割為間隔的第一子槽及第二子槽；以及在所述第一子槽及所述第二子槽內分別形成一個導電接腳。
- 如請求項1所述之內埋式線路板的製作方法，其中，形成所述孔槽的步驟包括：在所述第一基材表面設置一乾膜；對所述乾膜進行曝光、顯影、蝕刻使所述第一表面的至少部分裸露；以及使用等離子體蝕刻工藝對所述第一表面裸露的部分進行蝕刻得到所述孔槽。
- 如請求項2所述之內埋式線路板的製作方法，其中：使用物理鍍膜或化學鍍膜的方式在所述第一基材形成有所述孔槽一側形成所述電阻材料層；使所述電阻材料覆蓋所述第二表面以及所述乾膜遠離所述第一表面一側；以及去除所述乾膜以去除附著於所述乾膜表面的所述電阻材料。
- 如請求項1所述之內埋式線路板的製作方法，其中： 所述掩膜還包括一第二子掩膜，所述第二子掩膜設置於所述第一表面；所述第二子掩膜上形成有一貫穿所述第二子掩膜的線路開口；使用等離子體蝕刻工藝對由所述線路開口暴露的所述第一表面進行蝕刻得到一線路槽；以及使用物理鍍膜或化學鍍膜的方式在所述孔槽及所述線路槽中設置導電單元。
- 如請求項4所述之內埋式線路板的製作方法，其中，還包括如下步驟：去除所述掩膜；對所述導電單元進行圖案化處理形成設置於所述線路槽中的導電線路及設置於所述孔槽中的所述導電接腳；以及在所述第一基材設置有所述導電線路一側形成一覆蓋層。
- 如請求項1所述之內埋式線路板的製作方法，其中，所述電阻材料完全覆蓋所述第二表面，所述電阻材料包括元素鎳、元素鉻或元素鈦中的至少一種。
- 一種內埋式線路板，其改良在於，包括：第一基材，所述第一基材上開設有至少一個孔槽，所述第一基材上開設有線路槽，所述線路槽中設置有導電線路；內埋電阻，所述內埋電阻設置於所述孔槽內；以及導電接腳，兩個所述導電接腳間隔設置於所述孔槽內，兩個所述導電接腳之間的間距範圍為1μm至25μm，所述導電接腳設置於所述內埋電阻遠離所述第一基材的表面，所述導電線路與所述導電接腳電性連接。
- 如請求項7所述之內埋式線路板，其中，所述內埋電阻覆蓋所述孔槽的表面，所述內埋電阻的材料包括元素鎳、元素鉻或元素鈦中的至少一種，所述內埋電阻的厚度範圍為0.03μm至1μm。
- 如請求項7所述之內埋式線路板，其中，還包括覆蓋層，所述覆蓋層覆蓋所述內埋電阻未被所述導電接腳覆蓋的表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010727881.2 | 2020-07-23 | ||
| CN202010727881.2A CN113973432A (zh) | 2020-07-23 | 2020-07-23 | 内埋式线路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI737425B true TWI737425B (zh) | 2021-08-21 |
| TW202205925A TW202205925A (zh) | 2022-02-01 |
Family
ID=78283375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109125688A TWI737425B (zh) | 2020-07-23 | 2020-07-29 | 內埋式線路板及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113973432A (zh) |
| TW (1) | TWI737425B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606555B2 (ja) * | 1980-04-24 | 1985-02-19 | 三洋電機株式会社 | 混成集積回路の抵抗体構造 |
| TW201124016A (en) * | 2009-12-22 | 2011-07-01 | Unimicron Technology Corp | Method for fabricating wiring structure of wiring board |
| CN102196673A (zh) * | 2010-03-05 | 2011-09-21 | 欣兴电子股份有限公司 | 线路结构的制作方法 |
| TW201417664A (zh) * | 2012-10-30 | 2014-05-01 | 日本麥克隆尼股份有限公司 | 多層配線基板及使用該多層配線基板之探針卡 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171921B1 (en) * | 1998-06-05 | 2001-01-09 | Motorola, Inc. | Method for forming a thick-film resistor and thick-film resistor formed thereby |
| CN106998629A (zh) * | 2016-01-25 | 2017-08-01 | 深南电路股份有限公司 | 一种电路板制作方法及电路板 |
| CN109963406B (zh) * | 2017-12-25 | 2021-10-19 | 宏启胜精密电子(秦皇岛)有限公司 | 具内埋电阻的柔性电路板及其制作方法 |
| CN108990270A (zh) * | 2018-08-07 | 2018-12-11 | 江苏普诺威电子股份有限公司 | 平面内埋薄膜电阻pcb板及其加工工艺 |
-
2020
- 2020-07-23 CN CN202010727881.2A patent/CN113973432A/zh active Pending
- 2020-07-29 TW TW109125688A patent/TWI737425B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606555B2 (ja) * | 1980-04-24 | 1985-02-19 | 三洋電機株式会社 | 混成集積回路の抵抗体構造 |
| TW201124016A (en) * | 2009-12-22 | 2011-07-01 | Unimicron Technology Corp | Method for fabricating wiring structure of wiring board |
| CN102196673A (zh) * | 2010-03-05 | 2011-09-21 | 欣兴电子股份有限公司 | 线路结构的制作方法 |
| TW201417664A (zh) * | 2012-10-30 | 2014-05-01 | 日本麥克隆尼股份有限公司 | 多層配線基板及使用該多層配線基板之探針卡 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202205925A (zh) | 2022-02-01 |
| CN113973432A (zh) | 2022-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102448244B (zh) | 用于高速信号设计的印刷电路板 | |
| TWI665949B (zh) | 柔性電路板及其製作方法 | |
| CN101170875B (zh) | 电路板及其制造方法 | |
| US11696391B2 (en) | Wiring substrate and method of manufacturing the same | |
| US8735728B2 (en) | Printed circuit board with fins | |
| EP1909544A2 (en) | Wired circuit board | |
| TW201811136A (zh) | 具厚銅線路的電路板及其製作方法 | |
| CN104812226B (zh) | 盖板结构及其制作方法 | |
| US9198296B1 (en) | Double sided board with buried element and method for manufacturing the same | |
| TWI737425B (zh) | 內埋式線路板及其製作方法 | |
| TWI636720B (zh) | 電路板結構及其製造方法 | |
| US8510940B2 (en) | Method of fabricating a multi-trace via substrate | |
| CN112312671B (zh) | 电路板以及电路板的制备方法 | |
| CN106851977B (zh) | 印刷电路板及其制作方法 | |
| CN114554709A (zh) | 一种电路板的制造方法 | |
| WO2021102740A1 (zh) | 高频传输电路板及其制作方法 | |
| CN102413646A (zh) | 电路板制作方法 | |
| US11600936B2 (en) | Circuit board structure | |
| KR101223400B1 (ko) | 기판 외곽 측면 도금 방법 | |
| TWI849515B (zh) | 電路板及其製造方法 | |
| CN111954366B (zh) | 电路板结构及其制造方法 | |
| TWI749672B (zh) | 內埋式線路板及其製作方法 | |
| JP4907281B2 (ja) | フレキシブル配線回路基板 | |
| CN101808476B (zh) | 线路板的制作方法 | |
| KR20000050723A (ko) | 다층 피씨비의 제조방법 |