TW201811136A - 具厚銅線路的電路板及其製作方法 - Google Patents
具厚銅線路的電路板及其製作方法 Download PDFInfo
- Publication number
- TW201811136A TW201811136A TW105133114A TW105133114A TW201811136A TW 201811136 A TW201811136 A TW 201811136A TW 105133114 A TW105133114 A TW 105133114A TW 105133114 A TW105133114 A TW 105133114A TW 201811136 A TW201811136 A TW 201811136A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit board
- conductive
- openings
- conductive circuit
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 78
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 50
- 239000010949 copper Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 110
- 239000011889 copper foil Substances 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 25
- 239000003292 glue Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 16
- 239000013039 cover film Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000000608 laser ablation Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 238000011161 development Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
一種具厚銅線路的電路板的製作方法，其步驟如下：提供覆銅基板，該覆銅基板包括絕緣層以及形成在該絕緣層其中一個表面的第一銅箔層；在該第一銅箔層表面形成一層感光性薄膜；在該感光性薄膜中形成多個開口，該開口暴露該第一銅箔層；從該開口的位置對該第一銅箔層進行第一次蝕刻，得到第一導電線路圖案，該第一導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第一開口部，該第一開口部包括兩個側壁以及連接兩個該側壁的底壁；在該側壁的表面形成一層防護層；從該底壁的位置對該第一銅箔層進行第二次蝕刻，形成第二導電線路圖案；及移除該該幹膜，該第一導電線路圖案與該第二導電線路圖案共同構成導電線路層，從而得到具厚銅線路的電路板。
Description
本發明涉及電路板製作領域，尤其涉及一種具厚銅線路的電路板及其製作方法。
隨著電子產品的高速發展, 作為元器件支撐體與傳輸電信號載體的印製電路板也應逐漸步向微型化、輕量化、高密度與多功能，進而對印製電路板精厚銅線路的製作提出了更高的要求。常規印製電路板生產工藝線寬受限於銅層厚度, 銅層厚度越薄線路越厚銅, 故用厚銅來製作厚銅線路本身有局限性；並且常規印製電路板的導電線路通常為減成法，但受限於銅厚，製作厚銅線路只能搭配薄銅，且製作後有蝕刻因數差，蝕刻不凈形成毛邊；防焊油墨難以填充,易產生氣泡等問題。
有鑑於此，有必要提供一種能夠解決上述技術問題的電路板製作方法製作而成的電路板。
一種具厚銅線路的電路板的製作方法，其步驟如下：
提供覆銅基板，該覆銅基板包括絕緣層以及形成在該絕緣層其中一個表面的第一銅箔層；
在該第一銅箔層表面形成一層感光性薄膜；
在該感光性薄膜中形成多個開口，該開口暴露該第一銅箔層；
從該開口的位置對該第一銅箔層進行第一次蝕刻，得到第一導電線路圖案，該第一導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第一開口部，該第一開口部包括兩個側壁以及連接兩個該側壁的底壁；
在該側壁的表面形成一層防護層；
從該底壁的位置對該第一銅箔層進行第二次蝕刻，形成第二導電線路圖案；及
移除該該幹膜，該第一導電線路圖案與該第二導電線路圖案共同構成導電線路層，從而得到具厚銅線路的電路板。
一種具厚銅線路的電路板，其包括：絕緣層及形成在絕緣層表面的導電線路層，該導電線路層包括形成在該絕緣層表面的第二導電線路圖案以及與第二導電線圖案相堆疊的第一導電線路圖案，該第一導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第一開口部，該第一開口部包括兩個側壁以及連接兩個側壁的底壁，該側壁形成有一層防護層，該第一導電線路圖案形成有多個第一開口部，該第二導電線路圖案形成有多個分別與所述第一開口部相通的第二開口部，該第二開口部暴露該絕緣層。
一種具厚銅線路的電路板，其包括：絕緣層及形成在絕緣層相背兩個表面的兩個導電線路層，每個該導電線路層包括形成在該絕緣層表面的第二導電線路圖案以及與第二導電線圖案相堆疊的第一導電線路圖案，該第一導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第一開口部，該第一開口部包括兩個側壁以及連接兩個側壁的底壁，該側壁形成有一層防護層，該第一導電線路圖案形成有多個第一開口部，該第二導電線路圖案形成有多個分別與所述第一開口部相通的第二開口部，該第二開口部暴露該絕緣層。
與先前技術相比，本發明提供的具厚銅線路的電路板製作方法及由此製作而成的電路板，對於該絕緣層其中一個表面的該第一銅箔層經過兩次蝕刻形成該導電線路層，如此，可以降低線路側壁被蝕刻的風險，有效減少線路的毛邊現象，並且可以得到更厚銅的線路，經過檢測，線寬大約為50μm，形成在第一導電線路圖案側壁的金屬錫，可以對導電線路層進行保護，使導電線路層的抗氧化能力更強。
圖1是本發明第一實施例提供的覆銅基板的剖視圖。
圖2是在覆銅基板表面形成感光性薄膜的剖視圖。
圖3是對感光性薄膜進行曝光顯影形成開口的剖視圖。
圖4是對第一銅箔層進行第一次蝕刻形成第一導電線路圖案的剖視圖。
圖5是在第一導電線路圖案表面形成防護層的剖面圖。
圖6是移除第一導電線路圖案的底壁的防護層的剖視圖。
圖7是對第一銅箔層進行第二次蝕刻形成第二導電線路圖案的剖面圖。
圖8是移除蝕刻阻擋層的剖視圖。
圖9是將在該絕緣層表面、該導電線路層之間填充純膠的剖視圖。
圖10是在該導電線路層表面壓合一層覆蓋膜、形成具厚銅線路的電路板的剖視圖。
圖11是本發明第三實施例提供的又一個具厚銅線路的電路板的剖視圖。
下面將結合附圖及實施例，對本發明提供的電路板及其製作方法作進一步的詳細說明。
請參閱圖1-10，本發明第一實施例提供一種具厚銅線路的電路板的製作方法，其步驟包括：
第一步，請參閱圖1，提供一個覆銅基板10，該覆銅基板10為單面覆銅基板。該覆銅基板包括絕緣層12以及形成在該絕緣層12表面的第一銅箔層14。該第一銅箔層14的厚度為70μm,該絕緣層12的厚度約為25um。
第二步：請參閱圖2及圖3，在該第一銅箔層14的表面形成一層感光性薄膜16及在該感光性薄膜16中形成多個開口160，該開口160暴露該第一銅箔層14。在本實施方式中，該感光性薄膜16為幹膜，該多個開口160通過微影制程形成。該感光性薄膜16的厚度為15μm。被曝光顯影後的該感光性薄膜16形成蝕刻阻擋層162，被該蝕刻阻擋層162覆蓋的該第一銅箔層14不會被蝕刻。
第三步，請參閱圖4，從該開口160的位置對該第一銅箔層14進行第一次蝕刻，得到第一導電線路圖案20，該第一導電線路圖案20包括多個相連的梯形201及形成在相鄰梯形201之間的第一開口部202，第一開口部202包括側壁22以及連接相鄰側壁22的底壁24。從該開口160的位置對該第一銅箔層14進行第一次蝕刻的深度約為第一銅箔層14厚度的一半，在本實施方式中，第一次蝕刻的深度為35μm。由於對第一銅箔層14進行蝕刻時存在蝕刻因數的現象，從而使形成的該多個第一開口部202的截面大致為彼此間隔的倒梯形。
第四步，請參閱圖5，在該底壁24與側壁22的表面形成防護層240。該防護層240通過電鍍金屬形成。該電鍍的金屬為錫或者鎳。該電鍍的金屬的厚度約1-3um。在其他實施方式中，也可以通過化錫（沉錫）的方式在該第一導電線路圖案20表面形成該防護層240。被該防護層240覆蓋的該第一導電線路圖案20不會被蝕刻。該防護層240用於保護該第一線路圖案20，以防該第一線路圖案20氧化。
第五步，請參閱圖6，除去該底壁24上形成的該防護層240，使該第一開口部202暴露部分該第一銅箔層14。在本實施方式中，可以利用雷射燒蝕（Laser Ablating）的方式除去該底壁24的該防護層240。
第六步，請參閱圖7，從該底壁24的位置對該第一銅箔層14進行第二次蝕刻，將被第一次蝕刻之後剩餘的第一銅箔層14製作形成第二導電線路圖案30，該第二導電線路圖案30包括有多個依次相連的梯形301以及形成在相鄰梯形之間的第二開口部302。每個第二開口部302分別與一個所述第一開口部202相通，該第二開口部302暴露該絕緣層12。該多個第二開口部302的截面大致為彼此間隔的倒梯形。第一導電線路圖案20與該第二線路圖案30共同形成位於該絕緣層12表面的導電線路層60。該導電線路層60的線寬可以達到50μm。
第七步，請參閱圖8，剝去該第一導電線路圖案20表面的該蝕刻阻擋層162。
第八步，請參閱圖9與圖10，在該絕緣層12表面、該導電線路層60包括的第一開口部202與該第二開口部302填充純膠40，該純膠40充滿該第一開口部202、第二開口部302及覆蓋該第一導電線路圖案20，在該純膠40的表面壓合一層覆蓋膜50（CoverLay）,從而得到具厚銅線路的電路板200。
由於本案形成的是厚銅厚銅線路，由第一導電線路圖案20及第二導電圖案30形成的導電線路層60包括的第一開口部202與第二開口部302（Pitch）較窄，而僅在導電線路層60表面壓合覆蓋膜50，很難使覆蓋膜50包括的熔融膠體充滿第一開口部202與該第二開口部302，所以，在本實施方式中，是先在該導電線路層60的第一開口部202與該第二開口部302填充純膠40，然後再在該導電線路層60的表面壓合覆蓋膜50，該純膠40與該覆蓋膜50共同用於對該導電線路層60進行保護。
請再次參閱圖10，本發明第二實施例還提供由上述具厚銅線路的電路板製作方法製作而成的電路板200，其包括絕緣層12及形成在絕緣層12表面的導電線路層60，該導電線路層60包括形成在該絕緣層12表面的第二導電線路圖案20以及與第二導電線圖案20相堆疊的第一導電線路圖案30。
該第一導電線路圖案20包括多個相連的梯形201及形成在相鄰梯形201之間的第一開口部202，該第一開口部202包括兩個側壁22以及連接兩個側壁22的底壁24，該側壁22形成有一層防護層240。該防護層240為金屬防護層。
該第二導電線路圖案30與第一導電線路圖案20的形狀大致相同，其包括多個相連的梯形301及形成在相鄰梯形301之間的第二開口部302，每個第二開口部302分別與一個所述第一開口部202相通、尺寸與所述第一開口部202大致相等，該第二開口部302暴露該絕緣層12。第一開口部202、第二開口部302的截面大致為倒梯形
該第一開口部202、該第二開口部302填充有純膠40，純膠40還覆蓋該第一導電線路圖案20的表面，該純膠40表面的形成有覆蓋膜50。
請參閱圖11，本發明第三實施例還提供由上述具厚銅線路的電路板製作方法製作而成的電路板300，其包括絕緣層及形成在絕緣層12相背兩個表面的兩個導電線路層60，每個該導電線路層60包括形成在該絕緣層12表面的第二導電線路圖案30以及與第二導電線圖案30相堆疊的第一導電線路圖案20。
該第一導電線路圖案20包括多個相連的梯形及形成在相鄰梯形之間的第一開口部202，該第一開口部202包括兩個側壁22以及連接兩個側壁22的底壁24，該側壁22形成有一層防護層240。該防護層240為金屬防護層。
該第二導電線路圖案30包括多個相連的梯形及形成在相鄰梯形之間的第二開口部302，每個第二開口部302分別與一個所述第一開口部202相通。
該第一開口部202、該第二開口部302填充有純膠40，純膠40還覆蓋該第一導電線路圖案20的表面，該純膠40表面的形成有覆蓋膜50。
綜上所述，本發明提供的具厚銅線路的電路板製作方法及由此製作而成的電路板，對於該絕緣層其中一個表面的該第一銅箔層14經過兩次蝕刻形成該導電線路層60，如此，可以降低線路側壁被蝕刻的風險，有效減少線路的毛邊現象，並且可以得到更細的線路，經過檢測，線寬大約為50μm，形成在第一導電線路圖案20側壁的該防護層240，可以對導電線路層60進行保護，使導電線路層60的抗氧化能力更強。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
200,300
具厚銅線路的電路板：
10‧‧‧覆銅基板
14‧‧‧第一銅箔層
12‧‧‧絕緣層
16‧‧‧感光性薄膜
160‧‧‧開口
162‧‧‧蝕刻阻擋層
20‧‧‧第一導電線路圖案
24‧‧‧底壁
22‧‧‧側壁
240‧‧‧防護層
30‧‧‧第二導電線路圖案
40‧‧‧純膠
50‧‧‧覆蓋膜
60‧‧‧導電線路層
201，301‧‧‧梯形
202‧‧‧第一開口部
302‧‧‧第二開口部
無
200‧‧‧具厚銅線路的電路板
12‧‧‧絕緣層
20‧‧‧第一導電線路圖案
30‧‧‧第二導電線路圖案
40‧‧‧純膠
50‧‧‧覆蓋膜
60‧‧‧導電線路層
201，301‧‧‧梯形
202‧‧‧第一開口部
302‧‧‧第二開口部
Claims (12)
- 一種具厚銅線路的電路板的製作方法，其步驟如下：
提供覆銅基板，該覆銅基板包括絕緣層以及形成在該絕緣層其中一個表面的第一銅箔層；
在該第一銅箔層表面形成一層感光性薄膜；
在該感光性薄膜中形成多個開口，該開口暴露該第一銅箔層；
從該開口的位置對該第一銅箔層進行第一次蝕刻，得到第一導電線路圖案，該第一導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第一開口部，該第一開口部包括兩個側壁以及連接兩個該側壁的底壁；
在該側壁的表面形成一層防護層；
從該底壁的位置對該第一銅箔層進行第二次蝕刻，形成第二導電線路圖案；及
移除該感光性薄膜，該第一導電線路圖案與該第二導電線路圖案共同構成導電線路層，從而得到具厚銅線路的電路板。 - 如請求項1所述的具厚銅線路的電路板的製作方法，其中，在該側壁形成該防護層的步驟為：
對該底壁與側壁分別進行電鍍一層金屬層；
利用雷射燒蝕的方式將底壁的該金屬層去掉僅保留該側壁的金屬層，保留的該金屬層形成該防護層。 - 如請求項2所述的具厚銅線路的電路板的製作方法，其中，電鍍的該金屬層為錫或者鎳。
- 如請求項1所述的具厚銅線路的電路板的製作方法，其中，對該第一銅箔層進行第一次蝕刻的深度與對該第一銅箔層進行第二次蝕刻的深度相等。
- 如請求項4所述的具厚銅線路的電路板的製作方法，其中，該第二導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第二開口部，每個第二開口部分別與一個所述第一開口部相通。
- 如請求項5所述的具厚銅線路的電路板的製作方法，其中，移除該感光性薄膜後還包括在該第一開口部和第二開口部中填充純膠及在該純膠的表面壓合一層覆蓋膜的步驟。
- 一種具厚銅線路的電路板，其包括：絕緣層及形成在絕緣層表面的導電線路層，該導電線路層包括形成在該絕緣層表面的第二導電線路圖案以及與該第二導電線圖案相堆疊的第一導電線路圖案，該第一導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第一開口部，每個該第一開口部包括兩個側壁以及連接兩個側壁的底壁，該側壁形成有一層防護層，該第二導電線路圖案包括有多個分別與所述第一開口部相通的第二開口部，該第二開口部暴露該絕緣層。
- 如請求項7所述的具厚銅線路的電路板，其中，該第二導電線路圖案還包括多個相連的梯形，該第二開口部形成在每兩個相鄰的梯形之間。
- 如請求項8所述的具厚銅線路的電路板，其中，該第一開口部和第二開口部中還填充有純膠，該純膠的表面形成有覆蓋膜。
- 一種具厚銅線路的電路板，其包括：絕緣層及形成在絕緣層相背兩個表面的兩個導電線路層，每個該導電線路層形成在該絕緣層表面的第二導電線路圖案以及與該第二導電線圖案相堆疊的第一導電線路圖案，該第一導電線路圖案包括多個相連的梯形及形成在相鄰梯形之間的第一開口部，每個該第一開口部包括兩個側壁以及連接兩個側壁的底壁，該側壁形成有一層防護層，該第二導電線路圖案包括有多個分別與所述第一開口部相通的第二開口部，該第二開口部暴露該絕緣層。
- 如請求項10所述的具厚銅線路的電路板，其中，該第二導電線路圖案還包括多個相連的梯形，該第二開口部形成在每兩個相鄰的梯形之間。
- 如請求項11所述的具厚銅線路的電路板，其中，該第一開口部和第二開口部中還填充有純膠，該純膠的表面形成有覆蓋膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ??201610604631.3 | 2016-07-28 | ||
| CN201610604631.3A CN107666782A (zh) | 2016-07-28 | 2016-07-28 | 具厚铜线路的电路板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201811136A true TW201811136A (zh) | 2018-03-16 |
Family
ID=61114259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105133114A TW201811136A (zh) | 2016-07-28 | 2016-10-13 | 具厚銅線路的電路板及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107666782A (zh) |
| TW (1) | TW201811136A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114501801A (zh) * | 2020-10-28 | 2022-05-13 | 深南电路股份有限公司 | 一种线路板的加工方法及线路板 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112312682B (zh) * | 2019-07-30 | 2023-07-21 | 宏启胜精密电子(秦皇岛)有限公司 | 具有厚铜线路的电路板及其制作方法 |
| CN113630977B (zh) * | 2020-05-06 | 2023-01-17 | 鹏鼎控股(深圳)股份有限公司 | 厚铜电路板及其制作方法 |
| CN119183259B (zh) * | 2023-06-21 | 2025-10-14 | 庆鼎精密电子（淮安）有限公司 | 电路板及其制备方法 |
| CN119342678B (zh) * | 2023-07-18 | 2025-10-24 | 宏恒胜电子科技（淮安）有限公司 | 电路板及其制造方法 |
| CN117393497B (zh) * | 2023-11-03 | 2025-09-19 | 江西万年芯微电子有限公司 | 一种覆铜陶瓷基板铜层线路的侧面蚀刻方法及其应用 |
| CN117395880A (zh) * | 2023-11-17 | 2024-01-12 | 淮安特创科技有限公司 | 一种超厚铜的pcb板蚀刻方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943346A (en) * | 1988-09-29 | 1990-07-24 | Siemens Aktiengesellschaft | Method for manufacturing printed circuit boards |
| TW551016B (en) * | 2002-07-31 | 2003-09-01 | Uni Circuit Inc | Circuit board manufacturing process of embedded resistor |
| WO2012148332A1 (en) * | 2011-04-29 | 2012-11-01 | Telefonaktiebolaget L M Ericsson (Publ) | Manufacturing method for printed circuit boards |
| CN102291941B (zh) * | 2011-06-23 | 2013-05-22 | 深南电路有限公司 | 一种加工厚铜板线条的方法 |
| CN103491714B (zh) * | 2012-06-11 | 2016-08-03 | 深南电路有限公司 | 线路板线路加工方法 |
-
2016
- 2016-07-28 CN CN201610604631.3A patent/CN107666782A/zh active Pending
- 2016-10-13 TW TW105133114A patent/TW201811136A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114501801A (zh) * | 2020-10-28 | 2022-05-13 | 深南电路股份有限公司 | 一种线路板的加工方法及线路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107666782A (zh) | 2018-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201811136A (zh) | 具厚銅線路的電路板及其製作方法 | |
| CN102271463B (zh) | 电路板制作方法 | |
| TWI478640B (zh) | 電路板及其製作方法 | |
| TWI665949B (zh) | 柔性電路板及其製作方法 | |
| CN106376184A (zh) | 埋入式线路制作方法和封装基板 | |
| TWI640234B (zh) | 具厚銅線路的電路板及其製作方法 | |
| CN103458628A (zh) | 多层电路板及其制作方法 | |
| CN110073729A (zh) | 配线基板、多层配线基板以及配线基板的制造方法 | |
| KR101019150B1 (ko) | 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법 | |
| TWI442861B (zh) | 多層電路板及其製作方法 | |
| TW201446100A (zh) | 具有內埋元件的電路板及其製作方法 | |
| CN102196668B (zh) | 电路板制作方法 | |
| CN102448252B (zh) | 电路板制作方法 | |
| JP2011082472A (ja) | プリント基板およびその製造方法 | |
| JP2013106034A (ja) | プリント回路基板の製造方法 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR100905574B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2007123902A (ja) | リジッドフレキシブルプリント基板の製造方法 | |
| CN102026489B (zh) | 电路板的制作方法 | |
| WO2015029319A1 (ja) | 配線基板及びその製造方法 | |
| KR101317597B1 (ko) | 인쇄회로기판의 비아홀 및 외층회로형성방법 | |
| TWI479965B (zh) | 電路板製作方法 | |
| CN102413646A (zh) | 电路板制作方法 | |
| KR101223400B1 (ko) | 기판 외곽 측면 도금 방법 | |
| CN102958272B (zh) | 线路板及其制作方法 |