[go: up one dir, main page]

CN104812226B - 盖板结构及其制作方法 - Google Patents

盖板结构及其制作方法 Download PDF

Info

Publication number
CN104812226B
CN104812226B CN201410177258.9A CN201410177258A CN104812226B CN 104812226 B CN104812226 B CN 104812226B CN 201410177258 A CN201410177258 A CN 201410177258A CN 104812226 B CN104812226 B CN 104812226B
Authority
CN
China
Prior art keywords
layer
metal layer
metal
conductive
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410177258.9A
Other languages
English (en)
Other versions
CN104812226A (zh
Inventor
李英铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN104812226A publication Critical patent/CN104812226A/zh
Application granted granted Critical
Publication of CN104812226B publication Critical patent/CN104812226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/003—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields made from non-conductive materials comprising an electro-conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H10W42/20—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B32B2037/243—Coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/212—Electromagnetic interference shielding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/446—Electromagnetic shielding means; Antistatic means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Mechanical Engineering (AREA)

Abstract

本发明公开一种盖板结构及其制作方法。该盖板结构的制作方法包括：在承载板上配置金属基材。承载板具有表面，而金属基材具有多个暴露出部分表面的开口。金属基材上已形成有第一金属层，且第一金属层与金属基材共形设置。第一金属层覆盖开口所暴露出的部分表面。压合绝缘层及位于绝缘层上的第二金属层于金属基材上。绝缘层位于第一金属层与第二金属层之间，且覆盖第一金属层并填满开口。移除金属基材与承载板，以暴露出第一金属层，并定义出多个凹穴区与多个连接凹穴区的连接区。

Description

盖板结构及其制作方法
技术领域
本发明涉及一种盖板结构，特别是涉及一种具有防电磁干扰(electro-magneticinterference,EMI)的盖板结构及其制作方法。
背景技术
集成电路芯片(integrated circuit chip,IC chip)通常会经由电路板与主机板(motherboard)电连接，以使得电子信号可以在集成电路芯片与主机板之间传递。然而，当集成电路芯片的时钟脉冲(clock)频率越高时，电子信号就越容易受到电磁干扰(Electro-Magnetic Interference,EMI)。由于电磁干扰常中断、阻碍、降低或限制电子装置或整体电路系统的效能表现，因此需要有效的电磁干扰屏蔽，以确保电子装置或系统的效率与安全操作。为了避免电磁干扰的问题影响集成电路芯片使用时的稳定性，通常会将金属盖体装配至电路板的上方，用来防止电磁波的外泄或是避免外部电磁波渗入而造成干扰。
发明内容
本发明的目的在于提供一种盖板结构，其具有防电磁干扰的功能。
本发明的再一目的在于提供一种盖板结构的制作方法，用以制作上述的盖板结构。
为达上述目的，本发明提供的盖板结构的制作方法，其包括下述步骤。在承载板上配置金属基材。承载板具有表面，而金属基材具有多个暴露出承载板的部分表面的开口。金属基材上已形成有第一金属层，而第一金属层与金属基材共形设置。第一金属层覆盖开口所暴露出的承载板的部分表面。压合绝缘层及位于绝缘层上的第二金属层在金属基材上。绝缘层位于第一金属层与第二金属层之间，且覆盖第一金属层并填满开口。移除金属基材与承载板，以暴露出第一金属层，并定义出多个凹穴区与多个连接凹穴区的连接区，其中凹穴区的位置对应金属基材的位置，而连接区的位置分别对应开口的位置。
在本发明的一实施例中，上述的移除部分位于连接区的第一金属层的步骤包括：在移除金属基材与承载板之后，形成干膜层在第二金属层及位于连接区的部分第一金属层上；以干膜层为电镀掩模进行电镀制作工艺，以电镀第三金属层在干膜层所暴露出的部分第一金属层上；移除干膜层，以暴露出第二金属层与部分位于连接区的第一金属层；以第三金属层为蚀刻掩模，移除暴露在第三金属层之外的第二金属层与部分位于连接区的第一金属层，而暴露出绝缘层的上表面与下表面的部分；以及移除第三金属层，以暴露出第一金属层。
在本发明的一实施例中，上述的移除金属基材与承载板的步骤包括：移除承载板，以暴露出金属基材的底面与位于连接区的部分第一金属层；形成第三金属层在金属基材的底面与位于连接区的部分第一金属层上；形成多个贯穿连接区的导电柱，其中导电柱贯穿第二金属层、绝缘层、第一金属层与第三金属层；分别形成第四金属层与第五金属层在第二金属层上与第三金属层上，其中第四金属层与第五金属层分别覆盖导电柱的相对两端；移除部分第四金属层与部分第二金属层，以暴露出绝缘层的上表面的部分；形成增层线路结构在被暴露出的绝缘层上；移除部分第五金属层、部分第三金属层、金属基材以及部分位于连接区的第一金属层，以暴露出部分位于凹穴区的第一金属层与位于连接区的绝缘层的下表面的部分。
在本发明的一实施例中，上述的增层线路结构包括至少一介电层、至少一图案化导电层以及至少一贯穿介电层的导电通孔结构。至少一介电层与至少一图案化导电层依序叠置在绝缘层上，且至少一图案化导电层通过至少一导电通孔结构及第四金属层与导电柱电连接。
在本发明的一实施例中，上述的承载板包括核心介电层与铜箔层。核心介电层位于铜箔层与金属基材之间。
在本发明的一实施例中，上述的盖板结构的制作方法还包括：在压合绝缘层及第二金属层在金属基材上之后，形成多个贯穿第二金属层、绝缘层、第一金属层、核心介电层与铜箔层的导电柱；分别形成第四金属层与第五金属层在第二金属层上与铜箔层上，其中第四金属层与第五金属层分别覆盖导电柱的相对两端；移除部分第四金属层与部分第二金属层，以暴露出绝缘层的上表面的部分；形成增层线路结构在被暴露出的绝缘层上；以及移除部分第五金属层、部分核心介电层、部分铜箔层、金属基材与部分位于连接区的第一金属层，以暴露出部分位于凹穴区的第一金属层与位于连接区的绝缘层的下表面的部分。
在本发明的一实施例中，上述的增层线路结构包括至少一介电层、至少一图案化导电层以及至少一贯穿介电层的导电通孔结构。至少一介电层与至少一图案化导电层依序叠置在绝缘层上，且至少一图案化导电层通过至少一导电通孔结构及第四金属层与导电柱电连接。
在本发明的一实施例中，上述的盖板结构的制作方法，还包括：移除金属基材与承载板之后，进行单体化制作工艺，以形成多个各自独立的盖板结构。
本发明的盖板结构，其适于遮盖承载有至少一电子元件的电路板。盖板结构包括绝缘层与金属层。绝缘层具有彼此相对的上表面与下表面以及至少一位于下表面上的凹穴。金属层配置在绝缘层上，且覆盖至少一凹穴与部分下表面。电路板与位于绝缘层的下表面上的金属层电连接，而电子元件位于电路板与金属层之间。
在本发明的一实施例中，上述的盖板结构还包括至少一导电柱以及增层线路结构。至少一导电柱贯穿绝缘层，且内埋在绝缘层内。增层线路结构配置在绝缘层上，且包括至少一介电层、至少一图案化导电层以及至少一贯穿介电层的导电通孔结构。至少一介电层与至少一图案化导电层依序叠置在绝缘层上，且至少一图案化导电层通过至少一导电通孔结构与导电柱电连接。
基于上述，本发明的盖板结构的制作方法是通过金属基材的设计来形成凹穴区的结构。由于本发明的盖板结构具有凹穴，且凹穴上配置有金属层。因此，当盖板结构定位于电路板上时，电路板上的电子元件可位于凹穴中，且金属层可作为电磁波遮蔽层，可有效降低来自外界的电磁波干扰，以保护电路板上的电子元件免受信号干扰。
附图说明
图1A至图1J为本发明的一种盖板结构的制作方法的剖面示意图。
图2为图1J的盖板结构配置在一承载有一电子元件的电路板上的剖面示意图。
图3A至图3G为本发明的另一种盖板结构的制作方法的剖面示意图。
图4A至图4E为本发明的另一种盖板结构的制作方法的剖面示意图。
符号说明
10a、11b：承载板
11a：表面
12：核心介电层
14：铜箔层
20a、20b：金属基材
22a、22b：开口
24b：底表面
30：电路板
32：接点
40：电子元件
100a、100b、100c：盖板结构
110：第一金属层
120：绝缘层
122：上表面
124：下表面
126：凹穴
130：第二金属层
140：干膜层
150a、150b：第三金属层
160：导电柱
162：电镀籽晶层
164：导电材料
170：第四金属层
180：第五金属层
190：增层线路结构
192：介电层
194：图案化导电层
196：导电通孔结构
C1、C1’：凹穴区
C2、C2’：连接区
L：切割线
具体实施方式
图1A至图1J为本发明的一种盖板结构的制作方法的剖面示意图。请先参考图1A，依照本实施例的盖板结构的制作方法，首先，在承载板10a上配置金属基材20a，其中承载板10a具有表面11a，而金属基材20a具有多个暴露出承载板10a的部分表面11a的开口22a。在本实施例中，金属基材20a的材质例如是铝，但并不以此为限，而这些开口22a是通过进行涂布光致抗蚀剂(未绘示)、对光致抗蚀剂曝光与显影以及蚀刻光致抗蚀剂外的金属基材20a所构成。在此，这些开口22a的孔径并非一致，其是朝着承载板10a的表面11a逐渐缩小，但在此并不以此为限。在其他实施例中，可通过图案化光致抗蚀剂层(未绘示)的形态或蚀刻时所采用的能量来决定这些开口22a的形状。
接着，请参考图1B，通过电镀的方式，形成有第一金属层110在金属基材20a上，其中第一金属层110与金属基材20a共形设置，且第一金属层110覆盖这些开口22a所暴露出的承载板10a的部分表面11a。在此，第一金属层110为连续膜层，且第一金属层110的材质例如是铜，但并不以此为限。
接着，请参考图1C，压合绝缘层120及位于绝缘层120上的第二金属层130在金属基材20a上，其中绝缘层120位于第一金属层110与第二金属层130之间，且覆盖第一金属层110并填满这些开口22a。在此，第二金属层130的材质例如是铜箔，但并不以此为限。
接着，请同时参考图1C与图1D，移除金属基材20a与承载板10a，以暴露出第一金属层110，并定义出多个凹穴区C1与多个连接凹穴区C1的连接区C2，其中每一凹穴区C1介于任两相邻的这些连接区C2之间。在此，这些凹穴区C1的位置对应金属基材20a的位置，而这些连接区C2的位置分别对应这些开口22a的位置。由此可知，本实施例是通过具有这些开口22a的金属基材20a来形成这些凹穴区C1与这些连接区C2，而承载板10a则是用来做为支撑金属基材20a。因此，在形成这些凹穴区C1与这些连接区C2之后，即可移除金属基材20a与承载板10a。
接着，请参考图1E，形成干膜层140在第二金属层130及位于这些连接区C2的部分第一金属层110上。
接着，请参考图1F，以干膜层140为电镀掩模进行电镀制作工艺，以电镀第三金属层150a在干膜层140所暴露出的部分第一金属层110上。在此，第三金属层150a的材质例如是镍，但并不以此为限。
接着，请参考图1G，移除干膜层140，以暴露出第二金属层130与部分位于这些连接区C2的第一金属层110。
接着，请参考图1H，以第三金属层150a为蚀刻掩模，移除暴露在第三金属层150a之外的第二金属层130与部分位于这些连接区C2的第一金属层110，而暴露出绝缘层120的上表面122与下表面124的部分。
然后，请参考图1I，移除第三金属层150a，而暴露出第一金属层110。此时，第一金属层110通过图1H的蚀刻步骤而呈现为非连续的膜层。
最后，请同时参考图1I与图1J，沿着多条切割线L来进行单体化制作工艺，以形成多个各自独立的盖板结构100a(图1J仅示意地绘示一个)。至此，已完成具有凹穴126的盖板结构100a的制作。
在结构上，请再参考图1J，本实施例的盖板结构100a包括第一金属层110与绝缘层120。绝缘层120具有彼此相对的上表面122与下表面124以及位于下表面124上的凹穴126。第一金属层110配置在绝缘层120上，且第一金属层110覆盖凹穴126与部分下表面124。
图2为图1J的盖板结构配置在承载有电子元件的电路板上的剖面示意图。请参考图2，在本实施例中，盖板结构100a适于遮盖承载有至少一电子元件(图2示意地绘示一个电子元件40)的电路板30。其中，盖板结构100a通过位于绝缘层120的下表面124上的第一金属层110结构性且电连接在电路板30上的多个接点32上，而定位于电路板30上，此时电子元件40位于盖板结构100a的凹穴126中。更具体来说，电子元件40是位于电路板30与盖板结构100a所形成的空间中，且第一金属层110环绕电子元件40的周围，用以作为电磁波遮蔽层，可有效降低来自外界的电磁波干扰，以保护电路板30上的电子元件40免受信号干扰。在此，电子元件40例如是微机电元件(micro-electro-mechanical device)或集成电路芯片，但并不以此为限。由于本实施例的盖板结构100a可通过位于绝缘层120的下表面124上的第一金属层110与外部电路(例如是电路板30)电连接，因此可增加盖板结构100a的应用性。
以下将再利用多个不同的实施例来说明盖板结构100b与100c的制作方法。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3A至图3G为本发明的另一种盖板结构的制作方法的剖面示意图。本实施例的盖板结构100b(请参考图3G)的制作方法相似在图1J的盖板结构100a的制作方法，差异之处仅在于：在图1C的步骤后，即压合绝缘层120及第二金属层130在金属基材20b上之后，请参考图3A，移除承载板10a，而暴露出金属基材20b的底面24b与部分第一金属层110。此时，金属基材20b所在的位置可定义为多个凹穴区C1’，而这些开口22b所在的位置可定义为多个连接区C2’，而移除承载板10a所暴露出的第一金属层110是位于这些连接区C2’中。在此，金属基材20b与金属基材20a相似，不同之处在于：本实施例的金属基材20b的这些开口22b的孔径是一致地。
接着，请参考图3B，形成第三金属层150b在金属基材20b的底面24b与位于这些连接区C2’的部分第一金属层110上。在此，第三金属层150b的材质例如是铜，但并不以此为限。
接着，请参考图3C，形成多个贯穿这些连接区C2’的导电柱160，其中这些导电柱160贯穿第二金属层130、绝缘层120、第一金属层110与第三金属层150b。在此，每一导电柱160是由电镀籽晶层162与导电材料164所构成。
接着，请参考图3D，分别形成第四金属层170与第五金属层180在第二金属层130上与第三金属层150b上，其中第四金属层140与第五金属层180分别覆盖这些导电柱160的相对两端。在此，第四金属层170与第五金属层180的材质皆例如是铜，但并不以此为限。
接着，请参考图3E，移除部分第四金属层170与部分第二金属层130，以暴露出绝缘层120的部分上表面122，其中移除部分第四金属层170与部分第二金属层130的方法例如是进行图案化制作工艺。
然后，请参考图3F，形成增层线路结构190在被暴露出的绝缘层120的部分上表面122上。在本实施例中，增层线路结构190包括至少一介电层192(图3F中示意地绘示两层介电层192)、至少一图案化导电层194(图3F中示意地绘示两层图案化导电层194)以及至少一贯穿这些介电层192的导电通孔结构196。其中，这些介电层192与这些图案化导电层194依序叠置于绝缘层120的上表面122上，且这些图案化导电层194通过这些导电通孔结构196及第四金属层170与这些导电柱160电连接。在此必须说明的是，本实施例的增层线路结构190的介电层192、图案化导电层194及导电通孔结构196的数量可视需要作调整，本发明对此不作任何限制。
最后，请参考图3G中，移除部分第五金属层180、部分第三金属层150b、金属基材20b以及部分位于这些连接区C2’的第一金属层110，以暴露出部分位于这些凹穴区C1’的第一金属层110与位于这些连接区C2’的绝缘层120的部分下表面124的部分。至此，已完成盖板结构100b的制作。
由于本实施例的盖板结构100b具有增层线路结构190，因此盖板结构100b可通过增层线路结构190的最外层的图案化导电层194与外部电路(未绘示)电连接，可增加盖板结构100b的应用性。再者，由于本实施例的盖板结构100b具有这些凹穴区C1’，因此当盖板结构100b定位于电路板30(请参考图2)上时，电路板30上的电子元件40(请参考图2)可位于凹穴区C1’中，且电子元件40的周围可被第一金属层110所包围，而第一金属层110可视为电磁波遮蔽层，能有效降低来自外界的电磁波干扰，以保护电路板30上的电子元件40免受信号干扰。简言之，本实施例的盖板结构100b可具有防电磁干扰的功能以及较广的应用性。
图4A至图4E为本发明的另一种盖板结构的制作方法的剖面示意图。本实施例的盖板结构100c(请参考图4E)的制作方法相似在图1J的盖板结构100a的制作方法，差异的处仅在于：在图1C的步骤后，即压合绝缘层120及第二金属层130在金属基材20b上之后，请参考图4A，形成多个贯穿第二金属层130、绝缘层120、第一金属层110与承载板11b的导电柱160。在此，承载板11b是由核心介电层12与铜箔层14所组成，其中核心介电层12位于铜箔层14与金属基材20b之间。金属基材20b与金属基材20a相似，不同之处在于：本实施例的金属基材20b的这些开口22b的孔径是一致地。此时，金属基材20b所在的位置可定义为多个凹穴区C1’，而这些开口22b所在的位置可定义为多个连接区C2’。
接着，请参考图4B，分别形成第四金属层170与第五金属层180在第二金属层130上与承载板11b的铜箔层14上，其中第四金属层170与第五金属层180分别覆盖这导电柱160的相对两端。在此，第四金属层170的材质例如是铜。
接着，请参考图4C，移除部分第四金属层170与部分该第二金属层130，以暴露出绝缘层120的部分上表面122，其中移除部分第四金属层170与部分第二金属层130的方法例如是进行图案化制作工艺。
然后，请参考图4D，形成增层线路结构190在被暴露出的绝缘层120的部分上表面122上。在本实施例中，增层线路结构190包括至少一介电层192(图4D中示意地绘示两层介电层192)、至少一图案化导电层194(图4D中示意地绘示两层图案化导电层194)以及至少一贯穿这些介电层192的导电通孔结构196。其中，这些介电层192与这些图案化导电层194依序叠置于绝缘层120的上表面122上，且这些图案化导电层194通过这些导电通孔结构196与这些导电柱160电连接。在此必须说明的是，本实施例的增层线路结构190的介电层192、图案化导电层194及导电通孔结构196的数量可视需要作调整，本发明对此不作任何限制。
最后，请再参考图4E，移除部分第五金属层180、部分承载板11b、金属基材20b及部分位于这些连接区C2’的第一金属层110，以暴露出部分位于这些凹穴区C1’的第一金属层110与位于这些连接区C2’的绝缘层120的部分下表面124的部分。至此，已完成盖板结构100c的制作。
由于本实施例的盖板结构100c具有增层线路结构190，因此盖板结构100c可通过增层线路结构190的最外层的图案化导电层194与外部电路(未绘示)电连接，可增加盖板结构100c的应用性。再者，由于本实施例的盖板结构100c具有这些凹穴区C1’，因此当盖板结构100c定位在电路板30(请参考图2)上时，电路板30上的电子元件40(请参考图2)可位于凹穴区C1’中，且电子元件40的周围可被第一金属层110所包围，而第一金属层110可视为电磁波遮蔽层，能有效降低来自外界的电磁波干扰，以保护电路板30上的电子元件40免受信号干扰。简言之，本实施例的盖板结构100c可具有防电磁干扰的功能以及较广的应用性。
综上所述，本由于本发明的盖板结构具有凹穴，且凹穴上配置有金属层。因此，当盖板结构定位于电路板上时，电路板上的电子元件可位于凹穴中，且电子元件可被金属层包围，而金属层可视为电磁波遮蔽层，能有效降低来自外界的电磁波干扰，以保护电路板上的电子元件免受信号干扰。再者，本发明的盖板结构也可通过内部图案化线路层(意即增层线路结构的图案化线路层与导电通孔结构)的布局与导电通孔结构的设置来增加其电路的应用性。此外，由于本发明的盖板结构的外部具有图案化线路层(意即图案化线路层)的设置，因此本发明的盖板结构除了具有防电磁干扰的功能之外，也可通过外部的图案化线路层与外部电路电连接，可增加盖板结构的应用性。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (8)

1.一种盖板结构的制作方法，包括：
在承载板上配置金属基材，该承载板具有表面，而该金属基材具有多个暴露出该承载板的部分该表面的开口，其中该金属基材上已形成有第一金属层，而该第一金属层与该金属基材共形设置，且该第一金属层覆盖该些开口所暴露出的该承载板的部分该表面；
压合绝缘层及位于该绝缘层上的第二金属层于该金属基材上，其中该绝缘层位于该第一金属层与该第二金属层之间，且覆盖该第一金属层并填满该些开口；以及
移除该金属基材与该承载板，以暴露出该第一金属层，并定义出多个凹穴区与多个连接该些凹穴区的连接区，其中该些凹穴区的位置对应该金属基材的位置，而该些连接区的位置分别对应该些开口的位置。
2.如权利要求1所述的盖板结构的制作方法，还包括：
在移除该金属基材与该承载板之后，形成干膜层于该第二金属层及位于该些连接区的部分该第一金属层上；
以该干膜层为电镀掩模进行电镀制作工艺，以电镀第三金属层于该干膜层所暴露出的部分该第一金属层上；
移除该干膜层，以暴露出该第二金属层与部分位于该些连接区的该第一金属层；
以该第三金属层为蚀刻掩模，移除暴露于该第三金属层的外的该第二金属层与部分位于该些连接区的该第一金属层，而暴露出该绝缘层的上表面与下表面的部分；以及
移除该第三金属层，而暴露出该第一金属层。
3.如权利要求1所述的盖板结构的制作方法，其中移除该金属基材与该承载板的步骤，包括：
移除该承载板，以暴露出该金属基材的底面与位于该些连接区的部分该第一金属层；
形成第三金属层于该金属基材的该底面与位于该些连接区的部分该第一金属层上；
形成多个贯穿该些连接区的导电柱，其中该些导电柱贯穿该第二金属层、该绝缘层、该第一金属层与该第三金属层；
分别形成第四金属层与第五金属层在该第二金属层上与该第三金属层上，其中该第四金属层与该第五金属层分别覆盖该导电柱的相对两端；
移除部分该第四金属层与部分该第二金属层，以暴露出该绝缘层的上表面的部分；
形成增层线路结构在被暴露出的该绝缘层上；以及
移除部分该第五金属层、部分该第三金属层、该金属基材以及部分位于该些连接区的该第一金属层，以暴露出部分位于该些凹穴区的该第一金属层与位于这些连接区的该绝缘层的下表面的部分。
4.如权利要求3所述的盖板结构的制作方法，其中该增层线路结构包括至少一介电层、至少一图案化导电层以及至少一贯穿该至少一介电层的导电通孔结构，该至少一介电层与该至少一图案化导电层依序叠置于该绝缘层上，且该至少一图案化导电层通过该至少一导电通孔结构及该第四金属层与该些导电柱电连接。
5.如权利要求1所述的盖板结构的制作方法，其中该承载板包括核心介电层与铜箔层，该核心介电层位于该铜箔层与该金属基材之间。
6.如权利要求5所述的盖板结构的制作方法，还包括：
在压合该绝缘层及该第二金属层于该金属基材上之后，形成多个贯穿该第二金属层、该绝缘层、该第一金属层、该核心介电层与该铜箔层的导电柱；
分别形成第四金属层与第五金属层于该第二金属层上与该铜箔层上，其中该第四金属层与该第五金属层分别覆盖该导电柱的相对两端；
移除部分该第四金属层与部分该第二金属层，以暴露出该绝缘层的上表面的部分；
形成增层线路结构于被暴露出的该绝缘层上；以及
移除部分该第五金属层、部分该核心介电层、部分该铜箔层、该金属基材与部分位于该些连接区的该第一金属层，以暴露出部分位于该些凹穴区的该第一金属层与位于这些连接区的该绝缘层的下表面的部分。
7.如权利要求6所述的盖板结构的制作方法，其中该增层线路结构包括至少一介电层、至少一图案化导电层以及至少一贯穿该至少一介电层的导电通孔结构，该至少一介电层与该至少一图案化导电层依序叠置于该绝缘层上，且该至少一图案化导电层通过该至少一导电通孔结构及该第四金属层与该些导电柱电连接。
8.如权利要求1所述的盖板结构的制作方法，还包括：
移除该金属基材与该承载板之后，进行单体化制作工艺，以形成多个各自独立的盖板结构。
CN201410177258.9A 2014-01-29 2014-04-29 盖板结构及其制作方法 Active CN104812226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103103585 2014-01-29
TW103103585A TWI532424B (zh) 2014-01-29 2014-01-29 蓋板結構及其製作方法

Publications (2)

Publication Number Publication Date
CN104812226A CN104812226A (zh) 2015-07-29
CN104812226B true CN104812226B (zh) 2017-12-15

Family

ID=53680473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410177258.9A Active CN104812226B (zh) 2014-01-29 2014-04-29 盖板结构及其制作方法

Country Status (3)

Country Link
US (1) US9247632B2 (zh)
CN (1) CN104812226B (zh)
TW (1) TWI532424B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
CN106304662B (zh) * 2015-05-27 2019-06-11 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
JP7085328B2 (ja) * 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
CN112654129B (zh) * 2019-10-10 2021-11-16 庆鼎精密电子（淮安）有限公司 抗电磁干扰电路板及其制作方法
CN114975338B (zh) * 2021-02-19 2025-05-13 安阳师范学院 用于有源器件的衬底介质及其加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607566A (en) * 1989-06-23 1997-03-04 The Board Of Regents Of The University Of Michigan Batch deposition of polymeric ion sensor membranes
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
CN1684239A (zh) * 2004-04-15 2005-10-19 全懋精密科技股份有限公司 嵌入式芯片的电性连接端结构及其制法
CN1956635A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 增层电路板细线路的结构及其制作方法
CN101730396A (zh) * 2008-10-27 2010-06-09 欣兴电子股份有限公司 增加线路密度的增层电路板制造方法及其结构
CN102781207A (zh) * 2011-05-12 2012-11-14 旭德科技股份有限公司 盖板结构及其制作方法
US8502735B1 (en) * 2009-11-18 2013-08-06 Ball Aerospace & Technologies Corp. Antenna system with integrated circuit package integrated radiators

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221330B (en) 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607566A (en) * 1989-06-23 1997-03-04 The Board Of Regents Of The University Of Michigan Batch deposition of polymeric ion sensor membranes
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
CN1684239A (zh) * 2004-04-15 2005-10-19 全懋精密科技股份有限公司 嵌入式芯片的电性连接端结构及其制法
CN1956635A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 增层电路板细线路的结构及其制作方法
CN101730396A (zh) * 2008-10-27 2010-06-09 欣兴电子股份有限公司 增加线路密度的增层电路板制造方法及其结构
US8502735B1 (en) * 2009-11-18 2013-08-06 Ball Aerospace & Technologies Corp. Antenna system with integrated circuit package integrated radiators
CN102781207A (zh) * 2011-05-12 2012-11-14 旭德科技股份有限公司 盖板结构及其制作方法

Also Published As

Publication number Publication date
US20150216032A1 (en) 2015-07-30
US9247632B2 (en) 2016-01-26
TWI532424B (zh) 2016-05-01
TW201531198A (zh) 2015-08-01
CN104812226A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
US8432022B1 (en) Shielded embedded electronic component substrate fabrication method and structure
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
CN107424981A (zh) 电子电路模块以及其制造方法
CN104812226B (zh) 盖板结构及其制作方法
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
CN107393899B (zh) 芯片封装基板
US20150144384A1 (en) Packaging substrate and fabrication method thereof
TWI678952B (zh) 線路板結構及其製作方法
US9161454B2 (en) Electrical device package structure and method of fabricating the same
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
CN105722299B (zh) 中介基板及其制法
TW201722227A (zh) 屏蔽印刷電路板之製造方法
TWI530240B (zh) 電路板及其製作方法
TWI531291B (zh) 承載板及其製作方法
CN102781207B (zh) 盖板结构及其制作方法
TWI573506B (zh) 電路板的製作方法
US8510940B2 (en) Method of fabricating a multi-trace via substrate
US20150155250A1 (en) Semiconductor package and fabrication method thereof
CN101587842A (zh) 芯片封装载板及其制造方法
TWI637662B (zh) 電路板及其製作方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN101483971B (zh) 线路板及其制作方法
CN104125726B (zh) 印刷电路板的制作方法
KR20090011932A (ko) 패키지 기판 제조 방법
JP2025079784A (ja) 印刷回路基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant