[go: up one dir, main page]

TWI736541B - 形成金屬矽化物的方法 - Google Patents

形成金屬矽化物的方法 Download PDF

Info

Publication number
TWI736541B
TWI736541B TW105122166A TW105122166A TWI736541B TW I736541 B TWI736541 B TW I736541B TW 105122166 A TW105122166 A TW 105122166A TW 105122166 A TW105122166 A TW 105122166A TW I736541 B TWI736541 B TW I736541B
Authority
TW
Taiwan
Prior art keywords
metal
silicide
forming
interface layer
substrate
Prior art date
Application number
TW105122166A
Other languages
English (en)
Other versions
TW201714218A (zh
Inventor
雅各 赫夫曼 伍德魯夫
Original Assignee
荷蘭商Ａｓｍ Ｉｐ控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ控股公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ控股公司
Publication of TW201714218A publication Critical patent/TW201714218A/zh
Application granted granted Critical
Publication of TWI736541B publication Critical patent/TWI736541B/zh

Links

Images

Classifications

    • H10P14/414—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0215—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned selective metal deposition simultaneously on gate electrodes and the source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D64/0112—
    • H10P14/418—
    • H10P14/43—
    • H10P14/432—
    • H10W20/066—
    • H10W20/0698—
    • H10W20/033—
    • H10W20/047—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Silicon Compounds (AREA)

Abstract

本發明提供一種形成金屬矽化物之方法，所述方法可包括在基板之經暴露矽區上沈積界面層，其中所述界面層包括矽化物形成金屬及非矽化物形成元素。所述方法可包括在所述界面層上沈積金屬氧化物層，其中所述金屬氧化物層包括第二矽化物形成金屬。隨後可加熱所述基板以使用來自所述經暴露矽區之矽、所述界面層之所述第一矽化物形成金屬及所述金屬氧化物層之所述第二矽化物形成金屬在所述界面層之下形成所述金屬矽化物。

Description

形成金屬矽化物的方法
本發明大體上係關於半導體裝置製造領域，且更詳言之，係關於形成金屬矽化物之方法。
積體電路製造通常包括將電接觸設置於電路之各種特徵，諸如將電接觸設置於電晶體之源極、汲極及/或閘極。將可靠且電阻率較低之電接觸設置於此類特徵可增大裝置效能及/或增加產率。
在形成高級半導體裝置時，矽可轉化成金屬矽化物，例如以提供低電阻率接觸。存在於半導體裝置之閘極、源極及/或汲極結構中之矽的一部分可轉化成低電阻率金屬矽化物。由此一方面實現具有低體電阻率之導電通路，且另一方面確保良好接觸電阻。金屬矽化物可形成於平面及/或三維結構上，例如以提供低電阻率接觸。
在一些態樣中，形成金屬矽化物之方法可包括在基板之經暴露矽區上沈積界面層，所述界面層可包括第一矽化物形成金屬及非矽化物形成元素；在所述界面層上沈積金屬氧化物層，其中所述金屬氧化物層包含第 二矽化物形成金屬；及加熱所述基板以在所述界面層之下形成所述金屬矽化物。形成的金屬矽化物可包括來自所述經暴露矽區之矽以及來自所述界面層之第一矽化物形成金屬與來自所述金屬氧化物層之第二矽化物形成金屬。在一些實施例中，所述第一矽化物形成金屬不同於所述第二矽化物形成金屬。
在一些實施例中，所述第一矽化物形成金屬可包括鈷(Co)、鈦(Ti)或鉑(Pt)。在一些實施例中，所述非矽化物形成元素包括銻(Sb)、鍺(Ge)或錫(Sn)。
在一些實施例中，所述金屬氧化物層之第二矽化物形成金屬為鎳且所述金屬氧化物層為氧化鎳薄膜。在一些實施例中，所述金屬氧化物層可經還原以形成元素形式之第二矽化物形成金屬。
在一些實施例中，所述金屬氧化物層之第二矽化物形成金屬為鈷且所述金屬氧化物層為氧化鈷薄膜。
在一些實施例中，沈積所述界面層可包括多個循環之氣相沈積製程，所述多個循環中之每一循環包括使所述基板之表面交替地且依序地與具有第一矽化物形成金屬之第一氣相前驅物及具有非矽化物形成元素之第二氣相前驅物接觸，其中所述第一氣相前驅物可與所述第二氣相前驅物反應以形成所述界面層。在一些實施例中，所述第一氣相前驅物為金屬鹵化物。在一些實施例中，所述第二氣相前驅物為具有式Sb(SiMe3)3的含銻前驅物。
在一些實施例中，沈積所述界面層可包括多個超循環，每一超循環包括：第一子循環，其包括使基板暴露至含第一矽化物形成金屬之第一 氣相前驅物及第一還原劑；及第二子循環，其包括使基板暴露至含非矽化物形成元素之第二氣相前驅物及第二還原劑。在一些實施例中，第一氣相前驅物可包括鈷，且第一還原劑可包括氫氣及肼中之至少一者。在一些實施例中，第一氣相前驅物為tBu-AllylCo(CO)3。在一些實施例中，第二氣相前驅物可包括SbCl3，且第二還原劑可包括Sb(SiR1R2R3)3，其中R1、R2及R3為烷基。
在一些態樣中，形成金屬矽化物之方法可包括在基板之至少一個經暴露矽區上沈積界面層，其中沈積所述界面層可包括多個原子層沈積循環，所述多個原子層沈積循環各自包括：使所述經暴露矽區之表面與具有第一矽化物形成金屬之第一氣相前驅物接觸以在所述基板之表面上形成第一物質層；及使在所述基板之表面上的第一物質與具有非矽化物形成元素之第二氣相前驅物接觸；在所述界面層上沈積金屬氧化物層，其中所述金屬氧化物層包括第二矽化物形成金屬；及在所述界面層之下形成所述金屬矽化物。形成的金屬矽化物可包括所述至少一個經暴露矽區之矽、所述界面層之第一矽化物形成金屬及所述金屬氧化物層之第二矽化物形成金屬。
在一些實施例中，所述第二矽化物形成金屬為鎳。在一些實施例中，所述第二矽化物形成金屬為鈷。
在一些實施例中，所述第一矽化物形成金屬包括鈷(Co)、鈦(Ti)或鉑(Pt)。在一些實施例中，所述第一氣相前驅物包括金屬鹵化物。在一些實施例中，所述第一氣相前驅物包括金屬氯化物。在一些實施例中，所述第一氣相前驅物包括TiCl4或CoCl2。
在一些實施例中，所述第二氣相前驅物包括銻(Sb)、鍺(Ge)或錫 (Sn)。在一些實施例中，所述第二氣相前驅物具有式Sb(SiR1R2R3)3，其中R1、R2及R3為烷基。
出於概述本發明及所達成的優於先前技術之優勢的目的，本文描述某些目的及優勢。當然，應了解，未必所有該等目的或優勢均需根據任何特定實施例達成。因此，例如，熟習此項技術者將認識到，本發明可以一定方式體現或進行以便能達成或優化一種優勢或一組優勢，而不必達成其他目的或優勢。
所有該等實施例意欲在本文所揭示之本發明的範疇內。熟習此項技術者自以下參照附圖之詳細說明將易於了解該等及其他實施例，本發明不限於所揭示的任何特定實施例。
100、200、700:製程
102、104、106、108、110、112、202、204、206、208、210、212、 214、702、704、802、804、806、808、902、904、906、908:區塊
300、400:電晶體
305、405:界面層
310、410:閘電極
320、420:閘極介電質
330、430:源極區
340、440:汲極區
350、450:介電質側壁間隔物
355:場隔離區
360、460:金屬層
365、465:金屬氧化物層
370:金屬矽化物
380、480:基板
415:介電質蓋層
470:金屬矽化物層
490:隔離層
492:接觸通孔
500:電晶體
505:界面層
510:閘電極
520:閘極介電質
530:源極區
535:支柱
540:汲極區
560:金屬層
565:金屬氧化物層
570:金屬矽化物
590:隔離層
600:基板
610、620:界面層
630:NiO層
640:NiCoSi層
650:NiTiSi層
800、900:沈積循環
本發明之各種特徵、態樣及優勢係參照某些實施例之圖式描述，該等圖式擬說明某些實施例而非限製本發明。
圖1為根據一些實施例的用於形成金屬矽化物之示例性製程的流程圖。
圖2為根據一些實施例的用於形成金屬矽化物之另一示例性製程的流程圖。
圖3A至3C為平面型電晶體之一系列示意性截面圖，圖示了根據一些實施例進行的源極/汲極及閘極區之矽化。
圖4A至4C為具有在藉由厚層間介電質隔離之後形成之接觸的電晶體之一系列示意性截面圖，圖示了根據一些實施例進行的源極/汲極區之矽化。
圖5A至5C為三維電晶體之一系列示意性截面圖，圖示了根據一些實施例進行的源極/汲極區及垂直閘極側壁之矽化。
圖6A及6B為根據一些實施例之示例性膜疊層之示意圖，該等膜疊層對應於形成金屬矽化物之製程中的各個步驟。
圖7為根據一些實施例的用於形成界面層之示例性製程的流程圖。
圖8為根據一些實施例的用於形成CoSb界面層之示例性沈積循環的流程圖。
圖9為根據一些實施例的用於形成TiSb界面層之示例性沈積循環的流程圖。
圖10顯示沈積於空白晶圓上之TiSb的示例性沈積效能。
用於形成金屬矽化物(諸如共金屬矽化物(co-metal silicide))之方法可包括在基板上形成犧牲性界面層。所述界面層可在所述基板之經暴露矽區(exposed silicon region)上形成。在一些實施例中，所述界面層可包含一或多種矽化物形成金屬及一或多種非矽化物形成元素。如本文所使用，「矽化物形成金屬」係與基板之經暴露矽(exposed silicon)在本文所描述之一或多種矽化製程條件下反應形成金屬矽化物的金屬，且「非矽化物形成元素」係不與或實質上不與所述基板之經暴露矽在本文所描述之矽化製程條件下形成金屬矽化物的元素。在一些實施例中，如以下更詳細地描述，在隨後處理所述基板期間，界面層之矽化物形成金屬可遷移至經暴露矽區且與經暴露矽區之矽反應，以在界面層之下形成金屬矽化物。界面層 之矽化物形成金屬之實例可包括鈷(Co)、鈦(Ti)及鉑(Pt)中之一或多種。界面層之非矽化物形成元素的實例可包括銻(Sb)、鍺(Ge)及錫(Sn)中之一或多種。
在一些實施例中，隨後可將金屬氧化物層沈積在界面層上。所述金屬氧化物層可包含矽化物形成金屬，包括不同於所述界面層之矽化物形成金屬的至少一種矽化物形成金屬。金屬氧化物層之矽化物形成金屬的實例包括鎳(Ni)及鈷(Co)中之一或多種。接著可加熱所述基板以促進經暴露矽區之矽與金屬氧化物層及界面層之矽化物形成金屬之間的矽化反應，由此形成包含兩種或兩種以上不同金屬之金屬矽化物，包括共金屬矽化物。舉例而言，可加熱所述基板作為熱退火製程之一部分。在一些實施例中，沈積之金屬氧化物可經還原以提供一或多種矽化物形成金屬之元素形式。舉例而言，所述一或多種矽化物形成金屬之元素形式在隨後的矽化反應中可與基板之矽反應。在一些實施例中，還原所述金屬氧化物層及所述矽化反應可在單一製程中進行，諸如作為單一退火製程之一部分。在一些實施例中，還原所述金屬氧化物可在矽化反應步驟之前且以與所述矽化反應步驟不同之步驟中進行。
如本文所使用，為簡單及便利起見，根據本文所描述之一或多個製程形成的金屬矽化物之化學式可稱為ABSi。然而，熟習此項技術者應了解，表示膜中A：B：Si比率且排除雜質的金屬矽化物之實際化學式可表示為A1-xBxSiy，其中A可為來自金屬氧化物層之矽化物形成金屬，且其中B可為來自界面層之矽化物形成金屬。在一些實施例中，x可介於約0.05與約0.95之間，且y可介於約0.5與約2之間。在一些實施例中，矽化物中之金屬原子與Si原子之比率可為約1：1到約1：2。舉例而言，金屬矽化物中金屬 原子A及B一起與Si原子之比率可為約1：1到約1：2。在一些實施例中，A及/或B可為鈷(Co)、鉑(Pt)、鈦(Ti)、鋁(Al)或鉿(Hf)、鉺(Er)、鐿(Yb)、鏑(Dy)、鎢(W)、鉬(Mo)、鉭(Ta)、鈀(Pd)、鋯(Zr)、釔(Y)或釩(V)。
在一些實施例中，金屬氧化物層之至少一部分及/或金屬氧化物之一或多種元素金屬在矽化反應之後保留在基板上，包括保留在基板之經暴露矽部分上。舉例而言，金屬氧化物中一或多種未反應之元素金屬可保留在基板上，包括保留在基板之經暴露矽部分上。界面層之非矽化物形成元素在矽化反應步驟之後可保留在基板上，包括保留在基板之經暴露矽部分上。在一些實施例中，界面層之一或多種矽化物形成金屬之至少一部分，包括未反應之矽化物形成金屬在矽化反應之後保留在基板之經暴露矽區上。舉例而言，金屬矽化物可在界面層之下形成。
在一些實施例中，可在矽化物形成步驟之後清潔基板以移除任何殘留的界面層及/或金屬氧化物層，包括金屬氧化物層中任何未反應之金屬，而金屬矽化物保持完整。舉例而言，界面層之未反應之矽化物形成金屬及藉由還原金屬氧化物層形成的未反應之金屬，及界面層之非矽化物形成元素，可藉由後清潔製程移除。在一些實施例中，後清潔製程可包括金屬蝕刻製程。舉例而言，可將基板浸入濕蝕刻劑(例如稀HCl及/或HNO3水溶液，或食人魚溶液(piranha solution))中以自基板表面選擇性移除金屬氧化物層中任何未反應之金屬，及殘留界面層，包括界面層之未反應之矽化物形成金屬及界面層之非矽化物形成元素。
如本文所描述，在形成界面層之製程中，一或多種矽化物形成金屬可與一或多種非矽化物形成元素共沈積。在一些實施例中，使用包含一 或多種矽化物形成金屬之界面層可有利地允許使用另外的金屬形成金屬矽化物，而無需改用另外的金屬或金屬氧化物沈積製程。舉例而言，將一或多種矽化物形成金屬併入界面層中，而非沈積包含一或多種矽化物形成金屬之獨立金屬或金屬氧化物薄膜，可減少所述製程形成金屬矽化物之熱預算。在裝置製造製程中避免另外的熱預算可降低由後續沈積製程引起的對裝置特徵之非所期望之影響。在一些實施例中，在界面層中併入矽化物形成金屬可允許使用所述金屬形成金屬矽化物，其中所述金屬之氧化物將另外難以還原。在一些實施例中，在界面層中併入矽化物形成金屬可允許形成具有期望之熱穩定性的金屬矽化物，由此提供可靠性改善之裝置。舉例而言，使用包含一或多種矽化物形成金屬的界面層可促進形成包含超過一種類型金屬之金屬矽化物。在一些實施例中，此類包含超過一種類型金屬之金屬矽化物可展示相較於諸如與僅包含一種或更少金屬之矽化物有所改善之熱穩定性。在一些實施例中，包含具有超過一種金屬類型之金屬矽化物的電接觸可顯示諸如相對於包含具有較少金屬類型之金屬矽化物的電接觸有所改善之熱穩定性。
在一些實施例中，金屬矽化物可在三維結構上形成。舉例而言，對於某些半導體結構，諸如非平面型多閘極電晶體，諸如FinFET，除在閘極區、源極區及汲極區之頂部外，亦可能需要在垂直壁上形成矽化物。在其他半導體裝置中，在狹窄開口或溝槽中形成矽化物可能有益。在一些實施例中，可在基板表面上的一或多個三維結構上沈積本文所描述的一或多個保形界面層，由此可使用來自界面層之金屬在三維結構上形成金屬矽化物。舉例而言，可在三維結構上沈積保形界面層，且可在界面層上沈積保 形金屬氧化物層。基板隨後可經歷退火製程以便能使用來自界面層及金屬氧化物層之金屬以及來自經暴露矽區之矽在三維結構上形成金屬矽化物。舉例而言，可在三維結構之一或多個垂直表面上形成金屬矽化物。
在一些實施例中，用於形成界面層及金屬氧化物層之一或兩者的製程可包括原子層沈積(ALD)製程。在一些實施例中，用於形成界面層及金屬氧化物層之一或兩者的製程可包括化學氣相沈積(CVD)製程。原子層沈積(ALD)製程及/或化學氣相沈積(CVD)製程可用於在三維結構上形成保形層(conformal layer)。該些層在三維結構上的保形及/或均勻形成可在基板表面上之整個結構提供具有所期望之電阻率的金屬矽化物，例如減少基板表面上整個結構之電阻率的變化，由此使得使用所述金屬矽化物形成之電氣裝置具有均勻電性能。
金屬矽化物形成製程可以為一種自對準製程。自對準矽化(self-aligned silicidation)在此項技術中亦稱為「自對準矽化(salicidation)」且所得自對準之金屬化合物已稱為「自對準矽化物(salicide)」。在自對準製程中，僅在同時存在矽及矽化物形成金屬之情況下形成金屬矽化物。舉例而言，一部分界面層可以形成於基板之經暴露矽上且與之直接接觸。在自對準矽化製程中，金屬矽化物可僅在或基本上僅在與界面層直接接觸之經暴露矽區中形成。
在一些實施例中，可使用ALD製程在基板上形成含銻及鈷之界面層。在一些實施例中，界面層係形成於基板之經暴露矽區上。舉例而言，界面層係形成於基板之經暴露矽區上且與之直接接觸。金屬氧化物層可沈積於界面層上。舉例而言，金屬氧化物層可為氧化鎳(例如NiO)層，且氧化 鎳層可沈積於含銻及鈷之界面層上且與之直接接觸。在一些實施例中，可使用ALD製程沈積金屬氧化物層。接著基板可經歷矽化製程，以使用來自經暴露矽區之矽、來自氧化鎳層之鎳及來自界面層之鈷形成金屬矽化物。在一些實施例中，金屬氧化物層可經還原以形成元素金屬。舉例而言，氧化鎳層可經還原以形成元素鎳，且所述元素金屬與基板之矽反應形成金屬矽化物。在一些實施例中，還原金屬氧化物層及矽化製程可為單一製程，諸如單一退火製程。
界面層中之銻在矽化反應之後可保留在基板上，包括保留在基板之經暴露矽區上。在一些實施例中，界面層中未反應之鈷在矽化反應之後可保留在基板上。舉例而言，界面層之一部分鈷可保留在基板之經暴露矽區上。在一些實施例中，氧化鎳中未反應之元素鎳及/或未還原之氧化鎳在矽化反應之後可保留在基板上，包括保留在基板之經暴露矽區上。舉例而言，可在殘留界面層之下形成NiCoSi。
在一些實施例中，界面層包含銻及鈦且金屬氧化物層為氧化鎳層，由此形成NiTiSi。舉例而言，可在基板上沈積銻及鈦界面層，隨後在所述銻及鈦界面層上沈積氧化鎳層。基板可經歷矽化製程，由此可以使用來自經暴露矽區之矽、來自氧化鎳層之鎳及來自界面層之鈦形成NiTiSi。在一些實施例中，氧化鎳可經還原以形成元素鎳，由此元素鎳與矽在矽化反應期間反應。未反應之元素鎳及/或未還原之氧化鎳在矽化反應之後可保留在基板上。在一些實施例中，來自界面層之銻及未反應之鈦在矽化反應之後可保留在基板上。舉例而言，可在殘留界面層之下形成NiTiSi。
在一些實施例中，金屬氧化物層為氧化鈷(例如CoO)層且界面層 包含鉑。舉例而言，界面層可包含銻及鉑，由此形成CoPtSi。在一些實施例中，界面層包含銻及鎳，由此形成CoNiSi。在一些實施例中，界面層包含銻及鎢，由此形成CoWSi。在一些實施例中，形成包含鉑、鎳及鎢中一或多種之含鈷矽化物可允許形成具有期望之熱穩定性的含鈷矽化物。
圖1顯示根據一些實施例，用於形成金屬矽化物之示例性製程100。在一些實施例中，製程100包括自對準矽化製程。在區塊102中，提供包含一或多個經暴露矽區之基板。在一些實施例中，基板可在其上形成有三維結構。在一些實施例中，所述三維結構包含一或多個經暴露矽區。舉例而言，一或多個經暴露矽區可在基板之垂直表面上。
在區塊104中，可在基板上，包括在一或多個經暴露矽區上沈積包含一或多種非矽化物形成元素及一或多種矽化物形成金屬之界面層。在一些實施例中，界面層可沈積於一或多個經暴露矽區上且與所述經暴露矽區直接接觸。在一些實施例中，界面層可為配置用於防止或實質上防止下伏之經暴露矽區在基板之後續處理期間氧化的薄膜。合意地，界面層之沈積亦不會誘導下伏矽氧化。下伏矽之氧化可抑制金屬擴散且因此形成矽化物。在一些實施例中，界面層保護矽免於在隨後金屬氧化物沈積期間氧化，同時亦使金屬及/或矽迅速遷移跨過界面層與下伏矽之間之界面，無需過多能量注入。過多能量可諸如破壞積體電路結構，諸如電晶體接面。
在一些實施例中，一或多種非矽化物形成元素及一或多種矽化物形成金屬可共沈積。舉例而言，非矽化物形成元素及矽化物形成金屬可在同一沈積製程中沈積。如本文更詳細地描述，在一些實施例中，用於沈積界面層之製程可包括ALD製程及/或CVD製程。舉例而言，可沈積界面層 之一或多種矽化物形成金屬及一或多種非矽化物形成元素作為所述ALD製程之一部分，從而形成包含兩種或兩種以上金屬之界面層。舉例而言，可使用ALD製程及/或CVD製程在基板上之三維特徵上沈積保形界面層。在一些實施例中，界面層之厚度可為約1奈米(nm)至約15奈米。在一些實施例中，界面層之厚度可為約1nm至約15nm、約1nm至約10nm、約5nm至約15nm，或約1nm至約5nm。在一些實施例中，界面層之厚度可為約4nm至約15nm。在一些實施例中，界面層之厚度可基於待形成之矽化物之期望厚度選擇。在一些實施例中，所選擇的界面層之厚度可對下伏矽提供期望之保護作用，同時使矽及/或矽化物形成金屬在其內期望地擴散，從而展示期望之厚度均一性及/或為矽化物提供期望量之矽化物形成金屬。
在一些實施例中，界面層包含半金屬作為非矽化物形成元素。在一些實施例中，界面層包含銻(Sb)作為非矽化物形成元素。在一些實施例中，界面層包含錫(Sn)及/或鍺(Ge)作為非矽化物形成元素。在一些實施例中，界面層之一或多種矽化物形成金屬包含鈷(Co)。在一些實施例中，所述一或多種矽化物形成金屬包含鉑(Pt)、鈦(Ti)、鋁(Al)及/或鉿(Hf)。在一些實施例中，所述一或多種矽化物形成金屬可包含鉺(Er)、鐿(Yb)及鏑(Dy)中一或多種。在一些實施例中，所述一或多種矽化物形成金屬包含鎢(W)、鉬(Mo)、鉭(Ta)及/或鈀(Pd)。在一些實施例中，所述一或多種矽化物形成金屬包含鋯(Zr)、釔(Y)及/或釩(V)。在一些實施例中，所述一或多種非矽化物形成元素包含鉍(Bi)、銦(In)、鋅(Zn)及/或鉛(Pb)。
在區塊106中，在界面層上沈積金屬氧化物層。在一些實施例中，用於沈積金屬氧化物層之製程可包含ALD及/或CVD製程。舉例而言，可 使用ALD製程及/或CVD製程在基板上之三維特徵上沈積保形金屬氧化物層。如本文所描述，金屬氧化物層可包含一或多種矽化物形成金屬。在一些實施例中，金屬氧化物層為氧化鎳薄膜(例如，NiO薄膜)且金屬氧化物層之矽化物形成金屬為鎳。舉例而言，氧化鎳薄膜可沈積於界面層上且與界面層直接接觸。在一些實施例中，金屬氧化物層為氧化鈷薄膜(例如，CoO薄膜)且金屬氧化物層之矽化物形成金屬為鈷。舉例而言，氧化鈷薄膜可沈積於界面層上且與界面層直接接觸。金屬氧化物層之厚度可為約1nm至約20nm，包括約2nm至約5nm，或約5nm至約15nm。在一些實施例中，金屬氧化物層之厚度可為約1nm至約10nm。在一些實施例中，金屬氧化物層之厚度可基於所形成之矽化物之期望厚度選擇。在一些實施例中，金屬氧化物層之厚度可基於界面層之厚度；由金屬氧化物層提供之金屬的量，諸如在還原金屬氧化物層之後可用於形成矽化物之金屬量；及/或用於形成金屬矽化物之期望金屬量選擇。
在區塊108中，基板可經歷退火製程。在一些實施例中，退火製程允許形成金屬矽化物。舉例而言，退火製程之條件的選擇應使得由經暴露矽區之矽、金屬氧化物層之一或多種矽化物形成金屬及界面層之一或多種矽化物形成金屬形成金屬矽化物。舉例而言，可形成包含來自金屬氧化物層之金屬及來自界面層之金屬的金屬矽化物。在一些實施例中，退火製程經配置用於還原金屬氧化物層之金屬以形成元素金屬且由基板之經暴露矽區形成期望的金屬矽化物。舉例而言，區塊108中退火製程之條件的選擇應使得能實現金屬氧化物層之期望的還原，同時亦提供由金屬氧化物層形成之元素金屬、來自界面層之一或多種矽化物形成金屬之期望遷移，及/ 或來自經暴露矽區之矽的遷移。退火製程條件之選擇應使得能形成包含來自經暴露矽區之矽、由金屬氧化物層形成之一或多種元素金屬及界面層之一或多種矽化物形成金屬之期望的金屬矽化物。
在一些實施例中，退火製程可在等於或高於約250℃、等於或高於約300℃、等於或高於約350℃、等於或高於約400℃或甚至等於或高於約500℃之溫度下進行。在一些實施例中，退火製程可在適度地還原環境，諸如氫氣(H2)或氫氣及氮氣(合成氣體或H2/N2)中進行。在一些實施例中，還原及矽化可藉由在約550℃下於合成氣體(5% H2及95% N2)中退火諸如約2分鐘持續時間來誘導。
在一些實施例中，金屬氧化物層包含氧化鎳且界面層包含鈷(例如界面層可為CoSb薄膜)，由此藉由退火製程形成NiCoSi。舉例而言，CoSb界面層可沈積於基板上，包括沈積於基板之經暴露矽區上，且氧化鎳層可沈積於CoSb層上，由此當基板暴露於退火製程時，可由經暴露矽區之矽、CoSb層之鈷及氧化鎳層之鎳形成NiCoSi。在一些實施例中，金屬氧化物層包含氧化鎳且界面層包含鈦(例如界面層可為TiSb薄膜)，由此退火製程形成NiTiSi。在一些實施例中，金屬氧化物層包含氧化鎳且界面層包含鉑(例如界面層可為PtSb薄膜)，由此退火製程形成NiPtSi。如本文更詳細地描述，亦可由金屬氧化物及界面層組成物之其他組合形成其他金屬矽化物。
在區塊110中，基板可經歷後清潔製程。在一些實施例中，後清潔製程可經配置用於移除基板表面上任何殘留的界面層及/或金屬氧化物層。舉例而言，界面層之一或多種非矽化物形成元素可保留在基板上。在一些實施例中，界面層中未反應之矽化物形成金屬可保留在基板上，包括 保留在基板之經暴露矽區上。在一些實施例中，來自金屬氧化物層之金屬氧化物及/或元素金屬可保留在基板上，包括在經暴露矽區上的未反應之元素金屬。在矽化反應之後殘留的未反應之元素金屬可包括在基板中不可接近基板之經暴露矽區的區域上形成之元素金屬，且可在後清潔製程中移除。在一些實施例中，後清潔製程可配置用於移除任何殘留的金屬氧化物層、未反應之元素金屬(諸如金屬氧化物層中未反應之元素金屬)及/或任何殘留之界面層。在一些實施例中，後清潔製程可包括濕式金屬蝕刻。舉例而言，濕式金屬蝕刻可選擇性移除基板表面中未反應之金屬。在一些實施例中，濕式金屬蝕刻製程可包括將基板浸入稀HCl及/或HNO3水溶液，或食人魚溶液中，以選擇性蝕刻金屬。舉例而言，可對基板上之金屬，諸如鎳進行蝕刻，而不會或實質上不會對積體電路製造中所使用之矽、氧化矽及/或其他非金屬材料造成明顯影響。
在區塊112中，基板可視情況經歷另一退火製程。所述另一退火製程可降低區塊108中形成的金屬矽化物之電阻率。舉例而言，在區塊108中藉由矽化反應形成的高電阻率金屬矽化物相可經歷另一退火製程以形成較低電阻率的金屬矽化物相。
參看圖2，顯示出用於形成金屬矽化物之製程200的另一實例。圖2之製程200包括與圖1中之製程100類似之步驟，不過製程200包括的還原步驟不同於實現期望之矽化反應的步驟。參看區塊202，可提供包含一或多個經暴露矽區之基板。在區塊204中，可在基板上，包括在一或多個經暴露矽區上沈積包含一或多種非矽化物形成元素及一或多種矽化物形成金屬之界面層。在區塊206中，可在界面層上沈積金屬氧化物層。在一 些實施例中，區塊202之基板、區塊204中界面層之沈積及區塊206中金屬氧化物層之沈積可分別具有參照圖1中區塊102、區塊104及區塊106所描述的基板、金屬氧化物沈積及界面層沈積之一或多個特徵。舉例而言，可沈積保形金屬氧化物層及/或保形界面層。在一些實施例中，保形金屬氧化物層及/或保形界面層可使用ALD製程及/或CVD製程沈積。
在區塊208中，金屬氧化物層可經歷還原製程。如本文所描述，區塊208之還原製程不同於由基板之經暴露矽區形成期望的金屬矽化物之矽化物形成製程。在一些實施例中，還原製程之條件的選擇應使得金屬氧化物可經還原以提供期望的元素金屬，同時不會或實質上不會影響任何金屬矽化物之形成。在一些實施例中，還原製程使基板之經暴露矽區不會或基本上不會發生矽化。在一些實施例中，還原製程可使基板之經暴露矽區發生部分矽化，但經暴露矽區不會完全形成期望的矽化物。
在一些實施例中，相較於同時配置用於實現期望之矽化反應的還原製程，不同於並且獨立於用於實現矽化反應之製程的用於還原金屬氧化物之製程可在相對較低之溫度下進行。舉例而言，不同於矽化反應之還原製程，諸如區塊208之還原製程，可在介於室溫(例如約20℃至約25℃)與約300℃之間進行。在一些實施例中，不同於矽化反應之還原製程可在相對較強之還原劑存在下進行，諸如包括含氫電漿、氫自由基或氫原子之還原劑及反應性有機化合物，其含有至少一個選自醇(--OH)、醛(--CHO)及羧酸(--COOH)之群的官能基。
在區塊210中，基板可經歷矽化製程。由經暴露矽區以及金屬氧化物層與界面層之矽化物形成金屬形成期望之矽化物可在區塊210中實 現。在一些實施例中，區塊210之矽化製程包括針對已形成之金屬層、界面層之矽化物形成金屬與經暴露之矽之間的矽化反應定制的快速熱退火製程。在一些實施例中，區塊210中矽化物之形成可在高於區塊208之還原製程中所施加之溫度的溫度下進行。舉例而言，矽化製程可在高於約400℃之溫度下進行。
在區塊212中，基板可經歷後清潔製程，且在區塊214中，基板可經歷另一退火製程。區塊212之後清潔製程及區塊214之另一退火製程可分別具有圖1中區塊210及區塊212之後清潔製程及另一退火製程的一或多個特徵。
參看圖3A，顯示在界面層305形成之後的平面型電晶體300。界面層305可如以上關於圖1之區塊104或圖2之區塊204所描述來形成。界面層可由適於本文所描述之功能的膜，諸如含銻(Sb)膜，藉由ALD形成。電晶體300係在基板380內及其上形成且包括在閘極介電質320上之閘電極310。閘極介電質320覆蓋電晶體通道，所述通道夾在重摻雜之源極區330與汲極區340之間。閘電極310受介電質側壁間隔物350保護，該等間隔物可促進自對準源極/汲極摻雜以及部分自對準之接觸形成。亦示出使電晶體300與相鄰裝置電絕緣之場隔離區355(例如，淺溝槽隔離區)。
參看圖3B，顯示在金屬氧化物層365沈積後的電晶體300。如以上所論述，金屬氧化物，諸如氧化鎳(NiO)之ALD有利地形成保形層，使得同時在高點(例如在閘電極310上)及低點(例如在源極區330/汲極區340上)形成相同厚度之金屬氧化物層365。
參看圖3C，顯示在還原反應及矽化反應之後的電晶體300。如關 於圖1及圖2所論述，該等反應可在一個製程中或在不同製程中發生。金屬及矽易於遷移跨過由界面層305(圖3B)形成之界面，以在矽暴露於界面層沈積之區域處，例如在源極區330、汲極區340及閘電極310之上表面處形成金屬矽化物370。此外，在不可接近矽之區域中(例如在場隔離區355及介電質側壁間隔物350上)，金屬氧化物經還原成金屬層360。可容易地對未反應之金屬進行選擇性蝕刻，而不損害殘留金屬矽化物、矽及介電結構。
圖4A-4C說明在類似平面型電晶體400上之類似工序。與圖3A-圖3C類似之部件在圖4A-圖4C的400範圍以類似元件符號表示，例如圖4A-圖4C的界面層405類似於圖3A-圖3C的界面層305。圖3A-3C與圖4A-4C之間的差異在於，在圖4A-4C中，界面層405及金屬氧化物層465被設置在厚隔離層490上，穿過所述隔離層形成接觸通孔492以使接觸向源極區430及汲極區440開放。在所示佈置中，閘電極410在上表面上受介電質蓋層(dielectric cap)415保護。所屬領域的技術人員應理解，在積體電路之其他位置處，朝向閘電極之接觸開口可與圖4A之截面圖中所示之接觸通孔492同時開放。
隨著積體電路之尺寸按比例擴大，此類接觸通孔492之縱橫比(高度：寬度)不斷增高，使得難以在其中進行沈積。如本文所描述，界面層405及金屬氧化物層465經由ALD提供矽化反應之金屬有助於保形塗層，由此能在接觸通孔492之底部處提供足夠之金屬，而無需在較高區域進行過量沈積。由此提供對與金屬供應之較佳控制，且在矽化反應期間之過量矽消耗可得以避免。
圖4C顯示金屬氧化物還原及矽化反應之結果，其在源極區430/ 汲極區440之表面處留下金屬矽化物層470。在不接近矽之區域上，諸如在隔離層490之表面上留下金屬層460，所述金屬層接著可藉由選擇性金屬蝕刻移除，且接觸通孔492可用此項技術中已知之接觸插塞填充。
參看圖5A-5C，在三維電晶體之情形下說明根據本文所描述之方法進行的矽化反應。詳言之，圖5A顯示在由半導體材料構成的垂直延伸之支柱535之基底處具有源極區530的垂直電晶體500。源極區530橫向延伸至隔離層590中之接觸開口，在所述開口中，其經暴露以進行其表面之矽化反應。汲極區540在半導體支柱535之上端形成。閘極介電質520形成於支柱535之側壁表面上，將支柱535與閘電極510分開。閘電極510可形成例如作為側壁間隔物，包圍半導體支柱535。在所示實施例中，閘電極510包含矽(例如非晶形矽或多晶矽)且經暴露以在具有例如固體銻之界面層505沈積之前進行矽化。
參看圖5B，在沈積界面層505之後，沈積金屬氧化物層565。界面層505及金屬氧化物層565之ALD有利於在3D結構上之保形形成，且不僅能在源極區530及汲極區540暴露之水平表面上，且亦在閘電極510之垂直側壁上形成均一厚度。
參看圖5C，顯示金屬氧化物還原反應及矽化反應之結果。金屬矽化物570係在界面層及金屬氧化物層接近矽之區域中，特別是源極區530、汲極區540及閘電極510之經暴露表面形成。另外，由金屬氧化物形成之金屬層560係在不接近游離矽之表面上，諸如在隔離層590及閘極介電質520上。如以上所述，此過量或未反應之金屬層560可藉由在進一步處理之前進行選擇性金屬蝕刻容易地移除。
圖5A-5C說明在特別簡單的3D電晶體設計實例上進行的自對準矽化。在某些實施例中，三維電晶體可包括雙閘極場效電晶體(DG FET)及其他類型之多閘極FET，包括例如見於H.-S.P.Wong之IBM J.Res.& Dev.第46卷，第2/3號(2002)之FinFET，及例如見於J.Kavalieros之VLSI Technology Digest of Technical Papers，2006年6月，第62-63頁之三閘極FET，該等文獻各自以引用之方式併入本文中。
如Shifren等人於2008年6月24日提交的題目為「RAISED FACET-AND NON-FACET 3D SOURCE/DRAIN CONTACTS IN MOSFETS」之美國專利公開號2009/0315120(其揭示內容以引用之方式整體併入本文中)中所教示，特別適用於本文所教示之矽化技術的另一3D結構係升高的源極/汲極3D結構。Shifren等人教示包括垂直側壁的升高之源極/汲極結構，該等結構在不利用本文所教示之方法的情況下，將很難以自對準方式進行矽化。
圖6A及6B顯示根據一些實施例之示例性膜疊層之示意圖，該等膜疊層對應於形成金屬矽化物之製程中的各個步驟。儘管圖6A及6B之示意圖及對應說明提及分別在CoSb界面層及TiSb界面層上形成氧化鎳層，但應理解，參照圖6A及6B所描述之製程亦可適用於如本文所描述的其他金屬氧化物層及/或其他界面層。參看圖6A及6B，可提供矽基板600。在圖6A中，可在矽基板600上提供CoSb界面層610。CoSb界面層可形成於矽基板600上且與矽基板直接接觸。NiO層630可提供於界面層610上。在一些實施例中，NiO層630可提供於CoSb界面層610上且與其直接接觸。接著，可使膜疊層暴露於退火製程以還原NiO，從而形成元素鎳，且誘導 基板600之矽與由NiO層630形成之元素鎳及來自CoSb界面層610之鈷之間的矽化反應。舉例而言，退火製程可誘導元素鎳、鈷及矽擴散跨過界面層610與基板600之間的界面以及矽與元素鎳及鈷之間的矽化物反應。在一些實施例中，如本文所描述，用於還原NiO層630以形成元素鎳之製程可不同於且獨立於用於誘導元素鎳、鈷與矽之間之矽化物反應的後續矽化製程。
在一些實施例中，如圖6A中所示，NiO層630及CoSb界面層610之部分可在形成NiCoSi層640之後保留。舉例而言，可在殘留CoSb界面層610之下形成NiCoSi層640。在一些實施例中，任何殘留的NiO層630及CoSb界面層610均可在後清潔製程中移除。在一些實施例中，由NiO層630形成之元素鎳在矽化反應完成之後可保留在NiCoSi層640上且隨後可經移除，同時留下完整NiCoSi層640。
參看圖6B，在一些實施例中，可在矽基板600上形成TiSb界面層620而非CoSb界面層610。因此，可由基板600之矽、來自NiO層630之鎳及來自TiSb界面層620之Ti形成NiTiSi層650。舉例而言，TiSb界面層620可形成於矽基板600上且與其直接接觸。NiO層630可提供於例如TiSb界面層620上且與其直接接觸。接著，可使膜疊層暴露於退火製程以還原NiO，從而形成元素鎳，且誘導基板600之矽、由NiO層630形成之元素鎳及來自TiSb界面層620之鈦之間的矽化反應。退火製程可誘導元素鎳、鈦及矽擴散跨過TiSb界面層620與基板600之間的界面，以及矽、元素鎳及鈦之間之矽化反應，從而形成NiTiSi層650。在一些實施例中，如本文所描述，用於還原NiO層630以形成元素鎳之製程可不同於且獨立於 用於誘導元素鎳、鈦與矽之間之矽化物反應的矽化製程。
在一些實施例中，NiO層630及TiSb界面層620之部分可在形成NiTiSi層650之後保留。舉例而言，可在殘留TiSb界面層620之下形成NiTiSi層650。在一些實施例中，任何殘留的NiO層630及TiSb界面層620均可在後清潔製程中移除。在一些實施例中，由NiO層630形成之元素鎳可保留在NiTiSi層650上且隨後可經移除。
如本文所描述，在一些實施例中，金屬氧化物層及/或界面層可使用原子層沈積(ALD)製程沈積。使用ALD沈積之層可有利地允許在低溫下進行沈積，同時提供期望之保形性。提供良好保形性且使用低溫之製程有利於精確地控制矽化程度且能保持設計之電晶體接面深度，由此增加良率。
ALD型製程係基於前驅物化學物質之控制性自限性表面反應。藉由將前驅物交替且依序饋送至反應室中來避免氣相反應。氣相反應物係例如藉由在反應物脈衝之間自反應室中移除過量反應物及/或反應物副產物而在反應室中彼此分離。
在一些實施例中，使第一氣相前驅物與基板表面接觸。如本文所描述，基板表面可包含一或多個三維結構。第一前驅物可與三維結構之一或多個表面接觸，由此在三維結構上進行保形沈積。第一前驅物與基板接觸之條件較佳經選擇以使得僅第一前驅物之約一個單層以自限性方式吸附於基板表面上。在一些實施例中，通常在諸如氮氣或氬氣之惰性氣體的脈衝下自反應室沖洗過量之第一前驅物(若存在)。
在一些實施例中，基板與第二氣相前驅物接觸，所述第二氣相前驅物與吸附至基板表面之第一前驅物反應。如以上所提及，每個循環之每 一階段較佳為自限性的。在每一階段供應過量反應物以使易受影響之結構表面飽和。表面飽和確保反應物佔據所有可用反應位點(例如，受物理大小或「空間位阻」限制影響)且由此確保優良之階梯覆蓋。在一些佈置中，自限性行為之程度可例如藉由使反應物脈衝部分重疊以針對保形性權衡沈積速度(藉由允許一些CVD型反應)来調整。利用在時間及空間上充分分離之反應物的理想ALD條件提供近乎完美之自限性行為且由此使保形性最大，而且空間位阻使得每個循環產生不到一個分子層。限制性CVD反應結合自限性ALD反應可提高沈積速度。
表面反應之過量第二前驅物及氣態副產物較佳藉助於惰性氣體而自反應室中沖洗。重複脈衝及沖洗步驟，直至在基板上形成期望厚度之薄膜，且每個循环僅留下一個分子單層。
一些ALD製程可具有更複雜之工序，具有三個或更多個前驅物脈衝交替，其中每一前驅物提供元素至正在生長之膜。反應物亦可以其自身脈衝或以前驅物脈衝供應，以除去或吸收附著之配位體及/或游離副產物，而非將元素提供至膜。另外，並非所有循環均需相同。舉例而言，可藉由極少(例如每第五個循環)添加第三反應物脈衝，用第三元素摻雜二元膜，以便控制膜之化學計算量，且所述頻率在沈積期間可改變，以便對膜組成分級。
可使用之適合反應器的實例包括可商購之ALD設備，諸如獲自ASM America,Inc.(Phoenix,Ariz.)及ASM Europe B.V.(Almere,Netherlands)的F-120TM反應器、PulsarTM反應器及AdvanceTM 400系列反應器。除該等ALD反應器外，亦可使用能夠藉由ALD生長薄膜之許多其他種類之反應 器，包括裝備有適於脈衝前驅物之設備及構件的CVD反應器。在一些實施例中，使用流動型ALD反應器。較佳地，反應物在到達反應室之前保持分離，由此使前驅物之共用生產線減到最少。然而，其他佈置亦為可能的，諸如使用如2004年8月30日提交的題為「GAS MIXER AND MANIFOLD ASSEMBLY FOR ALD REACTOR」之美國專利號8,152,922及2001年4月16日提交的題為「METHOD AND APPARATUS OF GROWING A THIN FILM ONTO A SUBSTRATE」之美國專利號7,105,054中所描述的預反應室，各案揭示內容以引用之方式併入本文中。
在一些實施例中，界面層及金屬氧化物層可視情況在連接至群集工具之反應器或反應空間中進行。在群集工具中，由於每個反應空間專用於一種類型之製程，故每個模組中反應空間之溫度可保持恆定，與基板在每次操作之前加熱至製程溫度之反應器相比較，此改良了產出率。
獨立反應器(stand-alone reactor)可裝備有裝載鎖。在該情形中，不必在每次操作之間冷卻反應空間。
可將基板裝載至反應室中且一般在較低壓力下加熱至適合沈積溫度。沈積溫度保持低於前驅物之熱分解溫度，但高到足以避免反應物冷凝且為所期望之表面反應提供活化能之程度。當然，任何給定ALD反應之適當溫度範圍將取決於所涉及之表面終止及反應物種類。
界面層
如本文所描述，界面層可配置用於防止或實質上防止下伏矽之氧化。界面層之厚度應使得可在基板之後續處理期間，避免下伏矽發生不期望之氧化，同時允許矽化物形成金屬在其內擴散。在一些實施例中，界面 層之厚度可為約1奈米(nm)至約15nm。舉例而言，界面層之厚度可為約1nm至約5nm。在一些實施例中，界面層之厚度可基於金屬氧化物層之組成及/或界面層之組成選擇。
如本文所描述，界面層可包含一或多種矽化物形成金屬及一或多種非矽化物形成元素。舉例而言，在一些實施例中，界面層之非矽化物形成元素包含銻(Sb)、鍺(Ge)及錫(Sn)中之一或多種。在一些實施例中，界面層之矽化物形成金屬包含鈷(Co)、鉑(Pt)、鈦(Ti)、鋁(Al)及鉿(Hf)中之一或多種。在一些實施例中，矽化物形成金屬可包含鉺(Er)、鐿(Yb)及鏑(Dy)中之一或多種。舉例而言，界面層可為CoSb層。在一些實施例中，界面層可為TiSb、AlSb及/或HfSb層。
在一些實施例中，用於沈積界面層之製程可包括原子層沈積(ALD)製程。在一些實施例中，用於形成界面層之ALD製程包括多個沈積循環，其中所述多個循環中之一或多個包括使基板交替並且依序暴露於用於形成界面層之氣相前驅物。舉例而言，ALD製程之沈積循環可包括使基板交替且依序與第一氣相前驅物及第二氣相前驅物接觸。在一些實施例中，第一氣相前驅物包含矽化物形成金屬且第二氣相前驅物包含非矽化物形成元素。
在一些實施例中，用於沈積界面層之製程可包括化學氣相沈積(CVD)製程。CVD製程之前驅物及/或製程條件可由所屬領域技術人員選擇以提供包含期望特徵之界面層。在一些實施例中，用於沈積含Ge界面層之CVD製程可使用鍺烷及/或乙鍺烷，以及氫氣(H2)在高於約300℃或高於約400℃之製程溫度下進行。
圖7為根據一些實施例，用於在反應室中在基板上形成界面層之製程700的流程圖。在區塊702中，基板之經暴露矽區可與包含矽化物形成金屬之第一氣相前驅物接觸。舉例而言，包含矽化物形成金屬之第一氣相前驅物可與基板表面接觸以使第一物質吸附至所述表面上。在一些實施例中，第一物質可與第一氣相前驅物相同，或可在吸附步驟中，諸如藉由失去一或多個配位基而改變。在一些實施例中，使基板與第一氣相前驅物接觸包括將包含第一氣相前驅物之第一反應物脈衝供應至反應室中。在區塊704中，基板上之第一物質可與包含非矽化物形成元素之第二氣相前驅物接觸。舉例而言，吸附至基板表面上之第一物質可與第二氣相前驅物接觸以使第二氣相前驅物可與第一物質反應，從而至多形成界面層單層。在一些實施例中，歸因於例如物理大小及/或空間位阻限制，形成不到一個界面層單層。在一些實施例中，使基板上之第一物質與第二氣相前驅物接觸包括將包含第二氣相前驅物之第二反應物脈衝供應至反應室中。如本文所論述，在一些實施例中，界面層可為CoSb薄膜。在一些實施例中，第一氣相前驅物可包括含鈷前驅物且第二氣相前驅物可包括含銻前驅物。在一些實施例中，第一氣相前驅物可包括含鈦前驅物且第二氣相前驅物可包括含銻前驅物，由此可形成TiSb薄膜。
第一反應物脈衝及/或第二反應物脈衝可包含載氣，諸如惰性氣體。在一些實施例中，惰性氣體可包含氮氣及/或稀有氣體，諸如氬氣。
在一些實施例中，一或多個反應物脈衝之後可為使基板不暴露於氣相前驅物之時間間隔，諸如不將第一前驅物及所述前驅物主動供應至反應室中之時間間隔。所述時間間隔可包括沖洗步驟及/或將基板運送至不含 或基本上不含反應物之空間中。舉例而言，可首先將基板運送至不含或基本上不含反應物之空間且接著可沖洗反應室中任何過量反應物及/或反應副產物。在一些實施例中，多個反應物脈衝中之每一反應物脈衝之後可為沖洗步驟及/或將基板運送至不含或基本上不含反應物之基板。沖洗步驟可配置用於自反應室移除一或多種過量反應物及/或反應副產物。舉例而言，沖洗步驟可包括使一或多種沖洗氣體流過反應室，及/或排空反應室以移除或基本上移除過量反應物及/或反應副產物(例如，藉由對反應室抽真空)。在一些實施例中，沖洗氣體包含惰性氣體。在一些實施例中，沖洗氣體包含氮氣。在一些實施例中，沖洗氣體包含稀有氣體。在一些實施例中，沖洗氣體包含氬氣。
在一些實施例中，反應物脈衝之後可中止一或多種氣相前驅物流入反應室中，同時繼續載氣流動。舉例而言，沖洗步驟可包括繼續載氣流動(例如以相同或不同流速，諸如比反應物脈衝期間高的流速)，以便自反應室移除過量反應物及/或反應副產物。在一些實施例中，沖洗步驟可包括使包含兩種或兩種以上氣體之混合物的載氣中之至少一種組分繼續流動，以自反應室移除過量反應物。在一些實施例中，用於沈積界面層之製程可包括使載氣，或多組分載氣之一或多種組分不斷地流動，同時以交替且依序之時間間隔脈衝第一氣相前驅物及第二氣相前驅物。
第一反應物脈衝或第二反應物脈衝持續時間之選擇應將期望量之第一前驅物或第二前驅物提供至反應室中。在一些實施例中，反應物脈衝之持續時間可為約0.1秒(s)至約10秒，包括約0.1秒至約5秒。舉例而言，反應物脈衝之持續時間可為約2s。
在一些實施例中，反應物脈衝之間之時間間隔可為約0.05秒(s)至約20秒，包括約1秒至約15秒、約1秒至約10秒，或約1秒至約2秒。在一些實施例中，時間間隔可為約5秒。在一些實施例中，時間間隔包括用於自反應室移除過量反應物及/或反應副產物之沖洗步驟。在一些實施例中，時間間隔包括將基板運送至不含或實質上不含反應物之空間。舉例而言，時間間隔可包括將基板運送至不含或實質上不含反應物之空間，且沖洗步驟之持續時間為約0.5秒至約15秒，包括約1秒至約10秒。舉例而言，沖洗步驟之持續時間可為約5秒。在一些實施例中，沖洗步驟之持續時間可為約1秒。
在一些實施例中，反應物脈衝之持續時間及/或反應物脈衝之間之時間間隔(包括例如沖洗步驟之持續時間)可基於上面沈積界面層之基板之表面積、上面沈積界面層之三維(3-D)結構的縱橫比及/或反應室之配置選擇。舉例而言，對於在較大表面積、縱橫比增加之3-D結構、具有複雜表面形態之表面上沈積界面層及/或對於在分批式反應器中進行沈積，反應物脈衝及/或反應物脈衝之間之時間間隔可具有增加之持續時間。在一些實施例中，增加反應物脈衝持續時間及/或反應物脈衝之間之時間間隔係針對在超高縱橫比特徵，包括例如具有約40：1及更高，包括約80：1及更高縱橫比之特徵上沈積來選擇。
在一些實施例中，在沈積界面層期間，基板溫度可為至多約500℃。在一些實施例中，基板溫度可為約100℃至約500℃，約200℃至約500℃，或約200℃至約400℃。在一些實施例中，在沈積界面層期間，基板溫度低於約250℃、低於約200℃或低於約150℃。
反應室之壓力可取決於用於沈積之反應器而變化極大。典型地，反應器壓力低於標準環境壓力。在一些實施例中，反應空間中之壓力較佳為約0.5毫巴(mbar)至約20毫巴，更佳為約1毫巴至約10毫巴。
圖8為根據一些實施例，用於在反應室中在基板上形成CoSb界面層之沈積循環800的流程圖。用於形成CoSb界面層之製程可包括使基板表面交替且依序與含銻氣相前驅物及含鈷氣相前驅物接觸。
在區塊802中，基板之經暴露矽區可與含鈷氣相前驅物接觸。舉例而言，可將包括含鈷氣相前驅物之第一反應物脈衝提供至反應室中，以使含鈷氣相前驅物能吸附至基板表面上並僅形成約單一分子層。在區塊804中，可自反應室移除過量之含鈷氣相前驅物。在區塊806中，基板上之含鈷物質可與含銻氣相前驅物接觸。可將包括含銻氣相前驅物之第二反應物脈衝提供至反應室中，以使含銻前驅物可與吸附於基板上之含鈷物質反應，形成CoSb。在區塊808中，可自反應室移除過量之含銻前驅物及/或反應副產物。
可重複沈積循環800，直至形成期望厚度之CoSb界面薄膜。在一些實施例中，在金屬氧化物沈積之前，形成約10埃(Å)至約2000埃，較佳約20埃至約60埃之CoSb薄膜以用作界面層。
圖9為根據一些實施例，用於在反應室中在基板上形成TiSb界面層之沈積循環900的流程圖。用於形成TiSb界面層之製程可包括使基板表面交替且依序與含銻氣相前驅物及含鈦氣相前驅物接觸。在區塊902中，基板之經暴露矽區可與含鈦氣相前驅物接觸。舉例而言，可將含鈦氣相前驅物，諸如包括含鈦氣相前驅物之第一反應物脈衝提供至反應室中。含鈦 氣相物質可吸附至基板表面上且僅形成約單一分子層。在區塊904中，可自反應室移除過量之含鈦氣相前驅物。在區塊906中，基板上之含鈦物質可與含銻氣相前驅物接觸。舉例而言，可將包括含銻氣相前驅物之第二反應物脈衝提供至反應室中，以使含銻前驅物與吸附於基板上之含鈦物質反應，形成TiSb。在區塊908中，可自反應室移除過量之含銻氣相前驅物及/或反應副產物。
可重複沈積循環900，直至形成期望厚度之TiSb界面薄膜。在一些實施例中，在金屬氧化物沈積之前，形成約10埃(Å)至約2000埃，較佳約20埃至約60埃之TiSb薄膜以用作界面層。
儘管圖8所示之沈積循環800以提供含鈷前驅物起始，且圖9之沈積900以提供含鈦前驅物起始，但在其他實施例中，沈積循環可以提供含銻前驅物起始。
在一些實施例中，包含矽化物形成金屬之氣相前驅物包含金屬鹵化物，諸如氯化物。舉例而言，金屬鹵化物可為鹵化鈷、鹵化鉬、鹵化鉭或鹵化鎢。在一些實施例中，用於形成界面層之含鉬氣相前驅物包含MoCl5。在一些實施例中，含鉭氣相前驅物包含TaCl5。在一些實施例中，含鎢氣相前驅物包含WF6。在一些實施例中，含鈷氣相前驅物具有式CoX2，其中X為鹵族元素。舉例而言，Co源為CoCl2、CoBr2、CoF2或CoI2。更佳Co源為CoCl2。在一些實施例中，含鈦氣相前驅物可具有式TiX4，其中X為鹵族元素。舉例而言，Ti源為TiCl4、TiBr4、TiF4或TiI4。更佳Ti源為TiCl4。
在一些實施例中，含銻氣相前驅物可具有式Sb(SiR1R2R3)3，其中 R1、R2及R3為包含一或多個碳原子之烷基。R1、R2及R3烷基可基於期望之前驅物物理特性，諸如揮發性、蒸氣壓、毒性等進行選擇。在一些實施例中，含銻氣相前驅物為Sb(SiEt3)3或Sb(SiMe3)3。在一些實施例中，含銻氣相前驅物可為鹵化物。舉例而言，所述前驅物可為SbCl3。在一些實施例中，含鍺氣相前驅物可包含鍺烷、鍺醇鹽、肆(二甲基胺基)鍺(TDMAGe)及/或鹵化鍺。在一些實施例中，鹵化鍺可為GeCl4。在一些實施例中，含錫氣相前驅物可包含錫烷、錫醇鹽、鹵化錫及/或肆(二甲基胺基)錫(TDMAGe)。
在一些實施例中，用於形成CoSb界面層之ALD製程中的含鈷氣相前驅物為CoCl2且含銻氣相前驅物為參(三甲基矽烷基)銻Sb(SiMe3)3。在一些實施例中，用於形成TiSb界面層之ALD製程中的含鈦氣相前驅物為TiCl4且含銻氣相前驅物為參(三甲基矽烷基)銻Sb(SiMe3)3。
在一些實施例中，界面層可使用ALD製程沈積，其包括使基板交替且依序與多種反應物接觸。在一些實施例中，矽化物形成金屬可藉由使用兩種反應物之沈積循環併入該層中，且非矽化物形成元素可藉由使用兩種反應物之沈積循環併入該層中。舉例而言，可藉由使基板交替且依序暴露於包含矽化物形成金屬之前驅物及第一還原劑，將矽化物形成金屬引入正在生長之層中。在一些實施例中，可藉由使基板交替且依序暴露於包含非矽化物形成元素之前驅物及第二還原劑，引入非矽化物形成元素。舉例而言，用於沈積界面層之ALD製程可包含超循環，所述超循環包括用於引入矽化物形成金屬之一或多個沈積子循環，繼之以用於引入非矽化物形成元素之一或多個沈積子循環，或反之亦然。在一些實施例中，用於引入矽化物形成金屬之子循環包括使基板暴露於包含矽化物形成金屬之前驅物 及第一還原劑。在一些實施例中，用於引入非矽化物形成元素之子循環包括使基板暴露於包含非矽化物形成元素之前驅物及第二還原劑。在一些實施例中，在進行用於引入非矽化物形成元素之一或多個子循環之前，可將用於引入矽化物形成金屬之子循環重複多次，或反之亦然。在一些實施例中，超循環製程中每一子循環之數目可經調整以提供包含期望特徵之界面層。在一些實施例中，所述超循環可重複多次，以沈積包含期望厚度之界面層。
在一些實施例中，用於將鈷引入界面層中之子循環可包括使基板暴露於第三丁基烯丙基三羰基鈷(tBu-AllylCo(CO)3)及包含氫氣及/或肼之還原劑。在一些實施例中，用於引入鈦、鉭或鎢之子循環可包括使基板暴露於金屬鹵化物及包含氫氣及/或肼之還原劑。舉例而言，金屬鹵化物可為MoCl5、TaCl5或WF6。在一些實施例中，用於引入鎢之子循環可包括使基板暴露於WF6及二矽烷。在一些實施例中，用於將銻引入界面層中之子循環可包括使基板暴露於烷基矽烷基銻及SbCl3。在一些實施例中，烷基矽烷基銻可具有式Sb(SiR1R2R3)3，其中R1、R2及R3為包含一或多個碳原子之烷基。R1、R2及R3烷基可基於期望之前驅物物理特性，諸如揮發性、蒸氣壓、毒性等進行選擇。在一些實施例中，烷基矽烷基銻為Sb(SiEt3)3或Sb(SiMe3)3。
圖10顯示在約100℃基板溫度下於空白晶圓上沈積TiSb之沈積效能的實例。晶圓圖顯示整個晶圓之厚度，以埃(Å)表示。TiSb膜係使用包含TiCl4及Sb(SiMe3)3之ALD製程沈積。圖10中所示量測值係在200個沈積循環之後取得。沈積製程展示約2Å/循環之平均沈積速率，且沈積之TiSb 膜展示約1.9之折射率。如圖10中所示，在200個沈積循環之後，TiSb膜之平均厚度為約391.78Å，且同時展示1-σ均勻性為約4.77%。
金屬氧化物之ALD
在一些實施例中，可將金屬氧化物薄膜沈積在界面層上。如本文所描述，金屬氧化物層可包含矽化物形成金屬。根據一些實施例，藉由氣相沈積製程，諸如藉由ALD型製程在界面層上形成金屬氧化物薄膜，所述製程包括多個脈衝循環，每個循環包括：將汽化之金屬前驅物脈衝添加至反應室中以在基板上至多形成所述金屬前驅物之分子單層，沖洗反應室以移除過量金屬前驅物及反應副產物(若存在)，將包含氧源之第二反應物脈衝提供至基板上，沖洗反應室以移除過量第二反應物及在基板第一表面上之金屬前驅物層與第二反應物之間之反應中形成的任何氣態副產物，及重複脈衝及沖洗步驟，直至形成期望厚度之金屬氧化物薄膜。
金屬氧化物薄膜典型地包含多個單一金屬氧化物單層。然而，在其他實施例中，最終金屬結構可包含兩種或兩種以上不同的金屬氧化物。舉例而言，生長可以沈積第一金屬氧化物起始且以沈積第二金屬氧化物結束。在其他實施例中，可交替沈積金屬氧化物層。
金屬氧化物較佳係選自由以下組成之群：Ni、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Co、Cu、Fe、Ru、Ir、Rh、Pd及Pt氧化物且在一些情形中，其可為導電的，諸如在IrO2或RuO2情形中。在一些實施例中，金屬氧化物薄膜為氧化鎳薄膜，諸如NiO。在一些實施例中，金屬氧化物 薄膜為氧化鈷薄膜，諸如CoO。
適合金屬前驅物可由所屬領域技術人員選擇。一般而言，金屬結合至或配位至氧、氮、碳或其組合之金屬化合物較佳。在一些實施例中，金屬前驅物為有機化合物。更佳使用β-二酮、β-二酮亞胺根合化合物、脒化合物、胺基醇鹽、酮亞胺或環戊二烯基化合物，或其衍生物。在一些實施例中，使用X(acac)y或X(thd)y化合物，其中X為金屬，y一般(但非必需)介於2與3之間且thd為2,2,6,6-四甲基-3,5-庚二酮酸根合(2,2,6,6-tetramethyl-3,5-heptanedionato)。
在一些實施例中，用於沈積氧化鈷之金屬前驅物可包括以下一或多種：雙(2,2,6,6-四甲基-3,5-庚二酮酸根合)鈷(II)(Co(thd)2)、雙(環戊二烯基)鈷(II)(Co(Cp)2)及第三丁基烯丙基三羰基鈷(tBu-AllylCo(CO)3)。在一些實施例中，氧化鈷可藉由交替且依序脈衝Co前驅物及氧源，如水、臭氧、氧電漿、氧自由基或氧原子來沈積。
適於沈積氧化鎳之β-酮二亞胺根合(例如Ni(pda)2)化合物的一些實例於2009年2月2日提交的題目為「NEW METAL PRECURSORS CONTAINING BETA-DIKETIMINATO LIGANDS」之美國專利公開號2009-0197411中提及，該案揭示內容以引用之方式整體併入本文中。適合脒化合物(例如Ni(iPr-AMD)2)之一些實例於2003年11月14日提交的題為「ATOMIC LAYER DEPOSITION USING METAL AMIDINATES」之美國專利公開號2006-0141155中提及，該案揭示內容以引用之方式整體併入本文中。適合胺基醇鹽化合物之一些實例於2005年4月7日提交的題為「VOLATILE NICKEL AMINOALKOXIDE COMPLEX AND DEPOSITION OF NICKEL THIN FILM USING SAME」之美國專利公開號2008-0171890中提及，該案揭示內容以引用之方式整體併入本文中。
當沈積氧化鎳薄膜時，較佳金屬前驅物可選自由以下組成之群：β-二酮鎳化合物、β-二酮亞胺根合鎳化合物、脒基鎳化合物、環戊二烯基鎳化合物、羰基鎳化合物及其組合。鎳前驅物亦可包含一或多種鹵化物配位體。在較佳實施例中，所述前驅物為β-二酮亞胺根合鎳化合物，諸如雙(4-N-乙基胺基-3-戊烯-2-N-乙基亞胺根合)鎳(II)[Ni(EtN-EtN-pent)2]；酮亞胺根合鎳，諸如雙(3Z)-4-正丁基胺基-戊-3-烯-2-酮-鎳(II)；脒基鎳化合物，諸如甲基環戊二烯基-異丙基乙脒鎳(II)；β-二酮鎳化合物，諸如Ni(acac)2,Ni(thd)2；或環戊二烯基鎳化合物，諸如Ni(cp)2、Ni(Mecp)2、Ni(Etcp)2或其衍生物，諸如甲基環戊二烯基-異丙基乙脒鎳(II)。在更佳實施例中，前驅物為雙(4-N-乙基胺基-3-戊烯-2-N-乙基亞胺根合)鎳(II)。
在一些實施例中，氧化鎳，較佳NiO，係藉由交替且依序脈衝Ni前驅物及氧源，如水、臭氧、氧電漿、氧自由基或氧原子來沈積。Ni前驅物較佳包含β-二酮或β-二酮亞胺根合化合物，且更佳為Ni(acac)2。在一些實施例中，Ni前驅物具有至少一個Ni-N鍵。反應溫度較佳低於約300℃，更佳低於約200℃。在一些實施例中，反應溫度可在約60℃至約150℃範圍內，例如在Ni(cp)2情形中。
在ALD型製程中採用之金屬前驅物可在標準條件(室溫及大氣壓)下為固體、液體或氣體物質，只要所述金屬前驅物在導入反應室中並與基板表面接觸之前為氣相即可。將氣化前驅物「脈衝」添加至基板上意味著，將前驅物蒸氣導入該室中，保持有限時間段。典型地，脈衝時間為約0.05 至約10秒。然而，取決於基板類型及其表面積，脈衝時間可能甚至高於10秒。
較佳地，對於在單一晶圓ALD反應器中之300mm晶圓，使金屬前驅物脈衝約0.05至約10秒，更佳約0.1至約5秒且最佳約0.3至約3.0秒。含氧前驅物較佳脈衝約0.05至約10秒，更佳約0.1至約5秒，最佳約0.2至約3.0秒。然而，在一些情形中，脈衝時間可為約數分鐘。所屬領域技術人員易於基於特定情況確定最佳脈衝時間。
金屬前驅物之質量流率可由所屬領域技術人員決定。在一個實施例中，對於在300mm晶圓上進行沈積，金屬前驅物之流動速率較佳介於約1標準立方公分/分鐘(sccm)與約1000標準立方公分/分鐘之間，但不限於此。金屬前驅物之質量流率通常低於氧源之質量流率，其通常(但不限於)介於約10sccm與10000sccm之間，更佳介於約100sccm至約2000sccm之間且最佳介於約100sccm至約1000sccm之間。
反應室中之壓力典型地為約0.01毫巴(mbar)至約20毫巴，更佳為約1毫巴至約10毫巴。然而，在一些情形中，壓力會高於或低於此範圍，此可由所屬領域技術人員容易地確定。
氧源可為含氧氣體脈衝且可為氧氣與諸如氮氣或氬氣之無活性氣體的混合物。在一些實施例中，氧源可為含分子氧之氣體脈衝。氧源氣體之較佳氧含量為約10%至約25%。因此，一種氧源可為空氣。在一些實施例中，氧源為分子氧。在一些實施例中，氧源包含活性氧物質或激發氧物質。在一些實施例中，氧源包含臭氧。氧源可為純臭氧，或為臭氧、分子氧及另一氣體，例如無活性氣體，諸如氮氣或氬氣之混合物。臭氧可由 臭氧發生器產生且最佳藉助於某種惰性氣體，諸如氮氣，或藉助於氧氣將其引入反應空間中。在一些實施例中，提供的臭氧之濃度為約5vol%至約40vol%，且較佳為約15vol%至約25vol%。在一些實施例中，氧源為氧電漿。
如以上所提及，金屬氧化物ALD製程典型地包括交替脈衝金屬前驅物及包含氧源之反應物。氧源脈衝可例如藉由將臭氧或臭氧與另一氣體之混合物脈衝添加至反應室中來提供。在其他實施例中，臭氧係在反應器內部，例如藉由引導含氧氣體通過電弧來形成。在其他實施例中，含氧電漿係在反應器中形成。在一些實施例中，電漿可在基板頂部上或緊密鄰近基板就地形成。在其他實施例中，電漿係在反應室上游的遠程電漿發生器(remote plasma generator)中形成且電漿產物經導引至反應室中以接觸基板。所屬領域技術人員應理解，在遠程電漿之情形中，通向基板之路徑可經優化以在到達基板之前使電中性物質最多且使離子殘存物最少。
在開始膜沈積之前，典型地將基板加熱至適合生長溫度。較佳地，金屬薄膜之生長溫度低於約400℃，更佳低於約350℃且甚至更佳低於約200℃。較佳沈積溫度可取決於多種因素而變化，諸如且不限於，反應物前驅物、壓力、流動速率、反應器之佈置及基板之組成(包括其上欲沈積之物質之性質)。具體生長溫度可由所屬領域技術人員使用常規實驗選擇。
處理時間取決於欲製造之層的厚度及膜之生長速率。在ALD中，薄膜之生長速率係根據每一循環之厚度增加確定。一個循環由前驅物之脈衝及沖洗步驟組成，且一個循環之持續時間典型地介於約0.2與約30秒之間，更佳介於約1與約10秒之間，但在一些情形中，例如當存在較大表面 積及體積時，其可為約數分鐘或更長時間。
金屬氧化物，諸如氧化鎳係藉由ALD在界面層上沈積以形成厚度介於約1nm與約200nm之間，較佳介於約3nm與約100nm之間的保形薄膜。如以上所描述，在一些實施例中，金屬氧化物係保形地沈積於垂直及水平表面上。儘管針對NiO沈積進行描述，但所述方法可易於作調整以沈積其他金屬氧化物。如先前所論述，金屬氧化物沈積係在維持在低於約300℃，更佳低於約250℃且甚至更佳低於約200℃以及介於約0.01mbar與約20mbar之間，更佳介於約1mbar與約10mbar之間的反應空間中發生。在某些實施例中，藉由ALD進行沈積包括使基板與氣相金屬源化學物質及氣相氧源化學物質接觸。此可依序藉由將金屬源化學物質或氧源化學物質在另一者之前脈衝添加至反應空間中來進行。在某些實施例中，沖洗氣體可在金屬源化學物質與氧源化學物質之依序脈衝之間引入反應空間中，以幫助自反應空間移除過量反應物及反應副產物(若存在)。在某些實施例中，沖洗可藉助於真空泵發生。在其他實施例中，若使用惰性載氣幫助金屬或氧源化學物質之流動，則惰性氣體亦可充當沖洗氣體。
金屬源化學物質可包含Ni、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Co、Cu、Fe、Ru、Ir、Rh、Pd及Pt。氧源化學物質可選自O2、H2O、O3、氧電漿、氧自由基或氧原子，或反應性氧氣。由於藉由ALD沈積金屬氧化物，金屬氧化物在至少一個位置，但較佳在多個區域與界面層直接接觸，且由此界面層防止下伏矽直接暴露於金屬氧化物沈積之氧化環境。
金屬氧化物之ALD方法亦揭示於Utriainen等人之「Studies of metallic thin film growth in an atomic layer epitaxy reactor using M(acac)2 (M=Ni,Cu,Pt)precursors」，APPLIED SURFACE SCIENCE 157(2000)，第151-158頁，及Utriainen等人之「Studies of NiO thin film formation by atomic layer epitaxy」，MATERIALS SCIENCE AND ENGINEERING B54(1998)，第98-103頁中，其揭示內容以引用之方式清楚地併入本文中。
金屬氧化物之CVD
所屬領域技術人員應理解，金屬氧化物無需藉由ALD沈積且亦可使用其他保形技術(例如CVD)。氧化鎳之CVD例如可藉由已知技術進行，諸如提供金屬有機鎳源及氧化源。在一些實施例中，氧化鈷之CVD可藉由已知技術進行，諸如提供金屬有機鈷源及氧化源。在一些實施例中，金屬有機鈷源可包含羰基二鈷。在一些實施例中，金屬有機鈷源可包含以下一或多種：雙(2,2,6,6-四甲基-3,5-庚二酮酸根合)鈷(II)(Co(thd)2)、雙(環戊二烯基)鈷(II)(Co(Cp)2)及第三丁基烯丙基三羰基鈷(tBu-AllylCo(CO)3)。在一些實施例中，氧化鈷可藉由脈衝Co前驅物及氧源，如水、臭氧、氧電漿、氧自由基或氧原子來沈積。
CVD製程典型地涉及兩種或兩種以上反應物之氣相反應。反應物可同時提供至反應空間或基板。基板或反應空間可加熱以促進氣態反應物之間之反應。當將反應物提供至反應空間時，發生CVD沈積。在一些實施例中，提供反應物直至沈積具有期望厚度的薄膜。在一些實施例中，可使用循環CVD，其中使用多個循環沈積具有期望厚度的薄膜。在一些實施例中，可在CVD製程中使用一或多種電漿反應物。
在一些實施例中，ALD製程可改良成部分CVD製程。在一些實施例中，ALD製程可改良成脈衝CVD製程。在一些實施例中，ALD製程 經改良成使用重疊或部分重疊之反應物脈衝。在一些實施例中，ALD製程經改良成使用極短之沖洗時間，諸如低於約0.1秒(取決於反應器)。在一些實施例中，ALD製程經改良成完全不使用沖洗。在一些實施例中，在金屬反應物脈衝之後，不使用沖洗。在一些實施例中，在氧反應物脈衝之後，不使用沖洗。在一些實施例中，在金屬反應物脈衝或氧反應物脈衝之後，不使用沖洗。
還原及固態反應
如本文所描述，在一些實施例中，金屬氧化物還原成金屬可使用適當還原環境(例如H2或H2/N2)，在足以實現通過界面層之矽化反應的溫度(例如高於約250℃，更佳高於約300℃且在一些實施例中為約400℃或更高溫度，或甚至為約500℃或更高溫度)下與矽化反應同時進行。在其他佈置中，還原反應可獨立於矽化反應進行，尤其是使用較強還原劑在低溫下進行。有關還原反應及矽化反應之更多詳情及選擇提供於下。
不管與固相反應同時進行抑或在其之前進行，金屬氧化物層，諸如氧化鎳經還原成金屬。在某些實施例中，如2002年11月15日提交的題為「PROCESS FOR PRODUCING INTEGRATED CIRCUITS INCLUDING REDUCTION USING GASEOUS ORGANIC COMPOUNDS」之美國專利號6,921,712(其完整揭示內容以引用之方式併入)中所論述，使金屬氧化物層與氣相還原劑接觸，該等還原劑可包括H2、NH3、含氫電漿、氫自由基或氫原子及反應性有機化合物，其含有至少一個選自由醇(-OH)、醛(-CHO)及羧酸(-COOH)組成之群的官能基。氣相還原劑與金屬氧化物層中之氧形成的鍵比金屬與氧之鍵強。因此，氣態還原劑能夠帶走結合至金屬氧化物之氧 且由此在基板表面上留下元素金屬層。此還原步驟可在介於約25℃與約400℃之間的溫度下進行，且具有高還原速率，及介於約1秒與約1000秒之間之操作時間，以及較低碳或氫雜質含量的益處。所屬領域技術人員將認識到，金屬氧化物層可藉由此項技術中已知之其他方法，諸如藉由H2電漿、甲酸或乙醇還原成金屬。
在一個實施例中，NiO層藉由暴露於能夠移除金屬氧化物中之氧的有機還原劑進行還原，在基板上留下元素鎳。較佳NiO層藉由暴露於蒸氣形式之有機還原劑進行還原。
將含有待還原之氧化鎳層的基板置放於反應空間中，諸如ALD反應室中，且所述反應空間抽真空。有機還原劑較佳經氣化且藉助於惰性載氣，諸如氮氣饋送至反應空間中。在一個實施例中，使用包含兩種或兩種以上還原劑之蒸氣混合物。
使還原劑蒸氣較佳在低壓下與基板接觸，由此將氧化鎳層至少部分還原成鎳金屬且還原劑經氧化。典型地，接著反應空間用惰性載氣沖洗以移除未反應之有機還原劑及反應產物及/或副產物。
氧化鎳與有機還原劑之間之反應可在較寬溫度範圍內，甚至低至室溫下進行。較佳地，用有機還原劑進行之還原係在低溫下進行。氧自氧化鎳至鎳表面的動力學因素及擴散速率設定可成功施加之實際製程溫度之下限。反應空間之溫度較佳在約200℃至約450℃範圍內，更佳為約300℃至約430℃且甚至更佳為約310℃至約400℃。在一些情形中，諸如在極薄金屬氧化物膜之情形中，還原溫度甚至可低於約200℃。舉例而言，在含氫電漿之情形中，氫自由基或氫原子還原可在約20℃至約450℃下進行。若 還原步驟及後續製程步驟並非就地進行，則還原溫度可低於約400℃。還原反應及矽化反應亦可同時發生。
反應空間中之壓力較佳為約0.01mbar至約20mbar，更佳為約1mbar至約10mbar。
處理時間將根據待還原之層的厚度而變化。厚度為約300nm至約400nm之氧化鎳層可在約3至5分鐘內還原。對於厚度為約0.1nm至10nm之層，處理時間為約數秒。在電漿還原之情況下，還原反應可能略快。
根據一個實施例，NiO在一或多種有機還原劑存在下還原成鎳。有機還原劑較佳具有至少一個選自由醇(-OH)、醛(-CHO)及羧酸(-COOH)組成之群的官能基。
此類還原劑之優點在於，反應副產物為揮發性的且可容易地自反應空間移除。在還原氧化鎳時，還原劑經氧化。因此，醇氧化成醛及酮，醛氧化成羧酸且羧酸氧化成二氧化碳。取決於具體反應物，可形成水作為氣態副產物。
該等大體積源化學分子亦不易於在金屬氧化物膜內擴散。因此，還原反應僅在金屬氧化物層之表面發生。氣態副產物不在膜內部形成，而僅在表面處形成。金屬膜之結構完整性由此得以保持且避免在膜中形成針孔。
含有至少一個醇基之還原劑較佳選自由以下組成之群：一級醇、二級醇、三級醇、多羥基醇、環狀醇、芳族醇、鹵代醇及其他醇衍生物。
較佳一級醇之-OH基團附接至碳原子，所述碳原子鍵結至另一碳原子，特別是根據通式(I)之一級醇： R 1 -OH (I)
其中R1為直鏈或分支鏈C1-C20烷基，較佳為甲基、乙基、丙基、丁基、戊基或己基。較佳之一級醇之實例包括甲醇、乙醇、丙醇、丁醇、2-甲基丙醇及2-甲基丁醇。
較佳二級醇之-OH基團附接至碳原子，所述碳原子鍵結至另兩個碳原子。詳言之，較佳二級醇藉由通式(II)：
Figure 105122166-A0305-02-0045-1
其中R1各自獨立地選自直鏈或分支鏈C1-C20烷基及烯基之群，較佳為甲基、乙基、丙基、丁基、戊基或己基。較佳之二級醇之實例包括2-丙醇及2-丁醇。
較佳三級醇之-OH基團附接至碳原子，所述碳原子鍵結至另三個碳原子。詳言之，較佳三級醇藉由通式(III)：
Figure 105122166-A0305-02-0045-2
其中R1各自獨立地選自直鏈或分支鏈C1-C20烷基及烯基之群，較佳為甲基、乙基、丙基、丁基、戊基或己基。較佳之三級醇之實例為第三丁醇。
較佳多羥基醇，諸如二醇及三醇，具有如以上所描述之一級醇基、二級醇基及/或三級醇基。較佳之多羥基醇之實例為乙二醇及甘油。
較佳環狀醇之-OH基團附接到至少一個作為具有1至10個，更佳具有5至6個碳原子之環之一部分的碳原子。
較佳芳族醇之至少一個-OH基團附接至苯環或附接至側鏈中之 碳原子。較佳之芳族醇之實例包括苯甲醇、鄰甲酚、對甲酚及間甲酚，及間苯二酚。
較佳之鹵代醇具有通式(IV)：CH n X 3-n -R 2 -OH (Ⅳ)
其中X選自由F、Cl、Br及I組成之群，n為0至2之整數，且R2選自直鏈或分支鏈C1-C20烷基及烯基之群，較佳為甲基、乙基、丙基、丁基、戊基或己基。更佳X選自由F及Cl組成之群且R2選自由甲基及乙基組成之群。較佳之鹵代醇之實例為2,2,2-三氟乙醇。
其他較佳之醇衍生物包括胺，諸如甲基乙醇胺。
含有至少一個醛基(-CHO)之較佳還原劑選自由具有通式(V)之化合物、具有通式(VI)之烷二醛(alkanedial)化合物、鹵代醛及其他醛衍生物組成之群。
因此，在一個實施例中，較佳之還原劑為具有通式(V)之醛：R 3 -CHO (V)
其中R3選自由氫及直鏈或分支鏈C1-C20烷基及烯基組成之群，較佳為甲基、乙基、丙基、丁基、戊基或己基。更佳R3選自由甲基或乙基組成之群。較佳之根據式(V)之化合物的實例為甲醛、乙醛及丁醛。
在另一實施例中，較佳之還原劑為具有通式(VI)之醛：OHC-R 4 -CHO (Ⅵ)
其中R4為直鏈或分支鏈C1-C20飽和或不飽和烴。或者，該等醛基可直接彼此鍵結(R4不存在(null))。
含有至少一個-COOH基團之較佳還原劑較佳選自由通式(VII)之 化合物、聚羧酸、鹵代羧酸及其他羧酸衍生物。
因此，在一個實施例中，較佳之還原劑為具有通式(VII)之羧酸：R 5 -COOH (Ⅶ)
其中R5為氫，或直鏈或分支鏈C1-C20烷基或烯基，較佳為甲基、乙基、丙基、丁基、戊基或己基，更佳為甲基或乙基。根據式(VII)之較佳化合物之實例為甲酸及乙酸，最佳為甲酸(HCOOH)。
如所述，涵蓋其他還原方法。在一個實施例中，藉由用H2電漿處理來還原氧化鎳。簡言之，將包含氧化鎳之基板置放於反應室中，諸如ALD反應室。使包含H2之氣體混合物流入反應室中且施加射頻(RF)功率以在H2氣體中產生電漿放電。電漿放電將氧化鎳還原，留下元素鎳。須小心不得損壞鎳表面或其他經暴露之基板表面。
在另一實施例中，氧化鎳藉由在高溫下暴露於H2氣體或合成氣體而還原。簡言之，將包含氧化鎳之基板置放於反應室中。使H2氣體流入反應室中。反應室之溫度設定在約200℃與約600℃之間，更佳在約300℃與約500℃之間。已發現，在此種高溫下，用適當還原劑進行還原可同時實現矽化，由此省去後續矽化退火。
在僅將金屬氧化物還原成金屬，而不進行矽化，或進行不完全矽化之情況下，接著在矽化溫度下，亦即，在使金屬層轉化成矽化物之溫度下對基板進行退火。舉例而言，矽化溫度係使Ni層轉化成含鎳矽化物之溫度。在一些實施例中，轉化溫度在約200℃與約300℃之間。較佳地，退火為快速熱退火，其中加熱不到約2分鐘，更佳不到約1分鐘。相較於例如沈積製程形成之類似膜，由退火形成之矽化物有利地更佳附著至下伏矽基 板且具有更大的擴散邊界。應理解，在某些實施例中，矽化物膜較佳接觸下伏源極區及汲極區。
亦應理解，退火步驟可在與前一金屬氧化物層沈積及/或還原相同之反應空間中進行。退火步驟亦可在與用於沈積及/或還原之反應空間不同之退火台進行。此類退火台可例如為可購自ASM International,N.V.(Bilthoven,The Netherlands)之Levitor®系統之反應器。根據Levitor®設計之反應器描述於美國專利號6,183,565中，其完整揭示內容以引用之方式併入本文中。
後矽化退火
在某些實施例中，可進行另外的轉化步驟以將金屬矽化物自一相轉化成所期望之相。在一些實施例中，所述轉化步驟可在與金屬氧化物沈積步驟及/或退火步驟相同之反應空間中進行。在其他實施例中，所述轉化步驟可在獨立反應空間中進行。所述轉化步驟較佳可在介於約200℃與約700℃之間，包括約200℃至約500℃之溫度，及介於約0.01mbar與約10mbar之間的壓力下進行約5秒至約1000秒。
在一些實施例中，所述另外的轉化步驟可在惰性環境中進行。舉例而言，所述轉化步驟可在包含氫氣(H2)及氮氣(N2)之環境中進行。在一些實施例中，所述轉化步驟可在包含氬氣(Ar)之環境中進行。
100‧‧‧製程
102、104、106、108、110、112‧‧‧區塊

Claims (40)

  1. 一種形成金屬矽化物之方法，包括：在基板之經暴露矽區上沈積界面層，所述界面層包含第一矽化物形成金屬及非矽化物形成元素；在所述界面層上沈積金屬氧化物層，其中所述金屬氧化物層包含第二矽化物形成金屬；及加熱所述基板以在所述界面層之下形成所述金屬矽化物，所述金屬矽化物包含來自所述經暴露矽區之矽、來自所述界面層之所述第一矽化物形成金屬及來自所述金屬氧化物層之所述第二矽化物形成金屬，其中沈積所述界面層包括氣相沈積製程之多個循環，所述多個循環中之每一循環包括使所述基板之表面交替地且依序地與包含所述第一矽化物形成金屬之第一氣相前驅物及包含所述非矽化物形成元素之第二氣相前驅物接觸，其中所述第一氣相前驅物與所述第二氣相前驅物反應，其中所述第二矽化物形成金屬不同於所述第一矽化物形成金屬。
  2. 如申請專利範圍第1項所述之形成金屬矽化物之方法，其中所述第一矽化物形成金屬包含鈷(Co)、鈦(Ti)或鉑(Pt)。
  3. 如申請專利範圍第1項所述之形成金屬矽化物之方法，其中所述非矽化物形成元素包含銻(Sb)、鍺(Ge)或錫(Sn)。
  4. 如申請專利範圍第1項所述之形成金屬矽化物之方法，還包括還原所述金屬氧化物層以形成元素形式之第二矽化物形成金屬。
  5. 如申請專利範圍第1項所述之形成金屬矽化物之方法，其中所述金屬氧化物層之所述第二矽化物形成金屬為鎳且所述金屬氧化物層為一 氧化鎳薄膜。
  6. 如申請專利範圍第1項所述之形成金屬矽化物之方法，其中所述金屬氧化物層之所述第二矽化物形成金屬為鈷且所述金屬氧化物層為一氧化鈷薄膜。
  7. 如申請專利範圍第1項所述之形成金屬矽化物之方法，其中所述第一氣相前驅物為金屬鹵化物。
  8. 如申請專利範圍第8項所述之形成金屬矽化物之方法，其中所述第二氣相前驅物為具有式Sb(SiMe3)3之含銻前驅物。
  9. 一種形成金屬矽化物之方法，包括：在基板之經暴露矽區上沈積界面層，所述界面層包含第一矽化物形成金屬及非矽化物形成元素，所述第一矽化物形成金屬包括鈷(Co)、鉿(Hf)、鎢(W)、鉬(Mo)和釩(V)中的至少一者；在所述界面層上沈積金屬氧化物層，其中所述金屬氧化物層包含第二矽化物形成金屬；及加熱所述基板以在所述界面層之下形成所述金屬矽化物，所述金屬矽化物包含來自所述經暴露矽區之矽、來自所述界面層之所述第一矽化物形成金屬及來自所述金屬氧化物層之所述第二矽化物形成金屬，其中沈積所述界面層包括多個超循環，每一所述超循環包括：第一子循環，其包括使所述基板暴露至包含所述第一矽化物形成金屬之第一氣相前驅物及第一還原劑；及第二子循環，其包括使所述基板暴露至包含所述非矽化物形成元素之第二氣相前驅物及第二還原劑。
  10. 如申請專利範圍第9項所述之形成金屬矽化物之方法，其中所述第一氣相前驅物包含鈷，且其中所述第一還原劑包含氫氣及肼中之至少一者。
  11. 如申請專利範圍第10項所述之形成金屬矽化物之方法，其中所述第一氣相前驅物為tBu-AllylCo(CO)3。
  12. 如申請專利範圍第9項所述之形成金屬矽化物之方法，其中所述第二氣相前驅物包含SbCl3，且其中所述第二還原劑包含Sb(SiR1R2R3)3，其中R1、R2及R3為烷基。
  13. 一種形成金屬矽化物之方法，包括：在基板之至少一個經暴露矽區上沈積界面層，其中沈積所述界面層包括多個原子層沈積循環，所述多個原子層沈積循環各自包括：使所述經暴露矽區之表面與包含第一矽化物形成金屬之第一氣相前驅物接觸，以在所述基板之所述表面上形成第一物質的層，所述第一矽化物形成金屬包括鈷(Co)、鉿(Hf)、鎢(W)、鉬(Mo)和釩(V)中的至少一者；及使在所述基板之所述表面上的所述第一物質與包含非矽化物形成元素之第二氣相前驅物接觸；在所述界面層上沈積金屬氧化物層，其中所述金屬氧化物層包含第二矽化物形成金屬；及在所述界面層之下形成所述金屬矽化物，所述金屬矽化物包含至少一個所述經暴露矽區之矽、所述界面層之所述第一矽化物形成金屬及所述金屬氧化物層之所述第二矽化物形成金屬。
  14. 如申請專利範圍第13項所述之形成金屬矽化物之方法，其中所述第二矽化物形成金屬為鎳。
  15. 如申請專利範圍第13項所述之形成金屬矽化物之方法，其中所述第二矽化物形成金屬為鈷。
  16. 如申請專利範圍第13項所述之形成金屬矽化物之方法，其中所述第一矽化物形成金屬包含鈷(Co)、鈦(Ti)或鉑(Pt)。
  17. 如申請專利範圍第13項所述之形成金屬矽化物之方法，其中所述第一氣相前驅物包含金屬鹵化物。
  18. 如申請專利範圍第17項所述之形成金屬矽化物之方法，其中所述第一氣相前驅物包含金屬氯化物。
  19. 如申請專利範圍第18項所述之形成金屬矽化物之方法，其中所述第一氣相前驅物包含TiCl4或CoCl2。
  20. 如申請專利範圍第13項所述之形成金屬矽化物之方法，其中所述第二氣相前驅物包含銻(Sb)、鍺(Ge)或錫(Sn)。
  21. 如申請專利範圍第20項所述之形成金屬矽化物之方法，其中所述第二氣相前驅物具有式Sb(SiR1R2R3)3，其中R1、R2及R3為烷基。
  22. 一種形成金屬矽化物之方法，包括：藉由氣相沈積製程在基板之經暴露矽區上共沈積第一矽化物形成金屬及非矽化物形成元素，以形成界面層，所述第一矽化物形成金屬包括鈷(Co)、鉿(Hf)、鎢(W)、鉬(Mo)和釩(V)中的至少一者；在所述界面層上沈積包含第二矽化物形成金屬的金屬氧化物層，其中所述第二矽化物形成金屬不同於所述第一矽化物形成金屬；及 加熱所述基板以形成包含矽、所述第一矽化物形成金屬及所述第二矽化物形成金屬的所述金屬矽化物。
  23. 如申請專利範圍第22項所述之形成金屬矽化物之方法，其中所述金屬矽化物形成在所述界面層之下。
  24. 如申請專利範圍第22項所述之形成金屬矽化物之方法，還包括還原所述金屬氧化物層以形成元素形式之第二矽化物形成金屬。
  25. 如申請專利範圍第22項所述之形成金屬矽化物之方法，其中所述金屬矽化物具有式A1-xBxSiy，其中A為所述第二矽化物形成金屬，而B為所述第一矽化物形成金屬，且其中x為0.05至0.95，且y為0.5至2。
  26. 如申請專利範圍第22項所述之形成金屬矽化物之方法，其中所述非矽化物形成元素包含銻(Sb)、鍺(Ge)、錫(Sn)、鉍(Bi)、銦(In)、鋅(Zn)或鉛(Pb)。
  27. 如申請專利範圍第22項所述之形成金屬矽化物之方法，其中所述金屬氧化物層包括氧化鎳或氧化鈷。
  28. 如申請專利範圍第22項所述之形成金屬矽化物之方法，其中共沈積包括在相同的所述氣相沈積製程中沈積所述第一矽化物形成金屬及所述非矽化物形成元素。
  29. 如申請專利範圍第28項之形成金屬矽化物之方法，其中所述氣相沈積製程包括使所述基板與第一氣相前驅物及第二氣相前驅物接觸。
  30. 如申請專利範圍第29項所述之形成金屬矽化物之方法，其中所述第一氣相前驅物為金屬鹵化物。
  31. 如申請專利範圍第30項所述之形成金屬矽化物之方法，其中 所述第一氣相前驅物包含TiCl4或CoCl2。
  32. 如申請專利範圍第29項所述之形成金屬矽化物之方法，其中所述第二氣相前驅物包含銻(Sb)、鍺(Ge)或錫(Sn)。
  33. 如申請專利範圍第32項所述之形成金屬矽化物之方法，其中所述第二氣相前驅物具有式Sb(SiR1R2R3)3，其中R1、R2及R3為烷基。
  34. 如申請專利範圍第33項所述之形成金屬矽化物之方法，其中所述第二氣相前驅物為Sb(SiMe3)3。
  35. 如申請專利範圍第22項所述之形成金屬矽化物之方法，其中共沈積包括原子層沈積(ALD)製程。
  36. 如申請專利範圍第22項所述之形成金屬矽化物之方法，其中共沈積包括化學氣相沈積(CVD)製程。
  37. 一種形成金屬矽化物之方法，包括：藉由氣相沈積製程在基板之一或多個經暴露矽區上沈積且與之直接接觸的界面層，所述界面層包含第一矽化物形成金屬及非矽化物形成元素，所述第一矽化物形成金屬包括鈷(Co)、鉿(Hf)、鎢(W)、鉬(Mo)和釩(V)中的至少一者；在所述界面層上沈積金屬氧化物層，其中所述金屬氧化物層包含第二矽化物形成金屬；及加熱所述基板以形成在所述界面層之下的所述金屬矽化物，所述金屬矽化物包含矽、所述第一矽化物形成金屬及所述第二矽化物形成金屬。
  38. 如申請專利範圍第37項所述之形成金屬矽化物之方法，其中所述第二矽化物形成金屬不同於所述第一矽化物形成金屬。
  39. 如申請專利範圍第37項所述之形成金屬矽化物之方法，其中所述非矽化物形成元素為銻(Sb)、鍺(Ge)或錫(Sn)。
  40. 如申請專利範圍第37項所述之形成金屬矽化物之方法，其中所述第二矽化物形成金屬為鈷或鎳。
TW105122166A 2015-10-02 2016-07-14 形成金屬矽化物的方法 TWI736541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/873,494 US9607842B1 (en) 2015-10-02 2015-10-02 Methods of forming metal silicides
US14/873,494 2015-10-02

Publications (2)

Publication Number Publication Date
TW201714218A TW201714218A (zh) 2017-04-16
TWI736541B true TWI736541B (zh) 2021-08-21

Family

ID=58360113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105122166A TWI736541B (zh) 2015-10-02 2016-07-14 形成金屬矽化物的方法

Country Status (3)

Country Link
US (2) US9607842B1 (zh)
KR (2) KR102440969B1 (zh)
TW (1) TWI736541B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102441431B1 (ko) * 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법
US11430787B2 (en) 2017-09-26 2022-08-30 Intel Corporation Forming crystalline source/drain contacts on semiconductor devices
CN117832071A (zh) * 2017-12-17 2024-04-05 应用材料公司 通过选择性沉积的硅化物膜
TWI852426B (zh) 2018-01-19 2024-08-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沈積方法
US11195914B2 (en) * 2019-07-26 2021-12-07 Applied Materials, Inc. Transistor and method for forming a transistor
US11489108B2 (en) 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
US11100946B1 (en) 2020-07-01 2021-08-24 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
JP2022038619A (ja) * 2020-08-27 2022-03-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
DE102021116587B3 (de) * 2021-06-28 2022-07-07 Jenoptik Optical Systems Gmbh Verfahren zum Herstellen einer Ätzmaske, Verfahren zum Ätzen einer Struktur in ein Substrat, Verwendung einer Tetrelschicht
US11763973B2 (en) 2021-08-13 2023-09-19 Western Digital Technologies, Inc. Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
JP7676650B2 (ja) 2021-12-22 2025-05-14 ウェスタン デジタル テクノロジーズ インコーポレーテッド より平滑なＢｉＳｂ膜表面のために粒径を微細化するための新規なドーピングプロセス
US11875827B2 (en) 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader
US12354627B2 (en) 2023-06-28 2025-07-08 Western Digital Technologies, Inc. Higher areal density non-local spin orbit torque (SOT) writer with topological insulator materials
US12154603B1 (en) 2023-06-14 2024-11-26 Western Digital Technologies, Inc. Spin-orbit torque (SOT) writer with topological insulator materials
US20250140562A1 (en) * 2023-10-30 2025-05-01 Applied Materials, Inc. Low resistivity metal stacks and methods of depositing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200408007A (en) * 2002-11-05 2004-05-16 Air Prod & Chem Process for atomic layer deposition of metal films
TW200737518A (en) * 2006-03-27 2007-10-01 Taiwan Semiconductor Mfg Co Ltd Method for making a thermally stable silicide
TW201120960A (en) * 2009-10-14 2011-06-16 Samsung Electronics Co Ltd Semiconductor device including metal silicide layer and method for manufacturing the same
TW201303062A (zh) * 2011-04-22 2013-01-16 Ａｓｍ國際股份有限公司 金屬矽化物、金屬鍺化物、其製造方法以及鎳薄膜沈積
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation

Family Cites Families (307)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE410873C (de) 1923-08-18 1925-03-26 Neufeldt & Kuhnke Fa Asynchronmaschine mit Kondensatoren zur Erzeugung des Magnetisierungstromes
GB368850A (en) 1930-06-07 1932-03-14 Westinghouse Brake & Signal Improvements relating to electric current rectifying devices
US6482262B1 (en) 1959-10-10 2002-11-19 Asm Microchemistry Oy Deposition of transition metal carbides
US4210608A (en) 1974-05-13 1980-07-01 Uop Inc. Manufacture of linear primary aldehydes and alcohols
SE393967B (sv) 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
BE843167A (fr) 1975-06-24 1976-10-18 Refroidissement et decapage d'un fil machine lamine en continu
US4670110A (en) 1979-07-30 1987-06-02 Metallurgical, Inc. Process for the electrolytic deposition of aluminum using a composite anode
US4477296A (en) 1982-09-30 1984-10-16 E. I. Du Pont De Nemours And Company Method for activating metal particles
US4521952A (en) 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts
US4605947A (en) 1983-03-07 1986-08-12 Motorola Inc. Titanium nitride MOS device gate electrode and method of producing
US4593307A (en) 1983-06-30 1986-06-03 International Business Machines Corporation High temperature stable ohmic contact to gallium arsenide
JPS6010673A (ja) 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
US4891050A (en) 1985-11-08 1990-01-02 Fuel Tech, Inc. Gasoline additives and gasoline containing soluble platinum group metal compounds and use in internal combustion engines
US4604118A (en) 1985-08-13 1986-08-05 Corning Glass Works Method for synthesizing MgO--Al2 O3 --SiO2 glasses and ceramics
FR2596070A1 (fr) 1986-03-21 1987-09-25 Labo Electronique Physique Dispositif comprenant un suscepteur plan tournant parallelement a un plan de reference autour d'un axe perpendiculaire a ce plan
JPH0779136B2 (ja) 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
US4994402A (en) 1987-06-26 1991-02-19 Hewlett-Packard Company Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device
JPH0713304B2 (ja) 1987-12-14 1995-02-15 日立化成工業株式会社 銅の表面処理法
FR2658951B1 (fr) 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5043300A (en) 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
US5820664A (en) 1990-07-06 1998-10-13 Advanced Technology Materials, Inc. Precursor compositions for chemical vapor deposition, and ligand exchange resistant metal-organic precursor solutions comprising same
US5453494A (en) 1990-07-06 1995-09-26 Advanced Technology Materials, Inc. Metal complex source reagents for MOCVD
JPH0485024A (ja) 1990-07-30 1992-03-18 Mitsubishi Gas Chem Co Inc 銅張積層板の製造法
US5382333A (en) 1990-07-30 1995-01-17 Mitsubishi Gas Chemical Company, Inc. Process for producing copper clad laminate
EP0469470B1 (en) 1990-07-30 1996-10-09 Mitsubishi Gas Chemical Company, Inc. Process for producing multilayered printed board
US5032233A (en) 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
US5196360A (en) 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5106454A (en) 1990-11-01 1992-04-21 Shipley Company Inc. Process for multilayer printed circuit board manufacture
US5236865A (en) 1991-01-16 1993-08-17 Micron Technology, Inc. Method for simultaneously forming silicide and effecting dopant activation on a semiconductor wafer
US5094977A (en) 1991-01-25 1992-03-10 Micron Technology, Inc. Stress reduction in metal films by laser annealing
US5865365A (en) 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
US5147819A (en) 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
KR100228619B1 (ko) 1991-03-05 1999-11-01 아치 케이. 말론 자기-정합 접점 형성 방법 및 구조
US5084406A (en) 1991-07-01 1992-01-28 Micron Technology, Inc. Method for forming low resistance DRAM digit-line
US5389575A (en) 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
WO1993010652A1 (en) 1991-11-22 1993-05-27 Electrochemicals, Inc. Process for improved adhesion between a metallic oxide and a polymer surface
US5231056A (en) 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
DE4214281A1 (de) 1992-04-30 1993-11-04 Consortium Elektrochem Ind Verfahren zur herstellung von germaniumdihalogenid-ether-addukten
US5561082A (en) 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US5637373A (en) 1992-11-19 1997-06-10 Semiconductor Energy Laboratory Co., Ltd. Magnetic recording medium
US5378641A (en) 1993-02-22 1995-01-03 Micron Semiconductor, Inc. Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
US5341016A (en) 1993-06-16 1994-08-23 Micron Semiconductor, Inc. Low resistance device element and interconnection structure
US5391517A (en) 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP3361922B2 (ja) 1994-09-13 2003-01-07 株式会社東芝 半導体装置
FI97731C (fi) 1994-11-28 1997-02-10 Mikrokemia Oy Menetelmä ja laite ohutkalvojen valmistamiseksi
US5480814A (en) 1994-12-27 1996-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Process of making a polysilicon barrier layer in a self-aligned contact module
US6006763A (en) 1995-01-11 1999-12-28 Seiko Epson Corporation Surface treatment method
US5656519A (en) 1995-02-14 1997-08-12 Nec Corporation Method for manufacturing salicide semiconductor device
US5508212A (en) 1995-04-27 1996-04-16 Taiwan Semiconductor Manufacturing Co. Salicide process for a MOS semiconductor device using nitrogen implant of titanium
KR0172772B1 (ko) 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
US5888903A (en) 1995-06-07 1999-03-30 Texas Instruments Incorporated Self-aligned silicide process
US5756394A (en) 1995-08-23 1998-05-26 Micron Technology, Inc. Self-aligned silicide strap connection of polysilicon layers
US5656546A (en) 1995-08-28 1997-08-12 Taiwan Semiconductor Manufacturing Company Ltd Self-aligned tin formation by N2+ implantation during two-step annealing Ti-salicidation
US6228751B1 (en) 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6096638A (en) 1995-10-28 2000-08-01 Nec Corporation Method for forming a refractory metal silicide layer
WO1997018894A1 (fr) 1995-11-22 1997-05-29 Firmenich S.A. Catalyseurs de ruthenium et leur utilisation dans l'hydrogenation asymetrique de cyclopentenones
US6015986A (en) 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
US6268291B1 (en) 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
NL1003538C2 (nl) 1996-07-08 1998-01-12 Advanced Semiconductor Mat Werkwijze en inrichting voor het contactloos behandelen van een schijfvormig halfgeleidersubstraat.
US6183565B1 (en) 1997-07-08 2001-02-06 Asm International N.V Method and apparatus for supporting a semiconductor wafer during processing
US5916365A (en) 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US5945350A (en) 1996-09-13 1999-08-31 Micron Technology, Inc. Methods for use in formation of titanium nitride interconnects and interconnects formed using same
US5923056A (en) 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JP3150095B2 (ja) 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
US6335280B1 (en) 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
US6124189A (en) 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US5939334A (en) 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
JPH10340994A (ja) 1997-06-06 1998-12-22 Toshiba Corp 半導体装置の製造方法
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JPH1154496A (ja) 1997-08-07 1999-02-26 Tokyo Electron Ltd 熱処理装置及びガス処理装置
US6117761A (en) 1997-08-23 2000-09-12 Micron Technology, Inc. Self-aligned silicide strap connection of polysilicon layers
CA2246402C (en) 1997-09-05 2001-02-06 Premark Feg L.L.C. Door/sill interface for a warewasher
US5983644A (en) 1997-09-29 1999-11-16 Applied Materials, Inc. Integrated bake and chill plate
KR100274603B1 (ko) 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US5856237A (en) 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
US6320213B1 (en) 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
US6033584A (en) 1997-12-22 2000-03-07 Advanced Micro Devices, Inc. Process for reducing copper oxide during integrated circuit fabrication
US6147405A (en) 1998-02-19 2000-11-14 Micron Technology, Inc. Asymmetric, double-sided self-aligned silicide and method of forming the same
US5998048A (en) 1998-03-02 1999-12-07 Lucent Technologies Inc. Article comprising anisotropic Co-Fe-Cr-N soft magnetic thin films
JP3116897B2 (ja) 1998-03-18 2000-12-11 日本電気株式会社 微細配線形成方法
DE19815275B4 (de) 1998-04-06 2009-06-25 Evonik Degussa Gmbh Alkylidenkomplexe des Rutheniums mit N-heterozyklischen Carbenliganden und deren Verwendung als hochaktive, selektive Katalysatoren für die Olefin-Metathese
BR9906400A (pt) 1998-04-28 2000-09-26 Citizen Watch Co Ltd Dispositivo indicador de cristal lìquido colorido do tipo refletor
US6323131B1 (en) 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
US6130123A (en) 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6461675B2 (en) 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
KR100275738B1 (ko) 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
US6541067B1 (en) 1998-08-27 2003-04-01 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same
US6063705A (en) 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6074945A (en) 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6133159A (en) 1998-08-27 2000-10-17 Micron Technology, Inc. Methods for preparing ruthenium oxide films
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6108937A (en) 1998-09-10 2000-08-29 Asm America, Inc. Method of cooling wafers
US6153443A (en) 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6444868B1 (en) 1999-02-17 2002-09-03 Exxon Mobil Chemical Patents Inc. Process to control conversion of C4+ and heavier stream to lighter products in oxygenate conversion reactions
US6303500B1 (en) 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
JP3007971B1 (ja) 1999-03-01 2000-02-14 東京大学長 単結晶薄膜の形成方法
US6136163A (en) 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
US6305314B1 (en) 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US20020000665A1 (en) 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6184403B1 (en) 1999-05-19 2001-02-06 Research Foundation Of State University Of New York MOCVD precursors based on organometalloid ligands
KR100323875B1 (ko) 1999-06-29 2002-02-16 박종섭 반도체 소자의 금속 배선 형성 방법
KR100332118B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 금속 배선 형성 방법
KR100301248B1 (ko) 1999-06-29 2001-11-01 박종섭 반도체 소자의 금속 배선 형성 방법
US6297539B1 (en) 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US6171910B1 (en) 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
US6478931B1 (en) 1999-08-06 2002-11-12 University Of Virginia Patent Foundation Apparatus and method for intra-layer modulation of the material deposition and assist beam and the multilayer structure produced therefrom
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6511539B1 (en) 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6040243A (en) 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6593653B2 (en) 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6576053B1 (en) 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
US6203613B1 (en) 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6290880B1 (en) 1999-12-01 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electrically conducting ruthenium dioxide-aerogel composite
JP2001160558A (ja) 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
FI118804B (fi) 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
DE60041522D1 (de) 1999-12-15 2009-03-19 Genitech Co Ltd Methode zur herstellung von kupfer-zwischenverbindungen und dünnen filmen mittels cvd und einem katalysator
US6842740B1 (en) 1999-12-20 2005-01-11 Hewlett-Packard Development Company, L.P. Method for providing automatic payment when making duplicates of copyrighted material
NL1013984C2 (nl) 1999-12-29 2001-07-02 Asm Int Werkwijze en inrichting voor het behandelen van substraten.
US6551399B1 (en) 2000-01-10 2003-04-22 Genus Inc. Fully integrated process for MIM capacitors using atomic layer deposition
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
TW490718B (en) 2000-01-25 2002-06-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
EP1266054B1 (en) 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US6777331B2 (en) 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
US7419903B2 (en) 2000-03-07 2008-09-02 Asm International N.V. Thin films
US6380080B2 (en) 2000-03-08 2002-04-30 Micron Technology, Inc. Methods for preparing ruthenium metal films
JP3979791B2 (ja) 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
WO2001071713A1 (en) 2000-03-22 2001-09-27 Nve Corporation Read heads in planar monolithic integrated circuit chips
US20020013487A1 (en) 2000-04-03 2002-01-31 Norman John Anthony Thomas Volatile precursors for deposition of metals and metal-containing films
KR20010096408A (ko) 2000-04-11 2001-11-07 이경수 금속 배선 형성방법
FI117978B (fi) 2000-04-14 2007-05-15 Asm Int Menetelmä ja laitteisto ohutkalvon kasvattamiseksi alustalle
US6984591B1 (en) 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6878628B2 (en) 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
JP5173101B2 (ja) 2000-05-15 2013-03-27 エイエスエム インターナショナル エヌ．ヴェー． 集積回路の製造方法
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6679951B2 (en) 2000-05-15 2004-01-20 Asm Intenational N.V. Metal anneal with oxidation prevention
US6429127B1 (en) 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
WO2002009126A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Spin valve structure
WO2002009158A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Semiconductor structure including a magnetic tunnel junction
JP3574383B2 (ja) 2000-07-31 2004-10-06 富士通株式会社 半導体装置及びその製造方法
US6372584B1 (en) 2000-08-01 2002-04-16 Advanced Micro Devices, Inc. Method for making raised source/drain regions using laser
US6455424B1 (en) 2000-08-07 2002-09-24 Micron Technology, Inc. Selective cap layers over recessed polysilicon plugs
US6486062B1 (en) * 2000-08-10 2002-11-26 Advanced Micro Devices, Inc. Selective deposition of amorphous silicon for formation of nickel silicide with smooth interface on N-doped substrate
US6602653B1 (en) 2000-08-25 2003-08-05 Micron Technology, Inc. Conductive material patterning methods
US6617173B1 (en) 2000-10-11 2003-09-09 Genus, Inc. Integration of ferromagnetic films with ultrathin insulating film using atomic layer deposition
US6395650B1 (en) 2000-10-23 2002-05-28 International Business Machines Corporation Methods for forming metal oxide layers with enhanced purity
JP3598055B2 (ja) 2000-11-08 2004-12-08 田中貴金属工業株式会社 ビス（アルキルシクロペンタジエニル）ルテニウムの製造方法及びその製造方法により製造されるビス（アルキルシクロペンタジエニル）ルテニウム並びにルテニウム薄膜又はルテニウム化合物薄膜の製造方法
KR100400765B1 (ko) 2000-11-13 2003-10-08 엘지.필립스 엘시디 주식회사 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
AU2002225761A1 (en) 2000-11-30 2002-06-11 Asm America, Inc. Thin films for magnetic devices
KR100386034B1 (ko) 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
US6464779B1 (en) 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
US6451685B1 (en) 2001-02-05 2002-09-17 Micron Technology, Inc. Method for multilevel copper interconnects for ultra large scale integration
US9139906B2 (en) 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
KR20020072864A (ko) 2001-03-13 2002-09-19 삼성에스디아이 주식회사 진동감쇠수단을 포함하는 텐션마스크 조립체
US6479100B2 (en) 2001-04-05 2002-11-12 Applied Materials, Inc. CVD ruthenium seed for CVD ruthenium deposition
US6420189B1 (en) 2001-04-27 2002-07-16 Advanced Micro Devices, Inc. Superconducting damascene interconnected for integrated circuit
US6468901B1 (en) 2001-05-02 2002-10-22 Sharp Laboratories Of America, Inc. Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same
KR100406534B1 (ko) 2001-05-03 2003-11-20 주식회사 하이닉스반도체 루테늄 박막의 제조 방법
US7700454B2 (en) 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
KR100721504B1 (ko) 2001-08-02 2007-05-23 에이에스엠지니텍코리아 주식회사 플라즈마 강화 원자층 증착 장치 및 이를 이용한 박막형성방법
US20030024471A1 (en) 2001-08-06 2003-02-06 Motorola, Inc. Fabrication of semiconductor structures and devices forms by utilizing laser assisted deposition
US7138336B2 (en) 2001-08-06 2006-11-21 Asm Genitech Korea Ltd. Plasma enhanced atomic layer deposition (PEALD) equipment and method of forming a conducting thin film using the same thereof
KR100427030B1 (ko) 2001-08-27 2004-04-14 주식회사 하이닉스반도체 다성분계 박막의 형성 방법 및 그를 이용한 커패시터의제조 방법
KR100727372B1 (ko) 2001-09-12 2007-06-12 토소가부시키가이샤 루테늄착체, 그 제조방법 및 박막의 제조방법
US20030059535A1 (en) 2001-09-25 2003-03-27 Lee Luo Cycling deposition of low temperature films in a cold wall single wafer process chamber
JP2003133531A (ja) 2001-10-26 2003-05-09 Fujitsu Ltd 電子装置とその製造方法
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
EP1446408A1 (en) 2001-11-09 2004-08-18 Yun Chi Volatile noble metal organometallic complexes
KR100422597B1 (ko) 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
KR20030043380A (ko) 2001-11-28 2003-06-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100805843B1 (ko) 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6824816B2 (en) 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
KR100468847B1 (ko) 2002-04-02 2005-01-29 삼성전자주식회사 알콜을 이용한 금속산화물 박막의 화학기상증착법
US7045430B2 (en) 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US6586330B1 (en) 2002-05-07 2003-07-01 Tokyo Electron Limited Method for depositing conformal nitrified tantalum silicide films by thermal CVD
US6784101B1 (en) 2002-05-16 2004-08-31 Advanced Micro Devices Inc Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6873051B1 (en) * 2002-05-31 2005-03-29 Advanced Micro Devices, Inc. Nickel silicide with reduced interface roughness
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7264846B2 (en) 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7183604B2 (en) 2002-06-10 2007-02-27 Interuniversitair Microelektronica Centrum (Imec Vzw) High dielectric constant device
US6743721B2 (en) 2002-06-10 2004-06-01 United Microelectronics Corp. Method and system for making cobalt silicide
US6881260B2 (en) 2002-06-25 2005-04-19 Micron Technology, Inc. Process for direct deposition of ALD RhO2
US6861355B2 (en) 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film
US6830983B2 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
KR100474072B1 (ko) 2002-09-17 2005-03-10 주식회사 하이닉스반도체 귀금속 박막의 형성 방법
US20040118697A1 (en) 2002-10-01 2004-06-24 Applied Materials, Inc. Metal deposition process with pre-cleaning before electrochemical deposition
WO2004035858A2 (en) 2002-10-15 2004-04-29 Rensselaer Polytechnic Institute Atomic layer deposition of noble metals
US6706581B1 (en) 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
CN102344460B (zh) 2002-11-15 2014-05-28 哈佛学院院长等 使用脒基金属的原子层沉积
DE10255841A1 (de) 2002-11-29 2004-06-17 Infineon Technologies Ag Kondensator mit ruthenhaltigen Elektroden
US20040142558A1 (en) 2002-12-05 2004-07-22 Granneman Ernst H. A. Apparatus and method for atomic layer deposition on substrates
US20040126944A1 (en) 2002-12-31 2004-07-01 Pacheco Rotondaro Antonio Luis Methods for forming interfacial layer for deposition of high-k dielectrics
US6746944B1 (en) * 2003-01-14 2004-06-08 Advanced Micro Devices, Inc. Low nisi/si interface contact resistance with preamorphizing and laser thermal annealing
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
KR100505680B1 (ko) 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US6955986B2 (en) 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
JP4009550B2 (ja) 2003-03-27 2007-11-14 エルピーダメモリ株式会社 金属酸化膜の形成方法
US6737313B1 (en) 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
US7601223B2 (en) 2003-04-29 2009-10-13 Asm International N.V. Showerhead assembly and ALD methods
KR101090895B1 (ko) 2003-05-09 2011-12-08 에이에스엠 아메리카, 인코포레이티드 화학적 비활성화를 통한 반응기 표면의 패시베이션
US7153772B2 (en) 2003-06-12 2006-12-26 Asm International N.V. Methods of forming silicide films in semiconductor devices
US6881437B2 (en) 2003-06-16 2005-04-19 Blue29 Llc Methods and system for processing a microelectronic topography
KR20060079144A (ko) 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
US7067407B2 (en) 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
US6939815B2 (en) 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US8152922B2 (en) 2003-08-29 2012-04-10 Asm America, Inc. Gas mixer and manifold assembly for ALD reactor
US20050085031A1 (en) 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US7107998B2 (en) 2003-10-16 2006-09-19 Novellus Systems, Inc. Method for preventing and cleaning ruthenium-containing deposits in a CVD apparatus
KR100548999B1 (ko) 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
US7618681B2 (en) 2003-10-28 2009-11-17 Asm International N.V. Process for producing bismuth-containing oxide films
US7015093B2 (en) 2003-10-30 2006-03-21 Texas Instruments Incorporated Capacitor integration at top-metal level with a protection layer for the copper surface
US7341946B2 (en) 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7074719B2 (en) 2003-11-28 2006-07-11 International Business Machines Corporation ALD deposition of ruthenium
US7205234B2 (en) 2004-02-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal silicide
JP4982355B2 (ja) 2004-02-27 2012-07-25 エーエスエム アメリカ インコーポレイテッド ゲルマニウム膜の形成方法
US7098150B2 (en) 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
US7273526B2 (en) 2004-04-15 2007-09-25 Asm Japan K.K. Thin-film deposition apparatus
KR20050103373A (ko) 2004-04-26 2005-10-31 삼성전자주식회사 패드 컨디셔닝 디스크 회전 구동 장치
JP2005314713A (ja) 2004-04-27 2005-11-10 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude ルテニウム膜またはルテニウム酸化物膜の製造方法
US7449782B2 (en) 2004-05-04 2008-11-11 International Business Machines Corporation Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
US7312165B2 (en) 2004-05-05 2007-12-25 Jursich Gregory M Codeposition of hafnium-germanium oxides on substrates used in or for semiconductor devices
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7211509B1 (en) 2004-06-14 2007-05-01 Novellus Systems, Inc, Method for enhancing the nucleation and morphology of ruthenium films on dielectric substrates using amine containing compounds
TW200617197A (en) 2004-07-09 2006-06-01 Aviza Tech Inc Deposition of ruthenium and/or ruthenium oxide films
US7241686B2 (en) 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7279756B2 (en) 2004-07-21 2007-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
US7300873B2 (en) 2004-08-13 2007-11-27 Micron Technology, Inc. Systems and methods for forming metal-containing layers using vapor deposition processes
US7300869B2 (en) 2004-09-20 2007-11-27 Lsi Corporation Integrated barrier and seed layer for copper interconnect technology
JP2006097044A (ja) 2004-09-28 2006-04-13 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude 成膜用前駆体、ルテニウム含有膜の成膜方法、ルテニウム膜の成膜方法、ルテニウム酸化物膜の成膜方法およびルテニウム酸塩膜の成膜方法
US20060073276A1 (en) 2004-10-04 2006-04-06 Eric Antonissen Multi-zone atomic layer deposition apparatus and method
US7476618B2 (en) 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
US7435679B2 (en) 2004-12-07 2008-10-14 Intel Corporation Alloyed underlayer for microelectronic interconnects
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20060137608A1 (en) 2004-12-28 2006-06-29 Choi Seung W Atomic layer deposition apparatus
US7438949B2 (en) 2005-01-27 2008-10-21 Applied Materials, Inc. Ruthenium containing layer deposition method
US7408747B2 (en) 2005-02-01 2008-08-05 Hitachi Global Storage Technologies Netherlands B.V. Enhanced anti-parallel-pinned sensor using thin ruthenium spacer and high magnetic field annealing
US20060177601A1 (en) 2005-02-10 2006-08-10 Hyung-Sang Park Method of forming a ruthenium thin film using a plasma enhanced atomic layer deposition apparatus and the method thereof
KR20070108918A (ko) 2005-02-22 2007-11-13 에이에스엠 아메리카, 인코포레이티드 원자층 증착을 위한 표면의 플라즈마 전처리
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7273814B2 (en) 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate
US7220671B2 (en) 2005-03-31 2007-05-22 Intel Corporation Organometallic precursors for the chemical phase deposition of metal films in interconnect applications
US7462732B2 (en) 2005-04-07 2008-12-09 Korea Research Institute Of Chemical Technology Volatile nickel aminoalkoxide complex and deposition of nickel thin film using same
US20070059502A1 (en) 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
CN101213322A (zh) 2005-06-29 2008-07-02 乔治洛德方法研究和开发液化空气有限公司 三元膜的沉积方法
DE102005030584B4 (de) 2005-06-30 2010-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Nickelsilizid durch Abscheiden von Nickel aus einem gasförmigen Vorstufenmaterial
US20070014919A1 (en) 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US20070029573A1 (en) 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
KR100962623B1 (ko) 2005-09-03 2010-06-11 삼성전자주식회사 상변화 물질층 형성 방법, 이를 이용한 상변화 메모리 유닛및 상변화 메모리 장치의 제조 방법
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7785658B2 (en) 2005-10-07 2010-08-31 Asm Japan K.K. Method for forming metal wiring structure
KR101216381B1 (ko) 2005-12-21 2012-12-28 주성엔지니어링(주) 박막 형성 방법
KR100695168B1 (ko) 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR101379015B1 (ko) 2006-02-15 2014-03-28 한국에이에스엠지니텍 주식회사 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US7425500B2 (en) 2006-03-31 2008-09-16 Intel Corporation Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors
US7435484B2 (en) 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
KR100858083B1 (ko) 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
KR100829602B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
KR101263822B1 (ko) 2006-10-20 2013-05-13 삼성전자주식회사 상변화 메모리 소자의 제조 방법 및 이에 적용된상변화층의 형성방법
WO2008057616A2 (en) 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films
US20080124484A1 (en) 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure
US20080296768A1 (en) 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
KR100881502B1 (ko) * 2006-12-27 2009-02-05 동부일렉트로닉스 주식회사 이중막 구조의 캡핑층을 이용한 샐리사이드 형성 방법
US20080171436A1 (en) 2007-01-11 2008-07-17 Asm Genitech Korea Ltd. Methods of depositing a ruthenium film
WO2008102320A2 (en) 2007-02-21 2008-08-28 L'air Liquide-Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Methods for forming a ruthenium-based film on a substrate
US7786006B2 (en) 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
KR100817090B1 (ko) 2007-02-28 2008-03-26 삼성전자주식회사 반도체 소자의 제조 방법
US8367548B2 (en) 2007-03-16 2013-02-05 Asm America, Inc. Stable silicide films and methods for making the same
US7704858B2 (en) 2007-03-29 2010-04-27 Intel Corporation Methods of forming nickel silicide layers with low carbon content
ES2350465T3 (es) 2007-04-03 2011-01-24 Firmenich S.A. 1,4-hidrogenación de dienos con complejos de ru.
US7615480B2 (en) 2007-06-20 2009-11-10 Lam Research Corporation Methods of post-contact back end of the line through-hole via integration
KR20100084157A (ko) 2007-09-17 2010-07-23 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 Ｇｓｔ 필름 증착용 텔루륨 전구체
US7772073B2 (en) 2007-09-28 2010-08-10 Tokyo Electron Limited Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
US20090087339A1 (en) 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US7960205B2 (en) 2007-11-27 2011-06-14 Air Products And Chemicals, Inc. Tellurium precursors for GST films in an ALD or CVD process
US7655564B2 (en) 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
US8318252B2 (en) 2008-01-28 2012-11-27 Air Products And Chemicals, Inc. Antimony precursors for GST films in ALD/CVD processes
KR20100109567A (ko) 2008-02-01 2010-10-08 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 베타-디케티미나토 리간드를 함유하는 새로운 금속 전구체
US7799674B2 (en) 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8357435B2 (en) 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20090294807A1 (en) 2008-05-29 2009-12-03 Jiang Yan Methods of Fabricating Transistors and Structures Thereof
DE102008026284A1 (de) 2008-06-02 2009-12-03 Umicore Ag & Co. Kg Verfahren zur Herstellung von Ruthenium-Dienyl-Komplexen
US20090315120A1 (en) 2008-06-24 2009-12-24 Lucian Shifren Raised facet- and non-facet 3d source/drain contacts in mosfets
US8084104B2 (en) 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US7943988B2 (en) 2008-09-05 2011-05-17 Freescale Semiconductor, Inc. Power MOSFET with a gate structure of different material
US7927942B2 (en) 2008-12-19 2011-04-19 Asm International N.V. Selective silicide process
US9379011B2 (en) * 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8076243B2 (en) 2009-01-26 2011-12-13 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Metal precursors for deposition of metal-containing films
US8962876B2 (en) 2009-05-15 2015-02-24 Wayne State University Thermally stable volatile film precursors
US9315896B2 (en) 2009-10-26 2016-04-19 Asm Ip Holding B.V. Synthesis and use of precursors for ALD of group VA element containing thin films
FR2953989B1 (fr) 2009-12-10 2012-05-18 Commissariat Energie Atomique Procede de formation de materiaux metalliques comportant des semi-conducteurs
WO2012027357A2 (en) 2010-08-24 2012-03-01 Wayne State University Thermally stable volatile precursors
JP5725454B2 (ja) * 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
DE112012002871T5 (de) 2011-07-06 2014-03-20 Wayne State University Atomlagenabscheidung von dünnen Filmen an Übergangsmetall
US9214630B2 (en) * 2013-04-11 2015-12-15 Air Products And Chemicals, Inc. Method of making a multicomponent film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200408007A (en) * 2002-11-05 2004-05-16 Air Prod & Chem Process for atomic layer deposition of metal films
TW200737518A (en) * 2006-03-27 2007-10-01 Taiwan Semiconductor Mfg Co Ltd Method for making a thermally stable silicide
TW201120960A (en) * 2009-10-14 2011-06-16 Samsung Electronics Co Ltd Semiconductor device including metal silicide layer and method for manufacturing the same
TW201303062A (zh) * 2011-04-22 2013-01-16 Ａｓｍ國際股份有限公司 金屬矽化物、金屬鍺化物、其製造方法以及鎳薄膜沈積
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Karla Bernal-Ramos, et. al., Atomic Layer Deposition of Cobalt Silicide Thin Films Studied by in Situ Infrared Spectroscopy *

Also Published As

Publication number Publication date
KR102493957B1 (ko) 2023-01-31
TW201714218A (zh) 2017-04-16
US10199234B2 (en) 2019-02-05
KR102440969B1 (ko) 2022-09-06
US9607842B1 (en) 2017-03-28
KR20220126284A (ko) 2022-09-15
KR20170040083A (ko) 2017-04-12
US20170098545A1 (en) 2017-04-06
US20170186624A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
TWI736541B (zh) 形成金屬矽化物的方法
KR101958381B1 (ko) 금속 실리사이드, 금속 저머나이드, 이들의 제조 방법 및 니켈 박막 퇴적
US10553440B2 (en) Methods for depositing nickel films and for making nickel silicide and nickel germanide
US7927942B2 (en) Selective silicide process
US11525184B2 (en) Dual selective deposition
KR20190098706A (ko) 주기적 증착 공정의 기판 상에 루테늄 함유막을 증착하는 방법
US20250015164A1 (en) Semiconductor device with spacer and method for fabricating the same