[go: up one dir, main page]

DE10255841A1 - Kondensator mit ruthenhaltigen Elektroden - Google Patents

Kondensator mit ruthenhaltigen Elektroden Download PDF

Info

Publication number
DE10255841A1
DE10255841A1 DE10255841A DE10255841A DE10255841A1 DE 10255841 A1 DE10255841 A1 DE 10255841A1 DE 10255841 A DE10255841 A DE 10255841A DE 10255841 A DE10255841 A DE 10255841A DE 10255841 A1 DE10255841 A1 DE 10255841A1
Authority
DE
Germany
Prior art keywords
ruthenium
layer
oxide
substrate
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10255841A
Other languages
English (en)
Inventor
Harald Seidl
Martin Dr. Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10255841A priority Critical patent/DE10255841A1/de
Priority to US10/724,134 priority patent/US7170125B2/en
Publication of DE10255841A1 publication Critical patent/DE10255841A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/694Electrodes comprising noble metals or noble metal oxides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Strukturierung von Schichten aus Ruthen oder Ruthen(IV)oxid sowie einen Kondensator, welcher zumindest eine Elektrode umfasst, die zumindest abschnittsweise aus Ruthen oder Ruthen(IV)oxid aufgebaut ist. Beim erfindungsgemäßen Verfahren wird auf einem Substrat zunächst eine Schicht aus Ruthen oder Ruthen(IV)oxid abgeschieden und diese Schicht anschließend zumindest abschnittsweise mit einer Deckschicht abgedeckt. Durch Tempern des so erhaltenen Aufbaus in einer Sauerstoffatmosphäre wird das Ruthen in den freiliegenden Abschnitten in RuO¶4¶ umgewandelt und durch Sublimation entfernt. Das Verfahren ermöglicht die einfache Strukturierung von Schichten aus Ruthen oder Ruthen(IV)oxid und den Aufbau komplexer Strukturen, wie beispielsweise Grabenkondensatoren.

Description

  • Die Erfindung betrifft ein Verfahren zur Strukturierung von Schichten aus Ruthen oder Ruthen(IV)-Oxid sowie einen Kondensator.
  • Der wirtschaftliche Erfolg in der Halbleiterindustrie wird wesentlich von einer weiteren Reduzierung der minimalen Strukturgröße beeinflusst, die sich auf einem Mikrochip darstellen lässt. Eine Reduzierung der minimalen Strukturgröße ermöglicht eine Erhöhung der Integrationsdichte der elektronischen Bauelemente, wie Transistoren oder Kondensatoren, auf dem Mikrochip und damit eine Steigerung der Rechengeschwindigkeit von Prozessoren sowie eine Steigerung der Speicherkapazität von Speicherbausteinen. Um den Flächenbedarf der Bauelemente auf der Chipoberfläche gering zu halten, nutzt man bei Kondensatoren auch die Tiefe des Substrats. Dazu wird zunächst ein Graben in den Wafer eingebracht. Anschließend wird eine Bottomelektrode erzeugt, indem beispielsweise die Bereiche des Wafers, welche sich an die Wandung des Grabens anschließen, zur Erhöhung der elektrischen Leitfähigkeit dotiert werden. Auf die Bottomelektrode wird dann eine dünne Schicht eines Dielektrikums aufgebracht. Zuletzt wird der Graben mit einem elektrisch leitfähigen Material aufgefüllt, um eine Gegenelektrode zu erhalten. Diese Elektrode wird auch als Topelektrode bezeichnet. Durch diese Anordnung von Elektroden und Dielektrikum wird der Kondensator quasi gefaltet. Bei gleich bleibend großen Elektrodenflächen, also gleicher Kapazität kann die laterale Ausdehnung des Kondensators auf der Chipoberfläche minimiert werden. Derartige Kondensatoren werden auch als Grabenkondensatoren oder "Deep-Trech"-Kondensatoren bezeichnet.
  • In Speicherchips entspricht der geladene bzw. entladene Zustand des Kondensators den beiden binären Zuständen 0 bzw. 1. Um den Ladungszustand des Kondensators und damit die im Kondensator gespeicherte Information sicher bestimmen zu können, muss diese eine bestimmte minimale Kapazität aufweisen. Sinkt die Kapazität bzw. bei teilentladenem Kondensator die Ladung unter diesen Wert, verschwindet das Signal im Rauschen, das heißt die Information über den Ladungszustand des Kondensators geht verloren. Nach dem Beschreiben entlädt sich der Kondensator durch Leckströme, welche einen Ladungsausgleich zwischen den beiden Elektroden des Kondensators bewirken. Um einem Informationsverlust durch die Entladung des Kondensators entgegenzuwirken, wird bei DRAMs der Ladungszustand des Kondensators in regelmäßigen Abständen überprüft und gegebenenfalls aufgefrischt, das heißt ein teilweise entladener Kondensator wird wieder bis zu seinem ursprünglichen Zustand aufgeladen. Diesen so genannten "Refreshing"-Zeiten sind jedoch technische Grenzen gesetzt, das heißt, sie können nicht beliebig verkürzt werden. Während der Periode der Refreshing-Zeit darf die Ladung des Kondensators daher nur so weit abnehmen, dass eine sichere Bestimmung des Ladungszustands möglich ist. Bei einem gegebenen Leckstrom muss der Kondensator zu Beginn der Refreshing-Zeit daher eine bestimmte minimale Ladung aufweisen, so dass zum Ende der Refreshing-Zeit der Ladungszustand noch ausreichend hoch über dem Rauschen liegt, um die im Kondensator gespeicherte Information sicher auslesen zu können. Mit abnehmenden Abmessungen nehmen die Leckströme zu, da Tunneleffekte an Bedeutung gewinnen. Um auch bei fortschreitender Miniaturisierung eine sichere Speicherung von Informationen gewährleisten zu können, muss der Kondensator eine ausreichende Kapazität aufweisen. Um trotz abnehmender Baugröße die gewünschte hohe Kapazität zu erhalten, werden eine Vielzahl von Lösungsansätzen verfolgt. So wird beispielsweise die Oberfläche der Elektroden mit einer Struktur versehen, um bei abnehmender Länge und Breite der Elektroden deren Oberfläche möglichst groß zu gestalten. Ferner werden neue Materialien verwendet. So versucht man, das bisher als Dielektrikum verwendete Siliziumdioxid durch Materialien mit höherer Dielektrizitätskonstante zu ersetzen.
  • Um bei einer gegebenen Größe eines Kondensators eine möglichst hohe Kapazität zu erreichen, versucht man ferner, den unmittelbar an das Dielektrikum anschließenden Bereich des Halbleiters möglichst hoch zu dotieren, um so in unmittelbarer Nachbarschaft zum Dielektrikum eine möglichst hohe Ladungsdichte in der Elektrode zu erzeugen. Die Dotierung kann aus fester Phase erfolgen, wobei die zu dotierenden Abschnitte des Halbleiters beispielsweise mit einem Arsenglas bedeckt werden. Durch Tempern diffundieren die Arsenionen dann aus dem Arsenglas in den Halbleiter. Es ist auch eine Dotierung aus der Gasphase möglich, beispielsweise mit AsH3. Dazu müssen jedoch die Abschnitte des Halbleiters, welche frei von einer Dotierung bleiben sollen, durch eine entsprechende Deckschicht geschützt werden. Wird Silizium als Halbleitermaterial verwendet, bildet sich auch bei hoher Dotierung eine Raumladungszone aus, welche eine parasitäre Kapazität darstellt und somit die Flächenladungsdichte des Kondensators weiter verringert. Um die Ausbildung einer Raumladungszone zu unterdrücken, geht man bei weiter abnehmenden Dimensionen der Kondensatoren dazu über, die Elektroden aus Metallen oder anderen elektrisch hoch leitfähigen Materialien auszubilden. Als Materialien kommen für die Elektrodenschichten beispielsweise Al, TaSiN, WSiN, TiAlN, WSi, MoSi, CoSi, W, WN, Ta, TaN, Ti, TiN, Hf, HfN, Zr, ZrN, Mo, MoN, Y, YN, La, LaN, Ce, CeN, TiSiN, WSiN, oder ähnliche Materialien in Frage. Bei der Strukturierung der Metallschichten bzw. der Schichten aus elektrisch hoch leitfähigen Materialien werden übliche Trocken- oder Nassätzprozesse verwendet. Diese Ätzprozesse müssen selektiv zu anderen Materialien, insbesondere zu Silizium, Siliziumoxid sowie Siliziumnitrid verlaufen. Diese Verfahren sind meist sehr aufwändig durchzuführen und stehen auch nicht für alle Metalle bzw. elektrisch hoch leitfähigen Materialien zur Verfügung.
  • Aufgabe der Erfindung ist es daher, ein Verfahren zur Herstellung und Strukturierung von Schichten zur Verfügung zu stellen, welche eine hohe elektrische Leitfähigkeit aufweisen.
  • Die Aufgabe wird gelöst mit einem Verfahren zur Strukturierung von Schichten aus Ruthen oder Ruthen(IV)oxid, mit den Schritten:
    • – Bereitstellen eines Substrats mit einer Substratoberfläche,
    • – Abscheiden einer Schicht aus Ruthen oder Ruthen(IV)oxid auf zumindest Abschnitten der Substratoberfläche;
    • – Abscheiden einer gegen Sauerstoff inerten Deckschicht auf zumindest Abschnitten der Schicht aus Ruthen oder Ruthen(IV)oxid, so dass von der Deckschicht bedeckte Abschnitte, sowie frei liegende Abschnitte der Schicht aus Ruthen oder Ruthen(IV)oxid erhalten werden;
    • – Tempern des Substrats in einer sauerstoffhaltigen Atmosphäre, wobei die freiliegenden Abschnitte der Schicht aus Ruthen oder Ruthen(IV)oxid entfernt werden.
  • Durch die Verwendung von Ruthen bzw. Ruthen(IV)oxid (RuO2) steht ein Material zur Verfügung, welches eine hohe elektrische Leitfähigkeit aufweist. Dies ermöglicht die Herstellung sehr dünner Elektroden, beispielsweise für Kondensatoren, weshalb auch deren Abmessungen und damit die auf der Oberseite eines Substrats benötigte Fläche weiter verringert werden kann. Beim erfindungsgemäßen Verfahren lässt sich die Strukturierung der Schicht aus Ruthen oder Ruthen(IV)oxid sehr einfach ausführen, da das Ruthen bzw. Ruthen(IV)oxid in eine sublimierbare Verbindung überführt wird. Dies wird erreicht, indem die Schicht aus Ruthen oder Ruthen(IV)oxid einer sauer stoffhaltigen Atmosphäre ausgesetzt wird, so dass das Ruthen bzw, das Ruthen(IV)oxid in flüchtige Ruthenoxide umgesetzt wird. Ruthen bildet verschiedene flüchtige Oxide. Ruthen(VIII)oxid siedet bei einer Temperatur von etwa 100°C. Bei höherem Sauerstoffpartialdruck entsteht bei Temperaturen oberhalb von etwa 800°C aus Ruthen bzw. Ruthen(IV)oxid das Ruthen(VIII)oxid, während bei höheren Temperaturen im Bereich ab etwa 1200°C und niedrigem Sauerstoffpartialdruck das flüchtige Ruthen(VI)oxid entsteht. Die Reaktion wird bei einer Temperatur und einem Sauerstoffpartialdruck durchgeführt, bei welchem einerseits eine ausreichend hohe Umsetzungsrate des Ruthens bzw. Ruthen(IV)oxids erreicht wird und andererseits das entstandene flüchtige Ruthenoxid von der Substratoberfläche absublimiert. Die Strukturierung der Ruthenschicht bzw. der Schicht aus Ruthen(IV)oxid kann daher sehr einfach durchgeführt werden. Um eine Strukturierung zu erreichen, müssen diejenigen Bereiche der Schicht aus Ruthen oder Ruthen(IV)oxid, welche auf dem Substrat verbleiben sollen, gegenüber der sauerstoffhaltigen Atmosphäre geschützt werden. Dazu werden diese Abschnitte mit einer Deckschicht abgedeckt, welche inert gegenüber Sauerstoff ist. Die Deckschicht kann geeignet aus einem Oxid gebildet werden, welches unter Bedingungen, bei welchen das Ruthen(VIII)oxid bzw. das Ruthen(VI)oxid absublimiert wird, stabil auf der Substratoberfläche verbleibt. Ein geeignetes Oxid ist beispielsweise Siliziumdioxid. Die Deckschicht muss dabei nicht durchgehend aus dem Oxid gebildet sein. Die Deckschicht kann beispielsweise auch aus einem schwer flüchtigen Element, beispielsweise einem Metall gebildet sein, das an seiner Oberfläche oxidiert ist. So ist es beispielsweise auch möglich, eine Deckschicht aus Polysilizium zu verwenden, das an seiner Oberfläche mit einer Oxidschicht passiviert ist. Durch die Oxidschicht wird das Polysilizium vor einer weiteren Oxidation in der sauerstoffhaltigen Atmosphäre geschützt. Polysilizium eignet sich als Deckschicht besonders, wenn die Schicht aus Ruthen oder Ruthen(IV)oxid auf Reliefstrukturen ausgebildet werden soll. Sofern erforderlich, kann die Strukturierung der Deckschicht mit üblichen Verfahren durchgeführt werden. Nachdem bestimmte Abschnitte der Schicht aus Ruthen oder Ruthen(IV)oxid durch die Deckschicht geschützt wurden, wird das Substrat in einer sauerstoffhaltigen Atmosphäre getempert, wobei sich das freiliegende Ruthen bzw. Ruthen(IV)oxid in ein sublimierbares Ruthenoxid umwandelt, so dass die freiliegenden Abschnitte der Schicht aus Ruthen oder Ruthen(IV)oxid entfernt werden.
  • Je nachdem, ob die Deckschicht bereits einen Bestandteil eines aufzubauenden mikroelektronischen Bauelements bildet oder nicht, kann die Deckschicht nach der Strukturierung auf der Schicht aus Ruthen oder Ruthen(IV)oxid verbleiben oder auch entfernt werden. Zur Entfernung der Deckschicht werden übliche Verfahren eingesetzt. Die genauen Bedingungen sind jeweils vom Material abhängig, das für die Deckschicht verwendet wurde. Bei Verwendung von Schichten aus Siliziumdioxid kann die Deckschicht beispielsweise nasschemisch mit wässriger Flusssäure oder auch in einem fluorhaltigen Plasma entfernt werden.
  • Die Bedingungen für das Tempern das Substrats werden bevorzugt so gewählt, dass eine möglichst geringe thermische Belastung verursacht wird. Andererseits muss die Temperatur jedoch hoch genug gewählt werden, um sicherzustellen, dass die Umsetzung zu flüchtigen Ruthenoxiden innerhalb von für eine industrielle Anwendung interessanten Zeiträumen erfolgt. Bevorzugt wird zum Tempern das Substrat auf eine Temperatur von mehr als 800°C erhitzt. Bei diesen Temperaturen bildet sich Ruthen(VIII)oxid, welches unter diesen Bedingungen von der Substratoberfläche absublimiert werden kann. Bei höheren Temperaturen bzw. geringem Sauerstoffgehalt der sauerstoffhaltigen Atmosphäre kann sich bei Temperaturen oberhalb von 1200°C auch das flüchtige Ruthen(VI)oxid (RuO3) ausbilden. Dies bedeutet eine hohe thermische Belastung des Substrats, so dass die zum Tempern verwendete Temperatur bevorzugt unterhalb von 1200°C gewählt wird.
  • Das leichter flüchtige Ruthen(VIII)oxid (RuO4) bildet sich bevorzugt bei einem hohen Sauerstoffanteil der sauerstoffhaltigen Atmosphäre. Bevorzugt ist daher die sauerstoffhaltige Atmosphäre im Wesentlichen aus Sauerstoff gebildet. Neben Sauerstoff können noch Inertgase bzw. Spuren anderer Verbindungen enthalten sein. Nach Möglichkeit sollten diese jedoch die Ausbildung des leichter flüchtigen RuO4 nicht behindern. Bevorzugt wird die Umsetzung zum flüchtigen Ruthenoxid bei Normaldruck durchgeführt.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere für die Herstellung von Elektroden von Grabenkondensatoren. Durch den geringen elektrischen Widerstand kann zum einen eine hohe Flächenladungsdichte erreicht werden, wodurch sich die Abmessungen des Kondensators weiter minimieren lassen. Zum anderen ermöglicht der geringe Widerstand eine Verkürzung der Zugriffszeit auf den Kondensator bzw. das Speicherelement eines Speicherchips. Für die Herstellung von Grabenkondensatoren wird bevorzugt in der Weise vorgegangen, dass ein Substrat verwendet wird, in welches Gräben eingebracht sind. Diese Gräben weisen Grabenwandungen auf, auf welchen zumindest in Abschnitten die Schicht aus Ruthen oder Ruthen(IV)oxid abgeschieden wird. Nach einer entsprechenden Strukturierung können diese Schichten aus Ruthen oder Ruthen(IV)oxid dann beispielsweise die Elektrode eines Kondensators bilden.
  • Im Allgemeinen wird dabei in der Weise vorgegangen, dass auf dem Substrat zunächst eine erste Elektrodenplatte mit hoher elektrischer Leitfähigkeit bereitgestellt wird. Auf der ersten Elektrodenplatte wird dann eine Schicht aus einem Dielektrikum abgeschieden, auf welche wiederum die Schicht aus Ruthen oder Ruthen(IV)oxid abgeschieden wird. Diese Schicht struktur eignet sich für die Herstellung von Kondensatoren mit an sich beliebigem Design. So können die strukturierten Ruthen-Elektroden sowohl für Grabenkondensatoren wie auch für Stacked-Kondensatoren verwendet werden. Ebenso kann auch ein ebenes Design verwirklicht werden, bei welchem jeweils planare Schichten übereinander gestapelt werden.
  • Die Herstellung der ersten Elektrodenplatte erfolgt im Allgemeinen in der Weise, dass zunächst ein dotierter Abschnitt im Halbleitersubstrat erzeugt wird. Dazu kann ein geeignetes Dotiermittel in üblicher Weise in das Halbleitersubstrat eingebracht werden. Zunächst werden die zu dotierenden Abschnitte in geeigneter Weise definiert, indem beispielsweise ein Graben bis zur gewünschten Tiefe mit einem Arsenglas aufgefüllt wird. Beim anschließenden Tempern werden dann nur die unteren Abschnitte des Grabenkondensators dotiert. Eine Dotierung aus der Gasphase ist ebenfalls möglich. Die Bereiche des Substrats, welche frei von der Dotierung verbleiben sollen, müssen dazu zunächst mit einer Diffusionsbarriere abgedeckt werden. Für die Herstellung der ersten Elektrodenplatte werden also übliche, dem Fachmann bekannte Verfahren verwendet. Es bestehen hier keine besonderen Beschränkungen.
  • Um die Ausbildung von Raumladungszonen zu vermeiden, wird in einer bevorzugten Ausführungsform auf den dotierten Abschnitten des Halbleitersubstrats zusätzlich eine Schicht aus Metall oder einem Material mit hoher elektrischer Leitfähigkeit abgeschieden. Das Metall bzw. das Material mit hoher elektrischer Leitfähigkeit kann an sich in beliebiger Weise gewählt werden. Geeignet sind beispielsweise die in der Einleitung genannten Materialien. Die Metallschicht kann aber auch beispielsweise aus Ruthen bestehen oder aus Ruthen(IV)oxid als Material mit hoher elektrischer Leitfähigkeit.
  • Bei Verwendung als Elektrode kann auf der Schicht aus Ruthen oder Ruthen(IV)oxid auch noch eine Schicht aus Polysilizium abgeschieden werden. Diese Anordnung wird bevorzugt dann gewählt, wenn die Elektrode als Topelektrode eines Grabenkondensators ausgebildet wird. Über die Füllung mit Polysilizium kann dann der Anschluss der Elektrode z.B. an einen Transistor erfolgen. Zur Erhöhung der elektrischen Leitfähigkeit kann die Schicht aus Polysilizium auch mit einer Dotierung versehen werden.
  • Um eine Reaktion zwischen einzelnen Schichten zu vermeiden, welche zu einer Zerstörung der Schichtstruktur führen würde, wird bevorzugt zwischen erstem Elektrodenabschnitt und der Schicht aus einem Dielektrikum und/oder zwischen der Schicht aus einem Dielektrikum und der Schicht aus Ruthen oder Ruthen(IV)oxid und/oder zwischen der Schicht aus Ruthen oder Ruthen(IV)oxid und der Schicht aus dotiertem Polysilizium eine Barriereschicht abgeschieden. Es werden dazu übliche Materialien verwendet. Geeignet sind beispielsweise TaN, TaSiN, dotiertes Silizium, oder auch TiN. Besondere Beschränkungen existieren nicht. Die Barriereschicht sollte ihre Barrierefunktion auch bei höheren Temperaturen nicht verlieren und sich beispielsweise bei den geforderten hohen Temperaturen nicht zersetzen bzw. nicht mit Bestandteilen benachbarter Schichten reagieren.
  • Der Temperschritt, in welchem die freiliegenden Abschnitte der Schicht aus Ruthen bzw. Ruthen(IV)oxid entfernt werden, kann sowohl in konventionellen Öfen wie auch in RTP-Anlagen durchgeführt werden. RTP-Anlagen (RTP = Rapid Thermal Processing) ist bevorzugt, da in diesen Anlagen eine rasche Prozessierung möglich ist.
  • Das erfindungsgemäße Verfahren ermöglicht die einfache Herstellung und Strukturierung von Schichten aus Ruthen bzw. Ruthen(IV)oxid, welche eine hohe elektrische Leitfähigkeit aufweisen. Derartige Schichten eignen sich insbesondere für eine Verwendung als Elektrode in Kondensatoren. Gegenstand der Erfindung ist daher auch ein Kondensator mit einer ersten Elektrodenplatte und einer zweiten Elektrodenplatte, sowie einer zwischen erster Elektrodenplatte und zweiter Elektrodenplatte ausgebildeten Schicht aus einem Dielektrikum, wobei zumindest eine der Elektrodenplatten in zumindest Abschnitten aus Ruthen oder Ruthen(IV)oxid ausgebildet ist.
  • Durch Verwenden von Ruthen bzw. Ruthen(IV)oxid kann eine hohe Flächenladungsdichte auf der Elektrodenoberfläche erreicht werden. Die erfindungsgemäßen Kondensatoren lassen sich daher in sehr geringen Abmessungen herstellen. Wegen des geringen elektrischen Widerstandes können bei Verwendung des Kondensators als Speicherelement auch sehr kurze Schreib- bzw. Lesezeiten verwirklicht werden.
  • In einer besonders bevorzugten Ausführungsform ist der Kondensator daher als Grabenkondensator in einem Halbleitersubstrat ausgebildet, bei welchem die erste Elektrodenplatte als dotierter Abschnitt des Halbleitersubstrats in einer Grabenwandung ausgebildet ist und die zweite Elektrodenplatte zumindest abschnittsweise aus Ruthen oder Ruthen(IV)oxid ausgebildet ist.
  • Bei dieser Ausführungsform des erfindungsgemäßen Kondensators erfolgt der Aufbau in an sich üblicher Weise, wobei jedoch die Topelektrode zumindest abschnittsweise aus Ruthen oder Ruthen(IV)oxid ausgebildet ist. Der Grabenkondensator wird dabei in üblichen Dimensionen ausgebildet. Die Ausdehnung des Grabenkondensators in die Tiefe des Substrats beträgt im Allgemeinen zwischen 1 und 10 μm, vorzugsweise zwischen 5 und 10 μm während der Durchmesser des Grabens geringer als 300 nm, vorzugsweise geringer als 200 nm gewählt wird.
  • Die zweite Elektrode muss nicht vollständig aus Ruthen oder Ruthen(IV)oxid ausgebildet sein. Es ist auch möglich, die Elektrode als einen Schichtstapel auszubilden, wobei eine erste Schicht aus Ruthen oder Ruthen(IV)oxid ausgebildet wird und zumindest eine zweite Schicht aus Polysilizium. Die Aus Ruthen oder Ruthen(IV)oxid ausgebildete Schicht wird dabei benachbart zum Dielektrikum angeordnet.
  • Um auch auf der ersten Elektrodenplatte eine möglichst hohe Flächenladungsdichte zu erreichen bzw. den elektrischen Widerstand der Elektrode möglichst gering zu gestalten, kann auch die erste Elektrodenplatte durch eine auf den dotierten Abschnitten angeordnete Schicht aus Metall oder aus einem Material mit hoher elektrischer Leitfähigkeit ergänzt sein. Als Metall bzw. Material mit hoher elektrischer Leitfähigkeit können wiederum die oben beschriebenen Materialien verwendet werden.
  • Um Leckströme, die zu einer vorzeitigen Entladung des Kondensators führen, zu vermeiden, kann der Grabenkondensator in seinem oberen Abschnitt, also in einem Bereich der Grabenwandung, welche sich an die Öffnung des Grabenkondensators anschließt, mit einem Isolationsabschnitt versehen sein. Ein solcher Isolationsabschnitt wird geeignet als Kragen ausgeführt.
  • Der erfindungsgemäße Kondensator eignet sich besonders für eine Verwendung als Speicherelement in einem Speicherchip (DRAM). Dazu wird der Kondensator geeignet durch einen Transistor zu einer Speicherzelle ergänzt. Durch den Transistor wird eine Elektrode des Speicherkondensators mit der Bitleitung des Chips verbunden.
  • Die Erfindung wird unter Bezugnahme auf die beigefügten Figuren näher erläutert. Gleiche Gegenstände werden dabei mit gleichen Bezugszeichen bezeichnet. Die Figuren zeigen im Einzelnen:
  • 1 eine schematische Darstellung der Arbeitsschritte, welche bei der Herstellung einer strukturierten Schicht aus Ruthen oder Ruthen(IV)oxid durchlaufen werden;
  • 2 eine schematische Darstellung von Arbeitsschritten, welche bei der Herstellung des Grabenkondensators durchlaufen werden.
  • 1 zeigt eine schematische Darstellung der Arbeitsschritte, welche beim erfindungsgemäßen Verfahren durchlaufen werden. In 1-1 ist in seitlicher Ansicht ein Schnitt durch ein Substrat 1 dargestellt, beispielsweise einen Siliziumwafer. Das Substrat 1 unterliegt in seinem Aufbau keinen besonderen Einschränkungen. Beispielsweise kann das Substrat 1 auch mehrere übereinander angeordnete Schichten umfassen. So kann auf dem Siliziumwafer eine epitaktisch abgeschiedene Schicht aus einkristallinem Silizium oder eine Schicht aus Siliziumdioxid angeordnet sein. Ebenso können auch bereits Bauelemente in den Wafer integriert sein, Beispielsweise Gräben. Der Übersichtlichkeit wegen sind solche im Substrat 1 integrierte Strukturen oder Schichten nicht dargestellt. Auf das Substrat 1 wird zunächst eine Schicht 2 aus Ruthen oder Ruthen(IV)oxid abgeschieden. Die Abscheidung erfolgt mit üblichen Verfahren, beispielsweise einem CVD-(CVD = Chemical Vapor Deposition) oder einem ALD-Verfahren (ALD = Atomic Layer Deposition). Als gasförmige Vorläuferverbindung kann für das Ruthen beispielsweise ein Ruthenhalogenid verwendet werden, das mit Wasserstoff zum Ruthenmetall oder mit einem sauerstoffhaltigen Vorläuferverbindung zum Ruthen(IV)oxid umgesetzt wird. Weitere geeignete Vorläuferverbindungen sind beispielsweise metallorganische Verbindungen des Ruthens, wie Ru(dpm)3 (Tris(dipivaloylmethanato)ruthenium). Geeignete Vorläuferverbindungen sind beispielsweise beschrieben bei M.-K. Kadoshima, T. Nabatame, M. Hiratani, Y. Nakamura, I. Asano, T. Suzuki Jpn. J. Appl. Phys. 41 (2002), L347 – L350, Part 2, No. 3B, sowie K.-W. Kim, N.-S. Kim, Y.-S. Kim, I.-S. Choi, H.-J. Kim, J.-C. Park, S.-Y. Lee Jpn. J. Appl. Phys. 41 (2002) 820 – 825 Part 1, No. 2A. Für die Abscheidung des Sauerstoffs des Ruthen(IV)oxids kann beispielsweise Wasser oder Ozon verwendet werden. Man erhält den in 1-2 dargestellten Aufbau, bei welcher auf dem Substrat 1 eine Schicht 2 aus Ruthen oder Ruthen(IV)oxid angeordnet ist. Im nächsten Verfahrensschritt wird auf die Schicht 2 aus Ruthen oder Ruthen(IV)oxid eine Deckschicht 3 abgeschieden. Das Material der Deckschicht 3 wird so gewählt, dass es einerseits inert gegenüber Sauerstoff ist und es andererseits selektiv gegenüber Ruthen oder Ruthen(IV)oxid entfernt werden kann, beispielsweise durch einen selektiven Ätzschritt. Die Deckschicht 3 muss dabei nicht homogen ausgeführt sein. Es kann beispielsweise auch ein Schichtstapel verwendet werden, bei welchem die zuoberst angeordnete Schicht die geforderten Eigenschaften aufweist. Ein für die Deckschicht 3 geeignetes Material ist beispielsweise Siliziumdioxid. Sofern erforderlich, kann die Deckschicht 3 strukturiert werden, um eine aus der Deckschicht 3 erhaltene Maske 4 darzustellen. Dazu können übliche Verwenden verwendet werden. Beispielsweise kann eine fotoempfindliche Maske auf der Deckschicht 3 aufgetragen werden (nicht dargestellt). Diese fotoempfindliche Schicht kann anschließend selektiv belichtet und entwickelt werden. In einem selektiven Ätzschritt können dann freiliegende Bereiche der Deckschicht 3 entfernt werden, so dass nach Entfernung der aus der fotoempfindlichen Schicht hergestellten Maske der in 1-4 dargestellte Aufbau erhalten wird. Auf dem Substrat 1 ist eine durchgehende Schicht 2 aus Ruthen oder Ruthen(IV)oxid angeordnet. Auf Abschnitten der Oberfläche der Schicht 2 aus Ruthen oder Ruthen(IV)oxid ist eine die Maske 4 bildende Deckschicht 3 angeordnet, so dass von der Deckschicht 3 bedeckte Abschnitte 2a sowie freiliegende Abschnitte 2b der Schicht 2 aus Ruthen oder Ruthen(IV)oxid erhalten werden. Das in 1-4 dargestellte Substrat wird nun einer Sauerstoffatmosphäre auf eine Temperatur erhitzt, welche vorzugsweise größer als 800°C gewählt ist. Dabei werden die durch die Deckschicht 3 geschützten Abschnitte 2a der Schicht 2 aus Ruthen oder Ruthen(IV)oxid getempert, sodass durch eine Umordnung von Atomen oder eine Eliminierung von nicht abreagierten Gruppen der Vorläuferverbindungen eine Verbesserung der Schichtqualität erreicht wird. In den freiliegenden Abschnitten 2b reagiert das Ruthen bzw. Ruthen(IV)oxid mit dem Sauerstoff der Sauerstoffatmosphäre, wobei sich flüchtiges Ruth(VIII)oxid (RuO4) bildet. Dieses RuO4 sublimiert bei den gewählten Temperaturen oberhalb von 800°C ab, so dass die freiliegenden Abschnitte 2b der Schicht 2 aus Ruthen oder Ruthen(IV)oxid entfernt werden und man zum in 1-5 dargestellten Aufbau gelangt. Auf dem Substrat 1 ist eine strukturierte Schicht 5 aus Ruthen oder Ruthen(IV)oxid angeordnet, welche bei der in 1-5 dargestellten Anordnung noch von der Deckschicht 3 (bzw. Maske 4) bedeckt ist. Sofern erforderlich, kann die Deckschicht 3 in einem abschließenden Schritt selektiv zur strukturierten Schicht 5 aus Ruthen oder Ruthen(IV)oxid entfernt werden.
  • 2 zeigt schematisch eine Abfolge der wesentlichen Arbeitsschritte, welche bei der Herstellung eines Grabenkondensators durchlaufen werden. Dargestellt ist jeweils ein Schnitt durch ein Substrat 6, beispielsweise einen Siliziumwafer, so dass der Graben bzw. der Grabenkondensator in seitlicher Ansicht gezeigt ist. Zunächst wird in üblicher Weise in ein Siliziumsubstrat 6 ein Graben 7 eingebracht. Dazu kann beispielsweise auf der Oberfläche des Siliziumsubstrats 6 zunächst eine geeignete Maske erzeugt werden und anschließend der Graben 7 in das Siliziumsubstrat 6 durch Ätzen mit einem fluorhaltigen Plasma eingebracht werden. 2-1 zeigt schematisch das Siliziumsubstrat 6 und den in dieses eingebrachten Graben 7. Auf dem Siliziumsubstrat 6 können an der Oberseite auch noch Deckschichten aufgebracht sein, beispielsweise aus Siliziumnitrid. Aus Gründen der Einfachheit ist jedoch auf die Darstellung dieser Details in 2 verzichtet wor den. Auf den freiliegenden Flächen des Siilziumsubstrats 6 wird nun zunächst eine Schicht 8 aus Arsenglas abgeschieden. Bei der in 2-2 gezeigten Darstellung bedeckt die Schicht 8 aus Arsenglas die Wandungen 7a des Grabens 7. Je nach Durchmesser des Grabens ist es aber auch möglich, den Graben 7 vollständig mit Arsenglas aufzufüllen, so dass kein Hohlraum im Inneren des Grabens 7 verbleibt. Um den Bereich einzugrenzen, in welchem eine Dotierung des Siliziumsubstrats 6 erfolgen soll, wird zunächst, wie in 2-3 dargestellt, der im Graben 7 verbliebene Hohlraum mit einer Füllung 9 aus beispielsweise einem Lack aufgefüllt. Als nächstes wird, wie in 2-4 dargestellt, die Lackfüllung 9 isotrop zurückgeätzt, bis zu einer Tiefe, welche im Wesentlichen dem oberen Abschluss des zu dotierenden Bereiches entspricht. Die freiliegenden Bereiche der Schicht 8 aus Arsenglas können nun entfernt werden, beispielsweise durch isotropes nasschemisches Ätzen. Die Lackfüllung 9 wird anschließend entfernt, beispielsweise durch Trockenätzen mit einem sauerstoffhaltigen Plasma, so dass man zu dem in 2-6 gezeigten Aufbau gelangt. Die Abschnitte der Grabenwandung 7a, welche den zu dotierenden Bereich abschließen, sind mit einer Schicht 8 aus Arsenglas bedeckt, während die Bereiche des Substrats 6, welche nicht dotiert werden sollen, freiliegen bzw. nicht von der Schicht 8 aus Arsenglas bedeckt sind. Um eine Verunreinigung des Substrats 6 zu vermeiden und den zu dotierenden Bereich scharf abzugrenzen, wird zunächst eine Schicht 10 eines Deckoxids abgeschieden, durch welche die freiliegenden Bereiche der Oberfläche des Substrats 6 sowie die im Graben freiliegende Fläche der Schicht 8 aus Arsenglas bedeckt werden. Dieser Aufbau ist schematisch in 2-7 dargestellt. Das in 2-7 dargestellte Substrat wird nun getempert, wobei Arsenionen aus der Schicht 8 aus Arsenglas in die angrenzenden Bereiche des Substrats 6 eindiffundieren. Es bildet sich ein dotierter Bereich 11 aus, welcher im fertig gestellten Grabenkondensator der ersten Elektrodenplatte entspricht. Der dotierte Bereich 11 wird auch als "Buried Plate" bezeichnet. Für den weiteren Aufbau des Grabenkondensators werden nun zunächst die für die Dotierung verwendete Schicht 10 aus Deckoxid und die Schicht 8 aus Arsenglas entfernt. Dies kann mit einem üblichen nasschemischen Ätzverfahren erfolgen. Man erhält den in 2-9 dargestellten Zustand. Der Graben 7 ist wieder vollständig freigelegt. Im unteren Abschnitt des Grabens 7 sind die an die Grabenwandung 7a angrenzenden Bereiche 11 mit einer Dotierung versehen. Im nächsten Schritt wird das Dielektrikum 12 als dünne Schicht abgeschieden. Dies erfolgt üblicherweise mit einem CVD- oder einem ALD-Verfahren. Als Dielektrikum können übliche Verbindungen verwendet werden, wie Siliziumoxid oder Siliziumnitrid. Es ist aber auch möglich, Materialien zu verwenden, welche eine höhere Dielektrizitätskonstante aufweisen. Beispielsweise für solche Dielektrika sind Al2O3, AlN, TiO2, Ta2O5, HfO2, ZrO2, WO3, MoO2, Y2O3, La2O3, CeO2 oder auch MgO. Es können auch Kombinationen dieser Verbindungen verwendet werden. Besondere Beschränkungen bestehen hier nicht. Auf die Schicht des Dielektrikums 12 kann zunächst eine leitfähige Barriereschicht 13 abgeschieden werden. Als Materialien für die leitfähige Barriereschicht 13 kann beispielsweise TaN, TaSiN oder auch dotiertes Silizium verwendet werden. Die leitfähige Barriereschicht 13 kann ebenfalls mit CVD- oder ALD-Verfahren aufgebracht werden. Der nun erhaltene Aufbau ist in 2-11 dargestellt. Auf der Grabenwandung 7a ist zunächst die Schicht des Dielektrikums 12 und auf diesem wiederum eine leitfähige Barriereschicht 13 angeordnet. Auf die leitfähige Barriereschicht 13 wird nun eine Schicht 14 aus Ruthen aufgebracht. Das Verfahren wird hier am Beispiel der Abscheidung einer Ruthenschicht erläutert. Eine Strukturierung einer Schicht aus Ruthen(IV)oxid kann jedoch in analoger Weise durchgeführt werden. Wie in 2-12 dargestellt, bedeckt die Schicht 14 aus Ruthen die gesamte Oberfläche der leitfähigen Barriereschicht 13, so dass der Graben 7 an seinen Innenflächen vollständig mit der Schicht 14 aus Ruthen ausgekleidet ist. Um eine Reaktion oder eine Diffusion des Ruthens (bzw. des Ruthen(IV)oxids) mit dem bzw. in das später in dem Graben 7 abgeschiedenen Polysilizium zu verhindern, kann nun zunächst eine weitere, zweite Barriereschicht 15 auf der Schicht 14 aus Ruthen abgeschieden werden. Dazu können die bei der ersten leitfähigen Barriereschicht 13 genannten Materialien oder beispielsweise auch TiN verwendet werden. Der verbleibende Innenraum des Grabens 7 wird, wie in 2-14 dargestellt, zunächst vollständig mit Polysilizium 16 aufgefüllt, wobei auch die Oberseite des Substrats 6 mit Polysilizium 16 bedeckt wird. Das Polysilizium 16 wird nun, wie in 2-15 dargestellt, von der Oberfläche des Substrats 6 sowie im oberen Abschnitt des Grabens 7 wieder entfernt. Dies kann beispielsweise durch isotropes Ätzen mit einem fluorhaltigen Plasma erreicht werden. Die im oberen Abschnitt des Grabens 7 freigelegten Bereiche der zweiten Barriereschicht 15 können nun entfernt werden. Da die unter der zweiten Barriereschicht 15 angeordnete Schicht 14 aus Ruthen gegenüber Chemikalien weitgehend inert ist, können für die Entfernung der zweiten Barriereschicht 15 vergleichsweise aggressive Chemikalien verwendet werden. Wie in 2-16 dargestellt, ist nun die Schicht 14 aus Ruthen in den oberen Abschnitten des Grabens 7 freigelegt worden. Man erhält also analog zu dem in 1 dargestellten Verfahrensablauf freigelegte Abschnitte 14a der Schicht 14 aus Ruthen sowie bedeckte Abschnitte 14b der Schicht 14 aus Ruthen. Als Deckschicht wirken in diesem Fall die im unteren Bereich des Grabens 7 angeordneten Abschnitte der zweiten Barriereschicht 15 sowie der Füllung aus Polysilizium 16. Erfindungsgemäß wird die in 2-16 dargestellte Anordnung nun in einer Sauerstoffatmosphäre auf eine Temperatur von mehr als 800°C erhitzt. Das Ruthen wird dabei in den freiliegenden Abschnitten 14a in flüchtiges RuO4 umgewandelt, so dass die freiliegenden Abschnitte 14a der Schicht 14 aus Ruthen abgetragen werden. Man gelangt zu einem in 2-17 dargestellten Aufbau. Im oberen Bereich des Grabens 7 ist die Schicht 14 aus Ruthen abgetragen worden, so dass die entsprechenden Ab schnitte der inerten leitfähigen Barriereschicht 13 wieder freigelegt worden sind. Diese freigelegten Abschnitte der ersten leitfähigen Barriereschicht 13 können nun, zum Beispiel durch ein nasschemisches Verfahren, ebenfalls abgetragen werden. Man gelangt zum in 2-18 dargestellten Aufbau. In seinem oberen Abschnitt ist der Graben 7 freigelegt worden, während im unteren Abschnitt die beiden Elektrodenplatten des Kondensators erzeugt wurden. Der dotieret Bereich 11 bildet dabei die Bottomelektrode, welche an das Dielektrikum 12 anschließt. Auf der gegenüberliegenden Seite des Dielektrikums 12 ist als Topelektrode die Schicht 14 aus Ruthen angeordnet, welche beidseitig von einer ersten leitfähigen Barriereschicht 13 bzw. einer zweiten leitfähigen Barriereschicht 15 begrenzt wird. Diese Schichtfolge wird schließlich durch eine leitfähige Füllung aus Polysilizium 16 ergänzt. Um den Graben 7 in seinem oberen Abschnitt gegenüber dem Siliziumsubstrat 6 zu isolieren, wird nun mit Hilfe eines CVD- oder ALD-Verfahrens ein Oxidkragen aufgebaut. Dazu wird, wie in 2-19 dargestellt, auf den freiliegenden Flächen eine Oxidschicht 17 abgeschieden. Um eine elektrische Verbindung zur Topelektrode herstellen zu können, wird die Oxidschicht 17 anschließend mit einem geeigneten Plasma anisotrop geätzt. Wie in 2-20 dargestellt, verbleibt dabei die Oxidschicht 17 auf den im oberen Bereich des Grabens 7 angeordneten Abschnitten der Grabenwandung 7a und die Oberfläche der Topelektrode, das heißt bei der in 2-20 gewählten Darstellung die Oberfläche der Füllung aus Polysilizium 16, wird wieder freigelegt. Der obere Abschnitt des Grabens 7 wird nun mit Polysilizium aufgefüllt. Dazu wird zunächst wieder Polysilizium 16 abgeschieden, wobei der Graben 7, wie in 2-21 dargestellt, überfüllt wird. Überschüssiges Polysilizium 16 wird anschließend isotrop zurückgeätzt, so dass man zu der in 2-22 gezeigten Darstellung gelangt. Der Grabenkondensator umfasst mit dem dotierten Bereich 11 eine Bottomelektrode, welche durch ein Dielektrikum 12 von der Topelektrode getrennt wird. Die Topelektrode wird aus einer Schicht 14 aus Ruthen sowie der Füllung 16 aus Polysilizium gebildet. Um eine Reaktion zwischen einzelnen Komponenten der Topelektrode bzw. mit dem Material des Dielektrikums zu vermeiden, wird die Schicht 14 aus Ruthen zu beiden Seiten jeweils von einer ersten leitfähigen Barriereschicht 13 und einer zweiten leitfähigen Barriereschicht 15 begrenzt. Im oberen Bereich des Grabenkondensators ist die Topelektrode durch einen Kragen 18 vom Substrat 6 isoliert, so dass Leckströme weitgehend unterdrückt werden. Um eine Speicherzelle eines DRAMs aufzubauen, wird nun in üblicher Weise weiter verfahren, das heißt es wird ein Transistor aufgebaut, dessen Drainelektrode beispielsweise mit der die Topelektrode bildenden Füllung 16 aus Polysilizium verbunden ist.
  • Das erfindungsgemäße Verfahren wurde am Beispiel eines Grabenkondensators erläutert, bei welchem eine Elektrode aus einem Halbleiter und die andere Elektrode aus einer Ruthenschicht gebildet ist. Es ist aber auch möglich, beide Elektroden als Metallelektroden auszubilden. Dazu kann beispielsweise ausgehend vom in 2-9 gezeigten Aufbau zunächst eine Metallschicht auf den Abschnitten der Wandung des Grabens 7 aufgebracht werden, an welchen sich die dotierten Bereiche 11 anschließen. Hierfür kann beispielsweise ebenfalls eine Schicht aus Ruthen oder Ruthen(IV)oxid verwendet werden. Es können aber auch andere Materialien verwendet werden, welche eine hohe elektrische Leitfähigkeit aufweisen, beispielsweise Al, W, Ta, Ti, Hf, Zr, Mo, Y, La, Ce sowie die elektrisch leitfähigen Nitride dieser Metalle, wie auch Legierungen dieser Metalle sowie deren elektrisch leitfähige Nitride, welche mehrere der oben genannten Metalle enthalten. Besondere Beschränkungen bestehen hier nicht.
  • Bei dem in 2 dargestellten Verfahren wurde der Kragen 18 nach dem Aufbau der aus der Schicht 14 aus Ruthen und der Füllung aus Polysilizium 16 aufgebauten Topelektrode hergestellt. Es ist aber auch möglich, zunächst den Kragen 18 im Graben 7 zu erzeugen und erst daran anschließend die aus der Schicht 14 aus Ruthen bzw. der Füllung aus Polysilizium 16 aufgebaute Topelektrode herzustellen. Der Fachmann kann dabei die bekannten Verfahren zur Herstellung von Grabenkondensatoren entsprechend variieren.
  • 1
    Substrat
    2
    Schicht aus Ruthen oder Ruthen(IV)oxid
    3
    Deckschicht
    4
    Maske
    5
    strukturierte Schicht aus Ruthen oder Ruthen(IV)oxid
    6
    Siliziumsubstrat
    7
    Graben
    7a
    Grabenwandung
    8
    Schicht aus Arsenglas
    9
    Füllung aus Lack
    10
    Schicht aus Deckoxid
    11
    dotierter Bereich
    12
    Dielektrikum
    13
    erste leitfähige Barriereschicht
    14
    Schicht aus Ruthen
    15
    zweite Barriereschicht
    16
    Polysilizium
    17
    Oxidschicht
    18
    Kragen

Claims (17)

  1. Verfahren zur Strukturierung von Schichten aus Ruthen oder Ruthen(IV)oxid, mit den Schritten: Bereitstellen eines Substrats mit einer Substratoberfläche, Abscheiden einer Schicht aus Ruthen oder Ruthen(IV)oxid auf zumindest Abschnitten der Substratoberfläche; Abscheiden einer gegen Sauerstoff inerten Deckschicht auf zumindest Abschnitten der Schicht aus Ruthen oder Ruthen(IV)oxid, so dass von der Deckschicht bedeckte Abschnitte sowie frei liegende Abschnitt der Schicht aus Ruthen oder Ruthen(IV)oxid erhalten werden; Tempern des Substrats in einer sauerstoffhaltigen Atmosphäre, sodass die freiliegenden Abschnitte der Schicht aus Ruthen oder Ruthen(IV)oxid in ein flüchtiges Ruthenoxid überführt und von der Substratoberfläche entfernt werden.
  2. Verfahren nach Anspruch 1, wobei zum Tempern das Substrat auf eine Temperatur von mehr als 800°C erhitzt wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei die sauerstoffhaltige Atmosphäre im Wesentlichen aus Sauerstoff gebildet ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei in das Substrat Gräben eingebracht sind, welche Grabenwandungen aufweisen und die Schicht aus Ruthen oder Ruthen(IV)oxid auf zumindest Abschnitten der Grabenwandungen abgeschieden wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei auf dem Substrat eine erste Elektrodenplatte mit hoher elektrischer Leitfähigkeit bereitgestellt wird, auf der ersten Elektrodenplatte eine Schicht aus einem Dielektrikum abgeschieden wird und auf der Schicht aus dem Dielektrikum die Schicht aus Ruthen oder Ruthen(IV)oxid abgeschieden wird.
  6. Verfahren nach Anspruch 5, wobei das Substrat ein Halbleitersubstrat ist und durch Dotieren von zumindest Abschnitten des Halbleitersubstrats die erste Elektrodenplatte als dotierter Abschnitt erzeugt wird.
  7. Verfahren nach Anspruch 6, wobei die erste Elektrodenplatte erzeugt wird, indem auf den dotierten Abschnitten des Halbleitersubstrats eine Schicht aus Metall oder einem Material mit hoher elektrischer Leitfähigkeit abgeschieden wird.
  8. Verfahren nach einem der Ansprüche 5 bis 7, wobei auf der Schicht aus Ruthen oder Ruthen(IV)oxid eine Schicht aus dotiertem Polysilizium abgeschieden wird.
  9. Verfahren nach einem der Ansprüche 5 bis 8, wobei zwischen erster Elektrodenplatte und der Schicht aus einem Dielektrikum und/oder zwischen der Schicht aus einem Dielektrikum und der Schicht aus Ruthen oder Ruthen(IV)oxid und/oder zwischen der Schicht aus Ruthen oder Ruthen(IV)oxid und der Schicht aus dotiertem Polysilizium eine Barriereschicht abgeschieden wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Tempern mit einer RTP-Anlage durchgeführt wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Deckschicht eine Schicht aus Polysilizium ist, welche an ihrer Oberfläche mit einer Oxidschicht passiviert ist.
  12. Kondensator mit einer ersten Elektrodenplatte (11) und einer zweiten Elektrodenplatte (14) und einer zwischen erster Elektrodenplatte ausgebildeten Schicht aus einem Dielektrikum (12), wobei zumindest eine der Elektrodenplatten (11, 14) in zumindest Abschnitten aus Ruthen oder Ruthen(IV)oxid ausgebildet ist.
  13. Kondensator nach Anspruch 12, wobei der Kondensator als Grabenkondensator in einem Halbleitersubstrat (6) ausgebildet ist, bei welchem die erste Elektrodenplatte als dotierter Abschnitt (11) des Halbleitersubstrats in einer Grabenwandung (7b) ausgebildet ist und die zweite Elektrodenplatte (14) zumindest abschnittsweise aus Ruthen oder Ruthen(IV)oxid ausgebildet ist.
  14. Kondensator nach Anspruch 12 oder 13, wobei die zweite Elektrodenplatte aus zumindest einer Schicht (14) aus Ruthen oder Ruthen(IV)oxid und einer Schicht aus Polysilizium (16) ausgebildet ist.
  15. Kondensator nach einem der Ansprüche 12 bis 14, wobei die erste Elektrodenplatte durch eine auf den dotierten Abschnitten (11) angeordnete Schicht aus Metall oder aus einem elektrisch hochleitfähigen Material ergänzt ist.
  16. Kondensator nach einem der Ansprüche 12 bis 15, wobei im oberen, sich an eine Öffnung des Grabenkondensators anschließenden Bereich der Grabenwandung (7a) ein Isolationsabschnitt (18) vorgesehen ist.
  17. Kondensator nach einem der Ansprüche 12 bis 16, wobei der Kondensator durch einen Transistor zu einer Speicherzelle ergänzt ist.
DE10255841A 2002-11-29 2002-11-29 Kondensator mit ruthenhaltigen Elektroden Withdrawn DE10255841A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10255841A DE10255841A1 (de) 2002-11-29 2002-11-29 Kondensator mit ruthenhaltigen Elektroden
US10/724,134 US7170125B2 (en) 2002-11-29 2003-12-01 Capacitor with electrodes made of ruthenium and method for patterning layers made of ruthenium or ruthenium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255841A DE10255841A1 (de) 2002-11-29 2002-11-29 Kondensator mit ruthenhaltigen Elektroden

Publications (1)

Publication Number Publication Date
DE10255841A1 true DE10255841A1 (de) 2004-06-17

Family

ID=32318816

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10255841A Withdrawn DE10255841A1 (de) 2002-11-29 2002-11-29 Kondensator mit ruthenhaltigen Elektroden

Country Status (2)

Country Link
US (1) US7170125B2 (de)
DE (1) DE10255841A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US20050110142A1 (en) * 2003-11-26 2005-05-26 Lane Michael W. Diffusion barriers formed by low temperature deposition
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7312114B2 (en) * 2005-04-27 2007-12-25 Infineon Technologies Ag Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell
KR20080101893A (ko) * 2006-02-08 2008-11-21 제이에스알 가부시끼가이샤 금속막의 형성 방법
US7294554B2 (en) * 2006-02-10 2007-11-13 International Business Machines Corporation Method to eliminate arsenic contamination in trench capacitors
KR101379015B1 (ko) 2006-02-15 2014-03-28 한국에이에스엠지니텍 주식회사 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
TWI283458B (en) * 2006-04-04 2007-07-01 Promos Technologies Inc Method for preparing a capacitor structure of a semiconductor memory
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US7655564B2 (en) 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
US7799674B2 (en) 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8198663B2 (en) * 2008-07-29 2012-06-12 International Business Machines Corporation Structure for dual contact trench capacitor and structure thereof
US7911028B2 (en) * 2008-07-31 2011-03-22 Nanya Technology Corp. Semiconductor device and method of manufacturing the same
US8084104B2 (en) 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US7927959B2 (en) 2008-09-30 2011-04-19 Intel Corporation Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded MIM capacitor using same, and embedded memory device produced thereby
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
US8329569B2 (en) 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
US8143135B2 (en) * 2009-10-08 2012-03-27 International Business Machines Corporation Embedded series deep trench capacitors and methods of manufacture
US8441097B2 (en) * 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
US8178439B2 (en) 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US20110298089A1 (en) * 2010-06-03 2011-12-08 International Business Machines Corporation Trench capacitor and method of fabrication
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8815695B2 (en) * 2012-12-27 2014-08-26 Intermolecular, Inc. Methods to improve leakage for ZrO2 based high K MIM capacitor
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
TW202200828A (zh) 2020-06-24 2022-01-01 荷蘭商Asm Ip私人控股有限公司 含鉬薄膜的氣相沉積

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
US5624583A (en) * 1994-09-07 1997-04-29 Nec Corporation Method of manufacturing semiconductor device
US6146963A (en) * 1997-12-27 2000-11-14 Hyundai Electronics Industries Co., Ltd. Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current
US20020132194A1 (en) * 2001-03-16 2002-09-19 Nec Corporation Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973351A (en) * 1997-01-22 1999-10-26 International Business Machines Corporation Semiconductor device with high dielectric constant insulator material
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
JP3974697B2 (ja) 1997-11-28 2007-09-12 ローム株式会社 キャパシタおよびその製法
US6537461B1 (en) 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
WO2001017014A1 (de) 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
JP3676958B2 (ja) 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法
WO2001050510A2 (en) * 2000-01-06 2001-07-12 Applied Materials, Inc. Low thermal budget metal oxide deposition for capacitor structures
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6982230B2 (en) * 2002-11-08 2006-01-03 International Business Machines Corporation Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
US5624583A (en) * 1994-09-07 1997-04-29 Nec Corporation Method of manufacturing semiconductor device
US6146963A (en) * 1997-12-27 2000-11-14 Hyundai Electronics Industries Co., Ltd. Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current
US20020132194A1 (en) * 2001-03-16 2002-09-19 Nec Corporation Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide

Also Published As

Publication number Publication date
US7170125B2 (en) 2007-01-30
US20040152255A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
DE10255841A1 (de) Kondensator mit ruthenhaltigen Elektroden
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE3885010T2 (de) Nichtflüchtige Speicherzelle und Verfahren zu ihrer Herstellung.
DE10136400B4 (de) Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators
DE10142580A1 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE10219123B4 (de) Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
EP0867926B1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE3785699T2 (de) Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.
EP0931341B1 (de) Verfahren zur herstellung barrierenfreier halbleiterspeicheranordnungen
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10153619A1 (de) Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
DE10303413B3 (de) Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
WO2004102674A1 (de) Trench-speicherkondensator und verfahren zu dessen herstellung
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
DE10337858B4 (de) Grabenkondensator und Verfahren zur Herstellung eines Grabenkondensators
DE10120516B4 (de) Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee