JP2001160558A - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置Info
- Publication number
- JP2001160558A JP2001160558A JP34351099A JP34351099A JP2001160558A JP 2001160558 A JP2001160558 A JP 2001160558A JP 34351099 A JP34351099 A JP 34351099A JP 34351099 A JP34351099 A JP 34351099A JP 2001160558 A JP2001160558 A JP 2001160558A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- pretreatment
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W20/064—
-
- H10P14/69433—
-
- H10W20/074—
-
- H10W20/077—
-
- H10W20/425—
-
- H10W20/4421—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造において、Ｃｕ配線上に密
着性が良好で、Ｃｕの凝集等が起こらない層間絶縁膜を
形成するための成膜方法を提供する。 【解決手段】 Ｃｕ上にＣＶＤ法により絶縁膜を成膜す
る際、Ｃｕと絶縁膜との密着性を向上させるためのシリ
コン基板５の前処理を、絶縁膜成膜と同一成膜室１で、
かつ、成膜温度よりも低い温度で行なう工程を有するこ
とを特徴とする半導体装置の製造方法。
着性が良好で、Ｃｕの凝集等が起こらない層間絶縁膜を
形成するための成膜方法を提供する。 【解決手段】 Ｃｕ上にＣＶＤ法により絶縁膜を成膜す
る際、Ｃｕと絶縁膜との密着性を向上させるためのシリ
コン基板５の前処理を、絶縁膜成膜と同一成膜室１で、
かつ、成膜温度よりも低い温度で行なう工程を有するこ
とを特徴とする半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び製造装置に関し、さらに詳しくは、半導体装置
の製造における層間絶縁膜の成膜に関するものである。
方法及び製造装置に関し、さらに詳しくは、半導体装置
の製造における層間絶縁膜の成膜に関するものである。
【０００２】
【従来の技術】ＩＣの製造分野では、デバイスの高速
化、高集積化にともない、デバイス設計ルールの縮小化
が進んできている。デバイスの縮小化にともない、配線
サイズと配線間隔も縮小化が進むため、配線抵抗や配線
間寄生容量が増加していく傾向にある。配線抵抗や配線
間寄生容量が増加するとＲＣ時定数が大きくなり、これ
による信号の伝播速度の低下がデバイスの高速化を行う
上で問題となってきている。配線間の寄生容量は、配線
の面積と間隔と配線間の絶縁膜の比誘電率に比例し、配
線間隔に反比例して増加する。このため、デバイスのデ
ザインを変更せずに寄生容量を減少する方法としては、
絶縁膜の比誘電率を下げることが有効である。近年、配
線間容量低減のため、従来のＳｉＯ2よりも比誘電率の
低いＳｉＯＦ等の各種低誘電率の層間絶縁膜が検討され
てきている。一方、配線抵抗を低減するためには、配線
材料として広く用いられてきていたＡｌよりも比抵抗の
低いＣｕを配線材料として用いた技術、製品が普及して
きている。
化、高集積化にともない、デバイス設計ルールの縮小化
が進んできている。デバイスの縮小化にともない、配線
サイズと配線間隔も縮小化が進むため、配線抵抗や配線
間寄生容量が増加していく傾向にある。配線抵抗や配線
間寄生容量が増加するとＲＣ時定数が大きくなり、これ
による信号の伝播速度の低下がデバイスの高速化を行う
上で問題となってきている。配線間の寄生容量は、配線
の面積と間隔と配線間の絶縁膜の比誘電率に比例し、配
線間隔に反比例して増加する。このため、デバイスのデ
ザインを変更せずに寄生容量を減少する方法としては、
絶縁膜の比誘電率を下げることが有効である。近年、配
線間容量低減のため、従来のＳｉＯ2よりも比誘電率の
低いＳｉＯＦ等の各種低誘電率の層間絶縁膜が検討され
てきている。一方、配線抵抗を低減するためには、配線
材料として広く用いられてきていたＡｌよりも比抵抗の
低いＣｕを配線材料として用いた技術、製品が普及して
きている。
【０００３】Ｃｕを配線材料して用いる場合、配線の形
成方法は、まず、層間膜に溝を形成し、バリヤメタルと
Ｃｕで溝埋め込みを行ってから、ＣＭＰにより絶縁膜上
の余分なＣｕとバリヤメタルを除去して配線を形成する
ダマシン法と呼ばれる方法が広く使われている。ダマシ
ン配線形成後、層間絶縁膜を形成する場合、ＣｕがＳｉ
Ｏ2と容易に反応して拡散してしまうため、通常はＳｉ
Ｈ4とＮＨ3、Ｎ2を用いたプラズマＣＶＤによるＳｉＮ
をＣｕのキャップ絶縁膜として５０〜１００ｎｍ程度成
膜してから、ＳｉＯ2等の層間絶縁膜を成膜している。
成方法は、まず、層間膜に溝を形成し、バリヤメタルと
Ｃｕで溝埋め込みを行ってから、ＣＭＰにより絶縁膜上
の余分なＣｕとバリヤメタルを除去して配線を形成する
ダマシン法と呼ばれる方法が広く使われている。ダマシ
ン配線形成後、層間絶縁膜を形成する場合、ＣｕがＳｉ
Ｏ2と容易に反応して拡散してしまうため、通常はＳｉ
Ｈ4とＮＨ3、Ｎ2を用いたプラズマＣＶＤによるＳｉＮ
をＣｕのキャップ絶縁膜として５０〜１００ｎｍ程度成
膜してから、ＳｉＯ2等の層間絶縁膜を成膜している。
【０００４】ＣＶＤ装置において、プラズマＳｉＮを成
膜するためのステップは例えば図３−ａ〜ｅに示すとお
りである。まず、シリコン基板５を成膜室１内に導入
し、リフトピン４上に置く（図３−ａ）。次に、リフト
ピンを下ろしてシリコン基板をサセプタ２上に設置し、
ヒーター３で所望の温度まで加熱する。同時に、ガス配
管７よりＮＨ3とＮ2ガスを導入し圧力を安定化する（図
３−ｂ）。それから、ＳｉＨ4ガスを導入し、ＲＦプラ
ズマ電源６によりＲＦを印加してＳｉＮ成膜を開始する
（図３−ｃ）。それから、成膜室内の真空引きを行い
（図３−ｄ）、シリコン基板を搬出する（図３−ｅ）。
また、ＣｕとＳｉＮとの密着性を向上させるため、図３
−ｂで圧力を安定化させたあと、ＲＦを印加してＮＨ3
とＮ2のプラズマによる前処理を行う場合もある。
膜するためのステップは例えば図３−ａ〜ｅに示すとお
りである。まず、シリコン基板５を成膜室１内に導入
し、リフトピン４上に置く（図３−ａ）。次に、リフト
ピンを下ろしてシリコン基板をサセプタ２上に設置し、
ヒーター３で所望の温度まで加熱する。同時に、ガス配
管７よりＮＨ3とＮ2ガスを導入し圧力を安定化する（図
３−ｂ）。それから、ＳｉＨ4ガスを導入し、ＲＦプラ
ズマ電源６によりＲＦを印加してＳｉＮ成膜を開始する
（図３−ｃ）。それから、成膜室内の真空引きを行い
（図３−ｄ）、シリコン基板を搬出する（図３−ｅ）。
また、ＣｕとＳｉＮとの密着性を向上させるため、図３
−ｂで圧力を安定化させたあと、ＲＦを印加してＮＨ3
とＮ2のプラズマによる前処理を行う場合もある。
【０００５】
【発明が解決しようとする課題】しかし、前述した従来
技術は、以下のような課題を有していた。 （１）Ｃｕ表面が酸化されているため、そのまままＳｉ
Ｎを成膜すると、界面のＣｕの酸化層により、ＳｉＮ／
Ｃｕの密着性は低下し、膜剥がれが生じる。このため、
Ｃｕ表面の酸化層の除去が必要となる。
技術は、以下のような課題を有していた。 （１）Ｃｕ表面が酸化されているため、そのまままＳｉ
Ｎを成膜すると、界面のＣｕの酸化層により、ＳｉＮ／
Ｃｕの密着性は低下し、膜剥がれが生じる。このため、
Ｃｕ表面の酸化層の除去が必要となる。
【０００６】（２）Ｃｕの酸化層を除去するための前処
理をＳｉＮ成膜と同一成膜室内で行うと、ＳｉＮの成膜
温度が通常４００℃程度あるため、前処理中にプラズマ
に晒されることによる基板温度上昇と、Ｃｕ表面の酸化
層が除去されることにより表面のマイグレーションが起
こりやすくなることから、Ｃｕが容易に凝集を起こして
しまい、表面モホロジーが劣化する。このため、Ｃｕの
凝集を抑えた前処理方法の確立が必要となる。
理をＳｉＮ成膜と同一成膜室内で行うと、ＳｉＮの成膜
温度が通常４００℃程度あるため、前処理中にプラズマ
に晒されることによる基板温度上昇と、Ｃｕ表面の酸化
層が除去されることにより表面のマイグレーションが起
こりやすくなることから、Ｃｕが容易に凝集を起こして
しまい、表面モホロジーが劣化する。このため、Ｃｕの
凝集を抑えた前処理方法の確立が必要となる。
【０００７】（３）前処理の際に生じるＣｕの凝集を抑
制する方法の１つとしては前処理温度の低温化がある
が、前処理と成膜の温度をともに低温化すると、ＳｉＮ
の膜質が劣化する。このため、ＳｉＮの成膜温度は従来
の４００℃に維持したままで、前処理のみ低温化する必
要がある。
制する方法の１つとしては前処理温度の低温化がある
が、前処理と成膜の温度をともに低温化すると、ＳｉＮ
の膜質が劣化する。このため、ＳｉＮの成膜温度は従来
の４００℃に維持したままで、前処理のみ低温化する必
要がある。
【０００８】本発明は、上述した事情に鑑みてなされた
もので、その目的は、半導体装置の製造において、Ｃｕ
配線上に密着性が良好で、Ｃｕの凝集等が起こらない層
間絶縁膜を形成するための成膜方法を提供することであ
る。
もので、その目的は、半導体装置の製造において、Ｃｕ
配線上に密着性が良好で、Ｃｕの凝集等が起こらない層
間絶縁膜を形成するための成膜方法を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、課題を解決するために、絶縁膜成膜の前処理
を行うための温度として、Ｃｕの凝集を防止するために
シリコン基板温度を３００℃以下にすることを特徴とす
るものである。
造方法は、課題を解決するために、絶縁膜成膜の前処理
を行うための温度として、Ｃｕの凝集を防止するために
シリコン基板温度を３００℃以下にすることを特徴とす
るものである。
【００１０】また、本発明の半導体装置の製造方法は、
課題を解決するために、Ｃｕ上にプラズマＣＶＤ法によ
りＳｉＮ等の絶縁膜を成膜する際、ＣｕとＳｉＮの密着
性を向上させるための前処理を、同一成膜室で、かつ、
通常４００℃程度で行われる絶縁膜成膜温度よりも低い
温度で行なう工程を有することを特徴とするものであ
る。
課題を解決するために、Ｃｕ上にプラズマＣＶＤ法によ
りＳｉＮ等の絶縁膜を成膜する際、ＣｕとＳｉＮの密着
性を向上させるための前処理を、同一成膜室で、かつ、
通常４００℃程度で行われる絶縁膜成膜温度よりも低い
温度で行なう工程を有することを特徴とするものであ
る。
【００１１】また、本発明の半導体装置の製造装置は、
課題を解決するために、Ｃｕ上に絶縁膜を成膜するため
のＣＶＤ装置において、密着性を向上させるための前処
理を、絶縁膜の成膜温度よりも低い温度で行うための機
能を有することを特徴とするものである。
課題を解決するために、Ｃｕ上に絶縁膜を成膜するため
のＣＶＤ装置において、密着性を向上させるための前処
理を、絶縁膜の成膜温度よりも低い温度で行うための機
能を有することを特徴とするものである。
【００１２】また、本発明の半導体装置の製造装置は、
課題を解決するために、絶縁膜が、Ｃｕとの反応、拡散
防止の役割を持つＳｉＮ、ＳｉＣ、ＳｉＣＮ、あるいは
低誘電率有機膜であり、ＣＶＤ装置として、前記絶縁膜
を成膜できるためのガス系、プラズマ電源、排気装置等
を具備していることを特徴とするものである。
課題を解決するために、絶縁膜が、Ｃｕとの反応、拡散
防止の役割を持つＳｉＮ、ＳｉＣ、ＳｉＣＮ、あるいは
低誘電率有機膜であり、ＣＶＤ装置として、前記絶縁膜
を成膜できるためのガス系、プラズマ電源、排気装置等
を具備していることを特徴とするものである。
【００１３】また、本発明の半導体装置の製造装置は、
課題を解決するために、絶縁膜成膜の前処理を少なくと
もＨを含むプラズマ雰囲気で行い、Ｃｕ表面の酸化銅を
還元し、Ｃｕと絶縁膜との密着性が改善されるためのガ
ス系、プラズマ源、排気設備等を具備していることを特
徴とするものである。
課題を解決するために、絶縁膜成膜の前処理を少なくと
もＨを含むプラズマ雰囲気で行い、Ｃｕ表面の酸化銅を
還元し、Ｃｕと絶縁膜との密着性が改善されるためのガ
ス系、プラズマ源、排気設備等を具備していることを特
徴とするものである。
【００１４】また、本発明の半導体装置の製造装置は、
課題を解決するために、絶縁膜成膜の前処理を還元ガス
雰囲気で行い、Ｃｕ表面の酸化銅を還元し、Ｃｕと絶縁
膜との密着性が改善されるためのガス系、プラズマ源、
排気設備等を具備していることを特徴とするものであ
る。
課題を解決するために、絶縁膜成膜の前処理を還元ガス
雰囲気で行い、Ｃｕ表面の酸化銅を還元し、Ｃｕと絶縁
膜との密着性が改善されるためのガス系、プラズマ源、
排気設備等を具備していることを特徴とするものであ
る。
【００１５】また、本発明の半導体装置の製造装置は、
課題を解決するために、絶縁膜成膜の前処理を行うため
の雰囲気を構成するためのガスとして、少なくともＨ2
あるいはＮＨ3を供給するための設備を具備しているこ
とを特徴とするものである。
課題を解決するために、絶縁膜成膜の前処理を行うため
の雰囲気を構成するためのガスとして、少なくともＨ2
あるいはＮＨ3を供給するための設備を具備しているこ
とを特徴とするものである。
【００１６】また、本発明の半導体装置の製造装置は、
課題を解決するために、絶縁膜成膜の前処理を低温で行
うための機能として、シリコン基板をリフトピンに載せ
たまま、サセプタと接していない状態で、シリコン基板
を加熱せず前処理を行うための手段を具備することを特
徴とするものである。
課題を解決するために、絶縁膜成膜の前処理を低温で行
うための機能として、シリコン基板をリフトピンに載せ
たまま、サセプタと接していない状態で、シリコン基板
を加熱せず前処理を行うための手段を具備することを特
徴とするものである。
【００１７】また、本発明の半導体装置の製造装置は、
課題を解決するために、絶縁膜成膜の前処理を低温で行
うための機能として、シリコン基板の加熱を急加熱、急
冷却で行い前処理と絶縁膜の成膜を異なる温度で行うた
めの手段を具備することを特徴とするものである。
課題を解決するために、絶縁膜成膜の前処理を低温で行
うための機能として、シリコン基板の加熱を急加熱、急
冷却で行い前処理と絶縁膜の成膜を異なる温度で行うた
めの手段を具備することを特徴とするものである。
【００１８】本発明によれば、ＳｉＮ成膜の前処理を低
温で行うことにより、Ｃｕの凝集反応を抑えて、ＳｉＮ
／Ｃｕ界面の密着性を向上させることができる。
温で行うことにより、Ｃｕの凝集反応を抑えて、ＳｉＮ
／Ｃｕ界面の密着性を向上させることができる。
【００１９】
【発明の実施の形態】（実施例１）以下に本発明の実施
例１を説明する。本実施例では、図１−ａ〜ｇに示す装
置によりＳｉＮの成膜を行った。まず、Ｃｕ溝配線を有
するシリコン基板５を成膜室１内に導入し、リフトピン
４上に置く（図１−ａ）。次に前処理を行うためにガス
配管７よりＮＨ3：１００ｓｃｃｍ、Ｎ2：１０００ｓｃ
ｃｍを導入し、成膜室内を５Ｔｏｒｒに保持する（図１
−ｂ）。次に、ＲＦプラズマ電源６により１３．５６Ｍ
ＨｚのＲＦを１００Ｗ、１０秒間印加し、シリコン基板
上に形成されたＣｕ配線の表面酸化層の還元を行う（図
１−ｃ）。それから、リフトピンを下ろし、ヒーター３
で４００℃に加熱されたサセプタ上にシリコン基板を設
置し、加熱する（図１−ｄ）。それから、ＳｉＮを成膜
するため、さらにＳｉＨ4：１００ｓｃｃｍを導入し、
３Ｔｏｒｒに保持してからＲＦを５００Ｗ印加し、Ｓｉ
Ｎを５０ｎｍ成膜する（図１−ｅ）。成膜室内の真空引
きを行った後（図１−ｆ）、リフトピンを上げて、シリ
コン基板の搬出を行う（図１−ｇ）。このようにサセプ
タ上にシリコン基板を設置するタイミングをプラズマ前
処理後に行うことで、前処理中はシリコン基板が加熱さ
れていない状態となる。このため、Ｃｕの凝集を抑制す
ることができる。
例１を説明する。本実施例では、図１−ａ〜ｇに示す装
置によりＳｉＮの成膜を行った。まず、Ｃｕ溝配線を有
するシリコン基板５を成膜室１内に導入し、リフトピン
４上に置く（図１−ａ）。次に前処理を行うためにガス
配管７よりＮＨ3：１００ｓｃｃｍ、Ｎ2：１０００ｓｃ
ｃｍを導入し、成膜室内を５Ｔｏｒｒに保持する（図１
−ｂ）。次に、ＲＦプラズマ電源６により１３．５６Ｍ
ＨｚのＲＦを１００Ｗ、１０秒間印加し、シリコン基板
上に形成されたＣｕ配線の表面酸化層の還元を行う（図
１−ｃ）。それから、リフトピンを下ろし、ヒーター３
で４００℃に加熱されたサセプタ上にシリコン基板を設
置し、加熱する（図１−ｄ）。それから、ＳｉＮを成膜
するため、さらにＳｉＨ4：１００ｓｃｃｍを導入し、
３Ｔｏｒｒに保持してからＲＦを５００Ｗ印加し、Ｓｉ
Ｎを５０ｎｍ成膜する（図１−ｅ）。成膜室内の真空引
きを行った後（図１−ｆ）、リフトピンを上げて、シリ
コン基板の搬出を行う（図１−ｇ）。このようにサセプ
タ上にシリコン基板を設置するタイミングをプラズマ前
処理後に行うことで、前処理中はシリコン基板が加熱さ
れていない状態となる。このため、Ｃｕの凝集を抑制す
ることができる。
【００２０】ここでは、前処理のためのガスとしてＮ2
とＮＨ3を用いたが、Ｈ2のみ、ＮＨ3のみ、あるいはＮ2
やＨ2、ＮＨ3の混合ガス雰囲気でもよい。また、プラズ
マ前処理を行うためのプラズマ源を、ＳｉＮ成膜用とは
別に設けてもよい。また、ここではＣＶＤ絶縁膜として
ＳｉＮを用いたが、ＳｉＣ、ＳｉＣＮ、低誘電率有機膜
などのＣｕと反応せず、Ｃｕの拡散防止の役割を果たす
絶縁膜でもよい。
とＮＨ3を用いたが、Ｈ2のみ、ＮＨ3のみ、あるいはＮ2
やＨ2、ＮＨ3の混合ガス雰囲気でもよい。また、プラズ
マ前処理を行うためのプラズマ源を、ＳｉＮ成膜用とは
別に設けてもよい。また、ここではＣＶＤ絶縁膜として
ＳｉＮを用いたが、ＳｉＣ、ＳｉＣＮ、低誘電率有機膜
などのＣｕと反応せず、Ｃｕの拡散防止の役割を果たす
絶縁膜でもよい。
【００２１】（実施例２）以下に本発明の実施例２を説
明する。本実施例では、図２−ａ〜ｆに示す装置により
ＳｉＮの成膜を行った。本装置ではシリコン基板の加熱
を急加熱、急冷却で行うための手段としてランプ８によ
る加熱を用いている。まず、成膜室１内にシリコン基板
５を導入し（図２−ａ）、サセプタ４上に設置する（図
２−ｂ）。ただし、この時点では、まだランプ加熱を開
始していない。次にシリコン基板を２００℃に加熱し、
プラズマ前処理を実施例１と同一条件で行う（図２−
ｃ）。次に、シリコン基板を４００℃に加熱し、実施例
１と同一条件にてＳｉＮの成膜を開始する（図２−
ｄ）。それから、成膜室内を真空引きした後（図２−
ｅ）、リフトピンを上げて、シリコン基板の搬出を行う
（図２−ｆ）。
明する。本実施例では、図２−ａ〜ｆに示す装置により
ＳｉＮの成膜を行った。本装置ではシリコン基板の加熱
を急加熱、急冷却で行うための手段としてランプ８によ
る加熱を用いている。まず、成膜室１内にシリコン基板
５を導入し（図２−ａ）、サセプタ４上に設置する（図
２−ｂ）。ただし、この時点では、まだランプ加熱を開
始していない。次にシリコン基板を２００℃に加熱し、
プラズマ前処理を実施例１と同一条件で行う（図２−
ｃ）。次に、シリコン基板を４００℃に加熱し、実施例
１と同一条件にてＳｉＮの成膜を開始する（図２−
ｄ）。それから、成膜室内を真空引きした後（図２−
ｅ）、リフトピンを上げて、シリコン基板の搬出を行う
（図２−ｆ）。
【００２２】ここでは、前処理を２００℃で行っている
が、３００℃以下でＣｕの凝集が抑制できればよい。ま
た、ここではプラズマ前処理を行っているが、ＮＨ3や
Ｈ2などの還元ガス雰囲気での熱処理でもよい。
が、３００℃以下でＣｕの凝集が抑制できればよい。ま
た、ここではプラズマ前処理を行っているが、ＮＨ3や
Ｈ2などの還元ガス雰囲気での熱処理でもよい。
【００２３】
【発明の効果】本発明の第１の効果は、ＣｕとＳｉＮの
密着性が向上することである。その理由は、ＳｉＮ成膜
前処理を行うことで、Ｃｕ表面の酸化層が還元され、Ｃ
ｕとＳｉＮの密着性が向上するためである。本発明の第
２の効果は、Ｃｕの凝集を抑制できることである。その
理由は、前処理を低温で行うことにより、Ｃｕの凝集が
抑制されるためである。
密着性が向上することである。その理由は、ＳｉＮ成膜
前処理を行うことで、Ｃｕ表面の酸化層が還元され、Ｃ
ｕとＳｉＮの密着性が向上するためである。本発明の第
２の効果は、Ｃｕの凝集を抑制できることである。その
理由は、前処理を低温で行うことにより、Ｃｕの凝集が
抑制されるためである。
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第２の実施例の説明図である。
【図３】従来例の説明図である。
１．成膜室 ２．サセプタ ３．抵抗加熱によるヒーター ４．リフトピン ５．シリコン基板 ６．ＲＦプラズマ電源 ７．ガス配管 ８．ランプ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 QQ73 QQ82 QQ94 QQ98 RR01 RR06 SS15 WW03 XX00 XX14 5F045 AA08 AB33 AC01 AC12 AC15 AD08 AF03 AF08 AF10 BB17 CB04 CB05 DP03 DQ10 EF05 EH05 EH14 EK07 HA03 HA22 5F058 BA10 BC08 BC20 BE04 BE10 BF07 BF23 BF30 BG03 BJ02 BJ03
Claims (9)
- 【請求項１】 Ｃｕ上にＣＶＤ法により絶縁膜を成膜す
る際、Ｃｕと絶縁膜との密着性を向上させるための前処
理を、３００℃以下で行うことを特徴とする半導体装置
の製造方法。 - 【請求項２】 Ｃｕ上にＣＶＤ法により絶縁膜を成膜す
る際、Ｃｕと絶縁膜との密着性を向上させるための前処
理を、絶縁膜成膜と同一成膜室で、かつ、成膜温度より
も低い温度で行なう工程を有することを特徴とする半導
体装置の製造方法。 - 【請求項３】 Ｃｕ上に絶縁膜を成膜するためのＣＶＤ
装置において、密着性を向上させるための前処理を、成
膜温度よりも低い温度で行うための機能を有することを
特徴とする半導体装置の製造装置。 - 【請求項４】 Ｃｕ上に成膜するＣＶＤ絶縁膜として、
ＳｉＮ、ＳｉＣ、ＳｉＣＮ又は低誘電率有機膜を用いる
ことを特徴とする請求項１〜３のいずれか１項に記載の
半導体装置の製造方法又は製造装置。 - 【請求項５】 前処理として、少なくともＨを含むプラ
ズマ雰囲気にシリコン基板を晒しＣｕ表面の酸化銅を還
元することを特徴とする請求項１〜３のいずれか１項に
記載の半導体装置の製造方法又は製造装置。 - 【請求項６】 前処理として、還元性ガスを含む雰囲気
にシリコン基板を晒しＣｕ表面の酸化銅を還元すること
を特徴とする請求項１〜３のいずれか１項に記載の半導
体装置の製造方法又は製造装置。 - 【請求項７】 前処理を行うための雰囲気を構成するた
めのガスとして、少なくともＨ2又はＮＨ3を用いること
を特徴する請求項１〜３のいずれか１項に記載の半導体
装置の製造方法又は製造装置。 - 【請求項８】 前処理を成膜温度よりも低い温度で行う
ための機能として、シリコン基板をリフトピンに載せた
まま、サセプタと接していない状態で、前処理を行うこ
とを特徴とする請求項３に記載の半導体装置の製造装
置。 - 【請求項９】 前処理を成膜温度よりも低い温度で行う
ための機能として、シリコン基板の加熱を急加熱、急冷
却で行うための治具を有していることを特徴とする請求
項３に記載の半導体装置の製造装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34351099A JP2001160558A (ja) | 1999-12-02 | 1999-12-02 | 半導体装置の製造方法及び製造装置 |
| US09/727,675 US20010003064A1 (en) | 1999-12-02 | 2000-12-04 | Method for fabricating semiconductor device and apparatus for fabricating same |
| US10/212,234 US20020197865A1 (en) | 1999-12-02 | 2002-08-06 | Method for forming a capping layer on a copper interconnect |
| US10/622,645 US20040029380A1 (en) | 1999-12-02 | 2003-07-21 | Method for forming a capping layer on a copper interconnect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34351099A JP2001160558A (ja) | 1999-12-02 | 1999-12-02 | 半導体装置の製造方法及び製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160558A true JP2001160558A (ja) | 2001-06-12 |
Family
ID=18362082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34351099A Pending JP2001160558A (ja) | 1999-12-02 | 1999-12-02 | 半導体装置の製造方法及び製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US20010003064A1 (ja) |
| JP (1) | JP2001160558A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134494A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100852066B1 (ko) * | 2002-03-06 | 2008-08-13 | 후지쯔 가부시끼가이샤 | 배선 구조 및 그 형성 방법 |
| US7416985B2 (en) | 2002-12-26 | 2008-08-26 | Fujitsu Limited | Semiconductor device having a multilayer interconnection structure and fabrication method thereof |
| JP2009088548A (ja) * | 2008-12-01 | 2009-04-23 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274292B1 (en) * | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) * | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6828683B2 (en) * | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US6440860B1 (en) | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US6878628B2 (en) * | 2000-05-15 | 2005-04-12 | Asm International Nv | In situ reduction of copper oxide prior to silicon carbide deposition |
| WO2001088972A1 (en) | 2000-05-15 | 2001-11-22 | Asm Microchemistry Oy | Process for producing integrated circuits |
| US7494927B2 (en) * | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| US6514870B2 (en) | 2001-01-26 | 2003-02-04 | Applied Materials, Inc. | In situ wafer heat for reduced backside contamination |
| US9139906B2 (en) * | 2001-03-06 | 2015-09-22 | Asm America, Inc. | Doping with ALD technology |
| US7491634B2 (en) * | 2006-04-28 | 2009-02-17 | Asm International N.V. | Methods for forming roughened surfaces and applications thereof |
| US7563715B2 (en) | 2005-12-05 | 2009-07-21 | Asm International N.V. | Method of producing thin films |
| US6506677B1 (en) * | 2001-05-02 | 2003-01-14 | Advanced Micro Devices, Inc. | Method of forming capped copper interconnects with reduced hillock formation and improved electromigration resistance |
| JP3559026B2 (ja) * | 2001-08-24 | 2004-08-25 | キヤノン販売株式会社 | 半導体装置の製造方法 |
| US6737747B2 (en) * | 2002-01-15 | 2004-05-18 | International Business Machines Corporation | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof |
| US20030134499A1 (en) * | 2002-01-15 | 2003-07-17 | International Business Machines Corporation | Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof |
| DE10250889B4 (de) * | 2002-10-31 | 2006-12-07 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben |
| US7067407B2 (en) * | 2003-08-04 | 2006-06-27 | Asm International, N.V. | Method of growing electrical conductors |
| JP2005129849A (ja) * | 2003-10-27 | 2005-05-19 | Toshiba Corp | 半導体装置の製造方法 |
| US20060019493A1 (en) * | 2004-07-15 | 2006-01-26 | Li Wei M | Methods of metallization for microelectronic devices utilizing metal oxide |
| US7667668B2 (en) * | 2004-10-08 | 2010-02-23 | Redradio, Inc. | Fractional video touch panels |
| US7138717B2 (en) * | 2004-12-01 | 2006-11-21 | International Business Machines Corporation | HDP-based ILD capping layer |
| US8025922B2 (en) | 2005-03-15 | 2011-09-27 | Asm International N.V. | Enhanced deposition of noble metals |
| US7666773B2 (en) | 2005-03-15 | 2010-02-23 | Asm International N.V. | Selective deposition of noble metal thin films |
| US20070131899A1 (en) * | 2005-12-13 | 2007-06-14 | Jinru Bian | Composition for polishing semiconductor layers |
| KR101379015B1 (ko) | 2006-02-15 | 2014-03-28 | 한국에이에스엠지니텍 주식회사 | 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층 |
| KR101427142B1 (ko) * | 2006-10-05 | 2014-08-07 | 에이에스엠 아메리카, 인코포레이티드 | 금속 규산염 막의 원자층 증착 |
| US20080124484A1 (en) * | 2006-11-08 | 2008-05-29 | Asm Japan K.K. | Method of forming ru film and metal wiring structure |
| US7655564B2 (en) * | 2007-12-12 | 2010-02-02 | Asm Japan, K.K. | Method for forming Ta-Ru liner layer for Cu wiring |
| KR20090067505A (ko) * | 2007-12-21 | 2009-06-25 | 에이에스엠지니텍코리아 주식회사 | 루테늄막 증착 방법 |
| US7799674B2 (en) * | 2008-02-19 | 2010-09-21 | Asm Japan K.K. | Ruthenium alloy film for copper interconnects |
| US8545936B2 (en) | 2008-03-28 | 2013-10-01 | Asm International N.V. | Methods for forming carbon nanotubes |
| US8383525B2 (en) * | 2008-04-25 | 2013-02-26 | Asm America, Inc. | Plasma-enhanced deposition process for forming a metal oxide thin film and related structures |
| US8084104B2 (en) | 2008-08-29 | 2011-12-27 | Asm Japan K.K. | Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition |
| US8133555B2 (en) | 2008-10-14 | 2012-03-13 | Asm Japan K.K. | Method for forming metal film by ALD using beta-diketone metal complex |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| KR101110079B1 (ko) * | 2009-04-28 | 2012-02-24 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| US8329569B2 (en) * | 2009-07-31 | 2012-12-11 | Asm America, Inc. | Deposition of ruthenium or ruthenium dioxide |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| CN103810979B (zh) | 2013-12-31 | 2017-01-25 | 合肥京东方光电科技有限公司 | 液晶显示装置及其显示驱动方法 |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| US12359315B2 (en) | 2019-02-14 | 2025-07-15 | Asm Ip Holding B.V. | Deposition of oxides and nitrides |
| TW202200828A (zh) | 2020-06-24 | 2022-01-01 | 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 | 含鉬薄膜的氣相沉積 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251771B1 (en) * | 1998-02-23 | 2001-06-26 | Texas Instruments Incorporated | Hydrogen passivation of chemical-mechanically polished copper-containing layers |
| US6355571B1 (en) * | 1998-11-17 | 2002-03-12 | Applied Materials, Inc. | Method and apparatus for reducing copper oxidation and contamination in a semiconductor device |
| US6153523A (en) * | 1998-12-09 | 2000-11-28 | Advanced Micro Devices, Inc. | Method of forming high density capping layers for copper interconnects with improved adhesion |
| US6255217B1 (en) * | 1999-01-04 | 2001-07-03 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| US6136680A (en) * | 2000-01-21 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Methods to improve copper-fluorinated silica glass interconnects |
-
1999
- 1999-12-02 JP JP34351099A patent/JP2001160558A/ja active Pending
-
2000
- 2000-12-04 US US09/727,675 patent/US20010003064A1/en not_active Abandoned
-
2002
- 2002-08-06 US US10/212,234 patent/US20020197865A1/en not_active Abandoned
-
2003
- 2003-07-21 US US10/622,645 patent/US20040029380A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134494A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100852066B1 (ko) * | 2002-03-06 | 2008-08-13 | 후지쯔 가부시끼가이샤 | 배선 구조 및 그 형성 방법 |
| US7416985B2 (en) | 2002-12-26 | 2008-08-26 | Fujitsu Limited | Semiconductor device having a multilayer interconnection structure and fabrication method thereof |
| JP2009088548A (ja) * | 2008-12-01 | 2009-04-23 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040029380A1 (en) | 2004-02-12 |
| US20020197865A1 (en) | 2002-12-26 |
| US20010003064A1 (en) | 2001-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001160558A (ja) | 半導体装置の製造方法及び製造装置 | |
| US5498768A (en) | Process for forming multilayer wiring | |
| KR100347743B1 (ko) | 무기 장벽 박막의 부착성 증대 방법 | |
| US8278205B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6107182A (en) | Semiconductor device and method of fabricating the same | |
| JP2000164716A (ja) | 半導体装置及びその製造方法 | |
| US6790778B1 (en) | Method for capping over a copper layer | |
| JP2000311895A (ja) | フッ素化ｂｐｓｇ膜の堆積及び平坦化の改良された方法 | |
| US7199043B2 (en) | Method of forming copper wiring in semiconductor device | |
| US6346480B2 (en) | Method for forming aluminum interconnection | |
| US7074698B2 (en) | Method of fabricating semiconductor device using plasma-enhanced CVD | |
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| US20050112877A1 (en) | Method of manufacturing a semiconductor device | |
| JP4327407B2 (ja) | 銅配線膜形成方法 | |
| JP3189788B2 (ja) | 銅配線の形成方法 | |
| KR100210898B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100207521B1 (ko) | 반도체장치의 배선형성방법 | |
| JP2000124307A (ja) | 金属系膜の形成方法および電子装置の製造方法 | |
| JPH08227890A (ja) | 半導体基体の保護絶縁膜形成方法 | |
| JPH097969A (ja) | 微細孔への金属穴埋め方法 | |
| US20230187204A1 (en) | Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal | |
| JP2000188290A (ja) | 半導体装置及びその製造方法 | |
| EP1460685A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100744600B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100452041B1 (ko) | 반도체 소자의 구리배선 형성 방법 |