TWI713155B - 記憶體裝置 - Google Patents

Abstract

記憶體裝置包括通道元件、記憶元件、電極元件。通道元件具有開環形狀。記憶胞定義在通道元件與電極元件之間的記憶元件中。

Description

記憶體裝置

本發明是有關於一種記憶體裝置。

隨著積體電路中元件的關鍵尺寸逐漸縮小至製程技術所能感知的極限，設計者已經開始尋找可達到更大記憶體密度的技術，藉以達到較低的位元成本(costs per bit)。

本發明係有關於一種記憶體裝置。

根據本發明之一方面，提出一種記憶體裝置。記憶體裝置包括通道元件、記憶元件、電極元件。通道元件具有開環形狀。記憶胞定義在通道元件與電極元件之間的記憶元件中。

根據本發明之另一方面，提出一種記憶體裝置。記憶體裝置包括通道元件、記憶元件、電極元件。記憶元件具有開環形狀。記憶胞定義在通道元件與電極元件之間的記憶元件中。

根據本發明之又另一方面，提出一種記憶體裝置。記憶體裝置包括記憶元件、源極側元件、汲極側元件、通道元件、絕緣元件與電極元件。通道元件電性連接在源極側元件與汲極側元件之間。通道元件與源極側元件及汲極側元件是分別在絕緣元 件的相反側。記憶胞定義在通道元件與電極元件之間的記憶元件中。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100:記憶元件

110:凹曲側壁記憶表面

120:凸曲側壁記憶表面

130:側壁記憶平面

200:通道元件

210:凹曲側壁通道表面

217:側壁通道表面

220:凸曲側壁通道表面

242:源極側元件

244:汲極側元件

245:凸曲側壁表面

300:電極元件

310:側壁電極表面

400:絕緣元件

410:平面狀側壁絕緣表面

420:凸曲狀側壁絕緣表面

500:絕緣層

650:基底

651:堆疊結構

652:材料膜

654、674:絕緣膜

656:孔洞

657:側壁表面

658:絕緣材料膜

660:絕緣材料層

662、671:溝槽

664:凹口

666:金屬矽化物層

673:狹縫

676:材料元件

678:第一導電通孔

680:第二導電通孔

D1:第一方向

D2:第二方向

D3:第三方向

K1、K2:尺寸

M1:第一金屬層

M2:第二金屬層

P-P、Q-Q:剖面線

第1圖為一實施例之記憶體裝置的剖面圖。

第2圖為另一實施例之記憶體裝置的剖面圖。

第3A圖至第14圖繪示根據實施例之記憶體裝置的製造方法。

第15圖為根據實施例之記憶體裝置的剖面圖。

第16圖為根據實施例之記憶體裝置的剖面圖。

第17圖為根據實施例之記憶體裝置的剖面圖。

以下係以一些實施例做說明。須注意的是，本揭露並非顯示出所有可能的實施例，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。另外，實施例中之敘述，例如細部結構、製程步驟和材料應用等等，僅為舉例說明之用，並非對本揭露欲保護之範圍做限縮。實施例之步驟和結構各自細節可在不脫離本揭露之精神和範圍內根據實際應用製程之需要而加以 變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做說明。

請參照第1圖，其繪示一實施例之記憶體裝置的剖面圖。記憶體裝置包括記憶元件100、通道元件200與電極元件300。

記憶元件100具有開環形狀。記憶元件100包括凹曲側壁記憶表面110、凸曲側壁記憶表面120、與側壁記憶平面130。側壁記憶平面130在凹曲側壁記憶表面110與凸曲側壁記憶表面120之間。

通道元件200具有開環形狀。通道元件200具有相對的凹曲側壁通道表面210及凸曲側壁通道表面220。通道元件200電性連接在源極側元件242與汲極側元件244之間。通道元件200可包括源極側元件242與汲極側元件244。源極側元件242與汲極側元件244具有凸曲側壁表面245，相對於通道元件200的凸曲側壁通道表面220。通道元件200可位於源極側元件242、汲極側元件244與記憶元件100之間。一實施例中，通道元件200在記憶元件100的凹曲側壁記憶表面110上，且源極側元件242與汲極側元件244分別從通道元件200的相對末端延伸超過記憶元件100的側壁記憶平面130。

實施例中，通道元件200的尺寸K1是小於源極側元件242與汲極側元件244的尺寸K2。通道元件200的尺寸K1可為定義在凹曲側壁通道表面210及凸曲側壁通道表面220之間 的尺寸例如厚度。源極側元件242與汲極側元件244的尺寸K2可為凸曲側壁表面245的最大間距。

通道元件200、源極側元件242與汲極側元件244可包括半導體材質，例如多晶矽、單晶矽等等。源極側元件242與汲極側元件244的摻雜質濃度可不同於通道元件200的摻雜質濃度。源極側元件242與汲極側元件244的導電性可大於通道元件200的導電性。源極側元件242與汲極側元件244的摻雜質濃度可大於通道元件200的摻雜質濃度。舉例來說，源極側元件242與汲極側元件244可包括N型重摻雜半導體材質(例如單晶矽或多晶矽等)，通道元件200可包括未摻雜或N型輕摻雜的半導體材質(例如單晶矽或多晶矽等)。但本揭露不限於此。

電極元件300具有側壁電極表面310。電極元件300的側壁電極表面310與記憶元件100的側壁記憶平面130可為共平面。電極元件300在記憶元件100的凸曲側壁記憶表面120上。

通道元件200與源極側元件242及汲極側元件244是分別在絕緣元件400的相反側。絕緣元件400具有相鄰的平面狀側壁絕緣表面410與凸曲狀側壁絕緣表面420。凸曲狀側壁絕緣表面420可相對於平面狀側壁絕緣表面410。通道元件200可鄰接凸曲狀側壁絕緣表面420。源極側元件242與汲極側元件244從通道元件200延伸超出平面狀側壁絕緣表面410。源極側元件242與汲極側元件244可在平面狀側壁絕緣表面410上。

絕緣層500鄰近源極側元件242與汲極側元件244。 絕緣元件400在絕緣層500與通道元件200之間。具體而言，絕緣層500可位在電極元件300的側壁電極表面310、記憶元件100的側壁記憶平面130、源極側元件242與汲極側元件244的凸曲側壁表面245與絕緣元件400的平面狀側壁絕緣表面410上。

此實施例中，絕緣元件400的平面狀側壁絕緣表面410並未對齊記憶元件100的側壁記憶平面130，也未對齊電極元件300的側壁電極表面310。

實施例中，金屬矽化物層(未顯示)可配置在源極側元件242與汲極側元件244相對於通道元件200的側壁表面上。具體而言，金屬矽化物層可配置在源極側元件242與汲極側元件244之未與絕緣元件400與通道元件200接觸的凸曲側壁表面245上。

一實施例中，源極側元件242與汲極側元件244分別作用為源極電極與汲極電極。電極元件300作用為閘電極，例如作用為字元線。記憶胞定義在通道元件200與電極元件300之間的記憶元件100中。

根據如第1圖所示的通道元件200(可包括源極側元件242與汲極側元件244)與記憶元件100的配置輪廓，能使記憶體構件具有較小的單元尺寸，提升記憶體裝置的記憶胞陣列密度。源極側元件242與汲極側元件244具有比通道元件200更大的尺寸，因此能增進上方導電元件(例如第14圖所示的第一導電通孔678)的製程對準並具有良好電性連接關係，製程操作窗(process window)大，並提高產品良率。

一實施例中，第1圖可為記憶體裝置在第一方向D1與第二方向D2構成平面上的剖面圖。第一方向D1不同於第二方向D2。一實施例中，第一方向D1實質上垂直第二方向D2。舉例來說，第一方向D1為X方向，且第二方向D2為Y方向。

請參照第2圖，其繪示另一實施例之記憶體裝置的剖面圖。此實施例中，絕緣元件400的平面狀側壁絕緣表面410可對實質上對齊記憶元件100的側壁記憶平面130，並可對齊電極元件300的側壁電極表面310。根據如第2圖所示的通道元件200、源極側元件242、汲極側元件244、與記憶元件100的配置輪廓，能使記憶體構件具有較小的單元尺寸，提升記憶體裝置的記憶胞陣列密度。源極側元件242與汲極側元件244具有比通道元件200更大的尺寸，因此能增進上方導電元件(例如第14圖所示的第一導電通孔678)的製程對準並具有良好電性連接關係，製程操作窗大，並提高產品良率。

第3A圖至第14圖繪示根據實施例之記憶體裝置的製造方法。

請參照第3A圖與第3B圖。第3A圖為記憶體裝置的縱向剖面圖，其可為沿第3B圖所示之PP剖面線繪製。第3B圖為記憶體裝置的橫向剖面圖，其可為沿第3A圖所示之QQ剖面線繪製。在基底650上形成堆疊結構651。堆疊結構651包括交錯堆疊的材料膜652與絕緣膜654。材料膜652的材料不同於 絕緣膜654的材料。一實施例中，材料膜652包括氮化物例如氮化矽。絕緣膜654包括氧化物例如氧化矽。但本揭露不限於此，絕緣膜654可使用其它合適的絕緣材料，材料膜652可使用其它合適的材料例如介電材料或導電材料。可利用黃光微影蝕刻技術在堆疊結構651中形成孔洞656。

記憶元件100可形成在孔洞656中與堆疊結構651的上表面上。記憶元件100可包括任意的電荷捕捉結構，例如一氧化物-氮化物-氧化物(ONO)結構或一氧化物-氮化物-氧化物-氮化物-氧化物(BE-SONOS)結構等。舉例來說，電荷捕捉層可使用氮化物例如氮化矽，或是其他類似的高介電常數物質包括金屬氧化物，例如三氧化二鋁(Al₂O₃)、氧化鋯(HfO₂)等。通道元件200可形成在記憶元件100上。通道元件200可包括未摻雜或經摻雜的半導體材料例如多晶矽、單晶矽等等)。絕緣材料膜658可形成在通道元件200上。一實施例中，絕緣材料膜658可包括氧化物例如氧化矽，但不限於此，其也可包括氮化物例如氮化矽，或其它合適的絕緣材質。

請參照第4A圖與第4B圖。第4A圖為記憶體裝置的縱向剖面圖，其可為沿第4B圖所示之PP剖面線繪製。第4B圖為記憶體裝置的橫向剖面圖，其可為沿第4A圖所示之QQ剖面線繪製。可進行回蝕刻步驟，以移除記憶元件100、通道元件200與絕緣材料膜658在堆疊結構651的上表面上的部分與在孔洞656底部的部分。一實施例中，可利用一非等向蝕刻步驟移除 絕緣材料膜658在堆疊結構651的上表面上的部分與在孔洞656底部的部分，並留下在通道元件200的側壁表面上的部分，然後，利用另一蝕刻步驟移除通道元件200與記憶元件100未被絕緣材料膜658遮蔽的部分。可形成絕緣材料層660填充孔洞656並在堆疊結構651的上表面上。一實施例中，絕緣材料層660可包括氧化物例如氧化矽，但不限於此，其也可包括氮化物例如氮化矽，或其它合適的絕緣材質。絕緣元件400可包括絕緣材料膜658與絕緣材料層660。

如第4B圖所示，絕緣元件400可具有實心圓形狀。通道元件200可具有封閉環形狀或中空圓形狀，環繞絕緣元件400。記憶元件100可具有封閉環形狀或中空圓形狀，環繞通道元件200。一實施例中，可在第4A圖與第4B圖所示的結構中形成溝槽662以形成如第5A圖、第5B圖與第5C圖所示的結構。第5A圖與第5B圖為記憶體裝置的縱向剖面圖，其中第5A圖可為沿第5C圖所示之PP剖面線繪製，第5B圖可為沿第5C圖所示之EE剖面線繪製。第5C圖為記憶體裝置的橫向剖面圖，其可為沿第5A圖與第5B圖所示之QQ剖面線繪製。

如第5C圖所示，絕緣元件400藉由溝槽662被圖案化為實心半圓形狀。通道元件200藉由溝槽662被圖案化為開環形狀。記憶元件100藉由溝槽662被圖案化為開環形狀。絕緣元件400的平面狀側壁絕緣表面410、通道元件200的側壁通道表面217、記憶元件100的側壁記憶平面130、與材料膜652的 側壁表面657可為共平面。

請參照第6A圖、第6B圖與第6C圖。第6A圖與第6B圖為記憶體裝置的縱向剖面圖，其中第6A圖可為沿第6C圖所示之PP剖面線繪製，第6B圖可為沿第6C圖所示之EE剖面線繪製。第6C圖為記憶體裝置的橫向剖面圖，其可為沿第6A圖與第6B圖所示之QQ剖面線繪製。可從溝槽662露出之絕緣元件400的平面狀側壁絕緣表面410進行回蝕刻步驟，使得平面狀側壁絕緣表面410向絕緣元件400的內部方向移進，並形成凹口664。凹口664露出通道元件200的凹曲側壁通道表面210。然後，可利用沉積方式在通道元件200露出凹口664與溝槽662的表面(包括凹曲側壁通道表面210與側壁通道表面217)上形成如第7A圖與第7B圖所示的源極側元件242與汲極側元件244。第7A圖為記憶體裝置的縱向剖面圖，其可為沿第7B圖所示之PP剖面線繪製。第7B圖為記憶體裝置的橫向剖面圖，其可為沿第7A圖所示之QQ剖面線繪製。一實施例中，磊晶成長形成的源極側元件242與汲極側元件244具有凸曲側壁表面245。

請參照第8A圖與第8B圖。第8A圖為記憶體裝置的縱向剖面圖，其可為沿第8B圖所示之PP剖面線繪製。第8B圖為記憶體裝置的橫向剖面圖，其可為沿第8A圖所示之QQ剖面線繪製。金屬矽化物層666可形成在源極側元件242與汲極側元件244的暴露表面(包括凸曲側壁表面245)上。金屬矽化物層666可包括矽化鎳(NiSi)、矽化鉑(PtSi)、矽化鈦(TiSi2)、矽化鎢 (WSi2)、矽化鈷(CoSi2)等等。

請參照第9A圖、第9B圖與第9C圖。第9A圖與第9B圖為記憶體裝置的縱向剖面圖，其中第9A圖可為沿第9C圖所示之PP剖面線繪製，第9B圖可為沿第9C圖所示之EE剖面線繪製。第9C圖為記憶體裝置的橫向剖面圖，其可為沿第9A圖與第9B圖所示之QQ剖面線繪製。可形成絕緣層500填充凹口664與溝槽662，並在堆疊結構651的上表面上。絕緣層500可包括氧化物例如氧化矽、氮化物例如氮化矽、或其它合適的絕緣材質。

請參照第10A圖與第10B圖。第10A圖為記憶體裝置的縱向剖面圖，其可為沿第10B圖所示之EE剖面線繪製。第10B圖為記憶體裝置的橫向剖面圖，其可為沿第10A圖所示之QQ剖面線繪製。可利用黃光微影蝕刻製程在堆疊結構651中形成溝槽671。溝槽671可露出堆疊結構651的絕緣膜654與材料膜652。可利用蝕刻步驟將溝槽671露出的材料膜652(即可作為犧牲層)移除，以形成如第11A圖、第11B圖與第11C圖所示的狹縫673。第11A圖與第11B圖為記憶體裝置的縱向剖面圖，其中第11A圖可為沿第11C圖所示之PP剖面線繪製，第11B圖可為沿第11C圖所示之EE剖面線繪製。第11C圖為記憶體裝置的橫向剖面圖，其可為沿第11A圖與第11B圖所示之QQ剖面線繪製。狹縫673可露出記憶元件100的凸曲側壁記憶表面120、絕緣膜654的上表面/下表面。

請參照第12A圖、第12B圖與第12C圖。第12A圖與第12B圖為記憶體裝置的縱向剖面圖，其中第12A圖可為沿第12C圖所示之PP剖面線繪製，第12B圖可為沿第12C圖所示之EE剖面線繪製。第12C圖為記憶體裝置的橫向剖面圖，其可為沿第12A圖與第12B圖所示之QQ剖面線繪製。可形成電極元件300在狹縫673中。電極元件300可包括金屬層例如鎢(W)等等。電極元件300亦可包括具有導電性質的阻障層(barrier layer)，且金屬層形成在阻障層上。阻障層可例如包括氮化鉭(TaN)、氮化鈦(TiN)等等。一實施例中，可在形成介電薄膜之後形成電極元件300在介電薄膜上。介電薄膜可包括高介電係數(high K)材料例如三氧化二鋁(Al₂O₃)、二氧化鉿(HfO₂)等合適的介電材料。電極元件300在第三方向D3上藉由絕緣膜654互相分開配置在記憶元件100的側壁記憶表面(即凸曲側壁記憶表面120)上。第三方向D3不同於第一方向D1與第二方向D2。一實施例中，第三方向D3可實質上垂直第一方向D1與第二方向D2。第三方向D3可為Z方向，例如垂直於基底650的上表面的方向。

一實施例中，構成記憶胞的結構可類似第1圖所示的結構。電極元件300為閘電極元件，用作字元線。記憶胞定義在通道元件200與電極元件300之間的記憶元件100中。在第三方向D3上不同階層的記憶胞電性並聯在源極側元件242與汲極側元件244之間。記憶體裝置可包括AND型記憶體裝置。根據實施例的製造方法能以自對準的方式形成記憶體裝置，方法簡單 且可降低成本。

請參照第13A圖與第13B圖。第13A圖為記憶體裝置的縱向剖面圖，其可為沿第13B圖所示之EE剖面線繪製。第13B圖為記憶體裝置的橫向剖面圖，其可為沿第13A圖所示之QQ剖面線繪製。可形成絕緣膜674在溝槽671中。絕緣膜674可包括氧化物例如氧化矽，或氮化物例如氮化矽，或其它合適的絕緣材料。絕緣膜674可利用例如物理氣相沉積或化學氣相沉積等合適的方式形成。可形成材料元件676在絕緣膜674上，並填充溝槽671。一實施例中，材料元件676為導電元件，其可藉由絕緣膜674電性絕緣於堆疊結構中的電極元件300。此例中，可在材料元件676施加偏壓以注入電流對記憶胞進行焦耳加熱(joule heat)，可藉此提升記憶胞的效能例如耐久性(endurance)及資料保存性(retention)。另一實施例中，材料元件676為絕緣材料，例如包括氧化物如氧化矽等等，可與絕緣膜674一起作為分流元件(bypass)。

請參照第14圖所示之記憶體裝置的縱向剖面圖。第一導電通孔(conductive via)678可形成在源極側元件242及汲極側元件244上。第一金屬層M1可形成在第一導電通孔678上。第二導電通孔680可形成在第一金屬層M1上。第二金屬層M2可形成在第二導電通孔680上。

另一實施例中，參照第3A圖與第3B圖所述的製程是省略形成記憶元件100的步驟，並在參照類似第11A圖、第11B 圖與第11C圖所述的形成狹縫673的步驟之後，形成記憶元件100在狹縫673露出的通道元件200的凸曲側壁通道表面220與絕緣膜654的表面上。然後，進行類似參照第12A圖、第12B圖與第12C圖所述的形成電極元件300在狹縫673中的步驟。透過此變更能形成如第15圖所示的記憶體裝置，其中，記憶元件100位在電極元件300的上電極表面、下電極表面、與側壁電極表面上。

一實施例中，可省略參照第6A圖、第6B圖與第6C圖所述的絕緣元件400的回蝕刻步驟/形成凹口664的步驟。透過此變更可形成如第2圖所示的記憶體裝置。

參照第7A圖與第7B圖說明的利用磊晶方式形成的源極側元件242與汲極側元件244並不限於第7B圖所示的輪廓。源極側元件242與汲極側元件244可能因選用的磊晶製程參數而具有其它的輪廓，例如第16圖與第17圖所示。利用磊晶方式從通道元件200的表面成長出的任意輪廓的源極側元件242與汲極側元件244皆在本揭露的概念內。

根據以上揭露內容，實施例之記憶體裝置可具有提升的記憶胞陣列密度。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:記憶元件

110:凹曲側壁記憶表面

120:凸曲側壁記憶表面

130:側壁記憶平面

200:通道元件

210:凹曲側壁通道表面

220:凸曲側壁通道表面

242:源極側元件

244:汲極側元件

245:凸曲側壁表面

300:電極元件

310:側壁電極表面

400:絕緣元件

410:平面狀側壁絕緣表面

420:凸曲狀側壁絕緣表面

500:絕緣層

D1:第一方向

D2:第二方向

D3:第三方向

K1、K2:尺寸

Claims (9)

1. 一種記憶體裝置，包括：一通道元件，具有開環形狀；一記憶元件；一電極元件，其中一記憶胞定義在該通道元件與該電極元件之間的該記憶元件中；一絕緣元件，具有相鄰的一凸曲狀側壁絕緣表面與一平面狀側壁絕緣表面；一源極側元件；及一汲極側元件，其中該通道元件電性連接在該源極側元件與該汲極側元件之間，該通道元件鄰近該凸曲狀側壁絕緣表面，該源極側元件與該汲極側元件從該通道元件延伸超出該平面狀側壁絕緣表面。
2. 如申請專利範圍第1項所述之記憶體裝置，其中該通道元件具有相對的一凹曲側壁通道表面及一凸曲側壁通道表面。
3. 如申請專利範圍第1項所述之記憶體裝置，其中該通道元件的尺寸是小於該源極側元件的尺寸，該通道元件的該尺寸是小於該汲極側元件的尺寸。
4. 一種記憶體裝置，包括：一通道元件；一記憶元件，具有開環形狀； 一電極元件，其中一記憶胞定義在該通道元件與該電極元件之間的該記憶元件中；一絕緣元件，具有相鄰的一凸曲狀側壁絕緣表面與一平面狀側壁絕緣表面；一源極側元件；及一汲極側元件，其中該通道元件電性連接在該源極側元件與該汲極側元件之間，該通道元件鄰近該凸曲狀側壁絕緣表面，該源極側元件與該汲極側元件從該通道元件延伸超出該平面狀側壁絕緣表面。
5. 如申請專利範圍第4項所述之記憶體裝置，其中該記憶元件包括相對的一凹曲側壁記憶表面及一凸曲側壁記憶表面，與一側壁記憶平面在該凹曲側壁記憶表面與該凸曲側壁記憶表面之間。
6. 如申請專利範圍第5項所述之記憶體裝置，其中該通道元件在該凹曲側壁記憶表面上，該電極元件在該凸曲側壁記憶表面上。
7. 如申請專利範圍第4項所述之記憶體裝置，其中該通道元件設置在該源極側元件、該汲極側元件與該記憶元件之間。
8. 一種記憶體裝置，包括：一記憶元件；一源極側元件；一汲極側元件； 一通道元件，電性連接在該源極側元件與該汲極側元件之間；一絕緣元件，具有相鄰的一凸曲狀側壁絕緣表面與一平面狀側壁絕緣表面，其中該通道元件與該源極側元件及該汲極側元件是分別在該絕緣元件的相反側，該通道元件鄰近該凸曲狀側壁絕緣表面，該源極側元件與該汲極側元件從該通道元件延伸超出該平面狀側壁絕緣表面；及一電極元件，其中一記憶胞定義在該通道元件與該電極元件之間的該記憶元件中。
9. 如申請專利範圍第1項至第8項其中之一所述之記憶體裝置，包括多個該電極元件，在一垂直方向上分開配置在該記憶元件的一凸曲側壁記憶表面上，其中多個該記憶胞定義在該些電極元件與該通道元件之間的該記憶元件中。

Images