[go: up one dir, main page]

TWI812995B - SiC MOSFET器件的製造方法 - Google Patents

SiC MOSFET器件的製造方法 Download PDF

Info

Publication number
TWI812995B
TWI812995B TW110129671A TW110129671A TWI812995B TW I812995 B TWI812995 B TW I812995B TW 110129671 A TW110129671 A TW 110129671A TW 110129671 A TW110129671 A TW 110129671A TW I812995 B TWI812995 B TW I812995B
Authority
TW
Taiwan
Prior art keywords
barrier layer
type base
region
forming
semiconductor substrate
Prior art date
Application number
TW110129671A
Other languages
English (en)
Other versions
TW202213540A (zh
Inventor
陳輝
王加坤
Original Assignee
大陸商杭州芯邁半導體技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商杭州芯邁半導體技術有限公司 filed Critical 大陸商杭州芯邁半導體技術有限公司
Publication of TW202213540A publication Critical patent/TW202213540A/zh
Application granted granted Critical
Publication of TWI812995B publication Critical patent/TWI812995B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H10P30/22—
    • H10W10/00—
    • H10W10/01—
    • H10W10/031—
    • H10W10/30—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

公開了一種SiC MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET，金屬氧化物半導體場效電晶體)器件的製造方法，所述方法包括提供一具有第一摻雜類型的半導體基底；在所述半導體基底的上表面形成圖案化的第一阻擋層；以所述第一阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的源區，所述源區為第一摻雜類型；刻蝕部分所述第一阻擋層以形成第二阻擋層，使得所述第二阻擋層的離子注入視窗大於所述第一阻擋層的離子注入視窗；以所述第二阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的第一類型基區，所述第一類型基區為第二摻雜類型，所述源區位於所述第一類型基區中；以及形成第二摻雜類型的接觸區。該方法可以形成短溝道，降低導通電阻，並使元胞內溝道分佈對稱，提高器件可靠性。

Description

SiC MOSFET器件的製造方法
本發明涉及半導體技術，更具體地，涉及一種SiC MOSFET器件及其製造方法。
在SiC MOSFET領域，為了減小元胞尺寸、提高電流密度，將溝道的長度設置的越短越好，考慮到光刻精度的影響，長度小於0.5um的溝道一般會使用自對準工藝實現。由於SiC的擴散係數較低，無法使用Si標準的自對準工藝形成溝道，現有的SiC MOSFET溝道自對準工藝首先利用光刻後的多晶矽做P型基區的阻擋層，形成P型基區後對多晶矽進行氧化，多晶矽會在表面以及側壁形成一定厚度的二氧化矽，然後利用側壁的二氧化矽作為阻擋層可以實現N+源區的自對準注入。另外，在形成P+接觸區時，因為N+源區的離子注入劑量要遠大于P+接觸區，因此都需要一張單獨的掩膜版來形成P+接觸區的阻擋層，增加了製造成本。
另一方面，由於SiC MOSFET屬於高壓應用，必須使用合理的終端設計來減弱邊緣的電場集中。在傳統的設計中一般採用元胞和終端分開設計的思路，不但增加多次離子注入，而且增加光刻步驟。
有鑑於此，本發明的目的在於提供一種SiC MOSFET器件及其製造方法，以解決上述問題。
根據本發明的第一方面，提供一種SiC MOSFET器件的製造方法，包括：提供一具有第一摻雜類型的半導體基底；在所述半導體基底的上表面形成圖案化的第一阻擋層；以所述第一阻擋層為 掩膜，形成從所述半導體基底的上表面延伸至其內部的源區，所述源區為第一摻雜類型；刻蝕部分所述第一阻擋層以形成第二阻擋層，使得所述第二阻擋層的離子注入視窗大於所述第一阻擋層的離子注入視窗；以所述第二阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的第一類型基區，所述第一類型基區為第二摻雜類型，所述源區位於所述第一類型基區中；以及形成第二摻雜類型的接觸區。
優選地，同時刻蝕所述第一阻擋層的厚度和寬度以形成所述第二阻擋層。
優選地，所述第二阻擋層是通過各向同性刻蝕的方法刻蝕所述第一阻擋層形成。
優選地，所述第一阻擋層被配置為多晶矽。
優選地，根據所述MOSFET的溝道長度，控制所述第一阻擋層被刻蝕掉的寬度。
優選地，所述第一阻擋層被刻蝕的寬度與所述MOSFET的溝道長度對應。
優選地，在形成所述第一類型基區後，去除所述第二阻擋層。
優選地，形成所述接觸區的方法包括：在所述半導體基底的上表面形成圖案化的第三阻擋層，以所述第三阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的所述接觸區，其中，所述源區位於所述接觸區兩側並相鄰。
優選地，在形成所述接觸區之前，還包括形成從所述半導體基底的上表面延伸至其內部的第二類型基區，所述第一類型基區位於所述第二類型基區的兩側並相鄰。
優選地，形成所述第二類型基區的方法包括：在所述半導體基底的上表面形成圖案化的第四阻擋層；以所述第四阻擋層為掩膜，形成第二摻雜類型的所述第二類型基區，其中，所述接觸區位於所述第二類型基區中。
優選地，在所述第四阻擋層的側壁形成側牆以形成所述第三阻擋層。
優選地，形成所述側牆的方法包括：在所述第四阻擋層和所述半導體基底的上表面沉積半導體層；通過各向異性刻蝕的方法刻蝕所述半導體層；保留所述第四阻擋層側壁上的半導體層以形成所述側牆。
優選地，在形成所述接觸區時，還包括同時在所述MOSFET器件的終端區域中形成場限淺環，所述場限淺環為第二摻雜類型，與所述接觸區的結深相同。
優選地，在形成所述第二類型基區時，還包括同時在所述MOSFET器件的終端區域中形成場限深環，所述場限深環為第二摻雜類型，與所述第二類型基區的結深相同，其中，所述場限淺環位於所述場限深環中。
優選地，所述第二類型基區的結深不大於所述第一類型基區的結深。
優選地，所述第二類型基區的摻雜濃度與所述第一類型基區的摻雜濃度相同。
優選地，所述接觸區的結深不小於所述源區的結深，小於所述第一類型基區的結深。
優選地，還包括：去除所述第三阻擋層；在所述半導體基底的上表面形成柵介質層；在所述柵介質層上形成閘極導體；在所述柵介質層和所述閘極導體上沉積層間介質層；刻蝕所述層間介質層形成裸露所述接觸區和部分所述源區上表面的開孔；在所述開孔中形成源極金屬，以及在所述半導體基底的背面形成漏極金屬。
優選地，所述第四阻擋層和所述側牆被設置為多晶矽。
根據本發明的第二方面，提供一種SiC MOSFET器件，包括：具有第一摻雜類型的半導體基底；從所述半導體基底的上表面延 伸至其內的第二摻雜類型的接觸區；從所述半導體基底的上表面延伸至其內並位於所述接觸區兩側的第一摻雜類型的源區；環繞包圍所述接觸區和所述源區的基區，所述基區包括第一類型基區和第二類型基區；其中，所述接觸區位於所述第二類型基區中，所述第一類型基區位於所述第二類型基區的兩側並相鄰。
優選地，所述接觸區的結深不小於所述源區的結深。
優選地，所述第二類型基區的結深不大於所述第一類型基區的結深。
優選地，所述接觸區的寬度不大於所述第二類型基區的寬度。
優選地，所述第一類型基區的寬度大於所述源區的寬度。
優選地，還包括位於所述MOSFET器件終端區域的場限環。
優選地，所述場限環包括場限深環和場限淺環。
優選地，所述場限深環和所述第二類型基區具有相同的結深和摻雜濃度。
優選地，所述場限淺環和所述接觸區具有相同的結深和摻雜濃度。
優選地，所述第二類型基區的摻雜濃度與所述第一類型基區的摻雜濃度相同。
優選地，還包括位於半導體基底上表面的柵介質層和閘極導體；位於所述柵介質層和閘極導體上的層間介質層，所述層間介質層具有裸露所述接觸區和部分所述源區表面的開孔；通過所述開孔與所述源區和所述接觸區接觸的源極金屬，以及位於所述半導體基底背面的漏極金屬。
優選地，所述第一摻雜類型為N型或P型中的一種，所述第二摻雜類型為所述N型或P型中的另一種。
根據本發明提供的SiC MOSFET器件及其製備方法，一方面利用對掩膜被各向同性刻蝕前後的寬度差，在所述掩膜刻蝕前後進行兩次離子注入分別形成源區和第一類型基區，以形成溝道，該方法可以形成短溝道，降低導通電阻，並使元胞內溝道分佈對稱，提高可靠性。另一方面，利用沉積掩膜並刻蝕形成側牆，在形成側牆的前後進行兩次離子注入，分別形成表面重摻雜的接觸區，底部輕摻雜的第二類型基區，並且重摻雜接觸區被輕摻雜的第二類型基區完全覆蓋。這種摻雜分佈不但可以滿足P+歐姆接觸，同時在終端區域可以充當場限環起到分壓的作用，在簡化工藝，節約成本的同時，還能改善器件的擊穿特性與可靠性。
101:半導體襯底
102:外延層
103:第一阻擋層
104:第二阻擋層
105:第四阻擋層
106:柵介質層
107:閘極導體
108:層間介質層
109:源極電極閘極
110:源區
111:第一類型基區
112:第二類型基區
113:接觸區
120:場限深環
121:場限淺環
123:側牆
125:漏極電極
通過以下參照附圖對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在附圖中：
圖1A至圖1F示出根據本發明的實施例的製造SiC MOSFET的方法的各個階段的截面圖。
以下將參照附圖更詳細地描述本發明。在各個附圖中，相同的元件採用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的半導體結構。
應當理解，在描述器件的結構時，當將一層、一個區域稱為位於另一層、另一個區域“上面”或“上方”時，可以指直接位於另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。並且，如果將器件翻轉，該一層、一個區域將位於另一層、另一個區域“下面”或“下方”。
如果為了描述直接位於另一層、另一個區域上面的情 形，本文將採用“A直接在B上面”或“A在B上面並與之鄰接”的表述方式。在本申請中，“A直接位於B中”表示A位於B中，並且A與B直接鄰接，而非A位於B中形成的摻雜區中。
在本申請中，術語“半導體結構”指在製造半導體器件的各個步驟中形成的整個半導體結構的統稱，包括已經形成的所有層或區域。術語“橫向延伸”是指沿著大致垂直於溝槽深度方向的方向延伸。
在下文中描述了本發明的許多特定的細節，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。
除非在下文中特別指出，半導體器件的各個部分可以由本領域的技術人員公知的材料構成。半導體材料例如包括III-V族半導體，如GaAs、InP、GaN、SiC，以及IV族半導體，如Si、Ge。閘極導體可以由能夠導電的各種材料形成，例如金屬層、摻雜多晶矽層、或包括金屬層和摻雜多晶矽層的疊層閘極導體或者是其他導電材料，例如為TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各種導電材料的組合。閘極電介質可以由SiO2或介電常數大於SiO2的材料構成，例如包括氧化物、氮化物、氧氮化物、矽酸鹽、鋁酸鹽、鈦酸鹽。並且，閘極電介質不僅可以由本領域的技術人員公知的材料形成，也可以採用將來開發的用於閘極電介質的材料。
本發明公開了一種SiC MOSFET器件的製造方法，包括：提供一具有第一摻雜類型的半導體基底；在所述半導體基底的上表面形成圖案化的第一阻擋層；以所述第一阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的源區，所述源區為第一摻雜類型；刻蝕部分所述第一阻擋層以形成第二阻擋層，使得所述第二阻擋層的離子注入視窗大於所述第一阻擋層的離子注入視窗；以所述第二阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的第一類型基區，所 述第一類型基區為第二摻雜類型，所述源區位於所述第一類型基區中；以及形成第二摻雜類型的接觸區。
如圖1A-1F示出根據本發明的第一實施例的製造SiC MOSFET器件的方法的各個階段的截面圖。
如圖1A所示，提供一具有第一摻雜類型的半導體基底，在所述半導體基底的上表面形成圖案化的第一阻擋層103；並以所述第一阻擋層103作為掩膜，進行第一次離子注入工藝，形成從所述半導體基底的上表面延伸至其內部的源區110，所述源區110為第一摻雜類型。其中，所述第一阻擋層被設置為多晶矽。具體地，在所述半導體基底的上表面沉積一層多晶矽，並對其進行刻蝕形成具有離子注入視窗的第一阻擋層103，所述第一阻擋層103的離子注入視窗與所述源區110的位置相對應。在本實施例中，所述半導體基底包括第一摻雜類型的半導體襯底101和位於所述半導體襯底上第一摻雜類型的外延層102，即所述第一阻擋層103形成在所述外延層102的上表面上。所述外延層102的下表面與所述半導體襯底101接觸，所述外延層102的上表面與下表面相對。當然，所述第一阻擋層103並不限於本申請所述的多晶矽，本領域的技術人員也可選擇其他與半導體基底不同，且可作為掩膜的材料。
如圖1B所示，刻蝕部分所述第一阻擋層103以形成第二阻擋層104，使得所述第二阻擋層104的離子注入視窗大於所述第一阻擋層103的離子注入視窗；以所述第二阻擋層104為掩膜，進行第二次離子注入工藝，形成從所述半導體基底的上表面延伸至其內部的第一類型基區111，所述第一類型基區111為第二摻雜類型，所述源區110位於所述第一類型基區111中。所述第二阻擋層104的離子注入視窗與所述第一類型基區111的位置相對應。所述源區110的結深小於所述第一類型基區111，所述源區110的寬度小於所述第一類型基區111。具體地，同時刻蝕所述第一阻擋層的厚度和離子注入視窗的寬度以形成所述第二阻擋層，以使得所述第二阻擋層104相對於所述第一阻擋層103，不僅離子注入視窗的寬度變大，厚度也減薄。具體地，採用各向同性的刻蝕 方式刻蝕所述第一阻擋層103，以形成所述第二阻擋層104。在本實施例中，可以根據所述MOSFET的溝道長度，控制所述第一阻擋層被刻蝕掉的寬度，以形成所述第二阻擋層。具體地，所述第一阻擋層被刻蝕掉的寬度與所述溝道長度對應，更進一步地，所述第一阻擋層被刻蝕掉的寬度與所述溝道長度相等。
當然，本領域的技術人員也可採用其他的刻蝕方式形成所述第二阻擋層，也可僅僅刻蝕所述第一阻擋層的寬度使得離子注入視窗變寬以形成第二阻擋層，在此並不做任何限制。
形成所述第一類型基區111後，去除所述第二阻擋層104。
隨後，在所述半導體基底的上表面形成圖案化的第三阻擋層，以所述第三阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的所述接觸區，其中，所述源區位於所述接觸區兩側並相鄰。在形成所述接觸區之前，還包括形成從所述半導體基底的上表面延伸至其內部的第二類型基區，所述第一類型基區位於所述第二類型基區的兩側並相鄰。其中，形成所述第二類型基區的方法包括：在所述半導體基底的上表面形成圖案化的第四阻擋層；以所述第四阻擋層為掩膜，形成第二摻雜類型的所述第二類型基區，其中，所述接觸區位於所述第二類型基區中。在所述第四阻擋層的側壁形成側牆以形成所述第三阻擋層。
具體地，如圖1C所示，在所述半導體基底的上表面形成圖案化的第四阻擋層105；以所述第四阻擋層105為掩膜，進行第三次離子注入工藝，形成從所述半導體基底的上表面延伸至其內部的第二類型基區112，所述第二類型基區112為第二摻雜類型。所述第四阻擋層105被設置為多晶矽。具體地，形成所述第四阻擋層105的步驟包括：在所述半導體基底的上表面沉積一層多晶矽，並對其進行刻蝕形成具有離子注入視窗的第四阻擋層105，所述第四阻擋層105的離子注入視窗與所述第二類型基區112的位置相對應。所述第一類型基區111位於所述第二類型基區112的兩側並相鄰，所述第二類型基區112的結深不大 於所述第一類型基區111，優選地，所述第二類型基區112的結深等於所述第一類型基區111。所述第二類型基區112和所述第一類型基區111的摻雜濃度相同。
進一步，在形成所述第二類型基區112的同時，形成位於所述MOSFET終端區域的場限深環120，即所述第二類型基區112和所述場限深環120是同一步離子注入(第三次離子注入)工藝形成。所述第四阻擋層也具有與所述場限深環120相對應的離子注入窗口。所述第二類型基區112與所述場限深環有相同的摻雜濃度和結深。
所述MOSFET包括有源區和終端區，所述有源區包括所述源區110，所述第一類型基區111以及後續形成的接觸區，所述終端區包括場限深環120以及後續工藝形成的場限淺環。需要注意的是，沿遠離有源區的方向可以設置所述場限深環的寬度依次減小；或者沿遠離有源區的方向，可以設置所述場限深環之間的間距依次增大。當然，所述場限深環的寬度以及場限深環之間的間距都可根據實際需要，例如MOSFET的擊穿電壓等，作實際的安排和調整，並不限於此。
如圖1D所示，在所述第四阻擋層105的側壁上形成側牆123以形成第三阻擋層，然後以所述第三阻擋層為掩膜，進行第四次離子注入工藝，形成從所述半導體基底的上表面延伸至其內部的接觸區113，所述接觸區113為第二摻雜類型。其中，所述源區110位於所述接觸區113兩側並相鄰，所述接觸區113位於所述第二類型基區112中，所述接觸區113的摻雜濃度大於所述第二類型基區112和所述第一類型基區111的摻雜濃度，所述接觸區113的結深不小於所述源區110，小於所述第二類型基區112。具體地，形成所述側牆123的方法包括：在所述第四阻擋層105和所述半導體基底的上表面沉積半導體層；通過各向異性刻蝕的方法刻蝕所述半導體層；保留所述第四阻擋層側壁上的半導體層以形成所述側牆123。所述側牆123也可採用其他方法形成，在此並不做限制。其中，所述半導體層設置為多晶矽。
進一步，在形成所述接觸區113的同時，形成位於所 述MOSFET終端區域的場限淺環121，即所述接觸區113和所述場限淺環121是同一步離子注入(第四次離子注入)工藝形成。所述第三阻擋層也具有與所述場限淺環121相對應的離子注入窗口。所述接觸區113與所述場限淺環121有相同的摻雜濃度和結深，所述場限淺環121位於所述場限深環120中，所述場限深環120的摻雜濃度小於所述場限淺環121的摻雜濃度。
在形成所述接觸區113和所述場限淺環後，去除所述第三阻擋層。
如圖1E所示，在所述半導體基底的上表面形成柵介質層106；在所述柵介質層上形成閘極導體107。具體地，所述柵介質層106可通過熱氧化的工藝形成，所述柵介質層106為氧化層。形成所述閘極導體107的方法包括：在所述柵介質層106上沉積一層多晶矽層，通過刻蝕的方式刻蝕掉位於接觸區，部分終端區域以及部分源區上方的多晶矽層，保留的多晶矽層即所述閘極導體107。當然，所述閘極導體也可採用其他的材料，在此並不做限定。
如圖1F所示，在所述柵介質層106和所述閘極導體107上沉積層間介質層108，刻蝕部分所述層間介質層108形成裸露所述接觸區113和部分所述源區110上表面的開孔；在所述開孔中沉積金屬以形成源極電極109，以及在所述半導體基底的背面沉積金屬形成漏極電極125。具體地，形成所述開孔的方法包括：採用掩膜板遮擋位於終端區域上方的層間介質層，刻蝕位於有源區上方的層間介質層使得所述接觸區113和部分所述源區110被裸露，在所述閘極導體107的上表面和側壁都保留有層間介質層108。
其中，所述第一摻雜類型為N型或P型中的一種，所述第二摻雜類型為所述N型或P型中的另一種。
本發明還公開了一種SiC MOSFET器件，包括具有第一摻雜類型的半導體基底；從所述半導體基底的上表面延伸至其內的第二摻雜類型的接觸區；從所述半導體基底的上表面延伸至其內並位於所述 接觸區兩側的第一摻雜類型的源區；環繞包圍所述接觸區和所述源區的基區，所述基區包括第一類型基區和第二類型基區；其中，所述接觸區位於所述第二類型基區中，所述第一類型基區位於所述第二類型基區的兩側並相鄰。
如圖1F所示，所述SiC MOSFET器件包括第一摻雜類型的半導體基底，在本實施例中，所述半導體基底包括第一摻雜類型的半導體襯底101和位於所述半導體襯底上第一摻雜類型的外延層102。
所述SiC MOSFET器件還包括從所述外延層102的上表面延伸至其內的第二摻雜類型的接觸區113；從所述外延層102上表面延伸至其內並位於所述接觸區兩側的第一摻雜類型的源區110；環繞包圍所述接觸區113和所述源區110的基區，所述基區包括第一類型基區111和第二類型基區112；其中，所述接觸區113位於所述第二類型基區112中，所述第一類型基區111位於所述第二類型基區112的兩側並相鄰。所述接觸區113的結深不小於所述源區110的結深，所述第二類型基區112的結深不大於所述第一類型基區111的結深，優選地，所述第二類型基區112的結深等於所述第一類型基區111的結深。所述接觸區113的寬度不大於所述第二類型基區112的寬度，所述第一類型基區111的寬度大於所述源區110的寬度。所述第二類型基區112的摻雜濃度與所述第一類型基區111的摻雜濃度相同。
進一步地，所述SiC MOSFET器件還包括位於所述MOSFET器件終端區域的場限環。其中，所述場限環包括場限深環120和場限淺環121，所述場限淺環121位於所述場限深環120中。所述場限深環120和所述第二類型基區112具有相同的結深和摻雜濃度。所述場限淺環121和所述接觸區113具有相同的結深和摻雜濃度。
需要注意的是，沿遠離有源區的方向，可以設置所述場限環的寬度依次減小；或者沿遠離有源區的方向，可以設置所述場限環之間的間距依次增大。當然，所述場限環的寬度以及場限環之間的間距都可根據實際需要，例如MOSFET的擊穿電壓等，作實際的安排和調 整，並不限於此。
進一步地，所述SiC MOSFET器件還包括：位於半導體基底上表面的柵介質層106和閘極導體107；位於所述柵介質層和閘極導體107上的層間介質層108，所述層間介質層108具有裸露所述接觸區113和部分所述源區110表面的開孔；通過所述開孔與所述源區110和所述接觸區113接觸的源極電極109，以及位於所述半導體基底背面的漏極電極125。其中，所述閘極導體107位於所述閘極介質層106上，所述閘極導體位於所述SiC MOSFET器件的溝道的上方。所述層間介質層108位於所述SiC MOSFET器件有源區的部分被刻蝕形成所述開孔，所述SiC MOSFET器件有源區保留的所述層間介質層108覆蓋所述閘極源極電極109的上表面和側壁。
其中，所述第一摻雜類型為N型或P型中的一種，所述第二摻雜類型為所述N型或P型中的另一種。
本發明提供的一種SiC MOSFET製備方法，一方面利用對掩膜被各向同性刻蝕前後的寬度差，在所述掩膜刻蝕前後進行兩次離子注入分別形成源區和第一類型基區，以形成溝道，該方法可以形成短溝道，降低導通電阻，並使元胞內溝道分佈對稱，提高可靠性。另一方面，利用沉積掩膜並刻蝕形成側牆，在形成側牆的前後進行兩次離子注入，分別形成表面重摻雜的接觸區，底部輕摻雜的第二類型基區，並且重摻雜接觸區被輕摻雜的第二類型基區完全覆蓋。這種摻雜分佈不但可以滿足P+歐姆接觸，同時在終端區域可以充當場限環起到分壓的作用，在簡化工藝，節約成本的同時，還能改善器件的擊穿特性與可靠性。
應當說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括 由語句“包括一個......”限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受權利要求書及其全部範圍和等效物的限制。
101:半導體襯底
102:外延層
106:柵介質層
107:閘極導體
108:層間介質層
109:源極電極閘極
110:源區
111:第一類型基區
112:第二類型基區
113:接觸區
120:場限深環
121:場限淺環
125:漏極電極

Claims (17)

  1. 一種SiC MOSFET器件的製造方法，包括：提供一具有第一摻雜類型的半導體基底；在所述半導體基底的上表面形成圖案化的第一阻擋層；以所述第一阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的源區，所述源區為第一摻雜類型；刻蝕部分所述第一阻擋層以形成第二阻擋層，使得所述第二阻擋層的離子注入視窗大於所述第一阻擋層的離子注入視窗；以所述第二阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的第一類型基區，所述第一類型基區為第二摻雜類型，所述源區位於所述第一類型基區中；形成從所述半導體基底的上表面延伸至其內部的第二類型基區，所述第一類型基區位於所述第二類型基區的兩側並相鄰，其中，形成所述第二類型基區的方法包括：在所述半導體基底的上表面形成圖案化的第四阻擋層；以所述第四阻擋層為掩膜，形成第二摻雜類型的所述第二類型基區；以及形成第二摻雜類型的接觸區，所述接觸區位於所述第二類型基區中，其中，所述源區位於所述接觸區兩側並相鄰，且所述接觸區並無接觸所述源區的底部。
  2. 如請求項1所述的方法，其中，同時刻蝕所述第一阻擋層的厚度和寬度以形成所述第二阻擋層。
  3. 如請求項1所述的方法，其中，所述第二阻擋層是通過各向同性刻蝕的方法刻蝕所述第一阻擋層形成。
  4. 如請求項1所述的方法，其中，所述第一阻擋層被配置為多晶矽。
  5. 如請求項1所述的方法，其中，根據所述MOSFET的溝道長度，控制所述第一阻擋層被刻蝕掉的寬度，以形成所述第二阻擋層。
  6. 如請求項1所述的方法，其中，所述第一阻擋層被刻蝕的寬度與所述MOSFET的溝道長度對應。
  7. 如請求項1所述的方法，其中，在形成所述第一類型基區後，去除所述第二阻擋層。
  8. 如請求項7所述的方法，其中，形成所述接觸區的方法包括：在所述半導體基底的上表面形成圖案化的第三阻擋層，以所述第三阻擋層為掩膜，形成從所述半導體基底的上表面延伸至其內部的所述接觸區。
  9. 如請求項8所述的方法，其中，在所述第四阻擋層的側壁形成側牆以形成所述第三阻擋層。
  10. 如請求項9所述的方法，其中，形成所述側牆的方法包括：在所述第四阻擋層和所述半導體基底的上表面沉積半導體層；通過各向異性刻蝕的方法刻蝕所述半導體層；保留所述第四阻擋層側壁上的半導體層以形成所述側牆。
  11. 如請求項1所述的方法，其中，在形成所述接觸區時，還包括同時在所述MOSFET器件的終端區域中形成場限淺環，所述場限淺環為第二摻雜類型，與所述接觸區的結深相同。
  12. 如請求項11所述的方法，其中，在形成所述第二類型基區時，還包括同時在所述MOSFET器件的終端區域中形成場限深環，所述場限深環為第二摻雜類型，與所述第二類型基區的結深相同，其中，所述場限淺環位於所述場限深環中。
  13. 如請求項1所述的方法，其中，所述第二類型基區的結深不大於所述第一類型基區的結深。
  14. 如請求項1所述的方法，其中，所述第二類型基區的摻雜濃度與所述第一類型基區的摻雜濃度相同。
  15. 如請求項1所述的方法，其中，所述接觸區的結深不小於所述源區的結深，小於所述第一類型基區的結深。
  16. 如請求項8所述的方法，其中，還包括：去除所述第三阻擋層；在所述半導體基底的上表面形成柵介質層；在所述柵介質層上形成閘極導體；在所述柵介質層和所述閘極導體上沉積層間介質層，刻蝕所述層間介質層形成裸露所述接觸區和部分所述源區上表面的開孔；在所述開孔中形成源極金屬，以及在所述半導體基底的背面形成漏極金屬。
  17. 如請求項9所述的方法，其中，所述第四阻擋層和所述側牆被設置為多晶矽。
TW110129671A 2020-08-13 2021-08-11 SiC MOSFET器件的製造方法 TWI812995B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010812855.XA CN112038234B (zh) 2020-08-13 2020-08-13 SiC MOSFET器件及其制造方法
CN202010812855.X 2020-08-13

Publications (2)

Publication Number Publication Date
TW202213540A TW202213540A (zh) 2022-04-01
TWI812995B true TWI812995B (zh) 2023-08-21

Family

ID=73577211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129671A TWI812995B (zh) 2020-08-13 2021-08-11 SiC MOSFET器件的製造方法

Country Status (3)

Country Link
US (2) US20220052176A1 (zh)
CN (1) CN112038234B (zh)
TW (1) TWI812995B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117193B (zh) 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法
JP7543960B2 (ja) * 2021-03-25 2024-09-03 株式会社デンソー 半導体装置とその製造方法
CN113628973B (zh) 2021-08-05 2023-06-27 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法
CN114678412B (zh) * 2022-03-16 2025-11-28 湖南国芯半导体科技有限公司 一种半导体功率器件的边缘终端及其制造方法和半导体功率器件
CN115360096B (zh) * 2022-08-05 2025-12-02 泰科天润半导体科技（北京）有限公司 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法
TWI885831B (zh) * 2024-04-01 2025-06-01 鴻海精密工業股份有限公司 碳化矽功率元件及其製造方法
CN120769554B (zh) * 2025-09-10 2025-12-02 珠海格力电子元器件有限公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020136A1 (en) * 2000-11-21 2003-01-30 Makoto Kitabatake Semiconductor device and its manufacturing method
TW200605324A (en) * 2004-07-29 2006-02-01 Silicon Based Tech Corp Scalable planar DMOS transistor structure and its fabricating methods
US20060131619A1 (en) * 2004-12-20 2006-06-22 Silicon-Based Technology Corp. Self-aligned schottky-barrier clamped planar DMOS transistor structure and its manufacturing methods
US20140048877A1 (en) * 2012-08-14 2014-02-20 Wei-Shan Liao Lateral diffusion metal oxide semiconductor transistor structure
WO2014207793A1 (ja) * 2013-06-24 2014-12-31 株式会社日立製作所 半導体装置およびその製造方法
US20170294506A1 (en) * 2016-04-06 2017-10-12 Littelfuse, Inc. High voltage electronic device and method associated therewith

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729037A (en) * 1996-04-26 1998-03-17 Megamos Corporation MOSFET structure and fabrication process for decreasing threshold voltage
US5930630A (en) * 1997-07-23 1999-07-27 Megamos Corporation Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
US6451645B1 (en) * 2000-07-12 2002-09-17 Denso Corp Method for manufacturing semiconductor device with power semiconductor element and diode
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
WO2012086257A1 (ja) * 2010-12-22 2012-06-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CA2792551A1 (en) * 2011-01-17 2012-07-26 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
JP5577478B1 (ja) * 2012-10-30 2014-08-20 パナソニック株式会社 半導体装置
EP3176812A1 (en) * 2015-12-02 2017-06-07 ABB Schweiz AG Semiconductor device and method for manufacturing such a semiconductor device
CN110718452B (zh) * 2018-07-12 2025-04-08 创能动力科技有限公司 碳化硅器件及其制造方法
CN109148590A (zh) * 2018-08-30 2019-01-04 全球能源互联网研究院有限公司 半导体器件及其制备方法
CN111554746B (zh) * 2020-04-23 2022-09-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020136A1 (en) * 2000-11-21 2003-01-30 Makoto Kitabatake Semiconductor device and its manufacturing method
TW200605324A (en) * 2004-07-29 2006-02-01 Silicon Based Tech Corp Scalable planar DMOS transistor structure and its fabricating methods
US20060131619A1 (en) * 2004-12-20 2006-06-22 Silicon-Based Technology Corp. Self-aligned schottky-barrier clamped planar DMOS transistor structure and its manufacturing methods
US20140048877A1 (en) * 2012-08-14 2014-02-20 Wei-Shan Liao Lateral diffusion metal oxide semiconductor transistor structure
WO2014207793A1 (ja) * 2013-06-24 2014-12-31 株式会社日立製作所 半導体装置およびその製造方法
US20170294506A1 (en) * 2016-04-06 2017-10-12 Littelfuse, Inc. High voltage electronic device and method associated therewith

Also Published As

Publication number Publication date
US20250374571A1 (en) 2025-12-04
TW202213540A (zh) 2022-04-01
US20220052176A1 (en) 2022-02-17
CN112038234B (zh) 2022-11-22
CN112038234A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
TWI812995B (zh) SiC MOSFET器件的製造方法
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
US9837358B2 (en) Source-gate region architecture in a vertical power semiconductor device
CN112825327B (zh) 半导体结构及其形成方法
TW201301366A (zh) 製造絕緣閘極半導體裝置之方法及結構
CN108155237B (zh) 一种半导体器件及其制造方法和电子装置
CN111129152B (zh) 沟槽mosfet结构及其制造方法
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
CN111710719A (zh) 横向双扩散晶体管及其制造方法
CN110993690A (zh) 沟槽型mosfet器件及其制造方法
EP1535344B1 (en) Vertical gate semiconductor device with a self-aligned structure
JP2023513933A (ja) 縦型フィン電界効果トランジスタ、縦型フィン電界効果トランジスタ装置、および縦型フィン電界効果トランジスタの形成方法
CN115985773A (zh) 一种自对准沟槽栅与源区接触igbt的制造方法
CN110047759A (zh) 沟槽型mosfet器件制造方法
CN113964038B (zh) 沟槽栅mosfet器件的制造方法
CN112117193B (zh) 碳化硅mosfet器件及其制造方法
CN114497223A (zh) 半导体器件及其制程方法
CN111710608A (zh) 沟槽mosfet及其制造方法
CN113206148B (zh) 沟槽mosfet及其制造方法
US12051745B2 (en) Manufacturing method of a semiconductor device
CN211700291U (zh) 自对准的沟槽式场效应晶体管
CN101807546B (zh) 沟道式金属氧化物半导体元件及其制作方法
TWI823639B (zh) 半導體裝置及其形成方法
US20240282852A1 (en) Semiconductor structure with device including at least one in-well porous region
TWI894845B (zh) 半導體裝置及其形成方法