[go: up one dir, main page]

TW201537728A - 積體電路結構及其製作方法 - Google Patents

積體電路結構及其製作方法 Download PDF

Info

Publication number
TW201537728A
TW201537728A TW103145761A TW103145761A TW201537728A TW 201537728 A TW201537728 A TW 201537728A TW 103145761 A TW103145761 A TW 103145761A TW 103145761 A TW103145761 A TW 103145761A TW 201537728 A TW201537728 A TW 201537728A
Authority
TW
Taiwan
Prior art keywords
region
source
semiconductor
isolation regions
drain
Prior art date
Application number
TW103145761A
Other languages
English (en)
Other versions
TWI532152B (zh
Inventor
黃玉蓮
李東穎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201537728A publication Critical patent/TW201537728A/zh
Application granted granted Critical
Publication of TWI532152B publication Critical patent/TWI532152B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D64/0112—
    • H10D64/01125—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P50/283—
    • H10P50/642—
    • H10W20/069—
    • H10W20/033—
    • H10W20/047—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一積體電路結構包含半導體基板、延伸入半導體基板 的多個隔離區、半導體鰭片、閘極堆疊以及源極/汲極區，其中隔離區包含多個第一上表面與低於第一上表面的多個第二上表面，半導體鰭片位於隔離區之第一上表面之上，閘極堆疊位於半導體鰭片之上表面與多個側壁之上，源極/汲極區位於閘極堆疊之一側面上。源極/汲極區包含第一部份與第二部份，第一部份具有實質上互相平行的多個相對側壁，其中第一部份低於隔離區之第一上表面但高於第二上表面，第二部份位於第一部份上，第二部份比第一部份寬。

Description

具有低源極/汲極接觸阻抗之鰭式場效電 晶體
本揭露是關於一種積體電路結構及其製作方法。
電晶體通常包含多個半導體區域，用以形成源極區與汲極區。在金屬接觸栓塞與半導體區域之間的接觸阻抗是很高的。據此，在半導體區域的表面上形成金屬矽化物，例如矽區、鍺區以及矽鍺區，以降低接觸阻抗。接觸栓塞形成用以與矽化物區接觸，且在接觸栓塞與矽化物區之間的接觸阻抗是低的。
典型的矽化過程包含形成金屬層於半導體區域之表面上，接著進行退火，以使金屬層與半導體區域反應，進而形成矽化物區。在此反應後，金屬層之上部份仍未反應。執行蝕刻步驟以移除此金屬層之未反應部份。接著，形成接觸栓塞以與矽化物區接觸。
隨著積體電路體積的縮小，矽化物區與在接觸栓塞與矽化物區之間的接點也變得愈來愈小。據此，電性接觸的接觸阻抗變得愈來愈高。舉例而言，在鰭式場效電晶體(Fin Field-Effect Transistors；FinFETs)中，鰭片是很狹窄的，使得接觸栓塞與鰭片之間的接觸面積是非常小的。鰭式場效電晶體之源極與汲極的接觸阻抗成為愈來愈嚴重的問題。
根據本揭露之部份實施方式，積體電路結構包含半導體基板、延伸入半導體基板的多個隔離區、半導體鰭片、閘極堆疊以及源極/汲極區，其中隔離區包含多個第一上表面與低於第一上表面的多個第二上表面，半導體鰭片位於隔離區之第一上表面之上，閘極堆疊位於半導體鰭片之上表面與多個側壁之上，源極/汲極區位於閘極堆疊之一側面上。源極/汲極區包含第一部份與第二部份，第一部份具有實質上互相平行的多個相對側壁，其中第一部份低於隔離區之第一上表面但高於第二上表面，第二部份位於第一部份上，第二部份比第一部份寬。
根據本揭露之另一些實施方式，積體電路結構包含半導體基板、延伸入半導體基板的多個隔離區、第一半導體鰭片與一第二半導體鰭片，其中隔離區包含第一上表面，第一半導體鰭片與第二半導體鰭片互相平行且由隔離區之第一部份分隔開來。隔離區之第一部份具有第一上表面。積體電路結構更包含第一源極/汲極區與一第二源極/汲極區，分別連接第一半導體鰭片與第二半導體鰭片。隔離區之第二部份位於第一源極/汲極區與第二源極/汲極區之間。隔離區之第二部份具有第二上表面，第二上表面低於第一上表面。
根據本揭露之再一些實施方式，一種方法包含形成半導體鰭片，其中半導體鰭片位於多個隔離區之多個上表面上，使隔離區位於半導體鰭片之相對兩側上，形成閘極堆疊於半導體鰭片之中間部份之上表面與多個側壁上，蝕刻半導體鰭片之末端部份以形成凹槽，其中凹槽延伸至隔離區之相對部份之間，且磊晶以成長磊晶半導體區域。磊晶半導體區域包含第一部份與第二部份，第一部份位於凹槽，且第二部份位於隔離區之上表面上。在磊晶之後，蝕刻隔離區。在蝕刻隔離區之後，形成接觸栓塞，接觸栓塞電性連接至磊晶半導體區域。
100‧‧‧晶圓
20‧‧‧基板
20A‧‧‧上表面
20B‧‧‧下表面
30D‧‧‧晶面
31‧‧‧凹槽
36‧‧‧層間介電質
36A‧‧‧部份
22‧‧‧隔離區
22A‧‧‧上表面
22B‧‧‧上表面
24‧‧‧半導體長條
24’‧‧‧鰭片
24A‧‧‧上表面
22B‧‧‧上表面
26‧‧‧閘極電極
27‧‧‧閘極介電質
28‧‧‧閘極間隔物
29‧‧‧閘極堆疊
30‧‧‧磊晶區、源極和汲 極區
30A‧‧‧下部份、部份
30B‧‧‧上部份、部份
30C‧‧‧晶面
38‧‧‧接觸開口
41‧‧‧高度
42‧‧‧接觸栓塞
44‧‧‧源極/汲極矽化物區
50‧‧‧閘極介電質
52‧‧‧閘極電極
54‧‧‧鰭式場效電晶體
θ‧‧‧傾角
L1‧‧‧長度
L2‧‧‧長度
L3‧‧‧長度
A-A‧‧‧線
B-B‧‧‧線
C-C‧‧‧線
細讀以下詳細敘述並搭配對應之圖式，可了解到本揭露之多個態樣。須注意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，為了討論的清楚，所述之特徵的尺寸可以任意的增加或減少。
第1圖至第11C圖為根據部份範例性的實施方式之鰭式場效電晶體的製造中的多個中間階段的多個剖面圖與立體視圖。
第12圖與第13圖為根據另一些實施方式之鰭式場效電晶體的多個剖面圖。
以下本揭露將提供許多個不同的實施方式或實施例以實現本揭露之多個特徵。許多元件與設置將以特定實施例在以下說明，以簡化本揭露。當然這些實施例僅用以示例而不 應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，於各式各樣的實施例中，本揭露可能會重複標號以及/或標註字母。此重複是為了簡化並清楚說明，而非意圖表明這些討論的各種實施方式以及/或配置之間的關係。
更甚者，空間相對的詞彙，例如「下層的」、「低於」、「下方」、「之下」、「上層的」、「上方」等相關詞彙，於此用以簡單描述元件或特徵與另一元件或特徵的關係，如圖所示。在使用或操作時，除了圖中所繪示的轉向之外，這些空間相對的詞彙涵蓋裝置的不同的轉向。或者，這些裝置可旋轉(旋轉90度或其他角度)，且在此使用的空間相對的描述語可作對應的解讀。
根據各種示範性的實施方式，提供鰭式場效電晶體(Fin Field-Effect Transistor；FinFET)以及其形成方法。詳細說明形成鰭式場效電晶體的多個中間階段。也詳細說明形成鰭式場效電晶體的接點的多個中間階段。文中討論實施方式的多個變動。在各種視圖與詳細敘述的實施方式中，相似的標號用以標示相似的元件。
第1圖至第11C圖為根據部份範例性的實施方式之鰭式場效電晶體與各個接點的製造中的多個中間階段的多個剖面圖與立體視圖。第1圖繪示初始結構的立體視圖。初始結構包含晶圓100，晶圓100更包含基板20。基板20可以是半 導體基板，半導體基板可以是矽基板、矽鍺基板或由其他半導體材料形成的基板。基板20可以摻雜p型雜質或n型雜質。可形成隔離區22，以從基板20之上表面延伸至進入基板20，例如淺溝槽隔離(Shallow Trench Isolation；STI)區，其中基板20之上表面為晶圓100之主要表面100A。在鄰近的淺溝槽隔離區22之間的基板20之多個部份被稱為半導體長條24。半導體長條24之上表面與淺溝槽隔離區22之上表面可實質上互相齊平。
淺溝槽隔離區22可包含氧化矽，可藉由，例如高密度電漿(High-Density Plasma；HDP)化學氣相沉積(Chemical Vapor Deposition；CVD)而形成。淺溝槽隔離區22也可包含由可流動化學氣相沉積(Flowable Chemical Vapor Deposition；FCVD)、旋塗或其他相關方法而形成的氧化物。
參照第2圖，使淺溝槽隔離區22凹陷，以讓半導體長條24之上表面高於淺溝槽隔離區22之上表面，進而形成半導體鰭片24’。此蝕刻可以乾蝕刻過程進行，其中氟化氫與氨氣作為蝕刻氣體使用。於其他實施方式中，蝕刻氣體包含三氟化氮與氨氣。在蝕刻過程中，可能會產生電漿。或者，在蝕刻過程中，開啟電漿。於示範性的蝕刻過程中，蝕刻氣體的壓力為大約100毫托(mtorr)至大約200毫托。氟化氫的流動速率可以是大約每分鐘50標準立方公分(sccm)至大約每分鐘150標準立方公分。氨氣的流動速率可以是大約每分鐘50標準立方公分至大約每分鐘150標準立方公分。氬也可以包含在內，其 流動速率為大約每分鐘20標準立方公分至大約每分鐘100標準立方公分。於其他實施方式中，藉由濕蝕刻，而進行淺溝槽隔離區22的凹陷。舉例而言，蝕刻劑可包含稀釋的氟化氫。
參照第3圖，閘極堆疊29形成於半導體鰭片24’之上表面與側壁上。閘極堆疊29包含閘極介電質27與位於閘極介電質27上的閘極電極26。舉例而言，而閘極電極26可以由多晶矽形成，或者，也可以採用其他材料例如金屬矽化物、金屬氮化物或其他相關材料。閘極堆疊29也可包含硬式遮罩層(圖未示)，位於閘極電極26之上，其中，舉例而言，硬式遮罩層可包含氧化矽。閘極堆疊29可跨過單一個或多個半導體鰭片24’以及/或淺溝槽隔離區22。閘極堆疊29也可具有縱長方向，實質上與半導體鰭片24’之縱長方向垂直。於部份實施方式中，閘極堆疊29形成所得之鰭式場效電晶體之閘極堆疊。於其他實施方式中，閘極堆疊29為虛設閘極堆疊，且在後續的步驟中將會被取代閘極所取代。
接著，閘極間隔物28形成於閘極堆疊29之側壁上。於部份實施方式中，閘極間隔物28包含氮碳化矽、氮化矽或相關材料，且也可具有單層結構或多層結構。
然後，執行蝕刻步驟(之後被稱為源極/汲極凹陷)以蝕刻半導體鰭片24’未被閘極堆疊29與閘極間隔物28所覆蓋的多個部份，進而造成在第4A圖所展示的結構。此凹陷可以是各向異性的，且因此半導體鰭片24的多個部份直接位於閘極堆疊29與閘極間隔物28的下層，而受到保護，且未被蝕刻。凹陷之半導體長條24之上表面24A低於淺溝槽隔離區22之上 表面22A。據此，多個凹槽31在淺溝槽隔離區22之間形成。凹槽31位於閘極堆疊29的相對兩側上。
第4B圖繪示根據本揭露之另一些實施方式之結構，其中凹陷源極/汲極，直到凹槽31延伸至低於淺溝槽隔離區22之下表面的高度。當凹槽31達到淺溝槽隔離區22之下表面時，由於沒有防止橫向擴展的淺溝槽隔離區32之側壁，再繼續凹陷會導致凹槽31橫向地擴展。據此，凹槽31具有如第4B圖中的形貌。
接著，如第5圖中所展示，藉由在凹槽31內選擇性成長半導體材料，形成磊晶區30。於部份範例性的實施方式中，磊晶區30包含矽鍺或矽。根據所得的鰭式場效電晶體為p型鰭式場效電晶體或n型鰭式場效電晶體，在磊晶的過程中，可原位(In-Situ)摻雜p型或n型雜質。舉例而言，當所得的鰭式場效電晶體為p型鰭式場效電晶體時，可以成長硼摻雜矽鍺(SiGeB)。相反地，當所得的鰭式場效電晶體為n型鰭式場效電晶體時，可以成長磷化矽(SiP)。於另一些實施方式中，磊晶區30包含三五族化合物半導體，例如砷化鎵、磷化銦、氮化銦、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、砷化鋁、磷化鋁、磷化鎵、上述之組合或上述之多個層體。在將磊晶區30填入於凹槽31之後，磊晶區30的進一步磊晶成長導致磊晶區30橫向地擴展，且可以開始形成多個晶面。更甚者，由於磊晶區30的橫向成長，淺溝槽隔離區22的部份上表面22A位於磊晶區30之多個部份之下，且對齊於磊晶區30之多個部份。
在磊晶步驟之後，p型或n型雜質被植入磊晶區30中，以形成源極和汲極區，其中源極和汲極區以標記符號30表示。於另一些實施方式中，在磊晶的過程中，由於源極和汲極區是由p型或n型雜質的原位摻雜而形成，因此省略植入步驟。源極和汲極區30位於閘極堆疊29之相對兩側上，且可以位於淺溝槽隔離區22之表面22A之多個部份之上，並與淺溝槽隔離區22之表面22A之多個部份重疊。磊晶區30包含多個下部份30A與多個上部份30B，下部份30A形成於淺溝槽隔離區22中，上部份30B形成於淺溝槽隔離區22之上表面22A之上。下部份30A的側壁的形狀受到凹槽31(第4圖)的形狀塑造，而可具有(實質上)直行的邊緣，此邊緣為垂直於基板20之主要表面(如同下表面20B)之多個豎立之邊緣。舉例而言，下部份30A之側壁之傾角θ為大約80度至大約90度之間。
第6圖繪示在形成層間介電質36之後的結構之立體視圖。於部份實施方式中，在形成層間介電質36之前，緩衝氧化物層(圖未示)以及接觸蝕刻停止層(Contact Etch Stop Layer；CESL)形成於源極和汲極區30之上。於部份實施方式中，緩衝氧化物層包含氧化矽，且接觸蝕刻停止層可包含氮化矽、氮碳化矽或相關材料。舉例而言，可採用原子層沉積(Atomic Layer Deposition；ALD)而形成緩衝氧化物層與接觸蝕刻停止層。層間介電質36可包含可流動氧化物，舉例而言，可流動氧化物藉由可流動化學氣相沉積(Flowable Chemical Vapor Deposition；FCVD)而形成。層間介電質36也可包含磷矽酸玻璃(Phospho-Silicate Glass；PSG)、硼 矽酸玻璃(Boro-Silicate Glass；BSG)、硼磷矽玻璃(Boro-Doped Phospho-Silicate Glass；BPSG)、四乙基正矽酸鹽(Tetraethylorthosilicate；TEOS)氧化物或其相關材料。可以使用化學機械研磨(Chemical Mechanical Polishing；CMP)以使層間介電質36、閘極堆疊29與閘極間隔物28之上表面彼此齊平。
接著，需以高介電常數材料(High-K Material)與金屬閘極(Metal Gate)取代虛設閘極與虛設閘極，然後移除層間介電質36之部份36A，以形成接觸開口。第7圖展示其中一接觸開口38。第7圖至第10圖為從第6圖中的線A-A之豎立平面所得到的剖面圖。
如同第7圖所示，磊晶區30外露於接觸開口38。如果有緩衝層與接觸蝕刻停止層的話，為了曝露磊晶區30，會將緩衝層與接觸蝕刻停止層從接觸開口38上移除開來。接觸開口38位於層間介電質36中。根據部份實施方式，源極/汲極區30可包含互相分開的多個鏟狀(菱形)的磊晶區。磊晶區30具有晶面30C與晶面30D。晶面30C朝上且面對多個晶面，晶面30D朝下且面對多個晶面。晶面30C與晶面30D可位於磊晶區30的<111>平面上。
接著，參照第8圖，經由接觸開口38而外露的淺溝槽隔離區22，其藉由蝕刻步驟而凹陷。此蝕刻可以乾蝕刻過程進行。於部份實施方式中，蝕刻氣體包含氟化氫與氨氣。於另一些實施方式中，蝕刻氣體包含三氟化氮與氨氣。在蝕刻過程中，可產生電漿。或者，在蝕刻過程中，會產生電漿。在一 示範性蝕刻過程中，蝕刻氣體的壓力為大約100毫托(mtorr)至大約200毫托。氟化氫的流動速率可以是大約每分鐘50標準立方公分(sccm)至大約每分鐘150標準立方公分。氨氣的流動速率可以是大約每分鐘50標準立方公分至大約每分鐘150標準立方公分。氬也可以包含在內，其流動速率為大約每分鐘20標準立方公分至大約每分鐘100標準立方公分。
如同第8圖所示，在淺溝槽隔離區22之凹陷之後，淺溝槽隔離區22之凹陷的上表面22B低於高度41，在此高度，源極/汲極區30之部份30B分別連接下層的源極/汲極區30之部份30A。據此，露出磊晶半導體部份30A之側壁。作為在淺溝槽隔離區22之凹陷之結果，淺溝槽隔離區22包含上表面22A與低於上表面22A之上表面22B。
第9圖繪示形成源極/汲極矽化物區44於源極/汲極區30所露出的表面上。此源極/汲極矽化物區44的形成包含形成保形金屬層(圖未示)於開口38中，其中此保形層設置於源極/汲極區30之部份30A與部份30B所露出的表面上。金屬層可採用共形的沉積方法，例如原子層沉積法。金屬層可包含鈦、鎳、鈷或相關材料。執行退火。根據部份實施方式，舉例而言，採用升溫浸入式、尖峰式退火、閃光退火、雷射退火或相關方法執行退火，進而形成金屬矽化物區44。在本文中，詞彙「金屬矽化物」以及「金屬矽化物/鍺化物」為多個金屬矽化物、金屬鍺化物以及金屬矽鍺化物的通稱。然後，移除金屬層之未反應部份。
源極/汲極矽化物區44形成於部份30A之側壁之上，其中部份30A之側壁位於部份30A的相對兩側，且部份30A的相對側壁實質上上互相平行，且實質上上為豎立的。源極/汲極矽化物區44更形成於部份30B之表面上，部份30B橫向地擴展而超出各個下層之部份30A之邊緣。
第10圖繪示以導電材料填入開口38(第9圖)。在填入導電材料後，執行化學機械研磨以移除導電材料之多餘部份，且開口38內之剩餘的導電材料形成接觸栓塞42。於部份實施方式中，接觸栓塞42包含鎢。於其他實施方式中，接觸栓塞42包含其他金屬或金屬合金，例如鋁、銅、氮化鈦、氮化鉭或相關材料。舉例而言，可藉由使用原子層沉積，搭配包含鎢的導電材料，而進行開口38之填入。舉例而言，前驅物可包含六氟化鎢。接觸栓塞42從層間介電質36的上表面延伸以接觸淺溝槽隔離區22的上表面22B。
應了解，如同第10圖中，源極/汲極部份30B具有菱形形狀，由於形成過程與其後的退火過程，其也具有其他剖面形狀。舉例而言，源極/汲極部份30B之角，相較於圖中所繪，可更接近圓的。
第11A圖繪示取代閘極的形成中的立體視圖。如第6圖所示，首先，移除虛設閘極介電質27與虛設閘極電極。之後，可形成閘極介電層與閘極電極層以填入移除虛設閘極後留下的開口，接著，藉由化學機械研磨移除閘極介電層與閘極電極層之額外部份。剩餘的取代閘極包含閘極介電質50與閘極電極52。閘極介電質50可包含高介電常數材料，其具有大於 7.0的k值，舉例而言，閘極電極52可包含金屬或金屬合金。閘極介電質50、閘極電極52以及源極和汲極區30共同形成鰭式場效電晶體54。
第11B圖繪示鰭式場效電晶體54之剖面圖，其中沿第11A圖中線B-B之平面而得到此剖面圖。詳細說明淺溝槽隔離區22之上表面22A(也參照第4A圖)以及上表面22B(也參照第4A圖與第8圖)。也詳細說明鰭片24’的多個位置和矽化物區44。在第11B圖中清楚的展示到，矽化物區44與接觸栓塞42延伸低於半導體鰭片24’之底部。
第11C圖繪示鰭式場效電晶體54之剖面圖，其中沿第11A圖中線C-C之平面而得到此剖面圖。為了簡化起見，雖然剖面圖中有複數個鰭片24’，在此形成一鰭片24’。如同第11C圖所示，半導體鰭片24’位於淺溝槽隔離區22之上表面22A上方。閘極介電質50以及閘極電極52形成於半導體鰭片24’之上表面與側壁上。因此，淺溝槽隔離區22之凹陷之上表面22B低於半導體鰭片24’之底部。
再參照第10圖，從磊晶區30之上端至淺溝槽隔離區22之下端的垂直距離被定義為長度L1。從磊晶區30之下表面至淺溝槽隔離區22之下表面的垂直距離被定義為長度L2。從源極/汲極區30之上端至淺溝槽隔離區22之上表面22A的垂直距離被定義為長度L3。於部份示範性的實施方式中，長度L1可以在大約80奈米至大約200奈米的範圍之間。長度L3可以在大約20奈米至大約100奈米的範圍之間。然而，應了解到，全文記載的數值僅為實施例，且可以改變為不同數值。根 據部份實施方式，其中有個關係，長度L1>長度L3>長度L2。長度L3與長度L1的比值可以在大約20百分比至大約100百分比的範圍之間。觀察到，藉由增加長度L3，露出源極/汲極區30的部份30A之側壁，進而形成矽化物區44，使得接觸面積增加。由於增加的接觸面積，使得源極/汲極接觸電阻降低。
第12圖繪示根據另一些實施方式之磊晶區30、淺溝槽隔離區22、矽化物區44以及接觸栓塞42之多個剖面圖。這些實施方式與第11A、11B、11C圖之實施方式相似，除了磊晶區30延伸至低於淺溝槽隔離區22之下表面的高度。此形成過程包含第4B圖所示之步驟，其中在半導體長條24之凹陷中，凹槽31延伸低於淺溝槽隔離區22之下表面。此過程的其他部份實質上上與第1圖至第11C圖所示相同。於這些實施方式中，長度L3與長度L1的比值可以在大約20百分比至大約100百分比的範圍之間。於部份示範性的實施方式中，長度L1可以在大約80奈米至大約200奈米的範圍之間。長度L3可以在大約20奈米至大約100奈米的範圍之間。
第13圖繪示根據另一些實施方式之磊晶區30、淺溝槽隔離區22、矽化物區44以及接觸栓塞42之多個剖面圖。這些實施方式與第12圖之實施方式相似，除了在第7圖所示之步驟後，完全蝕刻淺溝槽隔離區22露出於開口38之多個部份。因此，在相鄰的源極/汲極區30之間不存在淺溝槽隔離區。矽化物區44會形成於基板20之上表面20A上。於這些實施方式中，長度L1等於長度L3。
本揭露之多個實施方式具有一些有益的特徵。藉由在磊晶步驟後，凹陷淺溝槽隔離區，以形成磊晶源極/汲極區，而使源極/汲極區之下部份之側壁外露。如此一來，增加源極/汲極接觸面積，且降低源極/汲極接觸阻抗。
根據本揭露之部份實施方式，積體電路結構包含半導體基板、延伸入半導體基板的多個隔離區、半導體鰭片、閘極堆疊以及源極/汲極區，其中隔離區包含多個第一上表面與低於第一上表面的多個第二上表面，半導體鰭片位於隔離區之第一上表面之上，閘極堆疊位於半導體鰭片之上表面與多個側壁之上，源極/汲極區位於閘極堆疊之一側面上。源極/汲極區包含第一部份與第二部份，第一部份具有實質上互相平行的多個相對側壁，其中第一部份低於隔離區之第一上表面但高於第二上表面，第二部份位於第一部份上，第二部份比第一部份寬。
根據本揭露之另一些實施方式，積體電路結構包含半導體基板、延伸入半導體基板的多個隔離區、第一半導體鰭片與一第二半導體鰭片，其中隔離區包含第一上表面，第一半導體鰭片與第二半導體鰭片互相平行且由隔離區之第一部份分隔開來。隔離區之第一部份具有第一上表面。積體電路結構更包含第一源極/汲極區與一第二源極/汲極區，分別連接第一半導體鰭片與第二半導體鰭片。隔離區之第二部份位於第一源極/汲極區與第二源極/汲極區之間。隔離區之第二部份具有第二上表面，第二上表面低於第一上表面。
根據本揭露之再一些實施方式，一種方法包含形成半導體鰭片，其中半導體鰭片位於多個隔離區之多個上表面上，使隔離區位於半導體鰭片之相對兩側上，形成閘極堆疊於半導體鰭片之中間部份之上表面與多個側壁上，蝕刻半導體鰭片之末端部份以形成凹槽，其中凹槽延伸至隔離區之相對部份之間，且磊晶以成長磊晶半導體區域。磊晶半導體區域包含第一部份與第二部份，第一部份位於凹槽，且第二部份位於隔離區之上表面上。在磊晶之後，蝕刻隔離區。在蝕刻隔離區之後，形成接觸栓塞，接觸栓塞電性連接至磊晶半導體區域。
以上概述多個實施方式之特徵，該技術領域具有通常知識者可較佳地了解本揭露之多個態樣。該技術領域具有通常知識者應了解，可將本揭露作為設計或修飾其他程序或結構的基礎，以實行實施方式中提到的相同的目的以及/或達到相同的好處。該技術領域具有通常知識者也應了解，這些相等的結構並未超出本揭露之精神與範圍，且可以進行各種改變、替換、轉化，在此，本揭露精神與範圍涵蓋這些改變、替換、轉化。
100‧‧‧晶圓
20‧‧‧基板
22‧‧‧隔離區
24‧‧‧半導體長條
28‧‧‧閘極間隔物
30‧‧‧源極和汲極區
36‧‧‧層間介電質
42‧‧‧接觸栓塞
44‧‧‧源極/汲極矽化物區
50‧‧‧閘極介電質
52‧‧‧閘極電極
54‧‧‧鰭式場效電晶體
B-B‧‧‧線
C-C‧‧‧線

Claims (20)

  1. 一種積體電路結構，包含：一半導體基板；複數個隔離區，延伸入該半導體基板，其中該些隔離區包含複數個第一上表面與低於該些第一上表面的複數個第二上表面；一半導體鰭片，位於該些隔離區之該些第一上表面之上；一閘極堆疊，位於該半導體鰭片之一上表面與複數個側壁上；以及一源極/汲極區，位於該閘極堆疊之一側，其中該源極/汲極區包含：一第一部份，具有實質上互相平行的複數個相對側壁，其中該第一部份低於該些第一上表面但高於該些隔離區之該些第二上表面；以及一第二部份，位於該第一部份之上，其中該第二部份比第一部份寬。
  2. 如請求項1所述之積體電路結構，更包含一矽化物區，該矽化物區包含：複數個第一部份，位於該源極/汲極區之該第一部份之該些相對側壁上；以及一第二部份，位於該源極/汲極區之該第二部份之表面上。
  3. 如請求項2所述之積體電路結構，其中該矽化物區之該些第一部份之一底端與該些隔離區之該些第二上表面接觸。
  4. 如請求項2所述之積體電路結構，更包含一接觸栓塞，與該矽化物區接觸，其中該接觸栓塞延伸低於一高度，該源極/汲極區之該第一部份在該高度連接該源極/汲極區之該第二部份。
  5. 如請求項1所述之積體電路結構，其中該源極/汲極區為一磊晶半導體區域之一部份，其中該半導體基板由一第一半導體材料所形成，且其中該磊晶半導體區域由一第二半導體材料所形成，該第二半導體材料異於該第一半導體材料。
  6. 如請求項5所述之積體電路結構，其中該磊晶半導體區域與該半導體基板之間的一介面低於該些隔離區之複數個下表面。
  7. 如請求項1所述之積體電路結構，更包含一源極/汲極矽化物區，其中該源極/汲極矽化物區包含一部份，該部份具有一下表面，該下表面齊平於該些隔離區之一下表面。
  8. 一種積體電路結構，包含： 一半導體基板；複數個隔離區，延伸入該半導體基板，其中該些隔離區包含一第一上表面；一第一半導體鰭片與一第二半導體鰭片，該第一半導體鰭片與該第二半導體鰭片互相平行且由該些隔離區之一第一部份分隔開來，其中該些隔離區之該第一部份具有一第一上表面；以及一第一源極/汲極區與一第二源極/汲極區，分別連接該第一半導體鰭片與該第二半導體鰭片，其中該些隔離區之一第二部份位於該第一源極/汲極區與該第二源極/汲極區之間，且其中該些隔離區之該第二部份具有一第二上表面，該第二上表面低於該第一上表面。
  9. 如請求項8所述之積體電路結構，更包含：一閘極堆疊，位於該第一半導體鰭片與該第二半導體鰭片之複數個上表面與複數個側壁上，其中該閘極堆疊包含一下表面，該下表面與該些隔離區之該第一部份之該第一上表面接觸。
  10. 如請求項8所述之積體電路結構，更包含：一源極/汲極矽化物區，位於該第一源極/汲極區與該第二源極/汲極區之表面上，其中該源極/汲極矽化物區之底端與該些隔離區之該第二部份之該第二上表面接觸。
  11. 如請求項8所述之積體電路結構，更包含： 一層間介電質(Inter-Layer Dielectric；ILD)，位於該第一源極/汲極區與該第二源極/汲極區之上；以及一接觸栓塞，從該層間介電質之上表面延伸至該些隔離區之該第二部份之該第二上表面。
  12. 如請求項8所述之積體電路結構，其中該第一源極/汲極區包含：一第一部份，具有實質上垂直的側壁，其中該第一部份位於該些隔離區之該第二部份之該第二上表面上；以及一第二部份，比該第一部份更寬，其中該第二部份位於該隔離區之該第一部份之該第一上表面上。
  13. 如請求項12所述之積體電路結構，其中該第一源極/汲極區之該第二部份包含複數個晶面。
  14. 如請求項12所述之積體電路結構，其中該第一源極/汲極區包含複數個相對側壁，該些相對側壁互相實質上平行。
  15. 一種方法，包含：形成一半導體鰭片，其中該半導體鰭片位於複數個隔離區之複數個上表面上，使該些隔離區位於該半導體鰭片之相對兩側上；形成一閘極堆疊於該半導體鰭片之一中間部份之一上表面與複數個側壁上； 蝕刻該半導體鰭片之一末端部份以形成一凹槽，其中該凹槽延伸至該些隔離區之相對部份之間；磊晶以成長一磊晶半導體區域，其中該磊晶半導體區域包含一第一部份與一第二部份，該第一部份位於該凹槽，且該第二部份位於該些隔離區之該些上表面上；在磊晶之後，蝕刻該些隔離區；以及在蝕刻該些隔離區之後，形成一接觸栓塞，該接觸栓塞電性連接至該磊晶半導體區域。
  16. 如請求項15所述之方法，其中該磊晶半導體區域之該第一部份包含實質上互相平行的複數個相對側壁，且其中在蝕刻該些隔離區之後，露出該些相對側壁。
  17. 如請求項15所述之方法，更包含在形成該接觸栓塞之前，形成一矽化物區於該磊晶半導體區域之該第一部份與該第二部份之複數個側壁上。
  18. 如請求項15所述之方法，其中該凹槽延伸至一高度，該高度低於該些隔離區之複數個下表面。
  19. 如請求項18所述之方法，其中在蝕刻隔離區之後，與該磊晶半導體區域接觸的該些隔離區之一部份，完全從該些隔離區之該部份之一上表面至一下表面移除。
  20. 如請求項15所述之方法，更包含： 在磊晶之後，形成一層間介電質(Inter-Layer Dielectric；ILD)於在該磊晶半導體區域上；以及蝕刻該層間介電質以形成一接觸開口，其中該半導體鰭片之該末端部份經由該接觸開口而外露，且其中該蝕刻該隔離區是透過該接觸開口而進行。
TW103145761A 2014-03-28 2014-12-26 積體電路結構及其製作方法 TWI532152B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/229,218 US9653461B2 (en) 2014-03-28 2014-03-28 FinFETs with low source/drain contact resistance

Publications (2)

Publication Number Publication Date
TW201537728A true TW201537728A (zh) 2015-10-01
TWI532152B TWI532152B (zh) 2016-05-01

Family

ID=54167461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145761A TWI532152B (zh) 2014-03-28 2014-12-26 積體電路結構及其製作方法

Country Status (3)

Country Link
US (6) US9653461B2 (zh)
CN (1) CN104952924B (zh)
TW (1) TWI532152B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820678B (zh) * 2021-11-12 2023-11-01 台灣積體電路製造股份有限公司 半導體結構與其製作方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293462B2 (en) * 2014-01-29 2016-03-22 GlobalFoundries, Inc. Integrated circuits with dual silicide contacts and methods for fabricating same
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
US9543167B2 (en) * 2014-07-15 2017-01-10 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
US9595524B2 (en) 2014-07-15 2017-03-14 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
US10559690B2 (en) * 2014-09-18 2020-02-11 International Business Machines Corporation Embedded source/drain structure for tall FinFET and method of formation
US9299835B1 (en) * 2014-12-04 2016-03-29 International Business Machines Corporation Vertical field effect transistors
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102365305B1 (ko) * 2015-03-27 2022-02-22 삼성전자주식회사 반도체 소자
KR20160118523A (ko) * 2015-04-02 2016-10-12 삼성전자주식회사 반도체 장치
KR102326316B1 (ko) * 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
KR102310081B1 (ko) * 2015-06-08 2021-10-12 삼성전자주식회사 반도체 장치의 제조 방법
US9680020B2 (en) 2015-07-09 2017-06-13 Globalfoundries Inc. Increased contact area for FinFETs
KR102467848B1 (ko) * 2015-10-12 2022-11-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
WO2017091327A1 (en) * 2015-11-25 2017-06-01 Applied Materials, Inc. Method for modifying epitaxial growth shape
TWI707403B (zh) * 2016-01-06 2020-10-11 聯華電子股份有限公司 半導體元件及其製作方法
US10811262B2 (en) * 2016-01-14 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a uniform and thin silicide layer on an epitaxial source/ drain structure and manufacturing method thereof
US10354930B2 (en) 2016-04-21 2019-07-16 International Business Machines Corporation S/D contact resistance measurement on FinFETs
US10211205B2 (en) 2016-04-27 2019-02-19 International Business Machines Corporation Field effect transistor structure for reducing contact resistance
US10002962B2 (en) * 2016-04-27 2018-06-19 International Business Machines Corporation Vertical FET structure
US9685439B1 (en) * 2016-05-02 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11088033B2 (en) * 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
US9917060B1 (en) 2016-10-21 2018-03-13 International Business Machines Corporation Forming a contact for a semiconductor device
CN108022842B (zh) * 2016-11-03 2023-02-28 联华电子股份有限公司 半导体元件及其制作方法
US10943834B2 (en) * 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10084094B1 (en) * 2017-03-17 2018-09-25 International Business Machines Corporation Wrapped source/drain contacts with enhanced area
KR102365109B1 (ko) * 2017-08-22 2022-02-18 삼성전자주식회사 집적회로 장치
DE102017125352B4 (de) * 2017-08-30 2020-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Bildung von FinFETs
CN109599337A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10930753B2 (en) * 2017-11-30 2021-02-23 Intel Corporation Trench isolation for advanced integrated circuit structure fabrication
CN109994418A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10553492B2 (en) 2018-04-30 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Selective NFET/PFET recess of source/drain regions
US10483396B1 (en) * 2018-06-11 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interfacial layer between fin and source/drain region
US10586872B2 (en) * 2018-07-03 2020-03-10 International Business Machines Corporation Formation of wrap-around-contact to reduce contact resistivity
DE102019121750B4 (de) 2018-08-31 2023-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metallgatestrukturschneidverfahren und damit hergestellte halbleitervorrichtung
US10930564B2 (en) 2018-08-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
US10872818B2 (en) * 2018-10-26 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Buried power rail and method forming same
US10957604B2 (en) * 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US11374101B2 (en) * 2019-02-28 2022-06-28 Tokyo Electron Limited Dual metal wrap-around contacts for semiconductor devices
US11049774B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid source drain regions formed based on same Fin and methods forming same
US20220051905A1 (en) * 2020-08-12 2022-02-17 Tokyo Electron Limited Formation of low-temperature and high-temperature in-situ doped source and drain epitaxy using selective heating for wrap-around contact and vertically stacked device architectures
US11798943B2 (en) * 2021-02-18 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor source/drain contacts and methods of forming the same
US12432960B2 (en) 2021-12-07 2025-09-30 International Business Machines Corporation Wraparound contact with reduced distance to channel
US12310072B2 (en) 2021-12-10 2025-05-20 International Business Machines Corporation Middle of line structure with stacked devices
CN116344536A (zh) * 2021-12-23 2023-06-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230317788A1 (en) * 2022-03-31 2023-10-05 Intel Corporation Integrated circuit structures with full-wrap contact structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583469B1 (en) * 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
KR100739653B1 (ko) * 2006-05-13 2007-07-13 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법
US9245805B2 (en) * 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8653608B2 (en) * 2009-10-27 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with reduced current crowding
US8941153B2 (en) * 2009-11-20 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin heights
US8373238B2 (en) * 2009-12-03 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with multiple Fin heights
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
US8841701B2 (en) * 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
KR20180070718A (ko) * 2011-12-30 2018-06-26 인텔 코포레이션 집적 회로 구조물 및 집적 회로 구조물의 제조 방법
US9147765B2 (en) * 2012-01-19 2015-09-29 Globalfoundries Inc. FinFET semiconductor devices with improved source/drain resistance and methods of making same
US9466696B2 (en) * 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
KR101876793B1 (ko) * 2012-02-27 2018-07-11 삼성전자주식회사 전계효과 트랜지스터 및 그 제조 방법
US9129827B2 (en) * 2012-04-13 2015-09-08 Intel Corporation Conversion of strain-inducing buffer to electrical insulator
US10535735B2 (en) * 2012-06-29 2020-01-14 Intel Corporation Contact resistance reduced P-MOS transistors employing Ge-rich contact layer
US9105490B2 (en) * 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8633516B1 (en) 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US9214556B2 (en) * 2013-08-09 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned dual-metal silicide and germanide formation
US9153694B2 (en) * 2013-09-04 2015-10-06 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
US8878300B1 (en) * 2013-09-18 2014-11-04 Stmicroelectronics, Inc. Semiconductor device including outwardly extending source and drain silicide contact regions and related methods
US9202918B2 (en) * 2013-09-18 2015-12-01 Globalfoundries Inc. Methods of forming stressed layers on FinFET semiconductor devices and the resulting devices
US10164107B2 (en) * 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion
US9293462B2 (en) * 2014-01-29 2016-03-22 GlobalFoundries, Inc. Integrated circuits with dual silicide contacts and methods for fabricating same
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820678B (zh) * 2021-11-12 2023-11-01 台灣積體電路製造股份有限公司 半導體結構與其製作方法

Also Published As

Publication number Publication date
US20150279840A1 (en) 2015-10-01
US20200328291A1 (en) 2020-10-15
US10164064B2 (en) 2018-12-25
US20170250266A1 (en) 2017-08-31
CN104952924B (zh) 2018-09-25
US20210167192A1 (en) 2021-06-03
US20190148525A1 (en) 2019-05-16
US10714597B2 (en) 2020-07-14
CN104952924A (zh) 2015-09-30
US11271095B2 (en) 2022-03-08
TWI532152B (zh) 2016-05-01
US9653461B2 (en) 2017-05-16
US20230282733A1 (en) 2023-09-07
US11695061B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
TWI532152B (zh) 積體電路結構及其製作方法
US11114550B2 (en) Recessing STI to increase FIN height in FIN-first process
CN104979396B (zh) 具有全环式接触件的FinFET
TWI677019B (zh) 半導體裝置及其製造方法
CN107316904B (zh) FinFET及其形成方法
TWI593101B (zh) 半導體結構與其製造方法
CN107689396B (zh) 晶体管及其形成方法
CN110010470B (zh) 半导体器件及其形成方法
KR102058219B1 (ko) FinFET 구조체 및 이를 형성하는 방법
KR102396111B1 (ko) 반도체 소자 및 그 제조 방법
TWI698997B (zh) 半導體裝置及其製造方法
KR102030724B1 (ko) 반도체 디바이스 및 방법
CN108231588A (zh) 晶体管及其形成方法
CN107039507A (zh) 半导体器件
US11309423B2 (en) Fin field effect transistor (finFET) device structure and method for forming the same
US20230114191A1 (en) Forming Seams with Desirable Dimensions in Isolation Regions
TWI843957B (zh) 半導體結構及其形成的方法
CN110310986B (zh) 集成电路器件和制造其的方法
TW202119546A (zh) 半導體裝置的形成方法
TW202335062A (zh) 金屬閘極鰭片電極結構及其形成方法
TW202301678A (zh) 半導體裝置及其形成方法
TW202201629A (zh) 半導體元件及形成半導體元件之方法
TW202145566A (zh) 電晶體及其形成方法