[go: up one dir, main page]

TWI701724B - 半導體裝置與其製作方法 - Google Patents

半導體裝置與其製作方法 Download PDF

Info

Publication number
TWI701724B
TWI701724B TW107120770A TW107120770A TWI701724B TW I701724 B TWI701724 B TW I701724B TW 107120770 A TW107120770 A TW 107120770A TW 107120770 A TW107120770 A TW 107120770A TW I701724 B TWI701724 B TW I701724B
Authority
TW
Taiwan
Prior art keywords
gate
dielectric layer
substrate
transistor
trench
Prior art date
Application number
TW107120770A
Other languages
English (en)
Other versions
TW201905986A (zh
Inventor
鄭安皓
郭舫廷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201905986A publication Critical patent/TW201905986A/zh
Application granted granted Critical
Publication of TWI701724B publication Critical patent/TWI701724B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H10P14/416—
    • H10P50/00—
    • H10P52/00—
    • H10P95/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

方法與結構提供的高電壓電晶體包括閘極介電層，且閘極介電層的至少一部份位於基板中的溝槽內。在一些實施例中，藉由溝槽深度可控制閘極氧化物厚度。由於本發明實施例的高電壓電晶體其閘極介電層形成於溝槽中，形成於相同基板上的高電壓電晶體的閘極堆疊上表面與低電壓電晶體的閘極堆疊上表面可實質上彼此共平面，並提供厚閘極氧化物以用於高電壓電晶體。此外，由於高電壓電晶體的閘極堆疊上表面與低電壓電晶體的閘極堆疊上表面實質上彼此共平面，因此可避免過研磨高電壓電晶體的閘極堆疊。

Description

半導體裝置與其製作方法
本發明實施例關於半導體裝置，更特別關於使高電壓電晶體與低電壓電晶體的閘極堆疊上表面實質上共平面的方法。
電子產業對更小與更快的電子裝置的需求持續增加，且這些電子裝置可同時支援更大量的複雜功能。綜上所述，半導體產業中持續的趨勢為製作成本更低、效能更高、且耗能更低的積體電路。藉由縮小半導體積體電路尺寸(如最小結構尺寸)可達大部份的上述目標，並改善生產效率及降低相關成本。然而尺寸縮小通常會增加半導體製程的複雜度。如此一來，為實現半導體積體電路與裝置中的進展，亟需在半導體製程與技術中具有類似進展。
對縮小的裝置尺寸而言，在製作裝置時所需的基板平坦化變得越來越困難。化學機械研磨的製程可移除基板材料，在半導體產業中可平坦化基板表面，以符合基板平坦化的需求。然而對含有多種半導體裝置的一些半導體基板的多種狀況而言，單獨採用化學機械研磨製程可能不適當(事實上有害)。舉例來說，一些例子中的半導體基板可能包含高電壓電晶體與低電壓電晶體。在一些例子中，高電壓電晶體可形成於 基板的高電壓區中，而低電壓電晶體可形成於相同基板的低電壓區中。在至少一些例子中，高電壓電晶體的閘極介電層實質上比低電壓電晶體的閘極介電層厚。如此一來，高電壓電晶體與低電壓電晶體的閘極堆疊上表面彼此之間可能非共平面。如此一來，一些例子中向下研磨至較低的低電壓電晶體的閘極堆疊其上表面之金屬閘極的化學機械研磨製程，可能會同時過研磨高電壓電晶體的閘極堆疊，因此損傷高電壓電晶體的閘極堆疊。
如此一來，現有製程無法滿足所有方面。
本發明一實施例提供之半導體裝置的製作方法，包括：形成閘極介電溝槽於基板中；沉積第一介電層於閘極介電溝槽中，其中第一介電層的上表面與基板的上表面共平面；形成第二介電層於第一介電層上；以及形成金屬閘極於第二介電層上。
本發明一實施例提供之半導體裝置的製作方法，包括：形成第一電晶體於基板的第一區中，其中第一電晶體包括第一閘極堆疊，且第一閘極堆疊具有第一高度；以及形成第二電晶體於基板的第二區中，其中第二電晶體包括第二閘極堆疊，第二閘極堆疊具有第二高度，且第二高度小於第一高度，其中第一閘極堆疊的上表面與第二閘極堆疊的上表面實質上共平面。
本發明一實施例提供之半導體裝置，包括：基板，包括閘極介電溝槽；第一介電層，位於閘極介電溝槽中，其中 第一介電層的上表面與基板的上表面共平面；第二介電層，位於第一介電層上；以及金屬閘極，位於第二介電層上，其中第一介電層與第二介電層作為半導體裝置的閘極氧化物。
D:距離差
D1、D2:深度
H1、H2、H3:厚度
L:通道長度
W:通道寬度
W1、W2:寬度
100:電晶體
102、202、402、602:基板
104、212、214、416、418、420、1208:閘極堆疊
106、216、230、422、438、452:閘極介電層
108:閘極
110、222、236、428、444、458、1204:源極區
112、224、238、430、446、460、1206:汲極區
114:通道區
204、404:高電壓電晶體
206、406、408:低電壓電晶體
208、410:高電壓區
210:低電壓區
218、232、424、440、454:金屬閘極
220、234、426、442、456、1202:側壁間隔物
226、240、432、448、462、802:第一介電層
228、242、434、450、464、902:第二介電層
244、246:閘極堆疊上表面
302、470:化學機械研磨製程
304:損傷
412:第一低電壓區
414:第二低電壓區
436、904:第三介電層
466:虛線
500:方法
502、504、506、508、510、512、514:步驟
600:半導體裝置
604:主動區
702:閘極介電溝槽
902A:圖案化第二介電層
904A:圖案化第三介電層
1002:多晶矽層
1002A:圖案化多晶矽層
1102:圖案化閘極堆疊
1210:金屬閘極層
第1圖係本發明一或多個實施例裝，電晶體裝置的透視圖。
第2圖係包含高電壓電晶體與低電壓電晶體的半導體基板其剖視圖。
第3圖係對第2圖中含有高電壓電晶體與低電壓電晶體的半導體基板，進行化學機械研磨製程的圖式。
第4圖係一些實施例中，含有高電壓電晶體與低電壓電晶體的半導體基板其剖視圖，其中半導體基板具有實質上共平面的上表面。
第5圖係一些實施例中，含有高電壓電晶體的半導體裝置其製作方法。
第6、7、8、9、10、11、與12圖係依據第5圖的方法中一或多個步驟製作例的示性裝置其剖視圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一結構於第二結構上的敘述包含兩者直接接觸，或兩者之間隔有其他額外結構而非直接接觸。此外，本發明實施例之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間 具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
值得注意的是，本發明實施例可用於任何種類的半導體裝置。舉例來說，本發明實施例可用於平面的基體金氧半場效電晶體、應變的半導體裝置、絕緣層上半導體裝置、部份空乏的絕緣層上半導體裝置、完全空乏的絕緣層上半導體裝置、或本技術領域已知的其他裝置。此外，此處所述的實施例可用於形成p型及/或n型裝置。本技術領域中具有通常知識應理解本發明實施例有利於完成半導體裝置的其他實施例。
如第1圖所示的例子，金氧半的電晶體100僅為裝置種類的一例，其可包含本發明的實施例。應理解的是，例示性的電晶體100並不侷限於任何方式，且本技術領域中具有通常知識者應理解本發明實施例亦可實施於任何其他裝置種類，如前所述。在基板102上製作電晶體100，其包含閘極堆疊104。基板102可為半導體基板如矽基板。基板102可包含多種層狀物，包含形成於基板102上的導電層或絕緣層。基板102可包含本技術領域已知的多種摻雜設置，端視設計需求而定。基板102亦可包含其他半導體如鍺、碳化矽、矽鍺、或鑽石。在其他實施例中，基板102可包含半導體化合物及/或半導體合 金。此外，一些實施例中的基板102可包含磊晶層、可具有應變以增進效能、可包含絕緣層上矽結構、及/或可具有其他合適的增進結構。
閘極堆疊104包含閘極介電層106，以及閘極介電層106上的閘極108。在一些實施例中，閘極介電層106可包含界面層如氧化矽層或氮氧化矽層，且界面層的形成方法可為化學氧化、熱氧化、原子層沉積、化學氣相沉積、及/或其他合適方法。在一些例子中，閘極介電層106包含高介電常數的介電層如氧化鉿。在其他實施例中，高介電常數的介電層可包含其他高介電常數的介電層，比如氧化鈦、氧化鉿鋯、氧化鉭、氧化鉿矽、氧化鋯、氧化鋯矽、氧化鑭、氧化鋁、氧化鈦、氧化釔、氧化鍶鈦、氧化鋇鈦、氧化鋇鋯、氧化鉿鋯、氧化鉿鑭、氧化鑭矽、氧化鋁矽、氧化鉿鉭、氧化鉿鈦、氧化鋇鍶鈦、氮化矽、氮氧化矽、上述之組合、或其他合適材料。此處所用與所述的高介電常數的閘極介電層，其包含的介電材料具有高介電常數，比如大於熱氧化矽的介電常數(~3.9)。在其他實施例中，閘極介電層106可包含氧化矽或其他合適的介電材料。閘極介電層106的形成方法可為原子層沉積、物理氣相沉積、化學氣相沉積、氧化、及/或其他合適方法。在一些實施例中，閘極108的沉積步驟可為閘極優先製程或閘極後製(如置換閘極)製程的一部份。在多種實施例中，閘極108包含導電層如鎢、鈦、氮化鈦、鈦鋁、氮化鈦鋁、鉭、氮化鉭、氮化鎢、錸、銥、釕、鉬、鋁、銅、鈷、鈷矽化物、鎳、鎳矽化物、上述之組合、及/或其他合適組成。在一些例子中，閘極108可包含用 於n型電晶體的第一金屬材料，以及用於p型電晶體的第二金屬材料。如此一來，電晶體100可包含雙重功函數金屬閘極設置。舉例來說，第一金屬材料(比如用於n型裝置)包含的金屬，其功函數實質上與基板導帶的功函數一致，或至少與電晶體100的通道區114其導帶的功函數實質上一致。同樣地，第二金屬材料(比如用於p型裝置)包含的金屬，其功函數實質上與基板價帶的功函數一致，或至少與電晶體100的通道區114其價帶的功函數實質上一致。如此一來，閘極108可提供用於電晶體100的閘極，且電晶體100包含n型與p型裝置。在一些實施例中，閘極108可改為或額外包含多晶矽層。在多種例子中，閘極108的形成方法可採用物理氣相沉積、化學氣相沉積、電子束蒸鍍、及/或其他合適方法。在一些實施例中，側壁間隔物形成於閘極堆疊104的側壁上。這些側壁間隔物可包含介電材料如氧化矽、氮化矽、碳化矽、氮氧化矽、或上述之組合。
電晶體100亦包含源極區110與汲極區112各自形成於半導體的基板102中，與閘極堆疊104相鄰並位於閘極堆疊104的兩側上。在一些實施例中，源極區110與汲極區112包含擴散的源極/汲極區、離子佈植的源極/汲極區、磊晶成長區、或上述之組合。電晶體100的通道區114定義於源極區110與汲極區112之間及閘極介電層106下的區域中，並位於半導體的基板102中。通道區114具有對應的通道長度L與對應的通道寬度W。當大於電晶體100的臨界電壓(如開啟電壓)之偏壓施加至閘極108時，且在源極區110與汲極區112之間同時施加偏壓，即可產生電流(如電晶體驅動電流)穿過源極區110與汲極區112之 間的通道區114。給定偏壓(如施加至閘極108或施加至源極區110與汲極區112之間的偏壓)所產生的驅動電流，為用於形成通道區114之材料的遷移率的函數。在一些例子中，通道區114包含矽及/或高遷移率材料如鍺(其形成方法可為磊晶成長)，如同本技術領域已知的多種半導體化合物或半導體合金中任一者。高遷移率材料的電子及/或電洞遷移率大於矽，其室溫下(300K)的本質電子遷移率為約1350cm2/V-s，而電洞遷移率為約480cm2/V-s。
在一些實施例中，可適當地調整電晶體100的多種參數如層狀物厚度、材料種類、摻雜設置、與類似參數，端視欲製作的特定裝置種類而定。此外，一些半導體基板可包含多種半導體裝置種類。如此一來，一些例子中的半導體基板所包含的多種裝置種類可具有多種層狀物厚度、材料種類、摻雜設置、或類似參數。如第2圖所示的例子之一，半導體的基板202可包含高電壓電晶體如高電壓電晶體204，以及低電壓電晶體如低電壓電晶體206。在一些例子中，高電壓電晶體204可形成於基板202的高電壓區208中，而低電壓區206可形成於相同的基板202的低電壓區210中。在本發明實施例中，低電壓區210亦可稱作邏輯區，而低電壓電晶體可稱作邏輯電晶體。此外，一些例子中的低電壓電晶體可包含核心電晶體、靜態隨機存取記憶電晶體、輸入/輸出電晶體、或由實質上的額定電壓操作的其他裝置。如此一來，一些例子中的高電壓電晶體可包含操作電壓高於低電壓電晶體的電晶體或其他裝置。與高電壓電晶體與低電壓電晶體相關的額外參數將進一步詳述如下。
在多種例子中，高電壓電晶體204與低電壓電晶體206的實施例可與上述的電晶體100類似。舉例來說，高電壓電晶體204可包含閘極堆疊212(具有閘極介電層216與金屬閘極218)、側壁間隔物220、源極區222、與汲極區224。在一些例子中，閘極介電層216可包含第一介電層226與第二介電層228。在一些例子中，第一介電層226可包含氧化矽層或氮氧化矽層，而第二介電層228可包含高介電常數介電層，如上所述。同樣地，低電壓電晶體206可包含閘極堆疊214(具有閘極介電層230與金屬閘極232)、側壁間隔物234、源極區236、與汲極區238。在一些例子中，閘極介電層230可包含第一介電層240與第二介電層242。在一些例子中，第一介電層240可包含氧化矽層或氮氧化矽層，而第二介電層242可包含高介電常數介電層，如上所述。如第2圖所示的多種例子中，高電壓電晶體204的閘極介電層216，比低電壓電晶體206的閘極介電層230厚。如此一來，高電壓電晶體的閘極堆疊212比低電壓電晶體的閘極堆疊214高(兩者之間具有距離差D)，而高電壓電晶體204的閘極堆疊上表面244以及低電壓電晶體206的閘極堆疊上表面246彼此之間非共平面。
在移除基板材料並因此平坦化基板上表面的化學機械研磨製程中，高電壓電晶體的閘極堆疊212與低電壓電晶體的閘極堆疊214之間的厚度差異可能或造成部份困擾。考慮第3圖的例子，其進行化學機械研磨製程302，向下研磨至較低的低電壓電晶體的閘極堆疊214其閘極堆疊上表面246。在一些例子中，例示性的化學機械研磨製程可包含用於低電壓電晶體 的閘極堆疊214之金屬閘極的化學機械研磨製程。在多種例子中，向下研磨至較低的低電壓電晶體214的閘極堆疊上表面，將同時過度研磨較高的高電壓電晶體的閘極堆疊212，因此對高電壓電晶體212的閘極堆疊212其金屬閘極218與閘極介電層216(包含高介電常數介電層)的一或兩者造成損傷304。在一些例子中，金屬閘極218與閘極介電層216的損傷量，可取決於高電壓電晶體的閘極堆疊212與低電壓電晶體的閘極堆疊214之間的距離差D。在一些例子中，即使嘗試最小化或限制化學機械研磨造成的損傷(比如對金屬閘極218的過研磨)，金屬閘極218仍因下方的厚閘極介電層216而具有厚度不足的問題。此外，因過研磨而薄化的金屬閘極218將難以調整功函數。如此一來，需要在提供厚的閘極氧化物以用於高電壓電晶體時仍能製作適當厚度的金屬閘極，並避免過研磨高電壓電晶體的閘極堆疊。
與習知技術相較，本發明實施例提供多種優點。不過應理解其他實施例可提供不同優點，此處不必說明所有優點，且所有實施例不需具有特定優點。舉例來說，此處所述的實施例包含閘極介電層的結構與其提供方法，其中閘極介電層的至少部份位於基板中的溝槽內。在一些實施例中，可由溝槽深度控制閘極氧化物厚度(如高電壓電晶體的閘極氧化物)。由於高電壓電晶體的閘極介電層形成於溝槽中，本發明實施例之高電壓電晶體(如高電壓電晶體204)的閘極堆疊上表面，與低電壓電晶體(如低電壓電晶體206)的閘極堆疊上表面可實質上彼此共平面，以提供用於高電壓電晶體的厚閘極氧化物。此外， 由於高電壓電晶體的閘極堆疊上表面與低電壓電晶體的閘極堆疊上表面實質上彼此共平面，因此可避免過研磨高電壓電晶體的閘極堆疊。在一些實施例中，高電壓區中的高電壓電晶體的閘極堆疊厚度可介於約400Å至750Å之間，而低電壓區中的低電壓電晶體的閘極堆疊厚度可介於約250Å至500Å之間。在一些實施例中，高電壓電晶體(如高電壓電晶體204)的閘極堆疊上表面與低電壓電晶體(如低電壓電晶體206)的閘極堆疊上表面為共平面，且彼此之間的差異小於100Å。在一些例子中，對高電壓區中的高電壓電晶體而言，金屬閘極的厚度與閘極堆疊的厚度之間的比例介於約50%至80%之間。在一些實施例中，對低電壓區中的低電壓電晶體而言，金屬閘極的厚度與閘極堆疊的厚度之間的比例介於約80%至98%之間。在多種例子中，高電壓區中的一或多個高電壓電晶體與低電壓區中的一或多個低電壓電晶體，可彼此電性連接。在一些實施例中，藉由新增額外光罩與額外的蝕刻/沉積製程到至少一些現有製程，可實施此處所述的閘極介電溝槽。本技術領域中具有通常知識者應理解此處所述的方法與裝置的其他優點，而此處所述的實施例並非用以侷限本發明至申請專利範圍未特別限定的範圍。
如第4圖所示的一些實施例，半導體的基板402包含的高電壓電晶體與低電壓電晶體，具有實質上共平面的上表面。在一些實施例中，高電壓電晶體404可形成於基板402的高電壓區410中，低電壓電晶體406可形成於基板402的第一低電壓區412中，而低電壓電晶體408可形成於基板402的第二低電壓區414中。在多種實施例中，第一低電壓區412與第二低電壓 區414可為相同或不同的區域，且每一第一低電壓區412與第二低電壓區414可包含多種低電壓電晶體如核心電晶體、靜態隨機存取記憶電晶體、輸入/輸出電晶體、或由實質上的額定電壓操作的其他裝置。在此例中，高電壓電晶體404可包含高電壓金氧半裝置，低電壓電晶體406可包含核心電晶體或靜態隨機存取記憶電晶體，而低電壓電晶體408可包含輸入/輸出電晶體。
在一些例子中，此實施例的高電壓電晶體404、低電壓電晶體406、與低電壓電晶體408，可與前述的電晶體100、高電壓電晶體204、與低電壓電晶體206類似。然而本發明實施例中，高電壓電晶體404包含閘極介電層形成於溝槽中，如下所述。在多種實施例中，高電壓電晶體404可包含閘極堆疊416(具有閘極介電層422與金屬閘極424)、側壁間隔物426、源極區428、與汲極區430。在一些例子中，閘極介電層422可包含第一介電層432、第二介電層434、與第三介電層436。在一些實施例中，第一介電層432可包含高電壓介電層。舉例來說，高電壓電晶體404所需的介電層厚度主要取決於溝槽的深度D1，即用於第一介電層432的材料沉積處。在一些實施例中，第一介電層432可包含氧化矽層、氮氧化矽層、或其他合適的介電層。在一些例子中，第二介電層434一樣可包含氧化矽層、氮氧化矽層、或其他合適的介電層。此外，一些實施例的第二介電層434可與低電壓電晶體406或低電壓電晶體408的第一介電層相同，如下所述。在多種實施例中，第三介電層436可包含高介電常數介電層，如下所述。如第1圖所述，電晶體通道區 可定義為源極區與汲極區之間，且位於閘極介電層下的半導體基板中的區域。如此一來，由於一些實施例的第一介電層432延伸至基板402中的深度為深度D1，因此需進一步延伸源極區428與汲極區430至基板中(與低電壓電晶體406與低電壓電晶體408的源極/汲極區相較)。在一些實施例中，源極區428與汲極區430延伸至基板402中的深度為深度D2，其中深度D2大於深度D1。在一些實施例中，由於源極區428與汲極區430延伸至基板402中的深度D2大於深度D1，對給定偏壓的高電壓電晶體404而言可維持或增進其驅動電流。
在一些實施例中，低電壓電晶體406可包含閘極堆疊418(具有閘極介電層438金屬閘極440)、側壁間隔物442、源極區444、與汲極區446。在一些例子中，閘極介電層438可包含第一介電層448與第二介電層450。同樣地，一些例子中的低電壓電晶體408可包含閘極堆疊420(具有閘極介電層452與金屬閘極454)、側壁間隔物456、源極區458、與汲極區460。在一些例子中，閘極介電層452可包含第一介電層462與第二介電層464。在一些例子中，每一第一介電層448與462可包含氧化矽層或氮氧化矽層，而每一第二介電層450與464可包含高介電常數介電層，如上所述。在一些實施例中，由於低電壓電晶體406包含核心電晶體或靜態隨機存取記憶體電晶體，而低電壓電晶體408包含輸入/輸出電晶體，低電壓電晶體408的閘極介電層452可能比低電壓電晶體406的閘極介電層438厚。
如第4圖所示的多種實施例中，高電壓電晶體404的閘極介電層422，比低電壓電晶體406的閘極介電層438或低 電壓電晶體408的閘極介電層452厚。此外，由於大部份的閘極介電層422形成於溝槽中，可提供厚的閘極介電層與足夠厚的金屬閘極以用於高電壓電晶體404，同時確保高電壓電晶體404的閘極堆疊上表面、低電壓電晶體406的閘極堆疊上表面、與低電壓電晶體408的閘極堆疊上表面實質上彼此共平面(如虛線466所示)。在多種實施例中，由於高電壓電晶體404的閘極堆疊上表面、低電壓電晶體406的閘極堆疊上表面、與低電壓電晶體408的閘極堆疊上表面實質上彼此共平面，可避免過研磨高電壓電晶體的閘極堆疊416。一般而言，由於高電壓電晶體404、低電壓電晶體406、與低電壓電晶體408的閘極堆疊上表面實質上彼此共平面，向下研磨至閘極堆疊416、閘極堆疊418、與閘極堆疊420的閘極堆疊上表面之例示性的化學機械研磨製程470不會過研磨任何其他閘極堆疊。在一些例子中，例示性的化學機械研磨製程470可包含用於低電壓電晶體406或低電壓電晶體408的金屬閘極的化學機械研磨製程。如此一來，一些實施例中向下研磨至金屬閘極440的上表面或金屬閘極454的上表面之化學機械研磨製程，將不會過研磨閘極堆疊416，且金屬閘極424的厚度可維持實質上不變。
在一些實施例中，閘極堆疊416的厚度H1可介於約400Å至750Å之間，閘極堆疊418的厚度H2可介於約250Å至500Å之間，而閘極堆疊420的厚度H3可介於約250Å至500Å之間。舉例來說，閘極堆疊416的第一介電層432其厚度可介於約100Å至200Å之間，第二介電層434其厚度可介於約20Å至約50Å之間，第三介電層436其厚度可介於約10Å至50Å之間，且金屬 閘極424的厚度可介於約200Å至500Å之間。如此一來，多種實施例中的第二介電層434與第一介電層432之間的厚度比例可介於約1/10至1/2之間。對閘極堆疊418而言，第一介電層448的厚度可介於約10Å至30Å之間，第二介電層450的厚度可介於約10Å至50Å之間(且可與第三介電層436的厚度相同)，而金屬閘極440的厚度可介於約200Å至500Å之間。對閘極堆疊420而言，第一介電層462的厚度可介於約20Å至50Å之間(且可與第二介電層434的厚度相同)，第二介電層464的厚度可介於約10Å至50Å之間(且可與第三介電層436的厚度相同)，而金屬閘極454的厚度可介於約200Å至500Å之間。在一些實施例中，高電壓電晶體404的閘極堆疊上表面、低電壓電晶體406的閘極堆疊上表面、與低電壓電晶體408的閘極堆疊上表面共平面，且彼此之間的差異小於約100Å。在一些實施例中，對高電壓電晶體404而言，金屬閘極424的厚度與閘極堆疊416的厚度H1之間的比例介於約50%至80%之間。在一些實施例中，對低電壓電晶體406而言，金屬閘極440的厚度與閘極堆疊418的厚度H2之間的比例介於約80%至98%之間。同樣地，對一些實施例的低電壓電晶體408而言，金屬閘極454的厚度與閘極堆疊420的厚度H3之間的比例介於約80%至98%之間。為達本發明目的，閘極堆疊416的厚度H1可與用於高電壓金氧半裝置的閘極厚度規格實質上相同，閘極堆疊418的厚度H2可與用於核心電晶體或靜態隨機存取記憶電晶體的閘極厚度規格實質上相同，而閘極堆疊420的厚度H3可與用於輸入/輸出電晶體的閘極厚度規格實質上相同。此外，一些實施例的高電壓電晶體404、低電壓電晶體406、 與低電壓電晶體408的一或多者可彼此電性連接(比如經由電性內連線網路)。
如第5圖所示，以方法500製作包含高電壓電晶體的半導體裝置。方法500可用於製作高電壓電晶體的閘極堆疊，其中高電壓電晶體其閘極介電層的至少一部份位於基板中的溝槽內。在一些實施例中，方法500可用於製作上述第4圖的高電壓電晶體404。此外，一些實施例的方法500可用於製作高電壓電晶體(如高電壓電晶體404)與多種低電壓電晶體(如低電壓電晶體406與低電壓電晶體408)於相同基板上。如此一來，上述的一或多個實施例亦可採用方法500。此外，第6至12圖係依據第5圖的方法500其一或多個步驟製作的例示性半導體裝置600之剖視圖。
應理解的是，第5圖的方法500的一部份及/或半導體裝置600的製作方法的一部份，可為習知的互補式金氧半技術製程，因此一些製程僅簡述於此。此外，半導體裝置600可包含多種其他裝置與結構，比如額外電晶體、雙極性接面電晶體、電阻、電容、二極體、熔絲、或類似物，但其相關內容已簡化以利理解本發明實施例的發明性概念。此外，一些實施例中的半導體裝置600包含多個半導體裝置(如電晶體)，其可彼此內連線。
在本發明實施例中，半導體裝置600可為積體電路或其部份於製程中的中間裝置，其可包含靜態隨機存取記憶體及/或其他邏輯電路，被動構件如電阻、電容、或電感，主動構件如p型通道場效電晶體、n型通道場效電晶體、金氧半場效 電晶體、互補式金氧半電晶體、雙極性電晶體、高電壓電晶體、高頻電晶體、其他記憶單元，及/或上述之組合。此外，雖然方法500的上下文關於金氧半場效電晶體裝置，應理解此處所述的實施例可用於電晶體的其他結構，比如應變半導體裝置、絕緣層上矽裝置、部份空乏的絕緣層上矽裝置、完全空乏的絕緣層上矽裝置、或本技術領域中已知的其他裝置。
方法500的步驟502提供基板，並定義主動區。如第6圖所示的例子，半導體裝置600包含半導體的基板602與定義其上的主動區604。此處所述的用語「主動區」可用於定義電晶體(如高壓電晶體或低壓電晶體)形成其中的區域。舉例來說，「主動區」與「隔離區」如淺溝槽隔離區、場氧化物區、或其他隔離區的定義相反。隔離區可與主動區相鄰，或位於相鄰的主動區之間。在一些實施例中，基板602可與前述第1或4圖中的基板102或基板402實質上類似。
方法500的步驟504形成閘極介電溝槽。如第7圖所示的例子，形成閘極介電溝槽702於基板602中。在多種實施例中，閘極介電溝槽702的形成方法可採用光微影與蝕刻製程。舉例來說，一些實施例可沉積光阻層於基板602上，以圖案(比如定義閘極介電溝槽702的圖案)曝光光阻，可進行曝光後烘烤製程、並顯影光阻以形成遮罩單元(包含圖案化光阻層)。在一些實施例中，圖案化光阻以形成遮罩單元的步驟可採用電子束微影製程、極紫外線微影製程、浸潤式微影製程、或其他合適的微影製程。在後續形成閘極介電溝槽702於基板602中的蝕刻製程中，遮罩單元(如圖案化光阻層)可用於保護基板602的其他 區域。在多種實施例中，蝕刻製程可包含乾蝕刻、濕蝕刻、或上述之組合。在一些實施例中，可蝕刻溝槽至深度D1，如上所述。此外，控制多種實施例中的閘極介電溝槽702其深度D1(比如控制蝕刻製程)，可提供所需的介電層厚度以用於後續形成的高電壓電晶體。換言之，一些實施例中閘極介電溝槽702的深度D1可提供適當厚度的閘極氧化物，以用於高電壓電晶體。在一些例子中，閘極介電溝槽702的深度D1，係由與基板602的上表面(比如基板602其未蝕刻部份的上表面)平行的平面，至閘極介電溝槽702其下表面之間的距離。在一些實施例中，亦可在光微影與蝕刻製程時定義溝槽的寬度W1(見第8圖)。在一些例子中，溝槽的寬度W1約可等於高電壓電晶體的閘極堆疊寬度。在一些實施例中，用於形成閘極介電溝槽702的蝕刻製程可使閘極介電溝槽702具有傾斜側壁，因此閘極介電溝槽702其底部的寬度W2(見第8圖)小於寬度W1。
方法500的步驟506沉積第一介電層，並進行化學機械研磨製程。如第7與8圖所示的例子，沉積第一介電層802於基板602上及閘極介電溝槽702中。在一些實施例中，在沉積第一介電層802之後，進行化學機械研磨製程以移除第一介電層802的多餘材料，並平坦化半導體裝置600的上表面。在一些實施例中，第一介電層802可包含氧化矽層、氮氧化矽層、或其他合適的介電層。在一些例子中，第一介電層802可與上述的第一介電層432類似。在一些實施例中，化學機械研磨製程後的第一介電層802其上表面可與基板602其上表面(比如基板602的未蝕刻部份其上表面)實質上共平面，而第一介電層802 的下表面延伸至基板602的深度為深度D1。
方法500之步驟508沉積第二介電層與第三介電層。如第8與9圖所示的例子，第二介電層902沉積於基板602上，包含沉積於第一介電層802上。此外，多種實施例中的第三介電層904可沉積於第二介電層902上。在一些例子中，第二介電層902可包含氧化矽層、氮氧化矽層、或其他合適的介電層。在一些實施例中，第三介電層904可包含上述的高介電常數介電層。在一些實施例中，第二介電層902包含薄介電層(比如用於核心電晶體、靜態隨機存取記憶電晶體、及/或輸入/輸出電晶體、或其他低電壓電晶體)。在一些實施例中，第三介電層904可額外包含氮化鈦層，因此第三介電層904包含高介電常數介電層與氮化鈦層的堆疊。在一些例子中，第二介電層902可與上述的第二介電層434類似，而第三介電層904可與上述的第三介電層436類似。在多種實施例中，第一介電層802、第二介電層902、與第三介電層904可包含一或多種前述之金氧半的電晶體100其閘極介電層106。
方法500的步驟510沉積多晶矽層。如第9與10圖所示的例子，沉積多晶矽層1002於第三介電層904上。方法500的步驟512接著圖案化閘極堆疊。如第10與11圖所示的例子，可進行光微影與蝕刻製程以形成半導體裝置600的圖案化閘極堆疊1102。在一些實施例中，用於形成圖案化閘極堆疊1102的光微影與蝕刻製程，可圖案化多晶矽層1002、第三介電層904、與第二介電層902。如此一來，圖案化閘極堆疊1102可包含圖案化多晶矽層1002A、圖案化第三介電層904A、與圖案化第二 介電層902A。在一些例子中，步骤512進行圖案化與蝕刻製程，使圖案化閘極堆疊1102對準之前定義的閘極介電溝槽702(即圖案化閘極堆疊1102與閘極介電溝槽702具有類似寬度)。如此一來，一些實施例中的圖案化閘極堆疊1102其寬度可實質上等於溝槽的寬度W1。
方法500的步驟514形成側壁間隔物與源極/汲極區，並進行置換閘極製程。如第12圖所示的例子，形成側壁間隔物1202。在一些實施例中，側壁間隔物1202可包含介電材料如氧化矽、氮化矽、碳化矽、氮氧化矽、或上述之組合。在一些實施例中，側壁間隔物1202包含多個層狀物，比如主要側壁間隔物牆、襯墊層、與類似物。如第12圖所示的例子，源極區1204與汲極區1206形成於基板602中及閘極堆疊1208的兩側上。此外，源極區1204與汲極區1206形成於基板602中及閘極介電溝槽702(包含第一介電層802)的兩側上。在多種實施例中，源極區1204與汲極區1206可包含擴散源極/汲極區、離子佈植源極/汲極區、磊晶成長區、或上述之組合。在步驟514的實施例中，如第11與12圖所示，進行置換閘極製程。在置換閘極製程中，可由選擇性濕蝕刻或選擇性乾蝕刻移除圖案化多晶矽層1002A，接著沉積金屬閘極層1210於圖案化第三介電層904A上。在一些實施例中，金屬閘極層1210包含導電層如鎢、鈦、氮化鈦、鈦鋁、氮化鈦鋁、鉭、氮化鉭、氮化鎢、錸、銥、釕、鉬、鋁、銅、鈷、鈷矽化物、鎳、鎳矽化物、上述之組合、及/或其他合適組成。在一些例子中，金屬閘極層1210可包含用於n型的半導體裝置600的第一金屬材料，以及用於p型的半 導體裝置的第二金屬材料。應注意的是在一些實施例中，在進行置換閘極製程之前，可先形成側壁間隔物1202於圖案化閘極堆疊1102(見第11圖)的側壁上。
與第4圖的內容類似，由於第12圖中的第一介電層802延伸至基板602中的深度為深度D1，因此需進一步延伸源極區1204與汲極區1206至基板中。如此一來，一些實施例中的源極區1204與汲極區1206延伸至基板602中的深度D2可大於深度D1。在多種實施例中，由於源極區1204與汲極區1206延伸至基板602中的深度D2可大於深度D1，對給定偏壓的半導體裝置600而言可維持或增進其驅動電流。值得注意的是，由於本發明實施例的高電壓電晶體裝置(如半導體裝置600)的厚閘極氧化物(如第一介電層802)埋置於閘極介電溝槽702中，可有效降低閘極堆疊1208的上表面。如此一來，本發明實施例在提供厚閘極氧化物以用於高電壓電晶體時(見第4圖)，可使高電壓電晶體與低電壓電晶體的閘極堆疊上表面實質上彼此共平面。
可對半導體裝置600進行後續製程，以形成本技術領域已知的多種結構或區域。舉例來說，後續製程可形成多種接點/通孔/線路與多層內連線結構(比如金屬層與層間介電層)於基板上，其設置以連接多種結構以形成功能電路。上述功能電路可包含一或多個電晶體裝置。在此例中，多層內連線可包含垂直內連線如通孔或接點，以及水平內連線如金屬線路。多種內連線結構可採用多種導電材料如銅、鎢、及/或矽化物。在一例中，可採用鑲嵌製程及/或雙鑲嵌製程以形成銅相關的多層內連線結構。此外，在方法500之前、之中、或之後可實 施額外製程步驟，且方法500的多種實施例可取代或省略一些前述的製程步驟。
與現有技術相較，此處所述的多種實施例提供多種優點。應理解此處不必說明所有優點，所有實施例不需具有特定優點，且其他實施例可提供不同優點。舉例來說，此處所述的實施例包含閘極介電層的結構與其提供方法，其中閘極介電層的至少部份位於基板中的溝槽內。在一些實施例中，可由溝槽深度控制閘極氧化物厚度(如高電壓電晶體的閘極氧化物)。由於高電壓電晶體的閘極介電層形成於溝槽中，本發明實施例之高電壓電晶體的閘極堆疊上表面，與低電壓電晶體的閘極堆疊上表面可實質上彼此共平面，以提供用於高電壓電晶體的厚閘極氧化物。此外，由於高電壓電晶體的閘極堆疊上表面與低電壓電晶體的閘極堆疊上表面實質上彼此共平面，因此可避免過研磨高電壓電晶體的閘極堆疊。
如此一來，本發明一實施例提供半導體裝置的製作方法，包括：形成閘極介電溝槽於基板中，並沉積第一介電層於閘極介電溝槽中。在一些實施例中，第一介電層的上表面與基板的上表面共平面。在一些例子中，接著形成第二介電層於第一介電層上。在一些實施例中，接著形成金屬閘極於第二介電層上。
在一些實施例中，上述方法形成閘極介電溝槽的步驟更包括蝕刻閘極介電溝槽至第一深度，且其中第一深度係與基板之上表面平行的平面至閘極介電溝槽之下表面之間的距離。
在一些實施例中，上述方法形成閘極介電溝槽的步驟更包括形成具有第一寬度與第二寬度的閘極介電溝槽，第一寬度沿著與基板的上表面平行的表面，且第二寬度沿著與閘極介電溝槽的下表面平行的表面。
在一些實施例中，上述方法的第二寬度小於第一寬度。
在一些實施例中，上述方法更包括在沉積第一介電層之後且在形成第二介電層之前，進行化學機械研磨製程以移除第一介電層的多餘材料，並平坦化半導體裝置的上表面。
在一些實施例中，上述方法更包括在形成第二介電層之後且在形成金屬閘極之前，形成第三介電層於第二介電層上。
在一些實施例中，上述方法更包括在形成金屬閘極之前，形成多晶矽層於第二介電層上。
在一些實施例中，上述方法更包括圖案化多晶矽層以形成圖案化多晶矽層、圖案化第二介電層以形成圖案化第二介電層、移除圖案化多晶矽層、以及形成金屬閘極於圖案化第二介電層上。
在一些實施例中，上述方法更包括形成源極區與汲極區於基板中及閘極介電溝槽的兩側上。
在一些實施例中，上述方法更包括使源極區與汲極區延伸至基板中直到第二深度，其中第二深度大於第一深度。
在另一實施例中，半導體裝置的製作方法包括： 形成第一電晶體於基板的第一區中。在一些實施例中，第一電晶體包括第一閘極堆疊，且第一閘極堆疊具有第一高度。在多種例子中，形成第二電晶體於基板的第二區中。在一些實施例中，第二電晶體包括第二閘極堆疊，第二閘極堆疊具有第二高度，且第二高度小於第一高度。在一些例子中，第一閘極堆疊的上表面與第二閘極堆疊的上表面實質上共平面。
在一些實施例中，上述方法形成第一電晶體的步驟更包括：形成溝槽於基板中；以及形成第一閘極堆疊於溝槽上，其中第一閘極堆疊包括閘極介電層，且閘極介電層的至少一部份位於溝槽中。
在一些實施例中，上述方法形成第一電晶體的步驟更包括形成高電壓電晶體於基板的第一區中，且其中形成第二電晶體的步驟更包括形成低電壓電晶體於基板的第二區中。
在一些實施例中，上述方法更包括：形成第一電晶體，其中第一電晶體包括高電壓電晶體，且其中第一閘極堆疊包括第一金屬閘極層，且第一金屬閘極層具有厚度；形成第二電晶體，其中第二電晶體包括低電壓電晶體，且其中第二閘極堆疊包括第二金屬閘極層；以及進行化學機械研磨製程，向下研磨至第二金屬閘極層的上表面，且其中化學機械研磨製程實質上不改變第一金屬閘極層的厚度。
在又一實施例中，半導體裝置包括：基板，其包括閘極介電溝槽，以及第一介電層，位於閘極介電溝槽中。在一些實施例中，第一介電層的上表面與基板的上表面共平面。在多種例子中，第二介電層位於第一介電層上，且金屬閘極位 於第二介電層上。在一些例子中，第一介電層與第二介電層作為半導體裝置的閘極氧化物。
在一些實施例中，上述半導體裝置更包括源極區與汲極區位於基板中以及閘極介電溝槽的兩側上。
在一些實施例中，上述半導體裝置的閘極介電溝槽具有第一深度，源極區與汲極區延伸至基板中直到第二深度，且第二深度大於第一深度。
在一些實施例中，上述半導體裝置的閘極介電溝槽具有第一寬度與第二寬度，第一寬度沿著與基板的上表面平行的平面，而第二寬度沿著與閘極介電溝槽的下表面平行的平面。
在一些實施例中，上述半導體裝置的閘極介電溝槽其第二寬度小於其第一寬度。
在一些實施例中，上述半導體裝置具有閘極堆疊，閘極堆疊包含第一介電層、第二介電層、以及金屬閘極，其中閘極堆疊具有閘極堆疊寬度，且閘極堆疊寬度實質上等於第一寬度。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明實施例之精神與範疇，並可在未脫離本發明實施例之精神與範疇的前提下進行改變、替換、或更動。
D1、D2‧‧‧深度
H1、H2、H3‧‧‧厚度
402‧‧‧基板
404‧‧‧高電壓電晶體
406、408‧‧‧低電壓電晶體
410‧‧‧高電壓區
412‧‧‧第一低電壓區
414‧‧‧第二低電壓區
416、418、420‧‧‧閘極堆疊
422、438、452‧‧‧閘極介電層
424、440、454‧‧‧金屬閘極
426、442、456‧‧‧側壁間隔物
428、444、458‧‧‧源極區
430、446、460‧‧‧汲極區
432、448、462‧‧‧第一介電層
434、450、464‧‧‧第二介電層
436‧‧‧第三介電層
466‧‧‧虛線
470‧‧‧化學機械研磨製程

Claims (14)

  1. 一種半導體裝置的製作方法，包括：形成一閘極介電溝槽於一基板的一主動區中，該主動區與一隔離區相鄰；沉積一第一介電層於該閘極介電溝槽中，其中該第一介電層的上表面與該基板的上表面共平面；形成一第二介電層於該第一介電層上；以及形成一金屬閘極於該第二介電層上，其中該第一介電層、該第二介電層、及該金屬閘極為位於與該隔離區相鄰的該主動區上的一電晶體的一部分。
  2. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中形成該閘極介電溝槽的步驟更包括蝕刻該閘極介電溝槽至一第一深度，且其中該第一深度係與該基板之上表面平行的一平面至該閘極介電溝槽之下表面之間的距離。
  3. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中形成該閘極介電溝槽的步驟更包括形成具有一第一寬度與一第二寬度的該閘極介電溝槽，該第一寬度沿著與該基板的上表面平行的一平面，且該第二寬度沿著與該閘極介電溝槽的下表面平行的一平面。
  4. 如申請專利範圍第3項所述之半導體裝置的製作方法，其中該第二寬度小於該第一寬度。
  5. 如申請專利範圍第1、2、3、或4項所述之半導體裝置的製作方法，更包括在形成該第二介電層之後且在形成該金屬閘極之前，形成一第三介電層於該第二介電層上。
  6. 如申請專利範圍第2項所述之半導體裝置的製作方法，更包括形成一源極區與一汲極區於該基板中及該閘極介電溝槽的兩側上；以及使該源極區與該汲極區延伸至該基板中直到一第二深度，其中該第二深度大於該第一深度。
  7. 一種半導體裝置的製作方法，包括：形成一第一電晶體於一基板的一第一主動區中，其中該第一電晶體包括一第一閘極堆疊，且該第一閘極堆疊具有一第一高度，該第一主動區與一隔離區相鄰；以及形成一第二電晶體於一基板的一第二主動區中，其中該第二電晶體包括一第二閘極堆疊，該第二閘極堆疊具有一第二高度，且該第二高度小於該第一高度，該第二主動區與該隔離區相鄰；其中該第一閘極堆疊的上表面與該第二閘極堆疊的上表面實質上共平面。
  8. 如申請專利範圍第7項所述之半導體裝置的製作方法，其中形成該第一電晶體的步驟更包括：形成一溝槽於該基板中；以及形成該第一閘極堆疊於該溝槽上，其中該第一閘極堆疊包括一閘極介電層，且該閘極介電層的至少一部份位於該溝槽中。
  9. 如申請專利範圍第7或8項所述之半導體裝置的製作方法，更包括：形成該第一電晶體，其中該第一電晶體包括一高電壓電晶 體，且其中該第一閘極堆疊包括一第一金屬閘極層，且該第一金屬閘極層具有一厚度；形成該第二電晶體，其中該第二電晶體包括一低電壓電晶體，且其中該第二閘極堆疊包括一第二金屬閘極層；以及進行一化學機械研磨製程，向下研磨至該第二金屬閘極層的上表面，且其中該化學機械研磨製程實質上不改變該第一金屬閘極層的該厚度。
  10. 一種半導體裝置，包括：一基板，包括一閘極介電溝槽；一第一介電層，位於該閘極介電溝槽中，其中該第一介電層的上表面與該基板的上表面共平面；一第二介電層，位於該第一介電層上；以及一金屬閘極，位於該第二介電層上；其中該第一介電層與該第二介電層作為該半導體裝置的閘極氧化物，且該第二介電層的一最底表面直接接觸該第一介電層的一最頂表面。
  11. 如申請專利範圍第10項所述之半導體裝置，更包括一源極區與一汲極區位於該基板中以及該閘極介電溝槽的兩側上，其中該閘極介電溝槽具有一第一深度，該源極區與該汲極區延伸至該基板中直到一第二深度，且該第二深度大於該第一深度。
  12. 如申請專利範圍第10或11項所述之半導體裝置，其中該閘極介電溝槽具有一第一寬度與一第二寬度，該第一寬度沿著與該基板的上表面平行的一平面，而該第二寬度沿著與 該閘極介電溝槽的下表面平行的一平面。
  13. 如申請專利範圍第12項所述之半導體裝置，其中該第二寬度小於該第一寬度。
  14. 如申請專利範圍第12項所述之半導體裝置，其中該半導體裝置具有一閘極堆疊，該閘極堆疊包含該第一介電層、該第二介電層、以及該金屬閘極，其中該閘極堆疊具有一閘極堆疊寬度，且該閘極堆疊寬度實質上等於該第一寬度。
TW107120770A 2017-06-30 2018-06-15 半導體裝置與其製作方法 TWI701724B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527665P 2017-06-30 2017-06-30
US62/527,665 2017-06-30
US15/884,903 2018-01-31
US15/884,903 US10431664B2 (en) 2017-06-30 2018-01-31 Gate structure and methods thereof

Publications (2)

Publication Number Publication Date
TW201905986A TW201905986A (zh) 2019-02-01
TWI701724B true TWI701724B (zh) 2020-08-11

Family

ID=64739238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120770A TWI701724B (zh) 2017-06-30 2018-06-15 半導體裝置與其製作方法

Country Status (4)

Country Link
US (1) US10431664B2 (zh)
KR (1) KR102090772B1 (zh)
CN (1) CN109216177B (zh)
TW (1) TWI701724B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805199B (zh) * 2021-02-05 2023-06-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018106266B4 (de) * 2017-06-30 2024-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren zu ihrer herstellung
KR102378471B1 (ko) * 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
DE102020114860A1 (de) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und verfahren zum bilden davon
KR102787125B1 (ko) * 2020-05-14 2025-03-25 삼성전자주식회사 반도체 장치
CN113078159B (zh) * 2021-03-18 2023-08-29 长江先进存储产业创新中心有限责任公司 具有去耦电容的集成电路芯片及其制造方法
KR102902230B1 (ko) * 2021-09-16 2025-12-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014807A1 (en) * 2007-07-13 2009-01-15 Chartered Semiconductor Manufacturing, Ltd. Dual stress liners for integrated circuits
US20130234244A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy Structure for Multiple Gate Dielectric Interface and Methods
US20160276342A1 (en) * 2015-03-18 2016-09-22 Samsung Electronics Co., Ltd. Semiconductor devices including shallow trench isolation (sti) liners

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828183B1 (en) 2002-04-11 2004-12-07 Taiwan Semiconductor Manufacturing Company Process for high voltage oxide and select gate poly for split-gate flash memory
KR100634168B1 (ko) 2004-03-03 2006-10-16 삼성전자주식회사 낮은 문턱 전압 및 높은 절연파괴 전압의 트랜지스터를구비하는 반도체 장치
US7253114B2 (en) 2005-03-16 2007-08-07 Taiwan Semiconductor Manufacturing Company Self-aligned method for defining a semiconductor gate oxide in high voltage device area
US7362136B2 (en) 2006-04-04 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual voltage single gate oxide I/O circuit with high voltage stress tolerance
US7960810B2 (en) 2006-09-05 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof
US8748942B2 (en) * 2012-07-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9362272B2 (en) * 2012-11-01 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral MOSFET
US9209272B2 (en) 2013-09-11 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation and etching post metal gate CMP
TW201640566A (zh) * 2015-05-11 2016-11-16 聯華電子股份有限公司 半導體元件及其製作方法
CN106328507B (zh) * 2015-06-17 2020-09-15 联华电子股份有限公司 半导体元件及其制作方法
KR102406947B1 (ko) * 2015-10-08 2022-06-10 삼성전자주식회사 반도체 소자
US9780210B1 (en) * 2016-08-11 2017-10-03 Qualcomm Incorporated Backside semiconductor growth

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014807A1 (en) * 2007-07-13 2009-01-15 Chartered Semiconductor Manufacturing, Ltd. Dual stress liners for integrated circuits
US20130234244A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy Structure for Multiple Gate Dielectric Interface and Methods
US20160276342A1 (en) * 2015-03-18 2016-09-22 Samsung Electronics Co., Ltd. Semiconductor devices including shallow trench isolation (sti) liners

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805199B (zh) * 2021-02-05 2023-06-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12356708B2 (en) 2021-02-05 2025-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dimension variations in semiconductor devices and method for manufacturing same

Also Published As

Publication number Publication date
CN109216177A (zh) 2019-01-15
US10431664B2 (en) 2019-10-01
CN109216177B (zh) 2022-06-24
US20190006488A1 (en) 2019-01-03
KR102090772B1 (ko) 2020-03-19
TW201905986A (zh) 2019-02-01
KR20190003343A (ko) 2019-01-09

Similar Documents

Publication Publication Date Title
TWI701724B (zh) 半導體裝置與其製作方法
TWI795378B (zh) 積體電路與其形成方法
US11961897B2 (en) Negative capacitance transistor with external ferroelectric structure
TWI573274B (zh) 半導體結構及其製造方法
US12166104B2 (en) Gate structure and methods thereof
US12237418B2 (en) Liner for a bi-layer gate helmet and the fabrication thereof
TW202129910A (zh) 積體電路裝置
US9159798B2 (en) Replacement gate process and device manufactured using the same
US12400950B2 (en) Interconnect structure and methods thereof
TW202008445A (zh) 半導體裝置的形成方法
TWI682439B (zh) 半導體裝置與其製作方法
CN113823676A (zh) 半导体装置以及其制作方法
CN116569321A (zh) 使用堆叠的n型和p型纳米片的具有互补电容匹配的ncfet
TW202305884A (zh) 半導體裝置與其製作方法
US11177212B2 (en) Contact formation method and related structure
CN218004866U (zh) 半导体装置
CN220856579U (zh) 半导体装置
TW202514919A (zh) 半導體元件及其製作方法
CN119153408A (zh) 半导体结构的形成方法
TW201443981A (zh) 取代閘極製程及應用其製得之元件