[go: up one dir, main page]

TWI682439B - 半導體裝置與其製作方法 - Google Patents

半導體裝置與其製作方法 Download PDF

Info

Publication number
TWI682439B
TWI682439B TW107127431A TW107127431A TWI682439B TW I682439 B TWI682439 B TW I682439B TW 107127431 A TW107127431 A TW 107127431A TW 107127431 A TW107127431 A TW 107127431A TW I682439 B TWI682439 B TW I682439B
Authority
TW
Taiwan
Prior art keywords
fin
region
layer
substrate
doped layer
Prior art date
Application number
TW107127431A
Other languages
English (en)
Other versions
TW201926420A (zh
Inventor
周友華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926420A publication Critical patent/TW201926420A/zh
Application granted granted Critical
Publication of TWI682439B publication Critical patent/TWI682439B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H10P14/3411—
    • H10P14/6923—
    • H10P32/1204—
    • H10P32/1408—
    • H10P32/171—
    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H10P32/141—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

形成鰭狀物底部二極體的方法與結構包括提供基板，且基板具有自基板延伸的多個鰭狀物。每一鰭狀物包括基板部份與基板部份上的磊晶層部份。形成第一摻質層於每一鰭狀物的基板部份之第一區的側壁上。在形成第一摻質層之後進行第一退火製程，以形成第一二極體區於基板部份的第一區中。形成第二摻質層於每一鰭狀物的基板部份之第二區的側壁上。在形成第二摻質層之後進行第二退火製程，以形成第二二極體區於每一鰭狀物的基板部份該第二區中。

Description

半導體裝置與其製作方法
本發明實施例關於半導體裝置，更特別關於鰭狀物底部二極體與其形成方法。
電子產業對較小與較快的電子裝置的需求成長，且這些電子裝置可同時支援較大量且較複雜的功能。綜上所述，半導體產業中持續的趨勢為形成低成本、高效能、與低耗能的積體電路。藉由縮小半導體積體電路的尺寸(比如最小化結構尺寸)，可達大部份的上述目標，並改善產能並減少相關成本。然而縮小尺寸亦增加半導體製程的複雜度。為實現半導體積體電路與裝置的持續演進，半導體製程與技術亦需類似演進。
近來導入的多閘極裝置可增加閘極-通道耦合、降低關閉態電流、與降低短通道效應，以改良閘極控制。這些導入的多閘極裝置之一為鰭狀場效電晶體。鰭狀場效電晶體的名稱來自於鰭狀結構，其自形成其上的基板向上延伸，且可用以形成場效電晶體通道。鰭狀場效電晶體可與習知的互補式金氧半製程相容，且其三維結構可在大幅縮小時維持對閘極的控制並減少短通道效應。不幸的是，大幅縮小的鰭狀場效電晶體亦面臨漏電流過多的問題，比如在一些例子中靠近鰭狀結構底部 的位置。為了減少這些漏電流，可進行離子佈植製程以在靠近鰭狀場效電晶體裝置的鰭狀結構底部處產生P-N二極體。然而離子佈植可能會直接造成缺陷形成(如導入的雜質)，且影響的基板區域大於所需區域。如此一來，將負面地影響鰭狀場效電晶體裝置效能。
如此一來，現有技術無法完全滿足所有方面。
本發明一實施例提供之半導體裝置的製作方法，包括：提供基板，且基板具有自基板延伸的多個鰭狀物，其中每一鰭狀物包括基板部份與基板部份上的磊晶層部份；形成第一摻質層於每一鰭狀物的基板部份之第一區的側壁上；在形成第一摻質層之後進行第一退火製程，以形成第一二極體區於每一鰭狀物的基板部份之第一區中；形成第二摻質層於每一鰭狀物的基板部份之第二區的側壁上；以及在形成第二摻質層之後進行第二退火製程，以形成第二二極體區於每一鰭狀物的基板部份之第二區中。
本發明一實施例提供之半導體裝置的製作方法，包括：提供基板，且基板具有第一鰭狀結構、第二鰭狀結構、以及夾設於第一鰭狀結構與第二鰭狀結構之間的凹陷，其中第一鰭狀結構與第二鰭狀結構各自包含第一區，與形成於第一區上的第二區；順應性地形成第一摻質層於第一鰭狀結構上、第二鰭狀結構上、與夾設於第一鰭狀結構與第二鰭狀結構之間的凹陷的下表面上；在形成第一摻質層之後形成第一氧化物層於凹陷中，並進行第一回蝕刻製程以露出第一鰭狀結構與第二鰭 狀結構的第二區的側壁，並露出第一鰭狀結構與第二鰭狀結構的第一區的第一部份，其中第一摻質層保留於第一鰭狀結構與第二鰭狀結構的第一區的第二部份的側壁上；以及在進行第一回蝕刻製程之後進行第一退火製程，使第一摻質物種自第一摻質層擴散至第一區的第二部份，其中第一區的第二部份定義第一二極體區。
本發明一實施例提供之半導體裝置，包括：基板，具有自基板延伸的第一鰭狀物與第二鰭狀物，其中第一鰭狀物與第二鰭狀物各自包含基板部份，與基板部份上的磊晶層部份；以及P-N二極體，形成於第一鰭狀物與第二鰭狀物的基板部份中；其中P-N二極體包括第一摻質物種於第一鰭狀物與第二鰭狀物的基板部份的第一區中，其中P-N二極體包括第二摻質物種於第一鰭狀物與第二鰭狀物的基板部份的第二區中，且其中基板部份的第一區與第二區彼此相鄰；以及其中夾設於第一鰭狀物與第二鰭狀物之間的基板的一部份，實質上未摻雜第一摻質物種與第二摻質物種。
AA’‧‧‧剖面
H、H’、J、J’‧‧‧高度
150‧‧‧鰭狀場效電晶體裝置
152、302、1402‧‧‧基板
154‧‧‧鰭狀單元
155‧‧‧源極區
156‧‧‧隔離區
157‧‧‧汲極區
158‧‧‧閘極結構
160‧‧‧界面層
162‧‧‧閘極介電層
164‧‧‧金屬層
200、1300‧‧‧方法
202、204、206、208、210、212、214、216、218、220、1302、1304、1306、1308、1310、1312、1314、1316、1318、1320、1322、1324‧‧‧步驟
300、1400‧‧‧半導體裝置結構
302A、1402A‧‧‧基板部份
302A’、302A”、1402A’、1402A”‧‧‧部份
304、1404‧‧‧鰭狀結構
305、1405‧‧‧凹陷
306、1406‧‧‧磊晶層
306A、1406A‧‧‧磊晶層部份
308、1408‧‧‧蓋層
308A、1408A‧‧‧蓋層部份
402、802、1502、2102‧‧‧摻質層
502、902、1802、2202‧‧‧氧化物層
502A、902A、1802A、2202A‧‧‧凹陷的氧化物層
702、1102、2002、2402‧‧‧摻雜區
1104、2404‧‧‧P-N二極體
1602‧‧‧蝕刻製程
第1圖係本發明一或多個實施例中，鰭狀場效電晶體裝置的透視圖。
第2圖係一些實施例中，形成鰭狀物底部二極體的方法其流程圖。
第3至12圖係依據第2圖之方法製作的裝置於中間階段的剖視圖。
第13圖係一些實施例中，形成鰭狀物底部二極體的另一方法其流程圖。
第14至25圖係依據第13圖之方法製作的裝置於中間階段的剖視圖。
下述內容提供的不同實施例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化而非侷限本發明實施例。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
應注意本發明實施例的多閘極電晶體或鰭狀多閘極電晶體，在此處稱作鰭狀場效電晶體裝置。這些裝置可包含p型金氧半鰭狀場效電晶體裝置或n型金氧半鰭狀場效電晶體裝置。鰭狀場效電晶體裝置可為雙閘極裝置、三閘極裝置、基體裝置、絕緣層上矽裝置、及/或其他設置。本技術領域中具有通常知識者應認可本發明實施例有利於半導體裝置的其他 例子。舉例來說，此處所述的一些實施例亦可用於全繞式閘極裝置、Ω閘極裝置、或Π閘極裝置。
第1圖係一些實施例的鰭狀場效電晶體裝置150。舉例來說，鰭狀場效電晶體裝置150包含一或多個鰭狀物為主的多閘極場效電晶體。鰭狀場效電晶體裝置150包含基板152、自基板152延伸的至少一鰭狀單元154、隔離區156、與位於鰭狀單元154上並圍繞鰭狀單元154的閘極結構158。基板152可為半導體基板如矽基板。基板152可包含多種層狀物，包含形成於基板152上的導電層或絕緣層。如本技術領域所知，基板152可包含多種摻雜設置，端視需求而定。基板152亦可包含其他半導體如鍺、碳化矽、矽鍺、或鑽石。在其他實施例中，基板152可包含半導體化合物及/或半導體合金。此外，一些實施例中的基板152可包含磊晶層、可具有應變以增進效能、可包含絕緣層上矽結構、及/或可具有其他合適的增進結構。
鰭狀單元154與基板152類似，可包含一或多個磊晶成長層，且可包含矽或另一半導體元素如鍺；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化銦鎵、磷化鎵銦、及/或磷砷化鎵銦；或上述之組合。鰭狀單元154的製作方法可採用合適製程如光微影與蝕刻製程。光微影製程可包含形成光阻層於基板上(如矽層上)，將光阻曝光至一圖案，進行曝光後烘烤製程，以及顯影光阻以形成包含光阻的遮罩單元。在一些實施例中，圖案化光阻以形成遮罩單元的方法，可採用電子束微影製程。接著可採用遮罩單元保護基板的 區域，並進行蝕刻製程以形成凹陷至矽層中，即保留延伸的鰭狀單元154。凹陷的蝕刻方法可採用乾蝕刻(比如化學氧化物移除法)、濕蝕刻、及/或其他合適製程。亦可採用多種其他實施例的方法，以形成鰭狀單元154於基板152上。
每一鰭狀單元154亦包含源極區155與汲極區157，且源極區155與汲極區157形成於鰭狀單元154之中、形成於鰭狀單元154之上、及/或圍繞鰭狀單元154。源極區155與汲極區157可磊晶成長於鰭狀單元154上。此外，電晶體的通道區位於鰭狀單元154中，位於閘極結構158下，且沿著實質上平行於第1B圖之剖面AA’定義的平面的平面。在一些例子中，鰭狀場效電晶體的通道區包含矽及/或高移動率材料如鍺，其可由磊晶成長而成。上述通道區亦可為本技術領域中已知的任何半導體化合物或半導體合金。高移動率材料其電子及/或電洞移動率，大於矽的電子及/或電洞移動率(矽於室溫(300K)下的本質電子移動率為約1350cm2/V-s，而室溫(300K)下的本質電洞移動率為約480cm2/V-s)。
隔離區156可為淺溝槽隔離結構。在另一實施例中，可實施場氧化物、局部氧化矽結構、及/或其他合適的隔離結構於基板152之上及/或之中。隔離區156之組成可為氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電層、上述之組合、及/或本技術領域已知的其他合適材料。在一實施例中，隔離區156為淺溝槽隔離結構，且其形成方法可為蝕刻基板152以形成溝槽於基板152中。接著將隔離材料填入溝槽，再進行化學機械研磨製程。然而亦可採用其他實施例 形成隔離區156。在一些實施例中，隔離區156可包含多層結構，比如具有一或多個襯墊層。
閘極結構158包含閘極堆疊，其具有界面層160形成於鰭狀單元154的通道區上、閘極介電層162形成於界面層160上、以及金屬層164形成於閘極介電層162上。在一些實施例中，界面層160可包含氧化矽層或氮氧化矽層，其形成方法可為化學氧化、熱氧化、原子層沉積、化學氣相沉積、及/或其他合適方法。在一些例子中，閘極介電層162包含高介電常數介電層如氧化鉿。在其他實施例中，高介電常數介電層可包含其他高介電常數介電材料，比如二氧化鈦、氧化鉿鋯、三氧化二鉭、四氧化鉿矽、二氧化鋯、氧化鋯矽、氧化鑭、一氧化鋁、一氧化鋯、一氧化鈦、五氧化二鉭、氧化釔、鈦酸鍶、鈦酸鋇、氧化鋇鋯、氧化鉿鑭、一氧化鉿矽、氧化鑭矽、氧化鋁矽、氧化鉿鉭、氧化鉿鈦、鈦酸鋇鍶、三氧化二鋁、氮化矽、氮氧化矽、上述之組合、或其他合適材料。舉例來說，高介電常數介電層如此處所述者，其介電常數大於熱氧化矽的介電常數(約3.9)。在其他實施例中，閘極介電層162可包含氧化矽或其他合適的介電層。閘極介電層162的形成方法可為原子層沉積、物理氣相沉積、化學氣相沉積、氧化、及/或其他合適方法。在一些實施例中，金屬層164可沉積於閘極優先製程或閘極後製製程(如置換閘極製程)中。在多種實施例中，金屬層164包含導電層如鎢、鈦、氮化鈦、鈦鋁、氮化鈦鋁、鉭、氮化鉭、氮化鎢、錸、銥、釕、鉬、鋁、銅、鈷、鈷矽、鎳、鎳矽、上述之組合、及/或其他合適組成。在一些例子中，金屬層164可 包含用於n型電晶體的第一金屬材料，以及用於p型電晶體的第二金屬材料。如此一來，鰭狀場效電晶體裝置150可包含雙重功函數金屬閘極設置。舉例來說，第一金屬材料(比如用於n型裝置者)可包含的金屬其功函數，與基板導帶的功函數實質上一致，或至少與鰭狀場效電晶體裝置150的通道區其導帶的功函數實質上一致。同樣地，第二金屬材料(如用於p型裝置者)可包含的金屬其功函數，與基板價帶的功函數實質上一致，或至少與鰭狀場效電晶體裝置150的通道區價帶的功函數實質上一致。如此一來，金屬層164可提供用於鰭狀場效電晶體裝置150(包含n型裝置與p型裝置)的閘極。在一些實施例中，金屬層164可改為或額外包含多晶矽層。在多種例子中，金屬層164的形成方法可採用物理氣相沉積、化學氣相沉積、電子束蒸鍍、及/或其他合適製程。在一些實施例中，側壁間隔物形成於閘極結構158的側壁上。側壁間隔物可包含介電材料，比如氧化矽、氮化矽、碳化矽、氮氧化矽、或上述之組合。
在多種例子中，大幅縮小的鰭狀場效電晶體亦面臨漏電流過多的問題，比如在一些例子中靠近鰭狀結構底部的位置。在一些例子中，靠近鰭狀結構底部的漏電流之靜電控制為一大挑戰，因為鰭狀結構的底部為施加電場的弱點。這種電場弱點在錐狀的鰭狀結構(比如鰭狀結構的頂部具有最窄的寬度，而鰭狀結構的底部具有較寬的寬度)會進一步惡化。為了減少這些漏電流，一些現有的方法可進行離子佈植製程，以在靠近鰭狀場效電晶體裝置的鰭狀結構底部處產生P-N二極體。一些例子在操作時，P-N二極體可能會反向偏置，因此可降低 鰭狀結構底部的漏電流。然而離子佈植可能會直接造成缺陷形成(如導入的雜質)，且影響的基板區域大於所需區域。如此一來，可能負面地影響鰭狀場效電晶體裝置效能。因此現有方法無法完全滿足所有方面。
本發明實施例比習知技術具有一些優點，但應理解其他實施例可具有不同優點，此處不必說明所有優點，且所有實施例不需具有特定優點。舉例來說，此處所述的實施例包含用於多閘極裝置(如鰭狀場效電晶體裝置)的二極體其形成方法與相關結構。在至少一些實施例中，二極體結構形成於個別鰭狀結構的底部，可有效降低以個別鰭狀結構製作的鰭狀場效電晶體裝置其漏電流。在一些例子中，此處所述的二極體結構可稱作「鰭狀物底部二極體」或「鰭狀物底部P-N二極體」。此外，與一些現有技術相比，此處所述的鰭狀物底部二極體的形成方法不需採用離子佈植製程(比如預佈植矽基板)，其可避免離子佈植製程的相關問題。在多種例子中，此處所述的鰭狀物底部二極體，亦可依基板上的每一鰭狀物之需求設計及/或調整。本發明實施例的額外細節將說明於下，且本發明實施例有利於本技術領域中具有通常知識者明白額外優點及/或其他優點。
第2圖係一些實施例中，形成鰭狀物底部二極體的方法200。在一些實施例中，方法200可用於製作半導體裝置結構300，其將搭配第3至12圖說明於下。第1圖中多閘極的鰭狀場效電晶體裝置150，亦可用於方法200與半導體裝置結構300。此外，第3至12圖係依據第2圖之方法200的一或多個步 驟，製作的例示性半導體裝置結構300其剖視圖。
應理解的是，方法200及/或製作半導體裝置結構300的部份，可為已知的互補式金氧半技術製程流程，因此僅簡述一些製程於此。此外，半導體裝置結構300可包含多種其他裝置與結構，比如額外的電晶體、雙極接面電晶體、電阻、電容、二極體、熔絲、或類似物，但已簡化說明以利理解本發明實施例的發明概念。此外，一些實施例中的半導體裝置結構300包含多個半導體裝置(如電晶體)，其可彼此內連線。
半導體裝置結構300可為製作積體電路或其部份時的中間裝置，其可包含靜態隨機存取記憶體及/或其他邏輯電路、被動構件(如電阻、電容、或電感)、或主動構件如p型通道場效電晶體、n型通道場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、其他記憶體、及/或上述之組合。此外，應注意方法200的製程步驟包含搭配第3至12圖之任何說明，其僅用於舉例而非侷限本發明至後述申請專利範圍未特別記載處。
方法200一開始的步驟202提供包含鰭狀結構的基板。如第3圖與步驟202的一實施例所示，提供半導體裝置結構300，其具有基板302並包含鰭狀結構304。在一些實施例中，基板302可包含矽基板。在一些例子中，基板302可與前述第1圖中的基板152實質上相同。在一些實施例中，鰭狀結構304的製作方法，可與前述第1圖中鰭狀單元154的製作方法實質上類似。舉例來說，一些實施例的磊晶層306(比如矽磊晶層或鍺磊晶層)可形成於基板302上，而蓋層308可形成於磊晶層306上。 之後可結合光微影製程與蝕刻製程，使基板302、磊晶層306、與蓋層308圖案化成鰭狀結構304與夾設於鰭狀結構304之間的凹陷305。舉例來說，多種實施例中的每一鰭狀結構304因此包含基板部份302A、磊晶層部份306A、與蓋層部份308A。在多種例子中，半導體裝置結構300的通道區(如鰭狀場效電晶體的通道區)可形成於磊晶層部份306A中。在一些實施例中，蓋層308與蓋層部份308A的厚度介於約100Å至500Å之間。在一些例子中，磊晶層306及磊晶層部份306A的厚度介於約300Å至1000Å之間。在多種例子中，基板部份302A的厚度介於約1微米至2微米之間。
接著進行方法200的步驟204，以沉積第一摻質層。如第3與4圖的例子所示，步驟204的一實施例沉積摻質層402於半導體裝置結構300上。在多種例子中，摻質層402可包含n型摻質層或p型摻質層，端視製作的半導體裝置結構300其型態與製作的鰭狀物底部二極體其型態而定。在一些實施例中，摻質層402可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、或硼磷矽酸鹽玻璃，且其沉積方法可為原子層沉積。在一些例子中，摻質層402的沉積方法可改為旋轉塗佈、化學氣相沉積、或另一合適方法。在一些實施例中，順應性地沉積摻質層402於每一鰭狀結構304上，包含順應性地沉積於凹陷305中的鰭狀結構304其側壁上。在一些實施例中，摻質層402的厚度可介於約5Å至20Å之間。
接著進行方法200的步驟206，以沉積第一氧化物層。如第4與5圖的例子所示，步驟206的一實施例沉積氧化物 層502於半導體裝置結構300上。在多種例子中，氧化物層502可包含沉積於半導體裝置結構300上(包含摻質層402上)與凹陷305中的低溫氧化物。在一些例子中，氧化物層502包含氧化矽層或其他合適的低溫氧化物。在一些實施例中，氧化物層502包含以低於300℃的溫度沉積的氧化物層。在一些例子中，氧化物層502包含以低於100℃的溫度沉積的氧化物層。在多種實施例中，在沉積氧化物層502時不會自摻質層402固相擴散摻質。在一些例子中，氧化物層502的沉積方法為原子層沉積製程。在一些其他實施例中，氧化物層502的沉積方法可為化學氣相沉積或另一合適製程。在一些例子中，在沉積氧化物層502之後，可進行化學機械研磨以移除多餘材料，並平坦化半導體裝置結構300的上表面。在一些實施例中，化學機械研磨製程可止於並露出鰭狀結構304其上表面。在多種例子中，化學機械研磨製程可(或可不)自鰭狀結構304的上表面移除摻質層402。
接著進行方法200的步驟208，以進行第一回蝕刻製程。如第5與6圖的例子所示，步驟208的一實施例進行回蝕刻製程，可移除氧化物層502的一部份，以露出鰭狀結構304其側壁的部份，即形成凹陷的氧化物層502A。在多種實施例中，回蝕刻製程用於露出蓋層部份308A、磊晶層部份306A、與基板部份302A的部份的側向表面，而摻質層402與凹陷的氧化物層502A仍覆蓋基板部份302A的另一部份302A’。在一些實施例中，步驟208的回蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些例子中，可控制凹陷深度(比如藉由控 制蝕刻時間)，使鰭狀結構304的露出部份具有所需高度H。
接著進行方法200的步驟210，以進行第一退火製程。如第6與7圖的例子所示，步驟210的一實施例可進行第一退火製程，其溫度介於約450℃至約900℃之間。如本技術領域已知，可依據多種製程條件及/或裝置需求採用其他退火溫度。舉例來說，第一退火製程可使摻質自摻質層402固相擴散。在一些實施例中，由於摻質層402覆蓋基板部份302A的部份302A’其側壁以及凹陷305的下表面，因此第一退火製程可使摻質自摻質層402擴散至基板部份302A的部份302A’中，並擴散至凹陷305其底部的摻質層402下之基板302的部份中。換言之，第一退火製程形成摻雜區702，如第7圖所示。在多種例子中，摻雜區702可包含n型區或p型區，端視用於摻質層402的材料而定。此外，應注意多種實施例中，基板部份302A的部份302A’包含於摻雜區702的部份中，其將形成二極體的n型區或p型區之一者。在一些實施例中，摻雜區702與基板部份302A的部份302A’的摻質濃度大於約1×1010原子/cm3至1×1020原子/cm3。
接著進行方法200的步驟212，以沉積第二摻質層。如第7與8圖的例子所示，步驟212的一實施例沉積摻質層802於半導體裝置結構300上。在多種例子中，摻質層802可包含n型摻質層或p型摻質層，端視製作的半導體裝置結構300以及鰭狀物底部二極體的型態而定。在一些實施例中，摻質層802可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、或硼磷矽酸鹽玻璃，且其沉積方法可為原子層沉積。在一些例子中，摻質層802的沉積方法可改用旋轉塗佈、化學氣相沉積、或另一合適方法。在 一些實施例中，摻質層802係順應性地沉積於每一鰭狀結構304上，比如順應性地沉積於凹陷305中的鰭狀結構304其側壁上以及凹陷的氧化物層502A上。在一些實施例中，摻質層802的厚度可介於約5Å至20Å之間。
接著進行方法200的步驟214，以沉積第二氧化物層。如第8與9圖的例子所示，步驟214的一實施例沉積氧化物層902於半導體裝置結構300上。在多種例子中，氧化物層902可包含沉積於半導體裝置結構300上的低溫氧化物，比如沉積於摻質層802上與凹陷305中。在一些例子中，氧化物層902包含氧化矽層或其他合適的低溫氧化物。在一些實施例中，氧化物層902包含以低於300℃的溫度沉積的氧化物層。在一些例子中，氧化物層902包含以低於100℃的溫度沉積的氧化物層。在多種實施例中，在沉積氧化物層902時，不會自摻質層802固相擴散摻質。在一些例子中，氧化物層902的沉積方法為原子層沉積。在一些其他實施例中，氧化物層902的沉積方法可為化學氣相沉積或另一合適製程。在一些例子中，在沉積氧化物層902之後，可進行化學機械研磨以移除多餘材料，並平坦化半導體裝置結構300的上表面。
接著進行方法200的步驟216，以進行第二回蝕刻製程。如第9與10圖的例子所示，步驟216的一實施例進行回蝕刻製程，可移除氧化物層902的一部份以露出鰭狀結構304其側壁的部份，即得凹陷的氧化物層902A。在多種實施例中，回蝕刻製程用於露出蓋層部份308A、磊晶層部份306A、與基板部份302A的部份，而摻質層802與凹陷的氧化物層902A仍覆蓋基 板部份302A的另一部份302A”。在一些其他實施例中，第二回蝕刻製程並未露出基板部份302A的部份。在一些實施例中，步驟216的回蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些例子中，可控制凹陷深度(比如藉由控制蝕刻時間)，使鰭狀結構304的露出部份具有所需高度H’。
接著進行方法200的步驟218，以進行第二退火製程。如第10與11圖的例子所示，步驟218的一實施例可進行第二退火製程，其溫度介於約450℃至900℃之間。在一些例子中，如本技術領域已知，可依據多種製程條件及/或裝置需求採用其他退火溫度。舉例來說，第二退火製程可使摻質自摻質層802固相擴散。在一些實施例中，由於摻質層802覆蓋基板部份302的部份302A”的側壁，第二退火製程將導致摻質自摻質層802擴散至基板部份302A的部份302A”。換言之，第二退火製程將形成摻雜區1102，如第11圖所示。在多種例子中，摻雜區1102可包含n型或p型的摻雜區，端視用於摻質層802的材料而定。此外，應注意多種實施例中，基板部份302A的部份302A”為摻雜區1102的部份，其將形成二極體的n型區或p型區之一者。在一些實施例中，摻雜區1102以及基板部份302A的部份302A”的摻質濃度大於約1×1010原子/cm3至1×1020原子/cm3。因此基板部份302A其摻雜的部份302A’形成二極體的n型區或p型區之一者，而基板部份302A其摻雜的部份302A”形成二極體的n型區或p型區的其他者，可有效地形成P-N二極體1104於每一鰭狀結構304的底部。
接著進行方法200的步驟220，以移除氧化物與摻 質層的剩餘部份。如第11與12圖的例子所示，步驟220的一實施例進行蝕刻製程以移除凹陷的氧化物層902A、摻質層802、凹陷的氧化物層502A、與摻質層402。因此步驟220的蝕刻製程露出鰭狀結構304的側壁。此外，一些實施例的步驟220其蝕刻製程露出每一鰭狀結構304之底部的P-N二極體1104其側壁，以及凹陷305之底部的基板302之摻雜區702。在多種實施例中，步驟220的蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些實施例中，在步驟220的蝕刻製程之後，可形成淺溝槽隔離結構使每一鰭狀結構304彼此電性隔離。
可對半導體裝置結構300進行後續製程，以形成本技術領域已知的多種結構與區域。舉例來說，後續製程可形成閘極堆疊(如高介電常數介電層與金屬閘極的堆疊)、側壁間隔物、源極/汲極結構(如磊晶成長的源極/汲極結構)、蝕刻停止層、層間介電層、接點開口、接點金屬、與多種接點/通孔/線路與多層內連線結構於基板302上(設置以連接多種結構以形成功能電路，且功能電路可包含一或多個鰭狀場效電晶體裝置)。在此例中，多層內連線可包含垂直內連線如通孔或接點，與水平內連線如金屬線路。多種內連線可採用多種導電材料如銅、鎢、及/或矽化物。在一例中，鑲嵌及/或雙鑲嵌製程可用於形成銅相關的多層內連線結構。此外，可在方法200之前、之中、與之後實施額外製程步驟，且方法200的多種實施例可置換或省略一些上述的製程步驟。
第13圖係一些實施例中，形成鰭狀物底部二極體的另一方法1300。在一些實施例中，方法1300可用於製作半導 體裝置結構1400，其將搭配第14至25圖說明於下。第1圖中多閘極的鰭狀場效電晶體裝置150，或第3圖中的半導體裝置結構300之上述一或多個實施例，亦可用於方法1300與半導體裝置結構1400。此外，第14至25圖係依據第13圖之方法1300的一或多個步驟，製作的例示性半導體裝置結構1400其剖視圖。
應理解的是，方法1300及/或製作半導體裝置結構1400的部份，可為已知的互補式金氧半技術製程流程，因此僅簡述一些製程於此。此外，方法1300與方法200實質上相同的部份，亦僅簡單說明。另一方面，半導體裝置結構1400可包含多種其他裝置與結構，比如額外的電晶體、雙極接面電晶體、電阻、電容、二極體、熔絲、或類似物，但已簡化說明以利理解本發明實施例的發明概念。此外，一些實施例中的半導體裝置結構1400包含多個半導體裝置(如電晶體)，其可彼此內連線。
半導體裝置結構1400可為製作積體電路或其部份時的中間裝置，其可包含靜態隨機存取記憶體及/或其他邏輯電路、被動構件(如電阻、電容、或電感)、或主動構件如p型通道場效電晶體、n型通道場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、其他記憶體、及/或上述之組合。此外，應注意方法1300的製程步驟包含搭配第14至25圖之任何說明，其僅用於舉例而非侷限本發明至後述申請專利範圍未特別記載處。
方法1300一開始的步驟1302提供包含鰭狀結構的基板。如第14圖與步驟1302的一實施例所示，提供半導體裝置結構1400，其具有基板1402並包含鰭狀結構1404。在一些實施 例中，基板1402可包含矽基板。在一些例子中，基板1402可與前述第1圖中的基板152實質上相同。在一些實施例中，鰭狀結構1404的製作方法，可與前述第1圖中鰭狀單元154的製作方法實質上類似。舉例來說，一些實施例的磊晶層1406(比如矽磊晶層或鍺磊晶層)可形成於基板1402上，而蓋層1408可形成於磊晶層1406上。之後可結合光微影製程與蝕刻製程，使基板1402、磊晶層1406、與蓋層1408圖案化成鰭狀結構1404與夾設於鰭狀結構1404之間的凹陷1405。舉例來說，多種實施例中的每一鰭狀結構1404因此包含基板部份1402A、磊晶層部份1406A、與蓋層部份1408A。在多種例子中，半導體裝置結構1400的通道區(如鰭狀場效電晶體的通道區)可形成於磊晶層部份1406A中。在一些實施例中，蓋層1408與蓋層部份1408A的厚度介於約100Å至500Å之間。在一些例子中，磊晶層1406及磊晶層部份1406A的厚度介於約300Å至1000Å之間。在多種例子中，基板部份1402A的厚度介於約1微米至2微米之間。
接著進行方法1300的步驟1304，以沉積第一摻質層。如第14與15圖的例子所示，步驟1304的一實施例沉積摻質層1502於半導體裝置結構1400上。在多種例子中，摻質層1502可包含n型摻質層或p型摻質層，端視製作的半導體裝置結構1400其型態與製作的鰭狀物底部二極體其型態而定。在一些實施例中，摻質層1502可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、或硼磷矽酸鹽玻璃，且其沉積方法可為原子層沉積。在一些例子中，摻質層1502的沉積方法可改為旋轉塗佈、化學氣相沉積、或另一合適方法。在一些實施例中，順應性地沉積摻質層1502 於每一鰭狀結構1404上，包含順應性地沉積於凹陷1405中的鰭狀結構1404其側壁上。在一些實施例中，摻質層1502的厚度可介於約5Å至20Å之間。
方法1300的步驟1306蝕刻第一摻質層的部份。如第15與16圖的例子所示，步驟1306的一實施例進行蝕刻製程1602以移除每一鰭狀結構1404的上表面與凹陷1405的下表面上的摻質層1502的部份，並保留鰭狀結構1404其側壁上的摻質層1502。在一些實施例中，蝕刻製程1602包含乾蝕刻製程。因此與方法200相較，方法1300可移除沿著凹陷1405的下表面之摻質層。如此一來，在後續退火製程時，凹陷1405其底部的基板1402的部份可維持實質上未摻雜(不因摻質層1502的固相擴散而摻雜)。
接著進行方法1300的步驟1308，以進行清潔製程。如第16與17圖所示，步驟1308的一實施例可進行清潔製程以清潔半導體裝置結構1400的露出表面，比如蓋層部份1408A的上表面，位於鰭狀結構1404的側壁上的摻質層1502其部份、與沿著凹陷1405之下表面的基板1402其露出部份。在一些實施例中，步驟1308的清潔製程可包含在標準清潔劑-1(SC-1)溶液、標準清潔劑-2(SC-2)溶液、氫氟酸溶液、去離子水、溶劑、或其他合適的清潔溶液中進行的濕式清潔。在一些實施例中，濕式清潔溶液可包含與摻質層1502反應的特定試劑。舉例來說，當摻質層1502包含原子層沉積的層狀物時，濕式清潔的特定試劑可與原子層沉積的前驅物或分解的原子層沉積的前驅物其露出的配位基反應。在至少一些實施例中，上述的一或多 種濕式清潔溶液如標準清潔劑-1溶液或氫氟酸溶液，可蝕刻或清潔磷矽酸鹽玻璃、硼矽酸鹽玻璃、或硼磷矽酸鹽玻璃的原子層沉積前驅物。
接著進行方法1300的步驟1310，以沉積第一氧化物層。如第17與18圖的例子所示，步驟1310的一實施例沉積氧化物層1802於半導體裝置結構1400上。在多種例子中，氧化物層1802可包含沉積於半導體裝置結構1400上與凹陷1405中的低溫氧化物。在一些例子中，氧化物層1802包含氧化矽層或其他合適的低溫氧化物。在一些實施例中，氧化物層1802包含以低於300℃的溫度沉積的氧化物層。在一些例子中，氧化物層1802包含以低於100℃的溫度沉積的氧化物層。在多種實施例中，在沉積氧化物層1802時不會自摻質層1502固相擴散摻質。在一些例子中，氧化物層1802的沉積方法為原子層沉積製程。在一些其他實施例中，氧化物層1802的沉積方法可為化學氣相沉積或另一合適製程。在一些例子中，在沉積氧化物層1802之後，可進行化學機械研磨以移除多餘材料，並平坦化半導體裝置結構1400的上表面。在一些實施例中，化學機械研磨製程可止於並露出含有蓋層部份1408A其上表面的鰭狀結構304其上表面。
接著進行方法1300的步驟1312，以進行第一回蝕刻製程。如第18與19圖的例子所示，步驟1312的一實施例進行回蝕刻製程，可移除氧化物層1802的一部份，以露出鰭狀結構1404其側壁的部份，即形成凹陷的氧化物層1802A。在多種實施例中，回蝕刻製程用於露出蓋層部份1408A、磊晶層部份 1406A、與基板部份1402A的側向表面，而摻質層1502與凹陷的氧化物層1802A仍覆蓋基板部份1402A的另一部份1402A’。在一些實施例中，步驟1312的回蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些例子中，可控制凹陷深度(比如藉由控制蝕刻時間)，使鰭狀結構1404的露出部份具有所需高度J。
接著進行方法1300的步驟1314，以進行第一退火製程。如第19與20圖的例子所示，步驟1314的一實施例可進行第一退火製程，其溫度介於約450℃至約900℃之間。舉例來說，第一退火製程可使摻質自摻質層1502固相擴散。在一些實施例中，由於摻質層1502覆蓋基板部份1402A的部份1402A’其側壁，因此第一退火製程可使摻質自摻質層1502擴散至基板部份1402A的部份1402A’中，而凹陷1405的底部之基板1402的部份維持實質上未摻雜(不因摻質層1502的固相擴散而摻雜)。換言之，第一退火製程形成摻雜區2002，如第20圖所示。在多種例子中，摻雜區2002可包含n型區或p型區，端視用於摻質層1502的材料而定。此外，應注意多種實施例中，基板部份1402A的部份1402A’為摻雜區2002的部份，其將形成二極體的n型區或p型區之一者。在一些實施例中，摻雜區2002與基板部份1402A的部份1402A’的摻質濃度大於約1×1010原子/cm3至1×1020原子/cm3。
接著進行方法1300的步驟1316，以沉積第二摻質層。如第20與21圖的例子所示，步驟1316的一實施例沉積摻質層2102於半導體裝置結構1400上。在多種例子中，摻質層2102 可包含n型摻質層或p型摻質層，端視製作的半導體裝置結構1400以及鰭狀物底部二極體的型態而定。在一些實施例中，摻質層2102可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、或硼磷矽酸鹽玻璃，且其沉積方法可為原子層沉積。在一些例子中，摻質層2102的沉積方法可改用旋轉塗佈、化學氣相沉積、或另一合適方法。在一些實施例中，摻質層2102係順應性地沉積於每一鰭狀結構1404上，比如順應性地沉積於凹陷1405中的鰭狀結構1404其側壁上以及凹陷的氧化物層1802A上。在一些實施例中，摻質層2102的厚度可介於約5Å至20Å之間。
接著進行方法1300的步驟1318，以沉積第二氧化物層。如第21與22圖的例子所示，步驟1318的一實施例沉積氧化物層2202於半導體裝置結構1400上。在多種例子中，氧化物層2202可包含沉積於半導體裝置結構1400上的低溫氧化物，比如沉積於摻質層2102上與凹陷1405中。在一些例子中，氧化物層2202包含氧化矽層或其他合適的低溫氧化物。在一些實施例中，氧化物層2202包含以低於300℃的溫度沉積的氧化物層。在一些例子中，氧化物層2202包含以低於100℃的溫度沉積的氧化物層。在多種實施例中，在沉積氧化物層2202時，不會自摻質層2102固相擴散摻質。在一些例子中，氧化物層2202的沉積方法為原子層沉積。在一些其他實施例中，氧化物層2202的沉積方法可為化學氣相沉積或另一合適製程。在一些例子中，在沉積氧化物層2202之後，可進行化學機械研磨以移除多餘材料，並平坦化半導體裝置結構1400的上表面。
接著進行方法1300的步驟1320，以進行第二回蝕 刻製程。如第22與23圖的例子所示，步驟1320的一實施例進行回蝕刻製程，可移除氧化物層2202的一部份以露出鰭狀結構1404其側壁的部份，即得凹陷的氧化物層2202A。在多種實施例中，回蝕刻製程用於露出蓋層部份1408A、磊晶層部份1406A、與基板部份1402A的部份，而摻質層2102與凹陷的氧化物層2202A仍覆蓋基板部份1402A的另一部份1402A”。在一些其他實施例中，第二回蝕刻製程並未露出基板部份1402A的部份。在一些實施例中，步驟1320的回蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些例子中，可控制凹陷深度(比如藉由控制蝕刻時間)，使鰭狀結構1404的露出部份具有所需高度J’。
接著進行方法1300的步驟1322，以進行第二退火製程。如第23與24圖的例子所示，步驟1322的一實施例可進行第二退火製程，其溫度介於約450℃至900℃之間。舉例來說，第二退火製程可使摻質自摻質層2102固相擴散。在一些實施例中，由於摻質層2102覆蓋基板部份1402的部份1402A”的側壁，第二退火製程將導致摻質自摻質層2102擴散至基板部份1402A的部份1402A”。換言之，第二退火製程將形成摻雜區2402，如第24圖所示。在多種例子中，摻雜區2402可包含n型或p型的摻雜區，端視用於摻質層2102的材料而定。此外，應注意多種實施例中，基板部份1402A的部份1402A”為摻雜區2402的部份，其將形成二極體的n型區或p型區之一者。在一些實施例中，摻雜區2402以及基板部份1402A的部份1402A”的摻質濃度大於約1×1010原子/cm3至1×1020原子/cm3。因此基板部份1402A其摻 雜的部份1402A’形成二極體的n型區或p型區之一者，而基板部份1402A其摻雜的部份1402A”形成二極體的n型區或p型區的其他者，可有效地形成P-N二極體2404於每一鰭狀結構1404的底部。
接著進行方法1300的步驟1324，以移除氧化物與摻質層的剩餘部份。如第24與25圖的例子所示，步驟1324的一實施例進行蝕刻製程以移除凹陷的氧化物層2202A、摻質層2102、凹陷的氧化物層1802A、與摻質層1502。如此一來，步驟1324的蝕刻製程露出鰭狀結構1404的側壁。此外，一些實施例中的步驟1324其蝕刻製程可露出每一鰭狀結構1404之底部的P-N二極體2404其側壁，以及凹陷1405之底部的基板1402其部份。在多種實施例中，步驟1324的蝕刻製程可包含乾蝕刻製程、濕蝕刻製程、或上述之組合。在一些實施例中，在步驟1324的蝕刻製程之後可形成淺溝槽隔離結構，使每一鰭狀結構1404彼此電性隔離。
可對半導體裝置結構1400進行後續製程，以形成本技術領域已知的多種結構與區域。舉例來說，後續製程可形成閘極堆疊(如高介電常數介電層與金屬閘極的堆疊)、側壁間隔物、源極/汲極結構(如磊晶成長的源極/汲極結構)、蝕刻停止層、層間介電層、接點開口、接點金屬、與多種接點/通孔/線路與多層內連線結構於基板1402上(設置以連接多種結構以形成功能電路，且功能電路可包含一或多個鰭狀場效電晶體裝置)。在此例中，多層內連線可包含垂直內連線如通孔或接點，與水平內連線如金屬線路。多種內連線可採用多種導電材料如 銅、鎢、及/或矽化物。在一例中，鑲嵌及/或雙鑲嵌製程可用於形成銅相關的多層內連線結構。此外，可在方法1300之前、之中、與之後實施額外製程步驟，且方法1300的多種實施例可置換或省略一些上述的製程步驟。
此處所述的多種實施例比現有技術具有多種優點。應理解此處不必說明所有優點，所有實施例不需具有特定優點，且其他實施例可具有不同優點。舉例來說，此處所述的實施例包含用於多閘極裝置(如鰭狀場效電晶體裝置)的鰭狀物底部二極體其形成方法與相關結構。在至少一些實施例中，二極體結構形成於個別鰭狀結構的底部，可有效降低以個別鰭狀結構製作的鰭狀場效電晶體裝置其漏電流。此外，與一些現有技術相比，此處所述的鰭狀物底部二極體的形成方法不需採用離子佈植製程(比如預佈植矽基板)，其可避免離子佈植製程的相關問題。在多種例子中，此處所述的鰭狀物底部二極體，亦可依基板上的每一鰭狀物之需求設計及/或調整。因此此處所述的多種實施例可提供更堅固的鰭狀場效電晶體裝置，其設計以減少積體電路裝置在大幅縮小時的至少一些相關問題。
因此本發明一實施例說明半導體裝置的製作方法，包括提供基板，且基板具有自基板延伸的多個鰭狀物，其中每一鰭狀物包括基板部份與基板部份上的磊晶層部份。在一些實施例中，形成第一摻質層於每一鰭狀物的基板部份之第一區的側壁上。在一些例子中，在形成第一摻質層之後進行第一退火製程，以形成第一二極體區於每一鰭狀物的基板部份之第一區中。在一些實施例中，形成第二摻質層於每一鰭狀物的基 板部份之第二區的側壁上。在一些例子中，在形成第二摻質層之後進行第二退火製程，以形成第二二極體區於每一鰭狀物的基板部份之第二區中。
在一些實施例中，上述方法中的每一鰭狀物包含基板部份、磊晶層部份於基板部份上、以及蓋層部份於磊晶層部份上。
在一些實施例中，上述方法更包括：形成第一摻質層於每一鰭狀物的基板部份的第一區其側壁上，以及形成第一摻質層於夾設在鰭狀物之間的多個凹陷的下表面上。
在一些實施例中，上述方法更包括：在形成第二摻質層之前，形成氧化物層於夾設在鰭狀物之間的凹陷中，其中氧化物層位於第一摻質層上。
在一些實施例中，上述方法更包括：在形成氧化物層之後蝕刻凹陷中的氧化物層，以露出每一鰭狀物的基板部份的第二區與磊晶層部份的多個側向表面；以及在蝕刻氧化物層之後，形成第二摻質層於每一鰭狀物的基板部份的第二區其露出的側向表面上。
在一些實施例中，上述方法更包括：在進行第二退火製程之前，形成氧化物層於夾設在鰭狀物之間的凹陷中，其中氧化物層位於第二摻質層上。
在一些實施例中，上述方法更包括：在形成氧化物層之後蝕刻凹陷中的氧化物層，以露出每一鰭狀物的基板部份的第三區與磊晶層部份的側向表面；以及在蝕刻氧化物層之後進行第二退火製程，以形成第二二極體區。
在一些實施例中，上述方法中的第一摻質層與第二摻質層包括磷矽酸鹽玻璃、硼矽酸鹽玻璃、或硼磷矽酸鹽玻璃。
在一些實施例中，上述方法中的第一摻質層與第二摻質層的沉積方法為原子層沉積。
在一些實施例中，上述方法中的第一二極體區的形成方法係由第一摻質層擴散第一摻質物種至每一鰭狀物的基板部份的第一區中，而第二二極體區的形成方法係由第二摻質層擴散第二摻質物種至每一鰭狀物的基板部份的第二區中。
在一些實施例中，上述方法中的每一鰭狀物的磊晶層部份包含鰭狀場效電晶體通道區。
在另一實施例中，半導體裝置的製作方法，包括：提供基板，且基板具有第一鰭狀結構、第二鰭狀結構、以及夾設於第一鰭狀結構與第二鰭狀結構之間的凹陷。在一些例子中，第一鰭狀結構與第二鰭狀結構各自包含第一區，與形成於第一區上的第二區。在多種例子中，順應性地形成第一摻質層於第一鰭狀結構上、第二鰭狀結構上、與夾設於第一鰭狀結構與第二鰭狀結構之間的凹陷的下表面上。在一些例子中，在形成第一摻質層之後形成第一氧化物層於凹陷中，並進行第一回蝕刻製程以露出第一鰭狀結構與第二鰭狀結構的第二區的側壁，並露出第一鰭狀結構與第二鰭狀結構的第一區的第一部份，其中第一摻質層保留於第一鰭狀結構與第二鰭狀結構的第一區的第二部份的側壁上。在一些實施例中，在進行第一回蝕刻製程之後進行第一退火製程，使第一摻質物種自第一摻質層 擴散至第一區的第二部份，其中第一區的第二部份定義第一二極體區。
在一些實施例中，上述方法更包括：在形成第一氧化物層之前，自第一鰭狀結構與第二鰭狀結構的上表面與凹陷的下表面移除第一摻質層；以及在自第一鰭狀結構與第二鰭狀結構的上表面與凹陷的下表面移除第一摻質層之後，形成第一氧化物層於凹陷中。
在一些實施例中，上述方法更包括：在進行第一退火製程之後，順應性地形成第二摻質層於第一鰭狀結構與第二鰭狀結構上；以及在形成第二摻質層之後，形成第二氧化物層於凹陷中並進行第二回蝕刻製程，以露出第一鰭狀結構與第二鰭狀結構的第二區的側壁，並露出第一鰭狀結構與該第二鰭狀結構的第一區的第三部份，其中第二摻質層保留於第一鰭狀結構與第二鰭狀結構的第一區的第一部份的側壁上；以及在進行第二回蝕刻製程之後進行第二退火製程，使第二摻質物種自第二摻質層擴散至第一區的第一部份，其中第一區的第一部份定義第二二極體區。
在一些實施例中，上述方法更包括：在自第一鰭狀結構與第二鰭狀結構的上表面與凹陷的下表面移除第一摻質層之後，以及在形成第一氧化物層於凹陷中之前，清潔半導體裝置的露出表面。
在一些實施例中，上述方法更包括：在進行第二退火製程之後，移除第一摻雜層、第二摻雜層、第一氧化物層、與第二氧化物層的保留部份。
在一些實施例中，上述方法中的第一摻質層與第二摻質層包含原子層沉積製程所沉積的磷矽酸鹽玻璃、硼矽酸鹽玻璃、或硼磷矽酸鹽玻璃。
在一些實施例中，上述方法中的第一退火製程與第二退火製程的溫度介於約450℃至900℃之間。
在又一實施例中，半導體裝置包括基板，其具有自基板延伸的第一鰭狀物與第二鰭狀物，其中第一鰭狀物與第二鰭狀物各自包含基板部份，與基板部份上的磊晶層部份。在一些例子中，半導體裝置亦包含凹陷夾設於第一鰭狀物與第二鰭狀物之間，以及P-N二極體形成於第一鰭狀物與第二鰭狀物的基板部份中。
在一些實施例中，P-N二極體包括第一摻質物種於第一鰭狀物與第二鰭狀物的基板部份的第一區中，P-N二極體包括第二摻質物種於第一鰭狀物與第二鰭狀物的基板部份的第二區中，且基板部份的第一區與第二區彼此相鄰。在一些例子中，夾設於第一鰭狀物與第二鰭狀物之間的基板的一部份，實質上未摻雜第一摻質物種與第二摻質物種。
在一些實施例中，上述半導體裝置更包括蓋層部份形成於第一鰭狀結構的磊晶層部份與第二鰭狀結構的磊晶層部份上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常 知識者亦應理解，這些等效置換並未脫離本發明實施例的精神與範疇，並可在未脫離本發明實施例的精神與範疇的前提下進行改變、替換、或更動。
300‧‧‧半導體裝置結構
302‧‧‧基板
304‧‧‧鰭狀結構
305‧‧‧凹陷
702‧‧‧摻雜區
1104‧‧‧P-N二極體

Claims (13)

  1. 一種半導體裝置的製作方法，包括：提供一基板，且該基板具有自該基板延伸的多個鰭狀物，其中每一該些鰭狀物包括一基板部份與該基板部份上的一磊晶層部份；形成一第一摻質層於每一該些鰭狀物的該基板部份之一第一區的側壁上；在形成該第一摻質層之後進行一第一退火製程，以形成一第一二極體區於每一該些鰭狀物的該基板部份之該第一區中；形成一第二摻質層於每一該些鰭狀物的該基板部份之一第二區的側壁上；以及在形成該第二摻質層之後進行一第二退火製程，以形成一第二二極體區於每一該些鰭狀物的該基板部份之該第二區中。
  2. 如申請專利範圍第1項所述之半導體裝置的製作方法，其中每一該些鰭狀物包含該基板部份、該磊晶層部份於該基板部份上、以及一蓋層部份於該磊晶層部份上。
  3. 如申請專利範圍第1或2項所述之半導體裝置的製作方法，更包括：形成該第一摻質層於每一該些鰭狀物的該基板部份的該第一區其側壁上，以及形成該第一摻質層於夾設在該些鰭狀物之間的多個凹陷的下表面上。
  4. 如申請專利範圍第1或2項所述之半導體裝置的製作方法， 更包括：在形成該第二摻質層之前，形成一氧化物層於夾設在該些鰭狀物之間的凹陷中，其中該氧化物層位於該第一摻質層上。
  5. 如申請專利範圍第4項所述之半導體裝置的製作方法，更包括：在形成該氧化物層之後蝕刻該些凹陷中的該氧化物層，以露出每一該些鰭狀物的該基板部份的該第二區與該磊晶層部份的多個側向表面；以及在蝕刻該氧化物層之後，形成該第二摻質層於每一該些鰭狀物的該基板部份的該第二區其露出的該些側向表面上。
  6. 如申請專利範圍第1或2項所述之半導體裝置的製作方法，更包括：在進行該第二退火製程之前，形成一氧化物層於夾設在該些鰭狀物之間的該些凹陷中，其中該氧化物層位於該第二摻質層上。
  7. 如申請專利範圍第6項所述之半導體裝置的製作方法，更包括：在形成該氧化物層之後蝕刻該些凹陷中的該氧化物層，以露出每一該些鰭狀物的該基板部份的一第三區與該磊晶層部份的側向表面；以及在蝕刻該氧化物層之後進行一第二退火製程，以形成該第二二極體區。
  8. 一種半導體裝置的製作方法，包括： 提供一基板，且該基板具有一第一鰭狀結構、一第二鰭狀結構、以及夾設於該第一鰭狀結構與該第二鰭狀結構之間的一凹陷，其中該第一鰭狀結構與該第二鰭狀結構各自包含一第一區，與形成於該第一區上的一第二區；順應性地形成一第一摻質層於該第一鰭狀結構上、該第二鰭狀結構上、與夾設於該第一鰭狀結構與該第二鰭狀結構之間的該凹陷的下表面上；在形成該第一摻質層之後形成一第一氧化物層於該凹陷中，並進行一第一回蝕刻製程以露出該第一鰭狀結構與該第二鰭狀結構的該第二區的側壁，並露出該第一鰭狀結構與該第二鰭狀結構的該第一區的一第一部份，其中該第一摻質層保留於該第一鰭狀結構與該第二鰭狀結構的該第一區的一第二部份的側壁上；以及在進行該第一回蝕刻製程之後進行一第一退火製程，使一第一摻質物種自該第一摻質層擴散至該第一區的該第二部份，其中該第一區的該第二部份定義一第一二極體區。
  9. 如申請專利範圍第8項所述之半導體裝置的製作方法，更包括：在形成該第一氧化物層之前，自該第一鰭狀結構與該第二鰭狀結構的上表面與該凹陷的下表面移除該第一摻質層；以及在自該第一鰭狀結構與該第二鰭狀結構的上表面與該凹陷的下表面移除該第一摻質層之後，形成該第一氧化物層於該凹陷中。
  10. 如申請專利範圍第8或9項所述之半導體裝置的製作方法，更包括：在進行該第一退火製程之後，順應性地形成一第二摻質層於該第一鰭狀結構與該第二鰭狀結構上；在形成該第二摻質層之後，形成一第二氧化物層於該凹陷中並進行一第二回蝕刻製程，以露出該第一鰭狀結構與該第二鰭狀結構的該第二區的側壁，並露出該第一鰭狀結構與該第二鰭狀結構的該第一區的一第三部份，其中該第二摻質層保留於該第一鰭狀結構與該第二鰭狀結構的該第一區的該第一部份的側壁上；以及在進行該第二回蝕刻製程之後進行一第二退火製程，使一第二摻質物種自該第二摻質層擴散至該第一區的該第一部份，其中該第一區的該第一部份定義一第二二極體區。
  11. 如申請專利範圍第10項所述之半導體裝置的製作方法，更包括：在進行該第二退火製程之後，移除該第一摻雜層、該第二摻雜層、該第一氧化物層、與該第二氧化物層的保留部份。
  12. 一種半導體裝置，包括：一基板，具有自該基板延伸的一第一鰭狀物與一第二鰭狀物，其中該第一鰭狀物與該第二鰭狀物各自包含一基板部份，與該基板部份上的一磊晶層部份；以及一P-N二極體，形成於該第一鰭狀物與該第二鰭狀物的該基板部份中；其中該P-N二極體包括一第一摻質物種於該第一鰭狀物與 該第二鰭狀物的該基板部份的一第一區中，其中該P-N二極體包括一第二摻質物種於該第一鰭狀物與該第二鰭狀物的該基板部份的一第二區中，且其中該基板部份的該第一區與該第二區彼此相鄰；其中夾設於該第一鰭狀物與該第二鰭狀物之間的該基板的一部份包括一摻雜區。
  13. 如申請專利範圍第12項所述之半導體裝置，更包括一蓋層部份形成於該第一鰭狀結構的該磊晶層部份與該第二鰭狀結構的該磊晶層部份上。
TW107127431A 2017-11-30 2018-08-07 半導體裝置與其製作方法 TWI682439B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592821P 2017-11-30 2017-11-30
US62/592,821 2017-11-30
US15/885,114 2018-01-31
US15/885,114 US10276692B1 (en) 2017-11-30 2018-01-31 Fin diode structure and methods thereof

Publications (2)

Publication Number Publication Date
TW201926420A TW201926420A (zh) 2019-07-01
TWI682439B true TWI682439B (zh) 2020-01-11

Family

ID=66248377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127431A TWI682439B (zh) 2017-11-30 2018-08-07 半導體裝置與其製作方法

Country Status (5)

Country Link
US (2) US10276692B1 (zh)
KR (1) KR102098841B1 (zh)
CN (2) CN113745160B (zh)
DE (1) DE102018103989B4 (zh)
TW (1) TWI682439B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9805935B2 (en) 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US11652107B2 (en) * 2019-06-20 2023-05-16 Intel Corporation Substrate-less FinFET diode architectures with backside metal contact and subfin regions
US11177259B2 (en) * 2019-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-threshold gate structure with doped gate dielectric layer
US11056396B1 (en) 2019-12-27 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around devices having gate dielectric layers of varying thicknesses and method of forming the same
US11637099B2 (en) 2020-06-15 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Forming ESD devices using multi-gate compatible processes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124863A1 (en) * 2012-11-07 2014-05-08 International Business Machines Corporation Method and structure for forming a localized soi finfet
WO2017052601A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for controlling transistor sub-fin leakage
US9716086B1 (en) * 2016-06-16 2017-07-25 International Business Machines Corporation Method and structure for forming buried ESD with FinFETs

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1009030A (en) 1911-02-06 1911-11-14 Edward P Frederick Rope.
US8785286B2 (en) 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
US8643108B2 (en) * 2011-08-19 2014-02-04 Altera Corporation Buffered finFET device
US8796124B2 (en) * 2011-10-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Doping method in 3D semiconductor device
US9147753B2 (en) 2012-11-21 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having uniform doping profile and method of forming the same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8975125B2 (en) * 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
US9093565B2 (en) * 2013-07-15 2015-07-28 United Microelectronics Corp. Fin diode structure
CN104347729B (zh) * 2013-07-24 2018-09-04 联华电子股份有限公司 鳍式二极管结构
US10090304B2 (en) * 2013-09-25 2018-10-02 Intel Corporation Isolation well doping with solid-state diffusion sources for FinFET architectures
US9184089B2 (en) 2013-10-04 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming a trench structure
US9478659B2 (en) 2013-10-23 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having doped region and method of forming the same
US9362404B2 (en) 2014-02-21 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Doping for FinFET
US9583342B2 (en) 2014-07-24 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
US9583490B2 (en) 2015-01-20 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Inverters and manufacturing methods thereof
US9425317B1 (en) 2015-02-26 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure with Ge-doped inter-layer dielectric (ILD) structure
US9450078B1 (en) 2015-04-03 2016-09-20 Advanced Ion Beam Technology, Inc. Forming punch-through stopper regions in finFET devices
CN106486374B (zh) * 2015-08-28 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9847388B2 (en) 2015-09-01 2017-12-19 International Business Machines Corporation High thermal budget compatible punch through stop integration using doped glass
DE102016113819B4 (de) 2015-10-28 2023-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Herstellung eines Halbleiter-Bauelements
WO2017078676A1 (en) 2015-11-02 2017-05-11 Intel IP Corporation Transient triggered finfet silicon controlled rectifier for electrostatic discharge protection
US9520392B1 (en) * 2015-11-30 2016-12-13 International Business Machines Corporation Semiconductor device including finFET and fin varactor
CN106847697B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106856190B (zh) * 2015-12-09 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124863A1 (en) * 2012-11-07 2014-05-08 International Business Machines Corporation Method and structure for forming a localized soi finfet
WO2017052601A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Techniques for controlling transistor sub-fin leakage
US9716086B1 (en) * 2016-06-16 2017-07-25 International Business Machines Corporation Method and structure for forming buried ESD with FinFETs

Also Published As

Publication number Publication date
DE102018103989A1 (de) 2019-06-06
KR102098841B1 (ko) 2020-04-09
TW201926420A (zh) 2019-07-01
US10910483B2 (en) 2021-02-02
CN113745160A (zh) 2021-12-03
KR20190064382A (ko) 2019-06-10
CN113745160B (zh) 2025-11-07
CN109860114B (zh) 2021-09-24
DE102018103989B4 (de) 2022-10-06
CN109860114A (zh) 2019-06-07
US20190252528A1 (en) 2019-08-15
US10276692B1 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US20250105054A1 (en) Semiconductor structure with air gap and method sealing the air gap
CN106098557B (zh) 半导体结构及其形成方法
TWI596675B (zh) 在氧化物基板上的ＦｉｎＦＥＴ溝道以及相關方法
TWI682439B (zh) 半導體裝置與其製作方法
KR20200026732A (ko) 메탈 게이트 구조물 절단 프로세스
TW201724278A (zh) 多閘極元件
TW202002004A (zh) 半導體結構的製造方法
TWI790157B (zh) 接點插塞
TWI768834B (zh) 半導體裝置及其製造方法
KR20150016169A (ko) 반도체 디바이스 및 그 제조 방법
TW201606991A (zh) 半導體裝置及其製造方法及積體電路裝置
TW201616641A (zh) 半導體裝置及其製造方法
TWI701724B (zh) 半導體裝置與其製作方法
TW202017104A (zh) 半導體裝置的形成方法
TW202032634A (zh) 半導體裝置的製作方法
CN110660736A (zh) 制作半导体装置的方法
TW202013522A (zh) 多閘極半導體裝置的製作方法
TW201913881A (zh) 閘極介電材料的形成方法
CN102738246A (zh) 具有金属栅电极的肖特基二极管及其形成方法
TW202008445A (zh) 半導體裝置的形成方法
TW202105735A (zh) 半導體裝置
TWI873504B (zh) 半導體裝置及其製造方法
TWI807762B (zh) 半導體裝置的製作方法
TWI865730B (zh) 半導體裝置與其製作方法
TW202015175A (zh) 製作半導體裝置的方法