[go: up one dir, main page]

TWI792269B - 半導體裝置與其製作方法 - Google Patents

半導體裝置與其製作方法 Download PDF

Info

Publication number
TWI792269B
TWI792269B TW110113734A TW110113734A TWI792269B TW I792269 B TWI792269 B TW I792269B TW 110113734 A TW110113734 A TW 110113734A TW 110113734 A TW110113734 A TW 110113734A TW I792269 B TWI792269 B TW I792269B
Authority
TW
Taiwan
Prior art keywords
gate
layer
fin
semiconductor
dummy
Prior art date
Application number
TW110113734A
Other languages
English (en)
Other versions
TW202141642A (zh
Inventor
林士堯
林志翰
張書維
蔡雅怡
楊宜偉
古淑瑗
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/166,558 external-priority patent/US12107013B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202141642A publication Critical patent/TW202141642A/zh
Application granted granted Critical
Publication of TWI792269B publication Critical patent/TWI792269B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

半導體裝置包括第一半導體鰭狀物沿著第一方向延伸。半導體裝置包括第二半導體鰭狀物亦沿著第一方向延伸。半導體裝置包括介電結構位於第一半導體鰭狀物與第二半導體鰭狀物之間。半導體裝置包括閘極隔離結構，垂直地位於介電結構上。半導體裝置包括金屬閘極層沿著第二方向延伸，且第二方向垂直於第一方向，其中金屬閘極層包括越過第一半導體鰭狀物的第一部分，與越過第二半導體鰭狀物的第二部分。閘極隔離結構使金屬閘極層的第一部分與第二部分彼此分開，並包括底部延伸至介電結構中。

Description

半導體裝置與其製作方法
本發明實施例一般關於半導體裝置，更特別關於製造非平面電晶體裝置的方法。
由於多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度改善，半導體產業已經歷快速成長。積體密度中最主要的改善來自為重複縮小最小結構尺寸，以將更多構件整合至給定面積中。
本發明一實施例揭露半導體裝置。半導體裝置包括第一半導體鰭狀物，沿著第一方向延伸。半導體裝置包括第二半導體鰭狀物，亦沿著第一方向延伸。半導體裝置包括介電結構，位於第一半導體鰭狀物與第二半導體鰭狀物之間。半導體裝置包括閘極隔離結構，垂直地位於介電結構上。半導體裝置包括金屬閘極層，沿著第二方向延伸，且第二方向垂直於第一方向，其中金屬閘極層包括越過第一半導體鰭狀物的第一部分，與越過第二半導體鰭狀物的第二部分。閘極隔離結構使金屬閘極層的第一部分與第二部分彼此分開，並包括底部延伸至介電結構中。
本發明另一實施例揭露半導體裝置。半導體裝置包括第一電晶體，形成於基板上並包括：第一導體通道；以及金屬閘極層的第一部分，位於第一導體通道上。半導體裝置包括第二電晶體，形成於基板上並包括：第二導體通道；以及金屬閘極層的第二部分，位於第二導體通道上。半導體裝置包括介電結構，位於第一導體通道與第二導體通道之間。半導體裝置包括閘極隔離結構，垂直地位於介電結構上。閘極隔離結構使金屬閘極層的第一部分與第二部分彼此隔離，且閘極隔離結構的下表面垂直地低於介電結構的上表面。
本發明又一實施例揭露半導體裝置的製作方法。方法包括形成沿著橫向方向延伸的第一半導體鰭狀物與第二半導體鰭狀物於基板上。第一半導體鰭狀物與第二半導體鰭狀物彼此隔有介電結構。方法包括形成閘極隔離結構以垂直地位於介電結構上。閘極隔離結構分隔金屬閘極層的第一部分與第二部分，其中金屬閘極層的第一部分位於第一半導體鰭狀物上，金屬閘極層的第二部分位於第二半導體鰭狀物上，且閘極隔離結構包括底部延伸至介電結構中。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
應理解的是，下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90º或其他角度，因此方向性用語僅用以說明圖示中的方向。
本發明實施例關於形成鰭狀場效電晶體裝置的方法，更特別關於形成鰭狀場效電晶體的置換閘極。在一些實施例中，形成虛置閘極結構於數個鰭狀物上。鰭狀物可包含一或多個主動鰭狀物與一或多個虛置鰭狀物。此處的用語「主動鰭狀物」指的是在適當地設置與供電至完成的半導體裝置(如下述的鰭狀場效電晶體裝置300)時，可作為主動通道以電性導通電流於裝置中的鰭狀物。用語「虛置鰭狀物」指的是不作為主動通道以電性導通電流於完成的半導體裝置(如下述的鰭狀場效電晶體裝置300)中的鰭狀物。接著形成閘極間隔物於虛置閘極結構周圍。在形成層間介電層於閘極間隔物周圍以覆蓋每一主動鰭狀物所用的個別源極/汲極區之後，可移除兩個相鄰的主動鰭狀物之間的隔離區或至少一虛置鰭狀物上的虛置閘極結構的一部分。除了移除虛置閘極結構的部分之外，可移除至少一虛置鰭狀物或隔離區的上側部分。接著虛置閘極結構的移除部分與虛置鰭狀物或隔離區的移除的上側部分可置換成閘極隔離結構。接著將虛置閘極結構的其餘部分置換成主動閘極結構，其可包含一或多個金屬閘極層。
以上述方法形成金屬閘極層於多個鰭狀物上，可在進階製程節點中減少閘極漏電流。閘極隔離結構形成於虛置鰭狀物上以中斷、切開、或分開金屬閘極層。形成閘極隔離結構以切割金屬閘極層的方法，可讓金屬閘極層的不同部分電性耦接至個別的主動鰭狀物。換言之，需要使金屬閘極層的不同部分彼此電性隔離。
然而現有技術形成的閘極隔離結構，可能無法完全分開金屬閘極層的不同部分，其會誘發短路於金屬閘極層的不同部分之間。舉例來說，現有的技術通常在露出虛置鰭狀物或隔離區時停止虛置閘極結構的移除製程，其中虛置鰭狀物與隔離區作為蝕刻停止層。由於製程變化(其中一些虛置鰭狀物的高度較低，而一些其他虛置鰭狀物的高度較高)，移除製程之後應移除的虛置閘極結構的一部分可能仍保留於較短的虛置鰭狀物上。虛置閘極結構的這些保留部分有時可視作殘留的虛置閘極結構。在置換主動閘極結構時，可能將殘留的虛置閘極結構置換為導電材料(如主動閘極結構的金屬閘極層)，這會使應該彼此電性隔離的金屬閘極層的不同部分短接。如此一來，會誘發不想要的閘極漏電流。
之後進一步移除露出的虛置鰭狀物或隔離區，即使發生上述的製程變化，仍可確保無虛置閘極結構的部分殘留於虛置鰭狀物或隔離區上。可形成閘極隔離結構於虛置鰭狀物或隔離區上。如此一來，將虛置閘極結構置換為主動閘極結構之後，主動閘極結構的金屬閘極層可包含隔有閘極隔離結構的兩部分，其彼此電性隔離。此方式可避免不想要的閘極漏電流。此外，調整虛置鰭狀物/隔離區與虛置閘極結構之間的蝕刻選擇性，有利於限制橫向蝕刻量，以避免影響(如減少)金屬閘極層的每一不同部分的關鍵尺寸。
圖1顯示多種實施例中，鰭狀場效電晶體裝置100的透視圖。鰭狀場效電晶體裝置100包括基板102與凸起高於基板102的鰭狀物104。隔離區106形成於鰭狀物104的兩側上，而鰭狀物104凸起高於隔離區106。閘極介電層108沿著鰭狀物104的側壁與上表面，且閘極110位於閘極介電層108上。源極區112S與汲極區112D自鰭狀物104延伸或位於鰭狀物104中，並位於閘極介電層108與閘極110的兩側上。圖1顯示後續圖式中的參考剖面。舉例來說，剖面B-B沿著鰭狀場效電晶體裝置100的閘極縱軸延伸。剖面A-A垂直於剖面B-B並沿著鰭狀物104的縱軸，且其方向為源極區112S與汲極區112D之間的電流方向。後續圖式將依據這些參考剖面以求圖式清楚。
圖2係本發明一或多個實施例中，製造非平面電晶體裝置的方法200之流程圖。舉例來說，方法200的至少一些步驟可用於形成鰭狀場效電晶體裝置(如鰭狀場效電晶體裝置100)、奈米片電晶體裝置、奈米線電晶體裝置、垂直電晶體裝置、全繞式閘極電晶體裝置、或類似物。值得注意的是，方法200僅為舉例而非侷限本發明實施例。綜上所述，應理解可在圖2的方法200之前、之中、與之後提供額外步驟，且一些步驟僅簡述於此。在一些實施例中，方法200的步驟分別關於圖3、4、5、6、7、8、9、10、11、12、13、14A、14B、14C、14D、14E、14F、15A、15B、15C、15D、16、17、18、19、及20所示的鰭狀場效電晶體裝置在多種製作階段的剖視圖，如下詳述。
簡而言之，方法200一開始的步驟202提供基板。方法200的步驟204接著形成一或多個主動鰭狀物。方法200的步驟206接著形成一或多個虛置鰭狀物。方法200的步驟208接著形成隔離區。方法200的步驟210接著形成虛置閘極結構於鰭狀物上。虛置閘極結構可包含虛置閘極介電層，與位於虛置閘極介電層上的虛置閘極。方法200的步驟212接著形成閘極間隔物。閘極間隔物沿著虛置閘極結構的側壁延伸。方法200的步驟214接著成長源極/汲極區。方法200的步驟216接著形成層間介電層。方法200的步驟218接著切割虛置閘極結構，其延伸到至少一虛置鰭狀物中。方法200的步驟220接著形成閘極隔離結構。方法200的步驟222接著將虛置閘極結構置換成主動閘極結構。
如上所述，圖3至20各自顯示鰭狀場效電晶體裝置300的一部分在圖2的方法200之多種製作階段的剖視圖。鰭狀場效電晶體裝置300與圖1所示的鰭狀場效電晶體裝置100類似，差別在於多個鰭狀物。舉例來說，圖3至10、14A至14F、16、及20係鰭狀場效電晶體裝置300沿著圖1所示的剖面B-B之剖視圖，圖11至13係鰭狀場效電晶體裝置300沿著圖1所示的剖面A-A的剖視圖，且圖15A至15D與圖17至19係鰭狀場效電晶體裝置300沿著平行於剖面B-B的方向之剖視圖。雖然圖3至20顯示鰭狀場效電晶體裝置300，但應理解鰭狀場效電晶體裝置300可包含多種其他裝置如電感、熔絲、電容器、線圈、類似物，其未圖示於圖3至20以求圖式清楚。
圖3為對應圖2的步驟202之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括半導體基板302。圖3的剖視圖沿著鰭狀場效電晶體裝置300的主動閘極結構/虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
基板302可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p形或n型摻質)或未摻雜。基板302可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包括半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板如矽基板或玻璃基板上。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板302的半導體材料可包含矽、鍺、半導體化合物(含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
圖4為對應圖2的步驟204之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括半導體鰭狀物404A及404B。圖4的剖視圖沿著鰭狀場效電晶體裝置300的主動/虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
半導體鰭狀物404A及404B可各自設置為主動鰭狀物，其可作為完成的鰭狀場效電晶體中的主動(如電性功能)鰭狀物或通道。半導體鰭狀物404A及404B之後有時可視作主動鰭狀物。雖然圖式中顯示兩個半導體鰭狀物，但應理解鰭狀場效電晶體裝置300可包含任何數目的半導體鰭狀物，此亦屬於本發明實施例的範疇。
半導體鰭狀物404A及404B的形成方法可為採用光微影與蝕刻技術圖案化基板302。舉例來說，可形成遮罩層如墊氧化物層406與上方的墊氮化物層408於基板302上。墊氧化物層406可為含氧化矽的薄膜，其形成方法可採用熱氧化製程。墊氧化物層406可作為基板302與上方的墊氮化物層408之間的黏著層。在一些實施例中，墊氮化物層408的組成為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。雖然圖式中的墊氮化物層408為單層，但其可為多層結構(如氮化矽層與其上的氧化矽層)。舉例來說，墊氮化物層408的形成方法可採用低壓化學氣相沉積或輔助化學氣相沉積。
遮罩層的圖案化方法可採用光微影技術。一般而言，光微影技術沉積光阻材料(未圖示)、照射(曝光)光阻材料、與顯影光阻材料，以移除光阻材料的部分。保留的光阻材料可保護下方材料(如此例的遮罩層)免於後續製程步驟如蝕刻的影響。舉例來說，光阻材料用於圖案化墊氧化物層406與墊氮化物層408，以形成圖案化遮罩410，如圖4所示。
接著採用圖案化遮罩410以圖案化基板302的露出部分，可形成溝槽411 (或開口)，進而定義主動鰭狀物如半導體鰭狀物404A及404B於相鄰的溝槽411之間，如圖4所示。形成多個鰭狀物時，溝槽可位於任何相鄰的鰭狀物之間。在一些實施例中，主動鰭狀物如半導體鰭狀物404A及404B的形成方法為蝕刻溝槽於基板302中，其可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，溝槽411可為彼此平行的帶狀(在上視圖中)，且彼此緊密排列。在一些實施例中，溝槽411可連續地圍繞主動鰭狀物如半導體鰭狀物404A及404B。
主動鰭狀物如半導體鰭狀物404A及404B的圖案化方法可為任何合適方法。舉例來說，主動鰭狀物如半導體鰭狀物404A及404B的圖案化方法可採用一或多道光微影製程，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程，沿著圖案化犧牲層的側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化鰭狀物。
圖3及4所示的一實施例中，形成主動鰭狀物如半導體鰭狀物404A及404B，但以多種不同製程形成鰭狀物。舉例來說，可將基板302的頂部置換成合適材料，比如適用於半導體裝置的預定形態(如n型或p型)的磊晶材料。之後可圖案化具有磊晶材料於頂部的基板302，以形成含有磊晶材料的主動鰭狀物如半導體鰭狀物404A及404B。
在另一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可磊晶成長同質磊晶結構於溝槽中、以及可使介電層凹陷使同質磊晶結構自介電層凸起以形成一或多個鰭狀物。
在又一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可採用不同於基板的材料以磊晶成長異質磊晶結構於溝槽中、以及可使介電層凹陷使異質磊晶結構自介電層凸起以形成一或多個鰭狀物。
在成長磊晶材料或磊晶結構(如異質磊晶結構或同質磊晶結構)的實施例中，可在成長時原位摻雜成長的材料或結構，因此可省略之前與之後的佈植，但原位摻雜與佈植摻雜可搭配使用。此外，磊晶成長於n型金氧半區中的材料與p型金氧半區中的材料不同可具有優點。在多種實施例中，主動鰭狀物如半導體鰭狀物404A及404B可包括矽鍺(Six Ge1-x ，其中x可介於0至1之間)、碳化矽、純矽、純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物的可行材料包含但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
圖5為對應圖2的步驟206之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括虛置通道層500，而圖6為鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括虛置鰭狀物600。圖5及6的剖視圖各自沿著鰭狀場效電晶體裝置300的主動/虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
如圖5所示，虛置通道層500可包含介電材料以形成一或多個虛置鰭狀物。舉例來說，介電材料可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述上之組合。在另一例中，介電材料可包含IV族為主的氧化物或IV族為主的氮化物，比如氮化鉭、氧化鉭、氧化鉿、或上述之組合。舉例來說，虛置通道層500的形成方法可為低壓化學氣相沉積或電漿輔助化學氣相沉積。
一旦沉積虛置通道層500以覆蓋主動鰭狀物如半導體鰭狀物404A及404B，即可形成一或多個虛置鰭狀物600於主動鰭狀物如半導體鰭狀物404A及404B之間。以圖6為例，形成虛置鰭狀物600於主動鰭狀物如半導體鰭狀物404A及404B之間。虛置鰭狀物600的形成方法，可採用光微影與蝕刻技術以圖案化虛置通道層500。舉例來說，可形成圖案化遮罩於虛置通道層500上，以遮罩虛置通道層500的部分而形成虛置鰭狀物600。之後可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合蝕刻虛置通道層500的未遮罩部分，以定義虛置鰭狀物600於相鄰的主動鰭狀物如半導體鰭狀物404A及404B之間(或溝槽411中)。在一些實施例中，蝕刻可為非等向。在一些其他實施例中，可在形成隔離區(如圖7的隔離區700)的同時或之後，形成虛置鰭狀物600於相鄰的主動鰭狀物之間，如下所述。
在進階製程節點中，此虛置鰭狀物可與一或多個主動鰭狀物相鄰(比如未於兩個相鄰的主動鰭狀物之間)，以改善半導體裝置的整體設計與製作。舉例來說，虛置鰭狀物可用於光學鄰近修正，以增進半導體裝置的設計階段中的圖案密度與圖案一致性。在另一例中，在製作半導體裝置時添加虛置鰭狀物以與主動鰭狀物相鄰，可改善化學機械研磨效能。在適當地設置與供電半導體裝置時，虛置鰭狀物可設計為維持非主動或無電性功能。
圖7為對應圖2的步驟208之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括隔離區700。圖7的剖視圖沿著鰭狀場效電晶體裝置300的主動/虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
絕緣材料所組成的隔離區700可使相鄰鰭狀物彼此電性隔離。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化使其轉換成另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他絕緣材料及/或其他形成方法。在一例中，絕緣材料為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。可進行平坦化製程如化學機械研磨製程，以移除任何多餘絕緣材料，並使隔離區700的上表面與主動鰭狀物如半導體鰭狀物404A至404B與虛置鰭狀物600的上表面實質上平坦(未圖示)。在一些實施例中，平坦化製程可移除圖案化遮罩410。
在一些實施例中，隔離區700包括襯墊層如襯墊氧化物(未圖示)於每一隔離區700與基板302 (如主動鰭狀物如半導體鰭狀物404A至404B)之間的界面。在一些實施例中，形成襯墊氧化物以減少基板302與隔離區700之間的界面之結晶缺陷。類似地，襯墊氧化物亦可用於減少主動鰭狀物如半導體鰭狀物404A至404B與隔離區700之間的界面之結晶缺陷。襯墊氧化物(如氧化矽)可為熱氧化基板302的表面層所形成的熱氧化物，但亦可採用任何其他合適方法以形成襯墊氧化物。
接著使隔離區700凹陷以形成淺溝槽隔離區700，如圖7所示。使隔離區700凹陷，因此主動鰭狀物如半導體鰭狀物404A及404B與虛置鰭狀物600自相鄰的淺溝槽隔離區700之間凸起。淺溝槽隔離區700的個別上表面可具有平坦表面(如圖示)、凸起表面、凹陷表面(如碟化)、或上述之組合。可由合適蝕刻使淺溝槽隔離區700的上表面平坦、凸起、及/或凹陷。可採用可接受的蝕刻製程使隔離區700凹陷，比如對隔離區700的材料具有選擇性的蝕刻製程。舉例來說，可採用稀釋氫氟酸的濕蝕刻或乾蝕刻使隔離區700凹陷。
在一些其他實施例中，可在形成隔離區700的同時或之後形成虛置鰭狀物600，以得虛置鰭狀物600的多種輪廓(相對於隔離區700)，其將搭配圖8及9分別說明如下。
舉例來說，在形成主動鰭狀物如半導體鰭狀物404A及404B時(圖4)，亦可形成一或多個其他主動鰭狀物於溝槽411中。隔離區700的絕緣材料可沉積於主動鰭狀物上，接著以化學機械平坦化製程平坦化隔離區700與主動鰭狀物(包括主動鰭狀物如半導體鰭狀物404A及404B與形成於溝槽411中的主動鰭狀物)的上表面。之後可部分地移除形成於溝槽411中的主動鰭狀物的上側部分以形成空洞。接著將虛置通道層500的介電材料填入空洞，並進行另一化學機械研磨製程以形成虛置鰭狀物600。使隔離區700凹陷以形成淺溝槽隔離區700，如圖8所示。採用此方法形成虛置鰭狀物600，可形成虛置鰭狀物600於基板302上，且虛置鰭狀物600的下表面低於隔離區700的上表面，如圖8所示。虛置鰭狀物600的下表面可高於隔離區的上表面，端視隔離區700的凹陷量而定，其亦屬於本發明實施例的範疇。
另一例在形成主動鰭狀物如半導體鰭狀物404A及404B (圖4)之後，可由控制的沉積速率沉積隔離區700的絕緣材料於主動鰭狀物如半導體鰭狀物404A及404B上，以自發性地形成空洞於溝槽411中。接著可將虛置通道層500的介電材料填入空洞，之後以化學機械研磨製程形成虛置鰭狀物600。使隔離區700凹陷以形成淺溝槽隔離區700，如圖9所示。採用此方法形成虛置鰭狀物600，其可形成虛置鰭狀物600於隔離區700上，且虛置鰭狀物600的下表面埋置於對應的隔離區700中，如圖9所示。
在又一實施例中，形成主動鰭狀物如半導體鰭狀物404A及404B (圖4)與沉積隔離區700的絕緣材料於主動鰭狀物如半導體鰭狀物404A及404B上之後，可形成圖案化遮罩於隔離區700上以露出隔離區700的部分而形成虛置鰭狀物600 (於溝槽411中)。之後可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合蝕刻隔離區700的露出部分，以定義空洞。接著將虛置通道層500的介電材料填入空洞，接著以化學機械研磨製程形成虛置鰭狀物600，其與圖9所示的實施例類似。
圖10為對應圖2的步驟210之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括虛置閘極結構1000。圖10的剖視圖沿著虛置閘極結構1000的長度方向(如圖1所示的剖面B-B)。在圖10 (與後續圖式)的例子中，形成虛置閘極結構1000以覆蓋圖7所示的每一鰭狀物(如主動鰭狀物如半導體鰭狀物404A及404B與虛置鰭狀物600)的個別部分。應理解虛置閘極結構1000亦可形成於鰭狀物上，如圖8及9所示，其屬於本發明實施例的範疇。
在一些實施例中，虛置閘極結構1000包括虛置閘極介電層1002與虛置閘極1004。可形成遮罩1006於虛置閘極結構1000上。為形成虛置閘極結構1000，形成介電層於主動鰭狀物如半導體鰭狀物404A至404B與虛置鰭狀物600上。舉例來說，介電層可為氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、上述之多層、或類似物，且其形成方法可為沉積或熱成長。
閘極層形成於介電層上，而遮罩層形成於閘極層上。可沉積閘極層於介電層上，接著以化學機械研磨等方法平坦化閘極層。可沉積遮罩層於閘極層上。舉例來說，閘極層的組成可為多晶矽，但亦可採用其他材料。舉例來說，遮罩層的組成可為氮化矽或類似物。
在形成層狀物(如介電層、閘極層、與遮罩層)之後，可採用合適的微影與蝕刻技術圖案化遮罩層以形成遮罩1006。接著可由合適的蝕刻技術將遮罩1006的圖案轉移至閘極層與介電層，以分別形成虛置閘極1004與下方的虛置閘極介電層1002。虛置閘極1004與虛置閘極介電層1002可越過或覆蓋每一主動鰭狀物如半導體鰭狀物404A及404B的個別部分(如通道區)與虛置鰭狀物600。舉例來說，形成一虛置閘極結構時，虛置閘極結構的虛置閘極與虛置閘極介電層可越過鰭狀物的個別中心部分。虛置閘極1004的長度方向(如圖1的剖面B-B的方向)亦可垂直於鰭狀物的長度方向(如圖1的剖面A-A的方向)。
在圖10的例子中，虛置閘極介電層1002形成於主動鰭狀物如半導體鰭狀物404A及404B與虛置鰭狀物600上(比如形成於鰭狀物的個別上表面與側壁上)，並形成於淺溝槽隔離區700上。在其他實施例中，虛置閘極介電層1002的形成方法可為熱氧化鰭狀物的材料，因此可形成於鰭狀物上而不形成於淺溝槽隔離區700上。應理解這些變化與其他變化仍屬於本發明實施例的範疇。
如圖11至13沿著主動鰭狀物如半導體鰭狀物404A及404B之一的長度方向(如圖1所示的剖面A-A)的剖視圖所示，對鰭狀場效電晶體裝置300進行後續製程(或製造)。舉例來說，圖11至13中的一虛置閘極結構(如虛置閘極結構1000)位於主動鰭狀物如半導體鰭狀物404B上。應理解可形成更多或更少的虛置閘極結構於主動鰭狀物如半導體鰭狀物404B (與每一其他主動鰭狀物，比如主動鰭狀物如半導體鰭狀物404A)上，其仍屬本發明實施例的範疇。
圖11為對應圖2的步驟212之鰭狀場效電晶體裝置300的剖視圖，其包括閘極間隔物1100形成於虛置閘極結構1000的周圍(比如沿著虛置閘極結構1000的側壁並與其接觸)。圖11的剖視圖沿著主動鰭狀物如半導體鰭狀物404B的長度方向(如圖1所示的剖面A-A)。
舉例來說，閘極間隔物1100可形成於虛置閘極結構1000的兩側側壁上。雖然圖11 (與後續圖式)所示的例子中的閘極間隔物1100為單層，應理解閘極間隔物可具有任何數目的層狀物，其亦屬於本發明實施例的範疇中。閘極間隔物1100可為低介電常數的間隔物，且其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法，以形成閘極間隔物1100。圖11所示的閘極間隔物1100的形狀與形成方法僅為舉例而非侷限本發明實施例，而其他形狀與形成方法亦屬可能。這些變化與其他變化完全包含於本發明實施例的範疇中。
圖12為對應圖2的步驟214之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括數個(如2個)源極/汲極區1200。圖12A的剖視圖沿著主動鰭狀物如半導體鰭狀物404B的長度方向(比如圖1所示的剖面A-A)。
源極/汲極區1200形成於與虛置閘極結構1000相鄰的主動鰭狀物如半導體鰭狀物404B的凹陷中，比如形成於相鄰的虛置閘極結構1000之間及/或與虛置閘極結構1000相鄰。在一些實施例中，凹陷的形成方法可為採用虛置閘極結構1000作為蝕刻遮罩的非等向蝕刻製程，但亦可採用其他合適蝕刻製程。
源極/汲極區1200的形成方法可為磊晶成長半導體材料於凹陷中，其可採用合適方法如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
如圖12所示，磊晶的源極/汲極區1200可具有自主動鰭狀物如半導體鰭狀物404B的上表面隆起的表面(比如隆起高於主動鰭狀物如半導體鰭狀物404B的非凹陷部分)，且可具有晶面。在一些實施例中，相鄰的鰭狀物之源極/汲極區1200可合併形成連續的磊晶源極/汲極區(未圖示)。在一些實施例中，相鄰鰭狀物的源極/汲極區1200可不合併在一起並維持分開(未圖示)。在一些實施例中，當最終的鰭狀場效電晶體裝置為n型鰭狀場效電晶體時，源極/汲極區1200可包含碳化矽、磷化矽、碳磷化矽、或類似物。在一些實施例中，當最終的鰭狀場效電晶體裝置為p型鰭狀場效電晶體時，源極/汲極區1200包含矽鍺與p型雜質如硼或銦。
磊晶的源極/汲極區1200可佈植摻質以形成源極/汲極區1200，之後進行退火製程。佈植製程可包含形成與圖案化遮罩如光阻，以覆蓋並保護鰭狀場效電晶體裝置300的區域以免於佈植製程。源極/汲極區1200的雜質(如摻質)濃度可為約1 x l019 cm·3 至約l x l021 cm·3 。可佈植p型雜質如硼或銦至p型電晶體的源極/汲極區1200中。可佈植n型雜質如磷或砷至n型電晶體的源極/汲極區1200中。在一些實施例中，可在成長時原位摻雜磊晶的源極/汲極區1200。
圖13為對應圖2的步驟216之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括層間介電層1300。圖13的剖視圖沿著主動鰭狀物如半導體鰭狀物404B的長度方向(比如圖1所示的剖面A-A)。
一些實施例在形成層間介電層1300之前，形成接點蝕刻停止層1302於結構上，如圖13所示。接點蝕刻停止層1302可作為後續蝕刻製程中的蝕刻停止層，且可包含合適材料如氧化矽、氮化矽、氮氧化矽、上述之組合、或類似物，且其合適的形成方法可為化學氣相沉積、物理氣相沉積、上述之組合、或類似方法。
之後可形成層間介電層1300於接點蝕刻停止層1302與虛置閘極結構1000上。在一些實施例中，層間介電層1300的組成為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成層間介電層1300之後，可視情況形成介電層1304於層間介電層1300上。介電層1304可作為保護層以在後續蝕刻製程中避免或減少層間介電層1300的損失。介電層1304的組成可為合適材料如氮化矽、碳氮化矽、或類似物，且其合適的形成方法可採用化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成介電層1304之後，可進行平坦化製程如化學機械研磨製程，以達介電層1304所用的齊平上表面。化學機械研磨亦可移除虛置閘極1004上的接點蝕刻停止層1302的部分與遮罩1006 (圖12)。一些實施例在平坦化製程之後，介電層1304的上表面與虛置閘極1004的上表面齊平。
接著可進行閘極後製製程的一例(有時可視作置換閘極製程)以將虛置閘極結構1000置換成主動閘極結構(其亦可視作置換閘極結構或金屬閘極結構)。在置換虛置閘極結構之 前，位於主動鰭狀物之間的虛置閘極結構的一部分可置換成隔離結構，以將主動閘極結構分成各自電性耦接至主動鰭狀物的不同部分。圖14A至20係鰭狀場效電晶體裝置300的後續製程(或製造)的剖視圖，如下詳述。
圖14A、14B、14C、14D、14E、14F、15A、15B、15C、及15D各自為對應圖2的步驟218之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其切割、中斷、或分開虛置閘極結構1000以形成空洞1400 (如溝槽或開口)。
圖14A至14F的剖視圖各自沿著虛置閘極結構1000的長度方向(如圖1所示的剖面B-B)，而圖15A至15D的剖視圖各自沿著虛置鰭狀物600的長度方向(平行於圖1所示的剖面A-A的方向)。具體而言，圖14A至14C顯示空洞1400的多種實施例，其相對於沿著相同方向的虛置鰭狀物600的關鍵尺寸 CDD ，沿著虛置閘極結構1000的長度方向具有個別的不同關鍵尺寸CDC 。圖14D至14F顯示空洞1400的多種其他實施例，其關鍵尺寸CDC 大於對應的關鍵尺寸CDD 。圖15A至15D的剖視圖沿著虛置鰭狀物600的長度方向，分別對應圖14A、14D、14E、及14F的剖視圖。
為了形成空洞1400，可形成遮罩(未圖示)於虛置閘極結構1000上，以露出欲移除的虛置閘極結構1000的部分(比如位於虛置鰭狀物600上的部分)。接著進行蝕刻製程1401以移除虛置閘極結構1000的部分，如圖14A所示。在移除虛置閘極結構1000時，虛置鰭狀物600可作為臨時蝕刻停止層，以觸發控制量的蝕刻於虛置鰭狀物600上。舉例來說，蝕刻製程1401可設置以移除虛置閘極結構1000的部分，以部分地露出虛置鰭狀物的上表面600'，其可沿著長度方向實質上平坦，如圖14A及15A中的虛線所示。一旦部分地露出上表面600'，蝕刻製程1401可設置以進一步蝕刻虛置鰭狀物600的上側部分，使上表面600"的一部分(如露出的部分)凹陷或延伸至虛置鰭狀物600中。因此空洞1400可包含第一部分1400A與第二部分1400B。如圖15A所示，第一部分1400A可位於閘極間隔物1100所圍繞的區域中，而第二部分1400B可位於低於閘極間隔物1100的區域中。
蝕刻製程1401可包含一或多道步驟，以一起或分開蝕刻虛置閘極結構1000與虛置鰭狀物600。舉例來說，蝕刻製程1401可包含單一步驟，其先蝕刻虛置閘極結構1000，接著蝕刻虛置鰭狀物600。在另一例中，蝕刻製程1401可包括第一步驟以蝕刻虛置閘極結構1000，以及第二步驟以蝕刻虛置鰭狀物600。
在現有技術中，虛置閘極結構1000的蝕刻速率明顯高於虛置鰭狀物600的蝕刻速率，因此幾乎只蝕刻虛置閘極結構1000。這會造成不想要的大量橫向蝕刻(沿著虛置閘極結構1000的長度方向)。舉例來說，當製程變化產生時，較高虛置鰭狀物周圍的虛置閘極結構可能產生較大量的橫向蝕刻(或過蝕刻)，而仍未露出一些較短的虛置鰭狀物。如此一來，可能不想要地增加空洞1400的關鍵尺寸，造成空洞1400的兩側上的主動閘極結構之不同部分(或填入空洞1400的閘極隔離結構)的個別關鍵尺寸縮小。
在一些實施例中，為了控制虛置鰭狀物600的蝕刻量，蝕刻製程1401可設置為虛置閘極結構1000的蝕刻速率稍微高於虛置鰭狀物600的蝕刻速率(不高於2倍)。在一些其他實施例中，蝕刻製程1401可設置以實質上類似的蝕刻速率蝕刻虛置閘極結構1000與虛置鰭狀物600。換言之，蝕刻製程1401對虛置閘極結構與虛置鰭狀物的蝕刻選擇性不高於此閥值。在此方式中，過蝕刻(若存在)可埋置於虛置鰭狀物中而非橫向穿入虛置閘極結構，進而掩護製程變化並確保虛置閘極結構不殘留於虛置鰭狀物上。
蝕刻製程1401可設置為具有至少一些非等向蝕刻特性，以限制不想要的橫向蝕刻。舉例來說，蝕刻製程1401包括電漿蝕刻製程，其可具有一定程度的非等向特性。在這些電漿蝕刻製程如自由基電漿蝕刻、遠端電漿蝕刻、或其他合適電漿蝕刻製程中，可採用氣體源(如氯、溴化氫、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟-1,3-丁二烯、三氯化硼、六氟化硫、氫氣、三氟化氮、其他合適氣體源、或上述之組合)搭配鈍氣(如氮氣、氧氣、二氧化碳、二氧化硫、一氧化碳、甲烷、四氯化矽、其他合適的鈍器、或上述之組合)。此外，對電漿蝕刻製程而言，源氣體及/或鈍器可由氬氣、氦氣、氖氣、其他合適的稀釋氣體、或上述之組合稀釋，以控制上述的蝕刻速率。在非侷限性的例子中，蝕刻製程1401所用的源功率可為10瓦至3000瓦、偏功率可為0瓦至3000瓦、壓力可為1 mtorr至5 torr、且蝕刻氣體流速可為0 sccm至5000 sccm。然而值得注意的是，可實施上述範圍之外的源功率、偏功率、壓力、或流速。
在另一例中，蝕刻製程1401可包含一定程度的等向蝕刻特性的濕蝕刻製程，以搭配電漿蝕刻製程。在此濕蝕刻製程中，主要蝕刻化學劑如氫氟酸、氟氣、其他合適的主要蝕刻化學劑、或上述之組合，可搭配輔助蝕刻化學劑如硫酸、氯化氫、溴化氫、氨、磷酸、其他合適的輔助蝕刻化學劑、或上述之組合，以及溶劑如去離子水、醇類、丙酮、其他合適溶劑、或上述之組合，以控制上述蝕刻速率。
在一些實施例中，空洞1400的關鍵尺寸CDC 大於虛置鰭狀物600的關鍵尺寸CDD ，如圖14A所示的例子。圖14B顯示的另一例中，空洞1400的關鍵尺寸CDC 近似於等於關鍵尺寸CDD 。圖14C顯示的又一例中，空洞1400的關鍵尺寸CDC 小於關鍵尺寸CDD 。舉例來說，關鍵尺寸CDC 與關鍵尺寸CDD 的比例可為約0.7至約1.3。若比例過大，則負面影響後續製程容許範圍(比如形成金屬閘極層於相鄰的主動鰭狀物如半導體鰭狀物404A及404B上的製程容許範圍)，其造成定義區域中的電晶體密度降低。另一方面，若比例過小，則形成於空洞1400中的閘極隔離結構無法達到所需功能，比如電性隔離分別位於主動鰭狀物如半導體鰭狀物404A及404B上的金屬閘極層的不同部分。在非侷限性的例子中，關鍵尺寸CDC 可為約10 Å至約5000 Å，而關鍵尺寸CDD 可為約5 Å至數微米。雖然圖式中的空洞1400之內側側壁垂直於虛置鰭狀物600的預先凹陷上表面600'，但應理解內側側壁可自垂直方向傾斜，其仍屬於本發明實施例的範疇。舉例來說，空洞1400的上側部分可比下側部分寬或窄。
圖14A與對應的圖15A的剖視圖顯示空洞1400具有弧形底部的輪廓，其下表面(如虛置鰭狀物600的上表面600")的至少一部分凹陷至虛置鰭狀物600中。舉例來說，下表面的部分呈現凸起輪廓。在一些實施例中，下表面的此部分之任一點位於虛置鰭狀物600的預先凹陷的上表面600'之上或之下，其中關鍵尺寸CDR (圖15A)定義為上表面600'與600"之間的差異。在非侷限性的例子中，關鍵尺寸CDR 可為約3 Å至約300 Å。
圖14D至14F的剖視圖顯示空洞1400的多種其他實施例，其沿著虛置閘極結構1000的長度方向，且下表面具有個別的不同輪廓。圖15B至15D的剖視圖沿著虛置鰭狀物600的長度方向，且分別對應圖14D、14E、14F的剖視圖。雖然圖14D至14F所示的空洞1400的關鍵尺寸CDC 大於對應的關鍵尺寸CDD ，應注意關鍵尺寸CDC 可等於或小於關鍵尺寸CDD (與圖14B及14C所示的例子類似)，其仍屬於本發明實施例的範疇。
以圖14D及15B為例，空洞1400具有梯形為主輪廓的下表面之一部分(如上表面600")至虛置鰭狀物600中。如圖所示，下表面的部分具有底部與兩個腳部，其中兩個腳部彼此向外傾斜。在一些實施例中，下表面的此部分的任一點可在虛置鰭狀物600的預先凹陷的上表面600'之上或之下，其中上表面600'及600"之間的差異如關鍵尺寸CDR (圖15B)可為約3 Å至約300 Å，但不侷限於此。
以圖14E及15C為例，空洞1400具有谷形為主輪廓的下表面之一部分(如上表面600")至虛置鰭狀物600中。如圖所示，下表面的部分具有兩個邊緣，其中兩個邊緣彼此交會於一點。在一些實施例中，下表面的此部分的任一點可在虛置鰭狀物600的預先凹陷的上表面600'之上或之下，其中上表面600'及600"之間的差異如關鍵尺寸CDR (圖15C)可為約3 Å至約300 Å，但不侷限於此。
以圖14F及15D為例，空洞1400具有另一梯形為主輪廓的下表面之一部分(如上表面600")至虛置鰭狀物600中。如圖所示，下表面的部分具有基底與兩個腳部，其中兩個腳部彼此向內傾斜。在一些實施例中，下表面的此部分的任一點可在虛置鰭狀物600的預先凹陷的上表面600'之上或之下，其中上表面600'及600"之間的差異如關鍵尺寸CDR (圖15D)可為約3 Å至約300 Å，但不侷限於此。
在一些實施例中，形成空洞1400的製程時(如蝕刻製程1401)，可修整閘極間隔物1100使其具有較薄的寬度，如圖15A至15D所示的虛線。舉例來說，當閘極間隔物1100的材料相對於虛置鰭狀物600具有較高的蝕刻選擇性時，可修整較少的閘極間隔物1100。與此相較，當閘極間隔物1100的材料相對於虛置鰭狀物600具有較低的蝕刻選擇性時，可修整較多的閘極間隔物1100。閘極間隔物1100的這些損失可視作關鍵尺寸CDL (圖15A至15D)，其可為約0 Å至約500 Å，但不侷限於此。
圖16及17為對應圖2的步驟220之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括閘極隔離結構1600。圖16的剖視圖沿著虛置閘極結構1000的長度方向(比如圖1所示的剖面B-B)。圖17的剖視圖對應圖16，且沿著虛置鰭狀物600的長度方向(比如平行於圖1所示的剖面A-A的方向)。
閘極隔離結構1600的形成方法係將介電材料填入空洞1400，因此其具有空洞1400的輪廓或尺寸。舉例來說，閘極隔離結構1600可包含第一部分1600A與第二部分1600B，其中第二部分1600B延伸至虛置鰭狀物600中，如圖16及17所示。具體而言，閘極隔離結構1600具有關鍵尺寸CDC 與關鍵尺寸CDR 。圖14A及15A所示的空洞1400用於說明閘極隔離結構1600的例子。綜上所述，閘極隔離結構1600的關鍵尺寸CDC 亦大於關鍵尺寸CDD ，而閘極隔離結構1600的下表面的至少一部分亦具有弧形為主的輪廓，且關鍵尺寸CDR 亦可為約3 Å至約300 Å。
舉例來說，形成閘極隔離結構1600所用的介電材料可包括氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。閘極隔離結構1600的形成方法可為沉積介電材料於空洞1400中，其可採用任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在沉積之後，可進行化學機械研磨以自保留的虛置閘極結構1000移除任何多餘的介電材料。
與圖16及17的例子相較(其中閘極隔離結構1600填入空洞1400並具有單一介電部分，其可包含上述的一或多種介電材料)，圖18及19所示的多種其他實施例之閘極隔離結構1600分別包括多個部分。舉例來說，每一部分可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。在圖18的例子中，閘極隔離結構1600包括第一部分1601如襯墊空洞1400的順應性層，以及第二部分1602以填入空洞1400，且第一部分1601位於空洞1400與第二部分1602之間。在圖19的例子中，閘極隔離結構1600包括第一部分1603以填入空洞1400的下側部分，與第二部分1604以填入空洞1400的上側部分。
圖20為對應圖2的步驟222之鰭狀場效電晶體裝置300於多種製作階段之一的剖視圖，其包括主動閘極結構2000。圖20的剖視圖沿著主動閘極結構2000的長度方向(比如圖1所示的剖面B-B)。
主動閘極結構2000的形成方法可為置換虛置閘極結構1000。如圖所示，主動閘極結構2000可包含隔有閘極隔離結構1600與虛置鰭狀物600的兩個部分2000A及2000B。部分2000A可覆蓋主動鰭狀物如半導體鰭狀物404A，而部分2000B可覆蓋主動鰭狀物如半導體鰭狀物404B。在形成主動閘極結構2000之後，鰭狀場效電晶體裝置300可包含多個電晶體。舉例來說，第一主動電晶體採用主動鰭狀物如半導體鰭狀物404A作為導電通道，以及部分2000A作為主動閘極結構。第二主動電晶體採用主動鰭狀物如半導體鰭狀物404B作為導電通道，以及部分2000B作為主動閘極結構。
主動閘極結構2000可包含閘極介電層2002、金屬閘極層2004、與一或多個其他層(未圖示以求圖式清楚)。舉例來說，主動閘極結構2000可進一步包含蓋層與黏著層。蓋層可保護下方的功函數層免於氧化。在一些實施例中，蓋層可為含矽層，比如矽層、氧化矽層、或氮化矽層。黏著層可作為下方層與後續形成於黏著層上的閘極材料(如鎢)之間的黏著層。黏著層的組成可為合適材料如氮化鈦。
閘極介電層2002形成於對應的閘極溝槽中，以圍繞或越過一或多個鰭狀物。在一實施例中，閘極介電層2002可為虛置閘極介電層1002的保留部分。在另一實施例中，閘極介電層2002的形成方法可為移除虛置閘極介電層1002、接著進行順應性沉積或熱反應。在又一實施例中，閘極介電層2002的形成方法可為移除虛置閘極介電層1002，之後不進行後續的製程步驟(比如閘極介電層2002可為主動鰭狀物如半導體鰭狀物404A及404B上的原生氧化物)。後續說明關於閘極介電層2002，其形成方法可為移除虛置閘極介電層1002並進行順應性沉積。舉例來說，沉積於閘極溝槽中的部分2000A的閘極介電層2002 (有時可視作閘極介電層2002A)，其形成方法可為移除虛置鰭狀物600的左側上的虛置閘極結構1000的一部分。閘極介電層2002A可覆蓋主動鰭狀物如半導體鰭狀物404A的上表面與側壁，以及虛置鰭狀物600的側壁之一。沉積於閘極溝槽中的部分2000B的閘極介電層2002 (有時可視作閘極介電層2002B)，其形成方法可為移除虛置鰭狀物600的右側上的虛置閘極結構1000的一部分。閘極介電層2002B可覆蓋主動鰭狀物如半導體鰭狀物404B的上表面與側壁，以及虛置鰭狀物600的其他側壁。
閘極介電層2002包括氧化矽、氮化矽、或上述之多層。在實施例中，閘極介電層2002包括高介電常數的介電材料。在這些實施例中，閘極介電層2002的介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層2002的形成方法可包含分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。在一例中，閘極介電層2002的厚度可介於約8 Å至約20 Å之間。
金屬閘極層2004形成於閘極介電層2002上。部分2000A的金屬閘極層2004 (有時可視作金屬閘極層2004A)沉積於閘極介電層2002A上的閘極溝槽中，而部分2000B的金屬閘極層2004 (有時可視作金屬閘極層2004B)沉積於閘極介電層2002B上的閘極溝槽中。在一些實施例中，金屬閘極層2004可為p型功函數層、n型功函數層、上述之多層、或上述之組合。綜上所述，金屬閘極層2004有時可視作功函數層。舉例來說，金屬閘極層2004可為n型功函數層。在此處所述的內容中，功函數層亦可視作功函數金屬。p型裝置所用的閘極結構中包含的p型功函數金屬可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。n型裝置所用的閘極結構中包含的n型功函數金屬可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。
功函數與功函數層的材料組成相關，因此選擇功函數層的材料可調整其功函數，以達裝置所需的目標臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。在一例中，p型功函數層的厚度可介於約8 Å至約15 Å之間，而n型功函數層的厚度可介於約15 Å至約30 Å之間。
藉由形成閘極隔離結構1600以延伸至虛置鰭狀物600中，可確保隔離閘極結構1600的功能如電性隔離金屬閘極層2004A及2004B。延伸蝕刻製程(如形成空洞1400的蝕刻製程)至虛置鰭狀物600的上側部分中，可確保在形成金屬閘極層2004A及2004B時無孔洞存在於閘極隔離結構1600與虛置鰭狀物600之間。如此一來，有利於避免合併這兩個金屬閘極層2004A及2004B (比如低於閘極隔離結構1600)。綜上所述，閘極隔離結構1600可維持電性隔離閘極隔離結構1600的兩側上的金屬層(如個別主動閘極結構的金屬層)。
圖21係本發明一或多個實施例中，製造非平面電晶體裝置的方法2100之流程圖。舉例來說，方法2100的至少一些步驟可用於形成鰭狀場效電晶體裝置(如鰭狀場效電晶體裝置100)、奈米片電晶體裝置、奈米線電晶體裝置、垂直電晶體裝置、全繞式閘極電晶體裝置、或類似物。值得注意的是，方法2100僅為舉例而非侷限本發明實施例。綜上所述，應理解可在圖21的方法2100之前、之中、與之後提供額外步驟，且一些步驟僅簡述於此。在一些實施例中，方法2100的步驟分別關於圖22、23、24、25、26、27、28、29A、29B、29C、29D、30A、30B、30C、30D、31、32、33、34、及35所示的鰭狀場效電晶體裝置在多種製作階段的剖視圖，如下詳述。
簡而言之，方法2100一開始的步驟2102提供基板。方法2100的步驟2104接著形成一或多個主動鰭狀物。方法2100的步驟2106接著形成隔離區。方法2100的步驟2108接著形成虛置閘極結構於鰭狀物上。虛置閘極結構可包含虛置閘極介電層，與位於虛置閘極介電層上的虛置閘極。方法2100的步驟2110接著形成閘極間隔物。閘極間隔物沿著虛置閘極結構的側壁延伸。方法2100的步驟2112接著成長源極/汲極區。方法2100的步驟2114接著形成層間介電層。方法2100的步驟2116接著切割虛置閘極結構，其延伸到至少一隔離區中。方法2100的步驟2118接著形成閘極隔離結構。方法2100的步驟2120接著將虛置閘極結構置換成主動閘極結構。
如上所述，圖22至35各自顯示鰭狀場效電晶體裝置2200的一部分在圖21的方法2100之多種製作階段的剖視圖。鰭狀場效電晶體裝置2200與圖1所示的鰭狀場效電晶體裝置100類似，差別在於多個鰭狀物。舉例來說，圖22至25、29A至29D、31、及35係鰭狀場效電晶體裝置2200沿著圖1所示的剖面B-B之剖視圖，圖26至28係鰭狀場效電晶體裝置2200沿著圖1所示的剖面A-A的剖視圖，且圖30A至30D與圖32至34係鰭狀場效電晶體裝置2200沿著平行於剖面B-B的方向之剖視圖。雖然圖22至35顯示鰭狀場效電晶體裝置2200，但應理解鰭狀場效電晶體裝置2200可包含多種其他裝置如電感、熔絲、電容器、線圈、類似物，其未圖示於圖22至35以求圖式清楚。
圖22為對應圖21的步驟2102之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括半導體基板2202。圖22的剖視圖沿著鰭狀場效電晶體裝置2200的主動閘極結構/虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
基板2202可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p形或n型摻質)或未摻雜。基板2202可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包括半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板如矽基板或玻璃基板上。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板2202的半導體材料可包含矽、鍺、半導體化合物(含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
圖23為對應圖21的步驟2104之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括半導體鰭狀物2304A及2304B。圖23的剖視圖沿著鰭狀場效電晶體裝置2200的主動/虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
半導體鰭狀物2304A及2304B可各自設置為主動鰭狀物，其可作為完成的鰭狀場效電晶體中的主動(如電性功能)鰭狀物或通道。半導體鰭狀物2304A及2304B之後有時可視作主動鰭狀物。雖然圖式中顯示兩個半導體鰭狀物，但應理解鰭狀場效電晶體裝置2200可包含任何數目的半導體鰭狀物，此亦屬於本發明實施例的範疇。
半導體鰭狀物2304A及2304B的形成方法可為採用光微影與蝕刻技術圖案化基板2202。舉例來說，可形成遮罩層如墊氧化物層2306與上方的墊氮化物層2308於基板2202上。墊氧化物層2306可為含氧化矽的薄膜，其形成方法可採用熱氧化製程。墊氧化物層2306可作為基板2202與上方的墊氮化物層2308之間的黏著層。在一些實施例中，墊氮化物層2308的組成為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合。雖然圖式中只有單一墊氮化物層2308，但墊氮化物層2308可為多層結構(比如氮化矽層與其上的氧化物層)。舉例來說，墊氮化物層2308的形成方法可採用低壓化學氣相沉積或電漿輔助化學氣相沉積。
遮罩層的圖案化方法可採用光微影技術。一般而言，光微影技術沉積光阻材料(未圖示)、照射(曝光)光阻材料、與顯影光阻材料，以移除光阻材料的部分。保留的光阻材料可保護下方材料(如此例的遮罩層)免於後續製程步驟如蝕刻的影響。舉例來說，光阻材料用於圖案化墊氧化物層2306與墊氮化物層2308，以形成圖案化遮罩2310，如圖23所示。
接著採用圖案化遮罩2310以圖案化基板2202的露出部分，可形成溝槽2311 (或開口)，進而定義主動鰭狀物如半導體鰭狀物2304A及2304B於相鄰的溝槽2311之間，如圖23所示。形成多個鰭狀物時，溝槽可位於任何相鄰的鰭狀物之間。在一些實施例中，主動鰭狀物如半導體鰭狀物2304A及2304B的形成方法可為蝕刻溝槽於基板2202中，其可採用反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為等向。在一些實施例中，溝槽2311可為彼此平行的帶狀物(在上視圖中)，且可彼此緊密排列。在一些實施例中，溝槽2311可連續地圍繞主動鰭狀物如半導體鰭狀物2304及2304B。
主動鰭狀物如半導體鰭狀物2304A及2304B的圖案化方法可為任何合適方法。舉例來說，主動鰭狀物如半導體鰭狀物2304A及2304B的圖案化方法可採用一或多道光微影製程，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程，沿著圖案化犧牲層的側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化鰭狀物。
圖22及23所示的一實施例中，形成主動鰭狀物如半導體鰭狀物2304A及2304B，但以多種不同製程形成鰭狀物。舉例來說，可將基板2202的頂部置換成合適材料，比如適用於半導體裝置的預定形態(如n型或p型)的磊晶材料。之後可圖案化具有磊晶材料於頂部的基板2202，以形成含有磊晶材料的主動鰭狀物如半導體鰭狀物2304A及2304B。
在另一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可磊晶成長同質磊晶結構於溝槽中、以及可使介電層凹陷使同質磊晶結構自介電層凸起以形成一或多個鰭狀物。
在又一例中，可形成介電層於基板的上表面上、可蝕刻溝槽穿過介電層、可採用不同於基板的材料以磊晶成長異質磊晶結構於溝槽中、以及可使介電層凹陷使異質磊晶結構自介電層凸起以形成一或多個鰭狀物。
在成長磊晶材料或磊晶結構(如異質磊晶結構或同質磊晶結構)的實施例中，可在成長時原位摻雜成長的材料或結構，因此可省略之前與之後的佈植，但原位摻雜與佈植摻雜可搭配使用。此外，磊晶成長於n型金氧半區中的材料與p型金氧半區中的材料不同可具有優點。在多種實施例中，主動鰭狀物如半導體鰭狀物2304A及2304B可包括矽鍺(Six Ge1-x ，其中x可介於0至1之間)、碳化矽、純矽、純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物的可行材料包含但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
圖24為對應圖21的步驟2106之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括隔離區2400。圖21的剖視圖沿著鰭狀場效電晶體裝置2200的主動/虛置閘極結構的長度方向(比如圖1所示的剖面B-B)。
絕緣材料所形成的隔離區2400可使相鄰的鰭狀物彼此電性隔離。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化使其轉換成另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他絕緣材料及/或其他形成製程。一旦形成絕緣材料，即可進行退火製程。平坦化製程如化學機械研磨可移除任何多餘絕緣材料，並使隔離區2400的上表面與主動鰭狀物如半導體鰭狀物2304A及2304B的上表面共平面(未圖示)。在一些實施例中，平坦化製程可移除圖案化遮罩2310 (圖23)。
在一些實施例中，隔離區2400包括襯墊層如襯墊氧化物(未圖示)於每一隔離區2400與基板2202 (如主動鰭狀物如半導體鰭狀物2304A至2304B)之間的界面。在一些實施例中，形成襯墊氧化物以減少基板2202與隔離區2400之間的界面之結晶缺陷。類似地，襯墊氧化物亦可用於減少主動鰭狀物如半導體鰭狀物2304A至2304B與隔離區2400之間的界面之結晶缺陷。襯墊氧化物(如氧化矽)可為熱氧化基板2202的表面層所形成的熱氧化物，但亦可採用任何其他合適方法以形成襯墊氧化物。
接著使隔離區2400凹陷以形成淺溝槽隔離區2400，如圖24所示。使隔離區2400凹陷，因此主動鰭狀物如半導體鰭狀物2304A及2304B的上側部分自相鄰的淺溝槽隔離區2400之間凸起。淺溝槽隔離區2400的個別上表面可具有平坦表面(如圖示)、凸起表面、凹陷表面(如碟化)、或上述之組合。可由合適蝕刻使淺溝槽隔離區2400的上表面平坦、凸起、及/或凹陷。可採用可接受的蝕刻製程使隔離區2400凹陷，比如對隔離區2400的材料具有選擇性的蝕刻製程。舉例來說，可採用稀釋氫氟酸的濕蝕刻或乾蝕刻使隔離區2400凹陷。
圖25為對應圖21的步驟2108之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括虛置閘極結構2500。圖25的剖視圖沿著虛置閘極結構2500的長度方向(如圖1所示的剖面B-B)。
在一些實施例中，虛置閘極結構2500包括虛置閘極介電層2502與虛置閘極2504。可形成遮罩2506於虛置閘極結構2500上。為形成虛置閘極結構2500，形成介電層於主動鰭狀物如半導體鰭狀物2304A至2304B上。舉例來說，介電層可為氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、上述之多層、或類似物，且其形成方法可為沉積或熱成長。
閘極層形成於介電層上，而遮罩層形成於閘極層上。可沉積閘極層於介電層上，接著以化學機械研磨等方法平坦化閘極層。可沉積遮罩層於閘極層上。舉例來說，閘極層的組成可為多晶矽，但亦可採用其他材料。舉例來說，遮罩層的組成可為氮化矽或類似物。
在形成層狀物(如介電層、閘極層、與遮罩層)之後，可採用合適的微影與蝕刻技術圖案化遮罩層以形成遮罩2506。接著可由合適的蝕刻技術將遮罩2506的圖案轉移至閘極層與介電層，以分別形成虛置閘極2504與下方的虛置閘極介電層2502。虛置閘極2504與虛置閘極介電層2502可越過或覆蓋每一主動鰭狀物如半導體鰭狀物2304A及2304B的個別部分(如通道區)。舉例來說，形成一虛置閘極結構時，虛置閘極結構的虛置閘極與虛置閘極介電層可越過鰭狀物的個別中心部分。虛置閘極2504的長度方向(如圖1的剖面B-B的方向)亦可垂直於鰭狀物的長度方向(如圖1的剖面A-A的方向)。
在圖25的例子中，虛置閘極介電層2502形成於主動鰭狀物如半導體鰭狀物2304A及2304B上(比如形成於鰭狀物的個別上表面與側壁上)，並形成於淺溝槽隔離區2400上。在其他實施例中，虛置閘極介電層2502的形成方法可為熱氧化鰭狀物的材料，因此可形成於鰭狀物上而不形成於淺溝槽隔離區2400上。應理解這些變化與其他變化仍屬於本發明實施例的範疇。
如圖26至28沿著主動鰭狀物如半導體鰭狀物2304A及2304B之一的長度方向(如圖1所示的剖面A-A)的剖視圖所示，對鰭狀場效電晶體裝置2200進行後續製程(或製造)。舉例來說，圖26至28中的一虛置閘極結構(如虛置閘極結構2500)位於主動鰭狀物如半導體鰭狀物2304B上。應理解可形成更多或更少的虛置閘極結構於主動鰭狀物如半導體鰭狀物2304B (與每一其他主動鰭狀物，比如主動鰭狀物如半導體鰭狀物2304A)上，其仍屬本發明實施例的範疇。
圖26為對應圖21的步驟2110之鰭狀場效電晶體裝置2200的剖視圖，其包括閘極間隔物2600形成於虛置閘極結構2500的周圍(比如沿著虛置閘極結構2500的側壁並與其接觸)。圖26的剖視圖沿著主動鰭狀物如半導體鰭狀物2304B的長度方向(如圖1所示的剖面A-A)。
舉例來說，閘極間隔物2600可形成於虛置閘極結構2500的兩側側壁上。雖然圖26 (與後續圖式)所示的例子中的閘極間隔物2600為單層，應理解閘極間隔物可具有任何數目的層狀物，其亦屬於本發明實施例的範疇中。閘極間隔物2600可為低介電常數的間隔物，且其組成可為合適的介電材料如氧化矽、碳氮氧化矽、或類似物。可採用任何合適的沉積方法如熱氧化、化學氣相沉積、或類似方法，以形成閘極間隔物2600。圖26所示的閘極間隔物2600的形狀與形成方法僅為舉例而非侷限本發明實施例，而其他形狀與形成方法亦屬可能。這些變化與其他變化完全包含於本發明實施例的範疇中。
圖27為對應圖21的步驟2112之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括數個(如2個)源極/汲極區2700。圖27的剖視圖沿著主動鰭狀物如半導體鰭狀物2304B的長度方向(比如圖1所示的剖面A-A)。
源極/汲極區2700形成於與虛置閘極結構2500相鄰的主動鰭狀物如半導體鰭狀物2304B的凹陷中，比如形成於相鄰的虛置閘極結構2500之間及/或與虛置閘極結構2500相鄰。在一些實施例中，凹陷的形成方法可為採用虛置閘極結構2500作為蝕刻遮罩的非等向蝕刻製程，但亦可採用其他合適蝕刻製程。
源極/汲極區2700的形成方法可為磊晶成長半導體材料於凹陷中，其可採用合適方法如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
如圖27所示，磊晶的源極/汲極區2700可具有自主動鰭狀物如半導體鰭狀物2304B的上表面隆起的表面(比如隆起高於主動鰭狀物如半導體鰭狀物2304B的非凹陷部分)，且可具有晶面。在一些實施例中，相鄰的鰭狀物之源極/汲極區2700可合併形成連續的磊晶源極/汲極區(未圖示)。在一些實施例中，相鄰鰭狀物的源極/汲極區2700可不合併在一起並維持分開(未圖示)。在一些實施例中，當最終的鰭狀場效電晶體裝置為n型鰭狀場效電晶體時，源極/汲極區2700可包含碳化矽、磷化矽、碳磷化矽、或類似物。在一些實施例中，當最終的鰭狀場效電晶體裝置為p型鰭狀場效電晶體時，源極/汲極區2700包含矽鍺與p型雜質如硼或銦。
磊晶的源極/汲極區2700可佈植摻質以形成源極/汲極區2700，之後進行退火製程。佈植製程可包含形成與圖案化遮罩如光阻，以覆蓋並保護鰭狀場效電晶體裝置2200的區域以免於佈植製程。源極/汲極區2700的雜質(如摻質)濃度可為約1 x l019 cm·3 至約l x l021 cm·3 。可佈植p型雜質如硼或銦至p型電晶體的源極/汲極區2700中。可佈植n型雜質如磷或砷至n型電晶體的源極/汲極區2700中。在一些實施例中，可在成長時原位摻雜磊晶的源極/汲極區2700。
圖28為對應圖21的步驟2114之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括層間介電層2800。圖28的剖視圖沿著主動鰭狀物如半導體鰭狀物2304B的長度方向(比如圖1所示的剖面A-A)。
一些實施例在形成層間介電層2800之前，形成接點蝕刻停止層2802於結構上，如圖28所示。接點蝕刻停止層2802可作為後續蝕刻製程中的蝕刻停止層，且可包含合適材料如氧化矽、氮化矽、氮氧化矽、上述之組合、或類似物，且其合適的形成方法可為化學氣相沉積、物理氣相沉積、上述之組合、或類似方法。
之後可形成層間介電層2800於接點蝕刻停止層2802與虛置閘極結構2500上。在一些實施例中，層間介電層2800的組成為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成層間介電層2800之後，可視情況形成介電層2804於層間介電層2800上。介電層2804可作為保護層以在後續蝕刻製程中避免或減少層間介電層2800的損失。介電層2804的組成可為合適材料如氮化矽、碳氮化矽、或類似物，且其合適的形成方法可採用化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成介電層2804之後，可進行平坦化製程如化學機械研磨製程，以達介電層2804所用的齊平上表面。化學機械研磨亦可移除虛置閘極2504上的接點蝕刻停止層2802的部分與遮罩2506。一些實施例在平坦化製程之後，介電層2804的上表面與虛置閘極2504的上表面齊平。
接著可進行閘極後製製程的一例(有時可視作置換閘極製程)以將虛置閘極結構2500置換成主動閘極結構(其亦可視作置換閘極結構或金屬閘極結構)。在置換虛置閘極結構之前，位於主動鰭狀物之間的虛置閘極結構的一部分可置換成隔離結構，以將主動閘極結構分成各自電性耦接至主動鰭狀物的不同部分。圖29A至35係鰭狀場效電晶體裝置2200的後續製程(或製造)的剖視圖，如下詳述。
圖29A、29B、29C、29D、30A、30B、30C、及30D各自為對應圖21的步驟2116之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其切割、中斷、或分開虛置閘極結構2500以形成空洞2900 (如溝槽或開口)。
圖29A至29D的剖視圖各自沿著虛置閘極結構2500的長度方向(如圖1所示的剖面B-B)，而圖30A至30D的剖視圖各自沿著隔離區2400的長度方向(平行於圖1所示的剖面A-A的方向)。具體而言，圖29A至29D顯示空洞2900的多種實施例。圖30A至30D的剖視圖沿著隔離區2400的長度方向，分別對應圖29A至29D的剖視圖。
為了形成空洞2900，可形成遮罩(未圖示)於虛置閘極結構2500上，以露出欲移除的虛置閘極結構2500的部分。接著進行蝕刻製程2901以移除虛置閘極結構2500的部分，如圖29A所示。在移除虛置閘極結構2500時，至少一隔離區2400 (如位於主動鰭狀物如半導體鰭狀物2304A及2304B之間的隔離區2400A)可作為臨時蝕刻停止層，以觸發控制量的蝕刻於隔離區2400上。舉例來說，蝕刻製程2901可設置以移除虛置閘極結構2500的部分，以部分地露出隔離區2400A的上表面2400A'，其可沿著長度方向實質上平坦，如圖29A及30A中的虛線所示。一旦部分地露出上表面2400A'，蝕刻製程2901可設置以進一步蝕刻隔離區2400A的上側部分，使上表面2400A"的一部分(如露出的部分)凹陷或延伸至隔離區2400A中。因此空洞2900可包含第一部分2900A與第二部分2900B。如圖30A所示，第一部分2900A可位於閘極間隔物2600所圍繞的區域中，而第二部分2900B可位於低於閘極間隔物2600的區域中。
蝕刻製程2901可包含一或多道步驟，以一起或分開蝕刻虛置閘極結構2500與隔離區2400A。舉例來說，蝕刻製程2901可包含單一步驟，其先蝕刻虛置閘極結構2500，接著蝕刻隔離區2400A。在另一例中，蝕刻製程2901可包括第一步驟以蝕刻虛置閘極結構2500，以及第二步驟以蝕刻隔離區2400A。
在現有技術中，虛置閘極結構2500的蝕刻速率明顯高於隔離區2400A的蝕刻速率，因此幾乎只蝕刻虛置閘極結構2500。這會造成不想要的大量橫向蝕刻(沿著虛置閘極結構2500的長度方向)。舉例來說，當製程變化產生時，較高隔離區周圍的虛置閘極結構可能產生較大量的橫向蝕刻(或過蝕刻)，而仍未露出一些較短的隔離區。如此一來，可能不想要地增加空洞2900的關鍵尺寸，造成空洞2900的兩側上的主動閘極結構之不同部分(或填入空洞2900的閘極隔離結構)的個別關鍵尺寸縮小。
在一些實施例中，為了控制隔離區2400A的蝕刻量，蝕刻製程2901可設置為虛置閘極結構2500的蝕刻速率稍微高於隔離區2400A的蝕刻速率(不高於2倍)。在一些其他實施例中，蝕刻製程2901可設置以實質上類似的蝕刻速率蝕刻虛置閘極結構2500與隔離區2400A。換言之，蝕刻製程2901對虛置閘極結構與隔離區的蝕刻選擇性不高於此閥值。在此方式中，過蝕刻(若存在)可埋置於隔離區中而非橫向穿入虛置閘極結構，進而掩護製程變化並確保虛置閘極結構不殘留於隔離區上。
蝕刻製程2901可設置為具有至少一些非等向蝕刻特性，以限制不想要的橫向蝕刻。舉例來說，蝕刻製程2901包括電漿蝕刻製程，其可具有一定程度的非等向特性。在這些電漿蝕刻製程如自由基電漿蝕刻、遠端電漿蝕刻、或其他合適電漿蝕刻製程中，可採用氣體源(如氯、溴化氫、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟-1,3-丁二烯、三氯化硼、六氟化硫、氫氣、三氟化氮、其他合適氣體源、或上述之組合)搭配鈍氣(如氮氣、氧氣、二氧化碳、二氧化硫、一氧化碳、甲烷、四氯化矽、其他合適的鈍器、或上述之組合)。此外，對電漿蝕刻製程而言，源氣體及/或鈍器可由氬氣、氦氣、氖氣、其他合適的稀釋氣體、或上述之組合稀釋，以控制上述的蝕刻速率。在非侷限性的例子中，蝕刻製程2901所用的源功率可為10瓦至3000瓦、偏功率可為0瓦至3000瓦、壓力可為1 mtorr至5 torr、且蝕刻氣體流速可為0 sccm至5000 sccm。然而值得注意的是，可實施上述範圍之外的源功率、偏功率、壓力、或流速。
在另一例中，蝕刻製程2901可包含一定程度的等向蝕刻特性的濕蝕刻製程，以搭配電漿蝕刻製程。在此濕蝕刻製程中，主要蝕刻化學劑如氫氟酸、氟氣、其他合適的主要蝕刻化學劑、或上述之組合，可搭配輔助蝕刻化學劑如硫酸、氯化氫、溴化氫、氨、磷酸、其他合適的輔助蝕刻化學劑、或上述之組合，以及溶劑如去離子水、醇類、丙酮、其他合適溶劑、或上述之組合，以控制上述蝕刻速率。
圖29A與對應的圖30A的剖視圖顯示空洞2900具有弧形底部的輪廓，其下表面(如隔離區2400A的上表面2400A")的至少一部分凹陷至隔離區2400A中。舉例來說，下表面的部分呈現凸起輪廓。在一些實施例中，下表面的此部分之任一點位於隔離區2400A的預先凹陷的上表面2400A'之上或之下，其中關鍵尺寸CDR (圖30A)定義為上表面2400A'與2400A"之間的差異。在非侷限性的例子中，關鍵尺寸CDR 可為約3 Å至約300 Å。
圖29B至29D的剖視圖顯示空洞2900的多種其他實施例，其沿著虛置閘極結構2500的長度方向，且下表面具有個別的不同輪廓。圖30B至30D的剖視圖沿著隔離區2400A的長度方向，且分別對應圖29B至29D的剖視圖。
以圖29B及30B為例，空洞2900具有梯形為主輪廓的下表面之一部分(如上表面2400A")至隔離區2400A中。如圖所示，下表面的部分具有底部與兩個腳部，其中兩個腳部彼此向外傾斜。在一些實施例中，下表面的此部分的任一點可在隔離區2400A的預先凹陷的上表面2400A'之上或之下，其中上表面2400A'及2400A"之間的差異如關鍵尺寸CDR (圖30B)可為約3 Å至約300 Å，但不侷限於此。
以圖29C及30C為例，空洞2900具有谷形為主輪廓的下表面之一部分(如上表面2400A")至隔離區2400A中。如圖所示，下表面的部分具有兩個邊緣，其中兩個邊緣彼此交會於一點。在一些實施例中，下表面的此部分的任一點可在隔離區2400A的預先凹陷的上表面2400A'之上或之下，其中上表面2400A'及2400A"之間的差異如關鍵尺寸CDR (圖30C)可為約3 Å至約300 Å，但不侷限於此。
以圖29D及30D為例，空洞2900具有另一梯形為主輪廓的下表面之一部分(如上表面2400A")至隔離區2400A中。如圖所示，下表面的部分具有基底與兩個腳部，其中兩個腳部彼此向內傾斜。在一些實施例中，下表面的此部分的任一點可在隔離區2400A的預先凹陷的上表面2400A'之上或之下，其中上表面2400A'及2400A"之間的差異如關鍵尺寸CDR (圖30D)可為約3 Å至約300 Å，但不侷限於此。
在一些實施例中，形成空洞2900的製程時(如蝕刻製程2901)，可修整閘極間隔物2600使其具有較薄的寬度，如圖30A至30D所示的虛線。舉例來說，當閘極間隔物2600的材料相對於隔離區2400A具有較高的蝕刻選擇性時，可修整較少的閘極間隔物2600。與此相較，當閘極間隔物2600的材料相對於隔離區2400A具有較低的蝕刻選擇性時，可修整較多的閘極間隔物2600。閘極間隔物2600的這些損失可視作關鍵尺寸CDL (圖30A至30D)，其可為約0 Å至約500 Å，但不侷限於此。
圖31及32為對應圖21的步驟2118之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括閘極隔離結構3100。圖31的剖視圖沿著虛置閘極結構2500的長度方向(比如圖1所示的剖面B-B)。圖32的剖視圖對應圖31，且沿著隔離區2400A的延伸方向(比如平行於圖1所示的剖面A-A的方向)。
閘極隔離結構3100的形成方法係將介電材料填入空洞2900，因此其具有空洞2900的輪廓或尺寸。舉例來說，閘極隔離結構3100可包含第一部分3100A與第二部分3100B，其中第二部分3100B延伸至隔離區2400A中，如圖31及32所示。具體而言，閘極隔離結構3100具有關鍵尺寸CDC 與關鍵尺寸CDR 。圖29A及30A所示的空洞2900用於說明閘極隔離結構3100的例子。綜上所述，關鍵尺寸CDC 亦可為約10 Å至約5000 Å，閘極隔離結構3100的下表面的至少一部分亦具有弧形為主的輪廓，且關鍵尺寸CDR 亦可為約3 Å至約300 Å。
舉例來說，形成閘極隔離結構3100所用的介電材料可包括氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。閘極隔離結構3100的形成方法可為沉積介電材料於空洞2900中，其可採用任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在沉積之後，可進行化學機械研磨以自保留的虛置閘極結構2500移除任何多餘的介電材料。
與圖31及32的例子相較(其中閘極隔離結構3100填入空洞2900並具有單一介電部分，其可包含上述的一或多種介電材料)，圖33及34所示的多種其他實施例之閘極隔離結構3100分別包括多個部分。舉例來說，每一部分可包含氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、或上述之組合。在圖33的例子中，閘極隔離結構3100包括第一部分3101如襯墊空洞2900的順應性層，以及第二部分3102以填入空洞2900，且第一部分3101位於空洞2900與第二部分3102之間。在圖34的例子中，閘極隔離結構3100包括第一部分3103以填入空洞2900的下側部分，與第二部分3104以填入空洞2900的上側部分。
圖35為對應圖21的步驟2120之鰭狀場效電晶體裝置2200於多種製作階段之一的剖視圖，其包括主動閘極結構3500。圖35的剖視圖沿著主動閘極結構3500的長度方向(比如圖1所示的剖面B-B)。
主動閘極結構3500的形成方法可為置換虛置閘極結構2500。如圖所示，主動閘極結構3500可包含隔有閘極隔離結構3100的兩個部分3500A及3500B。部分3500A可覆蓋主動鰭狀物如半導體鰭狀物2304A，而部分3500B可覆蓋主動鰭狀物如半導體鰭狀物2304B。在形成主動閘極結構3500之後，鰭狀場效電晶體裝置2200可包含多個電晶體。舉例來說，第一主動電晶體採用主動鰭狀物如半導體鰭狀物2304A作為導電通道，以及部分3500A作為主動閘極結構。第二主動電晶體採用主動鰭狀物如半導體鰭狀物2304B作為導電通道，以及部分3500B作為主動閘極結構。
主動閘極結構3500可包含閘極介電層3502、金屬閘極層3504、與一或多個其他層(未圖示以求圖式清楚)。舉例來說，主動閘極結構3500可進一步包含蓋層與黏著層。蓋層可保護下方的功函數層免於氧化。在一些實施例中，蓋層可為含矽層，比如矽層、氧化矽層、或氮化矽層。黏著層可作為下方層與後續形成於黏著層上的閘極材料(如鎢)之間的黏著層。黏著層的組成可為合適材料如氮化鈦。
閘極介電層3502形成於對應的閘極溝槽中，以圍繞或越過一或多個鰭狀物。在一實施例中，閘極介電層3502可為虛置閘極介電層2502的保留部分。在另一實施例中，閘極介電層3502的形成方法可為移除虛置閘極介電層2502、接著進行順應性沉積或熱反應。在又一實施例中，閘極介電層3502的形成方法可為移除虛置閘極介電層2502，之後不進行後續的製程步驟(比如閘極介電層3502可為主動鰭狀物如半導體鰭狀物2304A及2304B上的原生氧化物)。後續說明關於閘極介電層3502，其形成方法可為移除虛置閘極介電層2502並進行順應性沉積。舉例來說，沉積於閘極溝槽中的部分3500A的閘極介電層3502 (有時可視作閘極介電層3502A)，其形成方法可為移除閘極隔離結構3100的左側上的虛置閘極結構2500的一部分。閘極介電層3502A可覆蓋主動鰭狀物如半導體鰭狀物2304A的上表面與側壁。沉積於閘極溝槽中的部分3500B的閘極介電層3502 (有時可視作閘極介電層3502B)，其形成方法可為移除閘極隔離結構3100的右側上的虛置閘極結構2500的一部分。閘極介電層3502B可覆蓋主動鰭狀物如半導體鰭狀物2304B的上表面與側壁。
閘極介電層3502包括氧化矽、氮化矽、或上述之多層。在實施例中，閘極介電層3502包括高介電常數的介電材料。在這些實施例中，閘極介電層3502的介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層3502的形成方法可包含分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。在一例中，閘極介電層3502的厚度可介於約8 Å至約20 Å之間。
金屬閘極層3504形成於閘極介電層3502上。部分3500A的金屬閘極層3504 (有時可視作金屬閘極層3504A)沉積於閘極介電層3502A上的閘極溝槽中，而部分3500B的金屬閘極層3504 (有時可視作金屬閘極層3504B)沉積於閘極介電層3502B上的閘極溝槽中。在一些實施例中，金屬閘極層3504可為p型功函數層、n型功函數層、上述之多層、或上述之組合。綜上所述，金屬閘極層3504有時可視作功函數層。舉例來說，金屬閘極層3504可為n型功函數層。在此處所述的內容中，功函數層亦可視作功函數金屬。p型裝置所用的閘極結構中包含的p型功函數金屬可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。n型裝置所用的閘極結構中包含的n型功函數金屬可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。
功函數與功函數層的材料組成相關，因此選擇功函數層的材料可調整其功函數，以達裝置所需的目標臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。在一例中，p型功函數層的厚度可介於約8 Å至約15 Å之間，而n型功函數層的厚度可介於約15 Å至約30 Å之間。
藉由形成閘極隔離結構3100以延伸至隔離區2400A中，可確保閘極隔離結構3100的功能如電性隔離金屬閘極層3504A及3504B。延伸蝕刻製程(如形成空洞2900的蝕刻製程)至隔離區2400A的上側部分，可確保在形成金屬閘極層3504A及3504B時無孔洞存在於閘極隔離結構3100與隔離區2400A之間。如此一來，有利於避免合併這兩個金屬閘極層3504A及3504B (比如低於閘極隔離結構3100)。綜上所述，閘極隔離結構3100可維持電性隔離閘極隔離結構3100的兩側上的金屬層(如個別主動閘極結構的金屬層)。
本發明一實施例揭露半導體裝置。半導體裝置包括第一半導體鰭狀物，沿著第一方向延伸。半導體裝置包括第二半導體鰭狀物，亦沿著第一方向延伸。半導體裝置包括介電結構，位於第一半導體鰭狀物與第二半導體鰭狀物之間。半導體裝置包括閘極隔離結構，垂直地位於介電結構上。半導體裝置包括金屬閘極層，沿著第二方向延伸，且第二方向垂直於第一方向，其中金屬閘極層包括越過第一半導體鰭狀物的第一部分，與越過第二半導體鰭狀物的第二部分。閘極隔離結構使金屬閘極層的第一部分與第二部分彼此分開，並包括底部延伸至介電結構中。
在一些實施例中，介電結構包括亦沿著第一方向延伸的介電鰭狀物。
在一些實施例中，介電結構包括淺溝槽隔離結構以埋置第一半導體鰭狀物與第二半導體鰭狀物的個別下側部分。
在一些實施例中，底部具有弧形為主的下表面。
在一些實施例中，弧形為主的下表面接觸介電結構的凹陷表面。
在一些實施例中，半導體裝置，更包括閘極介電層位於金屬閘極層與第一半導體鰭狀物及第二半導體鰭狀物的每一者之間。
在一些實施例中，介電結構包括淺溝槽隔離結構以覆蓋第一半導體鰭狀物與第二半導體鰭狀物的個別下側部分，閘極介電層沿著(i)介電結構的上表面；(ii)第一半導體鰭狀物與第二半導體鰭狀物的每一者之上表面與側壁；以及(iii)閘極隔離結構的側壁延伸。
在一些實施例中，介電結構包括亦沿著第一方向延伸的介電鰭狀物，且閘極介電層沿著(i)介電結構的側壁；(ii)第一半導體鰭狀物與第二半導體鰭狀物的每一者之上表面與側壁；以及(iii)閘極隔離結構的側壁延伸。
在一些實施例中，介電結構包括沿著第一方向延伸的介電鰭狀物，且介電鰭狀物沿著第二方向的寬度小於、等於、或大於閘極隔離結構沿著第二方向的厚度。
在一些實施例中，介電鰭狀物的寬度小於閘極隔離結構的寬度，底部具有弧形為主的下表面，以及多個線性為主的下表面連接至弧形為主的下表面之兩端。
在一些實施例中，半導體裝置更包括閘極間隔物，其中閘極間隔物包括沿著平行於第二方向的金屬閘極層的側壁延伸的第一部分，以及沿著平行於第二方向的閘極隔離結構的側壁延伸的第二部分，其中閘極間隔物的第二部分沿著第一方向的厚度小於閘極間隔物的第一部分沿著第一方向的厚度。
本發明另一實施例揭露半導體裝置。半導體裝置包括第一電晶體，形成於基板上並包括：第一導體通道；以及金屬閘極層的第一部分，位於第一導體通道上。半導體裝置包括第二電晶體，形成於基板上並包括：第二導體通道；以及金屬閘極層的第二部分，位於第二導體通道上。半導體裝置包括介電結構，位於第一導體通道與第二導體通道之間。半導體裝置包括閘極隔離結構，垂直地位於介電結構上。閘極隔離結構使金屬閘極層的第一部分與第二部分彼此隔離，且閘極隔離結構的下表面垂直地低於介電結構的上表面。
在一些實施例中，第一導體通道與第二導體通道的每一者包括自基板凸起的半導體鰭狀物。
在一些實施例中，介電結構包括淺溝槽隔離結構以埋置第一導體通道與第二導體通道的個別下側部分。
在一些實施例中，第一導體通道與第二導體通道的每一者包括彼此垂直地分開的多個奈米結構。
在一些實施例中，介電結構包括自基板凸起的介電鰭狀物。
在一些實施例中，閘極隔離結構的下表面具有弧形為主的輪廓。
在一些實施例中，閘極隔離結構的下表面直接接觸介電結構的上表面。
本發明又一實施例揭露半導體裝置的製作方法。方法包括形成沿著橫向方向延伸的第一半導體鰭狀物與第二半導體鰭狀物於基板上。第一半導體鰭狀物與第二半導體鰭狀物彼此隔有介電結構。方法包括形成閘極隔離結構以垂直地位於介電結構上。閘極隔離結構分隔金屬閘極層的第一部分與第二部分，其中金屬閘極層的第一部分位於第一半導體鰭狀物上，金屬閘極層的第二部分位於第二半導體鰭狀物上，且閘極隔離結構包括底部延伸至介電結構中。
在一些實施例中，介電結構包括介電鰭狀物或淺溝槽隔離結構，介電鰭狀物亦沿著橫向方向延伸，而淺溝槽隔離結構埋置第一半導體鰭狀物與第二半導體鰭狀物的個別下側部分。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A,B-B:剖面 CDC ,CDD ,CDL ,CDR :關鍵尺寸 100,300,2200:鰭狀場效電晶體裝置 102,302,2202:基板 104:鰭狀物 106,700,2400,2400A:隔離區 108,2002,2002A,2002B,3502,3502A,3502B:閘極介電層 110:閘極 112D:汲極區 112S:源極區 200,2100:方法 202,204,206,208,210,212,214,216,218,220,222,2102, 2104,2106,2108,2110,2112,2114,2116,2118,2120:步驟 404A,404B,2304A,2304B:半導體鰭狀物 406,2306:墊氧化物層 408,2308:墊氮化物層 410,2310:圖案化遮罩 411,2311:溝槽 500:虛置通道層 600:虛置鰭狀物 600',600",2400A',2400A":上表面 1000,2500:虛置閘極結構 1002,2502:虛置閘極介電層 1004,2504:虛置閘極 1006,2506:遮罩 1100,2600:閘極間隔物 1200,2700:源極/汲極區 1300,2800:層間介電層 1302,2802:接點蝕刻停止層 1304,2804:介電層 1400,2900:空洞 1400A,1600A,1601,1603,2900A,3100A,3101,3103:第一部分 1400B,1600B,1602,1604,2900B,3100B,3102,3104:第二部分 1401,2901:蝕刻製程 1600,3100:閘極隔離結構 2000,3500:主動閘極結構 2000A,2000B,3500A,3500B:部分 2004,2004A,2004B,3504,3504A,3504B:金屬閘極層
圖1係一些實施例中，鰭狀場效電晶體裝置的透視圖。 圖2係一些實施例中，製造非平面電晶體裝置的方法之流程圖。 圖3、4、5、6、7、8、9、10、11、12、13、14A、14B、14C、14D、14E、14F、15A、15B、15C、15D、16、17、18、19、及20係一些實施例中，以圖2的方法製造的鰭狀場效電晶體裝置(或鰭狀場效電晶體裝置的部分)在多種製作階段的剖視圖。 圖21係一些實施例中，製造非平面電晶體裝置的另一方法之流程圖。 圖22、23、24、25、26、27、28、29A、29B、29C、29D、30A、30B、30C、30D、31、32、33、34、及35係一些實施例中，以圖21的方法製造的鰭狀場效電晶體裝置(或鰭狀場效電晶體裝置的部分)在多種製作階段的剖視圖。
200:方法
202,204,206,208,210,212,214,216,218,220,222:步驟

Claims (10)

  1. 一種半導體裝置，包括：一第一半導體鰭狀物，沿著一第一方向延伸；一第二半導體鰭狀物，亦沿著該第一方向延伸；一介電結構，位於該第一半導體鰭狀物與該第二半導體鰭狀物之間；一閘極隔離結構，垂直地位於該介電結構上；一金屬閘極層，沿著一第二方向延伸，且該第二方向垂直於該第一方向，其中該金屬閘極層包括越過該第一半導體鰭狀物的一第一部分，與越過該第二半導體鰭狀物的一第二部分，其中該閘極隔離結構使該金屬閘極層的該第一部分與該第二部分彼此分開，並包括一底部延伸至該介電結構中，且該底部被該介電結構水平環繞。
  2. 如請求項1之半導體裝置，其中該介電結構包括亦沿著該第一方向延伸的一介電鰭狀物。
  3. 如請求項1或2之半導體裝置，其中該介電結構包括一淺溝槽隔離結構以埋置該第一半導體鰭狀物與該第二半導體鰭狀物的個別下側部分。
  4. 如請求項1或2之半導體裝置，其中該底部具有一弧形為主的下表面。
  5. 如請求項1或2之半導體裝置，更包括一閘極間隔物，其中該閘極間隔物包括沿著平行於該第二方向的該金屬閘極層的側壁延伸的第一部分，以及沿著平行於該第二方向的該閘極隔離結構的側壁延伸的第二部分，其中該閘極間隔物的第二部分沿著該第一方向的厚度小於該閘極間隔物的第一部分沿著該第一方向的厚度。
  6. 一種半導體裝置，包括：一第一電晶體，形成於一基板上並包括：一第一導體通道；以及一金屬閘極層的一第一部分，位於該第一導體通道上；一第二電晶體，形成於該基板上並包括：一第二導體通道；以及該金屬閘極層的一第二部分，位於該第二導體通道上；一介電結構，位於該第一導體通道與該第二導體通道之間：以及一閘極隔離結構，垂直地位於該介電結構上，其中該閘極隔離結構使該金屬閘極層的該第一部分與該第二部分彼此隔離，且該閘極隔離結構的一下表面垂直地低於該介電結構的上表面，且該閘極隔離結構的一底部被該介電結構水平環繞。
  7. 如請求項6之半導體裝置，其中該介電結構包括一淺溝槽隔離結構以埋置該第一導體通道與該第二導體通道的個別下側部分。
  8. 如請求項6之半導體裝置，其中該介電結構包括自該基板凸起的一介電鰭狀物。
  9. 如請求項6或7之半導體裝置，其中該閘極隔離結構的下表面具有弧形為主的輪廓。
  10. 一種半導體裝置的製作方法，包括：形成沿著一橫向方向延伸的一第一半導體鰭狀物與一第二半導體鰭狀物於一基板上，其中該第一半導體鰭狀物與該第二半導體鰭狀物彼此隔有一介電結構；以及 形成一閘極隔離結構以垂直地位於該介電結構上，其中該閘極隔離結構分隔一金屬閘極層的一第一部分與一第二部分，其中該金屬閘極層的該第一部分位於該第一半導體鰭狀物上，該金屬閘極層的該第二部分位於該第二半導體鰭狀物上，且該閘極隔離結構包括一底部延伸至該介電結構中，且該底部被該介電結構水平環繞。
TW110113734A 2020-04-28 2021-04-16 半導體裝置與其製作方法 TWI792269B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063016594P 2020-04-28 2020-04-28
US63/016,594 2020-04-28
US17/166,558 2021-02-03
US17/166,558 US12107013B2 (en) 2020-04-28 2021-02-03 Semiconductor devices and methods of manufacturing thereof

Publications (2)

Publication Number Publication Date
TW202141642A TW202141642A (zh) 2021-11-01
TWI792269B true TWI792269B (zh) 2023-02-11

Family

ID=77370924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113734A TWI792269B (zh) 2020-04-28 2021-04-16 半導體裝置與其製作方法

Country Status (3)

Country Link
US (1) US20240387283A1 (zh)
CN (1) CN113314526A (zh)
TW (1) TWI792269B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240381636A1 (en) * 2023-05-12 2024-11-14 Nanya Technology Corporation Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201743446A (zh) * 2016-05-31 2017-12-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TW201913887A (zh) * 2017-08-30 2019-04-01 絡達科技股份有限公司 積體電路結構
TW201919110A (zh) * 2017-11-03 2019-05-16 美商格芯（美國）集成電路科技有限公司 自對準之閘極隔離
US20200058649A1 (en) * 2018-08-14 2020-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20200066718A1 (en) * 2018-08-27 2020-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263090B2 (en) * 2017-04-24 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10943830B2 (en) * 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
DE102018124814A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Metall-Gate-Struktur und Verfahren zu ihrer Herstellung
US11114566B2 (en) * 2018-07-12 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201743446A (zh) * 2016-05-31 2017-12-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TW201913887A (zh) * 2017-08-30 2019-04-01 絡達科技股份有限公司 積體電路結構
TW201919110A (zh) * 2017-11-03 2019-05-16 美商格芯（美國）集成電路科技有限公司 自對準之閘極隔離
US20200058649A1 (en) * 2018-08-14 2020-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20200066718A1 (en) * 2018-08-27 2020-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
TW202141642A (zh) 2021-11-01
CN113314526A (zh) 2021-08-27
US20240387283A1 (en) 2024-11-21

Similar Documents

Publication Publication Date Title
TWI710060B (zh) 半導體裝置與其形成方法
TW202139296A (zh) 半導體裝置及其形成方法
CN110838488A (zh) 半导体装置与其形成方法
TWI777501B (zh) 半導體裝置與其形成方法
US12107013B2 (en) Semiconductor devices and methods of manufacturing thereof
TWI765591B (zh) 半導體元件及其製造方法
KR20210098818A (ko) 더미 핀들 및 그의 형성 방법들
TW202017057A (zh) 鰭狀場效電晶體裝置
CN113451390B (zh) 半导体装置与其形成方法
TWI794665B (zh) 半導體裝置及其形成方法
US20230197521A1 (en) Semiconductor devices and methods of manufacturing thereof
TWI792269B (zh) 半導體裝置與其製作方法
US12302633B2 (en) Semiconductor devices and methods of manufacturing thereof
US20240387548A1 (en) Fin field-effect transistor and method of forming the same
TW202226533A (zh) 半導體裝置
TWI895718B (zh) 半導體裝置及其製造方法
TW202310162A (zh) 半導體裝置的製造方法
TW202303963A (zh) 半導體裝置
TW202301682A (zh) 半導體裝置
TWI907709B (zh) 半導體裝置的製作方法
TW202310421A (zh) 半導體裝置
US20230122981A1 (en) Gapfill Structure and Manufacturing Methods Thereof
TW202301480A (zh) 半導體裝置的製造方法
TW202310003A (zh) 半導體裝置的製作方法
TW202245135A (zh) 半導體裝置